(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023155722
(43)【公開日】2023-10-23
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 7/483 20070101AFI20231016BHJP
H02M 1/08 20060101ALI20231016BHJP
【ＦＩ】
H02M7/483
H02M1/08 A
【審査請求】未請求
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2022065220
(22)【出願日】2022-04-11
(71)【出願人】
【識別番号】598076591
【氏名又は名称】東芝インフラシステムズ株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】真木 康次
(72)【発明者】
【氏名】餅川 宏
【テーマコード（参考）】
5H740
5H770
【Ｆターム（参考）】
5H740BA11
5H740BA12
5H740BB05
5H740BC01
5H740BC02
5H740HH05
5H740JA01
5H740JB01
5H740KK01
5H770CA06
5H770DA01
5H770DA31
5H770DA32
5H770DA44
5H770FA03
5H770GA01
5H770GA07
5H770JA20X
(57)【要約】
【課題】 低コスト化および小型化を実現する電力変換装置を提供する。
【解決手段】 実施形態による電力変換装置は、直流リンクＬＰと交流端Ｅ１との間に接続され、直列に接続された複数の半導体素子Ｓ１、Ｓ２を備えた上アームと、直流リンクＬＮと交流端Ｅ１との間に接続され、直列に接続された複数の半導体素子Ｓ３、Ｓ４を備えた下アームと、半導体素子Ｓ１－Ｓ４の制御端子に制御信号を印加する複数の駆動回路ＧＤＣと、を備え、駆動回路ＧＤＣは、半導体素子Ｓ１－Ｓ４の高電位側端Ｐと制御端子との間に接続された第１分圧抵抗器１４と、半導体素子Ｓ１－Ｓ４の低電位側端Ｎと制御端子との間に接続された第２分圧抵抗器１６と、半導体素子Ｓ１－Ｓ４の制御信号とハイインピーダンス状態とのいずれかの出力状態に切り替えられ、半導体素子Ｓ１－Ｓ４の制御端子に電気的に接続された出力端子を備えた、ドライブ回路１０と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
高電位側の直流リンクと交流端との間に接続され、直列に接続された複数の半導体素子を備えた上アームと、
低電位側の直流リンクと前記交流端との間に接続され、直列に接続された複数の半導体素子を備えた下アームと、
前記半導体素子の制御端子に制御信号を印加する複数の駆動回路と、を備え、
前記駆動回路は、
前記半導体素子の高電位側端と前記制御端子との間に接続された第１分圧抵抗器と、
前記半導体素子の低電位側端と前記制御端子との間に接続された第２分圧抵抗器と、
前記半導体素子の制御信号とハイインピーダンス状態とのいずれかの出力状態に切り替えられ、前記半導体素子の前記制御端子に電気的に接続された出力端子を備えた、ドライブ回路と、を備えた、
電力変換装置。
低電位側の直流リンクと前記交流端との間に接続され、直列に接続された複数の半導体素子を備えた下アームと、
前記半導体素子の制御端子に制御信号を印加する複数の駆動回路と、を備え、
前記駆動回路は、
前記半導体素子の高電位側端と前記制御端子との間に接続された第１分圧抵抗器と、
前記半導体素子の低電位側端と前記制御端子との間に接続された第２分圧抵抗器と、
前記半導体素子の制御信号とハイインピーダンス状態とのいずれかの出力状態に切り替えられ、前記半導体素子の前記制御端子に電気的に接続された出力端子を備えた、ドライブ回路と、を備えた、
電力変換装置。
【請求項2】
前記ドライブ回路は、前記半導体素子の制御信号とイネーブル信号とが入力されるスリーステートドライバを含み、
前記スリーステートドライバは、イネーブル信号が第１レベルのときに前記半導体素子の制御信号を出力し、イネーブル信号が第２レベルのときに出力状態がハイインピーダンス状態となる、請求項１記載の電力変換装置。
前記スリーステートドライバは、イネーブル信号が第１レベルのときに前記半導体素子の制御信号を出力し、イネーブル信号が第２レベルのときに出力状態がハイインピーダンス状態となる、請求項１記載の電力変換装置。
【請求項3】
前記ドライブ回路は、前記半導体素子の制御信号が入力されるドライブと、イネーブル信号により前記ドライブの出力端子と前記半導体素子の前記制御端子との電気的接続状態を切り替える双方向スイッチと、を含み、
イネーブル信号が第１レベルのときに、前記双方向スイッチがオンされ、前記ドライブ回路の出力端子と前記半導体素子の前記制御端子とが電気的に接続され、前記半導体素子の制御信号が前記制御端子に印加され、
イネーブル信号が第２レベルのときに、前記双方向スイッチがオフされ、前記制御端子がハイインピーダンス状態となる、請求項１記載の電力変換装置。
イネーブル信号が第１レベルのときに、前記双方向スイッチがオンされ、前記ドライブ回路の出力端子と前記半導体素子の前記制御端子とが電気的に接続され、前記半導体素子の制御信号が前記制御端子に印加され、
イネーブル信号が第２レベルのときに、前記双方向スイッチがオフされ、前記制御端子がハイインピーダンス状態となる、請求項１記載の電力変換装置。
【請求項4】
前記第１分圧抵抗器の抵抗値は、前記第２分圧抵抗器の抵抗値よりも大きい、請求項１記載の電力変換装置。
【請求項5】
前記第１分圧抵抗器と前記半導体素子の高電位側端との間において、前記第１分圧抵抗器から前記半導体素子の高電位側端へ向かう方向を順方向として接続されたツェナーダイオードを備える、請求項１記載の電力変換装置。
【請求項6】
前記上アームは、第１半導体素子と、高電位側端が前記第１半導体素子の低電位側端に電気的に接続された第２半導体素子と、を含み、
前記下アームは、第３半導体素子と、高電位側端が前記第３半導体素子の低電位側端に電気的に接続された第４半導体素子と、を含み、
一端が第２半導体素子の高電位側端と電気的に接続され、他端が前記第３半導体素子の低電位側端と電気的に接続された、フライングキャパシタを更に備えた、請求項１記載の電力変換装置。
前記下アームは、第３半導体素子と、高電位側端が前記第３半導体素子の低電位側端に電気的に接続された第４半導体素子と、を含み、
一端が第２半導体素子の高電位側端と電気的に接続され、他端が前記第３半導体素子の低電位側端と電気的に接続された、フライングキャパシタを更に備えた、請求項１記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、電力変換装置に関する。
【背景技術】
【0002】
直列に接続された複数の半導体素子（主素子）を備えた電力変換装置では、例えば、主素子と並列に抵抗器を接続し、抵抗分圧により素子電圧をバランスさせるとともに、動作開始前の初期充電を実現している。
上記の電力変換装置では、抵抗器に流れる電流が主素子に流れる漏れ電流以上でなければ、分圧が担保されない。
上記の電力変換装置では、抵抗器に流れる電流が主素子に流れる漏れ電流以上でなければ、分圧が担保されない。
【0003】
また、抵抗器に漏れ電流以上の電流を流すことで、抵抗器自体が発熱するため、電力変換装置を冷却するためのコストが必要となる。さらに、抵抗器に電圧が印加されている間は抵抗器にも電流が流れるため、電力変換効率が低下するとともに、初期充電が完了後の運転中も電力変換装置を冷却する必要がある。
【0004】
例えば、初期充電完了後に抵抗器と主素子とを電気的に切り離すためのスイッチ設けると、主素子と同等の耐圧を持つスイッチのコスト、そのスイッチの制御、駆動信号の絶縁、駆動電源の絶縁等が必要となり、コストがかかるだけでなく、大きなスペースを要するため、装置を小型化することが困難であった。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０２１－３５１１８号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の実施形態は上記事情を鑑みて成されたものであって、低コスト化および小型化を実現する電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
実施形態による電力変換装置は、高電位側の直流リンクと交流端との間に接続され、直列に接続された複数の半導体素子を備えた上アームと、低電位側の直流リンクと交流端との間に接続され、直列に接続された複数の半導体素子を備えた下アームと、前記半導体素子の制御端子に制御信号を印加する複数の駆動回路と、を備え、前記駆動回路は、前記半導体素子の高電位側端と前記制御端子との間に接続された第１分圧抵抗器と、前記半導体素子の低電位側端と前記制御端子との間に接続された第２分圧抵抗器と、前記半導体素子の制御信号とハイインピーダンス状態とのいずれかの出力状態に切り替えられ、前記半導体素子の前記制御端子に電気的に接続された出力端子を備えた、ドライブ回路と、を備える。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、実施形態の電力変換装置について、図面を参照して詳細に説明する。
図１は、第１実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、例えば直流電源（若しくは直流負荷）ＰＳと交流端Ｅ１との間に接続され、上アームと、下アームと、複数の駆動回路ＧＤＣと、フライングキャパシタＣと、を備えている。
図１は、第１実施形態の電力変換装置の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、例えば直流電源（若しくは直流負荷）ＰＳと交流端Ｅ１との間に接続され、上アームと、下アームと、複数の駆動回路ＧＤＣと、フライングキャパシタＣと、を備えている。
【0010】
上アームは、高電位側の直流リンクと交流端との間に接続されている。上アームは、半導体素子（主素子）Ｓ１－Ｓ２を含む。上アームにおいて、半導体素子（第１半導体素子）Ｓ１と半導体素子（第２半導体素子）Ｓ２とは直列に接続されている。
下アームは、低電位側の直流リンクと交流端との間に接続されている。下アームは、半導体素子（主素子）Ｓ３－Ｓ４を含む。下アームにおいて、半導体素子（第３半導体素子）Ｓ３と半導体素子（第４半導体素子）Ｓ４とは直列に接続されている。
下アームは、低電位側の直流リンクと交流端との間に接続されている。下アームは、半導体素子（主素子）Ｓ３－Ｓ４を含む。下アームにおいて、半導体素子（第３半導体素子）Ｓ３と半導体素子（第４半導体素子）Ｓ４とは直列に接続されている。
【0011】
半導体素子Ｓ１－Ｓ４は、例えば、ＭＯＳＦＥＴ（半導体電界効果トランジスタ：metal-oxide semiconductor field-effect transistor）である。なお、半導体素子Ｓ１－Ｓ４はＭＯＳＦＥＴに限定されるものではなく、例えばＩＧＢＴ（Insulated Gate Bipolar transistor）等の他の半導体素子であっても構わない。
【0012】
フライングキャパシタＣは、半導体素子Ｓ２および半導体素子Ｓ３と並列に接続されている。フライングキャパシタＣの一端は、半導体素子Ｓ２の高電位側端と電気的に接続され、フライングキャパシタＣの他端は、半導体素子Ｓ３の低電位側端と電気的に接続されている。
【0013】
複数の駆動回路ＧＤＣの各々は、複数の半導体素子Ｓ１－Ｓ４各々の制御端子に信号を印加する回路である。駆動回路ＧＤＣは、制御回路ＣＣにより動作を制御される。制御回路ＣＣは、例えば、電力変換装置が搭載された機器に含まれる複数の構成を統括制御する回路である。
【0014】
図２は、図１に示す駆動回路の一構成例を概略的に示す図である。
なお、複数の駆動回路ＧＤＣは同じ構成であるので、図２では、複数の半導体素子Ｓ１－Ｓ４のいずれかを駆動する１つの駆動回路ＧＤＣの構成について説明し、他の駆動回路ＧＤＣの構成についての説明は省略する。
なお、複数の駆動回路ＧＤＣは同じ構成であるので、図２では、複数の半導体素子Ｓ１－Ｓ４のいずれかを駆動する１つの駆動回路ＧＤＣの構成について説明し、他の駆動回路ＧＤＣの構成についての説明は省略する。
【0015】
駆動回路ＧＤＣは、ドライブ回路と、ゲート抵抗器１２と、第１分圧抵抗器１４と、第２分圧抵抗器１６と、を備えている。
ドライブ回路は、半導体素子Ｓ１－Ｓ４の制御信号と、ハイインピーダンス状態とのいずれかの出力状態に切り替えられ、半導体素子Ｓ１－Ｓ４の制御端子に電気的に接続された出力端子を備える。本実施形態では、ドライブ回路は、スリーステートドライバ１０を備える。
ドライブ回路は、半導体素子Ｓ１－Ｓ４の制御信号と、ハイインピーダンス状態とのいずれかの出力状態に切り替えられ、半導体素子Ｓ１－Ｓ４の制御端子に電気的に接続された出力端子を備える。本実施形態では、ドライブ回路は、スリーステートドライバ１０を備える。
【0016】
スリーステートドライバ１０は、イネーブル信号と半導体素子Ｓ１－Ｓ４の制御信号とが入力される入力端子と、半導体素子Ｓ１－Ｓ４の制御端子と電気的に接続された出力端子（ドライブ回路の出力端子）と、を備える。
スリーステートドライバ１０は、「１」、「０」、「ハイインピーダンス状態（ＨＺ）」の３つの状態のいずれかを出力する回路である。スリーステートドライバ１０には、制御回路ＣＣから制御信号（ゲート信号）と、イネーブル信号とが入力される。
スリーステートドライバ１０の出力は、イネーブル信号が「０」（第２レベル）のときにハイインピーダンス状態となり、イネーブル信号が「１」（第１レベル）のときに制御信号の値（「１」又は「０」）となる。
スリーステートドライバ１０は、「１」、「０」、「ハイインピーダンス状態（ＨＺ）」の３つの状態のいずれかを出力する回路である。スリーステートドライバ１０には、制御回路ＣＣから制御信号（ゲート信号）と、イネーブル信号とが入力される。
スリーステートドライバ１０の出力は、イネーブル信号が「０」（第２レベル）のときにハイインピーダンス状態となり、イネーブル信号が「１」（第１レベル）のときに制御信号の値（「１」又は「０」）となる。
【0017】
第１分圧抵抗器１４は、半導体素子Ｓ１－Ｓ４の高電位側端Ｐと制御端子（ゲート端子）との間に接続されている。
第２分圧抵抗器１６は、半導体素子Ｓ１－Ｓ４の低電位側端Ｎと制御端子との間に接続されている。
第１分圧抵抗器１４の抵抗値は、第２分圧抵抗器１６の抵抗値よりも十分に大きい。例えば第１分圧抵抗器１４の抵抗値をＲ１とし、第２分圧抵抗器１６の抵抗値をＲ２とし、高電位側端Ｐと低電位側端Ｎとの間に電圧ＶＳが印加されるとき、半導体素子Ｓ１－Ｓ４各々の高電位側端Ｐと低電位側端Ｎとの間に印加される電圧はＶＳ×Ｒ２／（Ｒ１＋Ｒ２）となる。ここで、第２分圧抵抗器１６の抵抗値Ｒ２は、第１分圧抵抗器１４の抵抗値Ｒ１よりも十分小さいため、半導体素子Ｓ１－Ｓ４各々に印加される電圧は、電圧ＶＳに対して十分小さくなる。
第２分圧抵抗器１６は、半導体素子Ｓ１－Ｓ４の低電位側端Ｎと制御端子との間に接続されている。
第１分圧抵抗器１４の抵抗値は、第２分圧抵抗器１６の抵抗値よりも十分に大きい。例えば第１分圧抵抗器１４の抵抗値をＲ１とし、第２分圧抵抗器１６の抵抗値をＲ２とし、高電位側端Ｐと低電位側端Ｎとの間に電圧ＶＳが印加されるとき、半導体素子Ｓ１－Ｓ４各々の高電位側端Ｐと低電位側端Ｎとの間に印加される電圧はＶＳ×Ｒ２／（Ｒ１＋Ｒ２）となる。ここで、第２分圧抵抗器１６の抵抗値Ｒ２は、第１分圧抵抗器１４の抵抗値Ｒ１よりも十分小さいため、半導体素子Ｓ１－Ｓ４各々に印加される電圧は、電圧ＶＳに対して十分小さくなる。
【0018】
ゲート抵抗器１２は、スリーステートドライバ１０の出力端子と半導体素子Ｓ１－Ｓ４の制御端子との間に接続されている。本実施形態では、スリーステートドライバ１０の出力端子と半導体素子Ｓ１－Ｓ２の制御端子との間において、ゲート抵抗器１２は、第１分圧抵抗器１４と第２分圧抵抗器１６とが電気的に接続している位置よりも、スリーステートドライバ１０の出力端子側に配置されている。なお、ゲート抵抗器１２の抵抗値は、第１分圧抵抗器１４および第２分圧抵抗器１６の抵抗値よりも十分小さい。
【0019】
次に、上述の駆動回路ＧＤＣを備えた電力変換装置の動作の一例について説明する。
電力変換装置が動作を開始する前において、駆動回路ＧＤＣのイネーブル信号は「０」である。この状態では、スリーステートドライバ１０の出力はハイインピーダンス状態であり、半導体素子Ｓ１－Ｓ４はリニアレギュレータとして動作する。半導体素子Ｓ１－Ｓ４がリニアレギュレータとして動作しているとき、漏れ電流の小さい半導体素子の電圧は所定の電圧でクランプ（固定）され、所定の電圧の状態を維持することができる。なお、リニアレギュレータ（半導体素子Ｓ１－Ｓ４）がクランプする所定の電圧は、設計上考えられる最大直流電圧を１レグあたりの直列素子数（図１に示す例では４）で除算した電圧に対して、若干マージンを入れた数値とすることが好ましい。
電力変換装置が動作を開始する前において、駆動回路ＧＤＣのイネーブル信号は「０」である。この状態では、スリーステートドライバ１０の出力はハイインピーダンス状態であり、半導体素子Ｓ１－Ｓ４はリニアレギュレータとして動作する。半導体素子Ｓ１－Ｓ４がリニアレギュレータとして動作しているとき、漏れ電流の小さい半導体素子の電圧は所定の電圧でクランプ（固定）され、所定の電圧の状態を維持することができる。なお、リニアレギュレータ（半導体素子Ｓ１－Ｓ４）がクランプする所定の電圧は、設計上考えられる最大直流電圧を１レグあたりの直列素子数（図１に示す例では４）で除算した電圧に対して、若干マージンを入れた数値とすることが好ましい。
【0020】
ここで、図１に示す電力変換装置の最上段の半導体素子Ｓ１と最下段の半導体素子Ｓ４とが所定の電圧でクランプされると、直流電圧と当該所定の電圧の２倍の電圧との差分電圧が、瞬時にフライングキャパシタＣに印加され、フライングキャパシタＣが充電される。
【0021】
駆動回路ＧＤＣのイネーブル信号が「１」となると、スリーステートドライバ１０の出力状態が制御信号の値となり、半導体素子Ｓ１－Ｓ４の制御端子に制御信号が印加される。
例えば、電力変換装置が、半導体素子Ｓ１－Ｓ４の各々に並列に接続された複数の抵抗器を、上記駆動回路ＧＤＣに代えて備えるときに、すべての半導体素子Ｓ１－Ｓ４をオフしている状態では、４つの半導体素子のうち３つの漏れ電流がばらつきの範囲内で非常に大きいと、漏れ電流が小さい１つの半導体素子に定格電圧が印加されている状態が定常状態となる。この状態で半導体素子Ｓ１－Ｓ４のスイッチングを開始すると、定格電圧が印加されている半導体素子に過大な電圧がかかる可能性があり、最悪の場合には素子が破壊されてしまう。
例えば、電力変換装置が、半導体素子Ｓ１－Ｓ４の各々に並列に接続された複数の抵抗器を、上記駆動回路ＧＤＣに代えて備えるときに、すべての半導体素子Ｓ１－Ｓ４をオフしている状態では、４つの半導体素子のうち３つの漏れ電流がばらつきの範囲内で非常に大きいと、漏れ電流が小さい１つの半導体素子に定格電圧が印加されている状態が定常状態となる。この状態で半導体素子Ｓ１－Ｓ４のスイッチングを開始すると、定格電圧が印加されている半導体素子に過大な電圧がかかる可能性があり、最悪の場合には素子が破壊されてしまう。
【0022】
また、フライングキャパシタ型の電力変換装置は、フライングキャパシタＣを半導体素子Ｓ１－Ｓ４の漏れ電流で充電するため、フライングキャパシタＣの充電に要する時間が非常に長くなる。フライングキャパシタＣの充電が完了する前に半導体素子Ｓ１－Ｓ４をスイッチングすると、一般的に最上段素子Ｓ１と最下段素子Ｓ４とに設計電圧の２倍の電圧が印加され、半導体素子Ｓ１、Ｓ４が破壊されてしまう。
【0023】
これに対し、本実施形態の電力変換装置では、スリーステートドライバ１０へのイネーブル信号が「０」から「１」となると同時、もしくは、電圧のバランスが崩れない程度の間を置かずに、半導体素子Ｓ１－Ｓ４のスイッチングを開始することで、半導体素子Ｓ１－Ｓ４の破壊なく、多直列化した電力変換装置を駆動することができる。
【0024】
また、本実施形態の電力変換装置では、最上段素子Ｓ１と最下段素子Ｓ４とが所定の電圧でクランプされ、フライングキャパシタＣに直流電圧と所定の電圧の２倍の電圧との差分電圧が瞬時に印加され、フライングキャパシタＣが高速で充電される。このため、フライングキャパシタＣの充電時間が短くなる。
【0025】
更に、フライングキャパシタＣ充電中の最上段素子Ｓ１と最下段素子Ｓ４とにおける損失は、「所定の電圧×フライングキャパシタＣの電荷量」であり、そのエネルギーは回路動作に伴う損失よりも十分小さいため、初期充電中に半導体素子Ｓ１、Ｓ４が破壊されることはない。
【0026】
以上の動作は全て初期充電動作中であって、半導体素子Ｓ１－Ｓ４のスイッチングを伴う回路動作中、駆動回路ＧＤＣは半導体素子Ｓ１－Ｓ４の制御端子に制御信号を印加する。このため、駆動回路ＧＤＣの上記初期充電動作が通常動作に影響を与えることはない。また、駆動回路ＧＤＣの上記初期充電動作は定常的に損失を発生させることはないため、電力変換装置の電力変換効率が低下することもなく、初期充電時に生じる熱の冷却に必要なコストを抑制することができる。
【0027】
なお、本実施形態の電力変換装置には、駆動回路ＧＤＣのスリーステートドライバ１０と、イネーブル信号の受信部と、分圧抵抗器と、が必要となるが、これらは従来技術の大きな発熱を伴う分圧抵抗や冷却手段よりも十分安価であるとともに、電力変換装置を大型化させることもないものである。
上記のように、本実施形態によれば、低コスト化および小型化を実現する電力変換装置を提供することができる。
上記のように、本実施形態によれば、低コスト化および小型化を実現する電力変換装置を提供することができる。
【0028】
なお、図１に示す本実施形態の電力変換装置は、フライングキャパシタ型の電力変換装置であるが、駆動回路ＧＤＣを備える他の回路方式の電力変換装置であっても、本実施形態の電力変換装置の効果を得ることができる。
【0029】
図３は、第１実施形態の電力変換装置の他の構成例を概略的に示す図である。
図３に示す電力変換装置は、上アームが半導体素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２を備え、下アームが半導体素子Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２を備えている。上アームにおいて、半導体素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２は直列に接続されている。下アームにおいて、半導体素子Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２は直列に接続されている。
図３に示す電力変換装置は、上アームが半導体素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２を備え、下アームが半導体素子Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２を備えている。上アームにおいて、半導体素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２は直列に接続されている。下アームにおいて、半導体素子Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２は直列に接続されている。
【0030】
フライングキャパシタＣは、半導体素子Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２と並列に接続されている。すなわち、フライングキャパシタの一端は、半導体素子Ｓ２１の高電位側端と電気的に接続され、フライングキャパシタの他端は、半導体素子Ｓ３２の低電位側端と電気的に接続されている。
複数の駆動回路ＧＤＣは、複数の半導体素子Ｓ１１－Ｓ４２の各々の制御端子に信号を印加する回路である。駆動回路ＧＤＣは、制御回路ＣＣにより動作を制御される。
複数の駆動回路ＧＤＣは、複数の半導体素子Ｓ１１－Ｓ４２の各々の制御端子に信号を印加する回路である。駆動回路ＧＤＣは、制御回路ＣＣにより動作を制御される。
【0031】
図３に示す電力変換装置は上記以外の構成は、図１に示す電力変換装置と同様である。
換言すると、この例は、図１に示す電力変換装置の１つの半導体素子を、複数の半導体素子を直列接続した構成に代えたものである。
換言すると、この例は、図１に示す電力変換装置の１つの半導体素子を、複数の半導体素子を直列接続した構成に代えたものである。
【0032】
駆動回路ＧＤＣは、電力変換装置が動作を開始する前において、駆動回路ＧＤＣのイネーブル信号は「０」である。この状態では、スリーステートドライバ１０の出力はハイインピーダンス状態であり、半導体素子Ｓ１１－Ｓ４２はリニアレギュレータとして動作する。半導体素子Ｓ１１－Ｓ４２がリニアレギュレータとして動作しているとき、漏れ電流の小さい半導体素子の電圧は所定の電圧でクランプ（固定）され、所定の電圧の状態を維持することができる。
【0033】
なお、リニアレギュレータがクランプする所定の電圧は、設計上考えられる最大直流電圧を１レグあたりの直列素子数で除算した電圧（図１に示す電力変換装置のリニアレギュレータがクランプする電圧を、１つの半導体素子に代えて直列接続した半導体素子数（図３の場合は２）で除算した電圧）に対して、若干マージンを入れた数値とすることが好ましい。
上記電力変換装置についても本実施形態の効果、すなわち、低コスト化および小型化を実現する電力変換装置を提供することができる。
上記電力変換装置についても本実施形態の効果、すなわち、低コスト化および小型化を実現する電力変換装置を提供することができる。
【0034】
図４は、第１実施形態の電力変換装置の他の構成例を概略的に示す図である。
図４に示す電力変換装置は、ＡＮＰＣ（アクティブ中性点クランプ）型の電力変換装置であって、図１示すフライングキャパシタ型の電力変換装置（フライングキャパシタ回路）と直流電源との間に接続された、３レベルの中性点電圧出力回路を備えている。
図４に示す電力変換装置は、ＡＮＰＣ（アクティブ中性点クランプ）型の電力変換装置であって、図１示すフライングキャパシタ型の電力変換装置（フライングキャパシタ回路）と直流電源との間に接続された、３レベルの中性点電圧出力回路を備えている。
【0035】
中性点電圧出力回路は、複数の半導体素子Ｓ５－Ｓ８と、複数の駆動回路ＧＤＣと、を備えている。
半導体素子Ｓ５、Ｓ６は、第１直流電源ＰＳ１と並列に接続されている。半導体素子Ｓ７、Ｓ８は、第２直流電源ＰＳ２と並列に接続されている。半導体素子Ｓ６、Ｓ７は、半導体素子Ｓ１－Ｓ４と並列に接続されている。
半導体素子Ｓ５、Ｓ６は、第１直流電源ＰＳ１と並列に接続されている。半導体素子Ｓ７、Ｓ８は、第２直流電源ＰＳ２と並列に接続されている。半導体素子Ｓ６、Ｓ７は、半導体素子Ｓ１－Ｓ４と並列に接続されている。
【0036】
中性点電圧出力回路の複数の駆動回路ＧＤＣは、複数の半導体素子Ｓ５－Ｓ８の各々の制御端子に信号を印加する回路である。駆動回路ＧＤＣは、制御回路ＣＣにより動作を制御される。
【0037】
駆動回路ＧＤＣは、電力変換装置が動作を開始する前において、駆動回路ＧＤＣのイネーブル信号は「０」である。この状態では、スリーステートドライバ１０の出力はハイインピーダンス状態であり、半導体素子Ｓ１－Ｓ８はリニアレギュレータとして動作する。半導体素子Ｓ１－Ｓ８がリニアレギュレータとして動作しているとき、漏れ電流の小さい半導体素子の電圧は所定の電圧でクランプ（固定）され、所定の電圧の状態を維持することができる。
【0038】
なお、フライングキャパシタ回路においてリニアレギュレータ（半導体素子Ｓ１－Ｓ４）がクランプする所定の電圧は、「フライングキャパシタ回路の１レグに含まれる半導体素子数（図４に示す例では４）」×「フライングキャパシタ素子（複数の半導体素子Ｓ１－Ｓ４各々）がクランプする所定の電圧」に対して、若干マージンを入れた数値とすることが好ましい。
【0039】
上記電力変換装置についても本実施形態の効果、すなわち、低コスト化および小型化を実現する電力変換装置を提供することができる。
以上のように，図２に示す駆動回路ＧＤＣを備えた電力変換装置は、回路方式問わず、本実施形態の電力変換装置の効果を得ることができる。
以上のように，図２に示す駆動回路ＧＤＣを備えた電力変換装置は、回路方式問わず、本実施形態の電力変換装置の効果を得ることができる。
【0040】
次に、第２実施形態の電力変換装置について図面を参照し詳細に説明する。
なお、以下の説明において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
本実施形態の電力変換装置は、駆動回路ＧＤＣの構成が上述の第１実施形態と異なっている。
なお、以下の説明において、上述の第１実施形態と同様の構成については、同一の符号を付して説明を省略する。
本実施形態の電力変換装置は、駆動回路ＧＤＣの構成が上述の第１実施形態と異なっている。
【0041】
図５は、第２実施形態の電力変換装置に搭載された駆動回路の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、駆動回路ＧＤＣにおけるゲート抵抗器１２と第１分圧抵抗器１４と第２分圧抵抗器１６との配置位置が、上述の第１実施形態の電力変換器と異なっている。
本実施形態の電力変換装置は、駆動回路ＧＤＣにおけるゲート抵抗器１２と第１分圧抵抗器１４と第２分圧抵抗器１６との配置位置が、上述の第１実施形態の電力変換器と異なっている。
【0042】
スリーステートドライバ１０の出力端子と半導体素子Ｓ１－Ｓ２の制御端子との間において、ゲート抵抗器１２は、第１分圧抵抗器１４と第２分圧抵抗器１６とが電気的に接続している位置よりも、半導体素子Ｓ１－Ｓ２の制御端子側に配置されている。
【0043】
ゲート抵抗器１２の抵抗値は、第１分圧抵抗器１４および第２分圧抵抗器１６の抵抗値よりも十分小さいため、スリーステートドライバ１０の出力端子と半導体素子Ｓ１－Ｓ２の制御端子との間に配置されていればよく、第１分圧抵抗器１４と第２分圧抵抗器１６との位置関係は限定されない。
したがって、本実施形態によれば、上述の第１実施形態と同様に、低コスト化および小型化を実現する電力変換装置を提供することができる。
したがって、本実施形態によれば、上述の第１実施形態と同様に、低コスト化および小型化を実現する電力変換装置を提供することができる。
【0044】
なお、上記駆動回路ＧＤＣの構成は、他の実施形態の電力変換装置にも適用可能であって、その場合にも上述の第１実施形態と同様の効果を得ることが出来る。また、本実施形態の電力変換装置は、図１、図３、および図４のいずれの構成であっても構わない。
【0045】
次に、第３実施形態の電力変換装置について図面を参照して詳細に説明する。
本実施形態の電力変換装置は、駆動回路ＧＤＣの構成が上述の第１実施形態と異なっている。
図６は、第３実施形態の電力変換装置に搭載された駆動回路の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、駆動回路ＧＤＣがツェナーダイオード１８を更に備えている点において、上述の第１実施形態の電力変換装置と相違している。
本実施形態の電力変換装置は、駆動回路ＧＤＣの構成が上述の第１実施形態と異なっている。
図６は、第３実施形態の電力変換装置に搭載された駆動回路の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、駆動回路ＧＤＣがツェナーダイオード１８を更に備えている点において、上述の第１実施形態の電力変換装置と相違している。
【0046】
ツェナーダイオード１８は、第１分圧抵抗器１４と高電位側端Ｐとの間において、第１分圧抵抗器１４から高電位側端Ｐへ向かう方向を順方向として接続されている。駆動回路ＧＤＣがツェナーダイオード１８を備えることにより、高電位側端Ｐと半導体素子Ｓ１－Ｓ４の制御端子との間に印加される電圧を一定電圧にすることができる。このことにより、半導体素子Ｓ１－Ｓ４の高電位側端Ｐと低電位側端Ｎとの間に印加される電圧を一定値にすることが可能であり、半導体素子Ｓ１－Ｓ４の破壊を回避する等の効果を得ることができる。
したがって、本実施形態によれば、上述の第１実施形態と同様に、低コスト化および小型化を実現する電力変換装置を提供することができる。
したがって、本実施形態によれば、上述の第１実施形態と同様に、低コスト化および小型化を実現する電力変換装置を提供することができる。
【0047】
【0048】
図７は、第３実施形態の電力変換装置に搭載された駆動回路の他の例を概略的に示す図である。
図７に示す例は、第２実施形態の電力変換装置において、駆動回路ＧＤＣがツェナーダイオード１８を更に備えたものである。この駆動回路ＧＤＣを備えた電力変換装置も、本実施形態の効果を得ることが出来る。
図７に示す例は、第２実施形態の電力変換装置において、駆動回路ＧＤＣがツェナーダイオード１８を更に備えたものである。この駆動回路ＧＤＣを備えた電力変換装置も、本実施形態の効果を得ることが出来る。
【0049】
次に、第４実施形態の電力変換装置について図面を参照して詳細に説明する。
本実施形態の電力変換装置は、駆動回路ＧＤＣの構成が上述の第１実施形態と異なっている。
図８は、第４実施形態の電力変換装置に搭載された駆動回路の一構成例を概略的に示す図である。
本実施形態の電力変換装置は、駆動回路ＧＤＣの構成が上述の第１実施形態と異なっている。
図８は、第４実施形態の電力変換装置に搭載された駆動回路の一構成例を概略的に示す図である。
【0050】
駆動回路ＧＤＣは、ドライブ回路と、ゲート抵抗器１２と、第１分圧抵抗器１４と、第２分圧抵抗器１６と、を備えている。ドライブ回路は、ドライブ１１と、双方向スイッチ１９と、を含む。
ドライブ１１の入力端子には制御信号（ゲート信号）が入力される。ドライブ１１の出力端子は、ゲート抵抗器１２を介して双方向スイッチ１９の一端に接続されている。
ドライブ１１の入力端子には制御信号（ゲート信号）が入力される。ドライブ１１の出力端子は、ゲート抵抗器１２を介して双方向スイッチ１９の一端に接続されている。
【0051】
双方向スイッチ１９の一端はドライブ１１の出力端子と電気的に接続され、双方向スイッチ１９の他端（ドライブ回路の出力端子）は、第１分圧抵抗器１４および第２分圧抵抗器１６の接続箇所よりもドライブ１１側で、半導体素子Ｓ１－Ｓ４の制御端子と電気的に接続されている。双方向スイッチ１９の動作は、制御回路ＣＣから供給されるイネーブル信号により制御され、ドライブ１１の出力端子と半導体素子Ｓ１－Ｓ４の制御端子との電気的接続状態を切り替える。
本実施形態の電力変換装置は、上記以外の構成は上述の第１実施形態と同様である。
本実施形態の電力変換装置は、上記以外の構成は上述の第１実施形態と同様である。
【0052】
制御回路ＣＣから供給されるイネーブル信号が「１」（第１レベル）のとき、双方向スイッチ１９がオンされてドライブ１１の出力端子と半導体素子Ｓ１－Ｓ４の制御端子とが電気的に接続される。このことで、ドライブ１１の出力が半導体素子Ｓ１－Ｓ４の制御端子に印加される。
【0053】
制御回路ＣＣから供給されるイネーブル信号が「０」（第２レベル）のとき、双方向スイッチ１９がオフされてドライブ１１の出力端子と半導体素子Ｓ１－Ｓ４の制御端子とが電気的に絶縁される。このことにより、半導体素子Ｓ１－Ｓ４の制御端子はハイインピーダンス状態となる。
【0054】
制御回路ＣＣは、電力変換装置の半導体素子Ｓ１－Ｓ４がスイッチング動作を開始する前（キャパシタの初期充電時）には、イネーブル信号を「０」（オフ）として、双方向スイッチ１９をオフする。制御回路ＣＣは、電力変換装置において初期充電が完了すると、イネーブル信号を「１」（オン）として、双方向スイッチ１９をオンする。本実施形態の電力変換装置において、上記のように双方向スイッチ１９を動作させることにより、上述の第１実施形態と同様の効果を得ることが出来る。
したがって、本実施形態によれば、上述の第１実施形態と同様に、低コスト化および小型化を実現する電力変換装置を提供することができる。
したがって、本実施形態によれば、上述の第１実施形態と同様に、低コスト化および小型化を実現する電力変換装置を提供することができる。
【0055】
なお、本実施形態の電力変換装置は、図１、図３、および図４のいずれの構成であっても構わない。また、本実施形態においても、ゲート抵抗器１２は、ドライブ１１の出力端子と、半導体素子Ｓ１－Ｓ４の制御端子との間に配置されていればよく、図８の駆動回路ＧＤＣの構成に限定されるものではない。また、駆動回路ＧＤＣが、ツェナーダイオード１８を備えていても構わない。いずれの場合であっても、上述の効果を得ることができる。
また、本実施形態の説明で用いている半導体素子はスイッチング回路の一例であって、半導体素子に限定されるものではなく、スイッチング機能を有する他の構成であっても構わない。
また、本実施形態の説明で用いている半導体素子はスイッチング回路の一例であって、半導体素子に限定されるものではなく、スイッチング機能を有する他の構成であっても構わない。
【0056】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0057】
１０…スリーステートドライバ、１１…ドライブ、１２…ゲート抵抗器、１４…第１分圧抵抗器、１６…第２分圧抵抗器、１８…ツェナーダイオード、１９…双方向スイッチ、Ｅ１…交流端、ＬＰ、ＬＮ…直流リンク、ＰＳ、ＰＳ１、ＰＳ２…直流電源、Ｓ１－Ｓ８、Ｓ１１－Ｓ４２…半導体素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
