特開 2023-155985 ＳｉＣ相補型電界効果トランジスタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023155985

(43)【公開日】2023-10-24

(54)【発明の名称】ＳｉＣ相補型電界効果トランジスタ

(51)【国際特許分類】

   H01L 21/337 20060101AFI20231017BHJP

   H01L 21/338 20060101ALI20231017BHJP

【ＦＩ】

H01L29/80 C

H01L29/80 E

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2022065535

(22)【出願日】2022-04-12

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成３０年度、国立研究開発法人科学技術振興機構、研究成果展開事業 共創の場形成支援（産学共創プラットフォーム共同研究推進プログラム）、「超スマート社会実現のカギを握る革新的半導体技術を基盤としたエネルギーイノベーションの創出に関する国立大学法人京都大学による研究開発」委託研究、産業技術力強化法第１７条の適用を受ける特許出願

(71)【出願人】

【識別番号】504132272

【氏名又は名称】国立大学法人京都大学

(74)【代理人】

【識別番号】110001427

【氏名又は名称】弁理士法人前田特許事務所

(72)【発明者】

【氏名】金子 光顕

(72)【発明者】

【氏名】松岡 大雅

(72)【発明者】

【氏名】木本 恒暢

【テーマコード（参考）】

5F102

【Ｆターム（参考）】

5F102GA03

5F102GB01

5F102GC03

5F102GJ02

5F102GL02

5F102GR07

5F102HC01

(57)【要約】

【課題】広い温度範囲において、安定した動作が可能なＳｉＣ相補型電界効果トランジスタを提供する。
【解決手段】ＳｉＣ基板１０に、ノーマリオフ型のｎチャネル電界効果トランジスタ１a、及びｐチャネル電界効果トランジスタ１ｂが形成されたＳｉＣ相補型電界効果トランジスタであって、ｐチャネル電界効果トランジスタのチャネル領域にドープされたｐ型不純物がＡｌ（アルミニウム）またはＢ（ボロン）であって、ｎチャネル電界効果トランジスタのチャネル領域１３にドープされた第１のｎ型不純物がＳ（硫黄）であって、第１のｎ型不純物に、Ｓ（硫黄）よりもエネルギー準位が浅い第２のｎ型不純物がコドープされている。
【選択図】図１２

【特許請求の範囲】

【請求項1】

ＳｉＣ基板に、ノーマリオフ型のｎチャネル電界効果トランジスタ、及びｐチャネル電界効果トランジスタが形成されたＳｉＣ相補型電界効果トランジスタであって、
前記ｐチャネル電界効果トランジスタのチャネル領域にドープされたｐ型不純物がＡｌ（アルミニウム）またはＢ（ボロン）であって、
前記ｎチャネル電界効果トランジスタのチャネル領域にドープされた第１のｎ型不純物がＳ（硫黄）であって、
前記第１のｎ型不純物に、Ｓ（硫黄）よりもエネルギー準位が浅い第２のｎ型不純物がコドープされている、ＳｉＣ相補型電界効果トランジスタ。

【請求項2】

前記第２のｎ型不純物は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（砒素）、及びＳｂ（アンチモン）から選ばれる少なくとも１種以上の不純物を含む、請求項１に記載のＳｉＣ相補型電界効果トランジスタ。

【請求項3】

前記第２のｎ型不純物の不純物密度は、室温において、前記第２のｎ型不純物によるキャリア密度が、前記第１のｎ型不純物によるキャリア密度よりも多くなるように設定されている、請求項１または２に記載のＳｉＣ相補型電界効果トランジスタ。

【請求項4】

前記第２のｎ型不純物の不純物密度は、前記第１のｎ型不純物の不純物密度より小さい、請求項３に記載のＳｉＣ相補型電界効果トランジスタ。

【請求項5】

前記ｎチャネル電界効果トランジスタ、及び前記ｐチャネル電界効果トランジスタは、それぞれ、ｎチャネル接合型電界効果トランジスタ、及びｐチャネル接合型電界効果トランジスタで構成されている、請求項１に記載のＳｉＣ相補型電界効果トランジスタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、炭化珪素（ＳｉＣ）基板を用いて形成されたＳｉＣ相補型電界効果トランジスタに関する。

【背景技術】

【0002】

現在の半導体集積回路は、主にシリコン（Ｓｉ）で作製されているが、産業分野においては、自動車や航空機のエンジン制御、自動車タイヤのモニター、宇宙用エレクトロニクスなど、Ｓｉでは実現不可能な２００℃以上の高温において動作する集積回路が渇望されている。

【0003】

ＳｉＣは、バンドギャップがＳｉに比べて約３倍高いため、５００℃以上の高温環境下で動作する集積回路が作製可能である。

【0004】

ＳｉＣ基板を用いて作製した集積回路として、例えば、非特許文献１には、相補型ＭＯＳＦＥＴで構成された集積回路が開示されている。また、特許文献１には、ｎチャネルＪＦＥＴとｐチャネルＪＦＥＴとを半絶縁性のＳｉＣ層で絶縁分離した相補型ＪＦＥＴが開示されている。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１１－１６６０２５号公報

【非特許文献】

【0006】

【非特許文献1】S.H. Ryu et al., IEEE Trans. Electron Devices, vol.45 (1998), p.45.

【発明の概要】

【発明が解決しようとする課題】

【0007】

非特許文献１に開示された相補型ＭＯＳＦＥＴは、ＳｉＣ基板とゲート酸化膜との界面に高密度の欠陥や電荷が存在するため、しきい値電圧が温度により大きく変動し、安定した動作ができないという問題がある。また、ゲート酸化膜が高温で劣化するという問題もある。

【0008】

特許文献１に開示された相補型ＪＦＥＴは、ｎチャネルＪＦＥＴとｐチャネルＪＦＥＴとを、ホットウォールＣＶＤ法で形成されたイントリンシックＳｉＣ層で絶縁分離する構造になっており、微細なトレンチ形成、埋め込み成長、表面平坦化研磨を繰り返す必要があるため、作製プロセスが非常に複雑になるという問題がある。

【0009】

今まで、ＳｉＣ基板を用いた相補型電界効果トランジスタに関する研究はいくつか報告されているが、高温動作が確認されたに留まり、広い温度範囲において、安定した動作が可能な相補型電界効果トランジスタは実現できていない。

【0010】

本発明は、上記課題に鑑みなされたもので、その主な目的は、広い温度範囲において、安定した動作が可能なＳｉＣ相補型電界効果トランジスタを提供することにある。

【課題を解決するための手段】

【0011】

本発明に係るＳｉＣ相補型電界効果トランジスタは、ＳｉＣ基板に、ノーマリオフ型のｎチャネル電界効果トランジスタ、及びｐチャネル電界効果トランジスタが形成されたＳｉＣ相補型電界効果トランジスタであって、ｐチャネル電界効果トランジスタのチャネル領域にドープされたｐ型不純物がＡｌ（アルミニウム）またはＢ（ボロン）であって、ｎチャネル電界効果トランジスタのチャネル領域にドープされた第１のｎ型不純物がＳ（硫黄）であって、第１のｎ型不純物に、Ｓ（硫黄）よりもエネルギー準位が浅い第２のｎ型不純物がコドープされている。

【発明の効果】

【0012】

本発明によれば、広い温度範囲において、安定した動作が可能なＳｉＣ相補型電界効果トランジスタを提供することができる。

【図面の簡単な説明】

【0013】

【図1】（Ａ）～（Ｃ）は、先の出願の明細書に開示したＳｉＣ ＪＦＥＴの構造を示した図である。

【図2】相補型ＪＦＥＴからなるインバータ回路を示した回路図である。

【図3】インバータ回路の入出力特性の温度特性を示したグラフである。

【図4】キャリア密度の温度依存性を示したグラフである。

【図5】キャリア密度の温度依存性を示したグラフである。

【図6】インバータ回路の入出力特性の温度特性を示したグラフである。

【図7】（Ａ）、（Ｂ）は、ホール効果測定用素子の構造を示した図である。

【図8】キャリア密度の温度依存性を示したグラフである。

【図9】インバータ回路における最高動作周波数の温度依存性を示したグラフである。

【図10】キャリア密度の温度依存性を示したグラフである。

【図11】チャネル領域に、ＳとＮとをコドープしたときのエネルギーバンド構造を示した図である。

【図12】キャリア密度の温度依存性を示したグラフである。

【図13】インバータ回路における最高動作周波数の温度依存性を示したグラフである。

【図14】インバータ回路の論理閾値電圧の温度依存性を示したグラフである。

【図15】ｎ型コドープ層の形成工程を示した図である。

【図16】ｎ型コドープ層における不純物密度の深さ方向の分布を示したグラフである。

【図17】キャリア密度の温度依存性を示したグラフである。

【図18】キャリア密度の温度依存性を示したグラフである。

【発明を実施するための形態】

【0014】

本願出願人は、ノーマリオフ化を容易にするＳｉＣ接合型電界効果トランジスタ（以下、「ＳｉＣ ＪＦＥＴ」という）の構造を、先の出願の明細書（特開２０１９－０９１８７３）に開示している。

【0015】

図１（Ａ）～（Ｃ）は、その明細書に開示したＳｉＣ ＪＦＥＴの構造を示した図で、図１（Ａ）は、ｎチャネルＪＦＥＴの平面図、図１（Ｂ）は、図１（Ａ）の線Ｂ－Ｂに沿った断面図、図１（Ｃ）は、図１（Ａ）の線Ｃ－Ｃに沿った断面図である。

【0016】

図１（Ａ）～（Ｃ）に示すように、ｎチャネルＪＦＥＴ１は、ＳｉＣ基板１０に形成されたｎ型の埋込チャネル領域１３と、埋込チャネル領域１３を挟んで、互いに対向して形成されたｎ^＋型のソース領域１１及びドレイン領域１２と、ソース領域１１及びドレイン領域１２が対向する方向と垂直な方向に形成された一対のｐ^＋型のゲート領域１４ａ、１４ｂとを備えている。ｐチャネルＪＦＥＴも、同様の構造を備えている。

【0017】

ｎチャネルＪＦＥＴ１において、一対のゲート領域１４ａ、１４ｂの幅Ｌがチャネル長、一対のゲート領域１４ａ、１４ｂに挟まれた距離Ｄがチャネル厚さ、埋込チャネル領域１３の深さ方向の距離Ｗがチャネル幅となる。

【0018】

埋込チャネル領域１３内の空乏層の広がりは、埋込チャネル領域１３の両側に形成された一対のゲート領域１４ａ、１４ｂに印加するゲート電圧によって制御される。埋込チャネル領域１３の不純物濃度Ｎ、及びチャネル厚さＤを調整することによって、ノーマリオフ型のＳｉＣ ＪＦＥＴを実現することができる。具体的には、埋込チャネル領域１３の不純物濃度Ｎ（ｃｍ^－３）、及びチャネル厚さＤ（ｃｍ）を、Ｎ(Ｄ／２）^２＜３×１０^７ｃｍ^－１を満たすように設定すればよい。

【0019】

なお、図１（Ａ）～（Ｃ）に示したｎチャネルＪＦＥＴ１では、チャネル領域を埋込チャネル領域１３としたが、チャネル領域は、ＳｉＣ基板１０の表面まで広がっていてもよい。

【0020】

図２は、ノーマリオフ型のｎチャネルＪＦＥＴ１ａと、ノーマリオフ型のｐチャネルＪＦＥＴ１ｂとで構成した相補型ＪＦＥＴからなるインバータ回路を示す。ｎチャネルＪＦＥＴ１ａ及びｐチャネルＪＦＥＴ１ｂのゲート電極は、インバータ回路の入力端子Ｖ_ｉｎに接続されている。ｎチャネルＪＦＥＴ１ａ及びｐチャネルＪＦＥＴ１ｂのドレイン電極Ｄは、インバータ回路の出力端子Ｖ_outに接続されている。ｎチャネルＪＦＥＴ１ａのソース電極Ｓはグランドに接続され、ｐチャネルＪＦＥＴ１ｂのソース電極Ｓは電源（Ｖ_ＤＤ）に接続されている。

【0021】

通常、インバータ回路は、論理閾値電圧Ｖ_ｔｈが、電源電圧Ｖ_ＤＤの１／２になるように設計される。この場合、ｎチャネルＪＦＥＴ１ａ及びｐチャネルＪＦＥＴ１ｂの飽和電流Ｉ_Ｄｎ、Ｉ_Ｄｐは等しい。ここで、Ｉ_Ｄｎ、Ｉ_Ｄｐは、以下の式（１）、（２）で表される。

【0022】

【数1】

【0023】

【数2】

【0024】

上記式（１）、（２）において、Ｖ_Ｇはゲート電圧、Ｖ_Ｔｎ、Ｖ_Ｔｐは、ｎチャネルＪＦＥＴ１ａ及びｐチャネルＪＦＥＴ１ｂの閾値電圧、β_ｎ、β_ｐは、ｎチャネルＪＦＥＴ１ａ及びｐチャネルＪＦＥＴ１ｂのベータ値（利得）である。

【0025】

ｎチャネルＪＦＥＴ１ａのゲート電極にはＶ_ｉｎ、ｐチャネルＪＦＥＴ１ｂのゲート電極にはＶ_ｉｎ－Ｖ_ＤＤの電圧が印加されるため、上記式（１）、（２）を用いて、Ｉ_Ｄｎ＝Ｉ_Ｄｐから、以下の式（３）が得られる。

【0026】

【数3】

【0027】

上記式（３）から、インバータ回路の論理閾値電圧Ｖ_ｔｈは、以下の式（４）で表される。

【0028】

【数4】

【0029】

また、β_Ｒは、図１（Ａ）～（Ｃ）に示した構造のＪＦＥＴにおける物性値や構造寸法を用いて、以下の式（５）で求められる。

【0030】

【数5】

【0031】

上記式（５）において、各パラメータは、以下の通りである。なお、添字ｎ、ｐは、ｎチャネルＪＦＥＴ、ｐチャネルＪＦＥＴのパラメータを示す。

【0032】

μ_ｎ、μ_ｐ：電子、正孔の移動度
ｎ_ｎ、ｐ_ｐ：電子密度、正孔密度
Ｗ_ｎ、Ｗ_ｐ：チャネル幅
Ｌ_ｎ、Ｌ_ｐ：チャネル長
Ｄ_ｎ、Ｄ_ｐ：チャネル厚さ
Ｎ_Ｄ、Ｎ_Ａ：チャネル領域１３の不純物密度
図３は、図２に示したインバータ回路の入出力特性の温度特性を、上記式（４）を用いて計算により求めたグラフである。ここで、インバータ回路の入出力特性は、周知の電流－電圧特性の式を用いて計算した。

【0033】

図３に示すように、論理閾値電圧Ｖ_ｔｈは、温度が高くなるにつれて、１Ｖから大きくシフトしている。この主な要因は、上記式（４）において、パラメータβ_Ｒの温度依存性が大きいことによる。

【0034】

図４は、ＳｉＣ ＪＦＥＴにおいて、電子及び正孔のキャリア密度の温度依存性を計算により求めたグラフである。ここで、Ａで示したグラフが電子密度ｎ_ｎ、Ｂで示したグラフが正孔密度ｐ_ｐを示す。ｎ型不純物（ドナー）はＰ（リン）、ｐ型不純物（アクセプター）はＡｌ（アルミニウム）である。なお、ｎ_ｎ及びｐ_ｐの計算は、以下の式（６）、（７）を用いて行った。

【0035】

【数6】

【0036】

【数7】

【0037】

上記式（６）、（７）において、ｉは、４Ｈ－ＳｉＣにおける２つのサイト(ｉ = h、kサイト)を表し、式中の各パラメータは、以下の通りである。

【0038】

ｇ_ｉ：ドナー(アクセプタ)準位の縮退度
Ｎ_di、Ｎ_ai：ドナー密度、アクセプタ密度
Ｎ_ｃ、Ｎ_v ：伝導帯の有効状態密度、価電子帯の有効状態
n_ｎ、p_p：電子密度、正孔密度
ΔＥ_ｉ：イオン化エネルギー
図４に示すように、電子密度ｎ_ｎは、広い温度範囲においてほぼ一定であるのに対し、正孔密度ｐ_ｐは、室温から高温にかけて大きく変化している。これは、ｎ型不純物のエネルギー準位が、伝導帯端から浅く（ΔＥ_ｉ：約６０ｍｅＶ）、イオン化率が大きいのに対し、ｐ型不純物のエネルギー準位が、価電子帯端から深く（ΔＥ_ｉ：約２００ｍｅＶ）、イオン化率が小さいためである。そのため、正孔密度ｐ_ｐのみが温度変化が大きく、式（５）に示すように、β_Ｒ（∝ｎ_ｎ／ｐ_ｐ）の温度変化は、正孔密度ｐ_ｐの温度変化が支配的となる。

【0039】

本願出願人は、ｎ型不純物として、ｐ型不純物と同じように深いエネルギー準位を有する不純物を用いることによって、論理閾値電圧Ｖ_ｔｈの温度変化を抑制する方法を、先の出願の明細書（特開２０２１－１９７５１７）に開示している。

【0040】

図５は、ｎ型不純物として、深いエネルギー準位を有する仮想的なドナーを仮定し、ｐ型不純物としてＡｌを用いた場合の電子および正孔密度の温度依存性を、計算により求めたグラフである。なお、仮想的なドナーのエネルギー準位は、伝導帯端から約２６０ｍｅＶと仮定している。ここで、Ａで示したグラフが正孔密度ｐ_ｐ、Ｂで示したグラフが電子密度ｎ_ｎを示す。図５に示すように、電子密度ｎ_ｎ、及び正孔密度ｐ_ｐは、室温から高温にかけて、広い温度範囲でほぼ同じように変化する。

【0041】

図６は、ｎ型不純物として上記の仮想的なドナー、ｐ型不純物としてＡｌを用いた場合のインバータ回路の入出力特性の温度特性を、周知の電流－電圧特性の式を用いて計算で求めたグラフである。図６に示すように、論理閾値電圧Ｖ_ｔｈは、広い温度範囲で、約１Ｖになっている。

【0042】

このように、ｎ型不純物として、ｐ型不純物と同じように深いエネルギー準位を有する不純物を用いることによって、広い温度範囲において、論理閾値電圧Ｖ_ｔｈの変動を大幅に抑制することができる。

【0043】

（深いエネルギー準位を有するｎ型不純物の実験的探索）
従来、ｎ型不純物として使用されていたＮ（窒素）やＰ（リン）以外の不純物として、Ｓ（硫黄）、Ａｓ（砒素）、及びＳｂ（アンチモン）のエネルギー準位を、よく知られたホール効果測定により求めた。

【0044】

図７（Ａ）、（Ｂ）は、ホール効果測定用素子の構造を示した図で、図７（Ａ）は平面図、図７（Ｂ）は断面図である。

【0045】

図７（Ａ）、（Ｂ）に示すように、ｎ型の４Ｈ－ＳｉＣ（０００１）基板１０に、ｐ型エピタキシャル層２０を形成した後、ｐ型エピタキシャル層２０に、Ｓ、Ａｓ、及びＳｂをそれぞれイオン注入し、形成されたｎ型ドープ層３０を、クローバー形にパターニングして、パターンの四隅にそれぞれ４つの電極４０を形成した。

【0046】

図８は、ホール効果測定により求めた、Ｓ、Ａｓ、及びＳｂ不純物がドープされたＳｉＣのキャリア密度の温度依存性をそれぞれ示したグラフである。

【0047】

図８に示すように、Ａｓ及びＳｂは、キャリア密度の温度依存性はほとんどなかったのに対し、Ｓは、キャリア密度の温度依存性が大きかった。これにより、Ａｓ及びＳｂは、Ｎ及びＰと同様に、エネルギー準位が浅いのに対し、Ｓは、エネルギー準位が深いことが実証された。

【0048】

次に、Ｓについて、測定されたデータを、キャリア密度の温度依存式にフィッティングして、Ｓのイオン化エネルギーを求めた。なお、１６族のＳは１つのサイトに対して、エネルギー準位が２つあるため、キャリア密度の温度依存式は、以下の式（８）を用いた。

【0049】

【数8】

【0050】

ここで、ｆ_i,mは、４Ｈ－ＳｉＣにおける２つのサイト(i = h、kサイト)および２つのエネルギー準位（ｍ＝１、２）を考えて、以下の式（９）で表される。

【0051】

【数9】

【0052】

ここで、ｇ'_i,mは、２つのエネルギー準位に対して、それぞれ、以下に示す値となる。

【0053】

【数10】

【0054】

表１は、フィッティングにより求めたＳのイオン化エネルギー（ΔＥ_di,m）を示した表である。ここで、ｉ＝ｈ、ｋは、それぞれ、４Ｈ－ＳｉＣの２つのサイトを表す。表１から、Ｓは、３４０ｍｅＶ以上の深いエネルギー準位を有することが実証された。

【0055】

【表1】

【0056】

（インバータ回路の最高動作周波数）
上述したように、ｎチャネルＪＦＥＴのチャネル領域にドープされるｎ型不純物に、エネルギー準位の深いＳを用いることによって、図２に示したインバータ回路における論理閾値電圧Ｖ_ｔｈの温度変化を抑制することができるが、本願発明者等は、インバータ回路における最高動作周波数が、室温付近において大きく減少するという新たな課題を見出した。

【0057】

図９は、以下の式（１０）を用いて、インバータ回路における最高動作周波数ｆ_ｍａｘの温度依存性を計算により求めたグラフである。Ａで示したグラフは、チャネル領域にドープされるｎ型不純物として、エネルギー準位の浅いＮを用いたときの温度依存性を示し、Ｂで示したグラフは、チャネル領域にドープされるｎ型不純物として、エネルギー準位の深いＳを用いたときの温度依存性を示す。

【0058】

【数11】

【0059】

ここで、ｔ_ｒは立ち上がり時間で、ｔ_ｆは立ち下がり時間を表し、ｔ_ｒ及びｔ_ｆはそれぞれ、以下の式（１１）により求められる。

【0060】

【数12】

【0061】

ここで、Ｃは負荷容量で、上記の計算では、Ｃ＝５５０ｆＦと仮定した。

【0062】

図９に示すように、ｎ型不純物にＳを用いたときの最高動作周波数ｆ_ｍａｘは、Ｎを用いたときより、室温付近において大きく減少していることが分かる。

【0063】

これは、図１０に示すように、エネルギー準位の浅い（イオン化エネルギーの小さい）Ｎでは、キャリア密度の温度変化がほとんどないのに対し、エネルギー準位の深い（イオン化エネルギーの大きい）Ｓでは、室温付近におけるキャリア密度が大きく減少しているためと考えられる。

【0064】

すなわち、上記式（５）に示すように、β_ｎの温度変化は、キャリア密度ｎの温度変化に大きく依存するため、上記式（１１）に示すように、ｎ型不純物にＳを用いたときの立ち下がり時間ｔ_ｆが、室温付近において大きく増加し、これにより、最高動作周波数ｆ_ｍａｘが大きく減少したものと考えられる。

【0065】

本願発明者等は、ｎ型不純物にエネルギー準位の深いＳを用いた場合、室温付近におけるキャリア密度が大きく減少することに着目し、室温付近におけるキャリア密度を補填するｎ型不純物として、エネルギー準位の浅いｎ型不純物をコドープすることによって、最高動作周波数ｆ_ｍａｘの室温付近における減少を抑制できると考え、本発明を想到するに至った。

【0066】

図１１は、チャネル領域に、エネルギー準位Ｅ_ｄ１の深いｎ型不純物（第１のｎ型不純物）としてＳ、及び、エネルギー準位Ｅ_ｄ２の浅いｎ型不純物（第２のｎ型不純物）としてＮを、コドープしたときのエネルギーバンド構造を示した図である。なお、Ｎの不純物密度、及びＳの不純物密度は、特に限定されないが、典型的には、Ｎの不純物密度が、Ｓの不純物密度よりも少なく設定される。

【0067】

図１１に示すように、伝導帯には、イオン化されたＳ^＋によるキャリアと、イオン化されたＮ^＋によるキャリア（電子）が存在するが、典型的には、室温付近においては、Ｎ^＋によるキャリア（電子）の方が多く存在する。従って、室温付近におけるキャリア密度は、Ｎ^＋によるキャリア密度が支配的になる。

【0068】

図１２は、チャネル領域に、ｎ型不純物として、エネルギー準位Ｅ_ｄ１の深いＳと、エネルギー準位Ｅ_ｄ２の浅いＮとを、コドープしたときのキャリア密度の温度依存性を計算により求めたグラフである。

【0069】

ここで、Ａ_１で示したグラフは、上記式（８）を用いて計算したＳのキャリア密度ｎ_１の温度依存性を示し、Ａ_２で示したグラフは、上記式（６）を用いて計算したＮのキャリア密度ｎ_２の温度依存性を示し、Ａで示したグラフは、ＳとＮとをコドープしたときのキャリア密度ｎ（ｎ＝ｎ_１＋ｎ_２）の温度依存性を示す。また、Ｂで示したグラフは、上記式（７）を用いて計算したＡｌ（ｐ型不純物）をドープしたときのキャリア密度ｐの温度依存性を示す。

【0070】

なお、上記式（８）、式（６）及び式（７）において、Ｓの不純物濃度Ｎ_ｄｓは、５．０×１０^１６ｃｍ^－３とし、Ｎの不純物濃度Ｎ_ｄＮは、３．０×１０^１５ｃｍ^－３とし、Ｎの不純物濃度Ｎ_ｄＮは、５．０×１０^１６ｃｍ^－３として計算した。また、後述する補償欠陥密度は０ｃｍ^－３と仮定した。

【0071】

図１２に示すように、室温付近において、ＳとＮとをコドープしたときのキャリア密度は、Ｓだけをドープしたときのキャリア密度よりも増加しており、ＳとＮとをコドープしたときの実効的なイオン化エネルギーが、低下していると言える。

【0072】

図１３は、チャネル領域に、ｎ型不純物として、エネルギー準位の深いＳと、エネルギー準位の浅いＮとを、コドープしたときの最高動作周波数の温度依存性を計算により求めたグラフである。ここで、Ａで示したグラフは、Ｓのみをドープしたときの温度依存性を示し、Ｂで示したグラフは、ＳとＮとをコドープしたときの温度依存性を示す。

【0073】

図１３に示すように、エネルギー準位の深いＳをドープしたチャネル領域に、Ｓよりもエネルギー準位の浅いＮをコドープすることによって、室温付近における最高動作周波数を増加させることができる。これにより、広い温度範囲において、安定した高速動作が可能な回路を実現することができる。

【0074】

なお、コドープするＮの不純物密度は、室温において、イオン化したＮにより供給されるキャリア密度が、イオン化したＳにより供給されるキャリア密度よりも多くなるように設定されていればよい。

【0075】

図１４は、チャネル領域に、ｎ型不純物として、エネルギー準位の深いＳと、エネルギー準位の浅いＮとを、コドープしたときの論理閾値電圧Ｖ_ｔｈの温度依存性を計算により求めたグラフである。ここで、Ａで示したグラフは、Ｓのみをドープしたときの温度依存性を示し、Ｂで示したグラフは、ＳとＮとをコドープしたときの温度依存性を示す。

【0076】

図１４に示すように、エネルギー準位の深いＳをドープしたチャネル領域に、Ｓよりもエネルギー準位の浅いＮをコドープすることによって、広い温度範囲において、論理閾値電圧Ｖ_ｔｈの変動をさらに抑制することができる。

【0077】

（ＳとＮとをコドープしたときのキャリア密度の実測）
図１５に示すように、ｎ型の４Ｈ－ＳｉＣ（０００１）基板１０の表面に形成したｐ型エピタキシャル層２０に、Ｓ及びＮをイオン注入し、ｐ型エピタキシャル層２０の表面に、ＳとＮとのｎ型コドープ層３０を形成した。ここで、ｐ型エピタキシャル層２０の不純物濃度は、５×１０^１４ｃｍ^－３とし、Ｓの注入ドーズ量は、３.５１×１０^１２ｃｍ^－２とし、Ｎの注入ドーズ量は、３.５２×１０^１１ｃｍ^－2とした。また、Ｓのイオン注入エネルギーは、１０～３５０ｋｅＶとし、Ｎのイオン注入エネルギーは、１０～２００ｋｅＶとした。

【0078】

図１６は、ｎ型コドープ層３０におけるＳ及びＮの不純物密度の深さ方向の分布を、二次イオン質量分析法（ＳＩＭＳ）を用いて測定した結果を示したグラフである。Ａで示したグラフが、Ｓの不純物密度の深さ方向の分布を示し、Ｂで示したグラフが、Ｎの不純物密度の深さ方向の分布を示す。図１６に示すように、ｎ型コドープ層３０におけるＳの不純物密度は、１．０×１０^１７ｃｍ^－３で、Ｎの不純物密度は、１．０×１０^１６ｃｍ^－３であった。

【0079】

図１７は、図７（Ａ）、（Ｂ）に示したホール効果測定用素子を作製して、ｎ型コドープ層３０におけるキャリア密度の温度依存性を測定した結果を示したグラフである。ここで、Ａで示したグラフは、Ｓのみをドープしたときの温度依存性を示し、Ｂで示したグラフは、ＳとＮとをコドープしたときの温度依存性を示す。図１７に示すように、ＳとＮとをコドープしたコドープ層３０のキャリア密度が、室温付近において増加していることが実証された。

【0080】

（キャリア密度の補償欠陥密度依存性）
ＳｉＣ基板に、ＳｉＣ相補型電界効果トランジスタを形成する場合、ＳｉＣ基板における再結合の影響を避けるために、ＳｉＣ基板上にｐ型エピタキシャル層を形成し、ｐ型エピタキシャル層に、ＳｉＣ相補型電界効果トランジスタを形成する場合がある。この場合、ｎチャネルＪＦＥＴのチャネル領域は、ｐ型エピタキシャル層にｎ型不純物をイオン注入することにより形成される。

【0081】

この場合、チャネル領域に、ｐ型エピタキシャル層にドープされたｐ型不純物が存在するため、このｐ型不純物が、チャネル領域のキャリア（電子）を捕獲する準位（補償欠陥）となるため、チャネル領域のキャリア密度（電子密度）が低下する。

【0082】

図１８は、チャネル領域にコドープするＳ及びＮの不純物密度を、それぞれ、５．０×１０^１６ｃｍ^－３、３．０×１０^１５ｃｍ^－３として、チャネル領域に存在するｐ型不純物の不純物密度（補償欠陥密度）を、０～１×１０^１６ｃｍ^－３の範囲で変化させたときのキャリア密度の温度依存性を計算で求めたグラフである。ここで、Ａ_０～Ａ_４で示したグラフは、補償欠陥密度が、０、１×１０^１５ｃｍ^－３、３×１０^１５ｃｍ^－３、５×１０^１６ｃｍ^－３、１×１０^１６ｃｍ^－３の場合を示す。

【0083】

図１８に示すように、補償欠陥密度が増えるほど、チャンル領域の室温付近におけるキャリア密度が減少する。従って、チャネル領域にコドープするＮの不純物密度は、チャネル領域に存在する補償欠陥密度を考慮して決める必要がある。

【0084】

なお、上記では、ｐ型エピタキシャル層にＳｉＣ相補型電界効果トランジスタを形成する場合を例示したが、ｎ型エピタキシャル層または半絶縁性基板上にＳｉＣ相補型電界効果トランジスタを形成する場合でも、同様に、チャネル領域にコドープするＮの不純物密度を、チャネル領域に存在する補償欠陥密度を考慮して決める必要がある。

【0085】

以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、もちろん、種々の改変が可能である。

【0086】

例えば、上記実施形態では、エネルギー準位の深いｎ型不純物（第１のｎ型不純物）として、Ｓ（硫黄）をドープしたチャネル領域に、Ｓよりもエネルギー準位の浅いｎ型不純物（第２のｎ型不純物）といて、Ｎ（窒素）をコドープする例を説明したが、これに限定されず、例えば、Ｐ（リン）、Ａｓ（砒素）、Ｓｂ（アンチモン）などをコドープしてもよい。また、Ｎ、Ｐ、Ａｓ、及びＳｂから選ばれる少なくとも１種以上のｎ型不純物をコドープしてもよい。

【0087】

なお、本発明において、コドープするｎ型不純物は、制御された適切なドーズ量を意図的にドープしたもので、ＳｉＣ基板等に不可避的に存在するｎ型不純物を含むものではない。

【0088】

また、上記実施形態では、ｐ型不純物として、Ａｌ（アルミニウム）を例示したが、同じように、エネルギー準位の深いＢ（ボロン）を用いても、本願発明における効果を奏することができる。

【0089】

また、上記実施形態では、ＳｉＣ相補型ＪＦＥＴをインバータ回路に適用した例を説明したが、他の論理ゲート、例えば、ＮＡＮＤ回路やＮＯＲ回路にも適用することができる。また、上記論理ゲートが元となるデジタル回路のほかに、アナログ回路にも適用が可能である。

【0090】

また、上記実施形態では、ＳｉＣ相補型電界効果トランジスタとして、ＳｉＣ相補型ＪＦＥＴを例に説明したが、ＳｉＣ相補型ＭＯＳＦＥＴにも適用することができる。

【0091】

また、上記実施形態では、ＳｉＣ相補型電界効果トランジスタを構成するトランジスタとして、図１に示した構造のＳｉＣ ＪＦＥＴを例に説明したが、勿論、他の構造のＳｉＣ ＪＦＥＴまたはＳｉＣ ＭＯＳＦＥＴに適用することができる。

【符号の説明】

【0092】

１ ＪＦＥＴ
１ａ ｎチャネルＪＦＥＴ
１ｂ ｐチャネルＪＦＥＴ
１０ ＳｉＣ基板
１１ ソース領域
１２ ドレイン領域
１３ 埋込チャネル領域
１４ａ、１４ｂ ゲート領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】