知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023157511
(43)【公開日】2023-10-26
(54)【発明の名称】光検出装置及び電子機器
(51)【国際特許分類】
H01L 27/146 20060101AFI20231019BHJP
H04N 25/70 20230101ALI20231019BHJP
【ＦＩ】
H01L27/146 A
H04N5/369
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022067462
(22)【出願日】2022-04-15
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(74)【代理人】
【識別番号】100114177
【弁理士】
【氏名又は名称】小林 龍
(74)【代理人】
【識別番号】100066980
【弁理士】
【氏名又は名称】森 哲也
(72)【発明者】
【氏名】正垣 敦
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA02
4M118AB01
4M118BA14
4M118CA04
4M118CA20
4M118CB13
4M118DD04
4M118FA06
4M118FA27
4M118FA28
4M118FA33
4M118FA38
4M118GA02
4M118GB03
4M118GD03
4M118GD04
5C024CX43
5C024GX01
5C024GX03
5C024GX16
5C024GX18
5C024GY31
(57)【要約】
【課題】 光電変換部に蓄積できる電荷量を増大可能な光検出装置を提供する。
【解決手段】 半導体基板と、半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部と、光電変換部で生成された電荷を保持する電荷保持部と、光電変換部が蓄積した電荷を電荷保持部に転送する転送ゲートと、を備えるようにした。そして、光電変換部は、半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、ｐ型半導体領域と接する領域に形成され、半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有する構成とした。ここで、ｎ型半導体領域は、半導体基板の厚さ方向においてｎ型の不純物の不純物濃度を一定とした。また、転送ゲートは、半導体基板の表面から、半導体基板の裏面側に位置するｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する構成とした。
【選択図】図４
【解決手段】 半導体基板と、半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部と、光電変換部で生成された電荷を保持する電荷保持部と、光電変換部が蓄積した電荷を電荷保持部に転送する転送ゲートと、を備えるようにした。そして、光電変換部は、半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、ｐ型半導体領域と接する領域に形成され、半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有する構成とした。ここで、ｎ型半導体領域は、半導体基板の厚さ方向においてｎ型の不純物の不純物濃度を一定とした。また、転送ゲートは、半導体基板の表面から、半導体基板の裏面側に位置するｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する構成とした。
【選択図】図４
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部と、
前記光電変換部で生成された電荷を保持する電荷保持部と、
前記光電変換部が蓄積した電荷を前記電荷保持部に転送する転送ゲートと、を備え、
前記光電変換部は、前記半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、前記ｐ型半導体領域と接する領域に形成され、前記半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有し、
前記ｎ型半導体領域は、前記半導体基板の厚さ方向において不純物濃度が一定であり、
前記転送ゲートは、前記半導体基板の２つの面のうちの前記電荷保持部に近い側の面である第１面から、前記第１面と反対側の面である第２面側に位置する前記ｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する
光検出装置。
前記半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部と、
前記光電変換部で生成された電荷を保持する電荷保持部と、
前記光電変換部が蓄積した電荷を前記電荷保持部に転送する転送ゲートと、を備え、
前記光電変換部は、前記半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、前記ｐ型半導体領域と接する領域に形成され、前記半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有し、
前記ｎ型半導体領域は、前記半導体基板の厚さ方向において不純物濃度が一定であり、
前記転送ゲートは、前記半導体基板の２つの面のうちの前記電荷保持部に近い側の面である第１面から、前記第１面と反対側の面である第２面側に位置する前記ｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する
光検出装置。
【請求項2】
前記縦型ゲート電極は、前記半導体基板の前記第１面から、前記半導体基板の厚さ方向に延びている２以上の埋め込み電極である
請求項１に記載の光検出装置。
請求項１に記載の光検出装置。
【請求項3】
前記２以上の埋め込み電極の間に形成されたｐ型の不純物を含む不純物領域を備え、
前記不純物領域は、前記半導体基板の前記第１面側の不純物の濃度が、前記第２面側の不純物の濃度よりも高くなっている
請求項２に記載の光検出装置。
前記不純物領域は、前記半導体基板の前記第１面側の不純物の濃度が、前記第２面側の不純物の濃度よりも高くなっている
請求項２に記載の光検出装置。
【請求項4】
前記２以上の埋め込み電極は、前記半導体基板の前記第１面から前記ｎ型半導体領域の前記端部よりも深くまで達している第１電極と、前記半導体基板の前記第１面から前記第１電極よりも浅い深さまで達している第２電極と、を少なくとも含み、
前記第１電極及び前記第２電極それぞれの前記第１面側の端部に個別に形成され、前記半導体基板の表面に張り出すように形成された複数の表面電極を備える
請求項２に記載の光検出装置。
前記第１電極及び前記第２電極それぞれの前記第１面側の端部に個別に形成され、前記半導体基板の表面に張り出すように形成された複数の表面電極を備える
請求項２に記載の光検出装置。
【請求項5】
前記半導体基板の厚さ方向から見た場合に、前記光電変換部の外周の形状は、ｎ角形（ｎは４以上の整数）であり、
前記半導体基板の厚さ方向から見た場合に、前記２以上の埋め込み電極のそれぞれは、前記ｎ角形の角部から前記光電変換部の中心部に伸ばした直線と重ならない位置に配置されている
請求項２に記載の光検出装置。
前記半導体基板の厚さ方向から見た場合に、前記２以上の埋め込み電極のそれぞれは、前記ｎ角形の角部から前記光電変換部の中心部に伸ばした直線と重ならない位置に配置されている
請求項２に記載の光検出装置。
【請求項6】
前記縦型ゲート電極は、前記半導体基板の前記第１面から前記ｎ型半導体領域の前記端部よりも深くまで達している１つの埋め込み電極であり、
前記埋め込み電極の周面を覆うように形成されたｐ型の不純物を含む不純物領域を備え、
前記不純物領域は、前記半導体基板の前記第１面側の不純物の濃度が、前記第２面側の不純物の濃度よりも高くなっている
請求項１に記載の光検出装置。
前記埋め込み電極の周面を覆うように形成されたｐ型の不純物を含む不純物領域を備え、
前記不純物領域は、前記半導体基板の前記第１面側の不純物の濃度が、前記第２面側の不純物の濃度よりも高くなっている
請求項１に記載の光検出装置。
【請求項7】
半導体基板、前記半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部、前記光電変換部で生成された電荷を保持する電荷保持部、及び前記光電変換部が蓄積した電荷を前記電荷保持部に転送する転送ゲートを備え、前記光電変換部は、前記半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、前記ｐ型半導体領域と接する領域に形成され、前記半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有し、前記ｎ型半導体領域は、前記半導体基板の厚さ方向において不純物濃度が一定であり、前記転送ゲートは、前記半導体基板の２つの面のうちの前記電荷保持部に近い側の面である第１面から、前記第１面と反対側の面である第２面側に位置する前記ｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する光検出装置を備えた
電子機器。
電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本技術（本開示に係る技術）は、光検出装置及び電子機器に関する。
【背景技術】
【0002】
従来、例えば、半導体基板と、半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部と、半導体基板の光入射面と反対側の面（以下、「表面」とも呼ぶ）側に形成されたフローティングディフュージョン（以下、「ＦＤ」とも呼ぶ）と、半導体基板の表面側に形成され、光電変換部に蓄積された電荷をＦＤに転送する転送ゲートと、を備えた光検出装置が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１８－１４８１１６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に記載の光検出装置を実現するためには、ＦＤへの電荷の転送時に、光電変換部の光入射面側に蓄積された電荷が転送ゲート側（表面側）に移動するように、光電変換部内に光入射面側から表面側に向かって深くなるポテンシャル勾配を形成する必要がある。しかし、このようなポテンシャル勾配を形成した場合、光電変換部の光入射面側のポテンシャルの深さが、表面側のポテンシャルの深さよりも浅くなってしまう。そのため、光電変換部全体として蓄積できる電荷量（飽和電荷量Ｑｓ）が低下する可能性があった。
【0005】
本開示は、光電変換部に蓄積できる電荷量を増大可能な光検出装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示の光検出装置は、（ａ）半導体基板と、（ｂ）半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部と、（ｃ）光電変換部で生成された電荷を保持する電荷保持部と、（ｄ）光電変換部が蓄積した電荷を電荷保持部に転送する転送ゲートと、を備え、（ｅ）光電変換部は、半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、（ｆ）ｐ型半導体領域と接する領域に形成され、半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有し、（ｇ）ｎ型半導体領域は、半導体基板の厚さ方向において不純物濃度が一定であり、（ｈ）転送ゲートは、半導体基板の２つの面のうちの電荷保持部に近い側の面である第１面から、第１面と反対側の面である第２面側に位置するｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有することを要旨とする。
【0007】
本開示の電子機器は、（ａ）半導体基板、（ｂ）半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部、（ｃ）光電変換部で生成された電荷を保持する電荷保持部、（ｄ）及び光電変換部が蓄積した電荷を電荷保持部に転送する転送ゲートを備え、（ｅ）光電変換部は、半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、（ｆ）ｐ型半導体領域と接する領域に形成され、半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有し、（ｇ）ｎ型半導体領域は、半導体基板の厚さ方向において不純物濃度が一定であり、（ｈ）転送ゲートは、半導体基板の２つの面のうちの電荷保持部に近い側の面である第１面から、第１面と反対側の面である第２面側に位置するｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する光検出装置を備えたことを要旨とする。
【図面の簡単な説明】
【0008】
【図1】第１の実施形態に係る固体撮像装置の全体構成を示す図である。
【図4】光電変換部におけるポテンシャル分布を示す図である。
【図7】光電変換部におけるポテンシャル分布を示す図である。
【図9】光電変換部におけるポテンシャル分布を示す図である。
【図12】第２の実施形態に係る固体撮像装置の断面構成を示す図である。
【図14】埋め込み電極の電位がＬＯＷ状態の場合のポテンシャル分布である。
【図15】埋め込み電極の電位がＨＩＧＨ状態の場合のポテンシャル分布である。
【図16】半導体基板の厚さ方向から見た場合のポテンシャルを示す図である。
【図17】変形例に係る固体撮像装置の断面構成を示す図である。
【図19】光電変換部におけるポテンシャル分布を示す図である。
【図20】光電変換部におけるポテンシャル分布を示す図である。
【図24】変形例に係る固体撮像装置の断面構成を示す図である。
【図25】変形例に係る固体撮像装置の断面構成を示す図である。
【図26】半導体基板の厚さ方向から見た場合のポテンシャルを示す図である。
【図27】半導体基板の厚さ方向から見た場合のポテンシャルを示す図である。
【図28】半導体基板の厚さ方向から見た場合のポテンシャルを示す図である。
【図29】半導体基板の厚さ方向から見た場合のポテンシャルを示す図である。
【図30】第３の実施形態に係る電子機器の概略構成示す図である。
【発明を実施するための形態】
【0009】
以下に、本開示の実施形態に係る光検出装置及び電子機器の一例を、図１～図３０を参照しながら説明する。本開示の実施形態は以下の順序で説明する。なお、本開示は以下の例に限定されるものではない。また、本明細書に記載された効果は例示であって限定されるものではなく、また他の効果があってもよい。
【0010】
１．第１の実施形態：固体撮像装置
１－１ 固体撮像装置の全体の構成
１－２ 要部の構成
２．第２の実施形態：固体撮像装置
２－１ 要部の構成
２－２ 変形例
３．第３の実施形態：電子機器への応用例
１－１ 固体撮像装置の全体の構成
１－２ 要部の構成
２．第２の実施形態：固体撮像装置
２－１ 要部の構成
２－２ 変形例
３．第３の実施形態：電子機器への応用例
【0011】
〈１．第１の実施形態：固体撮像装置〉
［１－１ 固体撮像装置の全体の構成］
本開示の第１の実施形態に係る固体撮像装置１（広義には「光検出装置」）について説明する。図１は、第１の実施形態に係る固体撮像装置１の全体構成を示す図である。
図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。図３０に示すように、固体撮像装置１（１００２）はレンズ群１００１を介して、被写体からの像光（入射光）を取り込み、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
図１に示すように、固体撮像装置１は、画素領域２と、垂直駆動回路３と、カラム信号処理回路４と、水平駆動回路５と、出力回路６と、制御回路７とを備えている。
［１－１ 固体撮像装置の全体の構成］
本開示の第１の実施形態に係る固体撮像装置１（広義には「光検出装置」）について説明する。図１は、第１の実施形態に係る固体撮像装置１の全体構成を示す図である。
図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。図３０に示すように、固体撮像装置１（１００２）はレンズ群１００１を介して、被写体からの像光（入射光）を取り込み、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
図１に示すように、固体撮像装置１は、画素領域２と、垂直駆動回路３と、カラム信号処理回路４と、水平駆動回路５と、出力回路６と、制御回路７とを備えている。
【0012】
画素領域２は、半導体基板８上において、二次元アレイ状に配列された複数の画素９を有している。画素９は、図２及び図３に示した光電変換部２１と、複数の画素トランジスタとを有している。複数の画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタが挙げられる。
垂直駆動回路３は、例えば、シフトレジスタによって構成され、所望の画素駆動配線１０を選択し、選択した画素駆動配線１０に画素９を駆動するためのパルスを供給し、各画素９を行単位で駆動する。即ち、垂直駆動回路３は、画素領域２の各画素９を行単位で順次垂直方向に選択走査し、各画素９の光電変換部２１において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１１を通してカラム信号処理回路４に供給する。
垂直駆動回路３は、例えば、シフトレジスタによって構成され、所望の画素駆動配線１０を選択し、選択した画素駆動配線１０に画素９を駆動するためのパルスを供給し、各画素９を行単位で駆動する。即ち、垂直駆動回路３は、画素領域２の各画素９を行単位で順次垂直方向に選択走査し、各画素９の光電変換部２１において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１１を通してカラム信号処理回路４に供給する。
【0013】
カラム信号処理回路４は、例えば、画素９の列毎に配置されており、１行分の画素９から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路４は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
水平駆動回路５は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路４に順次出力して、カラム信号処理回路４の各々を順番に選択し、カラム信号処理回路４の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
水平駆動回路５は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路４に順次出力して、カラム信号処理回路４の各々を順番に選択し、カラム信号処理回路４の各々から信号処理が行われた画素信号を水平信号線１２に出力させる。
【0014】
出力回路６は、カラム信号処理回路４の各々から水平信号線１２を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えば、バファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
制御回路７は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路３、カラム信号処理回路４、及び水平駆動回路５等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路７は、生成したクロック信号や制御信号を、垂直駆動回路３、カラム信号処理回路４、及び水平駆動回路５等に出力する。
制御回路７は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路３、カラム信号処理回路４、及び水平駆動回路５等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路７は、生成したクロック信号や制御信号を、垂直駆動回路３、カラム信号処理回路４、及び水平駆動回路５等に出力する。
【0015】
［１－２ 要部の構成］
次に、固体撮像装置１の詳細構造について説明する。図２は、図１のＡ－Ａ’線で破断した場合の、固体撮像装置１の断面構成を示す図である。また、図３は、図２のＢ－Ｂ’線で破断した場合の、固体撮像装置１の断面構成を示す図である。
図２に示すように、固体撮像装置１は、半導体基板８、遮光膜１３及び平坦化膜１４がこの順に積層されてなる受光層１５が配置されている。また、受光層１５の平坦化膜１４側の面（以下、「裏面Ｓ１」とも呼ぶ）には、各画素９に対応するように、二次元アレイ状に配列された複数のマイクロレンズ１６が配置されている。さらに、受光層１５の半導体基板８側の面（以下、「表面Ｓ２」とも呼ぶ）には、配線層１７が配置されている。
次に、固体撮像装置１の詳細構造について説明する。図２は、図１のＡ－Ａ’線で破断した場合の、固体撮像装置１の断面構成を示す図である。また、図３は、図２のＢ－Ｂ’線で破断した場合の、固体撮像装置１の断面構成を示す図である。
図２に示すように、固体撮像装置１は、半導体基板８、遮光膜１３及び平坦化膜１４がこの順に積層されてなる受光層１５が配置されている。また、受光層１５の平坦化膜１４側の面（以下、「裏面Ｓ１」とも呼ぶ）には、各画素９に対応するように、二次元アレイ状に配列された複数のマイクロレンズ１６が配置されている。さらに、受光層１５の半導体基板８側の面（以下、「表面Ｓ２」とも呼ぶ）には、配線層１７が配置されている。
【0016】
半導体基板８は、例えば、ｐ型のシリコン（Si）基板によって構成されている。半導体基板８には、各画素９の領域を取り囲むように、トレンチ部１８が形成されている。トレンチ部１８は、半導体基板８を貫通して形成されている。トレンチ部１８の内壁面には、その内壁面を覆う側壁膜１９が形成されている。側壁膜１９の材料としては、例えば、シリコン酸化物(SiO2)を採用できる。また、トレンチ部１８の内部には、充填剤２０が埋め込まれている。充填剤２０としては、例えば、ドープドポリシリコンを採用できる。
【0017】
また、トレンチ部１８で取り囲まれた半導体基板８の領域のうち、半導体基板８の受光面（以下、「裏面Ｓ３」とも呼ぶ）側の領域には、矩形状の光電変換部２１が形成されている。光電変換部２１には、図２及び図３に示すように、トレンチ部１８側から光電変換部２１の中央部側に順に、高濃度のｐ型の不純物を含むｐ型半導体領域（以下、「ｐ＋領域２２」とも呼ぶ）と、高濃度のｎ型の不純物を含むｎ型半導体領域（以下「ｎ＋領域２３」とも呼ぶ）とが形成されている。ｐ型の不純物、ｎ型の不純物としては、例えば、ボロン(B)、リン（P）を採用できる。また、光電変換部２１の表面Ｓ２側及び裏面Ｓ３側のそれぞれには、暗電流が抑制されるように、高濃度のｐ型の不純物を含むｐ型半導体領域（以下「表面側ｐ＋領域２４」「裏面側ｐ＋領域２５」とも呼ぶ）が形成されている。
【0018】
ｐ＋領域２２は、トレンチ部１８と接する領域に形成され、半導体基板８の厚さ方向に連続して形成されている。ｐ＋領域２２は、半導体基板８の表面Ｓ２側から裏面Ｓ３側まで形成されており、表面Ｓ２側から裏面Ｓ３側にわたって幅Ｗpが一定となっている。また、ｐ＋領域２２は、半導体基板８の厚さ方向において不純物濃度が一定となっている。例えば、ｐ＋領域２２内の各部における不純物の濃度の差が１０％以下となっている。
また、ｎ＋領域２３は、ｐ＋領域２２と接する領域に形成され、半導体基板８の厚さ方向に連続して形成されている。ｎ＋領域２３は、表面側ｐ＋領域２４から裏面側ｐ＋領域２５まで形成されており、表面側ｐ＋領域２４側から裏面側ｐ＋領域２５側にわたって幅Ｗnが一定となっている。また、ｎ＋領域２３は、半導体基板８の厚さ方向において不純物濃度が一定となっている（言い換えると、ｎ＋領域２３は、半導体基板８の厚さ方向の各部において抵抗値が一定となっている、ということもできる）。例えば、ｎ＋領域２３内の各部における不純物の濃度の差が１０％以下（より好ましくは、５％以下）となっている。そして、光電変換部２１は、主にｐ＋領域２２とｎ＋領域２３との接合面であるｐｎ接合によってフォトダイオードを構成し、光電変換を行って、受光量に応じた電荷を生成する。また、光電変換部２１は、ｐ＋領域２２とｎ＋領域２３とのｐｎ接合部分に生じる静電容量（接合容量）に光電変換で生成した電荷を蓄積する。
また、ｎ＋領域２３は、ｐ＋領域２２と接する領域に形成され、半導体基板８の厚さ方向に連続して形成されている。ｎ＋領域２３は、表面側ｐ＋領域２４から裏面側ｐ＋領域２５まで形成されており、表面側ｐ＋領域２４側から裏面側ｐ＋領域２５側にわたって幅Ｗnが一定となっている。また、ｎ＋領域２３は、半導体基板８の厚さ方向において不純物濃度が一定となっている（言い換えると、ｎ＋領域２３は、半導体基板８の厚さ方向の各部において抵抗値が一定となっている、ということもできる）。例えば、ｎ＋領域２３内の各部における不純物の濃度の差が１０％以下（より好ましくは、５％以下）となっている。そして、光電変換部２１は、主にｐ＋領域２２とｎ＋領域２３との接合面であるｐｎ接合によってフォトダイオードを構成し、光電変換を行って、受光量に応じた電荷を生成する。また、光電変換部２１は、ｐ＋領域２２とｎ＋領域２３とのｐｎ接合部分に生じる静電容量（接合容量）に光電変換で生成した電荷を蓄積する。
【0019】
ｐ＋領域２２及びｎ＋領域２３の形成方法としては、例えば、半導体基板８にトレンチ部１８を形成した後、側壁膜１９や充填剤２０の形成前に、トレンチ部１８の内部側から半導体基板８内に不純物をドープする方法を採用できる。不純物をドープする方法としては、例えば、固相拡散法、プラズマドーピング、イオンインプラント注入法が挙げられる。また、ｐ＋領域２２の形成方法としては、例えば、トレンチ部１８の内壁面に、負の電荷を有する固定電荷膜を形成する方法を採用することもできる。固定電荷膜の材料としては、例えば、ハフニウム（Hf）、アルミニウム（Al）、ジルコニウム（Zr）、タンタル（Ta）及びチタン（Ti）の少なくとも１つの元素を含む酸化物又は窒化物が挙げられる。
【0020】
このように、第１の実施形態では、光電変換部２１のｎ＋領域２３を、ｐ＋領域２２と接するように半導体基板８の厚さ方向に連続し、さらに、半導体基板８の厚さ方向において不純物濃度が一定である構成とした。これにより、光電変換部２１において、半導体基板８の厚さ方向の各部において同一のｐｎ接合部分を形成することができ、図４及び図５に示すように、光電変換部２１の裏面Ｓ３側におけるポテンシャルの深さを、図４及び図６に示すように、表面Ｓ４側（縦型ゲート電極３１の根元側）におけるポテンシャルの深さと同程度とすることができる。図４～図６では、ポテンシャルのピークを１．５Ｖとした場合を例示している。それゆえ、光電変換部２１に蓄積できる電荷量（飽和電荷量Ｑｓ）を増大することができる。図４は、光電変換部２１におけるポテンシャル分布を示す図である。また、図５は、図４のＣ－Ｃ’線の位置におけるポテンシャルを示す図である。また、図６は図４のＤ－Ｄ’線の位置におけるポテンシャルを示す図である。
【0021】
また、トレンチ部１８で取り囲まれた半導体基板８の領域のうち、半導体基板８の表面Ｓ２側の領域には、縦型トランジスタ２６が形成されている。縦型トランジスタ２６は、フローティングディフュージョン（広義には「電荷保持部」。以下、「ＦＤ２７」とも呼ぶ）と、転送ゲート２８とを有している。ＦＤ２７は、高濃度のｎ型の不純物領域によって構成され、転送トランジスタ（転送ゲート２８）によって光電変換部２１からＦＤ２７に転送された電荷を保持する。即ち、光電変換部２１で生成された電荷を保持する。
また、転送ゲート２８は、光電変換部２１で生成された電荷をＦＤ２７に転送する転送トランジスタのゲートである。転送ゲート２８は、半導体基板８内にゲート絶縁膜２９を介して形成されている。転送ゲート２８は、半導体基板８の表面Ｓ２に張り出すように形成された平板状の表面電極３０と、表面電極３０から半導体基板８の厚さ方向に延びている縦型ゲート電極３１とを有している。縦型ゲート電極３１は、半導体基板８の表面Ｓ２から、裏面Ｓ３側に位置するｎ＋領域２３の端部３２よりも深くまで達している。即ち縦型ゲート電極３１は、半導体基板８の２つの面のうちのＦＤ２７に近い側の面である表面Ｓ２（第１面）から、表面Ｓ２から遠い側の面である裏面Ｓ３（第２面）側に位置するｎ＋領域２３の端部３２よりも深く（ｐ＋領域２５の深さ）まで達している。
また、転送ゲート２８は、光電変換部２１で生成された電荷をＦＤ２７に転送する転送トランジスタのゲートである。転送ゲート２８は、半導体基板８内にゲート絶縁膜２９を介して形成されている。転送ゲート２８は、半導体基板８の表面Ｓ２に張り出すように形成された平板状の表面電極３０と、表面電極３０から半導体基板８の厚さ方向に延びている縦型ゲート電極３１とを有している。縦型ゲート電極３１は、半導体基板８の表面Ｓ２から、裏面Ｓ３側に位置するｎ＋領域２３の端部３２よりも深くまで達している。即ち縦型ゲート電極３１は、半導体基板８の２つの面のうちのＦＤ２７に近い側の面である表面Ｓ２（第１面）から、表面Ｓ２から遠い側の面である裏面Ｓ３（第２面）側に位置するｎ＋領域２３の端部３２よりも深く（ｐ＋領域２５の深さ）まで達している。
【0022】
このように、第１の実施形態では、転送ゲート２８が、半導体基板８の表面Ｓ２から、裏面Ｓ３側に位置するｎ＋領域２３の端部３２よりも深くまで達している縦型ゲート電極３１を用いる構成とした。これにより、ＦＤ２７への電荷の転送時には、縦型ゲート電極３１の電位をＨＩＧＨ状態とすることで、図７及び図８に示すように、光電変換部２１内において、縦型ゲート電極３１側のポテンシャルを深くすることができる。図７では、縦型ゲート電極３１側のポテンシャルを２．０Ｖ等とした場合を例示している。それゆえ、光電変換部２１に蓄積されていた電荷を縦型ゲート電極３１側の領域に水平転送させるポテンシャル勾配を形成できる。図７は、光電変換部２１におけるポテンシャル分布を示す図である。また図８は図７のＥ－Ｅ’線の位置におけるポテンシャルを示す図である。
【0023】
図２及び図３では、縦型ゲート電極３１は、半導体基板８の表面Ｓ２から、裏面Ｓ３側に位置するｎ＋領域２３の端部よりも深くまで達している１つの埋め込み電極である場合を例示している。また、縦型ゲート電極３１（埋め込み電極３１）の周囲には、埋め込み電極３１の周面を覆うように、ｐ型の不純物を含む不純物領域３３が形成されている。不純物領域３３は、半導体基板８の裏面Ｓ３側の不純物の濃度が、表面Ｓ２側の不純物の濃度よりも高くなっている。これにより、縦型ゲート電極３１の電位をＨＩＧＨ状態とすることで、図７に示すように、埋め込み電極３１の周囲において、半導体基板８の表面Ｓ２側（縦型ゲート電極３１の根元側）におけるポテンシャルの深さを、裏面Ｓ３側におけるポテンシャルの深さよりも深くすることができる。それゆえ、埋め込み電極３１の周囲に、埋め込み電極３１側に水平転送された電荷をＦＤ２７に垂直転送させるポテンシャル勾配を形成することができる。不純物領域３３の不純物の濃度は、連続的に変化する構成としてもよいし、段階的に変化する構成（非連続的に変化する構成）としてもよい。
【0024】
ここで、例えば、図９に示すように、光電変換部２１内に、電荷を半導体基板８の表面Ｓ２側に垂直転送させるポテンシャル勾配を形成する構成とした場合、図９及び図１０に示すように、光電変換部２１の表面Ｓ４側（縦型ゲート電極３１の根元側）におけるポテンシャルの深さよりも、図９及び図１１に示すように、裏面Ｓ３側におけるポテンシャルの深さが浅くなってしまう。それゆえ、光電変換部２１全体として蓄積できる電荷量（飽和電荷量Ｑｓ）が低下する可能性がある。図９は、光電変換部２１におけるポテンシャル分布を示す図である。図１０は、図９のＦ－Ｆ’線の位置におけるポテンシャルを示す図である。図１１は、図９のＧ－Ｇ’線の位置におけるポテンシャルを示す図である。
【0025】
これに対し、本実施形態に係る固体撮像装置１では、光電変換部２１内に、電荷を半導体基板８の表面Ｓ２側に垂直転送させるポテンシャル勾配を形成せず、図４，図５及び図６に示すように、光電変換部２１の裏面Ｓ３側におけるポテンシャルの深さを、表面Ｓ４側（縦型ゲート電極３１の根元側）におけるポテンシャルの深さと同程度とした。それゆえ、光電変換部２１全体として蓄積できる電荷量（飽和電荷量Ｑｓ）を増大できる。
また、ＦＤ２７への電荷の転送時には、縦型ゲート電極３１の電位をＨＩＧＨ状態とすることで、図７及び図８に示すように、光電変換部２１内において、縦型ゲート電極３１側のポテンシャルを深くして、ポテンシャル勾配を形成するようにした。それゆえ、光電変換部２１に蓄積されていた電荷を縦型ゲート電極３１側の領域に水平転送できる。
また、ＦＤ２７への電荷の転送時には、縦型ゲート電極３１の電位をＨＩＧＨ状態とすることで、図７及び図８に示すように、光電変換部２１内において、縦型ゲート電極３１側のポテンシャルを深くして、ポテンシャル勾配を形成するようにした。それゆえ、光電変換部２１に蓄積されていた電荷を縦型ゲート電極３１側の領域に水平転送できる。
【0026】
また、縦型ゲート電極３１の電位をＨＩＧＨ状態とすることで、図７に示すように、埋め込み電極３１の周囲において、半導体基板８の表面Ｓ２側（縦型ゲート電極３１の根元側）におけるポテンシャルの深さを、裏面Ｓ３側におけるポテンシャルの深さよりも深くするようにした。それゆえ、縦型ゲート電極３１（埋め込み電極３１）側に水平転送された電荷を、縦型ゲート電極３１（埋め込み電極３１）に沿ってＦＤ２７に垂直転送できる。これにより、光電変換部２１で生成された電荷をＦＤ２７に保持させることができる。
【0027】
〈２．第２の実施形態：固体撮像装置〉
［２－１ 要部の構成］
次に、本開示の第２の実施形態に係る固体撮像装置１について説明する。第２の実施形態に係る固体撮像装置１の全体構成は、図１と同様であるから図示を省略する。図１２は、第２の実施形態に係る固体撮像装置１の断面構成を示す図である。図１３は、図１２のＨ－Ｈ’線で破断した場合の、固体撮像装置１の断面構成を示す図である。図１２及び図１３において、図２、図３に対応する部分には同一符号を付し重複説明を省略する。
［２－１ 要部の構成］
次に、本開示の第２の実施形態に係る固体撮像装置１について説明する。第２の実施形態に係る固体撮像装置１の全体構成は、図１と同様であるから図示を省略する。図１２は、第２の実施形態に係る固体撮像装置１の断面構成を示す図である。図１３は、図１２のＨ－Ｈ’線で破断した場合の、固体撮像装置１の断面構成を示す図である。図１２及び図１３において、図２、図３に対応する部分には同一符号を付し重複説明を省略する。
【0028】
第２の実施形態では、縦型ゲート電極３１として、図１２及び図１３に示すように、半導体基板８の表面Ｓ２から、半導体基板８の厚さ方向に延びている２以上の埋め込み電極を用いる点が、第１の実施形態と異なっている。図１２及び図１３では、２以上の埋め込み電極として、２つの埋め込み電極３４,３５を用いる場合を例示している。埋め込み電極３４,３５のそれぞれは、半導体基板８の厚さ方向と直交する方向に互いに離して配置された、同一の角柱状の電極である。埋め込み電極３４,３５それぞれは、半導体基板８の裏面Ｓ３側に位置するｎ＋領域２３の端部３２よりも深くまで達している。
また、埋め込み電極３４,３５間には、ｐ型の不純物を含む不純物領域３６が形成されている。不純物領域３６は、半導体基板８の表面Ｓ２側の不純物の濃度が裏面Ｓ３側の不純物の濃度よりも高くなっている。不純物領域３６の不純物の濃度は、連続的に変化する構成としてもよいし、段階的に変化する構成（非連続的に変化する構成）としてもよい。
また、埋め込み電極３４,３５間には、ｐ型の不純物を含む不純物領域３６が形成されている。不純物領域３６は、半導体基板８の表面Ｓ２側の不純物の濃度が裏面Ｓ３側の不純物の濃度よりも高くなっている。不純物領域３６の不純物の濃度は、連続的に変化する構成としてもよいし、段階的に変化する構成（非連続的に変化する構成）としてもよい。
【0029】
ここで、第１の実施形態の図２に示した固体撮像装置１では、電荷の垂直転送用のポテンシャル勾配を形成するための不純物領域３３を、縦型ゲート電極３１の周面を覆うように形成した。そのため、不純物領域３３を形成する不純物が光電変換部２１に影響を及ぼし、光電変換部２１のポテンシャルが変動する可能性がある。光電変換部２１の裏面Ｓ３側の領域において、縦型ゲート電極３１近傍の領域のポテンシャルは、不純物領域３３の裏面Ｓ３側の領域のポテンシャル以上に深くならない。それゆえ、図７に示すように、光電変換部２１の裏面Ｓ３側の領域において、縦型ゲート電極３１近傍の領域のポテンシャルが浅くなり（図７では、１．７Ｖ）、蓄積できる電荷量が低減する可能性がある。
【0030】
これに対し、第２の実施形態に係る固体撮像装置１では、縦型ゲート電極３１の周囲に、電荷の垂直転送用のポテンシャル勾配を形成するための不純物領域を形成せず、図１２,図１３及び図１４に示すように、縦型ゲート電極３１を構成する埋め込み電極３４,３５の間に不純物領域３６を形成するようにした。これにより、ＦＤ２７への電荷の転送時には、埋め込み電極３４,３５の電位をＨＩＧＨ状態とすることで、図１５に示すように、埋め込み電極３４,３５の間において、半導体基板８の表面Ｓ２側（縦型ゲート電極３１の根元側）におけるポテンシャルの深さを、裏面Ｓ３側におけるポテンシャルの深さよりも深くすることができる。そのため、図１６に示すように、埋め込み電極３４,３５側に水平転送された電荷をＦＤ２７に垂直転送させるポテンシャル勾配を形成できる。また、不純物領域３６の不純物によって光電変換部２１のポテンシャルが変動することを抑制できる。図１５では、光電変換部２１における埋め込み電極３４,３５側の領域の各部のポテンシャルが同一（１．８Ｖ）となっている。それゆえ、光電変換部２１に蓄積できる電荷量の低減を抑制でき、飽和電荷量Ｑｓの低減を抑制できる。図１４及び図１５は、光電変換部２１におけるポテンシャル分布を示す図であり、図１４は、埋め込み電極３４,３５の電位がＬＯＷ状態の場合のポテンシャル分布であり、図１５は、ＨＩＧＨ状態の場合のポテンシャル分布である。図１６は、半導体基板８の厚さ方向から見た場合のポテンシャルを示す図である。図１６では埋め込み電極３４,３５を他の図よりも大きく描いた。
【0031】
［２－２ 変形例］
（１）なお、第２の実施形態では、図１２に示すように、２以上の埋め込み電極３４,３５を同一の角柱状（長さ同一・離間距離一定）とする例を示したが、他の構成を採用することもできる。例えば、図１２に示した２以上の埋め込み電極３４,３５は、図１７及び図１８に示すように、半導体基板８の表面Ｓ２から、裏面Ｓ３側に位置するｎ＋領域２３の端部３２よりも深くまで達している第１電極３７と、半導体基板８の表面Ｓ２から第１電極３７よりも浅い深さまで達している第２電極３８と、を少なくとも含む構成としてもよい。ここで、図１７及び図１８では、第１電極３７及び第２電極３８を２つずつ有し、それらが２×２のマトリックス状に配置され、マトリックスの一方の対角線上に第１電極３７が位置し、他方の対角線上に第２電極３８が位置する場合を例示している。図１８は、図１７のＩ－Ｉ’線で破断した場合の、固体撮像装置１の断面構成を示す図である。また、光電変換部２１におけるポテンシャル分布は、図１９に示すような分布になる。
（１）なお、第２の実施形態では、図１２に示すように、２以上の埋め込み電極３４,３５を同一の角柱状（長さ同一・離間距離一定）とする例を示したが、他の構成を採用することもできる。例えば、図１２に示した２以上の埋め込み電極３４,３５は、図１７及び図１８に示すように、半導体基板８の表面Ｓ２から、裏面Ｓ３側に位置するｎ＋領域２３の端部３２よりも深くまで達している第１電極３７と、半導体基板８の表面Ｓ２から第１電極３７よりも浅い深さまで達している第２電極３８と、を少なくとも含む構成としてもよい。ここで、図１７及び図１８では、第１電極３７及び第２電極３８を２つずつ有し、それらが２×２のマトリックス状に配置され、マトリックスの一方の対角線上に第１電極３７が位置し、他方の対角線上に第２電極３８が位置する場合を例示している。図１８は、図１７のＩ－Ｉ’線で破断した場合の、固体撮像装置１の断面構成を示す図である。また、光電変換部２１におけるポテンシャル分布は、図１９に示すような分布になる。
【0032】
また、図１７では、図１２に示した表面電極３０が、第１電極３７及び第２電極３８それぞれの表面Ｓ２側の端部に個別に形成され、半導体基板８の表面Ｓ２に張り出すように形成された表面電極３９,４０となっている。これにより、表面電極３９,４０を介して、第１電極３７及び第２電極３８それぞれの電位を個別に制御可能となっている。ＦＤ２７への電荷の転送時には、まず、表面電極３９,４０の電位をＨＩＧＨ状態とすることで、第１電極３７及び第２電極３８の両方の電位をＨＩＧＨ状態とする。すると、図２０及び図２１に示すように、光電変換部２１内において、第１電極３７側及び第２電極３８側のポテンシャルが深くなり、電荷を第１電極３７側及び第２電極３８側に水平転送させるポテンシャル勾配が形成され、光電変換部２１（図２０の領域Ｋ）に蓄積されている電荷が第１電極３７間及び第２電極３８間（図２０の領域Ｌ，Ｍ）のそれぞれに転送される。これにより、第１電極３７間及び第２電極３８間の半導体基板８の厚さ方向の各部それぞれに電荷が溜まる。図２１は、図２０の領域Ｋ、Ｌ、Ｍ、Ｎにおけるポテンシャル分布を示す図である。続いて、表面電極３９の電位のみＬＯＷ状態とすることで、第１電極３７の電位のみＬＯＷ状態とし、第２電極３８の電位をＨＩＧＨに維持する。すると、図２２に示すように、第１電極３７間及び第２電極３８間において、半導体基板８の裏面Ｓ３側のポテンシャルが浅くなって、裏面Ｓ３側（図２０の領域Ｌ側）の電荷が表面Ｓ２側（図２０の領域Ｍ側）に垂直転送される。これにより、第１電極３７間及び第２電極３８間の表面Ｓ２側（図２０の領域Ｍ側）の領域に電荷が溜まる。続いて、表面電極４０の電位もＬＯＷ状態とすることで、第１電極３７及び第２電極３８の両方の電位をＬＯＷ状態とする。すると、図２３に示すように、表面Ｓ２側（図２０の領域Ｍ側）の電荷がＦＤ２７（図２０の領域Ｎ）へ転送される。これにより電荷の垂直転送を効率的に行うことができる。
【0033】
（２）また、例えば、図２４に示すように、半導体基板８の裏面Ｓ３側における埋め込み電極３４,３５間の距離を表面Ｓ２側における埋め込み電極３４,３５間の距離よりも大きくする構成としてもよい。例えば、埋め込み電極３４,３５の形状を、円錐の上部を切り取った円錐台状とする。ここで、埋め込み電極３４,３５間のポテンシャルは、埋め込み電極３４,３５間の距離が小さくなると深くなり、距離が大きくなると浅くなる。それゆえ、図２４に示した構成によれば、半導体基板８の裏面Ｓ３側から表面Ｓ２側に向かうほどポテンシャルが深くなるように、電荷の垂直転送用のポテンシャル勾配を形成できる。
【0034】
（３）また、第２の実施形態では、光電変換部２１の外周の形状を矩形状とし、また、２以上の埋め込み電極３４,３５を角柱状とする例を示したが、他の構成を採用することもできる。例えば、図２５に示すように、半導体基板８の厚さ方向から見た場合に、光電変換部２１の外周の形状を、ｎ角形（ｎは４以上の整数）とする構成としてもよい。例えば、矩形、八角形が挙げられる。図２５では、光電変換部２１の外周の形状が八角形である場合を例示している。また図２６及び図２７に示すように、半導体基板８の厚さ方向から見た場合に、２以上の埋め込み電極３４,３５,４１,４２のそれぞれを、ｎ角形の角部から光電変換部２１の中心部に伸ばした直線と重ならない位置に配置する構成としてもよい。これにより、ｎ角形の光電変換部２１の角部付近に蓄積された電荷を埋め込み電極３４,３５,４１,４２の間の領域に直線的に水平転送でき、電荷の水平転送をより効率的に行うことができる。なお、図２６及び図２７では、光電変換部２１の外周の形状が矩形である場合を例示しているが、八角形等、他のｎ角形（ｎは４以上の整数）の形状でもよい。
【0035】
図２６及び図２７に示した構成とする場合、半導体基板８の厚さ方向と直交する断面において、２以上の埋め込み電極３４,３５,４１,４２の断面形状としては、例えば、円形状、矩形状又は三角形状を採用できる。なお、図２８及び図２９に示すように、２以上の埋め込み電極３４,３５,４１,４２の何れかが、ｎ角形（ｎは４以上の整数）の角部から光電変換部２１の中心部に伸ばした直線と重なる位置に配置された構成である場合にも、埋め込み電極３４,３５の断面形状として、円形状、矩形状又は三角形状を採用できる。
【0036】
（４）また、本技術は、上述したイメージセンサとしての固体撮像装置１の他、ＴｏＦ（Time of Flight）センサとも呼ばれる距離を測定する測距センサ等も含む光検出装置全般に適用することができる。測距センサは、物体に向かって照射光を発光し、その照射光が物体の表面で反射され返ってくる反射光を検出し、照射光が発光されてから反射光が受光されるまでの飛行時間に基づいて物体までの距離を算出するセンサである。この測距センサの受光画素構造として、上述した画素９の構造を採用することができる。
【0037】
〈３．第３の実施形態：固体撮像装置〉
本開示に係る技術（本技術）は、各種の電子機器に適用されてもよい。
図３０は、本技術を適用した電子機器としての撮像装置（ビデオカメラ、デジタルスチルカメラ等）の概略的な構成の一例を示す図である。
図３０に示すように、撮像装置１０００は、レンズ群１００１と、固体撮像装置１００２（第１の実施形態に係る固体撮像装置１）と、ＤＳＰ(Digital Signal Processor)回路１００３と、フレームメモリ１００４と、モニタ１００５と、メモリ１００６とを備えている。ＤＳＰ回路１００３、フレームメモリ１００４、モニタ１００５及びメモリ１００６は、バスライン１００７を介して相互に接続されている。
本開示に係る技術（本技術）は、各種の電子機器に適用されてもよい。
図３０は、本技術を適用した電子機器としての撮像装置（ビデオカメラ、デジタルスチルカメラ等）の概略的な構成の一例を示す図である。
図３０に示すように、撮像装置１０００は、レンズ群１００１と、固体撮像装置１００２（第１の実施形態に係る固体撮像装置１）と、ＤＳＰ(Digital Signal Processor)回路１００３と、フレームメモリ１００４と、モニタ１００５と、メモリ１００６とを備えている。ＤＳＰ回路１００３、フレームメモリ１００４、モニタ１００５及びメモリ１００６は、バスライン１００７を介して相互に接続されている。
【0038】
レンズ群１００１は、被写体からの入射光（像光）を固体撮像装置１００２に導き、固体撮像装置１００２の受光面（画素領域）に結像させる。
固体撮像装置１００２は、上述した第１の実施の形態のＣＭＯＳイメージセンサからなる。固体撮像装置１００２は、レンズ群１００１によって受光面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００３に供給する。
ＤＳＰ回路１００３は、固体撮像装置１００２から供給される画素信号に対して所定の画像処理を行う。そして、ＤＳＰ回路１００３は、画像処理後の画像信号をフレーム単位でフレームメモリ１００４に供給し、フレームメモリ１００４に一時的に記憶させる。
固体撮像装置１００２は、上述した第１の実施の形態のＣＭＯＳイメージセンサからなる。固体撮像装置１００２は、レンズ群１００１によって受光面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号としてＤＳＰ回路１００３に供給する。
ＤＳＰ回路１００３は、固体撮像装置１００２から供給される画素信号に対して所定の画像処理を行う。そして、ＤＳＰ回路１００３は、画像処理後の画像信号をフレーム単位でフレームメモリ１００４に供給し、フレームメモリ１００４に一時的に記憶させる。
【0039】
モニタ１００５は、例えば、液晶パネルや、有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなる。モニタ１００５は、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号に基づいて、被写体の画像（動画）を表示する。
メモリ１００６は、ＤＶＤ、フラッシュメモリ等からなる。メモリ１００６は、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号を読み出して記録する。
メモリ１００６は、ＤＶＤ、フラッシュメモリ等からなる。メモリ１００６は、フレームメモリ１００４に一時的に記憶されたフレーム単位の画素信号を読み出して記録する。
【0040】
なお、固体撮像装置１を適用できる電子機器としては、撮像装置１０００に限られるものではなく、他の電子機器にも適用することができる。また、固体撮像装置１００２として、第１の実施形態に係る固体撮像装置１を用いる構成としたが、他の構成を採用することもできる。例えば、第２の実施形態に係る固体撮像装置１、変形例に係る固体撮像装置１等、本技術を適用した他の光検出装置を用いる構成としてもよい。
【0041】
なお、本技術は、以下のような構成も取ることができる。
（１）
半導体基板と、
前記半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部と、
前記光電変換部で生成された電荷を保持する電荷保持部と、
前記光電変換部が蓄積した電荷を前記電荷保持部に転送する転送ゲートと、を備え、
前記光電変換部は、前記半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、前記ｐ型半導体領域と接する領域に形成され、前記半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有し、
前記ｎ型半導体領域は、前記半導体基板の厚さ方向において不純物濃度が一定であり、
前記転送ゲートは、前記半導体基板の２つの面のうちの前記電荷保持部に近い側の面である第１面から、前記第１面と反対側の面である第２面側に位置する前記ｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する
光検出装置。
（２）
前記縦型ゲート電極は、前記半導体基板の前記第１面から、前記半導体基板の厚さ方向に延びている２以上の埋め込み電極である
前記（１）に記載の光検出装置。
（３）
前記２以上の埋め込み電極の間に形成されたｐ型の不純物を含む不純物領域を備え、
前記不純物領域は、前記半導体基板の前記第１面側の不純物の濃度が、前記第２面側の不純物の濃度よりも高くなっている
前記（２）に記載の光検出装置。
（４）
前記２以上の埋め込み電極は、前記半導体基板の前記第１面から前記ｎ型半導体領域の前記端部よりも深くまで達している第１電極と、前記半導体基板の前記第１面から前記第１電極よりも浅い深さまで達している第２電極と、を少なくとも含み、
前記第１電極及び前記第２電極それぞれの前記第１面側の端部に個別に形成され、前記半導体基板の表面に張り出すように形成された複数の表面電極を備える
前記（２）に記載の光検出装置。
（５）
前記半導体基板の厚さ方向から見た場合に、前記光電変換部の外周の形状は、ｎ角形（ｎは４以上の整数）であり、
前記半導体基板の厚さ方向から見た場合に、前記２以上の埋め込み電極のそれぞれは、前記ｎ角形の角部から前記光電変換部の中心部に伸ばした直線と重ならない位置に配置されている
前記（２）に記載の光検出装置。
（６）
前記縦型ゲート電極は、前記半導体基板の前記第１面から前記ｎ型半導体領域の前記端部よりも深くまで達している１つの埋め込み電極であり、
前記埋め込み電極の周面を覆うように形成されたｐ型の不純物を含む不純物領域を備え、
前記不純物領域は、前記半導体基板の前記第１面側の不純物の濃度が、前記第２面側の不純物の濃度よりも高くなっている
前記（１）に記載の光検出装置。
（７）
半導体基板、前記半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部、前記光電変換部で生成された電荷を保持する電荷保持部、及び前記光電変換部が蓄積した電荷を前記電荷保持部に転送する転送ゲートを備え、前記光電変換部は、前記半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、前記ｐ型半導体領域と接する領域に形成され、前記半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有し、前記ｎ型半導体領域は、前記半導体基板の厚さ方向において不純物濃度が一定であり、前記転送ゲートは、前記半導体基板の２つの面のうちの前記電荷保持部に近い側の面である第１面から、前記第１面と反対側の面である第２面側に位置する前記ｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する光検出装置を備えた
電子機器。
（１）
半導体基板と、
前記半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部と、
前記光電変換部で生成された電荷を保持する電荷保持部と、
前記光電変換部が蓄積した電荷を前記電荷保持部に転送する転送ゲートと、を備え、
前記光電変換部は、前記半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、前記ｐ型半導体領域と接する領域に形成され、前記半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有し、
前記ｎ型半導体領域は、前記半導体基板の厚さ方向において不純物濃度が一定であり、
前記転送ゲートは、前記半導体基板の２つの面のうちの前記電荷保持部に近い側の面である第１面から、前記第１面と反対側の面である第２面側に位置する前記ｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する
光検出装置。
（２）
前記縦型ゲート電極は、前記半導体基板の前記第１面から、前記半導体基板の厚さ方向に延びている２以上の埋め込み電極である
前記（１）に記載の光検出装置。
（３）
前記２以上の埋め込み電極の間に形成されたｐ型の不純物を含む不純物領域を備え、
前記不純物領域は、前記半導体基板の前記第１面側の不純物の濃度が、前記第２面側の不純物の濃度よりも高くなっている
前記（２）に記載の光検出装置。
（４）
前記２以上の埋め込み電極は、前記半導体基板の前記第１面から前記ｎ型半導体領域の前記端部よりも深くまで達している第１電極と、前記半導体基板の前記第１面から前記第１電極よりも浅い深さまで達している第２電極と、を少なくとも含み、
前記第１電極及び前記第２電極それぞれの前記第１面側の端部に個別に形成され、前記半導体基板の表面に張り出すように形成された複数の表面電極を備える
前記（２）に記載の光検出装置。
（５）
前記半導体基板の厚さ方向から見た場合に、前記光電変換部の外周の形状は、ｎ角形（ｎは４以上の整数）であり、
前記半導体基板の厚さ方向から見た場合に、前記２以上の埋め込み電極のそれぞれは、前記ｎ角形の角部から前記光電変換部の中心部に伸ばした直線と重ならない位置に配置されている
前記（２）に記載の光検出装置。
（６）
前記縦型ゲート電極は、前記半導体基板の前記第１面から前記ｎ型半導体領域の前記端部よりも深くまで達している１つの埋め込み電極であり、
前記埋め込み電極の周面を覆うように形成されたｐ型の不純物を含む不純物領域を備え、
前記不純物領域は、前記半導体基板の前記第１面側の不純物の濃度が、前記第２面側の不純物の濃度よりも高くなっている
前記（１）に記載の光検出装置。
（７）
半導体基板、前記半導体基板に形成され、受光量に応じた電荷を生成して蓄積する光電変換部、前記光電変換部で生成された電荷を保持する電荷保持部、及び前記光電変換部が蓄積した電荷を前記電荷保持部に転送する転送ゲートを備え、前記光電変換部は、前記半導体基板の厚さ方向に連続して形成されたｐ型の不純物を含むｐ型半導体領域と、前記ｐ型半導体領域と接する領域に形成され、前記半導体基板の厚さ方向に連続して形成されたｎ型の不純物を含むｎ型半導体領域と、を有し、前記ｎ型半導体領域は、前記半導体基板の厚さ方向において不純物濃度が一定であり、前記転送ゲートは、前記半導体基板の２つの面のうちの前記電荷保持部に近い側の面である第１面から、前記第１面と反対側の面である第２面側に位置する前記ｎ型半導体領域の端部よりも深くまで達している縦型ゲート電極を有する光検出装置を備えた
電子機器。
【符号の説明】
【0042】
１…固体撮像装置、２…画素領域、３…垂直駆動回路、４…カラム信号処理回路、５…水平駆動回路、６…出力回路、７…制御回路、８…半導体基板、９…画素、１０…画素駆動配線、１１…垂直信号線、１２…水平信号線、１３…遮光膜、１４…平坦化膜、１５…受光層、１６…マイクロレンズ、１７…配線層、１８…トレンチ部、１９…側壁膜、２０…充填剤、２１…光電変換部、２２…ｐ＋領域、２３…ｎ＋領域、２４…表面側ｐ＋領域、２５…裏面側ｐ＋領域、２６…縦型トランジスタ、２７…ＦＤ、２８…転送ゲート、２９…ゲート絶縁膜、３０…表面電極、３１…縦型ゲート電極，埋め込み電極、３２…端部、３３…不純物領域、３４，３５…埋め込み電極、３６…不純物領域、３７…第１電極、３８…第２電極、３９，４０…表面電極、１０００…撮像装置、１００１…レンズ群、１００２…固体撮像装置、１００３…ＤＳＰ回路、１００４…フレームメモリ、１００５…モニタ、１００６…メモリ、１００７…バスライン
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】