特開 2023-157870 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023157870

(43)【公開日】2023-10-26

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/786 20060101AFI20231019BHJP

   H01L 21/336 20060101ALI20231019BHJP

   G09F 9/30 20060101ALI20231019BHJP

【ＦＩ】

H01L29/78 626A

H01L29/78 618B

H01L29/78 626C

H01L29/78 613Z

H01L29/78 612B

G09F9/30 338

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2023064668

(22)【出願日】2023-04-12

(31)【優先権主張番号】P 2022067469

(32)【優先日】2022-04-15

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2022075586

(32)【優先日】2022-04-29

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2022086755

(32)【優先日】2022-05-27

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】楠 紘慈

(72)【発明者】

【氏名】川島 進

(72)【発明者】

【氏名】宍戸 英明

(72)【発明者】

【氏名】熱海 知昭

(72)【発明者】

【氏名】齋藤 元晴

【テーマコード（参考）】

5C094

5F110

【Ｆターム（参考）】

5C094AA15

5C094AA22

5C094AA31

5C094BA03

5C094BA23

5C094BA27

5C094CA19

5C094DA13

5C094DB01

5C094FB14

5C094FB15

5C094HA03

5C094HA05

5C094HA06

5C094HA08

5F110AA04

5F110AA09

5F110AA30

5F110BB01

5F110BB02

5F110BB03

5F110CC09

5F110DD01

5F110DD02

5F110DD03

5F110DD04

5F110DD05

5F110DD12

5F110EE01

5F110EE02

5F110EE03

5F110EE04

5F110EE05

5F110EE06

5F110EE07

5F110EE09

5F110EE14

5F110EE15

5F110EE22

5F110EE30

5F110EE42

5F110EE44

5F110EE45

5F110FF01

5F110FF02

5F110FF03

5F110FF04

5F110FF09

5F110FF10

5F110FF12

5F110FF27

5F110FF28

5F110FF29

5F110GG01

5F110GG02

5F110GG03

5F110GG04

5F110GG06

5F110GG07

5F110GG12

5F110GG13

5F110GG14

5F110GG15

5F110GG16

5F110GG17

5F110GG19

5F110GG22

5F110GG32

5F110GG33

5F110GG34

5F110GG35

5F110GG42

5F110GG43

5F110GG44

5F110HK01

5F110HK02

5F110HK03

5F110HK04

5F110HK05

5F110HK06

5F110HK07

5F110HK09

5F110HK21

5F110HK22

5F110HK32

5F110HK33

5F110HK34

5F110HL01

5F110HL02

5F110HL03

5F110HL04

5F110HL05

5F110HL06

5F110HL07

5F110HL08

5F110HL11

5F110HL12

5F110HL22

5F110HL23

5F110HL24

5F110HM02

5F110HM04

5F110HM12

5F110NN03

5F110NN22

5F110NN23

5F110NN24

5F110NN27

5F110NN33

5F110NN34

5F110NN35

5F110NN36

5F110NN71

5F110NN72

5F110NN73

5F110QQ11

5F110QQ19

(57)【要約】

【課題】新規な半導体装置を提供する。
【解決手段】縦チャネル型トランジスタを含む単極性の半導体装置。縦チャネル型トランジスタのゲートソース間寄生容量とゲートドレイン間寄生容量のうち、容量値が大きい方をブートストラップ容量に用いることで、占有面積が小さい半導体装置を実現する。縦チャネル型トランジスタの半導体層に酸化物半導体を用いることで、ソースとドレイン間の絶縁耐圧が高くなり、チャネル長を短くすることができる。また、高温環境下でも安定した動作が実現できる。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１トランジスタのソースまたはドレインの一方は第１端子と電気的に接続され、
前記第１トランジスタのゲートは第２端子と電気的に接続され、
前記第１トランジスタのソースまたはドレインの他方は第２トランジスタのゲートと電気的に接続され、
前記第２トランジスタのドレインは第３端子と電気的に接続され、
前記第２トランジスタのソースは第４トランジスタのドレインと電気的に接続され、
第３トランジスタのソースまたはドレインの一方は第４端子と電気的に接続され、
前記第３トランジスタのゲートは第５端子と電気的に接続され、
前記第３トランジスタのソースまたはドレインの他方は前記第４トランジスタのゲートと電気的に接続され、
前記第４トランジスタのソースは、第５トランジスタのドレイン、第６トランジスタのドレイン、および第６端子と電気的に接続され、
前記第５トランジスタのゲートは第７端子と電気的に接続され、
前記第５トランジスタのソースは第８端子と電気的に接続され、
前記第６トランジスタのゲートは第９端子と電気的に接続され、
前記第６トランジスタのソースは第１０端子と電気的に接続され、
前記第２トランジスタは、
第１層上に、第１導電層を有し、前記第１導電層上に第１絶縁層を有し、前記第１絶縁層上に第２導電層を有し、
前記第１絶縁層および前記第２導電層に、前記第１導電層と重なる第１開口を有し、
前記第１開口において、前記第１導電層と接する領域と、前記第１絶縁層と接する領域と、前記第２導電層と接する領域と、を有する第１半導体層を有し、
前記第１半導体層は第２絶縁層に覆われ、
前記第２絶縁層上に、前記第１半導体層と重なる領域を有する第３導電層を有し、
前記第１導電層は前記第３端子と電気的に接続され、
前記第２導電層は前記第４トランジスタのドレインと電気的に接続され、
前記第３導電層は前記第１トランジスタのソースまたはドレインの他方と電気的に接続され、
前記第４トランジスタは、
前記第１層上に、第４導電層を有し、前記第４導電層上に前記第１絶縁層を有し、前記第１絶縁層上に第５導電層を有し、
前記第１絶縁層および前記第５導電層に、前記第４導電層と重なる第２開口を有し、
前記第２開口において、前記第４導電層と接する領域と、前記第１絶縁層と接する領域と、前記第５導電層と接する領域と、を有する第２半導体層を有し、
前記第２半導体層は前記第２絶縁層に覆われ、
前記第２絶縁層上に、前記第２半導体層と重なる領域を有する第６導電層を有し、
前記第５導電層は前記第５トランジスタのドレインと電気的に接続され、
前記第６導電層は前記第３トランジスタのソースまたはドレインの他方と電気的に接続される半導体装置。

【請求項2】

請求項１において、
前記第２端子、前記第３端子、および前記第５端子に第１信号が供給され、
前記第１端子、前記第４端子、前記第８端子、および前記第１０端子に第２信号が供給され、
前記第７端子に第１入力信号が供給され、
前記第１端子に前記第１入力信号の反転信号が供給され、
前記第９端子に第２入力信号が供給され、
前記第４端子に前記第２入力信号の反転信号が供給され、
前記第６端子に出力信号が供給され、
前記第２信号は前記第１信号よりも低い電位である半導体装置。

【請求項3】

請求項１または請求項２において、
前記第１半導体層と前記第２半導体層のそれぞれは、酸化物半導体を含む半導体装置。

【請求項4】

請求項３において、
前記酸化物半導体は、インジウムまたは亜鉛の一方または双方を含む半導体装置。

【請求項5】

請求項１において、
前記第１絶縁層は、シリコンおよび窒素を含む２層の絶縁層の間に、シリコンおよび酸素を含む絶縁層を有する半導体装置。

【請求項6】

請求項１または請求項２において、
前記第１層は、絶縁性基板または絶縁層である半導体装置。

【請求項7】

第１トランジスタのソースまたはドレインの一方およびゲートは第１端子と電気的に接続され、
前記第１トランジスタのソースまたはドレインの他方は第２トランジスタのゲートと電気的に接続され、
前記第２トランジスタのドレインは第２端子と電気的に接続され、
前記第２トランジスタのソースは、第３トランジスタのドレイン、第４トランジスタのドレイン、および第３端子と電気的に接続され、
前記第３トランジスタのゲートは第４端子と電気的に接続され、
前記第３トランジスタのソースは第５端子と電気的に接続され、
前記第４トランジスタのゲートは第６端子と電気的に接続され、
前記第４トランジスタのソースは第７端子と電気的に接続され、
前記第２トランジスタは、
第１層上に、第１導電層を有し、前記第１導電層上に第１絶縁層を有し、前記第１絶縁層上に第２導電層を有し、
前記第１絶縁層および前記第２導電層に、前記第１導電層と重なる開口を有し、
前記開口において、前記第１導電層と接する領域と、前記第１絶縁層と接する領域と、前記第２導電層と接する領域と、を有する半導体層を有し、
前記半導体層は第２絶縁層に覆われ、
前記第２絶縁層上に、前記半導体層と重なる領域を有する第３導電層を有し、
前記第１導電層は前記第２端子と電気的に接続され、
前記第２導電層は前記第３端子と電気的に接続され、
前記第３導電層は前記第１トランジスタのソースまたはドレインの他方と電気的に接続される半導体装置。

【請求項8】

請求項７において、
前記第１端子および前記第２端子に第１信号が供給され、
前記第５端子、および前記第７端子に第２信号が供給され、
前記第４端子に第１入力信号が供給され、
前記第６端子に第２入力信号が供給され、
前記第３端子に出力信号が供給され、
前記第２信号は前記第１信号よりも低い電位である半導体装置。

【請求項9】

請求項７または請求項８において、
前記半導体層は酸化物半導体を含む半導体装置。

【請求項10】

請求項９において、
前記酸化物半導体は、インジウムまたは亜鉛の一方または双方を含む半導体装置。

【請求項11】

請求項７において、
前記第１絶縁層は、シリコンおよび窒素を含む２層の絶縁層の間に、シリコンおよび酸素を含む絶縁層を有する半導体装置。

【請求項12】

請求項７または請求項８において、
前記第１層は、絶縁性基板または絶縁層である半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関する。または、本明細書等で開示する発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、半導体装置および半導体装置の作製方法に関する。

【0002】

本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置（例えば、タッチセンサ）、入出力装置（例えば、タッチパネル）、それらの駆動方法、またはそれらの製造方法を一例として挙げることができる。

【0003】

なお、本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、かつ、それぞれが半導体装置を有している場合がある。

【背景技術】

【0004】

近年、電子機器の小型化、軽量化に伴い、トランジスタなどを高密度に集積した集積回路の要求が高まっている。トランジスタを高密度に集積する手段の一つとして、トランジスタの微細化および占有面積の低減が進められている。

【0005】

トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることにより、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】特開２０１４－７３９９号公報

【発明の概要】

【発明が解決しようとする課題】

【0007】

本発明の一態様は、占有面積が小さい半導体装置を提供することを課題の一つとする。または、消費電力の少ない半導体装置を提供することを課題の一つとする。または、信頼性が良好な半導体装置を提供することを課題の一つとする。または、新規な半導体装置を提供することを課題の一つとする。

【0008】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

【課題を解決するための手段】

【0009】

（１）本発明の一態様は、第１トランジスタのソースまたはドレインの一方は第１端子と電気的に接続され、第１トランジスタのゲートは第２端子と電気的に接続され、第１トランジスタのソースまたはドレインの他方は第２トランジスタのゲートと電気的に接続され、第２トランジスタのソースまたはドレインの一方は第３端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は第４端子および第３トランジスタのソースまたはドレインの一方と電気的に接続され、第３トランジスタのゲートは第５端子と電気的に接続され、第３トランジスタのソースまたはドレインの他方は第６端子と電気的に接続され、第２トランジスタは、第１層上に、第１導電層を有し、第１導電層上に第１絶縁層を有し、第１絶縁層上に第２導電層を有し、第１絶縁層および第２導電層に、第１導電層と重なる開口を有し、開口において、第１導電層と接する領域と、第１絶縁層と接する領域と、第２導電層と接する領域と、を有する半導体層を有し、半導体層を覆う第２絶縁層を有し、第２絶縁層上に、半導体層と重なる領域を有する第３導電層を有し、第１導電層は第３端子と電気的に接続され、第２導電層は第４端子と電気的に接続され、第３導電層は第１トランジスタのソースまたはドレインの他方と電気的に接続される半導体装置である。

【0010】

また、（１）において、例えば、第５端子に第１入力信号が供給され、第１端子に第１入力信号の反転信号が供給され、第４端子に出力信号が供給され、第２端子および第３端子に第１信号が供給され、第６端子に第２信号が供給される。また、第２信号は第１信号よりも低い電位であればよい。

【0011】

（２）本発明の別の一態様は、第１トランジスタのソースまたはドレインの一方は、第１端子および第３トランジスタのソースまたはドレインの一方と電気的に接続され、第１トランジスタのソースまたはドレインの他方は、第２端子および第２トランジスタのソースまたはドレインの一方と電気的に接続され、第３トランジスタのソースまたはドレインの他方は、第４トランジスタのソースまたはドレインの一方、および第１トランジスタのゲートと電気的に接続され、第２トランジスタのソースまたはドレインの他方は、第３端子および第４トランジスタのソースまたはドレインの他方と電気的に接続され、第２トランジスタのゲートは、第４端子および第４トランジスタのゲートと電気的に接続され、第１トランジスタは、第１層上に、第１導電層を有し、第１導電層上に第１絶縁層を有し、第１絶縁層上に第２導電層を有し、第１絶縁層および第２導電層に、第１導電層と重なる開口を有し、開口において、第１導電層と接する領域と、第１絶縁層と接する領域と、第２導電層と接する領域と、を有する半導体層を有し、半導体層を覆う第２絶縁層を有し、第２絶縁層上に、半導体層と重なる領域を有する第３導電層を有し、第１導電層が第１端子と電気的に接続され、第２導電層が第２端子と電気的に接続され、第３導電層が第３トランジスタのソースまたはドレインの他方と電気的に接続される半導体装置である。

【0012】

また、（２）において、例えば、第１端子に第１信号が供給され、第３端子に第２信号が供給され、第４端子に入力信号が供給され、第２端子に出力信号が供給される。また、第２信号は第１信号よりも低い電位であればよい。

【0013】

（３）本発明の別の一態様は、第１トランジスタのソースまたはドレインの一方は第１端子と電気的に接続され、第１トランジスタのゲートは第２端子と電気的に接続され、第１トランジスタのソースまたはドレインの他方は第２トランジスタのゲートと電気的に接続され、第２トランジスタのソースまたはドレインの一方は第３端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は第４端子および第３トランジスタのソースまたはドレインの一方と電気的に接続され、第３トランジスタのゲートは第５端子と電気的に接続され、第３トランジスタのソースまたはドレインの他方は第４トランジスタのソースまたはドレインの一方と電気的に接続され、第４トランジスタのゲートは第６端子と電気的に接続され、第４トランジスタのソースまたはドレインの他方は第７端子と電気的に接続され、第５トランジスタのソースまたはドレインの一方は第８端子と電気的に接続され、第５トランジスタのゲートは第９端子と電気的に接続され、第５トランジスタのソースまたはドレインの他方は第６トランジスタのゲートと電気的に接続され、第６トランジスタのソースまたはドレインの一方は第１０端子と電気的に接続され、第６トランジスタのソースまたはドレインの他方は第４端子および第３トランジスタのソースまたはドレインの一方と電気的に接続され、第２トランジスタは、第１層上に、第１導電層を有し、第１導電層上に第１絶縁層を有し、第１絶縁層上に第２導電層を有し、第１絶縁層および第２導電層に、第１導電層と重なる第１開口を有し、第１開口において、第１導電層と接する領域と、第１絶縁層と接する領域と、第２導電層と接する領域と、を有する第１半導体層を有し、第１半導体層は第２絶縁層に覆われ、第２絶縁層上に、第１半導体層と重なる領域を有する第３導電層を有し、第１導電層は第３端子と電気的に接続され、第２導電層は第４端子と電気的に接続され、第３導電層は第１トランジスタのソースまたはドレインの他方と電気的に接続され、第６トランジスタは、第１層上に、第４導電層を有し、第４導電層上に第１絶縁層を有し、第１絶縁層上に第５導電層を有し、第１絶縁層および第５導電層に、第４導電層と重なる第２開口を有し、第２開口において、第４導電層と接する領域と、第１絶縁層と接する領域と、第５導電層と接する領域と、を有する第２半導体層を有し、第２半導体層は第２絶縁層に覆われ、第２絶縁層上に、第２半導体層と重なる領域を有する第６導電層を有し、第４導電層は第１０端子と電気的に接続され、第５導電層は第４端子と電気的に接続され、第６導電層は第５トランジスタのソースまたはドレインの他方と電気的に接続される半導体装置である。

【0014】

また、（３）において、例えば、第２端子、第３端子、第９端子、および第１０端子に第１信号が供給され、第７端子に第２信号が供給され、第５端子に第１入力信号が供給され、第１端子に第１入力信号の反転信号が供給され、第６端子に第２入力信号が供給され、第８端子に第２入力信号の反転信号が供給され、第４端子に出力信号が供給される。第２信号は第１信号よりも低い電位であればよい。

【0015】

（４）本発明の別の一態様は、第１トランジスタのソースまたはドレインの一方およびゲートは第１端子と電気的に接続され、第１トランジスタのソースまたはドレインの他方は第２トランジスタのゲートと電気的に接続され、第２トランジスタのソースまたはドレインの一方は第２端子と電気的に接続され、第２トランジスタのソースまたはドレインの他方は第３端子および第３トランジスタのソースまたはドレインの一方と電気的に接続され、第３トランジスタのゲートは第４端子と電気的に接続され、第３トランジスタのソースまたはドレインの他方は第４トランジスタのソースまたはドレインの一方と電気的に接続され、第４トランジスタのゲートは第５端子と電気的に接続され、第４トランジスタのソースまたはドレインの他方は第６端子と電気的に接続され、第２トランジスタは、第１層上に、第１導電層を有し、第１導電層上に第１絶縁層を有し、第１絶縁層上に第２導電層を有し、第１絶縁層および第２導電層に、第１導電層と重なる開口を有し、開口において、第１導電層と接する領域と、第１絶縁層と接する領域と、第２導電層と接する領域と、を有する半導体層を有し、半導体層は第２絶縁層に覆われ、第２絶縁層上に、半導体層と重なる領域を有する第３導電層を有し、第１導電層は第２端子と電気的に接続され、第２導電層は第３端子と電気的に接続され、第３導電層は第１トランジスタのソースまたはドレインの他方と電気的に接続される半導体装置である。

【0016】

また、（４）において、例えば、第１端子および第２端子に第１信号が供給され、第６端子に第２信号が供給され、第４端子に第１入力信号が供給され、第５端子に第２入力信号が供給され、第３端子に出力信号が供給される。第２信号は第１信号よりも低い電位であればよい。

【0017】

（５）本発明の別の一態様は、第１トランジスタのソースまたはドレインの一方は第１端子と電気的に接続され、第１トランジスタのゲートは第２端子と電気的に接続され、第１トランジスタのソースまたはドレインの他方は第２トランジスタのゲートと電気的に接続され、第２トランジスタのドレインは第３端子と電気的に接続され、第２トランジスタのソースは第４トランジスタのドレインと電気的に接続され、第３トランジスタのソースまたはドレインの一方は第４端子と電気的に接続され、第３トランジスタのゲートは第５端子と電気的に接続され、第３トランジスタのソースまたはドレインの他方は第４トランジスタのゲートと電気的に接続され、第４トランジスタのソースは、第５トランジスタのドレイン、第６トランジスタのドレイン、および第６端子と電気的に接続され、第５トランジスタのゲートは第７端子と電気的に接続され、第５トランジスタのソースは第８端子と電気的に接続され、第６トランジスタのゲートは第９端子と電気的に接続され、第６トランジスタのソースは第１０端子と電気的に接続され、第２トランジスタは、第１層上に、第１導電層を有し、第１導電層上に第１絶縁層を有し、第１絶縁層上に第２導電層を有し、第１絶縁層および第２導電層に、第１導電層と重なる第１開口を有し、第１開口において、第１導電層と接する領域と、第１絶縁層と接する領域と、第２導電層と接する領域と、を有する第１半導体層を有し、第１半導体層は第２絶縁層に覆われ、第２絶縁層上に、第１半導体層と重なる領域を有する第３導電層を有し、第１導電層は第３端子と電気的に接続され、第２導電層は第４トランジスタのドレインと電気的に接続され、第３導電層は第１トランジスタのソースまたはドレインの他方と電気的に接続され、第４トランジスタは、第１層上に、第４導電層を有し、第４導電層上に第１絶縁層を有し、第１絶縁層上に第５導電層を有し、第１絶縁層および第５導電層に、第４導電層と重なる第２開口を有し、第２開口において、第４導電層と接する領域と、第１絶縁層と接する領域と、第５導電層と接する領域と、を有する第２半導体層を有し、第２半導体層は第２絶縁層に覆われ、第２絶縁層上に、第２半導体層と重なる領域を有する第６導電層を有し、第５導電層は第５トランジスタのドレインと電気的に接続され、第６導電層は第３トランジスタのソースまたはドレインの他方と電気的に接続される半導体装置である。

【0018】

また、（５）において、例えば、第２端子、第３端子、および第５端子に第１信号が供給され、第１端子、第４端子、第８端子、および第１０端子に第２信号が供給され、第７端子に第１入力信号が供給され、第１端子に第１入力信号の反転信号が供給され、第９端子に第２入力信号が供給され、第４端子に第２入力信号の反転信号が供給され、第６端子に出力信号が供給される。第２信号は第１信号よりも低い電位であればよい。

【0019】

（６）本発明の別の一態様は、第１トランジスタのソースまたはドレインの一方およびゲートは第１端子と電気的に接続され、第１トランジスタのソースまたはドレインの他方は第２トランジスタのゲートと電気的に接続され、第２トランジスタのドレインは第２端子と電気的に接続され、第２トランジスタのソースは、第３トランジスタのドレイン、第４トランジスタのドレイン、および第３端子と電気的に接続され、第３トランジスタのゲートは第４端子と電気的に接続され、第３トランジスタのソースは第５端子と電気的に接続され、第４トランジスタのゲートは第６端子と電気的に接続され、第４トランジスタのソースは第７端子と電気的に接続され、第２トランジスタは、第１層上に、第１導電層を有し、第１導電層上に第１絶縁層を有し、第１絶縁層上に第２導電層を有し、第１絶縁層および第２導電層に、第１導電層と重なる開口を有し、開口において、第１導電層と接する領域と、第１絶縁層と接する領域と、第２導電層と接する領域と、を有する半導体層を有し、半導体層は第２絶縁層に覆われ、第２絶縁層上に、半導体層と重なる領域を有する第３導電層を有し、第１導電層は第２端子と電気的に接続され、第２導電層は第３端子と電気的に接続され、第３導電層は第１トランジスタのソースまたはドレインの他方と電気的に接続される半導体装置である。

【0020】

また、（６）において、例えば、第１端子および第２端子に第１信号が供給され、第５端子、および第７端子に第２信号が供給され、第４端子に第１入力信号が供給され、第６端子に第２入力信号が供給され、第３端子に出力信号が供給される。第２信号は第１信号よりも低い電位であればよい。

【0021】

また、（１）、（２）、（４）、および（６）における半導体層は、酸化物半導体を含むことが好ましい。また、（３）および（５）における第１半導体層および第２半導体層のそれぞれは、酸化物半導体を含むことが好ましい。酸化物半導体は、インジウムまたは亜鉛の一方または双方を含むことが好ましい。第１絶縁層は、シリコンおよび窒素を含む２層の絶縁層の間に、シリコンおよび酸素を含む絶縁層を有することが好ましい。また、上記第１層として、絶縁性基板または絶縁層を用いてもよい。

【発明の効果】

【0022】

本発明の一態様によれば、占有面積が小さい半導体装置を提供できる。または、消費電力の少ない半導体装置を提供できる。または、信頼性が良好な半導体装置を提供できる。または、新規な半導体装置を提供できる。

【0023】

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

【図面の簡単な説明】

【0024】

【図1】図１（Ａ）は、トランジスタの平面図である。図１（Ｂ）は、トランジスタの断面図である。図１（Ｃ）は、トランジスタの斜視図である。図１（Ｄ）は、トランジスタの等価回路図である。

【図2】図２（Ａ）および図２（Ｂ）は、トランジスタの断面図である。図２（Ｃ）乃至図２（Ｆ）は、開口の平面図である。

【図3】図３（Ａ）および図３（Ｂ）は、トランジスタの平面図である。

【図4】図４（Ａ）は、トランジスタの断面図である。図４（Ｂ）は、トランジスタの等価回路図である。

【図5】図５（Ａ）は、トランジスタの平面図である。図５（Ｂ）は、トランジスタの断面図である。図５（Ｃ）は、トランジスタの斜視図である。図５（Ｄ）は、トランジスタの等価回路図である。

【図6】図６は、半導体装置の平面図である。

【図7】図７（Ａ）および図７（Ｂ）は、半導体装置の断面図である。

【図8】図８（Ａ）および図８（Ｂ）は半導体装置の回路図である。図８（Ｃ）は、インバータ回路の回路記号である。

【図9】図９は、半導体装置の動作例を説明するためのタイミングチャートである。

【図10】図１０（Ａ）および図１０（Ｂ）は、半導体装置の動作例を説明するための回路図である。

【図11】図１１（Ａ）および図１１（Ｂ）は、半導体装置の動作例を説明するための回路図である。

【図12】図１２（Ａ）および図１２（Ｂ）は半導体装置の回路図である。

【図13】図１３は、半導体装置の平面図である。

【図14】図１４（Ａ）および図１４（Ｂ）は、半導体装置の断面図である。

【図15】図１５は半導体装置の回路図である。

【図16】図１６（Ａ）乃至図１６（Ｃ）は半導体装置の回路図である。

【図17】図１７は、半導体装置の平面図である。

【図18】図１８（Ａ）および図１８（Ｂ）は、半導体装置の断面図である。

【図19】図１９は、半導体装置の断面図である。

【図20】図２０は、半導体装置の平面図である。

【図21】図２１（Ａ）および図２１（Ｂ）は半導体装置の回路図である。

【図22】図２２（Ａ）および図２２（Ｃ）はＮＡＮＤ回路の回路記号である。図２２（Ｂ）は入力信号と出力信号の組み合わせを示す図である。

【図23】図２３は、半導体装置の動作例を説明するためのタイミングチャートである。

【図24】図２４（Ａ）および図２４（Ｂ）は、半導体装置の動作例を説明するための回路図である。

【図25】図２５（Ａ）および図２５（Ｂ）は、半導体装置の動作例を説明するための回路図である。

【図26】図２６は半導体装置の回路図である。

【図27】図２７（Ａ）および図２７（Ｂ）は半導体装置の回路図である。

【図28】図２８は、半導体装置の平面図である。

【図29】図２９（Ａ）および図２９（Ｂ）は半導体装置の断面図である。

【図30】図３０（Ａ）および図３０（Ｂ）は半導体装置の断面図である。

【図31】図３１は半導体装置の断面図である。

【図32】図３２は、半導体装置の平面図である。

【図33】図３３（Ａ）および図３３（Ｂ）は半導体装置の回路図である。

【図34】図３４（Ａ）および図３４（Ｃ）はＮＯＲ回路の回路記号である。図３４（Ｂ）は入力信号と出力信号の組み合わせを示す図である。

【図35】図３５は、半導体装置の動作例を説明するためのタイミングチャートである。

【図36】図３６（Ａ）および図３６（Ｂ）は、半導体装置の動作例を説明するための回路図である。

【図37】図３７（Ａ）および図３７（Ｂ）は、半導体装置の動作例を説明するための回路図である。

【図38】図３８は半導体装置の回路図である。

【図39】図３９（Ａ）および図３９（Ｂ）は半導体装置の回路図である。

【図40】図４０（Ａ）は表示装置の斜視図である。図４０（Ｂ）は表示装置のブロック図である。

【図41】図４１（Ａ）乃至図４１（Ｄ）は画素回路の回路図である。

【図42】図４２（Ａ）乃至図４２（Ｄ）は画素回路の回路図である。

【図43】図４３（Ａ）および図４３（Ｂ）は画素回路の回路図である。

【図44】図４４（Ａ）乃至図４４（Ｇ）は、画素の一例を示す図である。

【図45】図４５（Ａ）乃至図４５（Ｋ）は、画素の一例を示す図である。

【図46】図４６（Ａ）乃至図４６（Ｆ）は、発光デバイスの構成例を示す図である。

【図47】図４７（Ａ）乃至図４７（Ｃ）は、発光デバイスの構成例を示す図である。

【図48】図４８（Ａ）乃至図４８（Ｄ）は、発光デバイスの構成例を説明する図である。

【図49】図４９（Ａ）乃至図４９（Ｄ）は、発光デバイスの構成例を示す図である。

【図50】図５０（Ａ）乃至図５０（Ｃ）は、発光デバイスの構成例を説明する図である。

【図51】図５１（Ａ）乃至図５１（Ｆ）は、電子機器の一例を示す図である。

【図52】図５２（Ａ）乃至図５２（Ｆ）は、電子機器の一例を示す図である。

【発明を実施するための形態】

【0025】

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しとなる説明を省略する場合がある。

【0026】

また、図面などにおいて示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面などに開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層およびレジストマスクなどが意図せずに目減りすることがあるが、発明の理解を容易とするため、記載を省略する場合がある。

【0027】

また、本明細書等において、フォトリソグラフィ法によりレジストマスクを形成し、その後にエッチング工程（除去工程）を行う場合は、特段の説明がない限り、当該レジストマスクは、エッチング工程終了後に除去するものとする。

【0028】

また、特に平面図（「上面図」ともいう。）および斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。

【0029】

本明細書等において、「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番または順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において付された序数詞と、特許請求の範囲において付された序数詞が異なる場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。

【0030】

また、本明細書等において「電極」、「配線」、および「端子」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」および「配線」の用語は、複数の「電極」および「配線」が一体となって設けられている場合なども含む。また、例えば、「端子」は「配線」または「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」などが一体となって形成されている場合なども含む。そのため、例えば、「電極」は「配線」または「端子」の一部とすることができ、また、例えば、「端子」は「配線」または「電極」の一部とすることができる。また、「電極」、「配線」、および「端子」などの用語は、場合によって、「領域」などの用語に置き換え可能な場合がある。

【0031】

また、本明細書等において、信号の供給とは、配線などに所定の電位を供給することをいう。よって、「信号」を「電位」の用語に読み替えることが可能な場合がある。また、「電位」の用語を「信号」に読み替えることが可能な場合がある。また、「信号」は変動電位であってもよく、固定電位であってもよい。例えば、電源電位であってもよい。

【0032】

なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

【0033】

また、本明細書等において、「容量素子」とは、例えば、０Ｆよりも高い静電容量の値を有する回路素子、０Ｆよりも高い静電容量の値を有する配線の領域、寄生容量、またはトランジスタのゲート容量とすることができる。また、「容量素子」、「寄生容量」、または「ゲート容量」という用語は、「容量」という用語に言い換えることができる場合がある。逆に、「容量」という用語は、「容量素子」、「寄生容量」、または「ゲート容量」という用語に言い換えることができる場合がある。また、「容量」（３端子以上の「容量」を含む）は、絶縁体と、当該絶縁体を挟んだ一対の導電体と、を含む構成となっている。そのため、「容量」の「一対の導電体」という用語は、「一対の電極」、「一対の導電領域」、「一対の領域」、または「一対の端子」に言い換えることができる。また、「一対の端子の一方」という用語は、「一方の端子」または「第１端子」と呼称する場合がある。また、「一対の端子の他方」という用語は、「他方の端子」または「第２端子」と呼称する場合がある。なお、静電容量の値としては、例えば、０．０５ｆＦ以上１０ｐＦ以下とすることができる。また、例えば、１ｐＦ以上１０μＦ以下としてもよい。

【0034】

トランジスタの「ソース」および「ドレイン」の機能は、異なる極性のトランジスタを採用する場合、もしくは、回路動作において電流の方向が変化する場合などで入れ替わることがある。このため、本明細書等においては、「ソース」および「ドレイン」の用語は、入れ替えて用いることができるものとする。

【0035】

本明細書などにおいて、「ゲート」とは、ゲート電極およびゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極または別の配線とを電気的に接続させるための配線のことをいう。

【0036】

本明細書などにおいて、「ソース」とは、ソース領域、ソース電極、およびソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分を含む導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極または別の配線とを電気的に接続させるための配線のことをいう。

【0037】

本明細書などにおいて、「ドレイン」とは、ドレイン領域、ドレイン電極、およびドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分を含む導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極または別の配線とを電気的に接続させるための配線のことをいう。

【0038】

また、本明細書等に示すトランジスタは、特に断りがない場合、エンハンスメント型（ノーマリーオフ型）の電界効果トランジスタとする。また、本明細書等に示すトランジスタがｎチャネル型トランジスタであり、特に断りがない場合、該トランジスタのしきい値電圧（「Ｖｔｈ」ともいう。）は、０Ｖよりも大きいものとする。また、本明細書等に示すトランジスタがｐチャネル型トランジスタであり、特に断りがない場合、該トランジスタのしきい値電圧（「Ｖｔｈ」ともいう。）は、０Ｖ以下であるものとする。また、特に断りがない場合、同じ導電型の複数のトランジスタのＶｔｈは、全て等しいものとする。

【0039】

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（「非導通状態」または「遮断状態」ともいう）にあるときにソースとドレインの間に流れる電流（「ドレイン電流」または「Ｉｄ」ともいう。）をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ソースを基準とした時のゲートとソースの間の電位差（「ゲート電圧」または「Ｖｇ」ともいう。）がしきい値電圧よりも低い状態、ｐチャネル型トランジスタでは、Ｖｇがしきい値電圧よりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶｇがＶｔｈよりも低いときのドレイン電流を言う場合がある。

【0040】

また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。

【0041】

また、本明細書等において、特に断りがない場合、オン電流とは、トランジスタがオン状態（「導通状態」ともいう。）にあるときのＩｄをいう。オン状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、Ｖｇがしきい値電圧以上である状態、ｐチャネル型トランジスタでは、Ｖｇがしきい値電圧以下である状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、ＶｇがＶｔｈ以上であるときのドレイン電流を言う場合がある。

【0042】

また、本明細書等において、高電源電位ＶＤＤ（以下、単に「ＶＤＤ」または「電位Ｈ」ともいう。）とは、低電源電位ＶＳＳよりも高い電位の電源電位を示す。また、低電源電位ＶＳＳ（以下、単に「ＶＳＳ」または「電位Ｌ」ともいう。）とは、高電源電位ＶＤＤよりも低い電位の電源電位を示す。また、接地電位ＧＮＤ（以下、単に「ＧＮＤ」ともいう。）をＶＤＤまたはＶＳＳとして用いることもできる。例えばＶＤＤがＧＮＤの場合には、ＶＳＳはＧＮＤより低い電位であり、ＶＳＳがＧＮＤの場合には、ＶＤＤはＧＮＤより高い電位である。なお、本明細書等では、明示される場合を除き、ＶＳＳを基準の電位とする。

【0043】

また、一般に「電圧」とは、ある電位と基準の電位（例えば、接地電位またはソース電位など）との電位差のことを示す場合が多い。また、「電位」は相対的なものであり、基準となる電位によって配線等に与える電位が変化する場合がある。よって「電圧」と「電位」は互いに言い換えることが可能な場合がある。

【0044】

本明細書等において、「上に」、「下に」、「上方に」、または「下方に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを１８０度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。

【0045】

また、「上」および「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層Ａ上の電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂとの間に他の構成要素を含むものを除外しない。

【0046】

本明細書等において、「重なる」などの用語は、構成要素の積層順などの状態を限定するものではない。例えば、「絶縁層Ａに重なる電極Ｂ」の表現であれば、絶縁層Ａの上に電極Ｂが形成されている状態に限らず、絶縁層Ａの下に電極Ｂが形成されている状態または絶縁層Ａの右側（もしくは左側）に電極Ｂが形成されている状態などを除外しない。

【0047】

本明細書等において、「隣接」および「近接」の用語は、構成要素が直接接していることを限定するものではない。例えば、「絶縁層Ａに隣接する電極Ｂ」の表現であれば、絶縁層Ａと電極Ｂが直接接して形成されている必要はなく、絶縁層Ａと電極Ｂの間に他の構成要素を含むものを除外しない。

【0048】

本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、「略平行」または「概略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」または「概略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。

【0049】

本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス２０％の誤差を含むものとする。

【0050】

本明細書等において、対象物の端部がテーパー形状であるとは、その端部の領域において被形成面（底面）と側面（表面）との成す角度が０度より大きく９０度未満であり、端部から連続的に厚さが増加するような断面形状を有することをいう。また、テーパー角とは、対象物の端部における、底面（被形成面）と側面（表面）との成す角をいう。

【0051】

また、本明細書に係る図面等において、Ｘ方向、Ｙ方向、およびＺ方向を示す矢印を付す場合がある。本明細書等において、「Ｘ方向」とはＸ軸に沿う方向であり、明示する場合を除き順方向と逆方向を区別しない場合がある。「Ｙ方向」および「Ｚ方向」についても同様である。また、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに交差する方向である。より具体的には、Ｘ方向、Ｙ方向、およびＺ方向は、それぞれが互いに直交する方向である。本明細書などでは、Ｘ方向、Ｙ方向、またはＺ方向の１つを「第１方向」または「第１の方向」と呼ぶ場合がある。また、他の１つを「第２方向」または「第２の方向」と呼ぶ場合がある。また、残りの１つを「第３方向」または「第３の方向」と呼ぶ場合がある。

【0052】

本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“Ａ”、“ｂ”、“＿１”、“［ｎ］”、“［ｍ，ｎ］”などの識別用の符号を付記して記載する場合がある。例えば、ＥＬ層１７２を、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、ＥＬ層１７２Ｂ、およびＥＬ層１７２Ｗに分けて示す場合がある。

【0053】

（実施の形態１）
本発明の一態様に係るトランジスタ１０について説明する。図１（Ａ）は、トランジスタ１０の平面図である。図１（Ｂ）は、図１（Ａ）にＡ１－Ａ２の一点鎖線で示した部位の断面図である。図１（Ｃ）は、トランジスタ１０の斜視図である。図１（Ｄ）は、トランジスタ１０の等価回路図である。トランジスタ１０の構成を理解しやすくするため、図１（Ａ）および図１（Ｃ）では、トランジスタ１０の構成要素の記載の一部を省略している。例えば、図１（Ａ）および図１（Ｃ）において、図１（Ｂ）に示す絶縁層１１７などの記載を省略している。

【0054】

また、図２（Ａ）および図２（Ｂ）は、図１（Ｂ）に示すトランジスタ１０の拡大図である。また、図２（Ｃ）は、開口１１２をＺ方向から見た図である。

【0055】

トランジスタ１０は、基板１０１上に絶縁層１０２を有し、絶縁層１０２上に導電層１０８を有する。また、導電層１０８上に絶縁層１０９を有し、絶縁層１０９の上に絶縁層１１０を有し、絶縁層１１０の上に絶縁層１１１を有する。また、絶縁層１１１の上に導電層１１３を有する。

【0056】

また、導電層１０８の一部と重なる領域において、導電層１１３、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１１２が設けられている（図１（Ｂ）および図２（Ａ）参照）。また、開口１１２に半導体層１１４を有する。半導体層１１４は、開口１１２の底部と重なる領域と、開口１１２の側面と重なる領域と、を有する。半導体層１１４は、絶縁層１１１の側面と接する領域と、絶縁層１１０の側面と接する領域と、絶縁層１０９の側面と接する領域と、を有する。また、半導体層１１４の一部が導電層１１３と電気的に接続し、半導体層１１４の他の一部が導電層１０８と電気的に接続する。

【0057】

また、絶縁層１１１、導電層１１３、および半導体層１１４の上に絶縁層１１５を有し、絶縁層１１５の上に導電層１１６を有する。また、絶縁層１１５および導電層１１６の上に絶縁層１１７を有する。絶縁層１１５は、半導体層１１４を介して開口１１２の側面と重なる領域を有する。導電層１１６は半導体層１１４を覆って設けられる。よって、導電層１１６は、半導体層１１４の端部を越えて延在する領域を有する。また、導電層１１６は、絶縁層１１５および半導体層１１４を介して開口１１２の側面と重なる領域を有する。

【0058】

導電層１０８は、トランジスタ１０のソース電極またはドレイン電極の一方として機能する。また、導電層１１３は、トランジスタ１０のソース電極またはドレイン電極の他方として機能する。例えば、導電層１０８はトランジスタ１０のドレイン電極として機能する場合、導電層１１３はトランジスタ１０のソース電極として機能する。

【0059】

半導体層１１４は、トランジスタ１０のチャネルが形成される半導体層として機能し、絶縁層１１５はゲート絶縁層として機能し、導電層１１６はゲート電極として機能する。よって、トランジスタ１０は、開口１１２を含む領域に設けられている。

【0060】

トランジスタ１０はソース電極とドレイン電極がＺ方向に配置される。よって、トランジスタ１０のソースとドレインは、それぞれが異なる高さに配置される。言い換えると、トランジスタ１０のソースとドレインは、それぞれがＺ方向の異なる位置に配置される。このようなトランジスタを、「縦チャネル型トランジスタ」、「縦型チャネルトランジスタ」、「縦型トランジスタ」、または「ＶＦＥＴ（Ｖｅｒｔｉｃａｌ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）」ともいう。縦チャネル型トランジスタでは、Ｉｄの流れる方向にＺ方向（縦方向）を含む。例えば、縦チャネル型トランジスタであるトランジスタ１０において、半導体層１１４の被形成面である導電層１０８上面とＩｄの流れる方向がなす角度は、５度以上１１０度以下、もしくは１０度以上９０度以下、もしくは３０度以上９０度以下、もしくは６０度以上９０度以下となる。

【0061】

縦チャネル型トランジスタは、ソース電極とドレイン電極がＺ方向に配置されるため、トランジスタの占有面積を低減できる。半導体装置に縦チャネル型トランジスタを用いることにより、半導体装置の占有面積を著しく低減できる。

【0062】

ここで、本発明の一態様に係るトランジスタ１０または半導体装置に用いることができる材料について説明しておく。

【0063】

［基板］
基板１０１に用いる材料に大きな制限はない。目的に応じて、透光性の有無および加熱処理に耐えうる程度の耐熱性などを勘案して決定すればよい。例えばバリウムホウケイ酸ガラスおよびアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などの絶縁性基板を用いることができる。また、半導体基板、可撓性基板（フレキシブル基板）、貼り合わせフィルム、基材フィルムなどを用いてもよい。

【0064】

半導体基板としては、例えば、シリコン、もしくはゲルマニウムなどを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、もしくは酸化ガリウムを材料とした化合物半導体基板などがある。また、半導体基板は、単結晶半導体であってもよいし、多結晶半導体であってもよい。

【0065】

本発明の一態様に係るトランジスタ１０などを表示装置に用いる場合の基板として、例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製できる。また、基板が大型化されることで、１枚の基板からより多くの表示装置を生産でき、生産コストを削減できる。

【0066】

可撓性基板、貼り合わせフィルム、基材フィルムなどの材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル、ポリアクリロニトリル、アクリル樹脂、ポリイミド、ポリメチルメタクリレート、ポリカーボネイト（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、ポリアミド（ナイロン、アラミド等）、ポリシロキサン、シクロオレフィン樹脂、ポリスチレン、ポリアミドイミド、ポリウレタン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリプロピレン、ポリテトラフルオロエチレン（ＰＴＦＥ）、ＡＢＳ樹脂、セルロースナノファイバーなどを用いることができる。

【0067】

基板として上記材料を用いることにより、トランジスタ１０を含む軽量な半導体装置を提供できる。また、基板として上記材料を用いることにより、衝撃に強い半導体装置を提供できる。また、基板として上記材料を用いることにより、破損しにくい半導体装置を提供できる。

【0068】

基板に用いる可撓性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。基板に用いる可撓性基板は、例えば、線膨張率が１×１０^－３／Ｋ以下、５×１０^－５／Ｋ以下、または１×１０^－５／Ｋ以下である材質を用いればよい。特に、アラミドは、線膨張率が低いため、可撓性基板として好適である。

【0069】

［導電層］
トランジスタ１０のゲート電極、ソース電極およびドレイン電極だけでなく、半導体装置を構成する各種配線および電極などの導電層に用いる導電性材料として、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）等から選ばれた金属元素、上述した金属元素を成分とする合金、または上述した金属元素を組み合わせた合金などを用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。導電性材料の形成方法は特に限定されず、蒸着法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＣＶＤ（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。

【0070】

また、導電性材料として、Ｃｕ－Ｘ合金（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金で形成した層は、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。また、導電性材料として、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の元素を含むアルミニウム合金を用いてもよい。

【0071】

また、導電層に用いることのできる導電性材料として、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの、酸素を有する導電性材料を用いることもできる。また、窒化チタン、窒化タンタル、窒化タングステンなどの、窒素を含む導電性材料を用いることもできる。また、導電層を、酸素を有する導電性材料、窒素を含む導電性材料、前述した金属元素を含む材料を適宜組み合わせた積層構造とすることもできる。

【0072】

例えば、導電層を、シリコンを含むアルミニウム層の単層構造、アルミニウム層上にチタン層を積層する二層構造、窒化チタン層上にチタン層を積層する二層構造、窒化チタン層上にタングステン層を積層する二層構造、窒化タンタル層上にタングステン層を積層する二層構造、チタン層と、そのチタン層上にアルミニウム層を積層し、さらにその上にチタン層を積層する三層構造としてもよい。

【0073】

また、上記の導電性材料で形成される導電層を複数積層して用いてもよい。例えば、導電層を前述した金属元素を含む材料と酸素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料、酸素を含む導電性材料、および窒素を含む導電性材料を組み合わせた積層構造としてもよい。

【0074】

例えば、導電層を、インジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層上に、銅を含む導電層を積層し、さらにその上にインジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層を積層する三層構造としてもよい。この場合、銅を含む導電層の側面もインジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層で覆うことが好ましい。また、例えば、導電層としてインジウムまたは亜鉛の少なくとも一方と酸素とを含む導電層を複数積層して用いてもよい。

【0075】

［絶縁層］
各絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、アルミニウムシリケートなどから選ばれた絶縁性材料を、単層でまたは積層して用いる。また、酸化物材料、窒化物材料、酸化窒化物材料、窒化酸化物材料のうち、複数の材料を混合した材料を用いてもよい。

【0076】

絶縁性材料の形成方法は特に限定されず、蒸着法、ＡＬＤ法、ＣＶＤ法、スパッタリング法、スピンコート法などの各種形成方法を用いることができる。

【0077】

なお、本明細書などにおいて、窒化酸化物とは、酸素よりも窒素の含有量が多い材料をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い材料をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。

【0078】

例えば、絶縁層１０２および絶縁層１１７は、不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁材料を、単層で、または積層で用いればよい。不純物が透過しにくい絶縁性材料の一例として、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル、窒化シリコンなどを挙げることができる。

【0079】

絶縁層１０２に不純物が透過しにくい絶縁性材料を用いることで、基板１０１側からの不純物の拡散を抑制し、トランジスタ１０の信頼性を高めることができる。すなわち、トランジスタ１０を含む半導体装置の信頼性を高めることができる。絶縁層１１７に不純物が透過しにくい絶縁性材料を用いることで、絶縁層１１７よりも上側からの不純物の拡散を抑制し、トランジスタ１０の信頼性を高めることができる。すなわち、トランジスタ１０を含む半導体装置の信頼性を高めることができる。

【0080】

また、絶縁層としては、平坦化層として機能できる絶縁層を用いてもよい。平坦化層として機能する絶縁層の材料としては、アクリル樹脂、ポリイミド、エポキシ樹脂、ポリアミド、ポリイミドアミド、シロキサン樹脂、ベンゾシクロブテン樹脂、フェノール樹脂、およびこれらの前駆体等が挙げられる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層してもよい。

【0081】

なお、シロキサン樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓｉ結合を含む樹脂に相当する。シロキサン樹脂は置換基としては有機基（例えばアルキル基またはアリール基）またはフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。

【0082】

また、絶縁層などの表面にＣＭＰ（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行なってもよい。ＣＭＰ処理を行うことにより、絶縁層などの表面の凹凸を低減し、この後形成される絶縁層および導電層の被覆性を高めることができる。

【0083】

［半導体層］
半導体層１１４として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコン、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、窒化物半導体などの化合物半導体を用いてもよい。化合物半導体として、半導体特性を有する有機物、または半導体特性を有する金属酸化物（酸化物半導体ともいう）を用いることができる。なお、これらの半導体材料に、ドーパントとして不純物が含まれてもよい。

【0084】

酸化物半導体はバンドギャップが２ｅＶ以上であるため、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ（「ＯＳトランジスタ」ともいう。）は、オフ電流が著しく少ない。よって、ＯＳトランジスタを含む半導体装置の消費電力を低減できる。また、ＯＳトランジスタは高温環境下においても動作が安定し、特性変動が少ない。例えば、高温環境下でもオフ電流がほとんど増加しない。具体的には、室温以上２００℃以下の環境温度下でもオフ電流がほとんど増加しない。また、高温環境下でもオン電流が低下しにくい。よって、ＯＳトランジスタを含む半導体装置は、高温環境下においても動作が安定し、高い信頼性が得られる。

【0085】

なお、本実施の形態などでは、トランジスタ１０としてＯＳトランジスタを用いる。ＯＳトランジスタはソースとドレイン間の絶縁耐圧が高いため、チャネル長を短くすることができる。よって、オン電流を大きくすることができる。ＯＳトランジスタは、縦チャネル型トランジスタに好適である。

【0086】

ＯＳトランジスタの半導体層に用いることができる金属酸化物として、例えば、インジウム酸化物、ガリウム酸化物、および亜鉛酸化物が挙げられる。金属酸化物は、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。また、金属酸化物は、インジウムと、元素Ｍと、亜鉛と、の中から選ばれる二または三を有することが好ましい。なお、元素Ｍは、酸素との結合エネルギーが高い金属元素または半金属元素であり、例えば、酸素との結合エネルギーがインジウムよりも高い金属元素または半金属元素である。

【0087】

元素Ｍとして、具体的には、アルミニウム、ガリウム、スズ、イットリウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ジルコニウム、モリブデン、ハフニウム、タンタル、タングステン、ランタン、セリウム、ネオジム、マグネシウム、カルシウム、ストロンチウム、バリウム、ホウ素、シリコン、ゲルマニウム、及びアンチモンなどが挙げられる。金属酸化物が有する元素Ｍは、上記元素のいずれか一種または複数種であることが好ましく、アルミニウム、ガリウム、スズ、及びイットリウムから選ばれた一種または複数種であることがより好ましく、ガリウムがさらに好ましい。なお、本明細書等において、金属元素と半金属元素をまとめて「金属元素」と呼ぶことがあり、本明細書等に記載の「金属元素」には半金属元素が含まれることがある。

【0088】

例えば、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、インジウム錫酸化物（Ｉｎ－Ｓｎ酸化物）、インジウムチタン酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムガリウム酸化物（Ｉｎ－Ｇａ酸化物）、インジウムガリウムアルミニウム酸化物（Ｉｎ－Ｇａ－Ａｌ酸化物）、インジウムガリウムスズ酸化物（Ｉｎ－Ｇａ－Ｓｎ酸化物）、ガリウム亜鉛酸化物（Ｇａ－Ｚｎ酸化物、ＧＺＯとも記す）、アルミニウム亜鉛酸化物（Ａｌ－Ｚｎ酸化物、ＡＺＯとも記す。）、インジウムアルミニウム亜鉛酸化物（Ｉｎ－Ａｌ－Ｚｎ酸化物、ＩＡＺＯとも記す）、インジウムスズ亜鉛酸化物（Ｉｎ－Ｓｎ－Ｚｎ酸化物）、インジウムチタン亜鉛酸化物（Ｉｎ－Ｔｉ－Ｚｎ酸化物）、インジウムガリウム亜鉛酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物、ＩＧＺＯとも記す）、インジウムガリウムスズ亜鉛酸化物（Ｉｎ－Ｇａ－Ｓｎ－Ｚｎ酸化物、ＩＧＺＴＯとも記す）、インジウムガリウムアルミニウム亜鉛酸化物（Ｉｎ－Ｇａ－Ａｌ－Ｚｎ酸化物、ＩＧＡＺＯまたはＩＡＧＺＯとも記す）などを用いることができる。または、シリコンを含むインジウム錫酸化物、ガリウムスズ酸化物（Ｇａ－Ｓｎ酸化物）、アルミニウムスズ酸化物（Ａｌ－Ｓｎ酸化物）などを用いることができる。

【0089】

金属酸化物に含まれる全ての金属元素の原子数の和に対するインジウムの原子数の割合を高くすることにより、トランジスタの電界効果移動度を高めることができる。

【0090】

なお、金属酸化物は、インジウムに代えて、または、インジウムに加えて、周期番号が大きい金属元素の一種または複数種を有してもよい。金属元素の軌道の重なりが大きいほど、金属酸化物におけるキャリア伝導は大きくなる傾向がある。よって、周期番号が大きい金属元素を含むことで、トランジスタの電界効果移動度を高めることができる場合がある。周期番号が大きい金属元素として、第５周期に属する金属元素、及び第６周期に属する金属元素などが挙げられる。当該金属元素として、具体的には、イットリウム、ジルコニウム、銀、カドミウム、スズ、アンチモン、バリウム、鉛、ビスマス、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムなどが挙げられる。なお、ランタン、セリウム、プラセオジム、ネオジム、プロメチウム、サマリウム、及びユウロピウムは、軽希土類元素と呼ばれる。

【0091】

また、金属酸化物は、非金属元素の一種または複数種を有してもよい。金属酸化物が非金属元素を有することで、トランジスタの電界効果移動度を高めることができる場合がある。非金属元素として、例えば、炭素、窒素、リン、硫黄、セレン、フッ素、塩素、臭素、及び水素などが挙げられる。

【0092】

また、金属酸化物に含まれる主成分元素のうち、金属元素の原子数の和に対する亜鉛の原子数の割合を高くすることにより、結晶性の高い金属酸化物となり、金属酸化物中の不純物の拡散を抑制できる。したがって、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。

【0093】

また、金属酸化物に含まれる主成分元素のうち、金属元素の原子数の和に対する元素Ｍの原子数の割合を高くすることにより、金属酸化物に酸素欠損が形成されるのを抑制できる。したがって、酸素欠損に起因するキャリア生成が抑制され、オフ電流の小さいトランジスタとすることができる。また、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。

【0094】

半導体層に適用する金属酸化物の組成により、トランジスタの電気特性、および信頼性が異なる。したがって、トランジスタに求められる電気特性、および信頼性に応じて金属酸化物の組成を異ならせることにより、優れた電気特性と高い信頼性を両立した半導体装置が実現できる。

【0095】

ＯＳトランジスタの半導体層にＩｎ－Ｚｎ酸化物を用いる場合、インジウムの原子数比が亜鉛の原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｚｎ＝１：１、Ｉｎ：Ｚｎ＝２：１、Ｉｎ：Ｚｎ＝３：１、Ｉｎ：Ｚｎ＝４：１、Ｉｎ：Ｚｎ＝５：１、Ｉｎ：Ｚｎ＝７：１、Ｉｎ：Ｚｎ＝１０：１、またはこれらの近傍の金属酸化物を用いることができる。

【0096】

ＯＳトランジスタの半導体層にＩｎ－Ｓｎ酸化物を用いる場合、インジウムの原子数比がスズの原子数比以上である金属酸化物を適用することが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ＝１：１、Ｉｎ：Ｓｎ＝２：１、Ｉｎ：Ｓｎ＝３：１、Ｉｎ：Ｓｎ＝４：１、Ｉｎ：Ｓｎ＝５：１、Ｉｎ：Ｓｎ＝７：１、Ｉｎ：Ｓｎ＝１０：１、またはこれらの近傍の金属酸化物を用いることができる。

【0097】

ＯＳトランジスタの半導体層にＩｎ－Ｓｎ－Ｚｎ酸化物を用いる場合、インジウムの原子数比が、スズの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、スズの原子数比よりも高い金属酸化物を用いることが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝３：１：２、Ｉｎ：Ｓｎ：Ｚｎ＝４：２：３、Ｉｎ：Ｓｎ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：７、Ｉｎ：Ｓｎ：Ｚｎ＝５：１：８、Ｉｎ：Ｓｎ：Ｚｎ＝６：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：３、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：６、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：７、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：８、Ｉｎ：Ｓｎ：Ｚｎ＝５：２：５、Ｉｎ：Ｓｎ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｓｎ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｓｎ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることができる。

【0098】

ＯＳトランジスタの半導体層にＩｎ－Ａｌ－Ｚｎ酸化物を用いる場合、インジウムの原子数比が、アルミニウムの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、アルミニウムの原子数比よりも高い金属酸化物を用いることが好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ａｌ：Ｚｎ＝２：１：３、Ｉｎ：Ａｌ：Ｚｎ＝３：１：２、Ｉｎ：Ａｌ：Ｚｎ＝４：２：３、Ｉｎ：Ａｌ：Ｚｎ＝４：２：４．１、Ｉｎ：Ａｌ：Ｚｎ＝５：１：３、Ｉｎ：Ａｌ：Ｚｎ＝５：１：６、Ｉｎ：Ａｌ：Ｚｎ＝５：１：７、Ｉｎ：Ａｌ：Ｚｎ＝５：１：８、Ｉｎ：Ａｌ：Ｚｎ＝６：１：６、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：３、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：６、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：７、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：８、Ｉｎ：Ａｌ：Ｚｎ＝５：２：５、Ｉｎ：Ａｌ：Ｚｎ＝１０：１：１０、Ｉｎ：Ａｌ：Ｚｎ＝２０：１：１０、Ｉｎ：Ａｌ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることができる。

【0099】

ＯＳトランジスタの半導体層にＩｎ－Ｇａ－Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、ガリウムの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、ガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：７、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：８、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることができる。

【0100】

ＯＳトランジスタの半導体層にＩｎ－Ｍ－Ｚｎ酸化物を用いる場合、金属元素の原子数に対するインジウムの原子数比が、元素Ｍの原子数比よりも高い金属酸化物を適用することができる。さらには、亜鉛の原子数比が、元素Ｍの原子数比よりも高い金属酸化物を用いることが、より好ましい。例えば、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８、Ｉｎ：Ｍ：Ｚｎ＝６：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：３、Ｉｎ：Ｍ：Ｚｎ＝１０：１：６、Ｉｎ：Ｍ：Ｚｎ＝１０：１：７、Ｉｎ：Ｍ：Ｚｎ＝１０：１：８、Ｉｎ：Ｍ：Ｚｎ＝５：２：５、Ｉｎ：Ｍ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｍ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることができる。

【0101】

なお、元素Ｍとして複数の金属元素を有する場合は、当該金属元素の原子数比の合計を、元素Ｍの原子数比とすることができる。例えば、元素Ｍとしてガリウムとアルミニウムを有するＩｎ－Ｇａ－Ａｌ－Ｚｎ酸化物の場合、ガリウムの原子数比とアルミニウムの原子数比の合計を元素Ｍの原子数比とすることができる。また、インジウム、元素Ｍ、および亜鉛の原子数比が前述の範囲であることが好ましい。

【0102】

金属酸化物に含まれる主成分元素のうち、金属元素の原子数の和に対するインジウムの原子数の割合が、３０原子％以上１００原子％以下、好ましくは３０原子％以上９５原子％以下、より好ましくは３５原子％以上９５原子％以下、より好ましくは３５原子％以上９０原子％以下、より好ましくは４０原子％以上９０原子％以下、より好ましくは４５原子％以上９０原子％以下、より好ましくは５０原子％以上８０原子％以下、より好ましくは６０原子％以上８０原子％以下、より好ましくは７０原子％以上８０原子％以下である金属酸化物を用いることが好ましい。例えば、半導体層にＩｎ－Ｍ－Ｚｎ酸化物を用いる場合、インジウム、元素Ｍ、および亜鉛の原子数の合計に対する、インジウムの原子数の割合が前述の範囲であることが好ましい。

【0103】

前述した通り、金属酸化物に含まれる主成分元素のうち、金属元素の原子数の和に対するインジウムの原子数の割合を高くすることにより、トランジスタの電界効果移動度を高めることができる。当該トランジスタを用いることにより、高速動作が可能な回路を作製することができる。さらには回路の占有面積を縮小することが可能となる。例えば、当該トランジスタを大型の表示装置、または高精細な表示装置に適用する際、配線数が増加した場合においても、各配線における信号遅延を低減することができ、表示ムラを抑制することができる。また、回路の占有面積を縮小できるため、表示装置の額縁を狭くすることができる。

【0104】

金属酸化物の組成の分析は、例えば、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、誘導結合プラズマ質量分析法（ＩＣＰ－ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ－Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、または誘導結合高周波プラズマ発光分光法（ＩＣＰ－ＡＥＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ－Ａｔｏｍｉｃ Ｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いることができる。または、これらの手法を複数組み合わせて分析を行ってもよい。なお、含有率が低い元素は、分析精度の影響により、実際の含有率と分析によって得られた含有率が異なる場合がある。例えば、元素Ｍの含有率が低い場合、分析によって得られた元素Ｍの含有率が、実際の含有率より低くなる場合がある。

【0105】

金属酸化物の形成は、スパッタリング法、または原子層堆積法を好適に用いることができる。なお、金属酸化物をスパッタリング法で形成する場合、ターゲットの原子数比と、当該金属酸化物の原子数比が異なる場合がある。特に、亜鉛は、ターゲットの原子数比よりも金属酸化物の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０％以上９０％以下程度となる場合がある。

【0106】

ここで、トランジスタの信頼性について、説明する。トランジスタの信頼性を評価する指標の１つとして、ゲートに電界を印加した状態で保持する、ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験がある。その中でも、ソース電位およびドレイン電位に対して、ゲートに正の電位（正バイアス）を与えた状態で、高温下で保持する試験をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験、ゲートに負の電位（負バイアス）を与えた状態で、高温下で保持する試験をＮＢＴＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）試験と呼ぶ。また、光を照射した状態で行うＰＢＴＳ試験およびＮＢＴＳ試験をそれぞれ、ＰＢＴＩＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ）試験、ＮＢＴＩＳ（Ｎｅｇａｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｓｔｒｅｓｓ）試験と呼ぶ。

【0107】

ｎチャネル型のトランジスタにおいては、トランジスタをオン状態とする際にゲートに正の電位が与えられるため、ＰＢＴＳ試験でのしきい値電圧の変動量が、トランジスタの信頼性の指標として着目すべき重要な項目の１つとなる。

【0108】

半導体層にガリウムを含まない、またはガリウムの含有率の低い金属酸化物を用いることにより、正バイアス印加に対する信頼性が高いトランジスタとすることができる。つまり、ＰＢＴＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。また、ガリウムを含む金属酸化物を用いる場合は、インジウムの含有率よりも、ガリウムの含有率を低くすることが好ましい。これにより、信頼性の高いトランジスタを実現することができる。

【0109】

ＰＢＴＳ試験でのしきい値電圧の変動の１つの要因として、半導体層とゲート絶縁層の界面、または界面近傍における欠陥準位が挙げられる。欠陥準位密度が大きいほど、ＰＢＴＳ試験での劣化が顕著になる。半導体層の、ゲート絶縁層と接する領域におけるガリウムの含有率を低くすることにより、当該欠陥準位の生成を抑制できる。

【0110】

ガリウムを含まない、またはガリウムの含有率の低い金属酸化物を半導体層に用いることによりＰＢＴＳ試験でのしきい値電圧の変動を抑制できる理由として、例えば、以下のようなことが考えられる。金属酸化物に含まれるガリウムは、他の金属元素（例えば、インジウムまたは亜鉛）と比較して、酸素を誘引しやすい性質を有する。そのため、ガリウムを多く含む金属酸化物と、ゲート絶縁層との界面において、ガリウムがゲート絶縁層中の余剰酸素と結合することにより、キャリア（ここでは電子）トラップサイトを生じさせやすくなると推察される。そのため、ゲートに正の電位を与えた際に、半導体層とゲート絶縁層との界面にキャリアがトラップされることにより、しきい値電圧が変動することが考えられる。

【0111】

より具体的には、半導体層にＩｎ－Ｇａ－Ｚｎ酸化物を用いた場合、インジウムの原子数比が、ガリウムの原子数比よりも高い金属酸化物を、半導体層に適用することができる。また、亜鉛の原子数比が、ガリウムの原子数比よりも高い金属酸化物を用いることが、より好ましい。言い換えると、金属元素の原子数比が、Ｉｎ＞Ｇａ、且つＺｎ＞Ｇａを満たす金属酸化物を、半導体層に適用することが好ましい。

【0112】

例えば、ＯＳトランジスタの半導体層に、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝２：１：３、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６、Ｉｎ：Ｇａ：Ｚｎ＝５：１：７、Ｉｎ：Ｇａ：Ｚｎ＝５：１：８、Ｉｎ：Ｇａ：Ｚｎ＝６：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：３、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：６、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：７、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：８、Ｉｎ：Ｇａ：Ｚｎ＝５：２：５、Ｉｎ：Ｇａ：Ｚｎ＝１０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝２０：１：１０、Ｉｎ：Ｇａ：Ｚｎ＝４０：１：１０、またはこれらの近傍の金属酸化物を用いることができる。

【0113】

ＯＳトランジスタの半導体層は、含有される金属元素の原子数に対するガリウムの原子数の割合が、０原子％より高く５０原子％以下、好ましくは０．１原子％以上４０原子％以下、より好ましくは０．１原子％以上３５原子％以下、より好ましくは０．１原子％以上３０原子％以下、より好ましくは０．１原子％以上２５原子％以下、より好ましくは０．１原子％以上２０原子％以下、より好ましくは０．１原子％以上１５原子％以下、より好ましくは０．１原子％以上１０原子％以下である金属酸化物を用いることが好ましい。半導体層中のガリウムの含有率を低くすることにより、ＰＢＴＳ試験に対する耐性の高いトランジスタとすることができる。なお、金属酸化物にガリウムを含有させることにより、金属酸化物に酸素欠損（Ｖ_Ｏ：Ｏｘｙｇｅｎ Ｖａｃａｎｃｙ）が生じにくくなるといった効果を奏する。

【0114】

ＯＳトランジスタの半導体層に、ガリウムを含まない金属酸化物を適用してもよい。例えば、Ｉｎ－Ｚｎ酸化物を半導体層に適用することができる。このとき、金属酸化物に含まれる金属元素の原子数に対するインジウムの原子数比を高くすることにより、トランジスタの電界効果移動度を高めることができる。一方、金属酸化物に含まれる金属元素の原子数に対する亜鉛の原子数比を高くすることにより、結晶性の高い金属酸化物となるため、トランジスタの電気特性の変動が抑制され、信頼性を高めることができる。また、半導体層には、酸化インジウムなどの、ガリウムおよび亜鉛を含まない金属酸化物を適用してもよい。ガリウムを含まない金属酸化物を用いることにより、特に、ＰＢＴＳ試験におけるしきい値電圧の変動を極めて小さなものとすることができる。

【0115】

例えば、半導体層に、インジウムと亜鉛を含む酸化物を用いることができる。このとき、金属元素の原子数比が、例えばＩｎ：Ｚｎ＝２：３、Ｉｎ：Ｚｎ＝４：１、またはこれらの近傍である金属酸化物を用いることができる。

【0116】

なお、代表的にガリウムを挙げて説明したが、ガリウムに代えて元素Ｍを用いた場合にも適用できる。半導体層には、インジウムの原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。また、亜鉛の原子数比が元素Ｍの原子数比よりも高い金属酸化物を適用することが好ましい。

【0117】

半導体層に元素Ｍの含有率が低い金属酸化物を適用することにより、正バイアス印加に対する信頼性が高いトランジスタが実現できる。当該トランジスタを正バイアス印加に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する半導体装置が実現できる。

【0118】

続いて、光に対するトランジスタの信頼性について、説明する。

【0119】

トランジスタに光が入射することにより、トランジスタの電気特性が変動してしまう場合がある。特に、光が入射しうる領域に適用されるトランジスタは、光照射下での電気特性の変動が小さく、光に対する信頼性が高いことが好ましい。光に対する信頼性は、例えば、ＮＢＴＩＳ試験でのしきい値電圧の変動量により評価することができる。

【0120】

半導体層に用いる金属酸化物の元素Ｍの含有率を高くすることにより、光に対する信頼性の高いトランジスタとすることができる。つまり、ＮＢＴＩＳ試験でのしきい値電圧の変動量が小さいトランジスタとすることができる。具体的には、元素Ｍの原子数比がインジウムの原子数比以上である金属酸化物はバンドギャップがより大きくなり、トランジスタのＮＢＴＩＳ試験でのしきい値電圧の変動量を小さくすることができる。半導体層が有する金属酸化物のバンドギャップは、２．０ｅＶ以上が好ましく、さらには２．５ｅＶ以上が好ましく、さらには３．０ｅＶ以上が好ましく、さらには３．２ｅＶ以上が好ましく、さらには３．３ｅＶ以上が好ましく、さらには３．４ｅＶ以上が好ましく、さらには３．５ｅＶ以上が好ましい。

【0121】

例えば、半導体層に、金属元素の原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：３、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、またはこれらの近傍の金属酸化物を用いることができる。

【0122】

特に、半導体層として、含有される金属元素の原子数に対する元素Ｍの原子数の割合が、２０原子％以上７０原子％以下、好ましくは３０原子％以上７０原子％以下、より好ましくは３０原子％以上６０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることができる。

【0123】

半導体層にＩｎ－Ｇａ－Ｚｎ酸化物を用いた場合、金属元素の原子数に対するインジウムの原子数比が、ガリウムの原子数比以下の金属酸化物を適用することができる。例えば、金属元素の原子数比が、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、またはこれらの近傍の金属酸化物を用いることができる。

【0124】

半導体層として、特に、含有される金属元素の原子数に対するガリウムの原子数の割合が、２０原子％以上６０原子％以下、好ましくは２０原子％以上５０原子％以下、より好ましくは３０原子％以上５０原子％以下、より好ましくは４０原子％以上６０原子％以下、より好ましくは５０原子％以上６０原子％以下である金属酸化物を好適に用いることができる。

【0125】

半導体層に元素Ｍの含有率が高い金属酸化物を適用することにより、光に対する信頼性が高いトランジスタとすることができる。当該トランジスタを光に対する高い信頼性が求められるトランジスタに適用することにより、高い信頼性を有する半導体装置とすることができる。

【0126】

半導体層は、２以上の金属酸化物層を有する積層構造としてもよい。半導体層が有する２以上の金属酸化物層は、組成が互いに同じ、または概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成できるため、製造コストを削減できる。

【0127】

半導体層が有する２以上の金属酸化物層は、組成が互いに異なってもよい。例えば、Ｉｎ：Ｍ：Ｚｎ＝１：３：４［原子数比］もしくはその近傍の組成の第１の金属酸化物層と、当該第１の金属酸化物層上に設けられるＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］もしくはその近傍の組成の第２の金属酸化物層と、の積層構造を好適に用いることができる。また、元素Ｍとして、ガリウムまたはアルミニウムを用いることが特に好ましい。例えば、インジウム酸化物、インジウムガリウム酸化物、およびＩＧＺＯの中から選ばれるいずれか一と、ＩＡＺＯ、ＩＡＧＺＯ、およびＩＴＺＯ（登録商標）の中から選ばれるいずれか一と、の積層構造などを用いてもよい。

【0128】

半導体層は、結晶性を有する金属酸化物層を用いることが好ましい。例えば、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造、多結晶構造、微結晶（ｎｃ：ｎａｎｏ－ｃｒｙｓｔａｌ）構造等を有する金属酸化物層を用いることができる。結晶性を有する金属酸化物層を半導体層に用いることにより、半導体層中の欠陥準位密度を低減でき、信頼性の高い表示装置を実現できる。

【0129】

半導体層に用いる金属酸化物層の結晶性が高いほど、半導体層中の欠陥準位密度を低減できる。一方、結晶性の低い金属酸化物層を用いることで、大きな電流を流すことができるトランジスタを実現することができる。

【0130】

金属酸化物層をスパッタリング法により形成する場合、形成時の基板温度（ステージ温度）が高いほど、結晶性の高い金属酸化物層を形成することができる。また、形成時に用いる成膜ガス全体に対する酸素ガスの流量の割合（以下、酸素流量比ともいう）が高いほど、結晶性の高い金属酸化物層を形成することができる。

【0131】

ＯＳトランジスタの半導体層は、結晶性が異なる２以上の金属酸化物層の積層構造であってもよい。例えば、第１の金属酸化物層と、当該第１の金属酸化物層上に設けられる第２の金属酸化物層と、の積層構造とし、第２の金属酸化物層は、第１の金属酸化物層より結晶性が高い領域を有する構成とすることができる。または、第２の金属酸化物層は、第１の金属酸化物層より結晶性が低い領域を有する構成とすることができる。半導体層が有する２以上の金属酸化物層は、組成が互いに同じ、または概略同じであってもよい。組成が同じ金属酸化物層の積層構造とすることで、例えば、同じスパッタリングターゲットを用いて形成できるため、製造コストを削減できる。例えば、同じスパッタリングターゲットを用いて、酸素流量比を異ならせることにより、結晶性が異なる２以上の金属酸化物層の積層構造を形成することができる。

【0132】

本実施の形態に示すトランジスタ１０は、導電層１１３と導電層１０８の間に設けられる絶縁層の厚さでチャネル長Ｌが決定される。よって、チャネル長Ｌが短いトランジスタを精度よく作製できる。また、複数のトランジスタ１０間の特性ばらつきも低減される。よって、トランジスタ１０を含む半導体装置の動作が安定し、信頼性を高めることができる。また、特性ばらつきが減ると、半導体装置の回路設計自由度が高くなり、動作電圧も低減できる。よって、半導体装置の消費電力を低減できる。

【0133】

半導体層１１４に酸化物半導体を用いる場合は、絶縁層１０９と絶縁層１１１に水素を含む材料を用いることが好ましい。水素を含む絶縁層が酸化物半導体に接することで、該絶縁層が接する領域の酸化物半導体中の酸素欠損が増加し、キャリア濃度が高くなる。よって、当該領域は、ソース領域またはドレイン領域として機能できる。水素を含む絶縁層として、例えば、シリコン、窒素、および水素を含む材料を用いればよい。具体的には、水素を含む窒化シリコンまたは水素を含む窒化酸化シリコンなどを用いればよい。

【0134】

また、半導体層１１４に酸化物半導体を用いる場合は、半導体層１１４と接する導電層１０８、および、半導体層１１４と接する導電層１１３として、酸化物半導体の酸素欠損が増加する導電性材料を用いることが好ましい。例えば、窒素を含む導電性材料を用いればよい。例えば、チタンまたはタンタルと、窒素と、を含む導電性材料を用いればよい。また、窒素を含む導電性材料に重ねて、他の導電性材料を設けてもよい。また、導電層１０８および導電層１１３として、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物、「ＩＴＯ」ともいう）、シリコンを含むインジウムスズ酸化物（Ｉｎ－Ｓｉ－Ｓｎ酸化物、「ＩＴＳＯ」ともいう）、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、または、タングステンを含むインジウム亜鉛酸化物（Ｉｎ－Ｗ－Ｚｎ酸化物）などの酸素を有する導電性材料を用いてもよい。

【0135】

一方で、絶縁層１１０には水素が低減され酸素を含む材料を用いることが好ましい。例えば、シリコンおよび酸素を含む材料を用いればよい。具体的には、酸化シリコンまたは酸化窒化シリコンなどを用いればよい。酸化物半導体において水素は不純物元素であるため、酸化物半導体である半導体層１１４と、水素が低減され酸素を含む絶縁層１１０が接することで、半導体層１１４の絶縁層１１０と接する領域のキャリア濃度が低くなる。また、当該領域の酸素欠損が低減され、トランジスタ１０の特性が安定し、信頼性が向上する。

【0136】

また、半導体層１１４に酸化物半導体を用いる場合は、絶縁層１１０は過剰酸素を含むことが好ましい。本明細書等において、過剰酸素とは、加熱により離脱する酸素のことを示す。また、絶縁層１１０に過剰酸素を含む材料を用いる場合、絶縁層１０９と絶縁層１１１に酸素が透過しにくい材料を用いることが好ましい。酸素が透過しにくい材料として、例えば、アルミニウムおよびハフニウムの一方または双方を含む酸化物、シリコンの窒化物などを用いることができる。絶縁層１０９と絶縁層１１１に酸素が透過しにくい材料を用いることで、絶縁層１１０に含まれる過剰酸素が下層または上層に脱離しにくくなる。よって、酸化物半導体に十分な酸素を供給できる。例えば、シリコンおよび窒素を含む２層の絶縁層（絶縁層１０９、絶縁層１１１）の間に、シリコンおよび酸素を含む絶縁層（絶縁層１１０）を有する構成とすればよい。

【0137】

また、半導体層１１４に酸化物半導体を用いて、絶縁層１０９と絶縁層１１１に水素を含む材料を用いる場合、半導体層１１４の導電層１１３と接する領域、および、半導体層１１４の絶縁層１１１と接する領域が、ソース（ソース領域）またはドレイン（ドレイン領域）の一方として機能する。また、半導体層１１４の導電層１０８と接する領域、および、半導体層１１４の絶縁層１０９と接する領域が、ソース（ソース領域）またはドレイン（ドレイン領域）の他方として機能する。よって、絶縁層１１０の厚さｔでトランジスタ１０のチャネル長Ｌが決定される（図２（Ａ）参照）。

【0138】

また、絶縁層１０９と絶縁層１１１に、水素を含まないまたは水素が極めて少ない材料を用いてもよい。例えば、水素が極めて少ない窒化シリコンまたは水素が極めて少ない窒化酸化シリコンなどを用いてもよい。この場合は、半導体層１１４が絶縁層１０９と接する領域および半導体層１１４が絶縁層１１１と接する領域のキャリア濃度が高くならない。よって、半導体層１１４の導電層１１３と接する領域が、ソース（ソース領域）またはドレイン（ドレイン領域）の一方として機能する。また、半導体層１１４の導電層１０８と接する領域が、ソース（ソース領域）またはドレイン（ドレイン領域）の他方として機能する。この場合、絶縁層１０９、絶縁層１１０、および絶縁層１１１それぞれの厚さを合算した厚さｔｓがトランジスタ１０のチャネル長Ｌとなる（図２（Ａ）参照）。

【0139】

なお、本実施の形態では、導電層１０８と導電層１１３の間に３層の絶縁層（絶縁層１０９、絶縁層１１０、絶縁層１１１）を有する構成を示しているが、導電層１０８と導電層１１３の間の絶縁層の層数はこれに限定されない。導電層１０８と導電層１１３の間の絶縁層は１層または２層でもよいし、４層以上であってもよい。

【0140】

また、半導体層１１４は開口１１２に設けられているため、開口１１２の周の長さｐがトランジスタ１０のチャネル幅Ｗとなる（図２（Ｃ）参照）。周の長さｐは、例えば、絶縁層１１０の厚さｔの半分（ｔ／２）の位置もしくは、厚さｔｓの半分（ｔｓ／２）の位置で求めればよい。なお、必要に応じて、開口１１２の任意の位置の周の長さをチャネル幅Ｗとしてもよい。例えば、開口１１２の最下部の周の長さｐをチャネル幅Ｗとしてもよいし、開口１１２の最上部の周の長さｐをチャネル幅Ｗとしてもよい。

【0141】

また、図２（Ｃ）では、Ｚ方向から見た開口１１２の輪郭（平面形状）を円形で示しているが、これに限定されない。例えば、Ｚ方向から見た開口１１２の輪郭は、楕円形（図２（Ｄ）参照）でもよいし、矩形（図２（Ｅ）参照）でもよい。なお、図２（Ｅ）では角部が湾曲した矩形を示している。また、例えば、Ｚ方向から見た開口１１２の輪郭は、直線部と曲線部の一方または双方を含む形状（図２（Ｆ）参照）であってもよい。

【0142】

本発明の一態様に係るトランジスタ１０は、ゲートとソース間に生じる寄生容量の容量値とゲートとドレイン間に生じる寄生容量の容量値が異なる。具体的には、導電層１１３と導電層１１６の間に生じる容量（容量Ｃ１）と、導電層１０８と導電層１１６の間に生じる容量（容量Ｃ２）において、容量Ｃ１の容量値が容量Ｃ２の容量値よりも大きくなる（図１（Ｄ）および図２（Ｂ）参照）。

【0143】

図３（Ａ）および図３（Ｂ）に、図１（Ａ）と同様の平面図を示す。本発明の一態様に係るトランジスタ１０をＺ方向から見ると、導電層１１６は開口１１２の周辺部で開口１１２を取り囲むように導電層１１３に重なり、開口１１２の底部で導電層１１３と重なる。

【0144】

図３（Ａ）において、Ｚ方向から見た時に容量Ｃ１として機能する領域にハッチングを付している。導電層１１３と導電層１１６が、半導体層１１４および絶縁層１１５を介して互いに重なる領域が容量Ｃ１として機能する（図２（Ｂ）および図３（Ａ）参照）。なお、図３（Ａ）では絶縁層１１５の記載を省略している。

【0145】

図３（Ｂ）において、Ｚ方向から見た時に容量Ｃ２として機能する領域にハッチングを付している。開口１１２の底部において、導電層１０８と導電層１１６が、半導体層１１４および絶縁層１１５を介して互いに重なる領域が容量Ｃ２として機能する（図２（Ｂ）および図３（Ｂ）参照）。なお、図３（Ｂ）では絶縁層１１５の記載を省略している。

【0146】

図３（Ａ）および図３（Ｂ）より、容量Ｃ２として機能する領域の面積よりも、容量Ｃ１として機能する領域の面積が大きいことがわかる。容量Ｃ２として機能する領域の面積よりも、容量Ｃ１として機能する領域の面積を大きくすることにより、容量Ｃ２よりも容量Ｃ１の容量値が大きくなる。

【0147】

また、容量Ｃ２の容量値を変えるため導電層１０８と導電層１１６の重畳面積を変えようとすると、開口１１２の形状を変えることになり、開口１１２の周の長さｐが変化する。周の長さｐの変化はトランジスタ１０の電気特性に直接影響するため、容量Ｃ２の容量値の調整は困難である。

【0148】

一方で、導電層１１６と導電層１１３の重畳面積の調整は容易であり、トランジスタ１０の電気特性への影響も生じにくい。例えば、導電層１１６と導電層１１３の重畳面積を増やすことで、容量Ｃ１の容量値を大きくすることができる。

【0149】

また、図４（Ａ）の断面図に示すように、絶縁層１１０中に半導体層１１４に近接する導電層１３１を設けてもよい。また、導電層１３１は半導体層１１４と接することなく設ける。また、導電層１３１は半導体層１１４を囲んで設けることが好ましい。導電層１３１を半導体層１１４に接することなく、半導体層１１４に近接して設けることで、導電層１３１をトランジスタ１０のバックゲート電極として機能させることができる。よって、図４（Ａ）に示すトランジスタ１０は、バックゲート（バックゲート電極）を有するトランジスタとして機能する。なお、図４（Ｂ）は、図４（Ａ）に示すトランジスタ１０の等価回路図である。

【0150】

ここで、バックゲート電極について説明しておく。一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、ＧＮＤ電位もしくは任意の電位としてもよい。ゲート電極とバックゲート電極を電気的に接続することで、トランジスタのオン電流を大きくすることができる。また、バックゲート電極の電位をゲート電極と同じにせず、独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。

【0151】

複数のトランジスタ１０を並列に接続することにより、見かけ上のトランジスタ１０のチャネル幅Ｗを大きくすることができる。チャネル幅Ｗが大きくなることにより、トランジスタ１０がオン状態の時のソースとドレイン間の抵抗値が小さくなり、オン状態の時のＩｄを増やすことができる。

【0152】

図５（Ａ）は、トランジスタ１０ａおよびトランジスタ１０ｂを含むトランジスタ１０の平面図である。図５（Ｂ）は、図５（Ａ）にＡ１－Ａ２の一点鎖線で示した部位の断面図である。図５（Ｃ）は、トランジスタ１０ａおよびトランジスタ１０ｂを含むトランジスタ１０の斜視図である。図５（Ｄ）は、トランジスタ１０ａおよびトランジスタ１０ｂを含むトランジスタ１０の等価回路図である。トランジスタ１０の構成を理解しやすくするため、図５（Ａ）および図５（Ｃ）では、トランジスタ１０の構成要素の記載の一部を省略している。

【0153】

トランジスタ１０ａおよびトランジスタ１０ｂは、図１および図２を用いて説明したトランジスタ１０と同様の構成を有する。トランジスタ１０ａは、開口１１２ａを含む領域に設けられ、トランジスタ１０ｂは、開口１１２ｂを含む領域に設けられている。開口１１２ａおよび開口１１２ｂは、開口１１２と同様に形成できる。

【0154】

導電層１０８の一部がトランジスタ１０ａのソース電極またはドレイン電極の一方として機能し、導電層１０８の他の一部がトランジスタ１０ｂのソース電極またはドレイン電極の一方として機能する。また、導電層１１３の一部がトランジスタ１０ａのソース電極またはドレイン電極の他方として機能し、導電層１１３の他の一部がトランジスタ１０ｂのソース電極またはドレイン電極の他方として機能する。また、導電層１１６の一部がトランジスタ１０ａのゲート電極として機能し、導電層１１６の他の一部がトランジスタ１０ｂのゲート電極として機能する。

【0155】

図５（Ｄ）の等価回路図で説明すると、トランジスタ１０ａのソースまたはドレインの一方と、トランジスタ１０ｂのソースまたはドレインの一方は電気的に接続され、トランジスタ１０ａのソースまたはドレインの他方と、トランジスタ１０ｂのソースまたはドレインの他方は電気的に接続される。また、トランジスタ１０ａのゲートとトランジスタ１０ｂのゲートは電気的に接続される。よって、トランジスタ１０ａおよびトランジスタ１０ｂは、オン状態とオフ状態が同時に切り換わり、１つのトランジスタ１０として機能する。

【0156】

＜論理回路＞
トランジスタ１０は、様々な回路に用いることができる。トランジスタ１０を用いた論理回路の構成例について説明する。

【0157】

＜インバータ回路＞
トランジスタ１０を用いた論理回路の構成例として、インバータ回路（「ＮＯＴ回路」または「反転回路」ともいう。）として機能する半導体装置１００Ａの構成例を説明する。半導体装置１００Ａは、本発明の一態様に係る半導体装置である。

【0158】

図６は半導体装置１００Ａの平面図である。図７（Ａ）は、図６にＡ１－Ａ２－Ａ３を通る一点鎖線で示した部位の断面図である。図７（Ｂ）は、図６にＡ４－Ａ２－Ａ３を通る一点鎖線で示した部位の断面図である。図８（Ａ）および図８（Ｂ）は半導体装置１００Ａの等価回路図である。図８（Ｃ）に、インバータ回路の回路記号を示す。

【0159】

まず、図８（Ａ）の等価回路図を用いて、半導体装置１００Ａの回路構成について説明する。

【0160】

半導体装置１００Ａは、トランジスタ１０［１］、トランジスタ１０［２］、およびトランジスタ１０［３］と、容量Ｃｂを有する。また、半導体装置１００Ａは、２つの入力端子（端子ＩＮＢ、端子ＩＮ）と１つの出力端子（端子ＯＵＴ）を有する（図８（Ａ）参照）。端子ＩＮには電位Ｈまたは電位Ｌが入力され、端子ＩＮＢには端子ＩＮの反転信号が入力される。

【0161】

本明細書などでは、端子ＩＮおよび端子ＩＮＢに供給される信号を「入力信号」ともいう。端子ＩＮおよび端子ＩＮＢの電位を「入力電位」ともいう。端子ＯＵＴに供給される信号を「出力信号」ともいう。端子ＯＵＴの電位を「出力電位」ともいう。

【0162】

図８（Ａ）の等価回路に示すように、トランジスタ１０［１］のソースまたはドレインの一方は端子ＩＮＢと電気的に接続される。また、トランジスタ１０［１］のゲートは導電層１１６［１］と電気的に接続される。また、トランジスタ１０［１］のソースまたはドレインの他方は、容量Ｃｂの一方の端子およびトランジスタ１０［２］のゲートと電気的に接続される。トランジスタ１０［１］のソースまたはドレインの他方、容量Ｃｂの一方の端子、およびトランジスタ１０［２］のゲートが電気的に接続される領域がノードＦＮとして機能する。

【0163】

トランジスタ１０［２］のソースまたはドレインの一方は導電層１０８［２］と電気的に接続される。トランジスタ１０［２］のソースまたはドレインの他方は、容量Ｃｂの他方の端子、端子ＯＵＴ、およびトランジスタ１０［３］のソースまたはドレインの一方と電気的に接続される。また、トランジスタ１０［３］のソースまたはドレインの他方は導電層１９３と電気的に接続される。また、トランジスタ１０［３］のゲートは導電層１１６［３］と電気的に接続される。

【0164】

半導体装置１００Ａは、端子ＩＮに入力された信号の反転信号が端子ＯＵＴから出力される。よって、図８（Ｃ）では端子ＩＮＢの記載は省略している。

【0165】

半導体装置１００Ａは、ｎチャネル型トランジスタのみで構成される単極性のインバータ回路である。半導体装置１００Ａの構成にｐチャネル型トランジスタを用いないため、製造コストを低減できる。また、ｐチャネル型トランジスタを形成するための工程が不要であるため、製造期間が短縮され、歩留まりも向上する。なお、必要に応じて半導体装置１００Ａにｐチャネル型トランジスタを用いてもよい。

【0166】

次に、半導体装置１００Ａの積層構成例について説明する。半導体装置１００Ａは、絶縁層１０２の上に導電層１０８［１］、導電層１０８［２］、および導電層１０８［３］を有する（図７（Ａ）および図７（Ｂ）参照）。導電層１０８［１］、導電層１０８［２］、および導電層１０８［３］は、前述した導電層１０８と同様に形成できる。また、絶縁層１１１の上に導電層１１３［１］、導電層１１３［２］、および導電層１１３［３］を有する。導電層１１３［１］、導電層１１３［２］、および導電層１１３［３］は、前述した導電層１１３と同様に形成できる。

【0167】

また、半導体装置１００Ａは、導電層１０８［１］と重なる領域に開口１１２［１］を有し、導電層１０８［２］と重なる領域に開口１１２［２］を有し、導電層１０８［３］と重なる領域に開口１１２［３］を有する。開口１１２［１］、開口１１２［２］、および開口１１２［３］は、前述した開口１１２と同様に形成できる。

【0168】

また、半導体装置１００Ａは、導電層１１３［１］および導電層１０８［１］の上に、開口１１２［１］と重なる領域を有する半導体層１１４［１］を有し、絶縁層１１５の上に、半導体層１１４［１］と重なる領域を有する導電層１１６［１］を有する。また、半導体装置１００Ａは、導電層１１３［２］および導電層１０８［２］の上に、開口１１２［２］と重なる領域を有する半導体層１１４［２］を有し、絶縁層１１５の上に、半導体層１１４［２］と重なる領域を有する導電層１１６［２］を有する。また、半導体装置１００Ａは、導電層１１３［３］および導電層１０８［３］の上に、開口１１２［３］と重なる領域を有する半導体層１１４［３］を有し、絶縁層１１５の上に、半導体層１１４［３］と重なる領域を有する導電層１１６［３］を有する。

【0169】

半導体層１１４［１］、半導体層１１４［２］、および半導体層１１４［３］は、前述した半導体層１１４と同様に形成できる。導電層１１６［１］、導電層１１６［２］、および導電層１１６［３］は、導電層１１６と同時に形成できる。

【0170】

トランジスタ１０［１］は、導電層１０８［１］、半導体層１１４［１］、導電層１１３［１］、および導電層１１６［１］を含んで構成される。トランジスタ１０［２］は、導電層１０８［２］、半導体層１１４［２］、導電層１１３［２］、および導電層１１６［２］を含んで構成される。トランジスタ１０［３］は、導電層１０８［３］、半導体層１１４［３］、導電層１１３［３］、および導電層１１６［３］を含んで構成される。トランジスタ１０［１］、トランジスタ１０［２］、およびトランジスタ１０［３］は、トランジスタ１０と同様の構成を有する。また、トランジスタ１０［１］、トランジスタ１０［２］、およびトランジスタ１０［３］にバックゲートを有するトランジスタを用いてもよい。

【0171】

また、半導体装置１００Ａは、導電層１０８［１］と重なる領域において、絶縁層１１５、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２１が設けられている。開口１２１において、導電層１１６［２］は導電層１０８［１］と電気的に接続する。

【0172】

また、導電層１１６［２］と導電層１０８［１］を電気的に接続することで、容量Ｃｂとしてトランジスタ１０［２］の容量Ｃ１を用いることができる。容量Ｃｂとしてトランジスタ１０［２］の容量Ｃ１を用いることで、容量Ｃｂを別途設ける必要がなくなるため、占有面積の少ない半導体装置を実現できる（図７（Ａ）および図８（Ｂ）参照）。よって、導電層１１６［２］と導電層１０８［１］が電気的に接続することが好ましい。

【0173】

また、半導体装置１００Ａは、導電層１０８［３］と重なる領域において、絶縁層１１５、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２２が設けられている。開口１２２において、導電層１１３［２］は導電層１０８［３］と電気的に接続する。

【0174】

また、半導体装置１００Ａは、絶縁層１１７の上に絶縁層１８７を有する。絶縁層１８７は、下層に形成されたトランジスタ、容量、配線などによって生じた段差を軽減する平坦化層として機能することが好ましい。平坦化層としては、有機絶縁膜が好適である。また、絶縁層１８７を無機材料または有機材料を用いて形成した後、絶縁層１８７にＣＭＰ処理等を用いた平坦化処理を行なってもよい。

【0175】

また、半導体装置１００Ａは、絶縁層１８７上に導電層１９１、導電層１９２、および導電層１９３を有する。導電層１９１、導電層１９２、および導電層１９３は、他の導電層と同様の材料および方法で形成できる。

【0176】

また、半導体装置１００Ａは、導電層１１３［１］と重なる領域、導電層１１３［２］と重なる領域、および導電層１１３［３］と重なる領域のそれぞれにおいて、絶縁層１８７、絶縁層１１７、および絶縁層１１５に開口が形成されている。

【0177】

導電層１９１は、導電層１１３［１］と重なる開口において導電層１１３［１］と電気的に接続する。導電層１９２は、導電層１１３［２］と重なる開口において導電層１１３［２］と電気的に接続する。導電層１９３は、導電層１１３［３］と重なる開口において導電層１１３［３］と電気的に接続する。

【0178】

半導体装置１００Ａにおいて、導電層１９１が端子ＩＮＢとして機能し、導電層１９２が端子ＯＵＴとして機能し、導電層１１６［３］が端子ＩＮとして機能する。

【0179】

図８（Ａ）および図８（Ｂ）の回路図で示す半導体装置１００Ａにおいて、容量Ｃｂとしてトランジスタ１０［２］の容量Ｃ１を用いる。このため、トランジスタ１０［２］として本発明の一態様に係るトランジスタ（縦チャネル型のトランジスタ）を用いることが肝要である。よって、トランジスタ１０［２］以外のトランジスタを、他の構造を有するトランジスタで構成してもよい。ただし、占有面積が低減された半導体装置を実現するため、半導体装置１００Ａに本発明の一態様に係るトランジスタを多く用いることが好ましい。よって、半導体装置１００Ａに含まれる全てのトランジスタに本発明の一態様に係るトランジスタを用いることが好ましい。

【0180】

続いて、半導体装置１００Ａの動作例について説明する。図９は半導体装置１００Ａの動作例を説明するためのタイミングチャートである。図１０（Ａ）、図１０（Ｂ）、図１１（Ａ）、および図１１（Ｂ）は、半導体装置１００Ａの動作例を説明するための回路図である。

【0181】

また、図面などにおいて、配線および電極の電位を示すため、配線および電極に隣接して電位Ｈを示す“Ｈ”、または電位Ｌを示す“Ｌ”を付記する場合がある。また、電位変化が生じた配線および電極には、“Ｈ”または“Ｌ”を囲み文字で付記する場合がある。また、トランジスタがオフ状態である場合、当該トランジスタに重ねて“×”記号を付記する場合がある。また、電流の流れを示す矢印を付記する場合がある。

【0182】

導電層１１６［１］および導電層１０８［２］には電位Ｈ（ＶＤＤ）が供給され、導電層１９３（導電層１１３［３］）には電位Ｌ（ＶＳＳ）が供給される。初期状態（時刻Ｔ１直前の状態）として、端子ＩＮＢ（導電層１９１および導電層１１３［１］）に電位Ｈが供給され、端子ＩＮ（導電層１１６［３］）に電位Ｌが供給されているものとする。よって、端子ＯＵＴ（導電層１９２および導電層１１３［２］）が電位Ｈであるものとする。

【0183】

時刻Ｔ１（図９、図１０（Ａ）参照）において、端子ＩＮＢに電位Ｌが供給され、端子ＩＮに電位Ｈが供給される。端子ＩＮＢに電位Ｌが供給されると、ノードＦＮの電位が電位Ｌになり、トランジスタ１０［２］がオフ状態になる。また、端子ＩＮに電位Ｈが供給されると、トランジスタ１０［３］がオン状態になるため、端子ＯＵＴが電位Ｌになる。

【0184】

時刻Ｔ２（図９、図１０（Ｂ）参照）において、端子ＩＮＢに電位Ｈが供給され、端子ＩＮに電位Ｌが供給されると、トランジスタ１０［３］がオフ状態になる。また、ノードＦＮの電位が、電位Ｈからトランジスタ１０［１］のＶｔｈ分低い電位（電位Ｈ－Ｖｔｈ）になる。ここで、電位Ｈ－Ｖｔｈの値は、Ｖｔｈ以上とする。よって、トランジスタ１０［２］がオン状態となり、端子ＯＵＴの電位が上昇する。時刻Ｔ２では、ノードＦＮの電位（トランジスタ１０［２］のゲート電位）が電位Ｈ－Ｖｔｈであるので、端子ＯＵＴの電位が電位Ｈ－Ｖｔｈ－Ｖｔｈになる。

【0185】

また、端子ＯＵＴとノードＦＮは容量Ｃｂを介して接続（容量結合）している。よって、端子ＯＵＴの電位上昇に伴って、ノードＦＮの電位も上昇する。ノードＦＮの電位が上昇すると、トランジスタ１０［１］がオフ状態になり、ノードＦＮがフローティング状態になる。容量Ｃｂはブートストラップ容量として機能する。端子ＯＵＴとノードＦＮを容量Ｃｂで容量結合することにより、ノードＦＮの電位が電位Ｈ－Ｖｔｈ＋電位Ｈ（２×電位Ｈ－Ｖｔｈ）まで上昇する（時刻Ｔ２ａ。図９、図１１（Ａ）参照）。当該電位は電位Ｈ＋Ｖｔｈよりも高い電位であるため、端子ＯＵＴの電位を電位Ｈとすることができる。

【0186】

時刻Ｔ３（図９、図１１（Ｂ）参照）において、端子ＩＮＢに電位Ｌが供給され、端子ＩＮに電位Ｈが供給されると、トランジスタ１０［２］がオフ状態になり、トランジスタ１０［３］がオン状態になり、端子ＯＵＴに電位Ｌが供給される。

【0187】

前述した通り、本発明の一態様に係る半導体装置１００Ａは、端子ＩＮに入力された信号の反転信号を端子ＯＵＴに出力する機能を有する。また、本発明の一態様に係る半導体装置１００Ａは、ブートストラップ容量として機能する容量Ｃｂを備えることで、端子ＯＵＴの電位を確実に電位Ｈとすることができる。よって、本発明の一態様に係る半導体装置１００Ａは、伝送損失などによって減衰した入力信号の振幅を増幅して出力する機能を有する。

【0188】

また、半導体装置１００Ａを構成するトランジスタにトランジスタ１０を用いることで、半導体装置１００Ａの占有面積を低減できる。また、半導体装置１００Ａを構成するトランジスタにトランジスタ１０を用いることで、容量Ｃｂとして容量Ｃ１を用いることができる。よって、容量Ｃｂを別途設ける必要が無くなり、半導体装置１００Ａの占有面積をさらに低減できる。

【0189】

また、本発明の一態様に係る半導体装置１００Ａは、入力端子として端子ＩＮと端子ＩＮＢを備え、端子ＩＮＢに端子ＩＮの反転信号を入力することにより、トランジスタ１０［２］またはトランジスタ１０［３］の一方がオフ状態になる。よって、導電層１０８［２］と導電層１９３間に流れる電流（「貫通電流」ともいう。）を著しく低減できる。よって、消費電力が低減された半導体装置１００Ａを実現できる。

【0190】

半導体装置１００Ａをより確実に動作させるため、ノードＦＮと導電層１１６［１］間に生じる寄生容量の容量値は、容量Ｃｂの容量値より少ない方が好ましい。よって、トランジスタ１０［１］において、容量Ｃ１が端子ＩＮＢと導電層１１６［１］の間に配置され、容量Ｃ２がノードＦＮと導電層１１６［１］の間に配置されることが好ましい（図１２（Ａ）参照）。よって、導電層１１６［２］が導電層１０８［１］と電気的に接続することが好ましい。また、導電層１１３［１］が導電層１９１と電気的に接続することが好ましい。

【0191】

また、トランジスタ１０［３］において、容量Ｃ１と容量Ｃ２は入れ替わってもよい。なお、トランジスタ１０［３］は導電層１９３側がソースとして機能し、端子ＯＵＴ側がドレインとして機能する。よって、トランジスタ１０［３］のオン状態とオフ状態をより確実に保持するため、容量Ｃ１をソース側に配置し、容量Ｃ２をドレイン側に配置することが好ましい。よって、導電層１１６［２］が導電層１０８［３］と電気的に接続することが好ましい。また、導電層１１３［３］が導電層１９３と電気的に接続することが好ましい。

【0192】

図１２（Ｂ）に、半導体装置１００Ａの変形例である半導体装置１００Ａａの等価回路図を示す。半導体装置１００Ａａは、トランジスタ１０［３］において、端子ＯＵＴ側に容量Ｃ１が配置され、導電層１９３側に容量Ｃ２が配置されるように構成される。

【0193】

図１３は、半導体装置１００Ａａの平面図である。図１４（Ａ）は、図１３にＡ１－Ａ２－Ａ３を通る一点鎖線で示した部位の断面図である。図１４（Ｂ）は、図１３にＡ４－Ａ２－Ａ３を通る一点鎖線で示した部位の断面図である。

【0194】

半導体装置１００Ａａは、導電層１１３［２］が導電層１０８［３］と重なる領域を有し、当該領域においてトランジスタ１０［３］が形成される。半導体装置１００Ａでは導電層１１３［２］と導電層１０８［３］を電気的に接続させるため、導電層１１３［２］が導電層１０８［３］と重なる領域に開口１２２を設けているが、半導体装置１００Ａａは、導電層１１３［２］と導電層１０８［３］を電気的に接続させる必要がないため、開口１２２の形成が不要である。よって、半導体装置１００Ａａは、半導体装置１００Ａよりも占有面積を低減できる。

【0195】

半導体装置１００Ａａは、導電層１０８［３］と重なる領域において、絶縁層１１５、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２７が設けられている。開口１２７は、開口１２１と同じ工程で形成できる。また、絶縁層１１５上に開口１２７を覆う導電層１３２が設けられている。導電層１３２は、導電層１１６と同じ材料を用いて同じ工程で形成できる。導電層１３２は開口１２７の底部において導電層１０８［３］と電気的に接続する。また、半導体装置１００Ａａでは、導電層１９３は導電層１３２と重なる開口において導電層１３２と電気的に接続する。

【0196】

なお、半導体装置１００Ａａを用いて示した技術思想は、後述する半導体装置１００Ｂおよび半導体装置１００Ｃなどにも適用できる。

【0197】

また、トランジスタ１０［１］、トランジスタ１０［２］、およびトランジスタ１０［３］のそれぞれを、並列に接続された複数のトランジスタで構成してもよい。図１５に半導体装置１００Ａの回路構成例を示す。

【0198】

図１５では、トランジスタ１０［１］が並列に接続されたｅ個（ｅは２以上の整数）のトランジスタ１０（トランジスタ１０［１］１、トランジスタ１０［１］２乃至トランジスタ１０［１］ｅ）で構成される例を示している。また、図１５では、トランジスタ１０［２］が並列に接続されたｆ個（ｆは２以上の整数）のトランジスタ１０（トランジスタ１０［２］１、トランジスタ１０［２］２乃至トランジスタ１０［２］ｆ）で構成される例を示している。また、図１５では、トランジスタ１０［３］が並列に接続されたｇ個（ｇは２以上の整数）のトランジスタ１０（トランジスタ１０［３］１、トランジスタ１０［３］２乃至トランジスタ１０［３］ｇ）で構成される例を示している。なお、ｅ、ｆ、およびｇは、それぞれが同数であってもよいし、異なった数であってもよい。また、ｅ、ｆ、およびｇのうち２つが同数であってもよい。

【0199】

トランジスタ１０［１］に含まれるトランジスタの並列数を増やすことで、半導体装置１００Ａの動作速度を高めることができる。すなわち、端子ＩＮに信号（電位）が入力されてから、該信号に応じた信号が端子ＯＵＴから出力されるまでの時間（遅延時間）を短くすることができる。

【0200】

本発明の一態様に係る半導体装置１００Ａは、高い入力インピーダンスと低い出力インピーダンスを有する半導体装置である。トランジスタ１０［２］の並列数を増やすことで、半導体装置１００Ａの端子ＯＵＴから電位Ｈを出力する時の出力インピーダンスをより低くすることができる。また、トランジスタ１０［３］の並列数を増やすことで、半導体装置１００Ａの端子ＯＵＴから電位Ｌを出力する時の出力インピーダンスをより低くすることができる。

【0201】

また、本発明の一態様に係るトランジスタ１０を図１６（Ａ）乃至（Ｃ）それぞれに示すインバータ回路に用いてもよい。図１６（Ａ）乃至（Ｃ）に示すインバータ回路は、１つの入力端子（端子ＩＮ）と１つの出力端子（端子ＯＵＴ）を有する。

【0202】

図１６（Ａ）に示すインバータ回路は、半導体装置１００Ａのトランジスタ１０［２］およびトランジスタ１０［３］の接続構成と似た構成を有する。図１６（Ａ）に示すインバータ回路は、トランジスタ１０［２］のゲートおよびソースまたはドレインの一方が導電層１０８［２］と電気的に接続され、ソースまたはドレインの他方が、端子ＯＵＴおよびトランジスタ１０［３］のソースまたはドレインの一方と電気的に接続される。また、トランジスタ１０［３］のソースまたはドレインの他方が導電層１９３と電気的に接続され、トランジスタ１０［３］のゲートが端子ＩＮと電気的に接続される。

【0203】

図１６（Ａ）に示すインバータ回路は、端子ＩＮに電位Ｌが供給された場合に、端子ＯＵＴに供給される電位が電位Ｈよりもトランジスタ１０［２］のＶｔｈ分低い電位になる。また、端子ＩＮに電位Ｈが供給された場合に、導電層１０８［２］と導電層１９３の間に貫通電流が生じやすい。ただし、図１６（Ａ）に示すインバータ回路は、インバータ回路を構成するトランジスタの数を減らすことができる。また、図１６（Ａ）に示すインバータ回路に含まれるトランジスタとして、本発明の一態様に係る縦チャネル型のトランジスタを用いることで、占有面積の少ないインバータ回路を実現できる。

【0204】

なお、半導体装置１００Ａにおいて出力電位の低下が許容できるのであれば、トランジスタ１０［２］の容量Ｃ２をトランジスタ１０［２］のソース側（端子ＯＵＴ側）に設け、容量Ｃ１をトランジスタ１０［２］のドレイン側に設けてもよい。この場合、導電層１０８［２］が導電層１９２（端子ＯＵＴ）と電気的に接続され、導電層１１３［２］に電位Ｈ（ＶＤＤ）が供給される。なお、当該技術思想は、半導体装置１００Ａだけでなく、半導体装置１００Ａａ、ならびに、後述する半導体装置１００Ｂおよび半導体装置１００Ｃなどにも適用できる。

【0205】

図１６（Ｂ）に示すインバータ回路は、図８（Ａ）に示す半導体装置１００Ａが有するトランジスタ１０［１］のソースまたはドレインの一方をトランジスタ１０［１］のゲートと電気的に接続し、端子ＩＮＢを設けない構成を有する。具体的には、導電層１９１（または導電層１１３［１］）が導電層１１６［１］と電気的に接続された構成を有する。

【0206】

図１６（Ｂ）に示すインバータ回路は、端子ＩＮに電位Ｈが供給された場合に、導電層１０８［２］と導電層１９３間に貫通電流が生じやすい。その一方で、ブートストラップ容量（容量Ｃｂ）を有することで、端子ＩＮに電位Ｌが供給された場合に、端子ＯＵＴから確実に電位Ｈを出力できる。また、図８（Ａ）に示す半導体装置１００Ａよりも入力端子の数が少ないため、より占有面積の少ないインバータ回路を実現できる。

【0207】

図１６（Ｃ）に示すインバータ回路は、図１６（Ｂ）に示す半導体装置１００Ａからトランジスタ１０［１］を除き、図１６（Ａ）に示すインバータ回路の構成を付加した構成を有する。図１６（Ｃ）に示すインバータ回路は、トランジスタ１０［２］のソースまたはドレインの一方が、導電層１０８［２］、トランジスタ１０［４］のソースまたはドレインの一方、およびトランジスタ１０［４］のゲートと電気的に接続される。また、トランジスタ１０［２］のゲートが、容量Ｃｂの一方の端子、トランジスタ１０［４］のソースまたはドレインの他方、およびトランジスタ１０［５］のソースまたはドレインの一方と電気的に接続される。また、トランジスタ１０［５］のソースまたはドレインの他方がトランジスタ１０［３］のソースまたはドレインの他方および導電層１９３と電気的に接続される。また、トランジスタ１０［３］のゲートとトランジスタ１０［５］のゲートが端子ＩＮと電気的に接続される。

【0208】

図１６（Ｃ）に示すインバータ回路に含まれるトランジスタとして、本発明の一態様に係る縦チャネル型のトランジスタを用いることが好ましい。少なくとも、図１６（Ｃ）に示すインバータ回路のトランジスタ１０［２］に本発明の一態様に係る縦チャネル型のトランジスタを用いることが好ましい。具体的には、トランジスタ１０［２］のソースまたはドレインの一方とゲートとの間に容量Ｃ２が配置され、トランジスタ１０［２］のソースまたはドレインの他方とゲートとの間に容量Ｃ１が配置されるように本発明の一態様に係るトランジスタを配置すればよい。

【0209】

容量Ｃ２よりも容量値が大きい容量Ｃ１をトランジスタ１０［２］のソースまたはドレインの他方とゲートとの間に配置することで、容量Ｃ１を容量Ｃｂとして用いることができる。よって、容量Ｃｂを別途設ける必要がなくなり、占有面積の少ないインバータ回路を実現できる。

【0210】

図１６（Ｃ）に示すインバータ回路は、端子ＩＮに電位Ｈが供給された場合に、導電層１０８［２］と導電層１９３間に貫通電流が生じやすい。その一方で、ブートストラップ容量（容量Ｃｂ）を有することで、端子ＩＮに電位Ｌが供給された場合に、端子ＯＵＴから確実に電位Ｈを出力できる。

【0211】

＜ＮＡＮＤ回路＞
トランジスタ１０を用いた論理回路の構成例として、ＮＡＮＤ回路（「否定論理積回路」ともいう。）として機能する半導体装置１００Ｂの構成例を説明する。半導体装置１００Ｂは、本発明の一態様に係る半導体装置である。

【0212】

図１７は半導体装置１００Ｂの平面図である。図１８（Ａ）は、図１７にＡ１－Ａ２－Ａ３を通る一点鎖線で示した部位の断面図である。図１８（Ｂ）は、図１７にＡ４－Ａ５を通る一点鎖線で示した部位の断面図である。図１９は、図１７にＡ２－Ａ６を通る一点鎖線で示した部位の断面図である。図２１（Ａ）および図２１（Ｂ）は、半導体装置１００Ｂの等価回路図である。図２２（Ａ）は、ＮＡＮＤ回路の回路記号である。また、図２２（Ｂ）は、端子ＩＮ１および端子ＩＮ２に入力される信号と、端子ＯＵＴに出力される信号の組み合わせを示す図である。図２２（Ｃ）に、ＮＡＮＤ回路、ＮＯＴ回路、およびＡＮＤ回路の回路記号を示す。

【0213】

まず、図２１（Ａ）の等価回路図を用いて、半導体装置１００Ｂの回路構成例について説明する。

【0214】

半導体装置１００Ｂは、トランジスタ１０［１］、トランジスタ１０［２］、トランジスタ１０［３］、トランジスタ１０［４］、トランジスタ１０［５］、およびトランジスタ１０［６］と、容量Ｃｂａおよび容量Ｃｂｂと、を有する。また、半導体装置１００Ｂは、４つの入力端子（端子ＩＮ１、端子ＩＮ１Ｂ、端子ＩＮ２、端子ＩＮ２Ｂ）と１つの出力端子（端子ＯＵＴ）を有する（図２１（Ａ）参照）。端子ＩＮ１には電位Ｈまたは電位Ｌが入力され、端子ＩＮ１Ｂには端子ＩＮ１の反転信号が入力される。また、端子ＩＮ２には電位Ｈまたは電位Ｌが入力され、端子ＩＮ２Ｂには端子ＩＮ２の反転信号が入力される。

【0215】

なお、本明細書などでは、端子ＩＮおよび端子ＩＮＢと同様に、端子ＩＮ１、端子ＩＮ１Ｂ、端子ＩＮ２、および端子ＩＮ２Ｂに供給される信号を「入力信号」ともいう。

【0216】

トランジスタ１０［１］のソースまたはドレインの一方は端子ＩＮ１Ｂと電気的に接続される。また、トランジスタ１０［１］のゲートは導電層１１６［１］と電気的に接続される。また、トランジスタ１０［１］のソースまたはドレインの他方は、容量Ｃｂａの一方の端子およびトランジスタ１０［２］のゲートと電気的に接続される。トランジスタ１０［１］のソースまたはドレインの他方、容量Ｃｂａの一方の端子、およびトランジスタ１０［２］のゲートが電気的に接続される領域がノードＦＮａとして機能する。

【0217】

トランジスタ１０［２］のソースまたはドレインの一方は導電層１０８［２］と電気的に接続される。トランジスタ１０［２］のソースまたはドレインの他方は、容量Ｃｂａの他方端子、端子ＯＵＴ、およびトランジスタ１０［３］のソースまたはドレインの一方と電気的に接続される。また、トランジスタ１０［３］のソースまたはドレインの他方は、トランジスタ１０［４］のソースまたはドレインの一方と電気的に接続される。また、トランジスタ１０［４］のソースまたはドレインの他方は、導電層１９３と電気的に接続される。また、トランジスタ１０［３］のゲートは端子ＩＮ１と電気的に接続され、トランジスタ１０［４］のゲートは端子ＩＮ２と電気的に接続される。

【0218】

トランジスタ１０［５］のソースまたはドレインの一方は端子ＩＮ２Ｂと電気的に接続される。また、トランジスタ１０［５］のゲートは導電層１１６［５］と電気的に接続される。また、トランジスタ１０［５］のソースまたはドレインの他方は、容量Ｃｂｂの一方の端子およびトランジスタ１０［６］のゲートと電気的に接続される。トランジスタ１０［５］のソースまたはドレインの他方、容量Ｃｂｂの一方の端子、およびトランジスタ１０［６］のゲートが電気的に接続される領域がノードＦＮｂとして機能する。

【0219】

トランジスタ１０［６］のソースまたはドレインの一方は導電層１０８［６］と電気的に接続される。トランジスタ１０［６］のソースまたはドレインの他方は、容量Ｃｂｂの他方の端子、端子ＯＵＴ、およびトランジスタ１０［３］のソースまたはドレインの一方と電気的に接続される。

【0220】

半導体装置１００Ｂは、端子ＩＮ１および端子ＩＮ２に入力された信号の組み合わせによって、端子ＯＵＴに出力される信号が決定される。よって、半導体装置１００Ｂの回路記号を示す図２２（Ａ）および図２２（Ｃ）では、端子ＩＮ１Ｂおよび端子ＩＮ２Ｂの記載は省略している。

【0221】

図２２（Ｂ）に示すように、半導体装置１００Ｂでは、端子ＩＮ１および端子ＩＮ２に電位Ｈが入力されると、端子ＯＵＴに電位Ｌが出力される。また、端子ＩＮ１および端子ＩＮ２の一方または双方に電位Ｌが入力されると、端子ＯＵＴに電位Ｈが出力される。

【0222】

また、ＮＡＮＤ回路である半導体装置１００Ｂの端子ＯＵＴに、ＮＯＴ回路である半導体装置１００Ａの端子ＩＮを接続することで、ＡＮＤ回路を実現できる（図２２（Ｃ）参照）。

【0223】

図２１（Ａ）に示すように、半導体装置１００Ｂは、ｎチャネル型トランジスタのみで構成される単極性のＮＡＮＤ回路である。半導体装置１００Ｂの構成にｐチャネル型トランジスタを用いないため、製造コストを低減できる。また、ｐチャネル型トランジスタを形成するための工程が不要であるため、製造期間が短縮され、歩留まりも向上する。なお、必要に応じて半導体装置１００Ｂにｐチャネル型トランジスタを用いてもよい。

【0224】

次に、図１７乃至図１９を用いて半導体装置１００Ｂの平面構成例および積層構成例について説明する。

【0225】

半導体装置１００Ｂは、絶縁層１０２の上に導電層１０８［１］、導電層１０８［２］、導電層１０８［３］、導電層１０８［４］、導電層１０８［５］、および導電層１０８［６］を有する（図１８（Ａ）、（Ｂ）および図１９参照）。導電層１０８［１］乃至導電層１０８［６］は、前述した導電層１０８と同様に形成できる。また、絶縁層１１１の上に導電層１１３［１］、導電層１１３［２］、導電層１１３［３］、導電層１１３［４］、および導電層１１３［５］を有する。導電層１１３［１］乃至導電層１１３［５］は、前述した導電層１１３と同様に形成できる。

【0226】

また、半導体装置１００Ｂは、導電層１０８［１］と重なる領域に開口１１２［１］を有し、導電層１０８［２］と重なる領域に開口１１２［２］を有し、導電層１０８［３］と重なる領域に開口１１２［３］を有し、導電層１０８［４］と重なる領域に開口１１２［４］を有し、導電層１０８［５］と重なる領域に開口１１２［５］を有し、導電層１０８［６］と重なる領域に開口１１２［６］を有する。開口１１２［１］乃至開口１１２［６］は、前述した開口１１２と同様に形成できる。

【0227】

また、半導体装置１００Ｂは、導電層１１３［１］および導電層１０８［１］の上に、開口１１２［１］と重なる領域を有する半導体層１１４［１］を有し、絶縁層１１５の上に、半導体層１１４［１］と重なる領域を有する導電層１１６［１］を有する。また、半導体装置１００Ｂは、導電層１１３［２］および導電層１０８［２］の上に、開口１１２［２］と重なる領域を有する半導体層１１４［２］を有し、絶縁層１１５の上に、半導体層１１４［２］と重なる領域を有する導電層１１６［２］を有する。

【0228】

また、半導体装置１００Ｂは、導電層１１３［３］および導電層１０８［３］の上に、開口１１２［３］と重なる領域を有する半導体層１１４［３］を有し、絶縁層１１５の上に、半導体層１１４［３］と重なる領域を有する導電層１１６［３］を有する。また、半導体装置１００Ｂは、導電層１１３［４］および導電層１０８［４］の上に、開口１１２［４］と重なる領域を有する半導体層１１４［４］を有し、絶縁層１１５の上に、半導体層１１４［４］と重なる領域を有する導電層１１６［４］を有する。

【0229】

また、半導体装置１００Ｂは、導電層１１３［５］および導電層１０８［５］の上に、開口１１２［５］と重なる領域を有する半導体層１１４［５］を有し、絶縁層１１５の上に、半導体層１１４［５］と重なる領域を有する導電層１１６［５］を有する。また、半導体装置１００Ｂは、導電層１１３［２］および導電層１０８［６］の上に、開口１１２［６］と重なる領域を有する半導体層１１４［６］を有し、絶縁層１１５の上に、半導体層１１４［６］と重なる領域を有する導電層１１６［６］を有する。

【0230】

半導体層１１４［１］乃至半導体層１１４［６］は、前述した半導体層１１４と同様に形成できる。導電層１１６［１］乃至導電層１１６［６］は、前述した導電層１１６と同様に形成できる。

【0231】

また、半導体装置１００Ｂは、導電層１０８［１］と重なる領域において、絶縁層１１５、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２１が設けられている（図１７および図１８（Ａ）参照）。開口１２１において、導電層１１６［２］は導電層１０８［１］と電気的に接続する。

【0232】

また、半導体装置１００Ｂは、導電層１０８［２］と重なる領域において、絶縁層１１５、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２５が設けられている（図１７および図１８（Ａ）参照）。開口１２５において、導電層１１６［７］は導電層１０８［２］と電気的に接続する。

【0233】

また、半導体装置１００Ｂは、導電層１０８［５］と重なる領域において、絶縁層１１５、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２４が設けられている（図１７および図１８（Ｂ）参照）。開口１２４において、導電層１１６［６］は導電層１０８［５］と電気的に接続する。

【0234】

また、半導体装置１００Ｂは、導電層１０８［３］と重なる領域において、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２２が設けられている（図１７および図１９参照）。開口１２２において、導電層１１３［２］は導電層１０８［３］と電気的に接続する。

【0235】

また、半導体装置１００Ｂは、導電層１０８［４］と重なる領域において、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２３が設けられている（図１７および図１９参照）。開口１２３において、導電層１１３［３］は導電層１０８［４］と電気的に接続する。

【0236】

また、導電層１１６［２］と導電層１０８［１］を電気的に接続することで、容量Ｃｂａとしてトランジスタ１０［２］の容量Ｃ１を用いることができる。容量Ｃｂａとしてトランジスタ１０［２］の容量Ｃ１を用いることで、容量Ｃｂａを別途設ける必要がなくなるため、占有面積の少ない半導体装置を実現できる（図１８（Ａ）参照）。よって、導電層１１６［２］と導電層１０８［１］が電気的に接続することが好ましい。

【0237】

また、導電層１１６［６］と導電層１０８［５］を電気的に接続することで、容量Ｃｂｂとしてトランジスタ１０［６］の容量Ｃ１を用いることができる。容量Ｃｂｂとしてトランジスタ１０［６］の容量Ｃ１を用いることで、容量Ｃｂｂを別途設ける必要がなくなるため、占有面積の少ない半導体装置を実現できる（図１８（Ｂ）参照）。よって、導電層１１６［６］と導電層１０８［５］が電気的に接続することが好ましい。

【0238】

また、半導体装置１００Ｂは、半導体装置１００Ａと同様に絶縁層１１７の上に絶縁層１８７を有する。絶縁層１８７は、下層に形成されたトランジスタ、容量、配線などによって生じた段差を軽減する平坦化層として機能することが好ましい。

【0239】

また、半導体装置１００Ｂは、絶縁層１８７上に導電層１９１、導電層１９２、導電層１９３、および導電層１９４を有する（図１８（Ａ）、（Ｂ）および図１９参照）。導電層１９１乃至導電層１９４は、他の導電層と同様の材料および方法で形成できる。

【0240】

また、半導体装置１００Ｂは、導電層１１３［１］と重なる領域、導電層１１３［２］と重なる領域、導電層１１３［４］と重なる領域、および導電層１１３［５］と重なる領域のそれぞれにおいて、絶縁層１８７、絶縁層１１７、および絶縁層１１５に開口が形成されている。

【0241】

導電層１９１は、導電層１１３［１］と重なる開口において導電層１１３［１］と電気的に接続する。導電層１９２は、導電層１１３［２］と重なる開口において導電層１１３［２］と電気的に接続する。導電層１９３は、導電層１１３［４］と重なる開口において導電層１１３［４］と電気的に接続する。導電層１９４は、導電層１１３［５］と重なる開口において導電層１１３［５］と電気的に接続する。

【0242】

半導体装置１００Ｂにおいて、導電層１９１が端子ＩＮ１Ｂとして機能し、導電層１１６［３］が端子ＩＮ１として機能する。また、導電層１９４が端子ＩＮ２Ｂとして機能し、導電層１１６［４］が端子ＩＮ２として機能し、導電層１９２が端子ＯＵＴとして機能する。

【0243】

図２０は図１７に示す平面構成の変形例である。図２０の平面構成では、導電層１１６［１］が導電層１１６［５］および導電層１１６［７］を兼ねている。また、図２０の平面構成では、導電層１０８［２］が導電層１０８［６］を兼ねている。

【0244】

また、図２０にＡ１－Ａ２－Ａ３を通る一点鎖線で示した部位の断面図が、図１８（Ａ）に示す断面図に相当する。この時、図１８（Ａ）に示す導電層１１６［７］を導電層１１６［１］と読み替えればよい。また、図２０にＡ４－Ａ５を通る一点鎖線で示した部位の断面図が、図１８（Ｂ）に示す断面図に相当する。この時、図１８（Ｂ）に示す導電層１１６［５］を導電層１１６［１］と読み替えればよい。また、図１８（Ｂ）に示す導電層１０８［６］を導電層１０８［２］と読み替えればよい。また、図２０にＡ２－Ａ６を通る一点鎖線で示した部位の断面図が、図１９に示す断面図に相当する。

【0245】

１つの導電層を導電層１１６［１］、導電層１１６［５］、および導電層１１６［７］として用いることで、半導体装置１００Ｂの占有面積をより低減できる。１つの導電層を導電層１０８［２］および導電層１０８［６］として用いることで、半導体装置１００Ｂの占有面積をさらに低減できる。

【0246】

図２１（Ａ）および図２１（Ｂ）の回路図で示す半導体装置１００Ｂにおいて、容量Ｃｂａとしてトランジスタ１０［２］の容量Ｃ１を用いる。このため、トランジスタ１０［２］として本発明の一態様に係るトランジスタ（縦チャネル型のトランジスタ）を用いることが肝要である。また、容量Ｃｂｂとしてトランジスタ１０［６］の容量Ｃ１を用いる。このため、トランジスタ１０［６］として本発明の一態様に係るトランジスタ（縦チャネル型のトランジスタ）を用いることが肝要である。

【0247】

よって、トランジスタ１０［２］およびトランジスタ１０［６］以外のトランジスタを、他の構造を有するトランジスタで構成してもよい。ただし、占有面積が低減された半導体装置を実現するため、半導体装置１００Ｂに本発明の一態様に係るトランジスタを多く用いることが好ましい。よって、半導体装置１００Ｂに含まれる全てのトランジスタに本発明の一態様に係るトランジスタを用いることが好ましい。

【0248】

続いて、半導体装置１００Ｂの動作例について説明する。図２３は半導体装置１００Ｂの動作例を説明するためのタイミングチャートである。図２４（Ａ）、図２４（Ｂ）、図２５（Ａ）、および図２５（Ｂ）は、半導体装置１００Ｂの動作例を説明するための回路図である。

【0249】

導電層１１６［１］、導電層１１６［７］（導電層１０８［２］）、導電層１１６［５］、および導電層１０８［６］には電位Ｈ（ＶＤＤ）が供給され、導電層１９３（導電層１１３［４］）には電位Ｌ（ＶＳＳ）が供給される。初期状態（時刻Ｔ１直前の状態）として、端子ＩＮ１（導電層１１６［３］）に電位Ｈ（端子ＩＮ１Ｂ（導電層１９１および導電層１１３［１］）に電位Ｌ）が供給され、端子ＩＮ２（導電層１１６［４］）に電位Ｈ（端子ＩＮ２Ｂ（導電層１９４および導電層１１３［５］）に電位Ｌ）が供給されているものとする。よって、端子ＯＵＴ（導電層１９２および導電層１１３［２］）が電位Ｈであるものとする。

【0250】

時刻Ｔ１（図２３および図２４（Ａ）参照）において、端子ＩＮ１に電位Ｈ（端子ＩＮ１Ｂに電位Ｌ）が供給されると、トランジスタ１０［３］がオン状態になる。また、ノードＦＮａの電位が電位Ｌになり、トランジスタ１０［２］がオフ状態になる。また、時刻Ｔ１において、端子ＩＮ２に電位Ｈ（端子ＩＮ２Ｂに電位Ｌ）が供給されると、トランジスタ１０［４］がオン状態になる。また、ノードＦＮｂの電位が電位Ｌになり、トランジスタ１０［６］がオフ状態になる。トランジスタ１０［２］およびトランジスタ１０［６］がオフ状態になり、トランジスタ１０［３］およびトランジスタ１０［４］がオン状態になるため、端子ＯＵＴの電位が電位Ｌになる。

【0251】

時刻Ｔ２（図２３および図２４（Ｂ）参照）において、端子ＩＮ２Ｂに電位Ｈ（端子ＩＮ２に電位Ｌ）が供給されると、トランジスタ１０［４］がオフ状態になる。また、ノードＦＮｂの電位が、電位Ｈからトランジスタ１０［５］のＶｔｈ分低い電位（電位Ｈ－Ｖｔｈ）になる。ここで、電位Ｈ－Ｖｔｈの値は、Ｖｔｈ以上とする。よって、トランジスタ１０［６］がオン状態となり、端子ＯＵＴの電位が上昇する。時刻Ｔ２では、ノードＦＮｂの電位（トランジスタ１０［６］のゲート電位）が電位Ｈ－Ｖｔｈであるので、端子ＯＵＴの電位が電位Ｈ－Ｖｔｈ－Ｖｔｈになる。

【0252】

また、端子ＯＵＴとノードＦＮｂは容量Ｃｂｂを介して接続（容量結合）している。よって、端子ＯＵＴの電位上昇に伴って、ノードＦＮｂの電位も上昇する。ノードＦＮｂの電位が上昇すると、トランジスタ１０［５］がオフ状態になり、ノードＦＮｂがフローティング状態になる。容量Ｃｂｂはブートストラップ容量として機能する。端子ＯＵＴとノードＦＮｂを容量Ｃｂｂで容量結合することにより、ノードＦＮｂの電位が電位Ｈ－Ｖｔｈ＋電位Ｈ（２×電位Ｈ－Ｖｔｈ）まで上昇する（時刻Ｔ２ａ。図２３および図２５（Ａ）参照）。当該電位は電位Ｈ＋Ｖｔｈよりも高い電位であるため、端子ＯＵＴの電位を電位Ｈとすることができる。

【0253】

時刻Ｔ３において端子ＩＮ１に電位Ｌが供給され、端子ＩＮ２に電位Ｈが供給される場合は、トランジスタ１０［２］を介して端子ＯＵＴに電位Ｈが供給される。時刻Ｔ４において端子ＩＮ１および端子ＩＮ２ともに電位Ｌが供給される場合も、端子ＯＵＴに電位Ｈが供給される。

【0254】

時刻Ｔ５において端子ＩＮ１および端子ＩＮ２ともに電位Ｈが供給されると、トランジスタ１０［２］およびトランジスタ１０［６］がオフ状態になり、トランジスタ１０［３］およびトランジスタ１０［４］がオン状態になり、端子ＯＵＴに電位Ｌが供給される（図２３および図２５（Ｂ）参照）。

【0255】

前述した通り、本発明の一態様に係る半導体装置１００Ｂは、端子ＩＮ１および端子ＩＮ２に入力された信号の組み合わせによって、端子ＯＵＴに出力される信号を決定する機能を有する。または、半導体装置１００Ｂは、端子ＩＮ１Ｂおよび端子ＩＮ２Ｂに入力された信号の組み合わせによって、端子ＯＵＴに出力される信号を決定する機能を有するともいえる。また、本発明の一態様に係る半導体装置１００Ｂは、ブートストラップ容量として機能する容量Ｃｂａおよび容量Ｃｂｂを備えることで、端子ＯＵＴの電位を確実に電位Ｈとすることができる。

【0256】

半導体装置１００Ｂを構成するトランジスタにトランジスタ１０を用いることで、半導体装置１００Ｂの占有面積を低減できる。また、半導体装置１００Ｂを構成するトランジスタにトランジスタ１０を用いることで、容量Ｃｂａおよび容量Ｃｂｂとして容量Ｃ１を用いることができる。よって、容量Ｃｂａおよび容量Ｃｂｂを別途設ける必要が無くなり、半導体装置１００Ｂの占有面積をさらに低減できる。

【0257】

また、本発明の一態様に係る半導体装置１００Ｂは、入力端子として端子ＩＮ１および端子ＩＮ１Ｂを備え、端子ＩＮ１Ｂに端子ＩＮ１の反転信号を入力することにより、導電層１１６［７］（導電層１０８［２］）と導電層１９３（導電層１１３［４］）間の貫通電流を著しく低減できる。また、入力端子として端子ＩＮ２および端子ＩＮ２Ｂを備え、端子ＩＮ２Ｂに端子ＩＮ２の反転信号を入力することにより、導電層１０８［６］と導電層１９３（導電層１１３［４］）間の貫通電流を著しく低減できる。よって、消費電力が低減された半導体装置１００Ｂを実現できる。

【0258】

半導体装置１００Ｂをより確実に動作させるため、ノードＦＮａと導電層１１６［１］間に生じる寄生容量の容量値は、容量Ｃｂａの容量値より少ない方が好ましい。よって、トランジスタ１０［１］において、容量Ｃ１が端子ＩＮ１Ｂと導電層１１６［１］の間に配置され、容量Ｃ２がノードＦＮａと導電層１１６［１］の間に配置されることが好ましい（図２６参照）。よって、導電層１１６［２］が導電層１０８［１］と電気的に接続することが好ましい。また、導電層１１３［１］が導電層１９１と電気的に接続することが好ましい。

【0259】

同様に、ノードＦＮｂと導電層１１６［５］間に生じる寄生容量の容量値は、容量Ｃｂｂの容量値より少ない方が好ましい。よって、トランジスタ１０［５］において、容量Ｃ１が端子ＩＮ２Ｂと導電層１１６［５］の間に配置され、容量Ｃ２がノードＦＮｂと導電層１１６［５］の間に配置されることが好ましい。よって、導電層１１６［６］が導電層１０８［５］と電気的に接続することが好ましい。また、導電層１１３［５］が導電層１９４と電気的に接続することが好ましい。

【0260】

また、トランジスタ１０［３］において、容量Ｃ１と容量Ｃ２は入れ替わってもよい。なお、トランジスタ１０［３］はトランジスタ１０［４］側がソースとして機能し、端子ＯＵＴ側がドレインとして機能する。トランジスタ１０［３］のオン状態とオフ状態をより確実に保持するため、容量Ｃ１をソース側に配置し、容量Ｃ２をドレイン側に配置することが好ましい。よって、導電層１１３［３］が導電層１０８［４］と電気的に接続することが好ましい。また、導電層１０８［３］が導電層１１３［２］と電気的に接続することが好ましい。

【0261】

また、トランジスタ１０［４］において、容量Ｃ１と容量Ｃ２は入れ替わってもよい。なお、トランジスタ１０［４］は導電層１９３側がソースとして機能し、トランジスタ１０［３］側がドレインとして機能する。トランジスタ１０［４］のオン状態とオフ状態をより確実に保持するため、容量Ｃ１をソース側に配置し、容量Ｃ２をドレイン側に配置することが好ましい。よって、導電層１１３［４］が導電層１９３と電気的に接続することが好ましい。また、導電層１０８［４］が導電層１１３［３］と電気的に接続することが好ましい。

【0262】

なお、容量Ｃｂａとしてトランジスタ１０［２］の容量Ｃ１を用いることにより、トランジスタ１０［２］の容量Ｃ２は、導電層１０８［２］とノードＦＮａの間に配置される。容量Ｃｂｂとしてトランジスタ１０［６］の容量Ｃ１を用いることにより、トランジスタ１０［６］の容量Ｃ２は、導電層１０８［６］とノードＦＮｂの間に配置される。

【0263】

また、図１５を用いて説明した半導体装置１００Ａの回路構成例のように、トランジスタ１０［１］乃至トランジスタ１０［６］の一部もしくは全部を、並列に接続された複数のトランジスタで構成してもよい。

【0264】

また、本発明の一態様に係るトランジスタ１０を図２７（Ａ）に示すＮＡＮＤ回路に用いてもよい。図２７（Ａ）に示すＮＡＮＤ回路は、２つの入力端子（端子ＩＮ１、端子ＩＮ２）と１つの出力端子（端子ＯＵＴ）を有する。

【0265】

図２７（Ａ）に示すＮＡＮＤ回路は、半導体装置１００Ｂからトランジスタ１０［５］およびトランジスタ１０［６］を除き、トランジスタ１０［１］のソースまたはドレインの一方をトランジスタ１０［１］のゲートと電気的に接続した構成を有する。

【0266】

図２７（Ａ）に示すＮＡＮＤ回路は、端子ＩＮ１と端子ＩＮ２の双方に電位Ｈが供給される場合、導電層１０８［２］と導電層１９３間に貫通電流が生じやすい。その一方で、ブートストラップ容量（容量Ｃｂａ）を有することで、端子ＩＮ１および端子ＩＮ２の一方または双方に電位Ｌが供給された場合に、端子ＯＵＴから確実に電位Ｈを出力できる。また、図２１（Ａ）に示す半導体装置１００Ｂよりも回路を構成するトランジスタ数が少ないため、占有面積の少ないＮＡＮＤ回路を実現できる。

【0267】

また、図２７（Ａ）に示すＮＡＮＤ回路に含まれるトランジスタとして、本発明の一態様に係る縦チャネル型のトランジスタを用いることが好ましい。本発明の一態様に係る縦チャネル型のトランジスタを用いることで、占有面積の少ないＮＡＮＤ回路を実現できる。

【0268】

加えて、少なくとも、図２７（Ａ）に示すＮＡＮＤ回路のトランジスタ１０［２］に本発明の一態様に係る縦チャネル型のトランジスタを用いることが好ましい。具体的には、図２７（Ｂ）に示すようにトランジスタ１０［２］のソースまたはドレインの一方とゲートとの間に容量Ｃ２が配置され、トランジスタ１０［２］のソースまたはドレインの他方とゲートとの間に容量Ｃ１が配置されるように本発明の一態様に係るトランジスタを配置すればよい。

【0269】

容量Ｃ２よりも容量値が大きい容量Ｃ１をトランジスタ１０［２］のソースまたはドレインの他方とゲートとの間に配置することで、容量Ｃ１を容量Ｃｂａとして用いることができる。よって、容量Ｃｂａを別途設ける必要がなくなり、占有面積の少ないＮＡＮＤ回路を実現できる。

【0270】

＜ＮＯＲ回路＞
トランジスタ１０を用いた論理回路の構成例として、ＮＯＲ回路（「否定論理和回路」ともいう。）として機能する半導体装置１００Ｃの構成例を説明する。半導体装置１００Ｃは、本発明の一態様に係る半導体装置である。

【0271】

図２８は半導体装置１００Ｃの平面図である。図２９（Ａ）は、図２８にＡ１－Ａ２を通る一点鎖線で示した部位の断面図である。図２９（Ｂ）は、図２８にＡ３－Ａ４を通る一点鎖線で示した部位の断面図である。図３０（Ａ）は、図２８にＡ５－Ａ６を通る一点鎖線で示した部位の断面図である。図３０（Ｂ）は、図２８にＡ７－Ａ８を通る一点鎖線で示した部位の断面図である。図３１は、図２８にＡ９－Ａ１０を通る一点鎖線で示した部位の断面図である。図３３（Ａ）および図３３（Ｂ）は、半導体装置１００Ｂの等価回路図である。図３４（Ａ）は、ＮＯＲ回路の回路記号である。また、図３４（Ｂ）は、端子ＩＮ１および端子ＩＮ２に入力される信号と、端子ＯＵＴに出力される信号の組み合わせを示す図である。図３４（Ｃ）に、ＮＯＲ回路、ＮＯＴ回路、およびＯＲ回路の回路記号を示す。

【0272】

まず、図３３（Ａ）の等価回路図を用いて、半導体装置１００Ｃの回路構成例について説明する。

【0273】

半導体装置１００Ｃは、トランジスタ１０［１］、トランジスタ１０［２］、トランジスタ１０［３］、トランジスタ１０［４］、トランジスタ１０［５］、およびトランジスタ１０［６］と、容量Ｃｂａおよび容量Ｃｂｂと、を有する。また、半導体装置１００Ｃは、４つの入力端子（端子ＩＮ１、端子ＩＮ１Ｂ、端子ＩＮ２、端子ＩＮ２Ｂ）と１つの出力端子（端子ＯＵＴ）を有する（図３３（Ａ）参照）。端子ＩＮ１には電位Ｈまたは電位Ｌが入力され、端子ＩＮ１Ｂには端子ＩＮ１の反転信号が入力される。また、端子ＩＮ２には電位Ｈまたは電位Ｌが入力され、端子ＩＮ２Ｂには端子ＩＮ２の反転信号が入力される。

【0274】

トランジスタ１０［１］のソースまたはドレインの一方は端子ＩＮ１Ｂと電気的に接続される。また、トランジスタ１０［１］のゲートは導電層１１６［１］と電気的に接続される。また、トランジスタ１０［１］のソースまたはドレインの他方は、容量Ｃｂａの一方の端子およびトランジスタ１０［２］のゲートと電気的に接続される。トランジスタ１０［１］のソースまたはドレインの他方、容量Ｃｂａの一方の端子、およびトランジスタ１０［２］のゲートが電気的に接続される領域がノードＦＮａとして機能する。

【0275】

トランジスタ１０［２］のソースまたはドレインの一方は導電層１０８［２］と電気的に接続される。トランジスタ１０［２］のソースまたはドレインの他方は、容量Ｃｂａの他方の端子、およびトランジスタ１０［４］のソースまたはドレインの一方と電気的に接続される。

【0276】

トランジスタ１０［３］のソースまたはドレインの一方は端子ＩＮ２Ｂと電気的に接続される。また、トランジスタ１０［３］のゲートは導電層１１６［３］と電気的に接続される。また、トランジスタ１０［３］のソースまたはドレインの他方は、容量Ｃｂｂの一方の端子およびトランジスタ１０［４］のゲートと電気的に接続される。トランジスタ１０［３］のソースまたはドレインの他方、容量Ｃｂｂの一方の端子、およびトランジスタ１０［４］のゲートが電気的に接続される領域がノードＦＮｂとして機能する。

【0277】

トランジスタ１０［４］のソースまたはドレインの他方は、容量Ｃｂｂの他方の端子、端子ＯＵＴ、およびトランジスタ１０［５］のソースまたはドレインの一方と電気的に接続される。トランジスタ１０［５］のゲートは端子ＩＮ１と電気的に接続され、ソースまたはドレインの他方は導電層１９６と電気的に接続される。

【0278】

トランジスタ１０［６］のゲートは端子ＩＮ２と電気的に接続され、ソースまたはドレインの一方は、端子ＯＵＴ、およびトランジスタ１０［４］のソースまたはドレインの他方、および容量Ｃｂｂの他方の端子と電気的に接続される。トランジスタ１０［６］のソースまたはドレインの他方は、導電層１９８と電気的に接続される。

【0279】

半導体装置１００Ｃは、端子ＩＮ１および端子ＩＮ２に入力された信号の組み合わせによって、端子ＯＵＴに出力される信号が決定される。よって、半導体装置１００Ｃの回路記号を示す図３４（Ａ）および図３４（Ｃ）では、端子ＩＮ１Ｂおよび端子ＩＮ２Ｂの記載は省略している。

【0280】

図３４（Ｂ）に示すように、半導体装置１００Ｃでは、端子ＩＮ１および端子ＩＮ２のどちらか一方または双方に電位Ｈが入力されると、端子ＯＵＴに電位Ｌが出力される。また、端子ＩＮ１および端子ＩＮ２の双方に電位Ｌが入力されると、端子ＯＵＴに電位Ｈが出力される。

【0281】

また、ＮＯＲ回路である半導体装置１００Ｃの端子ＯＵＴに、ＮＯＴ回路である半導体装置１００Ａの端子ＩＮを接続することで、ＯＲ回路を実現できる（図３４（Ｃ）参照）。

【0282】

図３３（Ａ）に示すように、半導体装置１００Ｃは、ｎチャネル型トランジスタのみで構成される単極性のＮＯＲ回路である。半導体装置１００Ｃの構成にｐチャネル型トランジスタを用いないため、製造コストを低減できる。また、ｐチャネル型トランジスタを形成するための工程が不要であるため、製造期間が短縮され、歩留まりも向上する。なお、必要に応じて半導体装置１００Ｃにｐチャネル型トランジスタを用いてもよい。

【0283】

次に、図２８乃至図３１を用いて半導体装置１００Ｃの平面構成例および積層構成例について説明する。

【0284】

半導体装置１００Ｃは、絶縁層１０２の上に導電層１０８［１］、導電層１０８［２］、導電層１０８［３］、導電層１０８［４］、導電層１０８［５］、および導電層１０８［６］を有する（図２９（Ａ）、図２９（Ｂ）、図３０（Ａ）、図３０（Ｂ）および図３１参照）。導電層１０８［１］乃至導電層１０８［６］は、前述した導電層１０８と同様に形成できる。また、絶縁層１１１の上に導電層１１３［１］乃至導電層１１３［７］を有する。導電層１１３［１］乃至導電層１１３［７］は、前述した導電層１１３と同様に形成できる。

【0285】

また、半導体装置１００Ｃは、導電層１０８［１］と重なる領域に開口１１２［１］を有し、導電層１０８［２］と重なる領域に開口１１２［２］を有し、導電層１０８［３］と重なる領域に開口１１２［３］を有し、導電層１０８［４］と重なる領域に開口１１２［４］を有し、導電層１０８［５］と重なる領域に開口１１２［５］を有し、導電層１０８［６］と重なる領域に開口１１２［６］を有する。開口１１２［１］乃至開口１１２［６］は、前述した開口１１２と同様に形成できる。

【0286】

また、半導体装置１００Ｃは、導電層１１３［１］および導電層１０８［１］の上に、開口１１２［１］と重なる領域を有する半導体層１１４［１］を有し、絶縁層１１５の上に、半導体層１１４［１］と重なる領域を有する導電層１１６［１］を有する。また、半導体装置１００Ｃは、導電層１１３［２］および導電層１０８［２］の上に、開口１１２［２］と重なる領域を有する半導体層１１４［２］を有し、絶縁層１１５の上に、半導体層１１４［２］と重なる領域を有する導電層１１６［２］を有する。

【0287】

また、半導体装置１００Ｃは、導電層１１３［３］および導電層１０８［３］の上に、開口１１２［３］と重なる領域を有する半導体層１１４［３］を有し、絶縁層１１５の上に、半導体層１１４［３］と重なる領域を有する導電層１１６［３］を有する。また、半導体装置１００Ｃは、導電層１１３［４］および導電層１０８［４］の上に、開口１１２［４］と重なる領域を有する半導体層１１４［４］を有し、絶縁層１１５の上に、半導体層１１４［４］と重なる領域を有する導電層１１６［４］を有する。

【0288】

また、半導体装置１００Ｃは、導電層１１３［５］および導電層１０８［５］の上に、開口１１２［５］と重なる領域を有する半導体層１１４［５］を有し、絶縁層１１５の上に、半導体層１１４［５］と重なる領域を有する導電層１１６［５］を有する。また、半導体装置１００Ｃは、導電層１１３［６］および導電層１０８［６］の上に、開口１１２［６］と重なる領域を有する半導体層１１４［６］を有し、絶縁層１１５の上に、半導体層１１４［６］と重なる領域を有する導電層１１６［６］を有する。

【0289】

半導体層１１４［１］乃至半導体層１１４［６］は、前述した半導体層１１４と同様に形成できる。導電層１１６［１］乃至導電層１１６［６］は、前述した導電層１１６と同様に形成できる。

【0290】

また、半導体装置１００Ｃは、導電層１０８［１］と重なる領域において、絶縁層１１５、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２１が設けられている（図２８および図２９（Ａ）参照）。開口１２１において、導電層１１６［２］は導電層１０８［１］と電気的に接続する。

【0291】

また、半導体装置１００Ｃは、導電層１０８［２］と重なる領域において、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２２が設けられている。開口１２２において、導電層１１３［７］は導電層１０８［２］と電気的に接続する（図２８および図３０（Ａ）参照）。

【0292】

また、半導体装置１００Ｃは、導電層１０８［３］と重なる領域において、絶縁層１１５、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２３が設けられている（図２８および図２９（Ｂ）参照）。開口１２３において、導電層１１６［４］は導電層１０８［３］と電気的に接続する。

【0293】

また、半導体装置１００Ｃは、導電層１０８［４］と重なる領域において、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２４が設けられている。開口１２４において、導電層１１３［２］は導電層１０８［４］と電気的に接続する（図２８および図３０（Ａ）参照）。

【0294】

また、半導体装置１００Ｃは、導電層１０８［５］と重なる領域において、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２５が設けられている。開口１２５において、導電層１１３［４］は導電層１０８［５］と電気的に接続する（図２８および図３０（Ｂ）参照）。

【0295】

また、半導体装置１００Ｃは、導電層１０８［６］と重なる領域において、絶縁層１１１、絶縁層１１０、および絶縁層１０９に開口１２６が設けられている。開口１２６において、導電層１１３［４］は導電層１０８［６］と電気的に接続する（図２８および図３０（Ｂ）参照）。導電層１０８［５］と導電層１０８［６］は、導電層１１３［４］を介して電気的に接続される。

【0296】

導電層１１６［２］と導電層１０８［１］を電気的に接続することで、容量Ｃｂａとしてトランジスタ１０［２］の容量Ｃ１を用いることができる。容量Ｃｂａとしてトランジスタ１０［２］の容量Ｃ１を用いることで、容量Ｃｂａを別途設ける必要がなくなるため、占有面積の少ない半導体装置を実現できる（図２９（Ａ）参照）。よって、導電層１１６［２］と導電層１０８［１］が電気的に接続することが好ましい。

【0297】

また、導電層１１６［４］と導電層１０８［３］を電気的に接続することで、容量Ｃｂｂとしてトランジスタ１０［４］の容量Ｃ１を用いることができる。容量Ｃｂｂとしてトランジスタ１０［４］の容量Ｃ１を用いることで、容量Ｃｂｂを別途設ける必要がなくなるため、占有面積の少ない半導体装置を実現できる（図２９（Ｂ）参照）。よって、導電層１１６［４］と導電層１０８［３］が電気的に接続することが好ましい。

【0298】

また、半導体装置１００Ｃは、半導体装置１００Ａおよび半導体装置１００Ｂと同様に絶縁層１１７の上に絶縁層１８７を有する。絶縁層１８７は、下層に形成されたトランジスタ、容量、配線などによって生じた段差を軽減する平坦化層として機能することが好ましい。

【0299】

また、半導体装置１００Ｃは、絶縁層１８７上に導電層１９１乃至導電層１９８を有する（図２８、図２９（Ａ）、図２９（Ｂ）、図３０（Ａ）、図３０（Ｂ）、および図３１参照）。導電層１９１乃至導電層１９８は、他の導電層と同様の材料および方法で形成できる。

【0300】

また、半導体装置１００Ｃは、導電層１１３［１］と重なる領域、導電層１１３［３］と重なる領域、導電層１１３［４］と重なる領域、導電層１１３［５］と重なる領域、導電層１１３［６］と重なる領域、および導電層１１３［７］と重なる領域のそれぞれにおいて、絶縁層１８７、絶縁層１１７、および絶縁層１１５に開口が形成されている。

【0301】

また、半導体装置１００Ｃは、導電層１１６［５］と重なる領域および導電層１１６［６］と重なる領域のそれぞれにおいて、絶縁層１８７および絶縁層１１７に開口が形成されている。

【0302】

導電層１９１は、導電層１１３［１］と重なる開口において導電層１１３［１］と電気的に接続する。導電層１９２は、導電層１１３［４］と重なる開口において導電層１１３［４］と電気的に接続する。導電層１９３は、導電層１１３［７］と重なる開口において導電層１１３［７］と電気的に接続する。

【0303】

導電層１９４は、導電層１１３［３］と重なる開口において導電層１１３［３］と電気的に接続する。導電層１９５は、導電層１１６［５］と重なる開口において導電層１１６［５］と電気的に接続する。導電層１９６は、導電層１１３［５］と重なる開口において導電層１１３［５］と電気的に接続する。

【0304】

導電層１９７は、導電層１１６［６］と重なる開口において導電層１１６［６］と電気的に接続する。導電層１９８は、導電層１１３［６］と重なる開口において導電層１１３［６］と電気的に接続する。

【0305】

半導体装置１００Ｃにおいて、導電層１９１が端子ＩＮ１Ｂとして機能し、導電層１９４が端子ＩＮ２Ｂとして機能し、導電層１９５が端子ＩＮ１として機能し、導電層１９７が端子ＩＮ２として機能し、導電層１９２が端子ＯＵＴとして機能する。

【0306】

図３２は、図２８に示す平面構成の変形例である。図３２にＡ１－Ａ２を通る一点鎖線で示した部位の断面図が、図２９（Ａ）に示す断面図に相当する。また、図３２にＡ３－Ａ４を通る一点鎖線で示した部位の断面図が、図２９（Ｂ）に示す断面図に相当する。図３２にＡ５－Ａ６を通る一点鎖線で示した部位の断面図が、図３０（Ａ）に示す断面図に相当する。図３２にＡ７－Ａ８を通る一点鎖線で示した部位の断面図が、図３０（Ｂ）に示す断面図に相当する。図３２にＡ９－Ａ１０を通る一点鎖線で示した部位の断面図が、図３１に示す断面図に相当する。

【0307】

図３３（Ａ）および図３３（Ｂ）の回路図で示す半導体装置１００Ｃにおいて、容量Ｃｂａとしてトランジスタ１０［２］の容量Ｃ１を用いる。このため、トランジスタ１０［２］として本発明の一態様に係るトランジスタ（縦チャネル型のトランジスタ）を用いることが肝要である。また、容量Ｃｂｂとしてトランジスタ１０［４］の容量Ｃ１を用いる。このため、トランジスタ１０［４］として本発明の一態様に係るトランジスタ（縦チャネル型のトランジスタ）を用いることが肝要である。

【0308】

よって、トランジスタ１０［２］およびトランジスタ１０［４］以外のトランジスタを、他の構造を有するトランジスタで構成してもよい。ただし、占有面積が低減された半導体装置を実現するため、半導体装置１００Ｃに本発明の一態様に係るトランジスタを多く用いることが好ましい。よって、半導体装置１００Ｃに含まれる全てのトランジスタに本発明の一態様に係るトランジスタを用いることが好ましい。

【0309】

続いて、半導体装置１００Ｃの動作例について説明する。図３５は半導体装置１００Ｃの動作例を説明するためのタイミングチャートである。図３６（Ａ）、図３６（Ｂ）、図３７（Ａ）、および図３７（Ｂ）は、半導体装置１００Ｃの動作例を説明するための回路図である。

【0310】

半導体装置１００Ｃにおいて、導電層１１６［１］、導電層１１３［７］（導電層１９３および導電層１０８［２］）、および導電層１１６［３］には電位Ｈ（ＶＤＤ）が供給され、導電層１９６（導電層１１３［５］）および導電層１９８（導電層１１３［６］）には電位Ｌ（ＶＳＳ）が供給される。

【0311】

初期状態（時刻Ｔ１直前の状態）として、端子ＩＮ１（導電層１９５および導電層１１６［５］）に電位Ｌ（端子ＩＮ１Ｂに電位Ｈ）が供給され、端子ＩＮ２に電位Ｌ（端子ＩＮ２Ｂに電位Ｈ）が供給されているものとする。よって、端子ＯＵＴが電位Ｈであるものとする。

【0312】

時刻Ｔ１（図３５および図３６（Ａ）参照）において、端子ＩＮ１に電位Ｈ（端子ＩＮ１Ｂに電位Ｌ）が供給されると、トランジスタ１０［５］がオン状態になる。また、ノードＦＮａの電位が電位Ｌになり、トランジスタ１０［２］がオフ状態になる。また、時刻Ｔ１において、端子ＩＮ２に電位Ｈ（端子ＩＮ２Ｂに電位Ｌ）が供給されると、トランジスタ１０［６］がオン状態になる。また、ノードＦＮｂの電位が電位Ｌになり、トランジスタ１０［４］がオフ状態になる。トランジスタ１０［２］およびトランジスタ１０［４］がオフ状態になり、トランジスタ１０［５］およびトランジスタ１０［６］がオン状態になるため、端子ＯＵＴの電位が電位Ｌになる。

【0313】

時刻Ｔ２（図３５および図３６（Ｂ）参照）において、端子ＩＮ１に電位Ｌ（端子ＩＮ１Ｂに電位Ｈ）が供給されると、トランジスタ１０［５］がオフ状態になる。また、ノードＦＮａの電位が、電位Ｈからトランジスタ１０［１］のＶｔｈ分低い電位（電位Ｈ－Ｖｔｈ）になる。ここで、電位Ｈ－Ｖｔｈの値は、Ｖｔｈ以上とする。よって、トランジスタ１０［２］がオン状態となり、トランジスタ１０［２］のソースまたはドレインの他方の電位が上昇する。時刻Ｔ２では、ノードＦＮａの電位（トランジスタ１０［２］のゲート電位）が電位Ｈ－Ｖｔｈであるので、トランジスタ１０［２］のソースまたはドレインの他方の電位が電位Ｈ－Ｖｔｈ－Ｖｔｈになる。

【0314】

また、時刻Ｔ２において、端子ＩＮ２に電位Ｌ（端子ＩＮ２Ｂに電位Ｈ）が供給されると、トランジスタ１０［６］がオフ状態になる。また、ノードＦＮｂの電位が、電位Ｈからトランジスタ１０［３］のＶｔｈ分低い電位（電位Ｈ－Ｖｔｈ）になる。ここで、電位Ｈ－Ｖｔｈの値は、Ｖｔｈ以上とする。よって、トランジスタ１０［４］がオン状態となり、端子ＯＵＴの電位が上昇する。時刻Ｔ２では、ノードＦＮｂの電位（トランジスタ１０［６］のゲート電位）が電位Ｈ－Ｖｔｈであるので、端子ＯＵＴの電位が電位Ｈ－Ｖｔｈ－Ｖｔｈになる。

【0315】

トランジスタ１０［２］のソースまたはドレインの他方とノードＦＮａは容量Ｃｂａを介して接続（容量結合）している。よって、トランジスタ１０［２］のソースまたはドレインの他方の電位上昇に伴って、ノードＦＮａの電位も上昇する。ノードＦＮａの電位が上昇すると、トランジスタ１０［１］がオフ状態になり、ノードＦＮａがフローティング状態になる。容量Ｃｂａはブートストラップ容量として機能する。トランジスタ１０［２］のソースまたはドレインの他方とノードＦＮａを容量Ｃｂａで容量結合することにより、ノードＦＮａの電位が電位Ｈ－Ｖｔｈ＋電位Ｈ（２×電位Ｈ－Ｖｔｈ）まで上昇する（時刻Ｔ２ａ。図３５および図３７（Ａ）参照）。当該電位は電位Ｈ＋Ｖｔｈよりも高い電位であるため、トランジスタ１０［２］のソースまたはドレインの他方の電位を電位Ｈとすることができる。

【0316】

また、端子ＯＵＴとノードＦＮｂは容量Ｃｂｂを介して接続（容量結合）している。よって、端子ＯＵＴの電位上昇に伴って、ノードＦＮｂの電位も上昇する。ノードＦＮｂの電位が上昇すると、トランジスタ１０［３］がオフ状態になり、ノードＦＮｂがフローティング状態になる。容量Ｃｂｂはブートストラップ容量として機能する。端子ＯＵＴとノードＦＮｂを容量Ｃｂｂで容量結合することにより、ノードＦＮｂの電位が電位Ｈ－Ｖｔｈ＋電位Ｈ（２×電位Ｈ－Ｖｔｈ）まで上昇する。当該電位は電位Ｈ＋Ｖｔｈよりも高い電位であるため、端子ＯＵＴの電位を電位Ｈとすることができる。

【0317】

時刻Ｔ３において端子ＩＮ２に電位Ｈ（端子ＩＮ２Ｂに電位Ｌ）が供給されると、トランジスタ１０［６］がオン状態になる。また、ノードＦＮｂの電位が電位Ｌになり、トランジスタ１０［４］がオフ状態になる。トランジスタ１０［６］を介して端子ＯＵＴと導電層１１３［６］が導通状態になり、端子ＯＵＴに電位Ｌが供給される（図３５および図３７（Ｂ）参照）。

【0318】

前述した通り、本発明の一態様に係る半導体装置１００Ｃは、端子ＩＮ１および端子ＩＮ２に入力された信号の組み合わせによって、端子ＯＵＴに出力される信号を決定する機能を有する。または、半導体装置１００Ｃは、端子ＩＮ１Ｂおよび端子ＩＮ２Ｂに入力された信号の組み合わせによって、端子ＯＵＴに出力される信号を決定する機能を有するともいえる。また、本発明の一態様に係る半導体装置１００Ｃは、ブートストラップ容量として機能する容量Ｃｂａおよび容量Ｃｂｂを備えることで、端子ＯＵＴの電位を確実に電位Ｈとすることができる。

【0319】

半導体装置１００Ｃを構成するトランジスタにトランジスタ１０を用いることで、半導体装置１００Ｃの占有面積を低減できる。また、半導体装置１００Ｃを構成するトランジスタにトランジスタ１０を用いることで、容量Ｃｂａおよび容量Ｃｂｂとして容量Ｃ１を用いることができる。よって、容量Ｃｂａおよび容量Ｃｂｂを別途設ける必要が無くなり、半導体装置１００Ｃの占有面積をさらに低減できる。

【0320】

また、本発明の一態様に係る半導体装置１００Ｃは、入力端子として端子ＩＮ１および端子ＩＮ１Ｂを備え、端子ＩＮ１Ｂに端子ＩＮ１の反転信号を入力することにより、導電層１１３［７］（導電層１０８［２］）と導電層１９６（導電層１１３［５］）間の貫通電流が著しく低減される。また、入力端子として端子ＩＮ２および端子ＩＮ２Ｂを備え、端子ＩＮ２Ｂに端子ＩＮ２の反転信号を入力することにより、導電層１１３［７］（導電層１０８［２］）と導電層１９３（導電層１１３［６］）間の貫通電流を著しく低減できる。よって、消費電力が低減された半導体装置１００Ｃを実現できる。

【0321】

半導体装置１００Ｃをより確実に動作させるため、ノードＦＮａと導電層１１６［１］間に生じる寄生容量の容量値は、容量Ｃｂａの容量値より少ない方が好ましい。よって、トランジスタ１０［１］において、容量Ｃ１が端子ＩＮ１Ｂと導電層１１６［１］の間に配置され、容量Ｃ２がノードＦＮａと導電層１１６［１］の間に配置されることが好ましい（図３８参照）。よって、導電層１１６［２］が導電層１０８［１］と電気的に接続することが好ましい（図２９（Ａ）参照）。また、導電層１１３［１］が導電層１９１と電気的に接続することが好ましい。

【0322】

同様に、ノードＦＮｂと導電層１１６［３］間に生じる寄生容量の容量値は、容量Ｃｂｂの容量値より少ない方が好ましい。よって、トランジスタ１０［３］において、容量Ｃ１が端子ＩＮ２Ｂと導電層１１６［３］の間に配置され、容量Ｃ２がノードＦＮｂと導電層１１６［３］の間に配置されることが好ましい。よって、導電層１１６［４］が導電層１０８［３］と電気的に接続することが好ましい（図２９（Ｂ）参照）。また、導電層１１３［３］が導電層１９４と電気的に接続することが好ましい。

【0323】

また、トランジスタ１０［５］において、容量Ｃ１と容量Ｃ２は入れ替わってもよい。なお、トランジスタ１０［５］はトランジスタ１０［４］側がドレインとして機能し、導電層１９６側がソースとして機能する。トランジスタ１０［５］のオン状態とオフ状態をより確実に保持するため、容量Ｃ１をソース側に配置し、容量Ｃ２をドレイン側に配置することが好ましい。よって、導電層１１３［４］が導電層１０８［５］と電気的に接続することが好ましい。また、導電層１９６が導電層１１３［５］と電気的に接続することが好ましい。

【0324】

また、トランジスタ１０［６］において、容量Ｃ１と容量Ｃ２は入れ替わってもよい。なお、トランジスタ１０［６］はトランジスタ１０［４］側がドレインとして機能し、導電層１９８側がソースとして機能する。トランジスタ１０［６］のオン状態とオフ状態をより確実に保持するため、容量Ｃ１をソース側に配置し、容量Ｃ２をドレイン側に配置することが好ましい。よって、導電層１１３［４］が導電層１０８［６］と電気的に接続することが好ましい（図３０（Ｂ）参照）。また、導電層１９８が導電層１１３［６］と電気的に接続することが好ましい。

【0325】

なお、容量Ｃｂａとしてトランジスタ１０［２］の容量Ｃ１を用いることにより、トランジスタ１０［２］の容量Ｃ２は、導電層１０８［２］とノードＦＮａの間に配置される。容量Ｃｂｂとしてトランジスタ１０［６］の容量Ｃ１を用いることにより、トランジスタ１０［６］の容量Ｃ２は、導電層１０８［６］とノードＦＮｂの間に配置される。

【0326】

また、図１５を用いて説明した半導体装置１００Ａの回路構成例のように、トランジスタ１０［１］乃至トランジスタ１０［６］の一部もしくは全部を、並列に接続された複数のトランジスタで構成してもよい。

【0327】

また、本発明の一態様に係るトランジスタ１０を図３９（Ａ）に示すＮＯＲ回路に用いてもよい。図３９（Ａ）に示すＮＯＲ回路は、２つの入力端子（端子ＩＮ１、端子ＩＮ２）と１つの出力端子（端子ＯＵＴ）を有する。

【0328】

図３９（Ａ）に示すＮＯＲ回路は、半導体装置１００Ｃからトランジスタ１０［３］およびトランジスタ１０［４］を除き、トランジスタ１０［１］のソースまたはドレインの一方をトランジスタ１０［１］のゲートと電気的に接続した構成を有する。また、導電層１１３［２］、導電層１０８［５］、導電層１０８［６］、および導電層１９２が電気的に接続される（図示せず）。

【0329】

図３９（Ａ）に示すＮＯＲ回路は、端子ＩＮ１に電位Ｈが供給された場合に、導電層１０８［２］と導電層１９６間に貫通電流が生じやすい。その一方で、ブートストラップ容量（容量Ｃｂａ）を有することで、端子ＩＮ１に電位Ｌが供給された場合に、端子ＯＵＴから確実に電位Ｈを出力できる。また、半導体装置１００Ｃよりも回路を構成するトランジスタ数が少ないため、占有面積の少ないＮＯＲ回路を実現できる。

【0330】

また、図３９（Ａ）に示すＮＯＲ回路に含まれるトランジスタとして、本発明の一態様に係る縦チャネル型のトランジスタを用いることが好ましい。本発明の一態様に係る縦チャネル型のトランジスタを用いることで、占有面積の少ないＮＯＲ回路を実現できる。

【0331】

加えて、少なくとも、図３９（Ａ）に示すＮＯＲ回路のトランジスタ１０［２］に本発明の一態様に係る縦チャネル型のトランジスタを用いることが好ましい。具体的には、図３９（Ｂ）に示すようにトランジスタ１０［２］のソースまたはドレインの一方とゲートとの間に容量Ｃ２が配置され、トランジスタ１０［２］のソースまたはドレインの他方とゲートとの間に容量Ｃ１が配置されるように本発明の一態様に係るトランジスタを配置すればよい。

【0332】

容量Ｃ２よりも容量値が大きい容量Ｃ１をトランジスタ１０［２］のソースまたはドレインの他方とゲートとの間に配置することで、容量Ｃ１を容量Ｃｂａとして用いることができる。よって、容量Ｃｂａを別途設ける必要がなくなり、占有面積の少ないＮＯＲ回路を実現できる。

【0333】

本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。

【0334】

（実施の形態２）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。

【0335】

ＯＳトランジスタに用いる金属酸化物は、少なくともインジウムまたは亜鉛を有することが好ましく、インジウムおよび亜鉛を有することがより好ましい。例えば、金属酸化物は、インジウムと、Ｍ（Ｍは、ガリウム、アルミニウム、イットリウム、スズ、シリコン、ホウ素、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム、およびコバルトから選ばれた一種または複数種）と、亜鉛と、を有することが好ましい。特に、Ｍは、ガリウム、アルミニウム、イットリウム、アンチモン、およびスズから選ばれた一種または複数種であることが好ましく、ガリウムがより好ましい。

【0336】

金属酸化物は、スパッタリング法、有機金属化学気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などの化学気相成長法、または、ＡＬＤ法などにより形成できる。

【0337】

以降では、金属酸化物の一例として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物について説明する。なお、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物を、Ｉｎ－Ｇａ－Ｚｎ酸化物と呼ぶ場合がある。

【0338】

＜結晶構造の分類＞
酸化物半導体の結晶構造としては、アモルファス（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓを含む）、ＣＡＡＣ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、ＣＡＣ（ｃｌｏｕｄ－ａｌｉｇｎｅｄ ｃｏｍｐｏｓｉｔｅ）、単結晶（ｓｉｎｇｌｅ ｃｒｙｓｔａｌ）、および多結晶（ｐｏｌｙ ｃｒｙｓｔａｌ）等が挙げられる。

【0339】

なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。例えば、ＧＩＸＤ（Ｇｒａｚｉｎｇ－Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）測定で得られるＸＲＤスペクトルを用いて評価することができる。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ－Ｂｏｈｌｉｎ法ともいう。また、以下では、ＧＩＸＤ測定で得られるＸＲＤスペクトルを、単に、ＸＲＤスペクトルと記す場合がある。

【0340】

例えば、石英ガラス基板では、ＸＲＤスペクトルのピークの形状がほぼ左右対称である。一方で、結晶構造を有するＩｎ－Ｇａ－Ｚｎ酸化物膜では、ＸＲＤスペクトルのピークの形状が左右非対称である。ＸＲＤスペクトルのピークの形状が左右非対称であることは、膜中または基板中の結晶の存在を明示している。別言すると、ＸＲＤスペクトルのピークの形状で左右対称でないと、膜または基板は非晶質状態であるとは言えない。

【0341】

また、膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう）にて評価することができる。例えば、石英ガラス基板の回折パターンでは、ハローが観察され、石英ガラスは、非晶質状態であることが確認できる。また、室温成膜したＩｎ－Ｇａ－Ｚｎ酸化物膜の回折パターンでは、ハローではなく、スポット状のパターンが観察される。このため、室温成膜したＩｎ－Ｇａ－Ｚｎ酸化物は、単結晶または多結晶でもなく、非晶質状態でもない、中間状態であり、非晶質状態であると結論することはできないと推定される。

【0342】

〔酸化物半導体の構造〕
なお、酸化物半導体は、構造に着目した場合、上記とは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のＣＡＡＣ－ＯＳ、およびｎｃ－ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、等が含まれる。

【0343】

ここで、上述のＣＡＡＣ－ＯＳ、ｎｃ－ＯＳ、およびａ－ｌｉｋｅ ＯＳの詳細について、説明を行う。

【0344】

［ＣＡＡＣ－ＯＳ］
ＣＡＡＣ－ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ－ＯＳ膜の厚さ方向、ＣＡＡＣ－ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ－ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ－ＯＳは、ａ－ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ－ＯＳは、ｃ軸配向し、ａ－ｂ面方向には明らかな配向をしていない酸化物半導体である。

【0345】

なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の最大径は、数十ｎｍ程度となる場合がある。

【0346】

また、Ｉｎ－Ｇａ－Ｚｎ酸化物において、ＣＡＡＣ－ＯＳは、インジウム（Ｉｎ）、および酸素を有する層（以下、Ｉｎ層）と、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、および酸素を有する層（以下、（Ｇａ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムとガリウムは、互いに置換可能である。よって、（Ｇａ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層にはガリウムが含まれる場合がある。なお、Ｉｎ層には亜鉛が含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像において、格子像として観察される。

【0347】

ＣＡＡＣ－ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ－ＯＳを構成する金属元素の種類、組成等により変動する場合がある。

【0348】

また、例えば、ＣＡＡＣ－ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。

【0349】

上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができるためと考えられる。

【0350】

なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ－ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ－ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ－Ｚｎ酸化物、およびＩｎ－Ｇａ－Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。

【0351】

ＣＡＡＣ－ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入および／または欠陥の生成等によって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物および欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ－ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ－ＯＳを用いると、製造工程の自由度を広げることが可能となる。

【0352】

［ｎｃ－ＯＳ］
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ－ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳおよび非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ－ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ－ｏｆ－ｐｌａｎｅ ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。

【0353】

［ａ－ｌｉｋｅ ＯＳ］
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。また、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、膜中の水素濃度が高い。

【0354】

［酸化物半導体の構成］
次に、上述のＣＡＣ－ＯＳの詳細について、説明を行う。なお、ＣＡＣ－ＯＳは材料構成に関する。

【0355】

［ＣＡＣ－ＯＳ］
ＣＡＣ－ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

【0356】

さらに、ＣＡＣ－ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ－ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。

【0357】

ここで、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ－ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ－ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。

【0358】

具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。

【0359】

なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。

【0360】

また、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とする領域と、一部にＩｎを主成分とする領域とが、それぞれモザイク状であり、これらの領域がランダムに存在している構成をいう。よって、ＣＡＣ－ＯＳは、金属元素が不均一に分布した構造を有していると推測される。

【0361】

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましい。例えば、成膜時の成膜ガスの総流量に対する酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とする。

【0362】

また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。

【0363】

ここで、第１の領域は、第２の領域と比較して、導電性が高い領域である。つまり、第１の領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、第１の領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

【0364】

一方、第２の領域は、第１の領域と比較して、絶縁性が高い領域である。つまり、第２の領域が、金属酸化物中に分布することで、リーク電流を抑制することができる。

【0365】

したがって、ＣＡＣ－ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ－ＯＳに付与することができる。つまり、ＣＡＣ－ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ－ＯＳをトランジスタに用いることで、高いオン電流（Ｉ_ｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。

【0366】

また、ＣＡＣ－ＯＳを用いたトランジスタは、信頼性が高い。従って、ＣＡＣ－ＯＳは、表示装置をはじめとするさまざまな半導体装置に最適である。

【0367】

酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ＣＡＣ－ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。

【0368】

＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

【0369】

上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。

【0370】

特に、チャネルが形成される半導体層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＧＺＯ」とも記す）を用いることが好ましい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＺＯ」とも記す）を用いてもよい。または、半導体層としては、インジウム（Ｉｎ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む酸化物（「ＩＡＧＺＯ」とも記す）を用いてもよい。

【0371】

トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０^１７ｃｍ^－３以下、好ましくは１×１０^１５ｃｍ^－３以下、さらに好ましくは１×１０^１３ｃｍ^－３以下、より好ましくは１×１０^１１ｃｍ^－３以下、さらに好ましくは１×１０^１０ｃｍ^－３未満であり、１×１０^－９ｃｍ^－３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。

【0372】

高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

【0373】

酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。

【0374】

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。なお、酸化物半導体中の不純物とは、例えば、酸化物半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。

【0375】

＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。

【0376】

酸化物半導体において、第１４族元素の一つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体中のシリコンまたは炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

【0377】

酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

【0378】

酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が高くなり、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下にする。

【0379】

酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中の水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満にする。

【0380】

不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

【0381】

本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。

【0382】

（実施の形態３）
本実施の形態では、本発明の一態様に係るトランジスタ１０および半導体装置１００（半導体装置１００Ａ、半導体装置１００Ａａ、半導体装置１００Ｂ、および半導体装置１００Ｃ）などを用いることができる表示装置２００の構成例について説明する。

【0383】

図４０（Ａ）に、表示装置２００の斜視図を示す。表示装置２００は、基板１５２と基板１０１とが貼り合わされた構成を有する。図４０（Ａ）では、基板１５２を破線で示している。

【0384】

表示装置２００は、表示部２３５、接続部１４０、第１駆動回路部２３１、第２駆動回路部２３２、配線１６５等を有する。図４０（Ａ）では表示装置２００にＩＣ（集積回路）１７８およびＦＰＣ１７９が実装されている例を示している。そのため、図４０（Ａ）に示す構成は、表示装置２００と、ＩＣと、ＦＰＣと、を有する表示モジュールということもできる。

【0385】

接続部１４０は、表示部２３５の外側に設けられる。接続部１４０は、表示部２３５の一辺または複数の辺に沿って設けることができる。接続部１４０は、単数であっても複数であってもよい。図４０（Ａ）では、表示部の四辺を囲むように接続部１４０が設けられている例を示す。接続部１４０では、発光デバイスの共通電極と、導電層とが電気的に接続されており、共通電極に電位を供給することができる。

【0386】

配線１６５は、表示部２３５、第１駆動回路部２３１、および第２駆動回路部２３２に、信号および電力を供給する機能を有する。当該信号および電力は、ＦＰＣ１７９を介して外部から配線１６５に入力される、またはＩＣ１７８から配線１６５に入力される。

【0387】

図４０（Ａ）では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式またはＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、基板１０１にＩＣ１７８が設けられている例を示す。ＩＣ１７８は、例えば走査線駆動回路または信号線駆動回路などを有してもよい。なお、表示装置２００および表示モジュールは、ＩＣを設けない構成としてもよい。また、ＩＣを、ＣＯＦ方式等により、ＦＰＣに実装してもよい。

【0388】

表示部２３５は、ｍ行（ｍは１以上の整数）ｎ列（ｎは１以上の整数）のマトリクス状に配置された複数の画素２３０を有する。また、複数の画素２３０は、例えば、画素２３０ａ、画素２３０ｂ、および画素２３０ｃに分類される。画素２３０ａ、画素２３０ｂ、および画素２３０ｃは、それぞれ異なる色の光を呈する機能を有する。例えば、画素２３０ａが赤色（Ｒ）の光を呈する機能を有し、画素２３０ｂが緑色（Ｇ）の光を呈する機能を有し、画素２３０ｃが青色（Ｂ）の光を呈する機能を有してもよい。または、例えば、画素２３０ａが黄色（Ｙ）の光を呈する機能を有し、画素２３０ｂがシアン（Ｃ）の光を呈する機能を有し、画素２３０ｃがマゼンタ（Ｍ）の光を呈する機能を有してもよい。

【0389】

１つの画素２３０ａ、１つの画素２３０ｂ、および１つの画素２３０ｃで１つの画素２４０を構成することで、フルカラー表示を実現できる。よって、画素２３０は副画素として機能する。また、図４０（Ａ）に示す表示装置２００では、副画素として機能する画素２３０をストライプ配列で配置する例を示している。１つの画素２４０を構成する副画素の数は３つに限られず、４つ以上としてもよい。例えば、Ｒ、Ｇ、Ｂ、白色（Ｗ）の光を呈する４つの副画素を有してもよい。または、Ｒ、Ｇ、Ｂ、Ｙの４色の光を呈する４つの副画素を有してもよい。

【0390】

図４０（Ｂ）は、表示装置２００を説明するブロック図である。表示装置２００は、表示部２３５、第１駆動回路部２３１、および第２駆動回路部２３２を有する。図４０（Ｂ）では、１行ｎ列目の画素２３０を画素２３０［１，ｎ］と示し、ｍ行１列目の画素２３０を画素２３０［ｍ，１］と示し、ｍ行ｎ列目の画素２３０を画素２３０［ｍ，ｎ］と示している。また、表示部２３５に含まれる任意の画素２３０を画素２３０［ｒ，ｓ］と示す場合がある。ｒは１以上ｍ以下の整数であり、ｓは１以上ｎ以下の整数である。

【0391】

第１駆動回路部２３１に含まれる回路は、例えば走査線駆動回路として機能する。第２駆動回路部２３２に含まれる回路は、例えば信号線駆動回路として機能する。なお、表示部２３５を挟んで第１駆動回路部２３１と向き合う位置に、何らかの回路を設けてもよい。表示部２３５を挟んで第２駆動回路部２３２と向き合う位置に、何らかの回路を設けてもよい。なお、第１駆動回路部２３１および第２駆動回路部２３２に含まれる回路をまとめて、周辺駆動回路２３３という。

【0392】

周辺駆動回路２３３には、シフトレジスタ回路、レベルシフタ回路、インバータ回路、ラッチ回路、アナログスイッチ回路、マルチプレクサ回路、デマルチプレクサ回路、論理回路等の様々な回路を用いることができる。周辺駆動回路２３３に、本発明の一態様に係るトランジスタ１０および半導体装置１００などを用いることができる。なお、周辺駆動回路が有するトランジスタと画素２３０に含まれるトランジスタを同じ工程で形成してもよい。

【0393】

また、表示装置２００は、各々が略平行に配設され、且つ、第１駆動回路部２３１に含まれる回路によって電位が制御されるｍ本の配線２３６と、各々が略平行に配設され、且つ、第２駆動回路部２３２に含まれる回路によって電位が制御されるｎ本の配線２３７と、を有する。

【0394】

なお、図４０（Ｂ）では、画素２３０に配線２３６と配線２３７が接続している例を示している。ただし、配線２３６と配線２３７は一例であり、画素２３０と接続する配線は、配線２３６と配線２３７に限らない。

【0395】

＜画素回路の構成例＞
図４１（Ａ）乃至（Ｄ）、図４２（Ａ）乃至（Ｄ）、図４３（Ａ）、および図４３（Ｂ）に画素２３０の構成例を示す。画素２３０は画素回路５１（画素回路５１Ａ、画素回路５１Ｂ、画素回路５１Ｃ、画素回路５１Ｄ、画素回路５１Ｅ、画素回路５１Ｆ、画素回路５１Ｇ、画素回路５１Ｈ、画素回路５１Ｉ、または画素回路５１Ｊ）および発光素子６１を有する。

【0396】

本実施の形態などで説明する発光素子（発光デバイスともいう）とは、有機ＥＬ素子（ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）ともいう）などの自発光型の表示素子をいう。なお画素回路に電気的に接続される発光素子は、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、マイクロＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザー等の、自発光型の発光素子とすることが可能である。

【0397】

図４１（Ａ）に示す画素回路５１Ａは、トランジスタ５２Ａ、トランジスタ５２Ｂ、および容量５３を有する２Ｔｒ１Ｃ型の画素回路である。

【0398】

トランジスタ５２Ａのソースまたはドレインの一方は配線ＳＬと電気的に接続され、トランジスタ５２Ａのゲートは配線ＧＬと電気的に接続される。トランジスタ５２Ａのソースまたはドレインの一方は、トランジスタ５２Ｂのゲートおよび容量５３の一方の端子と電気的に接続される。トランジスタ５２Ｂのソースまたはドレインの一方は配線ＡＮＯと電気的に接続される。トランジスタ５２Ｂのソースまたはドレインの他方は、容量５３の他方の端子および発光素子６１のアノードと電気的に接続される。発光素子６１のカソードは、配線ＶＣＯＭと電気的に接続される。トランジスタ５２Ａのソースまたはドレインの他方、トランジスタ５２Ｂのゲート、および容量５３の一方の端子が電気的に接続される領域が、ノードＮＤとして機能する。

【0399】

配線ＧＬは配線２３６に相当し、配線ＳＬは配線２３７に相当する。配線ＶＣＯＭは、発光素子６１に電流を供給するための電位を与える配線である。トランジスタ５２Ａは、配線ＧＬの電位に基づいて、配線ＳＬとトランジスタ５２Ｂのゲート間の導通状態または非導通状態を制御する機能を有する。例えば、配線ＡＮＯにはＶＤＤが供給され、配線ＶＣＯＭにはＶＳＳが供給される。

【0400】

トランジスタ５２Ａをオン状態にすることで、配線ＳＬからノードＮＤに画像信号が供給される。その後、トランジスタ５２Ａをオフ状態にすることで、画像信号がノードＮＤに保持される。ノードＮＤに供給された画像信号を確実に保持するため、トランジスタ５２Ａはオフ電流が少ないトランジスタを用いることが好ましい。例えば、トランジスタ５２ＡとしてＯＳトランジスタを用いることが好ましい。

【0401】

トランジスタ５２Ｂは発光素子６１に流れる電流量を制御する機能を有する。容量５３は、トランジスタ５２Ｂのゲート電位を保持する機能を有する。発光素子６１が射出する光の強度は、トランジスタ５２Ｂのゲート（ノードＮＤ）に供給される画像信号に応じて制御される。

【0402】

図４１（Ｂ）に示す画素回路５１Ｂは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、および容量５３を有する３Ｔｒ１Ｃ型の画素回路である。図４１（Ｂ）に示す画素回路５１Ｂは、図４１（Ａ）に示す画素回路５１Ａにトランジスタ５２Ｃを追加した構成を有する。

【0403】

トランジスタ５２Ｃのソースまたはドレインの一方は、トランジスタ５２Ｂのソースまたはドレインの他方と電気的に接続される。トランジスタ５２Ｃのゲートは、配線ＧＬと電気的に接続される。トランジスタ５２Ｃのソースまたはドレインの他方は、配線Ｖ０と電気的に接続される。例えば、配線Ｖ０には基準電位が供給される。

【0404】

トランジスタ５２Ｃは、配線ＧＬの電位に基づいて、トランジスタ５２Ｂのソースまたはドレインの他方と配線Ｖ０間の導通状態または非導通状態を制御する機能を有する。配線Ｖ０は、基準電位を与えるための配線である。トランジスタ５２Ｂにｎチャネル型トランジスタを用いる場合は、トランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート－ソース間電位のばらつきを抑制できる。

【0405】

また配線Ｖ０を用いて、画素パラメータの設定に用いることのできる電流値を取得できる。より具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、または発光素子６１に流れる電流を、外部に出力するためのモニタ線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路などにより電圧に変換され、外部に出力することができる。または、Ａ－Ｄコンバータなどによりデジタル信号に変換され、外部に出力することができる。

【0406】

図４１（Ｃ）に示す画素回路５１Ｃは、上記画素回路５１Ａのトランジスタ５２Ａおよびトランジスタ５２Ｂに、バックゲートを有し該バックゲートがゲートと電気的に接続するトランジスタを適用した場合の例である。また、図４１（Ｄ）に示す画素回路５１Ｄは、画素回路５１Ｂに当該トランジスタを適用した場合の例である。これにより、トランジスタが流すことのできる電流を増大させることができる。なお、ここでは全てのトランジスタに、ゲートとバックゲートが電気的に接続されたトランジスタを適用したが、これに限られない。また、ゲートとバックゲートを有し、且つこれらが異なる配線と電気的に接続されるトランジスタを適用してもよい。例えば、ゲートまたはバックゲートの一方とソースとが電気的に接続されたトランジスタを用いることで、信頼性を高めることができる。

【0407】

図４２（Ａ）に示す画素回路５１Ｅは、図４１（Ｂ）に示す画素回路５１Ｂにトランジスタ５２Ｄを追加した構成を有する。図４２（Ａ）に示す画素回路５１Ｅは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、トランジスタ５２Ｄ、および容量５３を有する４Ｔｒ１Ｃ型の画素回路である。

【0408】

トランジスタ５２Ｄのソースまたはドレインの一方はノードＮＤと電気的に接続され、他方は配線Ｖ０と電気的に接続されている。

【0409】

また、画素回路５１Ｅには、配線ＧＬ１、配線ＧＬ２、および配線ＧＬ３が電気的に接続されている。配線ＧＬ１はトランジスタ５２Ａのゲートと電気的に接続され、配線ＧＬ２はトランジスタ５２Ｃのゲートと電気的に接続され、配線ＧＬ３はトランジスタ５２Ｄのゲートと電気的に接続されている。なお、本実施の形態などにおいて、配線ＧＬ１、配線ＧＬ２、および配線ＧＬ３をまとめて配線ＧＬと呼ぶ場合がある。よって、配線ＧＬは１本に限らず、複数本の場合がある。

【0410】

トランジスタ５２Ｃとトランジスタ５２Ｄを同時に導通状態とさせることで、トランジスタ５２Ｂのソースとゲートが同電位となり、トランジスタ５２Ｂを非導通状態とすることができる。これにより、発光素子６１に流れる電流を強制的に遮断することができる。このような画素回路は、表示期間と消灯期間を交互に設ける表示方法を用いる場合に適している。

【0411】

図４２（Ｂ）に示す画素回路５１Ｆは、上記画素回路５１Ｅに容量５３Ａを追加した場合の例である。容量５３Ａは保持容量として機能する。図４２（Ａ）に示す画素回路５１Ｅは、４Ｔｒ１Ｃ型の画素回路である。また、図４２（Ｂ）に示す画素回路５１Ｆは、４Ｔｒ２Ｃ型の画素回路である。

【0412】

図４２（Ｃ）に示す画素回路５１Ｇ、および図４２（Ｄ）に示す画素回路５１Ｈは、それぞれ上記画素回路５１Ｅまたは画素回路５１Ｆに、バックゲートを有するトランジスタを適用した場合の例である。トランジスタ５２Ａ、トランジスタ５２Ｃ、トランジスタ５２Ｄには、ゲートとバックゲートが電気的に接続されたトランジスタが適用され、トランジスタ５２Ｂには、ゲートまたはバックゲートの一方がソースと電気的に接続されたトランジスタが適用されている。

【0413】

図４３（Ａ）に示す画素回路５１Ｉは、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、トランジスタ５２Ｄ、トランジスタ５２Ｅ、トランジスタ５２Ｆ、および容量５３を有する６Ｔｒ１Ｃ型の画素回路である。

【0414】

トランジスタ５２Ａのソースまたはドレインの一方は配線ＳＬと電気的に接続され、トランジスタ５２Ａのゲートは配線ＧＬ１と電気的に接続される。トランジスタ５２Ｄのソースまたはドレインの一方は配線ＡＮＯと電気的に接続され、トランジスタ５２Ｄのゲートは配線ＧＬ２と電気的に接続される。トランジスタ５２Ｄのソースまたはドレインの他方はトランジスタ５２Ｂのソースまたはドレインの一方と電気的に接続される。トランジスタ５２Ｂのソースまたはドレインの他方は、トランジスタ５２Ａのソースまたはドレインの他方、および、トランジスタ５２Ｆのソースまたはドレインの一方と電気的に接続される。トランジスタ５２Ｆのゲートは配線ＧＬ３と電気的に接続される。

【0415】

トランジスタ５２Ｅのソースまたはドレインの一方は、トランジスタ５２Ｄのソースまたはドレインの他方、および、トランジスタ５２Ｂのソースまたはドレインの一方と電気的に接続される。トランジスタ５２Ｅのソースまたはドレインの他方は、トランジスタ５２Ｂのゲート、および、容量５３の一方の端子と電気的に接続される。容量５３の他方の端子は、トランジスタ５２Ｆのソースまたはドレインの他方、発光素子６１のアノード、およびトランジスタ５２Ｃのソースまたはドレインの一方と電気的に接続される。トランジスタ５２Ｅのゲートおよびトランジスタ５２Ｃのゲートは配線ＧＬ４と電気的に接続される。トランジスタ５２Ｃのソースまたはドレインの他方は、配線Ｖ０と電気的に接続される。トランジスタ５２Ｅのソースまたはドレインの他方、トランジスタ５２Ｂのゲート、および、容量５３の一方の端子が電気的に接続される領域が、ノードＮＤとして機能する。

【0416】

また、図４３（Ｂ）に示すように、画素回路５１Ｊが有するトランジスタにバックゲートを有するトランジスタを用いてもよい。トランジスタ５２Ａ、トランジスタ５２Ｃ、トランジスタ５２Ｄ、トランジスタ５２Ｅ、およびトランジスタ５２Ｆには、ゲートとバックゲートが電気的に接続されたトランジスタが適用され、トランジスタ５２Ｂには、バックゲートがソースまたはドレインの他方と電気的に接続されたトランジスタが適用されている。

【0417】

トランジスタ５２Ａ、トランジスタ５２Ｃ、トランジスタ５２Ｄ、トランジスタ５２Ｅ、およびトランジスタ５２Ｆとして、本発明の一態様に係るトランジスタ１０を用いることができる。

【0418】

本発明の一態様に係るトランジスタ１０を表示装置の画素回路に用いることで、画素回路の占有面積を低減できる。よって、表示装置の精細度を高めることができる。例えば、精細度が１０００ｐｐｉ以上、好ましくは２０００ｐｐｉ以上、より好ましくは３０００ｐｐｉ以上、さらに好ましくは４０００ｐｐｉ以上、さらに好ましくは５０００ｐｐｉ以上、さらに好ましくは６０００ｐｐｉ以上であって、１００００ｐｐｉ以下、９０００ｐｐｉ以下、または８０００ｐｐｉ以下である表示装置を実現できる。

【0419】

また、画素回路の占有面積が低減することで、表示装置の画素数を多く（解像度を高く）することができる。例えば、ＨＤ（画素数１２８０×７２０）、ＦＨＤ（画素数１９２０×１０８０）、ＷＱＨＤ（画素数２５６０×１４４０）、ＷＱＸＧＡ（画素数２５６０×１６００）、４Ｋ２Ｋ（画素数３８４０×２１６０）、または８Ｋ４Ｋ（画素数７６８０×４３２０）といった極めて高い解像度の表示装置を実現できる。

【0420】

よって、本発明の一態様に係るトランジスタ１０を表示装置の画素回路に用いることで、表示装置の表示品位を高めることができる。また、ＥＬ素子を用いたボトムエミッション型の表示装置では、画素の開口率を高めることができる。開口率の高い画素は、開口率の低い画素と同じ輝度の発光を、開口率の低い画素よりも少ない電流密度で実現できる。よって、表示装置の信頼性を高めることができる。

【0421】

＜画素レイアウト＞
図４４（Ａ）乃至（Ｇ）、および図４５（Ａ）乃至（Ｋ）を用いて、主に、図４０（Ａ）とは異なる画素レイアウトについて説明する。副画素の配列に特段の限定はなく、様々な画素レイアウトを適用できる。副画素の配列として、例えば、ストライプ配列、Ｓストライプ配列、マトリクス配列、デルタ配列、ベイヤー配列、ペンタイル配列などが挙げられる。

【0422】

なお、図４０（Ａ）、図４４（Ａ）乃至図４４（Ｇ）、および図４５（Ａ）乃至図４５（Ｋ）に示す副画素の平面形状は、発光領域の平面形状に相当する。

【0423】

なお、副画素の平面形状として、例えば、三角形、四角形（長方形、正方形を含む）、五角形などの多角形、これら多角形の角が丸い形状、楕円形、または円形などが挙げられる。

【0424】

副画素（画素２３０）が有する画素回路５１は、発光領域と重ねて配置されてもよく、発光領域の外側に配置されてもよい。

【0425】

図４４（Ａ）に示す画素２４０には、Ｓストライプ配列が適用されている。図４４（Ａ）に示す画素２４０は、画素２３０ａ、画素２３０ｂ、および画素２３０ｃの３種類の副画素で構成される。

【0426】

図４４（Ｂ）に示す画素２４０は、角が丸い略台形の平面形状を有する画素２３０ａと、角が丸い略三角形の平面形状を有する画素２３０ｂと、角が丸い略四角形または略六角形の平面形状を有する画素２３０ｃと、を有する。また、画素２３０ａは、画素２３０ｂよりも発光面積が広い。このように、各副画素の形状およびサイズはそれぞれ独立に決定することができる。例えば、信頼性の高い発光デバイスを有する副画素ほど、サイズを小さくすることができる。

【0427】

図４４（Ｃ）に示す画素２４０Ａ、および画素２４０Ｂには、ペンタイル配列が適用されている。図４４（Ｃ）では、画素２３０ａおよび画素２３０ｂを有する画素２４０Ａと、画素２３０ｂおよび画素２３０ｃを有する画素２４０Ｂと、が交互に配置されている例を示す。

【0428】

図４４（Ｄ）乃至図４４（Ｆ）に示す画素２４０Ａ、および画素２４０Ｂは、デルタ配列が適用されている。画素２４０Ａは上の行（１行目）に、２つの副画素（画素２３０ａ、および画素２３０ｂ）を有し、下の行（２行目）に、１つの副画素（画素２３０ｃ）を有する。画素２４０Ｂは上の行（１行目）に、１つの副画素（画素２３０ｃ）を有し、下の行（２行目）に、２つの副画素（画素２３０ａ、および画素２３０ｂ）を有する。

【0429】

図４４（Ｄ）は、各副画素が、角が丸い略四角形の平面形状を有する例であり、図４４（Ｅ）は、各副画素が、円形の平面形状を有する例であり、図４４（Ｆ）は、各副画素が、角が丸い略六角形の平面形状を有する例である。

【0430】

図４４（Ｆ）では、各副画素が、最密に配列した六角形の領域の内側に配置されている。各副画素は、その１つの副画素に着目したとき、６つの副画素に囲まれるように、配置されている。また、同じ色の光を呈する副画素が隣り合わないように設けられている。例えば、画素２３０ａに着目したとき、これを囲むように３つの画素２３０ｂと３つの画素２３０ｃが、交互に配置されるように、それぞれの副画素が設けられている。

【0431】

図４４（Ｇ）は、各色の副画素がジグザグに配置されている例である。具体的には、平面視において、列方向に並ぶ２つの副画素（例えば、画素２３０ａと画素２３０ｂ、または、画素２３０ｂと画素２３０ｃ）の上辺の位置がずれている。

【0432】

図４４（Ａ）乃至図４４（Ｇ）に示す各画素において、例えば、画素２３０ａを赤色の光を呈する副画素Ｒとし、画素２３０ｂを緑色の光を呈する副画素Ｇとし、画素２３０ｃを青色の光を呈する副画素Ｂとすることが好ましい。なお、副画素の構成はこれに限定されず、副画素が呈する色とその並び順は適宜決定することができる。例えば、画素２３０ｂを赤色の光を呈する副画素Ｒとし、画素２３０ａを緑色の光を呈する副画素Ｇとしてもよい。

【0433】

フォトリソグラフィ法では、加工するパターンが微細になるほど、光の回折の影響を無視できなくなるため、露光によりフォトマスクのパターンを転写する際に忠実性が損なわれ、レジストマスクを所望の形状に加工することが困難になる。そのため、フォトマスクのパターンが矩形であっても、角が丸まったパターンが形成されやすい。したがって、副画素の平面形状が、多角形の角が丸い形状、楕円形、または円形などになることがある。

【0434】

また、レジストマスクを用いてＥＬ層を島状に加工する場合、ＥＬ層上に形成したレジスト膜は、ＥＬ層の耐熱温度よりも低い温度で硬化する必要がある。そのため、ＥＬ層の材料の耐熱温度およびレジスト材料の硬化温度によっては、レジスト膜の硬化が不十分になる場合がある。硬化が不十分なレジスト膜は、加工時に所望の形状から離れた形状をとることがある。その結果、ＥＬ層の平面形状が、多角形の角が丸い形状、楕円形、または円形などになることがある。例えば、平面形状が正方形のレジストマスクを形成しようとした場合に、円形の平面形状のレジストマスクが形成され、ＥＬ層の平面形状が円形になることがある。

【0435】

なお、ＥＬ層の平面形状を所望の形状とするために、設計パターンと、転写パターンとが、一致するように、あらかじめマスクパターンを補正する技術（ＯＰＣ（Ｏｐｔｉｃａｌ Ｐｒｏｘｉｍｉｔｙ Ｃｏｒｒｅｃｔｉｏｎ：光近接効果補正）技術）を用いてもよい。具体的には、ＯＰＣ技術では、マスクパターン上の図形コーナー部などに補正用のパターンを追加する。

【0436】

図４５（Ａ）乃至図４５（Ｉ）に示すように、画素は副画素を４種類有する構成とすることができる。

【0437】

図４５（Ａ）乃至図４５（Ｃ）に示す画素２４０は、ストライプ配列が適用されている。

【0438】

図４５（Ａ）は、各副画素が、長方形の平面形状を有する例であり、図４５（Ｂ）は、各副画素が、２つの半円と長方形をつなげた平面形状を有する例であり、図４５（Ｃ）は、各副画素が、楕円形の平面形状を有する例である。

【0439】

図４５（Ｄ）乃至図４５（Ｆ）に示す画素２４０は、マトリクス配列が適用されている。

【0440】

図４５（Ｄ）は、各副画素が、正方形の平面形状を有する例であり、図４５（Ｅ）は、各副画素が、角が丸い略正方形の平面形状を有する例であり、図４５（Ｆ）は、各副画素が、円形の平面形状を有する例である。

【0441】

図４５（Ｇ）および図４５（Ｈ）では、１つの画素２４０が、２行３列に配置された副画素で構成されている例を示す。

【0442】

図４５（Ｇ）に示す画素２４０は、画素２４０内の上の行（１行目）に、３つの副画素（画素２３０ａ、画素２３０ｂ、画素２３０ｃ）を有し、下の行（２行目）に、１つの副画素（画素２３０ｄ）を有する。言い換えると、画素２４０は、左の列（１列目）に、画素２３０ａを有し、中央の列（２列目）に画素２３０ｂを有し、右の列（３列目）に画素２３０ｃを有し、さらに、この３列にわたって、画素２３０ｄを有する。

【0443】

図４５（Ｈ）に示す画素２４０は、上の行（１行目）に、３つの副画素（画素２３０ａ、画素２３０ｂ、画素２３０ｃ）を有し、下の行（２行目）に、３つの画素２３０ｄを有する。言い換えると、画素２４０は、画素２４０内の左の列（１列目）に、画素２３０ａおよび画素２３０ｄを有し、中央の列（２列目）に画素２３０ｂおよび画素２３０ｄを有し、右の列（３列目）に画素２３０ｃおよび画素２３０ｄを有する。図４５（Ｈ）に示すように、上の行と下の行との副画素の配置を揃える構成とすることで、製造プロセスで生じうるゴミなどを効率よく除去することが可能となる。したがって、表示品位の高い表示装置を提供することができる。

【0444】

図４５（Ｉ）では、１つの画素２４０が、３行２列に配置された副画素で構成されている例を示す。

【0445】

図４５（Ｉ）に示す画素２４０は、画素２４０内の上の行（１行目）に、画素２３０ａを有し、中央の行（２行目）に、画素２３０ｂを有し、１行目から２行目にわたって画素２３０ｃを有し、下の行（３行目）に、１つの副画素（画素２３０ｄ）を有する。言い換えると、画素２４０は、画素２４０内の左の列（１列目）に、画素２３０ａ、および画素２３０ｂを有し、右の列（２列目）に画素２３０ｃを有し、さらに、この２列にわたって、画素２３０ｄを有する。

【0446】

図４５（Ａ）乃至図４５（Ｉ）に示す画素２４０は、画素２３０ａ、画素２３０ｂ、画素２３０ｃ、および画素２３０ｄの４つの副画素で構成される。

【0447】

画素２３０ａ、画素２３０ｂ、画素２３０ｃ、および画素２３０ｄは、それぞれ異なる色の光を発する発光デバイスを有する構成とすることができる。画素２３０ａ、画素２３０ｂ、画素２３０ｃ、および画素２３０ｄとして、Ｒ、Ｇ、Ｂ、白色（Ｗ）の４色の副画素、Ｒ、Ｇ、Ｂ、Ｙの４色の副画素、または、Ｒ、Ｇ、Ｂ、赤外光（ＩＲ）の副画素などが挙げられる。

【0448】

図４５（Ａ）乃至図４５（Ｉ）に示す各画素２４０において、例えば、画素２３０ａを赤色の光を呈する副画素Ｒとし、画素２３０ｂを緑色の光を呈する副画素Ｇとし、画素２３０ｃを青色の光を呈する副画素Ｂとし、画素２３０ｄを白色の光を呈する副画素Ｗ、黄色の光を呈する副画素Ｙ、または近赤外光を呈する副画素ＩＲのいずれかとしてもよい。このような構成とする場合、図４５（Ｇ）および図４５（Ｈ）に示す画素２４０では、Ｒ、Ｇ、Ｂのレイアウトがストライプ配列となるため、表示品位を高めることができる。また、図４５（Ｉ）に示す画素２４０では、Ｒ、Ｇ、ＢのレイアウトがいわゆるＳストライプ配列となるため、表示品位を高めることができる。

【0449】

なお、画素２４０は、受光素子（受光デバイスともいう）を有する副画素を有してもよい。

【0450】

図４５（Ａ）乃至図４５（Ｉ）に示す各画素２４０において、画素２３０ａ乃至画素２３０ｄのいずれか一つを、受光デバイスを有する副画素としてもよい。

【0451】

図４５（Ａ）乃至図４５（Ｉ）に示す各画素２４０において、例えば、画素２３０ａを赤色の光を呈する副画素Ｒとし、画素２３０ｂを緑色の光を呈する副画素Ｇとし、画素２３０ｃを青色の光を呈する副画素Ｂとし、画素２３０ｄを、受光デバイスを有する副画素Ｓとしてもよい。このような構成とする場合、図４５（Ｇ）および図４５（Ｈ）に示す画素２４０では、Ｒ、Ｇ、Ｂのレイアウトがストライプ配列となるため、表示品位を高めることができる。また、図４５（Ｉ）に示す画素２４０では、Ｒ、Ｇ、ＢのレイアウトがいわゆるＳストライプ配列となるため、表示品位を高めることができる。

【0452】

受光デバイスを有する副画素Ｓが検出する光の波長は特に限定されない。副画素Ｓは、可視光および赤外光の一方または双方を検出する構成とすることができる。

【0453】

図４５（Ｊ）および図４５（Ｋ）に示すように、１つの画素２４０が５種類の副画素を有する構成としてもよい。

【0454】

図４５（Ｊ）では、１つの画素２４０が、２行３列に配置された副画素で構成されている例を示す。

【0455】

図４５（Ｊ）に示す画素２４０は、画素２４０内の上の行（１行目）に、３つの副画素（画素２３０ａ、画素２３０ｂ、画素２３０ｃ）を有し、下の行（２行目）に、２つの副画素（画素２３０ｄ、画素２３０ｅ）を有する。言い換えると、画素２４０は、画素２４０内の左の列（１列目）に、画素２３０ａ、画素２３０ｄを有し、中央の列（２列目）に画素２３０ｂを有し、右の列（３列目）に画素２３０ｃを有し、さらに、２列目から３列目にわたって、画素２３０ｅを有する。

【0456】

図４５（Ｋ）では、１つの画素２４０が、３行２列に配置された副画素で構成されている例を示す。

【0457】

図４５（Ｋ）に示す画素２４０は、画素２４０内の上の行（１行目）に、画素２３０ａを有し、中央の行（２行目）に、画素２３０ｂを有し、１行目から２行目にわたって画素２３０ｃを有し、下の行（３行目）に、２つの副画素（画素２３０ｄ、画素２３０ｅ）を有する。言い換えると、画素２４０は、左の列（１列目）に、画素２３０ａ、画素２３０ｂ、画素２３０ｄを有し、右の列（２列目）に画素２３０ｃ、画素２３０ｅを有する。

【0458】

図４５（Ｊ）および図４５（Ｋ）に示す各画素２４０において、例えば、画素２３０ａを赤色の光を呈する副画素Ｒとし、画素２３０ｂを緑色の光を呈する副画素Ｇとし、画素２３０ｃを青色の光を呈する副画素Ｂとすることが好ましい。このような構成とする場合、図４５（Ｊ）に示す画素２４０では、ＲＧＢのレイアウトがストライプ配列となるため、表示品位を高めることができる。また、図４５（Ｋ）に示す画素２４０では、ＲＧＢのレイアウトがいわゆるＳストライプ配列となるため、表示品位を高めることができる。

【0459】

図４５（Ｊ）および図４５（Ｋ）に示す各画素２４０において、例えば、画素２３０ｄと画素２３０ｅのうち、少なくとも一方に、受光デバイスを有する副画素Ｓを適用してもよい。画素２３０ｄと画素２３０ｅの両方に受光デバイスを用いる場合、受光デバイスの構成が互いに異なっていてもよい。例えば、互いに検出する光の波長域の少なくとも一部が異なっていてもよい。具体的には、画素２３０ｄと画素２３０ｅのうち、一方は主に可視光を検出する受光デバイスを有し、他方は主に赤外光を検出する受光デバイスを有してもよい。

【0460】

図４５（Ｊ）および図４５（Ｋ）に示す各画素２４０において、例えば、画素２３０ｄと画素２３０ｅのうち、一方に、受光デバイスを有する副画素Ｓを適用し、他方に、光源として用いることが可能な発光デバイスを有する副画素を適用してもよい。例えば、画素２３０ｄと画素２３０ｅのうち、一方は赤外光を呈する副画素ＩＲとし、他方は赤外光を検出する受光デバイスを有する副画素Ｓとしてもよい。

【0461】

副画素Ｒ、Ｇ、Ｂ、ＩＲ、Ｓを有する画素では、副画素Ｒ、Ｇ、Ｂを用いて画像を表示しながら、副画素ＩＲを光源として用いて、副画素Ｓにて副画素ＩＲが発する赤外光の反射光を検出できる。

【0462】

以上のように、本発明の一態様の表示装置は、画素２４０に様々な副画素（画素２３０）のレイアウトを適用できる。また、画素２４０に発光デバイスと受光デバイスの双方を有する構成を適用してもよい。この場合においても、様々なレイアウトを適用できる。

【0463】

本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。

【0464】

（実施の形態４）
本実施の形態では、発光素子６１に用いることができる発光デバイスについて説明する。

【0465】

図４６（Ａ）に示すように、発光デバイスは、一対の電極（下部電極７６１および上部電極７６２）の間に、ＥＬ層７６３を有する。ＥＬ層７６３は、層７８０、発光層７７１、および、層７９０などの複数の層で構成することができる。

【0466】

発光層７７１は、少なくとも発光物質（発光材料ともいう）を有する。

【0467】

下部電極７６１が陽極であり、上部電極７６２が陰極である場合、層７８０は、正孔注入性の高い物質を含む層（正孔注入層）、正孔輸送性の高い物質を含む層（正孔輸送層）、および、電子ブロック性の高い物質を含む層（電子ブロック層）のうち一つまたは複数を有する。また、層７９０は、電子注入性の高い物質を含む層（電子注入層）、電子輸送性の高い物質を含む層（電子輸送層）、および、正孔ブロック性の高い物質を含む層（正孔ブロック層）のうち一つまたは複数を有する。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８０と層７９０は互いに上記と逆の構成になる。

【0468】

一対の電極間に設けられた層７８０、発光層７７１、および層７９０を有する構成は単一の発光ユニットとして機能することができ、本明細書では図４６（Ａ）の構成をシングル構造と呼ぶ。

【0469】

図４６（Ｂ）は、図４６（Ａ）に示す発光デバイスが有するＥＬ層７６３の変形例である。具体的には、図４６（Ｂ）に示す発光デバイスは、下部電極７６１上の層７８１と、層７８１上の層７８２と、層７８２上の発光層７７１と、発光層７７１上の層７９１と、層７９１上の層７９２と、層７９２上の上部電極７６２と、を有する。

【0470】

下部電極７６１が陽極であり、上部電極７６２が陰極である場合、例えば、層７８１を正孔注入層、層７８２を正孔輸送層、層７９１を電子輸送層、層７９２を電子注入層とすることができる。また、下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８１を電子注入層、層７８２を電子輸送層、層７９１を正孔輸送層、層７９２を正孔注入層とすることができる。このような層構造とすることで、発光層７７１に効率よくキャリアを注入し、発光層７７１内におけるキャリアの再結合の効率を高めることができる。

【0471】

なお、図４６（Ｃ）および図４６（Ｄ）に示すように、層７８０と層７９０との間に複数の発光層（発光層７７１、７７２、７７３）が設けられる構成もシングル構造のバリエーションである。なお、図４６（Ｃ）および図４６（Ｄ）では、発光層を３層有する例を示すが、シングル構造の発光デバイスにおける発光層は、２層であってもよく、４層以上であってもよい。また、シングル構造の発光デバイスは、２つの発光層の間に、バッファ層を有してもよい。バッファ層として、例えば、キャリア輸送層（正孔輸送層および電子輸送層）を用いることができる。

【0472】

図４６（Ｅ）および図４６（Ｆ）に示すように、複数の発光ユニット（発光ユニット７６３ａおよび発光ユニット７６３ｂ）が電荷発生層７８５（中間層ともいう）を介して直列に接続された構成を本明細書ではタンデム構造と呼ぶ。なお、タンデム構造をスタック構造と呼んでもよい。タンデム構造とすることで、高輝度発光が可能な発光デバイスとすることができる。また、タンデム構造は、シングル構造と比べて、同じ輝度を得るために必要な電流を低減できるため、信頼性を高めることができる。

【0473】

なお、図４６（Ｄ）および図４６（Ｆ）は、表示装置が、発光デバイスと重なる層７６４を有する例である。図４６（Ｄ）は、層７６４が、図４６（Ｃ）に示す発光デバイスと重なる例であり、図４６（Ｆ）は、層７６４が、図４６（Ｅ）に示す発光デバイスと重なる例である。図４６（Ｄ）および図４６（Ｆ）では、上部電極７６２側に光を取り出すため、上部電極７６２には、可視光を透過する導電膜を用いる。

【0474】

層７６４は、色変換層およびカラーフィルタ（着色層）の一方または双方を用いることができる。

【0475】

図４６（Ｃ）および図４６（Ｄ）において、発光層７７１、発光層７７２、および発光層７７３に、同じ色の光を発する発光物質、さらには、同じ発光物質を用いてもよい。例えば、発光層７７１、発光層７７２、および発光層７７３に、青色の光を発する発光物質を用いてもよい。青色の光を呈する副画素においては、発光デバイスが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素および緑色の光を呈する副画素においては、図４６（Ｄ）に示す層７６４として色変換層を設けることで、発光デバイスが発する青色の光をより長波長の光に変換し、赤色または緑色の光を取り出すことができる。また、層７６４は、色変換層と着色層との双方を用いることが好ましい。発光デバイスが発する光の一部は、色変換層で変換されずにそのまま透過してしまうことがある。色変換層を透過した光を、着色層を介して取り出すことで、所望の色の光以外を着色層で吸収し、副画素が呈する光の色純度を高めることができる。

【0476】

図４６（Ｃ）および図４６（Ｄ）において、発光層７７１、発光層７７２、および発光層７７３に、それぞれ異なる色の光を発する発光物質を用いてもよい。発光層７７１、発光層７７２、および発光層７７３がそれぞれ発する光が補色の関係である場合、白色発光が得られる。例えば、シングル構造の発光デバイスは、青色の光を発する発光物質を有する発光層、および、青色よりも長波長の可視光を発する発光物質を有する発光層を有することが好ましい。

【0477】

図４６（Ｄ）に示す層７６４として、カラーフィルタを設けてもよい。白色光がカラーフィルタを透過することで、所望の色の光を得ることができる。

【0478】

例えば、シングル構造の発光デバイスが３層の発光層を有する場合、赤色（Ｒ）の光を発する発光物質を有する発光層、緑色（Ｇ）の光を発する発光物質を有する発光層、および、青色（Ｂ）の光を発する発光物質を有する発光層を有することが好ましい。発光層の積層順は、陽極側からＲ、Ｇ、Ｂ、または、陽極側からＲ、Ｂ、Ｇなどとすることができる。このとき、ＲとＧまたはＢとの間にバッファ層が設けられていてもよい。

【0479】

例えば、シングル構造の発光デバイスが２層の発光層を有する場合、青色（Ｂ）の光を発する発光物質を有する発光層、および、黄色（Ｙ）の光を発する発光物質を有する発光層を有する構成が好ましい。当該構成をＢＹシングル構造と呼称する場合がある。

【0480】

白色の光を発する発光デバイスは、２種類以上の発光物質を含むことが好ましい。白色発光を得るには、２以上の発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光デバイス全体として白色発光する発光デバイスを得ることができる。また、発光層を３つ以上有する発光デバイスの場合も同様である。

【0481】

なお、図４６（Ｃ）、図４６（Ｄ）においても、図４６（Ｂ）に示すように、層７８０と、層７９０とを、それぞれ独立に、２層以上の層からなる積層構造としてもよい。

【0482】

図４６（Ｅ）および図４６（Ｆ）において、発光層７７１と、発光層７７２とに、同じ色の光を発する発光物質、さらには、同じ発光物質を用いてもよい。例えば、各色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２に、それぞれ青色の光を発する発光物質を用いてもよい。青色の光を呈する副画素においては、発光デバイスが発する青色の光を取り出すことができる。また、赤色の光を呈する副画素および緑色の光を呈する副画素においては、図４６（Ｆ）に示す層７６４として色変換層を設けることで、発光デバイスが発する青色の光をより長波長の光に変換し、赤色または緑色の光を取り出すことができる。また、層７６４は、色変換層と着色層との双方を用いることが好ましい。

【0483】

各色の光を呈する副画素に、図４６（Ｅ）または図４６（Ｆ）に示す構成の発光デバイスを用いる場合、副画素によって、異なる発光物質を用いてもよい。具体的には、赤色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２に、それぞれ赤色の光を発する発光物質を用いてもよい。同様に、緑色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２に、それぞれ緑色の光を発する発光物質を用いてもよい。青色の光を呈する副画素が有する発光デバイスにおいて、発光層７７１と、発光層７７２に、それぞれ青色の光を発する発光物質を用いてもよい。このような構成の表示装置は、タンデム構造の発光デバイスが適用されており、かつ、ＳＢＳ（Ｓｉｄｅ Ｂｙ Ｓｉｄｅ）構造であるといえる。そのため、タンデム構造のメリットと、ＳＢＳ構造のメリットの両方を併せ持つことができる。これにより、高輝度発光が可能であり、信頼性の高い発光デバイスを実現することができる。

【0484】

図４６（Ｅ）および図４６（Ｆ）において、発光層７７１と、発光層７７２とに、異なる色の光を発する発光物質を用いてもよい。発光層７７１が発する光と、発光層７７２が発する光が補色の関係である場合、白色発光が得られる。図４６（Ｆ）に示す層７６４として、カラーフィルタを設けてもよい。白色光がカラーフィルタを透過することで、所望の色の光を得ることができる。

【0485】

なお、図４６（Ｅ）および図４６（Ｆ）において、発光ユニット７６３ａが１層の発光層７７１を有し、発光ユニット７６３ｂが１層の発光層７７２を有する例を示すが、これに限られない。発光ユニット７６３ａおよび発光ユニット７６３ｂは、それぞれ、２層以上の発光層を有してもよい。

【0486】

図４６（Ｅ）および図４６（Ｆ）では、発光ユニットを２つ有する発光デバイスを例示したが、これに限られない。発光デバイスは、発光ユニットを３つ以上有してもよい。なお、発光ユニットを２つ有する構成を２段タンデム構造と、発光ユニットを３つ有する構成を３段タンデム構造と、それぞれ呼称してもよい。

【0487】

図４６（Ｅ）および図４６（Ｆ）において、発光ユニット７６３ａは、層７８０ａ、発光層７７１、および、層７９０ａを有し、発光ユニット７６３ｂは、層７８０ｂ、発光層７７２、および、層７９０ｂを有する。

【0488】

下部電極７６１が陽極であり、上部電極７６２が陰極である場合、層７８０ａおよび層７８０ｂは、それぞれ、正孔注入層、正孔輸送層、および、電子ブロック層のうち一つまたは複数を有する。また、層７９０ａおよび層７９０ｂは、それぞれ、電子注入層、電子輸送層、および、正孔ブロック層のうち一つまたは複数を有する。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、層７８０ａと層７９０ａは互いに上記と逆の構成になり、層７８０ｂと層７９０ｂも互いに上記と逆の構成になる。

【0489】

下部電極７６１が陽極であり、上部電極７６２が陰極である場合、例えば、層７８０ａは、正孔注入層と、正孔注入層上の正孔輸送層と、を有し、さらに、正孔輸送層上の電子ブロック層を有してもよい。また、層７９０ａは、電子輸送層を有し、さらに、発光層７７１と電子輸送層との間の正孔ブロック層を有してもよい。また、層７８０ｂは、正孔輸送層を有し、さらに、正孔輸送層上の電子ブロック層を有してもよい。また、層７９０ｂは、電子輸送層と、電子輸送層上の電子注入層と、を有し、さらに、発光層７７２と電子輸送層との間の正孔ブロック層を有してもよい。下部電極７６１が陰極であり、上部電極７６２が陽極である場合、例えば、層７８０ａは、電子注入層と、電子注入層上の電子輸送層と、を有し、さらに、電子輸送層上の正孔ブロック層を有してもよい。また、層７９０ａは、正孔輸送層を有し、さらに、発光層７７１と正孔輸送層との間の電子ブロック層を有してもよい。また、層７８０ｂは、電子輸送層を有し、さらに、電子輸送層上の正孔ブロック層を有してもよい。また、層７９０ｂは、正孔輸送層と、正孔輸送層上の正孔注入層と、を有し、さらに、発光層７７２と正孔輸送層との間の電子ブロック層を有してもよい。

【0490】

タンデム構造の発光デバイスを作製する場合、２つの発光ユニットは、電荷発生層７８５を介して積層される。電荷発生層７８５は、少なくとも電荷発生領域を有する。電荷発生層７８５は、一対の電極間に電圧を印加したときに、２つの発光ユニットの一方に電子を注入し、他方に正孔を注入する機能を有する。

【0491】

タンデム構造の発光デバイスの一例として、図４７（Ａ）乃至図４７（Ｃ）に示す構成が挙げられる。

【0492】

図４７（Ａ）は、発光ユニットを３つ有する構成である。図４７（Ａ）では、複数の発光ユニット（発光ユニット７６３ａ、発光ユニット７６３ｂ、および発光ユニット７６３ｃ）がそれぞれ電荷発生層７８５を介して、直列に接続されている。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１と、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２と、層７９０ｂと、を有し、発光ユニット７６３ｃは、層７８０ｃと、発光層７７３と、層７９０ｃと、を有する。なお、層７８０ｃは、層７８０ａおよび層７８０ｂに適用可能な構成を用いることができ、層７９０ｃは、層７９０ａおよび層７９０ｂに適用可能な構成を用いることができる。

【0493】

図４７（Ａ）において、発光層７７１、発光層７７２、および発光層７７３は、同じ色の光を発する発光物質を有すると好ましい。具体的には、発光層７７１、発光層７７２、および発光層７７３が、それぞれ赤色（Ｒ）の発光物質を有する構成（いわゆるＲ＼Ｒ＼Ｒの３段タンデム構造）、発光層７７１、発光層７７２、および発光層７７３が、それぞれ緑色（Ｇ）の発光物質を有する構成（いわゆるＧ＼Ｇ＼Ｇの３段タンデム構造）、または発光層７７１、発光層７７２、および発光層７７３が、それぞれ青色（Ｂ）の発光物質を有する構成（いわゆるＢ＼Ｂ＼Ｂの３段タンデム構造）とすることができる。なお、「ａ＼ｂ」は、ａの光を発する発光物質を有する発光ユニット上に、電荷発生層を介して、ｂの光を発する発光物質を有する発光ユニットが設けられていることを意味し、ａ、ｂは、色を意味する。

【0494】

図４７（Ａ）において、発光層７７１、発光層７７２、および発光層７７３のうち、一部または全てに異なる色の光を発する発光物質を用いてもよい。発光層７７１、発光層７７２、および発光層７７３の発光色の組み合わせは、例えば、いずれか２つが青色（Ｂ）、残りの一つが黄色（Ｙ）の構成、並びに、いずれか一つが赤色（Ｒ）、他の一つが緑色（Ｇ）、残りの一つが青色（Ｂ）の構成が挙げられる。

【0495】

なお、それぞれ同じ色の光を発する発光物質は、上記の構成に限定されない。例えば、図４７（Ｂ）に示すように、複数の発光層を有する発光ユニットを積層したタンデム型の発光デバイスとしてもよい。図４７（Ｂ）は、２つの発光ユニット（発光ユニット７６３ａ、および発光ユニット７６３ｂ）が電荷発生層７８５を介して直列に接続された構成である。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１ａ、発光層７７１ｂ、および発光層７７１ｃと、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２ａ、発光層７７２ｂ、および発光層７７２ｃと、層７９０ｂと、を有する。

【0496】

図４７（Ｂ）においては、発光層７７１ａ、発光層７７１ｂ、および発光層７７１ｃについて、補色の関係となる発光物質を選択し、発光ユニット７６３ａを白色発光（Ｗ）が可能な構成とする。また、発光層７７２ａ、発光層７７２ｂ、および発光層７７２ｃについても、補色の関係となる発光物質を選択し、発光ユニット７６３ｂを白色発光（Ｗ）が可能な構成とする。すなわち、図４７（Ｂ）に示す構成は、Ｗ＼Ｗの２段タンデム構造である。なお、補色の関係となる発光物質の積層順については、特に限定はない。実施者が適宜最適な積層順を選択することができる。また、図示しないが、Ｗ＼Ｗ＼Ｗの３段タンデム構造、または４段以上のタンデム構造としてもよい。

【0497】

タンデム構造の発光デバイスを用いる場合、黄色（Ｙ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとを有するＢ＼ＹまたはＹ＼Ｂの２段タンデム構造、赤色（Ｒ）と緑色（Ｇ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとを有するＲ・Ｇ＼ＢまたはＢ＼Ｒ・Ｇの２段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、黄色（Ｙ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとをこの順で有するＢ＼Ｙ＼Ｂの３段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、黄緑色（ＹＧ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとをこの順で有するＢ＼ＹＧ＼Ｂの３段タンデム構造、青色（Ｂ）の光を発する発光ユニットと、緑色（Ｇ）の光を発する発光ユニットと、青色（Ｂ）の光を発する発光ユニットとをこの順で有するＢ＼Ｇ＼Ｂの３段タンデム構造などが挙げられる。なお、「ａ・ｂ」は、１つの発光ユニットがａの光を発する発光物質とｂの光を発する発光物質とを有することを意味する。

【0498】

図４７（Ｃ）に示すように、１つの発光層を有する発光ユニットと、複数の発光層を有する発光ユニットと、を組み合わせてもよい。

【0499】

具体的には、図４７（Ｃ）に示す構成においては、複数の発光ユニット（発光ユニット７６３ａ、発光ユニット７６３ｂ、および発光ユニット７６３ｃ）がそれぞれ電荷発生層７８５を介して直列に接続された構成である。また、発光ユニット７６３ａは、層７８０ａと、発光層７７１と、層７９０ａと、を有し、発光ユニット７６３ｂは、層７８０ｂと、発光層７７２ａ、発光層７７２ｂ、および発光層７７２ｃと、層７９０ｂと、を有し、発光ユニット７６３ｃは、層７８０ｃと、発光層７７３と、層７９０ｃと、を有する。

【0500】

例えば、図４７（Ｃ）に示す構成において、発光ユニット７６３ａが青色（Ｂ）の光を発する発光ユニットであり、発光ユニット７６３ｂが赤色（Ｒ）、緑色（Ｇ）、および黄緑色（ＹＧ）の光を発する発光ユニットであり、発光ユニット７６３ｃが青色（Ｂ）の光を発する発光ユニットである、Ｂ＼Ｒ・Ｇ・ＹＧ＼Ｂの３段タンデム構造などを適用することができる。

【0501】

例えば、発光ユニットの積層数と色の順番は、陽極側からＢ、Ｙの２段構造、Ｂと発光ユニットＸとの２段構造、Ｂ、Ｙ、Ｂの３段構造、Ｂ、Ｘ、Ｂの３段構造が挙げられ、発光ユニットＸにおける発光層の積層数と色の順番は、陽極側からＲ、Ｙの２層構造、Ｒ、Ｇの２層構造、Ｇ、Ｒの２層構造、Ｇ、Ｒ、Ｇの３層構造、または、Ｒ、Ｇ、Ｒの３層構造などとすることができる。また、２つの発光層の間に他の層が設けられていてもよい。

【0502】

次に、発光デバイスに用いることができる材料について説明する。

【0503】

下部電極７６１と上部電極７６２のうち、光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。また、表示装置が赤外光を発する発光デバイスを有する場合には、光を取り出す側の電極には、可視光および赤外光を透過する導電膜を用い、光を取り出さない側の電極には、可視光および赤外光を反射する導電膜を用いることが好ましい。

【0504】

光を取り出さない側の電極にも可視光を透過する導電膜を用いてもよい。この場合、反射層と、ＥＬ層７６３との間に当該電極を配置することが好ましい。つまり、ＥＬ層７６３の発光は、当該反射層によって反射されて、表示装置から取り出されてもよい。

【0505】

発光デバイスの一対の電極を形成する材料として、金属、合金、電気伝導性化合物、およびこれらの混合物などを適宜用いることができる。当該材料として、具体的には、アルミニウム、マグネシウム、チタン、クロム、マンガン、鉄、コバルト、ニッケル、銅、ガリウム、亜鉛、インジウム、スズ、モリブデン、タンタル、タングステン、パラジウム、金、白金、銀、イットリウム、ネオジムなどの金属、およびこれらを適宜組み合わせて含む合金が挙げられる。また、当該材料として、インジウムスズ酸化物（Ｉｎ－Ｓｎ酸化物）、シリコンを含むインジウムスズ酸化物（Ｉｎ－Ｓｉ－Ｓｎ酸化物）、インジウム亜鉛酸化物（Ｉｎ－Ｚｎ酸化物）、およびタングステンを含むインジウム亜鉛酸化物（Ｉｎ－Ｗ－Ｚｎ酸化物）などを挙げることができる。また、当該材料として、アルミニウム、ニッケル、およびランタンの合金（Ａｌ－Ｎｉ－Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、並びに、銀とマグネシウムの合金、および、銀とパラジウムと銅の合金（Ａｇ－Ｐｄ－Ｃｕ、ＡＰＣとも記す）等の銀を含む合金が挙げられる。その他、当該材料として、上記例示のない元素周期表の第１族または第２族に属する元素（例えば、リチウム、セシウム、カルシウム、ストロンチウム）、ユウロピウム、イッテルビウムなどの希土類金属およびこれらを適宜組み合わせて含む合金、グラフェン等が挙げられる。

【0506】

発光デバイスには、微小光共振器（マイクロキャビティ）構造が適用されていることが好ましい。したがって、発光デバイスが有する一対の電極の一方は、可視光に対する透過性および反射性を有する電極（半透過・半反射電極）であることが好ましく、他方は、可視光に対する反射性を有する電極（反射電極）であることが好ましい。発光デバイスがマイクロキャビティ構造を有することで、発光層から得られる発光を両電極間で共振させ、発光デバイスから射出される光を強めることができる。

【0507】

可視光に対して透過性を有する電極の光の透過率は、４０％以上とする。例えば、発光デバイスに可視光に対して透過性を有する電極を用いる場合には、可視光（波長４００ｎｍ以上７５０ｎｍ未満の光）の透過率が４０％以上である電極を用いることが好ましい。半透過・半反射電極の可視光の反射率は、１０％以上９５％以下、好ましくは３０％以上８０％以下とする。反射電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、これらの電極の抵抗率は、１×１０^－２Ωｃｍ以下が好ましい。

【0508】

発光デバイスは少なくとも発光層を有する。また、発光デバイスは、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子ブロック材料、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）等を含む層をさらに有してもよい。例えば、発光デバイスは、発光層の他に、正孔注入層、正孔輸送層、正孔ブロック層、電荷発生層、電子ブロック層、電子輸送層、および電子注入層のうち１層以上を有する構成とすることができる。

【0509】

発光デバイスには低分子化合物および高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。発光デバイスを構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

【0510】

発光層は、１種または複数種の発光物質を有する。発光物質として、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、または赤色などの発光色を呈する物質を適宜用いる。また、発光物質として、近赤外光を発する物質を用いることもできる。

【0511】

発光物質として、蛍光材料、燐光材料、ＴＡＤＦ材料、および量子ドット材料などが挙げられる。

【0512】

蛍光材料として、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、およびナフタレン誘導体などが挙げられる。

【0513】

燐光材料として、例えば、４Ｈ－トリアゾール骨格、１Ｈ－トリアゾール骨格、イミダゾール骨格、ピリミジン骨格、ピラジン骨格、またはピリジン骨格を有する有機金属錯体（特にイリジウム錯体）、電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体（特にイリジウム錯体）、白金錯体、および希土類金属錯体等が挙げられる。

【0514】

発光層は、発光物質（ゲスト材料）に加えて、１種または複数種の有機化合物（ホスト材料、アシスト材料等）を有してもよい。１種または複数種の有機化合物として、正孔輸送性の高い物質（正孔輸送性材料）および電子輸送性の高い物質（電子輸送性材料）の一方または双方を用いることができる。正孔輸送性材料として、後述の、正孔輸送層に用いることができる正孔輸送性の高い材料を用いることができる。電子輸送性材料として、後述の、電子輸送層に用いることができる電子輸送性の高い材料を用いることができる。また、１種または複数種の有機化合物として、バイポーラ性材料、またはＴＡＤＦ材料を用いてもよい。

【0515】

発光層は、例えば、燐光材料と、励起錯体を形成しやすい組み合わせである正孔輸送性材料および電子輸送性材料と、を有することが好ましい。このような構成とすることにより、励起錯体から発光物質（燐光材料）へのエネルギー移動であるＥｘＴＥＴ（Ｅｘｃｉｐｌｅｘ－Ｔｒｉｐｌｅｔ Ｅｎｅｒｇｙ Ｔｒａｎｓｆｅｒ）を用いた発光を効率よく得ることができる。発光物質の最も低エネルギー側の吸収帯の波長と重なるような発光を呈する励起錯体を形成するような組み合わせを選択することで、エネルギー移動がスムーズとなり、効率よく発光を得ることができる。この構成により、発光デバイスの高効率、低電圧駆動、長寿命を同時に実現できる。

【0516】

正孔注入層は、陽極から正孔輸送層に正孔を注入する層であり、正孔注入性の高い材料を含む層である。正孔注入性の高い材料として、芳香族アミン化合物、および、正孔輸送性材料とアクセプター性材料（電子受容性材料）とを含む複合材料などが挙げられる。

【0517】

正孔輸送性材料として、後述の、正孔輸送層に用いることができる正孔輸送性の高い材料を用いることができる。

【0518】

アクセプター性材料としては、例えば、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、および、酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。また、フッ素を含む有機アクセプター性材料を用いることもできる。また、キノジメタン誘導体、クロラニル誘導体、および、ヘキサアザトリフェニレン誘導体などの有機アクセプター性材料を用いることもできる。

【0519】

例えば、正孔注入性の高い材料として、正孔輸送性材料と、上述の元素周期表における第４族乃至第８族に属する金属の酸化物（代表的には酸化モリブデン）とを含む材料を用いてもよい。

【0520】

正孔輸送層は、正孔注入層によって、陽極から注入された正孔を発光層に輸送する層である。正孔輸送層は、正孔輸送性材料を含む層である。正孔輸送性材料は、１×１０^－６ｃｍ^２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものも用いることができる。正孔輸送性材料は、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体、チオフェン誘導体、フラン誘導体など）、芳香族アミン（芳香族アミン骨格を有する化合物）等の正孔輸送性の高い材料が好ましい。

【0521】

電子ブロック層は、発光層に接して設けられる。電子ブロック層は、正孔輸送性を有し、かつ、電子をブロックすることが可能な材料を含む層である。電子ブロック層には、上記正孔輸送性材料のうち、電子ブロック性を有する材料を用いることができる。

【0522】

電子ブロック層は、正孔輸送性を有するため、正孔輸送層と呼ぶこともできる。また、正孔輸送層のうち、電子ブロック性を有する層を、電子ブロック層と呼ぶこともできる。

【0523】

電子輸送層は、電子注入層によって、陰極から注入された電子を発光層に輸送する層である。電子輸送層は、電子輸送性材料を含む層である。電子輸送性材料は、１×１０^－６ｃｍ^２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものも用いることができる。電子輸送性材料として、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体等の他、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン配位子を有するキノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、その他含窒素複素芳香族化合物を含むπ電子不足型複素芳香族化合物等の電子輸送性の高い材料を用いることができる。

【0524】

正孔ブロック層は、発光層に接して設けられる。正孔ブロック層は、電子輸送性を有し、かつ、正孔をブロックすることが可能な材料を含む層である。正孔ブロック層には、上記電子輸送性材料のうち、正孔ブロック性を有する材料を用いることができる。

【0525】

正孔ブロック層は、電子輸送性を有するため、電子輸送層と呼ぶこともできる。また、電子輸送層のうち、正孔ブロック性を有する層を、正孔ブロック層と呼ぶこともできる。

【0526】

電子注入層は、陰極から電子輸送層に電子を注入する層であり、電子注入性の高い材料を含む層である。電子注入性の高い材料として、アルカリ金属、アルカリ土類金属、またはそれらの化合物を用いることができる。電子注入性の高い材料として、電子輸送性材料とドナー性材料（電子供与性材料）とを含む複合材料を用いることもできる。

【0527】

電子注入性の高い材料の最低空軌道（ＬＵＭＯ：Ｌｏｗｅｓｔ Ｕｎｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）準位は、陰極に用いる材料の仕事関数の値との差が小さい（具体的には０．５ｅＶ以下）であることが好ましい。

【0528】

電子注入層には、例えば、リチウム、セシウム、イッテルビウム、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ_ｘ、Ｘは任意数）、８－（キノリノラト）リチウム（略称：Ｌｉｑ）、２－（２－ピリジル）フェノラトリチウム（略称：ＬｉＰＰ）、２－（２－ピリジル）－３－ピリジノラトリチウム（略称：ＬｉＰＰｙ）、４－フェニル－２－（２－ピリジル）フェノラトリチウム（略称：ＬｉＰＰＰ）、リチウム酸化物（ＬｉＯ_ｘ）、炭酸セシウム等のようなアルカリ金属、アルカリ土類金属、またはこれらの化合物を用いることができる。また、電子注入層は、２以上の積層構造としてもよい。当該積層構造として、例えば、１層目にフッ化リチウムを用い、２層目にイッテルビウムを設ける構成が挙げられる。

【0529】

電子注入層は、電子輸送性材料を有してもよい。例えば、非共有電子対を備え、電子不足型複素芳香環を有する化合物を、電子輸送性材料に用いることができる。具体的には、ピリジン環、ジアジン環（ピリミジン環、ピラジン環、ピリダジン環）、トリアジン環の少なくとも１つを有する化合物を用いることができる。

【0530】

なお、非共有電子対を備える有機化合物のＬＵＭＯ準位は、－３．６ｅＶ以上－２．３ｅＶ以下であると好ましい。また、一般にＣＶ（サイクリックボルタンメトリ）、光電子分光法、光吸収分光法、逆光電子分光法等により、有機化合物の最高被占有軌道（ＨＯＭＯ：Ｈｉｇｈｅｓｔ Ｏｃｃｕｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ）準位およびＬＵＭＯ準位を見積もることができる。

【0531】

例えば、４，７－ジフェニル－１，１０－フェナントロリン（略称：ＢＰｈｅｎ）、２，９－ジ（ナフタレン－２－イル）－４，７－ジフェニル－１，１０－フェナントロリン（略称：ＮＢＰｈｅｎ）、ジキノキサリノ［２，３－ａ：２’，３’－ｃ］フェナジン（略称：ＨＡＴＮＡ）、２，４，６－トリス［３’－（ピリジン－３－イル）ビフェニル－３－イル］－１，３，５－トリアジン（略称：ＴｍＰＰＰｙＴｚ）等を、非共有電子対を備える有機化合物に用いることができる。なお、ＮＢＰｈｅｎはＢＰｈｅｎと比較して、高いガラス転移点（Ｔｇ）を備え、耐熱性に優れる。

【0532】

電荷発生層は、上述の通り、少なくとも電荷発生領域を有する。電荷発生領域は、アクセプター性材料を含むことが好ましく、例えば、上述の正孔注入層に適用可能な、正孔輸送性材料とアクセプター性材料とを含むことが好ましい。

【0533】

電荷発生層は、電子注入性の高い材料を含む層を有することが好ましい。当該層は、電子注入バッファ層と呼ぶこともできる。電子注入バッファ層は、電荷発生領域と電子輸送層との間に設けられることが好ましい。電子注入バッファ層を設けることで、電荷発生領域と電子輸送層との間の注入障壁を緩和することができるため、電荷発生領域で生じた電子を電子輸送層に容易に注入することができる。

【0534】

電子注入バッファ層は、アルカリ金属またはアルカリ土類金属を含むことが好ましく、例えば、アルカリ金属の化合物またはアルカリ土類金属の化合物を含む構成とすることができる。具体的には、電子注入バッファ層は、アルカリ金属と酸素とを含む無機化合物、または、アルカリ土類金属と酸素とを含む無機化合物を有することが好ましく、リチウムと酸素とを含む無機化合物（酸化リチウム（Ｌｉ_２Ｏ）など）を有することがより好ましい。その他、電子注入バッファ層には、上述の電子注入層に適用可能な材料を好適に用いることができる。

【0535】

電荷発生層は、電子輸送性の高い材料を含む層を有することが好ましい。当該層は、電子リレー層と呼ぶこともできる。電子リレー層は、電荷発生領域と電子注入バッファ層との間に設けられることが好ましい。電荷発生層が電子注入バッファ層を有さない場合、電子リレー層は、電荷発生領域と電子輸送層との間に設けられることが好ましい。電子リレー層は、電荷発生領域と電子注入バッファ層（または電子輸送層）との相互作用を防いで、電子をスムーズに受け渡す機能を有する。

【0536】

電子リレー層は、銅（ＩＩ）フタロシアニン（略称：ＣｕＰｃ）などのフタロシアニン系の材料、または、金属－酸素結合と芳香族配位子を有する金属錯体を用いることが好ましい。

【0537】

なお、上述の電荷発生領域、電子注入バッファ層、および電子リレー層は、断面形状、または特性などによって明確に区別できない場合がある。

【0538】

なお、電荷発生層は、アクセプター性材料の代わりに、ドナー性材料を有してもよい。例えば、電荷発生層は、上述の電子注入層に適用可能な、電子輸送性材料とドナー性材料とを含む層を有してもよい。

【0539】

発光ユニットを積層する際、２つの発光ユニットの間に電荷発生層を設けることで、駆動電圧の上昇を抑制することができる。

【0540】

本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。

【0541】

（実施の形態５）
本実施の形態では、発光素子６１の形成方法の一例について説明する。

【0542】

図４８（Ａ）に、発光素子６１の平面概略図を示す。発光素子６１は、赤色を呈する発光素子６１Ｒ、緑色を呈する発光素子６１Ｇ、および青色を呈する発光素子６１Ｂをそれぞれ複数有する。図４８（Ａ）では、各発光素子の区別を簡単にするため、各発光素子の発光領域内にＲ、Ｇ、Ｂの符号を付している。また、図４８（Ａ）では、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３つの発光色を有する構成について例示したがこれに限定されない。例えば、４つ以上の色を有する構成としてもよい。

【0543】

発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれマトリクス状に配列している。図４８（Ａ）は、一方向に同一の色の発光素子を配置する、いわゆるストライプ配置を示しているが、発光素子の配置方法はこれに限定されない。

【0544】

発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂとしては、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、またはＱＯＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などの有機ＥＬデバイスを用いることが好ましい。ＥＬ素子が有する発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。

【0545】

図４８（Ｂ）は、図４８（Ａ）中の一点鎖線Ａ１－Ａ２に対応する断面概略図である。図４８（Ｂ）には、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの断面を示している。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれ絶縁体３６３上に設けられ、画素電極として機能する導電体１７１、および共通電極として機能する導電体１７３を有する。絶縁体３６３としては、無機絶縁膜および有機絶縁膜の一方または双方を用いることができる。絶縁体３６３として、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物絶縁膜および窒化物絶縁膜が挙げられる。

【0546】

発光素子６１Ｒは、画素電極として機能する導電体１７１と共通電極として機能する導電体１７３との間に、ＥＬ層１７２Ｒを有する。ＥＬ層１７２Ｒは、少なくとも赤色の波長域にピークを有する光を発する発光物質を有する。発光素子６１Ｇが有するＥＬ層１７２Ｇは、少なくとも緑色の波長域にピークを有する光を発する発光物質を有する。発光素子６１Ｂが有するＥＬ層１７２Ｂは、少なくとも青色の波長域にピークを有する光を発する発光物質を有する。

【0547】

ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ発光物質を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、および正孔輸送層のうち、一以上を有していてもよい。

【0548】

画素電極として機能する導電体１７１は、発光素子毎に設けられている。また、共通電極として機能する導電体１７３は、各発光素子に共通な一続きの層として設けられている。画素電極として機能する導電体１７１と共通電極として機能する導電体１７３のいずれか一方に可視光に対して透光性を有する導電膜を用い、他方に反射性を有する導電膜を用いる。画素電極として機能する導電体１７１を透光性、共通電極として機能する導電体１７３を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができ、反対に画素電極として機能する導電体１７１を反射性、共通電極として機能する導電体１７３を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、画素電極として機能する導電体１７１と共通電極として機能する導電体１７３の双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。

【0549】

例えば、発光素子６１Ｒがトップエミッション型である場合、発光素子６１Ｒから射出される光１７５Ｒは、導電体１７３側に射出される。発光素子６１Ｇがトップエミッション型である場合、発光素子６１Ｇから射出される光１７５Ｇは、導電体１７３側に射出される。発光素子６１Ｂがトップエミッション型である場合、発光素子６１Ｂから射出される光１７５Ｂは、導電体１７３側に射出される。

【0550】

画素電極として機能する導電体１７１の端部を覆って、絶縁体２７２が設けられている。絶縁体２７２の端部は、テーパー形状であることが好ましい。絶縁体２７２には、絶縁体３６３に用いることができる材料と同様の材料を用いることができる。

【0551】

絶縁体２７２は、隣接する発光素子６１が意図せず電気的に短絡し、誤発光することを防ぐために設ける。また、ＥＬ層１７２の形成にメタルマスクを用いる場合、メタルマスクが導電体１７１に接触しないようにする機能も有する。

【0552】

ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ画素電極として機能する導電体１７１の上面に接する領域と、絶縁体２７２の表面に接する領域と、を有する。また、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの端部は、絶縁体２７２上に位置する。

【0553】

図４８（Ｂ）に示すように、異なる色の発光素子間において、２つのＥＬ層の間に隙間が設けられている。このように、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂが、互いに接しないように設けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。

【0554】

ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、メタルマスクなどのシャドーマスクを用いた真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難である高い精細度の表示装置を実現することができる。さらに、隣接するＥＬ層間のリーク電流が低減されるため、極めて鮮やかで、コントラストが高く、表示品位の高い表示装置を実現できる。

【0555】

例えばメタルマスクを用いた形成方法では、隣接する発光素子６１間の距離を１０μｍ未満にすることは困難であるが、フォトリソグラフィ法を用いることで、８μｍ以下、３μｍ以下、２μｍ以下、または、１μｍ以下にまで狭めることができる。ここで、隣接する発光素子６１間の距離は、隣接する２つの画素電極の端部から端部までの距離で規定できる。または、隣接する発光素子６１間の距離は、隣接する２つのＥＬ層の端部から端部までの距離で規定できる。

【0556】

なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。

【0557】

隣接する発光素子６１間の間隔を上記のように縮小することにより、２つの発光素子間に存在しうる非発光領域の面積を大幅に縮小することができ、開口率を１００％に近づけることが可能となる。例えば、開口率は、５０％以上、６０％以上、７０％以上、８０％以上、さらには９０％以上であって、１００％未満を実現することもできる。

【0558】

さらに、ＥＬ層自体のパターン（加工サイズともいえる）についても、メタルマスクを用いた場合に比べて極めて小さくすることができる。また、例えばＥＬ層の作り分けにメタルマスクを用いた場合では、ＥＬ層の中央と端で厚さのばらつきが生じるため、ＥＬ層の面積に対して、発光領域として使用できる有効な面積は小さくなる。一方、上記作製方法では、均一な厚さに成膜した膜を加工することでＥＬ層を形成するため、ＥＬ層内で厚さを均一にでき、微細なパターンであっても、そのほぼ全域を発光領域として用いることができる。そのため、上記作製方法によれば、高い精細度と高い開口率を兼ね備えることができる。

【0559】

ＦＭＭを用いて形成された有機膜は、端部に近いほど厚さが薄くなるような、極めてテーパー角の小さな（例えば０度より大きく３０度未満）膜となる場合が多い。そのため、ＦＭＭを用いて形成された有機膜は、その側面と上面が連続的につながるため、側面を明確に確認することは困難である。一方、本発明の一態様においては、ＦＭＭを用いることなく加工されたＥＬ層を有するため、明確な側面を有する。特に、本発明の一態様は、ＥＬ層のテーパー角が、３０度以上１２０度以下、好ましくは６０度以上１２０度以下である部分を有することが好ましい。

【0560】

共通電極として機能する導電体１７３上には、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを覆って、保護層２７１が設けられている。保護層２７１は、上方から各発光素子に水などの不純物が拡散することを防ぐ機能を有する。

【0561】

保護層２７１としては、例えば、少なくとも無機絶縁膜を含む単層構造または積層構造とすることができる。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物膜または窒化物膜が挙げられる。または、保護層２７１としてインジウムガリウム酸化物、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの半導体材料を用いてもよい。なお、保護層２７１としては、ＡＬＤ法、ＣＶＤ法、およびスパッタリング法を用いて形成すればよい。なお、保護層２７１として、無機絶縁膜を含む構成について例示したがこれに限定されない。例えば、保護層２７１として、無機絶縁膜と、有機絶縁膜との積層構造としてもよい。

【0562】

なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。

【0563】

保護層２７１として、インジウムガリウム亜鉛酸化物を用いる場合、ウェットエッチング法、またはドライエッチング法を用いて加工することができる。例えば、保護層２７１として、ＩＧＺＯを用いる場合、シュウ酸、リン酸、または混合薬液（例えば、リン酸、酢酸、硝酸、および水の混合薬液（混酸アルミニウムエッチング液ともいう））などの薬液を用いることができる。なお、当該混酸アルミニウムエッチング液は、体積比にて、リン酸：酢酸：硝酸：水＝５３．３：６．７：３．３：３６．７およびその近傍の配合とすることができる。

【0564】

なお、図４８（Ｂ）に示す構造をＳＢＳ構造と呼称してもよい。

【0565】

図４８（Ｃ）には、上記とは異なる例を示している。具体的には、図４８（Ｃ）では、白色の光を呈する発光素子６１Ｗを有する。発光素子６１Ｗは、画素電極として機能する導電体１７１と共通電極として機能する導電体１７３との間に白色の光を呈するＥＬ層１７２Ｗを有する。

【0566】

ＥＬ層１７２Ｗとしては、例えば、それぞれの発光色が補色の関係になるように選択された、２以上の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のＥＬ層を用いてもよい。

【0567】

図４８（Ｃ）には、３つの発光素子６１Ｗを並べて示している。左の発光素子６１Ｗの上部には着色層２６４Ｒが設けられている。着色層２６４Ｒは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、中央の発光素子６１Ｗの上部には緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗの上部には、青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。

【0568】

ここで、隣接する２つの発光素子６１Ｗ間において、ＥＬ層１７２Ｗと、共通電極として機能する導電体１７３とがそれぞれ分離されている。これにより、隣接する２つの発光素子６１Ｗにおいて、ＥＬ層１７２Ｗを介して電流が流れて意図しない発光が生じることを防ぐことができる。特に、ＥＬ層１７２Ｗとして、２つの発光層の間に電荷発生層が設けられる積層型のＥＬ層を用いた場合では、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、このような構成とすることで、高い精細度と、高いコントラストを兼ね備える表示装置を実現できる。

【0569】

ＥＬ層１７２Ｗおよび共通電極として機能する導電体１７３の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができるため、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。

【0570】

なお、ボトムエミッション型の発光素子の場合は、画素電極として機能する導電体１７１と絶縁体３６３との間に、着色層を設ければよい。

【0571】

図４８（Ｄ）には、上記とは異なる例を示している。具体的には、図４８（Ｄ）は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの間に絶縁体２７２が設けられていない構成である。当該構成とすることで、開口率の高い表示装置とすることができる。また、絶縁体２７２を設けないことで、発光素子６１の凹凸が低減されるため、表示装置の視野角が向上する。具体的には、視野角を１５０度以上１８０度未満、好ましくは１６０度以上１８０度未満にできる。

【0572】

また、保護層２７１は、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面を覆っている。当該構成とすることで、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面から入り込みうる不純物（代表的には水など）を抑制することができる。また、隣接する発光素子６１間のリーク電流が低減されるため、彩度およびコントラスト比が向上し、かつ、消費電力が低減する。

【0573】

また、図４８（Ｄ）に示す構成においては、導電体１７１、ＥＬ層１７２Ｒ、および導電体１７３の上面形状が一致または概略一致する。このような構造は、導電体１７１、ＥＬ層１７２Ｒ、および導電体１７３を形成したのち、レジストマスクなどを用いて一括して形成することができる。このようなプロセスは、導電体１７３をマスクとして、ＥＬ層１７２Ｒ、および導電体１７３を加工することから、セルフアラインパターニングと呼称することもできる。なお、ここではＥＬ層１７２Ｒについて説明したが、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂについても同様の構成とすることができる。

【0574】

また、図４８（Ｄ）においては、保護層２７１上に、さらに保護層２７３が設けられる構造である。例えば、保護層２７１を被覆性の高い膜を成膜可能な装置（代表的にはＡＬＤ装置など）を用いて形成し、保護層２７３を保護層２７１よりも被覆性の低い膜が成膜される装置（代表的には、スパッタリング装置など）にて形成することにより、保護層２７１と、保護層２７３との間に領域２７５を設けることができる。なお、別言すると、領域２７５は、ＥＬ層１７２ＲとＥＬ層１７２Ｇとの間、およびＥＬ層１７２ＧとＥＬ層１７２Ｂとの間に位置する。

【0575】

なお、領域２７５は、例えば空気、窒素、酸素、二酸化炭素、および第１８族元素（代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等）の中から選ばれるいずれか一または複数を有する。また、領域２７５には、例えば保護層２７３の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層２７３を成膜する場合、領域２７５には上記の第１８族元素のいずれか一または複数が含まれる場合がある。なお、領域２７５に気体が含まれる場合、ガスクロマトグラフィー法等により気体の同定等を行うことができる。または、スパッタリング法により保護層２７３を成膜する場合、保護層２７３の膜中にもスパッタリング時に用いたガスが含まれる場合がある。この場合、保護層２７３をエネルギー分散型Ｘ線分析（ＥＤＸ分析）等により解析した際に、アルゴン等の元素が検出される場合がある。

【0576】

また、領域２７５の屈折率が、保護層２７１の屈折率より低い場合、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、保護層２７１と領域２７５との界面で反射する。これにより、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、隣接する画素に入射することを抑制できる場合がある。これにより、近隣画素からの異なる発光色の混入が抑制できるため、表示装置の表示品位を高めることができる。

【0577】

なお、図４８（Ｄ）に示す構成の場合、発光素子６１Ｒと発光素子６１Ｇとの間の領域、または、発光素子６１Ｇと発光素子６１Ｂとの間の領域（以下では、単に発光素子間の距離とする）を狭くすることができる。具体的には、発光素子間の距離を、１μｍ以下、好ましくは５００ｎｍ以下、さらに好ましくは、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、ＥＬ層１７２Ｒの側面とＥＬ層１７２Ｇの側面との間隔、またはＥＬ層１７２Ｇの側面とＥＬ層１７２Ｂの側面との間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。

【0578】

また、例えば、領域２７５が気体を有する場合、発光素子の間を素子分離しつつ、且つ各発光素子からの光の混色またはクロストークなどを抑制できる。

【0579】

また、領域２７５は空間であってもよいし、充填材で埋めてもよい。充填材としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、充填材として、フォトレジストを用いてもよい。充填材として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。

【0580】

図４９（Ａ）には、上記とは異なる例を示している。具体的には、図４９（Ａ）に示す構成は、図４８（Ｄ）に示す構成と、絶縁体３６３の構成が異なる。絶縁体３６３は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に、上面の一部が削れ、凹部を有する。また、当該凹部には、保護層２７１が形成される。別言すると、断面視において、導電体１７１の下面よりも保護層２７１の下面の方が下に位置する領域を有する。当該領域を有することで、下方から発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに入り込みうる不純物（代表的には、水など）を好適に抑制することができる。なお、上記の凹部としては、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に各発光素子の側面に付着しうる不純物（残渣物ともいう）をウェットエッチングなどにより除去する際に形成されうる。上記の残渣物を除去したのち、各発光素子の側面を保護層２７１で覆うことにより、信頼性の高い表示装置とすることができる。

【0581】

また、図４９（Ｂ）には、上記とは異なる例を示している。具体的には、図４９（Ｂ）に示す構成は、図４９（Ａ）に示す構成に加え、絶縁体２７６と、マイクロレンズアレイ２７７と、を有する。絶縁体２７６は、接着層としての機能を有する。なお、絶縁体２７６の屈折率がマイクロレンズアレイ２７７の屈折率よりも低い場合、マイクロレンズアレイ２７７は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂから発せられる光を集光することができる。これにより、表示装置の光取り出し効率を高めることができる。特に、ユーザが表示装置の表示面の正面から当該表示面を見る場合において、明るい画像を視認することができ、好適である。なお、絶縁体２７６としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。

【0582】

また、図４９（Ｃ）には、上記とは異なる例を示している。具体的には、図４９（Ｃ）に示す構成は、図４９（Ａ）に示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁体２７６を有し、絶縁体２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、半導体装置はカラーの画像を表示することができる。図４９（Ｃ）に示す構成は、図４８（Ｃ）に示す構成の変形例でもある。

【0583】

また、図４９（Ｄ）には、上記とは異なる例を示している。具体的には、図４９（Ｄ）に示す構成は、保護層２７１が導電体１７１およびＥＬ層１７２の側面に隣接して設けられている。また、導電体１７３は、各発光素子に共通な一続きの層として設けられている。また、図４９（Ｄ）に示す構成では、領域２７５が充填材で埋められていることが好ましい。

【0584】

発光素子６１に微小光共振器（マイクロキャビティ）構造を付与することにより発光色の色純度を高めることができる。発光素子６１にマイクロキャビティ構造を付与するには、導電体１７１と導電体１７３間の距離ｄとＥＬ層１７２の屈折率ｎの積（光学距離）が、波長λの２分の１のｍ倍（ｍは１以上の整数）になるように構成すればよい。距離ｄは数式１で求めることができる。

【0585】

ｄ＝ｍ×λ／（２×ｎ） ・・・ 数式１。

【0586】

数式１より、マイクロキャビティ構造の発光素子６１は、発光する光の波長（発光色）に応じて距離ｄが決定される。距離ｄは、ＥＬ層１７２の厚さに相当する。よって、ＥＬ層１７２ＧはＥＬ層１７２Ｂよりも厚く設けられ、ＥＬ層１７２ＲはＥＬ層１７２Ｇよりも厚く設けられる場合がある。

【0587】

なお、厳密には、距離ｄは、反射電極として機能する導電体１７１における反射領域から、発光する光に対する透過性および反射性を有する電極（半透過・半反射電極）として機能する導電体１７３における反射領域までの距離である。例えば、導電体１７１が銀と透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）の積層であり、ＩＴＯがＥＬ層１７２側にある場合、ＩＴＯの膜厚を調整することで発光色に応じた距離ｄを設定できる。すなわち、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの厚さが同じであっても、該ＩＴＯの厚さを変えることで、発光色に適した距離ｄを得ることができる。

【0588】

しかしながら、導電体１７１および導電体１７３における反射領域の位置を厳密に決定することが困難な場合がある。この場合、導電体１７１と導電体１７３の任意の位置を反射領域と仮定することで、充分にマイクロキャビティの効果を得ることができるものとする。

【0589】

発光素子６１は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などにより構成される。発光素子６１の詳細な構成例については、他の実施の形態で説明する。マイクロキャビティ構造において光の取り出し効率を高めるため、反射電極として機能する導電体１７１から発光層までの光学距離をλ／４の奇数倍にすることが好ましい。当該光学距離を実現するため、発光素子６１を構成する各層の厚さを適宜調整することが好ましい。

【0590】

また、光を導電体１７３側へ射出する場合は、導電体１７３の反射率が透過率よりも大きいことが好ましい。導電体１７３の光の透過率を好ましくは２％以上５０％以下、より好ましくは２％以上３０％以下、さらに好ましくは２％以上１０％以下にするとよい。導電体１７３の透過率を小さく（反射率を大きく）することで、マイクロキャビティの効果を高めることができる。

【0591】

図５０（Ａ）には、上記とは異なる例を示している。具体的には、図５０（Ａ）に示す構成は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２が導電体１７１の端部を越えて延在している。例えば、発光素子６１ＲにおいてＥＬ層１７２Ｒが導電体１７１の端部を越えて延在している。また、発光素子６１ＧにおいてＥＬ層１７２Ｇが導電体１７１の端部を越えて延在している。発光素子６１ＢにおいてＥＬ層１７２Ｂが導電体１７１の端部を越えて延在している。

【0592】

また、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２と保護層２７１は、絶縁体２７０を介して重なる領域を有する。また、隣接する発光素子６１の間の領域において、保護層２７１の上に絶縁体２７８が設けられている。

【0593】

絶縁体２７８としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、絶縁体２７８として、フォトレジストを用いてもよい。絶縁体２７８として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。

【0594】

また、発光素子６１Ｒ、発光素子６１Ｇ、発光素子６１Ｂ、および絶縁体２７８の上に共通層１７４が設けられ、共通層１７４上に導電体１７３が設けられている。共通層１７４は、ＥＬ層１７２Ｒと接する領域と、ＥＬ層１７２Ｇと接する領域と、ＥＬ層１７２Ｂと接する領域と、を有する。共通層１７４は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂで共有されている。

【0595】

共通層１７４としては、正孔注入層、正孔輸送層、正孔ブロック層、電子ブロック層、電子輸送層、および電子注入層のうち１つ以上を適用することができる。例えば、共通層１７４は、キャリア注入層（正孔注入層または電子注入層）であってもよい。また、共通層１７４は、ＥＬ層１７２の一部と言うこともできる。なお、共通層１７４は必要に応じて設ければよい。共通層１７４を設ける場合、ＥＬ層１７２に含まれる層のうち、共通層１７４と同じ機能を有する層を設けなくてもよい。

【0596】

また、導電体１７３上に保護層２７３が設けられ、保護層２７３上に絶縁体２７６が設けられている。

【0597】

また、図５０（Ｂ）には、上記とは異なる例を示している。具体的には、図５０（Ｂ）に示す構成は、図５０（Ａ）に示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁体２７６を有し、絶縁体２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、半導体装置はカラーの画像を表示することができる。図５０（Ｂ）に示す構成は、図４９（Ｃ）に示す構成の変形例でもある。

【0598】

また、図５０（Ｃ）に示すように、絶縁体３６３の上に発光素子６１Ｒ、発光素子６１Ｇ、および受光素子７１を設けてもよい。図５０（Ｃ）に示す受光素子７１は、発光素子６１のＥＬ層１７２を光電変換層として機能する活性層１８２（「受光層」ともいう。）に置き換えることで実現できる。活性層１８２は、入射した光の波長および強度に応じて抵抗値が変化する機能を有する。活性層１８２は、ＥＬ層１７２と同様の物質で形成できる。なお、活性層１８２としてシリコンなどの無機材料を用いてもよい。

【0599】

受光素子７１は、表示装置の外部から保護層２７３、導電体１７３、および共通層１７４を介して入射した光Ｌｉｎを検出する機能を有する。受光素子７１と重ねて、光Ｌｉｎの入射側に任意の波長域の光を透過する着色層を設けてもよい。

【0600】

本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。

【0601】

（実施の形態６）
本実施の形態では、本発明の一態様に係る半導体装置を適用可能な電子機器について説明する。

【0602】

本発明の一態様に係る半導体装置を、電子機器の表示部に適用することができる。したがって、表示品位の高い電子機器を実現できる。または、極めて高精細な電子機器を実現できる。または、信頼性の高い電子機器を実現できる。

【0603】

本発明の一態様に係る半導体装置などを用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化とスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、燃料を用いたエンジン、または蓄電体からの電力を用いた電動機により推進する移動体なども、電子機器の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＶ）、プラグインハイブリッド車（ＰＨＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機、惑星探査機、宇宙船などが挙げられる。

【0604】

本発明の一態様に係る電子機器は、二次電池（バッテリ）を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。

【0605】

二次電池としては、例えば、リチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。

【0606】

本発明の一態様に係る電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像および情報等の表示を行うことができる。また、電子機器がアンテナおよび二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

【0607】

本発明の一態様に係る電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。

【0608】

本発明の一態様に係る電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。

【0609】

さらに、複数の表示部を有する電子機器においては、表示部の一部を主として画像情報を表示し、別の一部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。

【0610】

本発明の一態様に係る半導体装置を用いた表示装置は、高精細な画像を表示することができる。そのため、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、および電子書籍端末などに好適である。例えば、ＶＲ（Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）機器またはＡＲ（Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）機器などに好適である。

【0611】

図５１（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。

【0612】

カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。なお、カメラ８０００は、レンズ８００６と筐体とが一体となっていてもよい。

【0613】

カメラ８０００は、シャッターボタン８００４を押す、またはタッチパネルとして機能する表示部８００２をタッチすることにより撮像することができる。

【0614】

筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。

【0615】

ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。

【0616】

筐体８１０１は、カメラ８０００のマウントと係合するマウントにより、カメラ８０００に取り付けられている。ファインダー８１００はカメラ８０００から受信した映像等を表示部８１０２に表示させることができる。

【0617】

ボタン８１０３は、電源ボタン等としての機能を有する。

【0618】

カメラ８０００の表示部８００２、およびファインダー８１００の表示部８１０２に、本発明の一態様に係る半導体装置を適用できる。なお、ファインダー８１００は、カメラ８０００に内蔵されていてもよい。

【0619】

図５１（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。

【0620】

ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。

【0621】

ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した映像情報を表示部８２０４に表示させることができる。また、本体８２０３はカメラを備え、使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。

【0622】

また、装着部８２０１には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能、使用者の頭部の動きに合わせて表示部８２０４に表示する映像を変化させる機能などを有していてもよい。

【0623】

表示部８２０４に、本発明の一態様に係る半導体装置を用いた表示装置を適用できる。

【0624】

図５１（Ｃ）乃至図５１（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。

【0625】

使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部８３０２の異なる領域に表示された別の画像を、レンズ８３０５を通して視認することで、視差を用いた３次元表示等を行うこともできる。なお、表示部８３０２を１つ設ける構成に限られず、表示部８３０２を２つ設け、使用者の片方の目につき１つの表示部を配置してもよい。

【0626】

表示部８３０２に、本発明の一態様に係る半導体装置を用いた表示装置を適用できる。本発明の一態様に係る半導体装置を用いた表示装置は、極めて高い精細度を実現することも可能である。例えば、図５１（Ｅ）のようにレンズ８３０５を用いて表示を拡大して視認される場合でも、使用者に画素が視認されにくい。つまり、表示部８３０２を用いて、使用者に現実感の高い映像を視認させることができる。

【0627】

図５１（Ｆ）は、ゴーグル型のヘッドマウントディスプレイ８４００の外観を示す図である。ヘッドマウントディスプレイ８４００は、一対の筐体８４０１と、装着部８４０２と、緩衝部材８４０３と、を有する。一対の筐体８４０１内には、それぞれ、表示部８４０４およびレンズ８４０５が設けられる。一対の表示部８４０４に互いに異なる画像を表示させることで、視差を用いた３次元表示を行うことができる。

【0628】

使用者は、レンズ８４０５を通して表示部８４０４を視認することができる。レンズ８４０５はピント調整機構を有し、使用者の視力に応じて位置を調整することができる。表示部８４０４は、正方形または横長の長方形であることが好ましい。これにより、臨場感を高めることができる。

【0629】

装着部８４０２は、使用者の顔のサイズに応じて調整でき、かつ、ずれ落ちることのないよう、可塑性および弾性を有することが好ましい。また、装着部８４０２の一部は、骨伝導イヤフォンとして機能する振動機構を有していることが好ましい。これにより、別途イヤフォン、スピーカなどの音響機器を必要とせず、装着しただけで映像と音声を楽しむことができる。なお、筐体８４０１内に、無線通信により音声データを出力する機能を有していてもよい。

【0630】

装着部８４０２と緩衝部材８４０３は、使用者の顔（額、頬など）に接触する部分である。緩衝部材８４０３が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材８４０３は、使用者がヘッドマウントディスプレイ８４００を装着した際に使用者の顔に密着するよう、柔らかな素材を用いることが好ましい。例えばゴム、シリコーンゴム、ウレタン、スポンジなどの素材を用いることができる。また、スポンジ等の表面を布、革（天然皮革または合成皮革）、などで覆ったものを用いると、使用者の顔と緩衝部材８４０３との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材８４０３または装着部８４０２などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。

【0631】

図５２（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

【0632】

表示部７０００に、本発明の一態様に係る半導体装置を用いた表示装置を適用できる。

【0633】

図５２（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチ、および、別体のリモコン操作機７１１１により行うことができる。または、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることでテレビジョン装置７１００を操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キーまたはタッチパネルにより、チャンネルおよび音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。

【0634】

なお、テレビジョン装置７１００は、受信機およびモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者同士など）の情報通信を行うことも可能である。

【0635】

図５２（Ｂ）に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。

【0636】

表示部７０００に、本発明の一態様に係る半導体装置を用いた表示装置を適用できる。

【0637】

図５２（Ｃ）および図５２（Ｄ）に、デジタルサイネージの一例を示す。

【0638】

図５２（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、およびスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイク等を有することができる。

【0639】

図５２（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。

【0640】

図５２（Ｃ）および図５２（Ｄ）において、表示部７０００に、本発明の一態様に係る半導体装置を用いた表示装置を適用できる。

【0641】

表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

【0642】

表示部７０００にタッチパネルを適用することで、表示部７０００に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

【0643】

また、図５２（Ｃ）および図５２（Ｄ）に示すように、デジタルサイネージ７３００またはデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１または情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１または情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１または情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。

【0644】

また、デジタルサイネージ７３００またはデジタルサイネージ７４００に、情報端末機７３１１または情報端末機７４１１の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。

【0645】

図５２（Ｅ）に示す情報端末７５５０は、筐体７５５１、表示部７５５２、マイク７５５７、スピーカ部７５５４、カメラ７５５３、および操作スイッチ７５５５などを有する。表示部７５５２に、本発明の一態様に係る半導体装置を用いた表示装置を適用できる。また、表示部７５５２は、タッチパネルとしての機能を有する。また、情報端末７５５０は、筐体７５５１の内側にアンテナ、バッテリなどを備える。情報端末７５５０は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。

【0646】

図５２（Ｆ）に腕時計型の情報端末の一例を示す。情報端末７６６０は、筐体７６６１、表示部７６６２、バンド７６６３、バックル７６６４、操作スイッチ７６６５、入出力端子７６６６などを備える。また、情報端末７６６０は、筐体７６６１の内側にアンテナおよびバッテリなどを備える。情報端末７６６０は、移動電話、電子メール、文章閲覧および作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。

【0647】

また、表示部７６６２はタッチセンサを備え、指またはスタイラスなどで画面に触れることで操作できる。例えば、表示部７６６２に表示されたアイコン７６６７に触れることで、アプリケーションを起動できる。操作スイッチ７６６５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行および解除、省電力モードの実行および解除など、様々な機能を持たせることができる。例えば、情報端末７６６０に組み込まれたオペレーティングシステムにより、操作スイッチ７６６５の機能を設定することもできる。

【0648】

また、情報端末７６６０は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末７６６０は入出力端子７６６６を備え、入出力端子７６６６を介して他の情報端末とデータの送受信を行うことができる。また入出力端子７６６６を介して充電を行うこともできる。なお、充電動作は入出力端子７６６６を介さずに無線給電により行ってもよい。

【0649】

本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用いることができる。

【符号の説明】

【0650】

１０１ 基板
１０２ 絶縁層
１０８ 導電層
１０９ 絶縁層
１１０ 絶縁層
１１１ 絶縁層
１１２ 開口
１１３ 導電層
１１４ 半導体層
１１５ 絶縁層
１１６ 導電層
１１７ 絶縁層
１２１ 開口
１２２ 開口

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】