知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023159871
(43)【公開日】2023-11-01
(54)【発明の名称】イメージセンサ及びそれを含む電子システム
(51)【国際特許分類】
H01L 27/146 20060101AFI20231025BHJP
H01L 21/336 20060101ALI20231025BHJP
H04N 25/70 20230101ALI20231025BHJP
【ＦＩ】
H01L27/146 A
H01L29/78 301G
H04N25/70
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023061758
(22)【出願日】2023-04-05
(31)【優先権主張番号】10-2022-0049165
(32)【優先日】2022-04-20
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】張 敬恩
(72)【発明者】
【氏名】金 聲仁
(72)【発明者】
【氏名】高 聖勳
(72)【発明者】
【氏名】金 東▲ひょん▼
(72)【発明者】
【氏名】李 旭
【テーマコード（参考）】
4M118
5C024
5F140
【Ｆターム（参考）】
4M118AA05
4M118AA10
4M118AB01
4M118BA14
4M118CA02
4M118CA22
4M118CA34
4M118DD04
4M118EA14
4M118EA17
4M118FA06
4M118FA26
4M118FA27
4M118FA28
4M118FA33
4M118FA38
4M118GA02
4M118GA09
4M118GC08
4M118GC20
4M118GD03
4M118GD04
4M118GD07
4M118GD13
4M118HA25
5C024CX03
5C024GX01
5C024GX03
5C024GX16
5C024GX18
5F140BF04
5F140BF43
5F140BH47
5F140CD01
(57)【要約】
【課題】イメージセンサ及びそれを含む電子システムを提供する。
【解決手段】イメージセンサは、局部カットアウト空間によって限定される局部非対称フィン領域を有する活性領域が定義されたピクセル領域を有する基板と、ピクセル領域に配置されたトランジスタと、を含む。トランジスタは、活性領域上に配置される水平ゲート部と、局部カットアウト空間を充填し、局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する垂直ゲート部と、を含む。活性領域に形成されたソース領域及びドレイン領域は、局部非対称フィン領域からの距離が互いに異なる。電子システムは、イメージセンサを含む少なくとも１つのカメラモジュールと、少なくとも１つのカメラモジュールから提供されたイメージデータを処理するように構成されたプロセッサと、を含む。
【選択図】図４Ｆ
【解決手段】イメージセンサは、局部カットアウト空間によって限定される局部非対称フィン領域を有する活性領域が定義されたピクセル領域を有する基板と、ピクセル領域に配置されたトランジスタと、を含む。トランジスタは、活性領域上に配置される水平ゲート部と、局部カットアウト空間を充填し、局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する垂直ゲート部と、を含む。活性領域に形成されたソース領域及びドレイン領域は、局部非対称フィン領域からの距離が互いに異なる。電子システムは、イメージセンサを含む少なくとも１つのカメラモジュールと、少なくとも１つのカメラモジュールから提供されたイメージデータを処理するように構成されたプロセッサと、を含む。
【選択図】図４Ｆ
【特許請求の範囲】
【請求項1】
局部カットアウト空間によって限定される局部非対称フィン領域を有する活性領域が定義されたピクセル領域を有する基板と、
前記ピクセル領域に配置されたトランジスタと、を含み、
前記トランジスタは、
前記活性領域上に配置され、前記活性領域の上面に対面する第１表面を有する水平ゲート部；前記局部カットアウト空間を充填し、前記局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する第２表面を有する垂直ゲート部；を含むゲート電極と、
前記ゲート電極の両側において前記活性領域に形成され、前記局部非対称フィン領域からの距離が互いに異なるソース領域及びドレイン領域と、
前記活性領域と前記ゲート電極との間に介在されたゲート誘電膜と、を含む、イメージセンサ。
前記ピクセル領域に配置されたトランジスタと、を含み、
前記トランジスタは、
前記活性領域上に配置され、前記活性領域の上面に対面する第１表面を有する水平ゲート部；前記局部カットアウト空間を充填し、前記局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する第２表面を有する垂直ゲート部；を含むゲート電極と、
前記ゲート電極の両側において前記活性領域に形成され、前記局部非対称フィン領域からの距離が互いに異なるソース領域及びドレイン領域と、
前記活性領域と前記ゲート電極との間に介在されたゲート誘電膜と、を含む、イメージセンサ。
【請求項2】
前記活性領域に形成されるチャネル方向に沿って前記局部非対称フィン領域から前記ソース領域までの第１距離は、前記局部非対称フィン領域から前記ドレイン領域までの第２距離よりも小さい、請求項１に記載のイメージセンサ。
【請求項3】
前記活性領域で前記局部カットアウト空間は、前記活性領域に形成されるチャネル方向に直交する方向において前記活性領域の両側エッジ部のうち、一側エッジ部にのみ形成されている、請求項１に記載のイメージセンサ。
【請求項4】
前記局部非対称フィン領域のフィン上面は、前記ゲート電極の水平ゲート部で覆われ、前記局部非対称フィン領域の前記フィン側壁のうち、前記局部カットアウト空間に対面する第１フィン側壁は、前記ゲート電極の前記垂直ゲート部で覆われ、前記フィン側壁のうち、前記第１フィン側壁の反対側にある第２フィン側壁は、素子分離絶縁構造物で覆われる、請求項１に記載のイメージセンサ。
【請求項5】
前記活性領域は、第１水平方向に沿って長く延びた長方形平面形状を有し、
前記ソース領域は、前記活性領域のうち、前記第１水平方向に一側端部に配置され、
前記ドレイン領域は、前記活性領域のうち、前記第１水平方向に他側端部に配置され、
前記局部非対称フィン領域は、前記活性領域のうち、ドレイン領域より前記ソース領域に近い位置にある、請求項１に記載のイメージセンサ。
前記ソース領域は、前記活性領域のうち、前記第１水平方向に一側端部に配置され、
前記ドレイン領域は、前記活性領域のうち、前記第１水平方向に他側端部に配置され、
前記局部非対称フィン領域は、前記活性領域のうち、ドレイン領域より前記ソース領域に近い位置にある、請求項１に記載のイメージセンサ。
【請求項6】
前記活性領域は、ベンディング部(bending portion)を含むＬ字状平面形状を有し、
前記トランジスタは、前記活性領域の平面形状に沿って折り曲げられる方向にチャネルが形成されるように構成され、
前記ソース領域は、前記活性領域の一側端部に配置され、
前記ドレイン領域は、前記活性領域の他側端部に配置され、
前記局部非対称フィン領域は、前記活性領域のうち、ドレイン領域より前記ソース領域に近い位置にある、請求項１に記載のイメージセンサ。
前記トランジスタは、前記活性領域の平面形状に沿って折り曲げられる方向にチャネルが形成されるように構成され、
前記ソース領域は、前記活性領域の一側端部に配置され、
前記ドレイン領域は、前記活性領域の他側端部に配置され、
前記局部非対称フィン領域は、前記活性領域のうち、ドレイン領域より前記ソース領域に近い位置にある、請求項１に記載のイメージセンサ。
【請求項7】
前記基板の前側面視で、前記活性領域は、前記ベンディング部の内側に連結される内側エッジ部と、前記ベンディング部の外側に連結される外側エッジ部と、を有し、
前記局部カットアウト空間は、前記活性領域の前記内側エッジ部に形成されており、
前記局部非対称フィン領域の前記フィン側壁のうち、他の１つのフィン側壁は、前記活性領域の前記外側エッジ部を構成する、請求項６に記載のイメージセンサ。
前記局部カットアウト空間は、前記活性領域の前記内側エッジ部に形成されており、
前記局部非対称フィン領域の前記フィン側壁のうち、他の１つのフィン側壁は、前記活性領域の前記外側エッジ部を構成する、請求項６に記載のイメージセンサ。
【請求項8】
前記トランジスタは、前記ソース領域を共有する２個の局部トランジスタが並列に連結されたデュアルトランジスタからなり、
前記ドレイン領域は、前記活性領域の一側端部に配置された第１ドレイン領域と、前記活性領域の他側端部に配置された第２ドレイン領域と、を含み、
前記局部非対称フィン領域は、前記ソース領域と前記第１ドレイン領域との間で前記ソース領域に近い位置に配置された第１局部非対称フィン領域と、前記ソース領域と前記第２ドレイン領域との間で前記ソース領域に近い位置に配置された第２局部非対称フィン領域と、を含む、請求項１に記載のイメージセンサ。
前記ドレイン領域は、前記活性領域の一側端部に配置された第１ドレイン領域と、前記活性領域の他側端部に配置された第２ドレイン領域と、を含み、
前記局部非対称フィン領域は、前記ソース領域と前記第１ドレイン領域との間で前記ソース領域に近い位置に配置された第１局部非対称フィン領域と、前記ソース領域と前記第２ドレイン領域との間で前記ソース領域に近い位置に配置された第２局部非対称フィン領域と、を含む、請求項１に記載のイメージセンサ。
【請求項9】
前記ゲート電極の前記水平ゲート部は、前記第１局部非対称フィン領域及び前記第２局部非対称フィン領域それぞれの上面を覆い、
前記ゲート電極の前記垂直ゲート部は、
前記水平ゲート部に一体に連結され、前記第１局部非対称フィン領域の第１フィン側壁に対面する表面を有する第１垂直ゲート部と、
前記水平ゲート部に一体に連結され、前記第２局部非対称フィン領域の第２フィン側壁に対面する表面を有する第２垂直ゲート部と、を含む、請求項８に記載のイメージセンサ。
前記ゲート電極の前記垂直ゲート部は、
前記水平ゲート部に一体に連結され、前記第１局部非対称フィン領域の第１フィン側壁に対面する表面を有する第１垂直ゲート部と、
前記水平ゲート部に一体に連結され、前記第２局部非対称フィン領域の第２フィン側壁に対面する表面を有する第２垂直ゲート部と、を含む、請求項８に記載のイメージセンサ。
【請求項10】
前記トランジスタは、前記ソース領域と前記第１ドレイン領域との間に配置される第１ゲート電極と、前記ソース領域と前記第２ドレイン領域との間に配置される第２ゲート電極と、を含み、前記第１ゲート電極及び前記第２ゲート電極は、前記ソース領域を挟んで互いに離隔されている、請求項８に記載のイメージセンサ。
【請求項11】
前記トランジスタは、前記ソース領域を共有する２個の局部トランジスタが並列に連結されたデュアルトランジスタからなり、
前記活性領域は、ベンディング部を含むＬ字状平面形状を有し、前記基板の前側面視で、前記活性領域は、前記ベンディング部の内側に連結される内側エッジ部と、前記ベンディング部の外側に連結される外側エッジ部と、を有し、
前記ドレイン領域は、前記活性領域の一側端部に配置された第１ドレイン領域と、前記活性領域の他側端部に配置された第２ドレイン領域と、を含み、
前記局部非対称フィン領域は、
前記活性領域の前記外側エッジ部より前記内側エッジ部に隣接した位置で前記ソース領域と前記第１ドレイン領域との間に配置され、前記第１ドレイン領域より前記ソース領域に近い第１局部非対称フィン領域と、
前記活性領域の前記外側エッジ部より前記内側エッジ部に隣接した位置で前記ソース領域と前記第２ドレイン領域との間に配置され、前記第２ドレイン領域より前記ソース領域に近い第２局部非対称フィン領域と、を含む、請求項１に記載のイメージセンサ。
前記活性領域は、ベンディング部を含むＬ字状平面形状を有し、前記基板の前側面視で、前記活性領域は、前記ベンディング部の内側に連結される内側エッジ部と、前記ベンディング部の外側に連結される外側エッジ部と、を有し、
前記ドレイン領域は、前記活性領域の一側端部に配置された第１ドレイン領域と、前記活性領域の他側端部に配置された第２ドレイン領域と、を含み、
前記局部非対称フィン領域は、
前記活性領域の前記外側エッジ部より前記内側エッジ部に隣接した位置で前記ソース領域と前記第１ドレイン領域との間に配置され、前記第１ドレイン領域より前記ソース領域に近い第１局部非対称フィン領域と、
前記活性領域の前記外側エッジ部より前記内側エッジ部に隣接した位置で前記ソース領域と前記第２ドレイン領域との間に配置され、前記第２ドレイン領域より前記ソース領域に近い第２局部非対称フィン領域と、を含む、請求項１に記載のイメージセンサ。
【請求項12】
局部カットアウト空間によって限定される局部非対称フィン領域を有する活性領域が定義されたピクセル領域を有する基板と、
前記ピクセル領域に配置されたソースフォロワトランジスタと、を含み、
前記ソースフォロワトランジスタは、
前記活性領域上に配置され、前記基板の前側面に対面する第１表面を有する水平ゲート部と、前記局部カットアウト空間を充填し、前記局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する第２表面と前記基板の前側面の垂直レベルより低い垂直レベルの底面を有する垂直ゲート部と、を含むゲート電極と、
前記ゲート電極の両側において前記活性領域に形成されたソース領域及びドレイン領域と、
前記活性領域と前記ゲート電極との間に介在され、前記垂直ゲート部の底面と前記１つのフィン側壁に接する部分を含むゲート誘電膜と、を含み、
前記活性領域に形成されるチャネル方向に沿って前記局部非対称フィン領域から前記ソース領域までの距離は、前記局部非対称フィン領域から前記ドレイン領域までの距離よりも小さい、イメージセンサ。
前記ピクセル領域に配置されたソースフォロワトランジスタと、を含み、
前記ソースフォロワトランジスタは、
前記活性領域上に配置され、前記基板の前側面に対面する第１表面を有する水平ゲート部と、前記局部カットアウト空間を充填し、前記局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する第２表面と前記基板の前側面の垂直レベルより低い垂直レベルの底面を有する垂直ゲート部と、を含むゲート電極と、
前記ゲート電極の両側において前記活性領域に形成されたソース領域及びドレイン領域と、
前記活性領域と前記ゲート電極との間に介在され、前記垂直ゲート部の底面と前記１つのフィン側壁に接する部分を含むゲート誘電膜と、を含み、
前記活性領域に形成されるチャネル方向に沿って前記局部非対称フィン領域から前記ソース領域までの距離は、前記局部非対称フィン領域から前記ドレイン領域までの距離よりも小さい、イメージセンサ。
【請求項13】
前記基板内に形成されたフォトダイオードをさらに含み、
前記局部カットアウト空間及び前記局部非対称フィン領域は、前記フォトダイオードと垂直方向にオーバーラップされている、請求項１２に記載のイメージセンサ。
前記局部カットアウト空間及び前記局部非対称フィン領域は、前記フォトダイオードと垂直方向にオーバーラップされている、請求項１２に記載のイメージセンサ。
【請求項14】
前記活性領域のうち、前記局部非対称フィン領域は、前記活性領域に形成されるチャネル方向に直交する方向において前記活性領域の中心から前記活性領域のエッジ側にシフトされた位置に配置されている、請求項１２に記載のイメージセンサ。
【請求項15】
前記活性領域の最上面は、前記活性領域に形成されるチャネル方向に沿って可変的なサイズの幅を有し、前記活性領域の最上面の幅は、前記局部非対称フィン領域で最も小さい、請求項１２に記載のイメージセンサ。
【請求項16】
前記活性領域は、第１水平方向に沿って長く延びた長方形平面形状を有し、
前記ソース領域は、前記活性領域のうち、前記第１水平方向に一側端部に配置され、
前記ドレイン領域は、前記活性領域のうち、前記第１水平方向に他側端部に配置されている、請求項１２に記載のイメージセンサ。
前記ソース領域は、前記活性領域のうち、前記第１水平方向に一側端部に配置され、
前記ドレイン領域は、前記活性領域のうち、前記第１水平方向に他側端部に配置されている、請求項１２に記載のイメージセンサ。
【請求項17】
前記活性領域は、ベンディング部(bending portion)を含むＬ字状平面形状を有し、
前記ソースフォロワトランジスタは、前記活性領域の平面形状に沿って折り曲げられる方向にチャネルが形成されるように構成され、
前記ソース領域は、前記活性領域の一側端部に配置され、
前記ドレイン領域は、前記活性領域の他側端部に配置され、
前記ゲート電極の前記水平ゲート部は、前記活性領域の前記ベンディング部を覆い、前記ゲート電極の前記垂直ゲート部は、前記活性領域の前記ベンディング部から水平方向に離隔されている、請求項１２に記載のイメージセンサ。
前記ソースフォロワトランジスタは、前記活性領域の平面形状に沿って折り曲げられる方向にチャネルが形成されるように構成され、
前記ソース領域は、前記活性領域の一側端部に配置され、
前記ドレイン領域は、前記活性領域の他側端部に配置され、
前記ゲート電極の前記水平ゲート部は、前記活性領域の前記ベンディング部を覆い、前記ゲート電極の前記垂直ゲート部は、前記活性領域の前記ベンディング部から水平方向に離隔されている、請求項１２に記載のイメージセンサ。
【請求項18】
前記ソースフォロワトランジスタは、前記ソース領域を共有する２個の局部トランジスタが並列に連結されたデュアルトランジスタからなり、
前記ドレイン領域は、前記活性領域の一側端部に配置された第１ドレイン領域と、前記活性領域の他側端部に配置された第２ドレイン領域と、を含み、
前記局部非対称フィン領域は、前記ソース領域と前記第１ドレイン領域との間で前記ソース領域に近い位置に配置された第１局部非対称フィン領域と、前記ソース領域と前記第２ドレイン領域との間で前記ソース領域に近い位置に配置された第２局部非対称フィン領域と、を含む、請求項１２に記載のイメージセンサ。
前記ドレイン領域は、前記活性領域の一側端部に配置された第１ドレイン領域と、前記活性領域の他側端部に配置された第２ドレイン領域と、を含み、
前記局部非対称フィン領域は、前記ソース領域と前記第１ドレイン領域との間で前記ソース領域に近い位置に配置された第１局部非対称フィン領域と、前記ソース領域と前記第２ドレイン領域との間で前記ソース領域に近い位置に配置された第２局部非対称フィン領域と、を含む、請求項１２に記載のイメージセンサ。
【請求項19】
前記ソースフォロワトランジスタは、前記ソース領域を共有する２個の局部トランジスタが並列に連結されたデュアルトランジスタからなり、
前記活性領域は、ベンディング部を含むＬ字状平面形状を有し、
前記ソース領域は、前記活性領域の前記ベンディング部に配置され、
前記ドレイン領域は、前記活性領域の一側端部に配置された第１ドレイン領域と、前記活性領域の他側端部に配置された第２ドレイン領域と、を含み、
前記局部非対称フィン領域は、前記ソース領域と前記第１ドレイン領域との間で前記第１ドレイン領域より前記ソース領域に近い位置に配置された第１局部非対称フィン領域と、前記ソース領域と前記第２ドレイン領域との間で前記第２ドレイン領域より前記ソース領域に近い位置に配置された第２局部非対称フィン領域と、を含む、請求項１２に記載のイメージセンサ。
前記活性領域は、ベンディング部を含むＬ字状平面形状を有し、
前記ソース領域は、前記活性領域の前記ベンディング部に配置され、
前記ドレイン領域は、前記活性領域の一側端部に配置された第１ドレイン領域と、前記活性領域の他側端部に配置された第２ドレイン領域と、を含み、
前記局部非対称フィン領域は、前記ソース領域と前記第１ドレイン領域との間で前記第１ドレイン領域より前記ソース領域に近い位置に配置された第１局部非対称フィン領域と、前記ソース領域と前記第２ドレイン領域との間で前記第２ドレイン領域より前記ソース領域に近い位置に配置された第２局部非対称フィン領域と、を含む、請求項１２に記載のイメージセンサ。
【請求項20】
イメージセンサを含む少なくとも１つのカメラモジュールと、
前記少なくとも１つのカメラモジュールから提供されたイメージデータを処理するように構成されたプロセッサと、を含み、
前記イメージセンサは、
局部カットアウト空間によって限定される局部非対称フィン領域を有する活性領域が定義されたピクセル領域を有する基板と、
前記ピクセル領域に配置されたトランジスタと、を含み、
前記トランジスタは、
前記活性領域上に配置され、前記活性領域の上面に対面する第１表面を有する水平ゲート部と、前記局部カットアウト空間を充填し、前記局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する第２表面を有する垂直ゲート部と、を含むゲート電極と、
前記ゲート電極の両側において前記活性領域に形成され、前記局部非対称フィン領域からの距離が互いに異なるソース領域及びドレイン領域と、
前記活性領域と前記ゲート電極との間に介在されたゲート誘電膜を含む、
電子システム。
前記少なくとも１つのカメラモジュールから提供されたイメージデータを処理するように構成されたプロセッサと、を含み、
前記イメージセンサは、
局部カットアウト空間によって限定される局部非対称フィン領域を有する活性領域が定義されたピクセル領域を有する基板と、
前記ピクセル領域に配置されたトランジスタと、を含み、
前記トランジスタは、
前記活性領域上に配置され、前記活性領域の上面に対面する第１表面を有する水平ゲート部と、前記局部カットアウト空間を充填し、前記局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する第２表面を有する垂直ゲート部と、を含むゲート電極と、
前記ゲート電極の両側において前記活性領域に形成され、前記局部非対称フィン領域からの距離が互いに異なるソース領域及びドレイン領域と、
前記活性領域と前記ゲート電極との間に介在されたゲート誘電膜を含む、
電子システム。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサ及びそれを含む電子システムに係り、特に、トランジスタを含むイメージセンサ及びそれを含む電子システムに関する。
【背景技術】
【0002】
画像を撮影して電気信号に変換するイメージセンサは、コンピュータ産業と通信産業の発達によってデジタルカメラ、カムコーダ、PCS(personal communication system)、ゲーム機器、警備用カメラ、医療用マイクロカメラなど多様な分野で使用されている。イメージセンサの高集積化及びピクセルサイズの微細化によって、安定した電気的特性を確保しうる構造を有するトランジスタを備えたイメージセンサが要求されている。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本発明が解決しようとする技術的課題は、イメージセンサが高集積化され、ピクセルサイズが微細化されても、ピクセルのノイズ特性を改善し、トランジスタの電気的特性を確保することができる構造を有するイメージセンサを提供することである。
【0004】
本発明が解決しようとする他の技術的課題は、イメージセンサが高集積化され、ピクセルサイズが微細化されても、ピクセルのノイズ特性を改善し、トランジスタの電気的特性を確保することができる構造を有するイメージセンサを含む電子システムを提供することである。
【課題を解決するための手段】
【0005】
本発明の技術的思想による一態様によるイメージセンサは、局部カットアウト空間によって限定される局部非対称フィン領域を有する活性領域が定義されたピクセル領域を有する基板と、前記ピクセル領域に配置されたトランジスタと、を含む。前記トランジスタは、前記活性領域上に配置され、前記活性領域の上面に対面する第１表面を有する水平ゲート部；前記局部カットアウト空間を充填し、前記局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する第２表面を有する垂直ゲート部；を含むゲート電極と、前記ゲート電極の両側において前記活性領域に形成され、前記局部非対称フィン領域からの距離が互いに異なるソース領域及びドレイン領域と、前記活性領域と前記ゲート電極との間に介在されたゲート誘電膜と、を含む。
【0006】
本発明の技術的思想による他の様態によるイメージセンサは、局部カットアウト空間によって限定される局部非対称フィン領域を有する活性領域が定義されたピクセル領域を有する基板と、前記ピクセル領域に配置されたソースフォロワトランジスタと、を含む。前記ソースフォロワトランジスタは、前記活性領域上に配置され、前記基板の前側面に対面する第１表面を有する水平ゲート部；前記局部カットアウト空間を充填し、前記局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する第２表面と前記基板の前側面の垂直レベルより低い垂直レベルの底面を有する垂直ゲート部；を含むゲート電極と、前記ゲート電極の両側において前記活性領域に形成されたソース領域及びドレイン領域と、前記活性領域と前記ゲート電極との間に介在され、前記垂直ゲート部の底面と前記１つのフィン側壁に接する部分を含むゲート誘電膜と、を含む。前記活性領域に形成されるチャネル方向に沿って前記局部非対称フィン領域から前記ソース領域までの距離は、前記局部非対称フィン領域から前記ドレイン領域までの距離より小さい。
【0007】
本発明の技術的思想による一態様による電子システムは、イメージセンサを含む少なくとも１つのカメラモジュールと、前記少なくとも１つのカメラモジュールから提供されたイメージデータを処理するように構成されたプロセッサと、を含む。前記イメージセンサは、局部カットアウト空間によって限定される局部非対称フィン領域を有する活性領域が定義されたピクセル領域を有する基板と、前記ピクセル領域に配置されたトランジスタと、を含む。前記トランジスタは、前記活性領域上に配置され、前記活性領域の上面に対面する第１表面を有する水平ゲート部；前記局部カットアウト空間を充填し、前記局部非対称フィン領域のフィン側壁のうち、１つのフィン側壁に対面する第２表面を有する垂直ゲート部；を含むゲート電極と、前記ゲート電極の両側において前記活性領域に形成され、前記局部非対称フィン領域からの距離が互いに異なるソース領域及びドレイン領域と、前記活性領域と前記ゲート電極との間に介在されたゲート誘電膜と、を含む。
【発明の効果】
【0008】
本発明の技術的思想によるイメージセンサにおいて、ピクセル領域に配置されたトランジスタは、活性領域の一部領域に含まれた局部非対称フィン領域の上面と前記局部非対称フィン領域の側壁のうち、１つの側壁のみを覆うゲート電極を含む局部ＦｉｎＦＥＴ構造を有する。したがって、イメージセンサが高集積化されてピクセル領域のサイズが微細化されても、前記トランジスタの電気的特性を確保し、前記イメージセンサの製造工程が困難になったりイメージセンサの製造コストが上昇したりすることなく、ピクセルのノイズ特性を改善しうる。
【図面の簡単な説明】
【0009】
【図1】本発明の技術的思想による実施例によるイメージセンサを説明するためのブロック図である。
【図2】本発明の技術的思想による実施例によるイメージセンサに含まれる単位ピクセルの例示的な回路図である。
【図3】本発明の技術的思想による実施例によるイメージセンサに含まれる単位ピクセルの他の例示的な回路図である。
【図4A】本発明の技術的思想による実施例によるイメージセンサに含まれたピクセル領域の例示的な構造を説明するための平面レイアウトである。
【図5A】本発明の技術的思想による他の実施例によるイメージセンサに含まれたピクセル領域のうち、一部領域の例示的な構造を説明するための平面レイアウトである。
【図6A】本発明の技術的思想によるさらに他の実施例によるイメージセンサに含まれたピクセル領域のうち、一部領域の例示的な構造を説明するための平面レイアウトである。
【図7】本発明の技術的思想によるさらに他の実施例によるイメージセンサを説明するための平面レイアウトである。
【図8】本発明の技術的思想によるさらに他の実施例によるイメージセンサを説明するための平面レイアウトである。
【図9A】本発明の技術的思想による実施例によるイメージセンサの製造方法を説明するための断面図である。
【図9B】本発明の技術的思想による実施例によるイメージセンサの製造方法を説明するための断面図である。
【図9C】本発明の技術的思想による実施例によるイメージセンサの製造方法を説明するための断面図である。
【図9D】本発明の技術的思想による実施例によるイメージセンサの製造方法を説明するための断面図である。
【図9E】本発明の技術的思想による実施例によるイメージセンサの製造方法を説明するための断面図である。
【図9F】本発明の技術的思想による実施例によるイメージセンサの製造方法を説明するための断面図である。
【図9G】本発明の技術的思想による実施例によるイメージセンサの製造方法を説明するための断面図である。
【図9H】本発明の技術的思想による実施例によるイメージセンサの製造方法を説明するための断面図である。
【図10A】本発明の技術的思想による実施例による電子システムのブロック図である。
【発明を実施するための形態】
【0010】
以下、添付図面を参照して本発明の実施例を詳細に説明する。図面上の同じ構成要素に対しては、同じ参照符号を使用し、これらについての重複説明は省略する。
【0011】
図１は、本発明の技術的思想による実施例によるイメージセンサを説明するためのブロック図である。
【0012】
図１を参照すれば、本発明の技術的思想による実施例によるイメージセンサ１００は、ピクセルアレイ１０と、ピクセルアレイ１０を制御するための回路を含む。例示的な実施例において、ピクセルアレイ１０を制御するための回路は、カラムドライバ２０、ロウドライバ３０、タイミングコントローラ４０、及びリードアウト回路５０を含みうる。
【0013】
イメージセンサ１００は、イメージプロセッサ７０から受信する制御命令によって動作し、外部の被写体(object)から伝達される光を電気信号に変換してイメージプロセッサ７０に出力することができる。イメージセンサ１００は、ＣＭＯＳイメージセンサとしうる。
【0014】
ピクセルアレイ１０は、複数のロウ(row)ライン及び複数のカラム(column)ラインに沿ってマトリックス状に配列された２次元アレイ構造を有する複数の単位ピクセルＰＸＵを含みうる。
【0015】
複数の単位ピクセルＰＸＵは、それぞれフォトダイオードを含みうる。フォトダイオードは、被写体から伝達される光を受光して電荷を生成しうる。イメージセンサ１００は、複数の単位ピクセルＰＸＵに含まれた複数のフォトダイオードから生成されるピクセル信号の位相差を用いて自動焦点(autofocus)機能を遂行することができる。複数の単位ピクセルＰＸＵは、それぞれフォトダイオードで生成される電荷からピクセル信号を生成するためのピクセル回路を含みうる。
【0016】
カラムドライバ２０は、相関二重サンプラ(Correlated Double Sampler, CDS)、アナログ－デジタルコンバータ(Analog-to-Digital Converter, ADC)などを含みうる。前記相関二重サンプラは、ロウドライバ３０が供給するロウ選択信号によって選択されるロウに含まれる単位ピクセルＰＸＵとカラムラインを介して連結され、相関二重サンプリングを遂行してリセット電圧及びピクセル電圧を検出することができる。前記アナログ－デジタルコンバータは、前記相関二重サンプラが検出したリセット電圧及びピクセル電圧をデジタル信号に変換して、リードアウト回路５０に伝達しうる。
【0017】
リードアウト回路５０は、デジタル信号を一時的に保存するラッチまたはバッファ回路、増幅回路などを含み、カラムドライバ２０から受信したデジタル信号を一時保存するか、増幅してイメージデータを生成しうる。カラムドライバ２０、ロウドライバ３０、及びリードアウト回路５０の動作タイミングは、タイミングコントローラ４０によって決定され、タイミングコントローラ４０は、イメージプロセッサ７０が送信する制御命令によって動作しうる。
【0018】
イメージプロセッサ７０は、リードアウト回路５０が出力するイメージデータを信号処理してディスプレイ装置に出力するか、メモリのような保存装置に保存する。イメージセンサ１００が自律走行車両に搭載される場合、イメージプロセッサ７０は、イメージデータを信号処理して前記自律走行車両を制御するメインコントローラなどに送りうる。
【0019】
図２は、本発明の技術的思想による実施例によるイメージセンサ１００に含まれる単位ピクセルＰＸＵの例示的な回路図である。
【0020】
図２を参照すれば、図１に例示したイメージセンサ１００のピクセルアレイ１０に含まれた複数の単位ピクセルＰＸＵは、それぞれ２個のフォトダイオード、すなわち、第１及び第２フォトダイオードＰＤ１、ＰＤ２を含む２－共有(2-shared)ピクセルを構成しうる。
【0021】
単位ピクセルＰＸＵにおいて、第１及び第２フォトダイオードＰＤ１、ＰＤ２は、第１及び第２トランスファー（転送）トランジスタＴＸ１、ＴＸ２を介して１個のフローティングディフュージョン領域ＦＤを共有することができる。すなわち、第１フォトダイオードＰＤ１に対応する第１トランスファートランジスタＴＸ１と、第２フォトダイオードＰＤ２に対応する第２トランスファートランジスタＴＸ２は、１個のフローティングディフュージョン領域ＦＤを共通ドレイン領域として共有することができる。
【0022】
１個の単位ピクセルＰＸＵにおいて、第１及び第２フォトダイオードＰＤ１、ＰＤ２は、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦ、及び選択トランジスタＳＸを共有することができる。リセットトランジスタＲＸ、第１及び第２トランスファートランジスタＴＸ１、ＴＸ２、及び選択トランジスタＳＸそれぞれのゲート電極は、駆動信号ラインＲＧ、ＴＧ１、ＴＧ２、ＳＧに連結されうる。第１及び第２フォトダイオードＰＤ１、ＰＤ２は、それぞれ対応する第１及び第２トランスファートランジスタＴＸ１、ＴＸ２のソース領域を構成しうる。フローティングディフュージョン領域ＦＤは、第１及び第２トランスファートランジスタＴＸ１、ＴＸ２の共通ドレイン領域を構成しうる。フローティングディフュージョン領域ＦＤは、リセットトランジスタＲＸのソース領域と、ソースフォロワトランジスタＳＦのゲート電極にそれぞれ連結されうる。リセットトランジスタＲＸのドレイン領域とソースフォロワトランジスタＳＦのドレイン領域は、電源電圧Ｖｐｉｘに連結されうる。ソースフォロワトランジスタＳＦのソース領域と選択トランジスタＳＸのドレイン領域は、互いに共有されうる。選択トランジスタＳＸのソース領域には、出力電圧Ｖｏｕｔが連結されうる。
【0023】
第１及び第２フォトダイオードＰＤ１、ＰＤ２は、外部から入射された光の量に比例して光電荷を生成及び蓄積することができる。第１及び第２トランスファートランジスタＴＸ１、ＴＸ２のゲート電極は、第１及び第２フォトダイオードＰＤ１、ＰＤ２に蓄積された電荷をフローティングディフュージョン領域ＦＤに転送することができる。第１及び第２トランスファートランジスタＴＸ１、ＴＸ２それぞれのゲート電極には、駆動信号ラインＴＧ１、ＴＧ２から互いに相補的な信号が印加され、第１及び第２フォトダイオードＰＤ１、ＰＤ２のうち、いずれか１つからフローティングディフュージョン領域ＦＤに電荷が転送されうる。フローティングディフュージョン領域ＦＤは、第１及び第２フォトダイオードＰＤ１、ＰＤ２で生成された光電荷を転送されて保存しうる。
【0024】
フローティングディフュージョン領域ＦＤは、リセットトランジスタＲＸによって周期的にリセットされうる。リセット信号によってリセットトランジスタＲＸがターンオン(turn on)されると、リセットトランジスタＲＸに連結された電源電圧Ｖｐｉｘがフローティングディフュージョン領域ＦＤに伝達され、フローティングディフュージョン領域ＦＤに蓄積された電荷が排出されてフローティングディフュージョン領域ＦＤがリセットされうる。
【0025】
ソースフォロワトランジスタＳＦのゲート電極は、フローティングディフュージョン領域ＦＤに連結されうる。ソースフォロワトランジスタＳＦは、ソースフォロワバッファ増幅器(source follower buffer amplifier)の役割を行い、フローティングディフュージョン領域ＦＤの電位の変化を増幅することができる。ソースフォロワトランジスタＳＦによって増幅されたピクセル信号は、選択トランジスタＳＸを介して出力ラインに出力されうる。ソースフォロワトランジスタＳＦのドレインは、電源電圧Ｖｐｉｘに連結され、ソースフォロワトランジスタＳＦのソースは、選択トランジスタＳＸのドレインに連結されうる。
【0026】
選択トランジスタＳＸは、ロウ単位で読み取る単位ピクセルＰＸＵを選択することができる。選択トランジスタＳＸがターンオンされるとき、ソースフォロワトランジスタＳＦのドレイン電極と連結された電源電圧Ｖｐｉｘが選択トランジスタＳＸのドレイン電極に伝達されうる。
【0027】
図３は、本発明の技術的思想による実施例によるイメージセンサ１００に含まれる単位ピクセルＰＸＵの他の例示的な回路図である。
【0028】
図３を参照すれば、図１に例示したイメージセンサ１００のピクセルアレイ１０に含まれた複数の単位ピクセルＰＸＵは、それぞれ４個のフォトダイオード、すなわち、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４を含む４－共有(4-shared)ピクセルを構成しうる。１個の単位ピクセルＰＸＵにおいて、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４は、第１ないし第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４を介して１個のフローティングディフュージョン領域ＦＤを共有する構造を有しうる。第１フォトダイオードＰＤ１に対応する第１トランスファートランジスタＴＸ１、第２フォトダイオードＰＤ２に対応する第２トランスファートランジスタＴＸ２、第３フォトダイオードＰＤ３に対応する第３トランスファートランジスタＴＸ３、及び第４フォトダイオードＰＤ４に対応する第４トランスファートランジスタＴＸ４は、１個のフローティングディフュージョン領域ＦＤを共通ドレイン領域として共有することができる。１個の単位ピクセルＰＸＵにおいて第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４は、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦ、及び選択トランジスタＳＸを共有することができる。駆動信号ラインＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４を介して第１ないし第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４に印加される信号によって第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４のうち、１つからフローティングディフュージョン領域ＦＤに電荷が転送されうる。
【0029】
本発明の技術的思想による実施例によるイメージセンサ１００は、図２または図３に例示した回路構成を有する単位ピクセルＰＸＵからリセット電圧及びピクセル電圧を検出し、前記リセット電圧と前記ピクセル電圧との差を計算することで、ピクセル信号を獲得しうる。前記ピクセル電圧は、図１に例示した複数の単位ピクセルＰＸＵそれぞれに含まれたフォトダイオードで生成された電荷が反映された電圧であるとしうる。
【0030】
図２及び図３には、イメージセンサ１００に含まれた単位ピクセルＰＸＵが２－共有ピクセルまたは４－共有ピクセルを構成する場合を例示したが、本発明の技術的思想は、それらに限定されない。本発明の技術的思想による単位ピクセルＰＸＵは、Ｎ個（Ｎは、２以上の整数）のフォトダイオードを含むＮ－共有ピクセルを構成しうる。例えば、イメージセンサ１００に含まれた複数の単位ピクセルＰＸＵは、それぞれ２個のフォトダイオードを含む２－共有ピクセル、４個のフォトダイオードを含む４－共有ピクセル、または８個のフォトダイオードを含む８－共有ピクセルを含みうる。
【0031】
図４Ａないし図４Ｆは、本発明の技術的思想による実施例によるイメージセンサ１００を説明するための図面である。さらに具体的に、図４Ａは、イメージセンサ１００に含まれたピクセル領域ＰＸＲの例示的な構造を説明するための平面レイアウトである。図４Ｂは、図４ＡのＡ１－Ａ１’線断面の例示的な構成を示す断面図である。図４Ｃは、図４ＡのＹ１１－Ｙ１１’線断面の例示的な構成を示す断面図である。図４Ｄは、図４ＡのＹ１２－Ｙ１２’線断面の例示的な構成を示す断面図である。図４Ｅは、図４Ａにおいて「ＥＸ１」で表示した領域にある第１活性領域ＡＣ１１の概略的な斜視図である。図４Ｆは、図４Ａにおいて「ＥＸ１」で表示した領域にあるソースフォロワトランジスタＳＦ１の概略的な斜視図である。
【0032】
図４Ａないし図４Ｆを参照すれば、イメージセンサ１００は、ピクセル領域ＰＸＲを有する基板１０２を含みうる。図４Ａには、１個のピクセル領域ＰＸＲが例示されているが、基板１０２は、複数のピクセル領域ＰＸＲを含みうる。
【0033】
基板１０２においてピクセル領域ＰＸＲは、ピクセル分離絶縁膜１２０によって定義されうる。ピクセル領域ＰＸＲは、基板１０２内に形成されたフォトダイオードＰＤを含みうる。ピクセル領域ＰＸＲは、外部から入射される光をセンシングする領域であるとしうる。例示的な実施例において、フォトダイオードＰＤは、図２に例示した第１及び第２フォトダイオードＰＤ１、ＰＤ２のいずれか１つ、または図３に例示した第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４のいずれか１つとしうる。
【0034】
基板１０２は、半導体層からなりうる。例示的な実施例において、基板１０２は、Ｐ型不純物によってドーピングされた半導体層からなりうる。例えば、基板１０２は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩＩ－ＶＩ族化合物半導体、ＩＩＩ－Ｖ族化合物半導体、またはそれらの組み合わせからなる半導体層、またはSOI(Silicon on insulator)基板からなる。例示的な実施例において、基板１０２は、Ｐ型バルク(bulk)シリコン基板からエピタキシャル成長したＰ型エピタキシャル半導体層からなりうる。基板１０２は、互いに反対側表面である前側面１０２Ａ及び後側面１０２Ｂを含みうる。
【0035】
ピクセル分離絶縁膜１２０は、フォトダイオードＰＤを取り囲む平面構造を有することができる。ピクセル分離絶縁膜１２０は、基板１０２の前側面１０２Ａから後側面１０２Ｂまで基板１０２の厚さ方向に長く延びうる。例示的な実施例において、ピクセル分離絶縁膜１２０は、シリコン酸化物、シリコン窒化物、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣ、ポリシリコン、金属、金属窒化物、金属酸化物、BSG(borosilicate glass)、PSG(phosphosilicate glass)、BPSG(borophosphosilicate glass)、PE-TEOS(plasma enhanced tetraethyl orthosilicate)、FSG(fluoride silicate glass)、CDO(carbon doped silicon oxide)、OSG(organosilicate glass)、エア(air)、またはそれらの組み合わせを含みうる。本明細書において用語「エア」は、大気または製造工程中に存在しうる他のガスを意味しうる。例えば、ピクセル分離絶縁膜１２０に含まれる金属は、タングステン（Ｗ）、銅（Ｃｕ）、またはそれらの組み合わせとしうる。ピクセル分離絶縁膜１２０に含まれる金属窒化物は、ＴｉＮ、ＴａＮ、またはそれらの組み合わせとしうる。ピクセル分離絶縁膜１２０に含まれる金属酸化物は、ITO(indium tin oxide)、酸化アルミニウム（Ａｌ２Ｏ３）、またはそれらの組み合わせとしうる。
【0036】
基板１０２の前側面１０２Ａ上には、複数のトランジスタ及び配線構造物ＭＳが配置されうる。例示的な実施例において、前記複数のトランジスタは、図２を参照して説明した第１及び第２トランスファートランジスタＴＸ１、ＴＸ２、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦ、及び選択トランジスタＳＸを含みうる。他の例示的な実施例において、前記複数のトランジスタは、図３を参照して説明した第１ないし第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦ、及び選択トランジスタＳＸを含みうる。図４Ａに例示したピクセル領域ＰＸＲには、ソースフォロワトランジスタＳＦ１及びトランスファートランジスタＴＸが配置されうる。ソースフォロワトランジスタＳＦ１は、図２に例示したソースフォロワトランジスタＳＦまたは図３に例示したソースフォロワトランジスタＳＦに対応しうる。
【0037】
図４Ａに例示したピクセル領域ＰＸＲで、素子分離絶縁構造物１１６によって複数の活性領域ＡＣ１１、ＡＣ１２、ＡＣ１３が定義されうる。複数の活性領域ＡＣ１１、ＡＣ１２、ＡＣ１３は、第１活性領域ＡＣ１１、第２活性領域ＡＣ１２、及び第３活性領域ＡＣ１３を含みうる。例示的な実施例において、素子分離絶縁構造物１１６は、シリコン酸化膜、シリコン窒化膜、またはそれらの組み合わせを含む絶縁膜からなる。他の例示的な実施例において、素子分離絶縁構造物１１６は、Ｐ型不純物が高濃度でドーピングされた領域であってもよい。
【0038】
第１活性領域ＡＣ１１は、局部カットアウト空間ＣＳ１によって限定される局部非対称フィン領域Ｆ１を含みうる。第１活性領域ＡＣ１１上には、ソースフォロワトランジスタＳＦ１が配置されうる。ソースフォロワトランジスタＳＦ１は、ゲート電極１５０と、第１活性領域ＡＣ１１に形成されたソース領域ＳＦＳ及びドレイン領域ＳＦＤと、第１活性領域ＡＣ１１でソース領域ＳＦＳとドレイン領域ＳＦＤとの間に配置されたチャネル領域ＣＨ１と、ゲート誘電膜１２８を含みうる。ゲート誘電膜１２８は、第１活性領域ＡＣ１１とゲート電極１５０との間に介在されうる。
【0039】
図４Ａ、図４Ｅ、及び図４Ｆに例示したように、平面視（Ｘ－Ｙ平面）で、第１活性領域ＡＣ１１は、１つの選択された水平方向（図４Ａないし図４Ｆにおいて、Ｙ方向）に沿って長く延びた長方形平面形状を有し、ソース領域ＳＦＳは、第１活性領域ＡＣ１１のうち、前記選択された水平方向（Ｙ方向）において一側端部に配置され、ドレイン領域ＳＦＤは、第１活性領域ＡＣ１１のうち、前記選択された水平方向（Ｙ方向）において他側端部に配置されうる。
【0040】
ゲート電極１５０は、互いに一体に連結された水平ゲート部１５０Ｈ及び垂直ゲート部１５０Ｖを含みうる。水平ゲート部１５０Ｈは、第１活性領域ＡＣ１１の上面に対面する表面を有する。水平ゲート部１５０Ｈの一部は、局部非対称フィン領域Ｆ１の上面に対面する表面を有する。垂直ゲート部１５０Ｖは、局部カットアウト空間ＣＳ１を充填し、局部非対称フィン領域Ｆ１のフィン側壁のうち、１つのフィン側壁に対面する表面を有する。図４Ｂに例示したように、垂直ゲート部１５０Ｖの底面の垂直レベルは、基板１０２の前側面１０２Ａの垂直レベルより低い。例示的な実施例において、ゲート電極１５０は、ドーピングされたポリシリコンからなる。例えば、ゲート電極１５０は、リン（Ｐ）または砒素（Ａｓ）のようなＮ型不純物によってドーピングされたポリシリコンからなりうる。
【0041】
ゲート電極１５０の水平ゲート部１５０Ｈの上面は、絶縁キャッピングパターン（図示せず）で覆われる。水平ゲート部１５０Ｈの側壁は、絶縁スペーサ（図示せず）で覆われる。前記絶縁キャッピングパターン及び前記絶縁スペーサは、それぞれシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、またはそれらの組み合わせからなる。ゲート電極１５０の水平ゲート部１５０Ｈの上面には、コンタクトプラグ１６２が連結されうる。
【0042】
第１活性領域ＡＣ１１において、ソース領域ＳＦＳ及びドレイン領域ＳＦＤは、第１活性領域ＡＣ１１のチャネル領域ＣＨ１に形成されるチャネル方向（図４Ａないし図４Ｆにおいて、Ｙ方向）に沿って局部カットアウト空間ＣＳ１及び局部非対称フィン領域Ｆ１それぞれからの距離が互いに異なる。例示的な実施例において、第１活性領域ＡＣ１１において局部カットアウト空間ＣＳ１及び局部非対称フィン領域Ｆ１は、それぞれドレイン領域ＳＦＤよりソース領域ＳＦＳに近い位置に配置されうる。図４Ａ、図４Ｄ、図４Ｅ、及び図４Ｆに例示したように、第１活性領域ＡＣ１１のチャネル領域ＣＨ１に形成されるチャネル方向（図４Ａないし図４Ｆで、Ｙ方向）によって、局部カットアウト空間ＣＳ１及び局部非対称フィン領域Ｆ１それぞれからソース領域ＳＦＳまでの距離は、局部カットアウト空間ＣＳ１及び局部非対称フィン領域Ｆ１それぞれからドレイン領域ＳＦＤまでの距離よりも小さい。
【0043】
局部カットアウト空間ＣＳ１は、チャネル領域ＣＨ１に形成されるチャネル方向に直交する方向（図４Ａないし図４Ｆにおいて、Ｘ方向）において第１活性領域ＡＣ１１の両側エッジ部のうち、一側エッジ部にのみ形成されうる。第１活性領域ＡＣ１１において、局部非対称フィン領域Ｆ１は、第１活性領域ＡＣ１１に形成されるチャネル方向に直交する方向（図４Ａないし図４Ｆにおいて、Ｘ方向）において第１活性領域ＡＣ１１の中心から第１活性領域ＡＣ１１のエッジ側にシフトされた位置に配置されうる。
【0044】
図４Ｅに例示したように、第１活性領域ＡＣ１１の最上面は、第１活性領域ＡＣ１１に形成されるチャネル方向（図４Ａないし図４Ｆにおいて、Ｙ方向）に沿って可変的なサイズの幅を有しうる。第１活性領域ＡＣ１１の最上面の幅は、局部非対称フィン領域Ｆ１において最も小さい。
【0045】
図４Ｂに例示したように、局部非対称フィン領域Ｆ１の上面は、ゲート電極１５０の水平ゲート部１５０Ｈで覆われ、局部非対称フィン領域Ｆ１のフィン側壁のうち、局部カットアウト空間ＣＳ１に対面するフィン側壁は、ゲート電極１５０の垂直ゲート部１５０Ｖで覆われ、局部非対称フィン領域Ｆ１のフィン側壁のうち、局部カットアウト空間ＣＳ１の反対側にあるフィン側壁は、素子分離絶縁構造物１１６で覆われる。
【0046】
図４Ｂに例示したように、局部カットアウト空間ＣＳ１、局部非対称フィン領域Ｆ１、及びゲート電極１５０は、それぞれフォトダイオードＰＤと垂直方向（Ｚ方向）にオーバーラップされるように配置されうる。第１活性領域ＡＣ１１とフォトダイオードＰＤとの間にバリア領域１２２が配置されうる。バリア領域１２２は、Ｐ型不純物が高濃度でドーピングされた領域としうる。バリア領域１２２は、フォトダイオードＰＤと第１活性領域ＡＣ１１との間に電子が移動することを防止するバリアとしての役割を遂行しうる。
【0047】
ゲート誘電膜１２８は、第１活性領域ＡＣ１１とゲート電極１５０の水平ゲート部１５０Ｈとの間、及び第１活性領域ＡＣ１１とゲート電極１５０の垂直ゲート部１５０Ｖとの間に介在されうる。ゲート誘電膜１２８は、垂直ゲート部１５０Ｖの底面に接する部分を含みうる。ゲート誘電膜１２８の他の一部は、垂直ゲート部１５０Ｖと局部非対称フィン領域Ｆ１との間で垂直ゲート部１５０Ｖに接する部分を含みうる。ゲート誘電膜１２８は、それぞれシリコン酸化膜からなりうるが、それに限定されるものではない。
【0048】
複数の活性領域ＡＣ１１、ＡＣ１２、ＡＣ１３のうち、第２活性領域ＡＣ１２には、トランスファートランジスタＴＸが配置されうる。トランスファートランジスタＴＸは、ゲート電極ＴＸＧを含みうる。図４Ｂに例示したように、ゲート電極ＴＸＧの一部は、基板１０２に埋め込まれうる。トランスファートランジスタＴＸにおいて、ゲート電極ＴＸＧのうち、基板１０２に埋め込まれた部分を取り囲む第２活性領域ＡＣ１２のリセス表面に沿ってリセスチャネルが形成されうる。ゲート電極ＴＸＧの上面には、コンタクトプラグ１６２が連結されうる。トランスファートランジスタＴＸは、図２を参照して説明した第１及び第２トランスファートランジスタＴＸ１、ＴＸ２のいずれか１つ、または図３を参照して説明した第１ないし第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４のうち、いずれか１つを構成しうる。
【0049】
図４Ａ及び図４Ｂに例示したように、第２活性領域ＡＣ１２でトランスファートランジスタＴＸの一側にフローティングディフュージョン領域ＦＤが配置されうる。フローティングディフュージョン領域ＦＤには、コンタクトプラグ１６２が連結されうる。
【0050】
図４Ａに例示したように、第３活性領域ＡＣ１３は、不純物領域（図示せず）を含み、第３活性領域ＡＣ１３の前記不純物領域には、コンタクトプラグ１６４が連結されうる。第３活性領域ＡＣ１３の前記不純物領域は、接地領域であり、前記不純物領域に連結されたコンタクトプラグ１６４は、接地コンタクトプラグとしうる。
【0051】
基板１０２の前側面１０２Ａ上でソースフォロワトランジスタＳＦ１及びトランスファートランジスタＴＸを含む複数のトランジスタは、層間絶縁膜１６０で覆われる。フォトダイオードＰＤで変換された電気信号は、基板１０２の前側面１０２Ａ上に配置された複数のトランジスタと配線構造物ＭＳで信号処理されうる。配線構造物ＭＳは、ソースフォロワトランジスタＳＦ１及びトランスファートランジスタＴＸを含む複数のトランジスタに選択的に連結される複数のコンタクトプラグ１６２と、コンタクトプラグ１６２を介して前記複数のトランジスタに選択的に連結されるように構成された複数の導電ライン１６８、１７２と、複数の導電ライン１６８、１７２を覆う複数の層間絶縁膜１７０、１７４を含みうる。例示的な実施例において、ソースフォロワトランジスタＳＦ１のゲート電極１５０とフローティングディフュージョン領域ＦＤは、複数のコンタクトプラグ１６２及び導電ライン１６８を介して互いに電気的に連結可能に構成されうる。
【0052】
複数のコンタクトプラグ１６２、１６４及び複数の導電ライン１６８、１７２は、それぞれ金属、導電性金属窒化物、またはそれらの組み合わせからなる。例えば、複数のコンタクトプラグ１６２、１６４及び複数の導電ライン１６８、１７２は、それぞれＣｕ、Ａｌ、Ｗ、Ｔｉ、Ｍｏ、Ｔａ、ＴｉＮ、ＴａＮ、ＺｒＮ、ＷＮ、またはそれらの組み合わせからなりうるが、それらに限定されるものではない。複数の層間絶縁膜１６０、１７０、１７４は、それぞれ酸化膜、窒化膜、またはそれらの組み合わせからなりうる。
【0053】
複数の層間絶縁膜１６０、１７０、１７４及び複数の導電ライン１６８、１７２それぞれの層数及び配置は、図４Ｂないし図４Ｄに例示したところに限定されず、必要によって、多様な変更及び変形が可能である。配線構造物ＭＳに含まれた複数の導電ライン１６８、１７２は、ピクセル領域ＰＸＲに形成されたフォトダイオードＰＤと電気的に連結された複数のトランジスタに連結される配線を含みうる。前記複数のトランジスタは、図２を参照して説明した第１及び第２トランスファートランジスタＴＸ１、ＴＸ２、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦ、及び選択トランジスタＳＸ、または、図３を参照して説明した第１ないし第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４、リセットトランジスタＲＸ、ソースフォロワトランジスタＳＦ、及び選択トランジスタＳＸを含みうる。例示的な実施例において、リセットトランジスタＲＸは、複数のピクセル領域ＰＸＲの周辺で行方向または列方向に沿って配置されうる。フォトダイオードＰＤで変換された電気信号は、配線構造物ＭＳで処理されうる。複数の導電ライン１６８、１７２は、フォトダイオードＰＤの配置と無関係に自由に配置されうる。
【0054】
図４Ｂないし図４Ｄに例示したように、基板１０２の後側面１０２Ｂ上には、光透過構造物ＬＴＳが配置されうる。光透過構造物ＬＴＳは、後側面１０２Ｂ上に順に積層された第１平坦化膜１８２、カラーフィルタＣＦ、第２平坦化膜１８４、マイクロレンズＭＬ、及び保護キャッピング膜１８８を含みうる。マイクロレンズＭＬは、保護キャッピング膜１８８によって保護されうる。光透過構造物ＬＴＳは、外部から入射される光を集光及びフィルタリングしてピクセル領域ＰＸＲに提供しうる。マイクロレンズＭＬは、フォトダイオードＰＤに入射される光を集光するように外側に凸状を有しうる。ピクセル領域ＰＸＲは、基板１０２の後側面１０２Ｂから光を受信するBSI(backside illumination)構造を有することができる。
【0055】
光透過構造物ＬＴＳにおいて、第１平坦化膜１８２は、イメージセンサ１００の製造工程中に基板１０２の損傷を防止するためのバッファ膜として使用されうる。第１平坦化膜１８２及び第２平坦化膜１８４は、それぞれシリコン酸化膜、シリコン窒化膜、樹脂、またはそれらの組み合わせからなりうるが、それに限定されるものではない。
【0056】
例示的な実施例において、カラーフィルタＣＦは、赤色カラーフィルタ、緑カラーフィルタ、青色カラーフィルタ、またはホワイトカラーフィルタからなる。前記ホワイトカラーフィルタは、可視光波長帯域の光を透過させる透明カラーフィルタであるとしうる。図１に例示したピクセルアレイ１０は、赤色カラーフィルタ、緑カラーフィルタ、青色カラーフィルタ、及びホワイトカラーフィルタが２ｘ２の２次元アレイ状に配列され、１つのカラーフィルタグループを構成する複数のカラーフィルタグループを含みうる。前記複数のカラーフィルタグループは、複数のロウライン及び複数のカラムラインに沿ってマトリックス状に配列されうる。他の例示的な実施例において、カラーフィルタＣＦは、シアン(cyan)、マゼンタ(magenta)、またはイエロー(yellow)のような他のカラーを有することもできる。
【0057】
光透過構造物ＬＴＳは、第１平坦化膜１８２上に形成された反射防止膜１８６をさらに含む。反射防止膜１８６は、ピクセル領域ＰＸＲのエッジ部分上でピクセル領域ＰＸＲを限定するピクセル分離絶縁膜１２０と垂直方向（Ｚ方向）にオーバーラップされる位置に配置されうる。反射防止膜１８６の上面及び側壁は、カラーフィルタＣＦで覆われる。反射防止膜１８６は、カラーフィルタＣＦを通過する入射光が、側面に反射または散乱されることを防止する役割を遂行しうる。例えば、カラーフィルタＣＦと第１平坦化膜１８２との界面で反射または散乱される光子が他のセンシング領域に移動することを反射防止膜１８６によって防止しうる。反射防止膜１８６は、金属を含みうる。例えば、反射防止膜１８６は、Ｗ、Ａｌ、Ｃｕ、またはそれらの組み合わせを含みうる。
【0058】
図４Ａないし図４Ｆには、図１に例示した複数の単位ピクセルＰＸＵに含まれるピクセル領域ＰＸＲの一部構成が例示されているが、イメージセンサ１００の基板１０２は、図１を参照して説明した複数の単位ピクセルＰＸＵが配置される領域と、それらの周りに配置される周辺回路領域（図示せず）と、パッド領域（図示せず）をさらに含みうる。前記周辺回路領域は、複数の単位ピクセルＰＸＵ（図１参照）を制御するための多様な種類の回路を含む領域としうる。例えば、前記周辺回路領域は、複数のトランジスタを含みうる。前記周辺回路領域に配置された複数のトランジスタは、ピクセル領域ＰＸＲに形成されたフォトダイオードＰＤに一定の信号を提供するか、フォトダイオードＰＤからの出力信号を制御するように駆動されうる。例えば、前記周辺回路領域に配置された前記複数のトランジスタは、タイミング発生器(timing generator)、ロウデコーダ(row decoder)、ロウドライバ(row driver)、相関二重サンプラ(correlated double sampler: CDS)、アナログデジタルコンバータ(analog to digital converter: ADC)、ラッチ部(latch)、カラムデコーダ(column decoder)など多様な種類のロジック回路を構成しうる。前記パッド領域は、複数の単位ピクセルＰＸＵと前記周辺回路領域にある回路に電気的に連結される導電パッドを含みうる。前記導電パッドは、外部から複数の単位ピクセルＰＸＵ（図１参照）と前記周辺回路領域にある回路に電源及び信号を提供する接続端子として機能する。
【0059】
イメージセンサ１００のソースフォロワトランジスタＳＦ１で線形的な利得(gain)を確保するには、ドレイン電圧Ｖｄｓに関係なく、ゲート入力電圧Ｖｇによって一定のソース出力電圧Ｖｓを有する飽和モード(saturation mode)での動作が要求される。もし、第１活性領域ＡＣ１１においてソース領域ＳＦＳからドレイン領域ＳＦＤまでチャネル方向に沿って一定幅を有するフィン状活性領域を含む場合、ドレイン段(stage)まで反転(inversion)しつつ、ソースフォロワトランジスタＳＦ１の動作が線形モード(linear mode)に進入しうる。ソースフォロワトランジスタＳＦ１の線形モード動作では、ドレイン電圧Ｖｄｓによってゲート入力電圧Ｖｇに対するソース出力電圧Ｖｓが異なり、その結果、ソースフォロワトランジスタＳＦ１で線形的な利得を確保し難い。
【0060】
図４Ａないし図４Ｆを参照して説明した本発明の技術的思想によるイメージセンサ１００によれば、第１活性領域ＡＣ１１に局部的に形成された局部非対称フィン領域Ｆ１は、ドレイン領域ＳＦＤよりもソース領域ＳＦＳに近い位置に配置されうる。したがって、ソースフォロワトランジスタＳＦ１において線形的な利得(gain)を確保するのに有利でありうる。また、飽和モード動作時、ソース領域ＳＦＳに近く配置された局部非対称フィン領域Ｆ１によってソースフォロワトランジスタＳＦ１のソース段においてチャネル領域ＣＨ１の有効幅が増加し、ソース段での抵抗がドレイン段での抵抗より低くなりうる。したがって、ソースフォロワトランジスタＳＦ１において飽和モード動作に有利な構造を提供しうる。そのように本発明の技術的思想によるイメージセンサ１００によれば、ソースフォロワトランジスタＳＦ１においてゲート電極１５０の一部領域が局部非対称フィン領域Ｆ１の上面と１つのフィン側壁のみを覆う局部ＦｉｎＦＥＴ構造を有する。これにより、イメージセンサ１００が高集積化され、ピクセル領域ＰＸＲのサイズが微細化されても、イメージセンサ１００の製造工程が困難になったり製造コストが上昇したりすることなしにピクセルのノイズ特性を改善し、ソースフォロワトランジスタＳＦ１の電気的特性を確保することができる。
【0061】
図５Ａないし図５Ｅは、本発明の技術的思想による他の実施例によるイメージセンサ２００を説明するための図面である。さらに具体的に、図５Ａは、イメージセンサ２００に含まれたピクセル領域のうち、一部領域の例示的な構造を説明するための平面レイアウトである。図５Ａには、図４Ａに例示したピクセル領域ＰＸＲのうち、一部領域に対応する領域の平面レイアウトが例示されている。図５Ｂは、図５ＡのＡ２－Ａ２’線断面の例示的な構成を示す断面図である。図５Ｃは、図５ＡのＹ２－Ｙ２’線断面の例示的な構成を示す断面図である。図５Ｄは、図５Ａに例示した第１活性領域Ａ２１の概略的な斜視図である。図５Ｅは、図５Ａに例示したソースフォロワトランジスタＳＦ２の概略的な斜視図である。図５Ａないし図５Ｅにおいて、図４Ａないし図４Ｆと同じ参照符号は、同じ部材を示し、ここでは、それらについての詳細な説明を省略する。
【0062】
図５Ａないし図５Ｅを参照すれば、イメージセンサ２００は、図４Ａないし図４Ｆを参照してイメージセンサ１００について説明したところとほぼ同じ構成を有する。但し、イメージセンサ２００は、局部カットアウト空間ＣＳ２によって限定される局部非対称フィン領域Ｆ２を有する第１活性領域ＡＣ２１を含みうる。第１活性領域ＡＣ２１上には、ソースフォロワトランジスタＳＦ２が配置されうる。
【0063】
ソースフォロワトランジスタＳＦ２は、ゲート電極２５０と、第１活性領域ＡＣ２１に形成されたソース領域ＳＦＳ及びドレイン領域ＳＦＤと、第１活性領域ＡＣ２１においてソース領域ＳＦＳとドレイン領域ＳＦＤとの間に配置されたチャネル領域ＣＨ２と、ゲート誘電膜２２８を含みうる。ゲート誘電膜２２８は、第１活性領域ＡＣ２１とゲート電極２５０との間に介在されうる。
【0064】
図５Ａ、図５Ｄ、及び図５Ｅに例示したように、平面視（Ｘ－Ｙ平面）で、第１活性領域ＡＣ２１は、ベンディング部(bending portion)ＢＰ２を含むＬ字状平面形状を有することができる。ソースフォロワトランジスタＳＦ２は、第１活性領域ＡＣ２１の平面形状に沿って折り曲げられる方向にチャネルが形成されるように構成されうる。ソース領域ＳＦＳは、第１活性領域ＡＣ２１の一側端部に配置され、ドレイン領域ＳＦＤは、第１活性領域ＡＣ２１の他側端部に配置されうる。
【0065】
ゲート電極２５０は、一体に連結された水平ゲート部２５０Ｈ及び垂直ゲート部２５０Ｖを含みうる。水平ゲート部２５０Ｈは、第１活性領域ＡＣ２１の上面に対面する表面を有することができる。水平ゲート部２５０Ｈの一部は、局部非対称フィン領域Ｆ２の上面を覆う。垂直ゲート部２５０Ｖは、局部カットアウト空間ＣＳ２を充填しうる。水平ゲート部２５０Ｈは、第１活性領域ＡＣ２１のベンディング部ＢＰ２を覆うことができる。垂直ゲート部２５０Ｖは、第１活性領域ＡＣ２１のベンディング部ＢＰ２から水平方向に離隔されうる。
【0066】
図５Ｃに例示したように、垂直ゲート部２５０Ｖの底面の垂直レベルは、基板１０２の前側面１０２Ａの垂直レベルより低い。垂直ゲート部２５０Ｖは、第１活性領域ＡＣ２１の局部非対称フィン領域Ｆ２のフィン側壁に対面する表面を有しうる。
【0067】
第１活性領域ＡＣ２１において、局部カットアウト空間ＣＳ２及び局部非対称フィン領域Ｆ２それぞれから第１活性領域ＡＣ２１のチャネル領域ＣＨ２に形成されるチャネル方向に沿ってソース領域ＳＦＳ及びドレイン領域ＳＦＤまで至る距離が互いに異なりうる。例示的な実施例において、第１活性領域ＡＣ２１において局部カットアウト空間ＣＳ２及び局部非対称フィン領域Ｆ２は、それぞれドレイン領域ＳＦＤよりソース領域ＳＦＳに近い位置に配置されうる。図５Ａ、図５Ｄ、及び図５Ｅに例示したように、第１活性領域ＡＣ２１のチャネル領域ＣＨ２に形成されるチャネル方向に沿い、局部カットアウト空間ＣＳ２及び局部非対称フィン領域Ｆ２それぞれからソース領域ＳＦＳまでの距離は、局部カットアウト空間ＣＳ２及び局部非対称フィン領域Ｆ２それぞれからドレイン領域ＳＦＤまでの距離よりも小さい。第１活性領域ＡＣ２１において、局部カットアウト空間ＣＳ２は、チャネル領域ＣＨ２に形成されるチャネル方向に直交する方向において第１活性領域ＡＣ２１の両側エッジ部のうち、一側エッジ部にのみ形成されうる。第１活性領域ＡＣ２１のうち、局部非対称フィン領域Ｆ２は、第１活性領域ＡＣ２１に形成されるチャネル方向に直交する方向において第１活性領域ＡＣ２１の中心から第１活性領域ＡＣ２１のエッジ側にシフトされた位置に配置されうる。
【0068】
基板１０２の前側面１０２Ａから見るとき、第１活性領域ＡＣ２１は、ベンディング部ＢＰ２の内側に連結される内側エッジ部と、ベンディング部ＢＰ２の外側に連結される外側エッジ部と、を有し、局部カットアウト空間ＣＳ２は、第１活性領域ＡＣ２１の前記内側エッジ部に形成されうる。局部非対称フィン領域Ｆ２のフィン側壁のうち、１つのフィン側壁は、第１活性領域ＡＣ２１の前記外側エッジ部を構成しうる。
【0069】
図５Ｄに例示したように、第１活性領域ＡＣ２１の最上面は、第１活性領域ＡＣ２１に形成されるチャネル方向に沿って可変的なサイズの幅を有し、第１活性領域ＡＣ２１の最上面の幅は、局部非対称フィン領域Ｆ２で最も小さい。
【0070】
図５Ｃに例示したように、局部非対称フィン領域Ｆ２のフィン上面は、ゲート電極２５０の水平ゲート部２５０Ｈで覆われ、局部非対称フィン領域Ｆ２のうち、局部カットアウト空間ＣＳ２に対面する一側フィン側壁は、ゲート電極２５０の垂直ゲート部２５０Ｖで覆われ、局部非対称フィン領域Ｆ２のうち、局部カットアウト空間ＣＳ２の反対側にある他側フィン側壁は、素子分離絶縁構造物１１６で覆われる。
【0071】
図５Ｃに例示したように、局部カットアウト空間ＣＳ２、局部非対称フィン領域Ｆ２、及びゲート電極２５０は、それぞれフォトダイオードＰＤと垂直方向（Ｚ方向）にオーバーラップされるように配置されうる。第１活性領域ＡＣ２１とフォトダイオードＰＤとの間には、バリア領域１２２が配置されうる。
【0072】
ソースフォロワトランジスタＳＦ２の第１活性領域ＡＣ２１、局部非対称フィン領域Ｆ２、ゲート電極２５０、及びゲート誘電膜２２８に係わるさらに詳細な構成は、図４Ａないし図４Ｆを参照してソースフォロワトランジスタＳＦ１の第１活性領域ＡＣ１１、局部非対称フィン領域Ｆ１、ゲート電極１５０、及びゲート誘電膜１２８について説明したところと概して同一である。
【0073】
図５Ａないし図５Ｅを参照して説明した本発明の技術的思想によるイメージセンサ２００によれば、第１活性領域ＡＣ２１は、ベンディング部ＢＰ２を含むＬ字状平面形状を有し、局部カットアウト空間ＣＳ２によって限定される局部非対称フィン領域Ｆ２を含みうる。局部カットアウト空間ＣＳ２及び局部非対称フィン領域Ｆ２は、それぞれドレイン領域ＳＦＤよりソース領域ＳＦＳに近い位置に配置されうる。ソースフォロワトランジスタＳＦ２において、第１活性領域ＡＣ２１で電流が集中される部分であるベンディング部ＢＰ２の内側においてソース領域ＳＦＳに隣接した位置に局部カットアウト空間ＣＳ２が形成されうる。これにより、ソースフォロワトランジスタＳＦ２は、ゲート電極２５０の一部領域が局部非対称フィン領域Ｆ２のフィン上面と１つのフィン側壁のみを覆う局部ＦｉｎＦＥＴ構造を有することができる。したがって、イメージセンサ２００が高集積化され、ピクセル領域のサイズが微細化されても、イメージセンサ２００の製造工程が困難になったり製造コストが上昇したりすることなく、ピクセルのノイズ特性を改善し、ソースフォロワトランジスタＳＦ２の電気的特性を確保しうる。
【0074】
図６Ａないし図６Ｅは、本発明の技術的思想によるさらに他の実施例によるイメージセンサ３００を説明するための図面である。さらに具体的に、図６Ａは、イメージセンサ３００に含まれたピクセル領域のうち、一部領域の例示的な構造を説明するための平面レイアウトである。図６Ａには、図４Ａに例示したピクセル領域ＰＸＲのうち、一部領域に対応する領域の平面レイアウトが例示されている。図６Ｂは、図６ＡのＸ３－Ｘ３’線断面の例示的な構成を示す断面図である。図６Ｃは、図６ＡのＹ３－Ｙ３’線断面の例示的な構成を示す断面図である。図６Ｄは、図６Ａに例示した第１活性領域Ａ３１の概略的な斜視図である。図６Ｅは、図６Ａに例示したソースフォロワトランジスタＳＦ３の概略的な斜視図である。図６Ａないし図６Ｅにおいて、図４Ａないし図４Ｆと同じ参照符号は、同じ部材を示し、ここでは、それらについての詳細な説明を省略する。
【0075】
図６Ａないし図６Ｅを参照すれば、イメージセンサ３００は、図４Ａないし図４Ｆを参照してイメージセンサ１００について説明したところとほぼ同じ構成を有する。但し、イメージセンサ３００は、１つのソース領域ＳＦＳを共有する２個の局部トランジスタが並列に連結されたデュアルトランジスタからなるソースフォロワトランジスタＳＦ３を含みうる。
【0076】
イメージセンサ３００は、一対の局部カットアウト空間ＣＳ３１、ＣＳ３２によって限定される一対の局部非対称フィン領域Ｆ３１、Ｆ３２を有する第１活性領域ＡＣ３１を含みうる。図６Ａ、図６Ｄ、及び図６Ｅに例示したように、平面視（Ｘ－Ｙ平面）で、第１活性領域ＡＣ３１は、ベンディング部ＢＰ３を含むほぼＬ字状平面形状を有する。第１活性領域ＡＣ３１上には、デュアルトランジスタからなるソースフォロワトランジスタＳＦ３が配置されうる。
【0077】
ソース領域ＳＦＳは、第１活性領域ＡＣ３１のベンディング部ＢＰ３に配置されうる。ソースフォロワトランジスタＳＦ３は、第１活性領域ＡＣ３１の一側端部に配置された第１ドレイン領域ＳＦＤ１と、第１活性領域ＡＣ３１の他側端部に配置された第２ドレイン領域ＳＦＤ２を含みうる。第１活性領域ＡＣ３１において、一対の局部カットアウト空間ＣＳ３１、ＣＳ３２は、ソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１との間でソース領域ＳＦＳに近い位置に配置された第１局部カットアウト空間ＣＳ３１と、ソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２との間でソース領域ＳＦＳに近い位置に配置された第２局部カットアウト空間ＣＳ３２を含みうる。一対の局部非対称フィン領域Ｆ３１、Ｆ３２は、ソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１との間でソース領域ＳＦＳの方に近い位置に配置された第１局部非対称フィン領域Ｆ３１と、ソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２との間でソース領域ＳＦＳの方に近い位置に配置された第２局部非対称フィン領域Ｆ３２を含みうる。
【0078】
第１活性領域ＡＣ３１において、第１局部非対称フィン領域Ｆ３１及び第２局部非対称フィン領域Ｆ３２は、それぞれチャネル領域ＣＨ３に形成されるチャネル方向に直交する方向において第１活性領域ＡＣ３１の両側エッジ部のうち、一側エッジ部にのみ形成されうる。第１活性領域ＡＣ３１のうち、第１局部非対称フィン領域Ｆ３１及び第２局部非対称フィン領域Ｆ３２は、それぞれ第１活性領域ＡＣ３１に形成されるチャネル方向に直交する方向において第１活性領域ＡＣ３１の中心から第１活性領域ＡＣ３１のエッジ側にシフトされた位置に配置されうる。
【0079】
基板１０２の前側面１０２Ａから見たとき、第１活性領域ＡＣ３１は、ベンディング部ＢＰ３の内側に連結される内側エッジ部と、ベンディング部ＢＰ３の外側に連結される外側エッジ部を有する。第１局部カットアウト空間ＣＳ３１及び第２局部カットアウト空間ＣＳ３２は、それぞれ第１活性領域ＡＣ３１の前記内側エッジ部及び前記外側エッジ部のうち、前記外側エッジ部の方に隣接した位置に配置されうる。第１局部非対称フィン領域Ｆ３１及び第２局部非対称フィン領域Ｆ３２は、それぞれ第１活性領域ＡＣ３１の前記内側エッジ部及び前記外側エッジ部のうち、前記内側エッジ部の方に隣接した位置に配置されうる。
【0080】
図６Ｄに例示したように、第１活性領域ＡＣ３１の最上面は、第１活性領域ＡＣ３１に形成されるチャネル方向に沿って可変的なサイズの幅を有する。ソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１との間で第１活性領域ＡＣ３１の最上面の幅は、第１局部非対称フィン領域Ｆ３１で最も小さい。ソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２との間で第１活性領域ＡＣ３１の最上面の幅は、第２局部非対称フィン領域Ｆ３２で最も小さい。
【0081】
ソースフォロワトランジスタＳＦ３は、ゲート電極３５０と、第１活性領域ＡＣ３１に形成されたソース領域ＳＦＳ、第１ドレイン領域ＳＦＤ１、及び第２ドレイン領域ＳＦＤ２と、第１活性領域ＡＣ３１においてソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１との間、及びソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２との間に配置されたチャネル領域ＣＨ３と、ゲート誘電膜３２８を含みうる。ゲート誘電膜３２８は、第１活性領域ＡＣ３１とゲート電極３５０との間に介在されうる。
【0082】
ゲート電極３５０は、一体に連結された水平ゲート部３５０Ｈ、第１垂直ゲート部３５０Ｖ１、及び第２垂直ゲート部３５０Ｖ２を含みうる。水平ゲート部３５０Ｈ、第１垂直ゲート部３５０Ｖ１、及び第２垂直ゲート部３５０Ｖ２は、一体に連結されうる。水平ゲート部３５０Ｈは、第１活性領域ＡＣ３１の上面に対面する表面を有することができる。水平ゲート部３５０Ｈは、第１活性領域ＡＣ３１のベンディング部ＢＰ３のうち、一部を覆う。第１局部非対称フィン領域Ｆ３１及び第２局部非対称フィン領域Ｆ３２それぞれの上面は、水平ゲート部３５０Ｈで覆われる。第１垂直ゲート部３５０Ｖ１は、第１局部カットアウト空間ＣＳ３１を満たし、ゲート電極３５０の第２垂直ゲート部３５０Ｖ２は、第２局部カットアウト空間ＣＳ３２を満たしうる。
【0083】
図６Ｂ及び図６Ｃに例示したように、ゲート電極３５０の第１垂直ゲート部３５０Ｖ１及び第２垂直ゲート部３５０Ｖ２それぞれの底面の垂直レベルは、基板１０２の前側面１０２Ａの垂直レベルより低い。第１垂直ゲート部３５０Ｖ１は、第１活性領域ＡＣ３１の第１局部非対称フィン領域Ｆ３１のフィン側壁に対面する表面を有し、第２垂直ゲート部３５０Ｖ２は、第１活性領域ＡＣ３１の第２局部非対称フィン領域Ｆ３２のフィン側壁に対面する表面を有することができる。
【0084】
図６Ｂ及び図６Ｃに例示したように、第１局部カットアウト空間ＣＳ３１、第２局部カットアウト空間ＣＳ３２、第１局部非対称フィン領域Ｆ３１、第２局部非対称フィン領域Ｆ３２、及びゲート電極３５０は、それぞれフォトダイオードＰＤと垂直方向（Ｚ方向）にオーバーラップされるように配置されうる。第１活性領域ＡＣ３１とフォトダイオードＰＤとの間には、バリア領域１２２が配置されうる。
【0085】
ソースフォロワトランジスタＳＦ３の第１活性領域ＡＣ３１、第１局部非対称フィン領域Ｆ３１、第２局部非対称フィン領域Ｆ３２、ゲート電極３５０、及びゲート誘電膜３２８に係わるさらに詳細な構成は、図４Ａないし図４Ｆを参照して、ソースフォロワトランジスタＳＦ１の第１活性領域ＡＣ１１、局部非対称フィン領域Ｆ１、ゲート電極１５０、及びゲート誘電膜１２８について説明したところとほぼ同一である。
【0086】
図６Ａないし図６Ｅを参照して説明した本発明の技術的思想によるイメージセンサ３００によれば、第１活性領域ＡＣ３１は、ベンディング部ＢＰ３を含むＬ字状平面形状を有し、第１局部カットアウト空間ＣＳ３１によって限定される第１局部非対称フィン領域Ｆ３１と、第２局部カットアウト空間ＣＳ３２によって限定される第２局部非対称フィン領域Ｆ３２と、を含みうる。第１活性領域ＡＣ３１において、第１局部カットアウト空間ＣＳ３１及び第１局部非対称フィン領域Ｆ３１は、第１ドレイン領域ＳＦＤ１よりソース領域ＳＦＳに近い位置に配置され、第２局部カットアウト空間ＣＳ３２及び第２局部非対称フィン領域Ｆ３２は、それぞれ第２ドレイン領域ＳＦＤ２よりソース領域ＳＦＳに近い位置に配置されうる。ソースフォロワトランジスタＳＦ３において、第１活性領域ＡＣ３１で電流が集中される部分であるベンディング部ＢＰ３の内側でソース領域ＳＦＳに隣接した位置に第１局部非対称フィン領域Ｆ３１及び第２局部非対称フィン領域Ｆ３２が形成されうる。これにより、ソースフォロワトランジスタＳＦ３は、ゲート電極３５０の一部領域が第１局部非対称フィン領域Ｆ３１及び第２局部非対称フィン領域Ｆ３２それぞれのフィン上面及び１つのフィン側壁のみを覆う局部ＦｉｎＦＥＴ構造を有する。したがって、イメージセンサ３００が高集積化されてピクセル領域のサイズが微細化されても、イメージセンサ３００の製造工程が困難になったり製造コストが上昇したりすることなしにピクセルのノイズ特性を改善し、ソースフォロワトランジスタＳＦ３の電気的特性を確保することができる。
【0087】
図７は、本発明の技術的思想によるさらに他の実施例によるイメージセンサ４００を説明するための平面レイアウトである。図７には、図４Ａに例示したピクセル領域ＰＸＲのうち、一部領域に対応する領域の平面レイアウトが例示されている。
【0088】
図７を参照すれば、イメージセンサ４００は、図６Ａないし図６Ｅを参照して、イメージセンサ３００について説明したところとほぼ同じ構成を有する。但し、イメージセンサ４００は、第１活性領域ＡＣ４１に形成された１つのソース領域ＳＦＳを共有する２個の局部トランジスタが並列に連結されたデュアルトランジスタからなるソースフォロワトランジスタＳＦ４を含みうる。
【0089】
イメージセンサ４００において、第１活性領域ＡＣ４１は、１つの選択された水平方向（図７でＸ方向）に沿って長く延びた長方形平面形状を有する。第１活性領域ＡＣ４１上には、前記２個の局部トランジスタを構成する第１ゲート電極４５０Ａ及び第２ゲート電極４５０Ｂが配置されうる。第１ゲート電極４５０Ａ及び第２ゲート電極４５０Ｂは、ソース領域ＳＦＳを挟んでソースフォロワトランジスタＳＦ４のチャネル方向に沿って互いに離隔されうる。
【0090】
第１活性領域ＡＣ４１のうち、第１ゲート電極４５０Ａ及び第２ゲート電極４５０Ｂとの間にソース領域ＳＦＳが配置され、第１活性領域ＡＣ４１において、前記選択された水平方向（Ｘ方向）において一側端部に第１ドレイン領域ＳＦＤ１が配置され、他側端部に第２ドレイン領域ＳＦＤ２が配置されうる。
【0091】
第１活性領域ＡＣ４１において、ソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１との間には、第１局部カットアウト空間ＣＳ４１が、ソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１のうち、ソース領域ＳＦＳの方に近い位置に配置され、ソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２との間には、第２局部カットアウト空間ＣＳ４２が、ソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２のうち、ソース領域ＳＦＳの方に近い位置に配置されうる。第１局部カットアウト空間ＣＳ４１及び第２局部カットアウト空間ＣＳ４２によって第１活性領域ＡＣ４１で第１局部非対称フィン領域Ｆ４１及び第２局部非対称フィン領域Ｆ４２それぞれの幅が限定されうる。
【0092】
第１ゲート電極４５０Ａは、第１局部非対称フィン領域Ｆ４１のフィン上面を覆う第１水平ゲート４５０Ｈ１と、第１水平ゲート４５０Ｈ１と一体に連結され、第１局部カットアウト空間ＣＳ４１を満たす第１垂直ゲート部４５０Ｖ１を含みうる。第１垂直ゲート部４５０Ｖ１は、第１局部カットアウト空間ＣＳ４１において第１局部非対称フィン領域Ｆ４１のフィン側壁に対面する側壁を有することができる。第２ゲート電極４５０Ｂは、第２局部非対称フィン領域Ｆ４２の上面を覆う第２水平ゲート４５０Ｈ２と、第２水平ゲート４５０Ｈ２と一体に連結され、第２局部カットアウト空間ＣＳ４２を満たす第２垂直ゲート部４５０Ｖ２を含みうる。第２垂直ゲート部４５０Ｖ２は、第２局部カットアウト空間ＣＳ４２で第２局部非対称フィン領域Ｆ４２のフィン側壁に対面する側壁を有しうる。
【0093】
第１局部カットアウト空間ＣＳ４１及び第１局部非対称フィン領域Ｆ４１は、ソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１との間でソース領域ＳＦＳに近い位置に配置され、第２局部カットアウト空間ＣＳ４２及び第２局部非対称フィン領域Ｆ４２は、ソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２との間でソース領域ＳＦＳに近い位置に配置されうる。
【0094】
第１活性領域ＡＣ４１と第１ゲート電極４５０Ａとの間、及び第１活性領域ＡＣ４１と第２ゲート電極４５０Ｂとの間には、ゲート誘電膜（図示せず）が介在されうる。
【0095】
ソースフォロワトランジスタＳＦ４の第１活性領域ＡＣ４１、第１及び第２局部非対称フィン領域Ｆ４１、Ｆ４２、及び第１及び第２ゲート電極４５０Ａ、４５０Ｂに係わるさらに詳細な構成は、図４Ａないし図４Ｆを参照して、ソースフォロワトランジスタＳＦ１の第１活性領域ＡＣ１１、局部非対称フィン領域Ｆ１、及びゲート電極１５０について説明したところとほぼ同一である。
【0096】
図８は、本発明の技術的思想によるさらに他の実施例によるイメージセンサ５００を説明するための平面レイアウトである。図８には、図４Ａに例示したピクセル領域ＰＸＲのうち、一部領域に対応する領域の平面レイアウトが例示されている。
【0097】
図８を参照すれば、イメージセンサ５００は、図６Ａないし図６Ｅを参照して、イメージセンサ３００について説明したところとほぼ同じ構成を有する。但し、イメージセンサ５００は、第１活性領域ＡＣ５１に形成された１つのソース領域ＳＦＳを共有する２個の局部トランジスタが並列に連結されたデュアルトランジスタからなるソースフォロワトランジスタＳＦ５を含みうる。
【0098】
イメージセンサ５００において、第１活性領域ＡＣ５１は、１つの選択された水平方向（図５で、Ｘ方向）に沿って長く延びた長方形平面形状を有することができる。第１活性領域ＡＣ５１上には、前記２個の局部トランジスタを構成するゲート電極５５０が配置されうる。ゲート電極５５０は、１つの水平ゲート部５５０Ｈと、水平ゲート部５５０Ｈに一体に連結された第１垂直ゲート部５５０Ｖ１及び第２垂直ゲート部５５０Ｖ２を含みうる。ゲート電極５５０の水平ゲート部５５０Ｈは、ソース領域ＳＦＳを挟んでソースフォロワトランジスタＳＦ４のチャネル方向に沿って互いに離隔され、第１活性領域ＡＣ５１の上面を覆う第１部分と、前記第１部分が互いに連結されるように、それらの間を連結させる第２部分を含みうる。前記第２部分は、前記第１活性領域ＡＣ５１の上面を覆わないものであるとしうる。
【0099】
第１活性領域ＡＣ５１の一側端部に第１ドレイン領域ＳＦＤ１が配置され、他側端部に第２ドレイン領域ＳＦＤ２が配置されうる。第１活性領域ＡＣ５１において、ソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１との間には、第１局部カットアウト空間ＣＳ５１が、ソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１のうち、ソース領域ＳＦＳの方に近い位置に配置され、ソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２との間には、第２局部カットアウト空間ＣＳ５２が、ソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２のうち、ソース領域ＳＦＳの方に近い位置に配置されうる。第１局部カットアウト空間ＣＳ５１及び第２局部カットアウト空間ＣＳ５２によって第１活性領域ＡＣ５１において第１局部非対称フィン領域Ｆ５１及び第２局部非対称フィン領域Ｆ５２それぞれの幅が限定されうる。
【0100】
ゲート電極５５０の第１垂直ゲート部５５０Ｖ１は、第１局部カットアウト空間ＣＳ５１で第１局部非対称フィン領域Ｆ５１のフィン側壁に対面する側壁を有する。ゲート電極５５０の第２垂直ゲート部５５０Ｖ２は、第２局部カットアウト空間ＣＳ５２で第２局部非対称フィン領域Ｆ５２がフィン側壁に対面する側壁を有しうる。
【0101】
第１局部カットアウト空間ＣＳ５１及び第１局部非対称フィン領域Ｆ５１は、ソース領域ＳＦＳと第１ドレイン領域ＳＦＤ１との間でソース領域ＳＦＳに近い位置に配置され、第２局部カットアウト空間ＣＳ５２及び第２局部非対称フィン領域Ｆ５２は、ソース領域ＳＦＳと第２ドレイン領域ＳＦＤ２との間でソース領域ＳＦＳに近い位置に配置されうる。第１活性領域ＡＣ５１とゲート電極５５０との間には、ゲート誘電膜（図示せず）が介在されうる。
【0102】
ソースフォロワトランジスタＳＦ５の第１活性領域ＡＣ５１、第１及び第２局部非対称フィン領域Ｆ５１、Ｆ５２、及び第２ゲート電極５５０に係わるさらに詳細な構成は、図４Ａないし図４Ｆを参照して、ソースフォロワトランジスタＳＦ１の第１活性領域ＡＣ１１、局部非対称フィン領域Ｆ１、及びゲート電極１５０について説明したところとほぼ同一である。
【0103】
図７及び図８を参照して説明した本発明の技術的思想によるイメージセンサ４００、５００によれば、図４Ａないし図６Ｅを参照して、イメージセンサ１００、２００、３００について説明したところと同様に、イメージセンサ４００、５００が高集積化され、ピクセル領域のサイズが微細化されても、イメージセンサ４００、５００の製造工程が困難になったり製造コストが上昇したりすることなく、ピクセルのノイズ特性を改善し、ソースフォロワトランジスタＳＦの電気的特性を確保することができる。
【0104】
図９Ａないし図９Ｈは、本発明の技術的思想による実施例によるイメージセンサの製造方法を説明するための断面図である。図４Ａないし図４Ｆを参照して説明したイメージセンサ１００の例示的な製造方法を説明し、図９Ａないし図９Ｈは、図４ＤのＹ１２－Ｙ１２’線断面に対応する領域の工程順序による断面構成を例示している。
【0105】
図９Ａを参照すれば、基板１０２内にフォトダイオードＰＤを形成し、基板１０２の前側面１０２Ａ上にバッファ酸化膜１１２及びマスクパターンＭＰ１を形成し、マスクパターンＭＰ１をエッチングマスクとして利用し、基板１０２を異方性エッチングして素子分離トレンチ１１４を形成することができる。素子分離トレンチ１１４によって基板１０２に複数の活性領域ＡＣ１１、ＡＣ１２、ＡＣ１３（図４Ａ参照）が定義されうる。例示的な実施例において、フォトダイオードＰＤを形成するために基板１０２の一部領域にＮ型不純物をドーピングしうる。
【0106】
例示的な実施例において、マスクパターンＭＰ１は、シリコン窒化膜またはシリコン酸窒化膜を含みうる。素子分離トレンチ１１４の最低面は、フォトダイオードＰＤから離隔されるように形成されうる。素子分離トレンチ１１４を形成する工程は、フォトダイオードＰＤを形成する工程の前または後に遂行されうる。
【0107】
図９Ｂを参照すれば、図９Ａの結果物において素子分離トレンチ１１４を充填してマスクパターンＭＰ１の上面を覆う素子分離絶縁膜１１６Ａを形成し、素子分離絶縁膜１１６Ａの一部と基板１０２の一部とをエッチングしてピクセル分離トレンチ１１８を形成しうる。ピクセル分離トレンチ１１８は、フォトダイオードＰＤの周辺でフォトダイオードＰＤを取り囲むように形成されうる。ピクセル分離トレンチ１１８によって基板１０２にピクセル領域ＰＸＲが定義されうる。
【0108】
図９Ｃを参照すれば、図９Ｂの結果物においてピクセル分離トレンチ１１８を充填する絶縁膜を形成した後、前記絶縁膜が形成された結果物を平坦化しながら、マスクパターンＭＰ１及びバッファ酸化膜１１２を除去して基板１０２の前側面１０２Ａを露出させうる。その結果、素子分離絶縁膜１１６Ａのうち、素子分離トレンチ１１４を充填する部分は、素子分離絶縁構造物１１６として残り、前記絶縁膜のうち、ピクセル分離トレンチ１１８を充填する部分は、ピクセル分離絶縁膜１２０として残る。
【0109】
前述したところと異なって、素子分離絶縁構造物１１６を形成するために、基板１０２にＰ型不純物を注入する工程を遂行してもよい。
【0110】
図９Ｄを参照すれば、図９Ｃの結果物において基板１０２にＰ型不純物を注入してフォトダイオードＰＤ上にバリア領域１２２を形成し、基板１０２の前側面１０２Ａから第１活性領域ＡＣ１１の一側エッジ部のうち、一部を除去して局部カットアウト空間ＣＳ１を形成しうる。局部カットアウト空間ＣＳ１を形成されることで、第１活性領域ＡＣ１１には、局部カットアウト空間ＣＳ１によって限定される局部非対称フィン領域Ｆ１（図４Ｂ及び図４Ｅ参照）が形成されうる。局部非対称フィン領域Ｆ１は、第１活性領域ＡＣ１１に形成されるチャネル方向に直交する方向（図４Ａないし図４Ｆ及び図９Ｄにおいて、Ｘ方向）において第１活性領域ＡＣ１１の中心から第１活性領域ＡＣ１１のエッジ側にシフトされた位置に配置されうる。
【0111】
例えば、第１活性領域ＡＣ１１の一側エッジ部でのみ一部を除去し、局部カットアウト空間ＣＳ１を形成する図９Ｄの工程と異なって、第１活性領域ＡＣ１１の両側エッジ部でそれぞれ一部を除去し、一対の局部カットアウト空間（図示せず）を形成して第１活性領域ＡＣ１１にフィン領域を形成する場合、前記フィン領域を形成するためのエッチング工程でエッチング対象領域のピッチが小さくなり、工程難易度が増加し、比較的高価の装備を利用しなければならないので、工程コストが上昇しうる。本発明の技術的思想によるイメージセンサ１００の製造方法によれば、局部非対称フィン領域Ｆ１を形成するために第１活性領域ＡＣ１１の一側エッジ部でのみ局部カットアウト空間ＣＳ１を形成するので、イメージセンサ１００が高集積化されてピクセル領域ＰＸＲのサイズが微細化されても、イメージセンサ１００の工程難易度の増加及び／または製造コストの上昇を抑制しうる。
【0112】
【0113】
ゲート誘電膜１２８を形成する間、図２を参照して説明した第１及び第２トランスファートランジスタＴＸ１、ＴＸ２、選択トランジスタＳＸ、及びリセットトランジスタＲＸを構成するゲート誘電膜、または図３を参照して説明した第１ないし第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４、選択トランジスタＳＸ、及びリセットトランジスタＲＸを構成するゲート誘電膜を同時に形成することができる。
【0114】
図９Ｆを参照すれば、ゲート誘電膜１２８上にゲート電極１５０を形成することができる。
【0115】
ゲート電極１５０は、第１活性領域ＡＣ１１の上面を覆う水平ゲート部１５０Ｈと、水平ゲート部１５０Ｈに一体に連結され、ゲート誘電膜１２８上で局部カットアウト空間ＣＳ１を満たす垂直ゲート部１５０Ｖを含むように形成されうる。
【0116】
ゲート電極１５０を形成する間、基板１０２の前側面１０２Ａ上にリードアウト回路を構成するＭＯＳトランジスタを構成するゲート構造物が共に形成されうる。例えば、ゲート電極１５０を形成する間、図２を参照して説明した第１及び第２トランスファートランジスタＴＸ１、ＴＸ２、選択トランジスタＳＸ、及びリセットトランジスタＲＸを構成するゲート構造物、または、図３を参照して説明した第１ないし第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４、選択トランジスタＳＸ、及びリセットトランジスタＲＸを構成するゲート構造物が同時に形成されうる。
【0117】
図９Ｇを参照すれば、図９Ｆの結果物において第１活性領域ＡＣ１１を含む複数の活性領域ＡＣ１１、ＡＣ１２、ＡＣ１３（図４Ａ参照）に不純物イオンを注入し、複数の不純物領域を形成しうる。前記複数の不純物領域は、ソース領域ＳＦＳ及びドレイン領域ＳＦＤを含みうる。ソース領域ＳＦＳ及びドレイン領域ＳＦＤが形成されることで、第１活性領域ＡＣ１１上に配置されるソースフォロワトランジスタＳＦ１が得られる。
【0118】
図９Ｈを参照すれば、図９Ｇの結果物において基板１０２の前側面１０２Ａと、ソースフォロワトランジスタＳＦ１を含む複数のトランジスタを覆う層間絶縁膜１６０を形成した後、層間絶縁膜１６０を貫いて前記複数のトランジスタに連結される複数のコンタクトプラグ１６２を形成し、層間絶縁膜１６０上に複数の導電ライン１６８を形成することができる。複数の導電ライン１６８は、複数のコンタクトプラグ１６２を介して前記複数のトランジスタに連結可能に構成されうる。
【0119】
複数のコンタクトプラグ１６２は、ソースフォロワトランジスタＳＦ１の水平ゲート部１５０Ｈ、ソース領域ＳＦＳ、及びドレイン領域ＳＦＤそれぞれに連結されるコンタクトプラグ１６２を含みうる。図示していないが、複数のコンタクトプラグ１６２は、図２を参照して説明した第１及び第２トランスファートランジスタＴＸ１、ＴＸ２、選択トランジスタＳＸ、及びリセットトランジスタＲＸを構成するゲート構造物及び不純物領域それぞれに連結されるコンタクトプラグ、または図３を参照して説明した第１ないし第４トランスファートランジスタＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４、選択トランジスタＳＸ、及びリセットトランジスタＲＸを構成するゲート構造物及び不純物領域それぞれに連結されるコンタクトプラグ１６２をさらに含みうる。複数のコンタクトプラグ１６２を形成する間、図４Ａに例示したコンタクトプラグ１６４も共に形成されうる。
【0120】
その後、複数の層間絶縁膜１７０、１７４及び複数の導電ライン１７２を形成しうる。複数の層間絶縁膜１７０、１７４及び複数の導電ライン１７２は、層間絶縁膜１６０及び複数の導電ライン１６８と共に基板１０２の前側面１０２Ａを覆う配線構造物ＭＳを構成しうる。配線構造物ＭＳが形成された後、配線構造物ＭＳ上に支持基板（図示せず）を接着した状態で基板１０２の厚さを減少させうる。そのために、機械的なグラインディング(grinding)工程、CMP(chemical mechanical polishing)工程、湿式エッチング工程、及びそれらの組み合わせを利用しうる。その結果、基板１０２の前側面１０２Ａの反対側表面である後側面１０２Ｂにおいてピクセル分離絶縁膜１２０が露出されうる。基板１０２の露出された後側面１０２Ｂ及びピクセル分離絶縁膜１２０の露出面上に第１平坦化膜１８２を形成しうる。
【0121】
その後、図４Ｂないし図４Ｄに例示したように第１平坦化膜１８２上に反射防止膜１８６、カラーフィルタＣＦ、第２平坦化膜１８４、マイクロレンズＭＬ、及び保護キャッピング膜１８８を順次に形成して光透過構造物ＬＴＳを形成しうる。その後、配線構造物ＭＳを覆う前記支持基板を除去して図４Ａないし図４Ｆを参照して説明したイメージセンサ１００を製造することができる。
【0122】
図９Ａないし図９Ｈを参照して図４Ａないし図４Ｆに例示したイメージセンサ１００の製造方法について説明したが、本発明の技術的思想の範囲内で多様な変形及び変更を加え、図５Ａないし図８を参照して説明したイメージセンサ２００、３００、４００、５００、及びそれらから本発明の技術的思想の範囲内で多様に変形及び変更されたイメージセンサを製造可能であることを当業者であれば、理解するであろう。
【0123】
【0124】
図１０Ａを参照すれば、電子システム１０００は、カメラモジュールグループ１１００、アプリケーションプロセッサ１２００、PMIC(power management integrated circuit)１３００、及び外部メモリ１４００を含みうる。
【0125】
カメラモジュールグループ１１００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃを含みうる。たとえ図面には、３個のカメラモジュール１１００ａ、１１００ｂ、１１００ｃが配置された実施例が図示されているにしても、本発明の技術的思想がその限りではない。一部実施例において、カメラモジュールグループ１１００は、２個のカメラモジュールのみを含むように変形されて実施されうる。また、一部実施例において、カメラモジュールグループ１１００は、Ｎ個（ｎは、４以上の自然数）のカメラモジュールを含むように変形されて実施されうる。
【0126】
以下、図１０Ｂを参照して、カメラモジュール１１００ｂの詳細構成についてさらに具体的に説明するが、以下の説明は、実施例によって他のカメラモジュール１１００ａ、１１００ｃについても同一に適用されうる。
【0127】
図１０Ｂを参照すれば、カメラモジュール１１００ｂは、プリズム１１０５、光学経路フォールディング要素(Optical Path Folding Element、以下、「OPFE」)１１１０、アクチュエータ１１３０、イメージセンシング装置１１４０、及び保存部１１５０を含みうる。
【0128】
プリズム１１０５は、光反射物質の反射面１１０７を含めて外部から入射される光Ｌの経路を変形させうる。
【0129】
一部実施例において、プリズム１１０５は、第１方向（図１０Ｂにおいて、Ｘ方向）に入射される光Ｌの経路を、前記第１方向に垂直な第２方向（図１０Ｂにおいて、Ｙ方向）に変更させうる。また、プリズム１１０５は、光反射物質の反射面１１０７の中心軸１１０６を中心にＡ方向に回転させるか、中心軸１１０６をＢ方向に回転させて第１方向（Ｘ方向）に入射される光Ｌの経路を垂直である第２方向（Ｙ方向）に変更させうる。その際、ＯＰＦＥ １１１０も第１方向（Ｘ方向）及び第２方向（Ｙ方向）と垂直な第３方向（図１０Ｂにおいて、Ｚ方向）に移動しうる。
【0130】
一部実施例において、図１０Ｂに図示されたように、プリズム１１０５のＡ方向最大回転角度は、プラス（＋）Ａ方向には、１５°(degree)以下であり、マイナス（－）Ａ方向には、１５°より大きくもあるが、本発明の技術的思想がその限りではない。
【0131】
一部実施例において、プリズム１１０５は、プラス（＋）またはマイナス（－）Ｂ方向に２０°前後、または１０°～２０°、または１５°～２０°の間で動き、ここで、動く角度は、プラス（＋）またはマイナス（－）Ｂ方向に同じ角度で動くか、１°前後の範囲でほぼ類似した角度まで動くことができる。
【0132】
一部実施例において、プリズム１１０５は、光反射物質の反射面１１０７を中心軸１１０６の延長方向と平行な第３方向（例えば、Ｚ方向）に移動しうる。
【0133】
ＯＰＦＥ １１１０は、例えば、ｍ個（ここで、ｍは、自然数）のグループからなる光学レンズを含みうる。前記ｍ個のレンズは、第２方向（Ｙ方向）に移動してカメラモジュール１１００ｂの光学ズーム倍率(optical zoom ratio)を変更しうる。例えば、カメラモジュール１１００ｂの基本光学ズーム倍率をＺとするとき、ＯＰＦＥ １１１０に含まれたｍ個の光学レンズを移動させる場合、カメラモジュール１１００ｂの光学ズーム倍率は、３Ｚまたは５Ｚ以上の光学ズーム倍率に変更されうる。
【0134】
アクチュエータ１１３０は、ＯＰＦＥ １１１０または光学レンズ（以下、光学レンズと指称）を特定位置に移動させうる。例えば、アクチュエータ１１３０は、正確なセンシングのためにイメージセンサ１１４２が光学レンズの焦点距離(focal length)に位置するように光学レンズの位置を調整しうる。
【0135】
イメージセンシング装置１１４０は、イメージセンサ１１４２、制御ロジック１１４４、及びメモリ１１４６を含みうる。イメージセンサ１１４２は、光学レンズを通じて提供される光Ｌを用いてセンシング対象のイメージをセンシングしうる。制御ロジック１１４４は、カメラモジュール１１００ｂの全般的な動作を制御しうる。例えば、制御ロジック１１４４は、制御信号ラインＣＳＬｂを介して提供された制御信号によってカメラモジュール１１００ｂの動作を制御しうる。
【0136】
メモリ１１４６は、キャリブレーションデータ１１４７のようなカメラモジュール１１００ｂの動作に必要な情報を保存しうる。キャリブレーションデータ１１４７は、カメラモジュール１１００ｂが外部から提供された光Ｌを用いてイメージデータの生成に必要な情報を含みうる。キャリブレーションデータ１１４７は、例えば、前述した回転度(degree of rotation)に係わる情報、焦点距離(focal length)に係わる情報、光学軸(optical axis)に係わる情報などを含みうる。カメラモジュール１１００ｂが光学レンズの位置によって焦点距離が変わるマルチステート(multi-state)カメラ形態に具現される場合、キャリブレーションデータ１１４７は、光学レンズの各位置別（またはステート別）焦点距離値とオートフォーカシング(auto-focusing)に係わる情報を含みうる。
【0137】
保存部１１５０は、イメージセンサ１１４２を介してセンシングされたイメージデータを保存しうる。保存部１１５０は、イメージセンシング装置１１４０の外部に配置され、イメージセンシング装置１１４０を構成するセンサチップとスタックされた(stacked)形態に具現されうる。一部実施例において、保存部１１５０は、EEPROM(Electrically Erasable Programmable Read-Only Memory)によって具現されるが、本発明の技術的思想がその限りではない。
【0138】
イメージセンサ１１４２は、図１ないし図８を参照して説明したイメージセンサ１００、２００、３００、４００、５００、またはそれらから本発明の技術的思想の範囲内で多様に変形及び変更されたイメージセンサからなりうる。
【0139】
図１０Ａ及び図１０Ｂを参照すれば、一部実施例において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、アクチュエータ１１３０を含みうる。これにより、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、その内部に含まれたアクチュエータ１１３０の動作による互いに同一であるか、互いに異なるキャリブレーションデータ１１４７を含みうる。
【0140】
一部実施例において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち、１つのカメラモジュール（例えば、１１００ｂ）は、前述したプリズム１１０５とＯＰＦＥ １１１０を含む折り畳みレンズ(folded lens)形態のカメラモジュールであり、残りのカメラモジュール（例えば、１１００ａ及び１１００ｂ）は、プリズム１１０５とＯＰＦＥ １１１０が含まれていないバーチカル(vertical)形態のカメラモジュールでもあるが、本発明の技術的思想がその限りではない。
【0141】
一部実施例において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち、１つのカメラモジュール（例えば、１１００ｃ）は、例えば、IR(Infrared Ray)を用いてデプス(depth)情報を抽出するバーチカル形態のデプスカメラ(depth camera)でもある。その場合、アプリケーションプロセッサ１２００は、そのようなデプスカメラから提供されたイメージデータと異なるカメラモジュール（例えば、１１００ａまたは１１００ｂ）から提供されたイメージデータを併合(merge)して３次元デプスイメージ(3D depth image)を生成しうる。
【0142】
一部実施例において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち、少なくとも２つのカメラモジュール（例えば、１１００ａ及び１１００ｂ）は、互いに異なる観測視野（Field of View、視野角）を有しうる。その場合、例えば、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち、少なくとも２つのカメラモジュール（例えば、１１００ａ、１１００ｂ）の光学レンズが互いに異なりうるが、それに限定されるものではない。
【0143】
また、一部実施例において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれの視野角が互いに異なってもよい。その場合、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに含まれた光学レンズも互いに異なりうるが、それに限定されるものではない。
【0144】
一部実施例において、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれは、互いに物理的に分離されて配置されうる。すなわち、１つのイメージセンサ１１４２のセンシング領域を複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃが分割して使用するものではなく、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれの内部に独立したイメージセンサ１１４２が配置されうる。
【0145】
図１０Ａを参照すれば、アプリケーションプロセッサ１２００は、イメージ処理装置１２１０、メモリコントローラ１２２０、及び内部メモリ１２３０を含みうる。アプリケーションプロセッサ１２００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃと分離されて具現されうる。例えば、アプリケーションプロセッサ１２００と複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、別々の半導体チップに互いに分離されて具現されうる。
【0146】
イメージ処理装置１２１０は、複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃ、イメージ生成器１２１４、及びカメラモジュールコントローラ１２１６を含みうる。イメージ処理装置１２１０は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの個数に対応する個数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃを含みうる。
【0147】
それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータは、互いに分離されたイメージ信号ラインＩＳＬａ、ＩＳＬｂ、ＩＳＬｃを通じて対応するサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されうる。例えば、カメラモジュール１１００ａから生成されたイメージデータは、イメージ信号ラインＩＳＬａを介してサブイメージプロセッサ１２１２ａに提供され、カメラモジュール１１００ｂから生成されたイメージデータは、イメージ信号ラインＩＳＬｂを介してサブイメージプロセッサ１２１２ｂに提供され、カメラモジュール１１００ｃから生成されたイメージデータは、イメージ信号ラインＩＳＬｃを介してサブイメージプロセッサ１２１２ｃに提供されうる。そのようなイメージデータ伝送は、例えば、MIPI(Mobile Industry Processor Interface)に基づいたカメラ直列インターフェース(CSI: Camera Serial Interface)を用いて遂行されうるが、本発明の技術的思想がその限りではない。
【0148】
一方、一部実施例において、１つのサブイメージプロセッサが複数のカメラモジュールに対応するように配置されうる。例えば、サブイメージプロセッサ１２１２ａ及びサブイメージプロセッサ１２１２ｃが、図示されたように互いに分離されて具現されるものではなく、１つのサブイメージプロセッサに統合されて具現され、カメラモジュール１１００ａとカメラモジュール１１００ｃから提供されたイメージデータは、選択素子（例えば、マルチプレクサ）などを介して選択された後、統合されたサブイメージプロセッサに提供されうる。
【0149】
それぞれのサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されたイメージデータは、イメージ生成器１２１４に提供されうる。イメージ生成器１２１４は、イメージ生成情報(Generating Information)またはモード信号(Mode Signal)に従って、それぞれのサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃから提供されたイメージデータを用いて出力イメージを生成しうる。
【0150】
具体的に、イメージ生成器１２１４は、イメージ生成情報またはモード信号に従って、互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうち、少なくとも一部を併合(merge)して出力イメージを生成しうる。また、イメージ生成器１２１４は、イメージ生成情報またはモード信号に従って、互いに異なる視野角を有するカメラモジュール１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうち、いずれか１つを選択して出力イメージを生成しうる。
【0151】
一部実施例において、イメージ生成情報は、ズーム信号(zoom signal or zoom factor)を含みうる。また、一部実施例において、モード信号は、例えば、ユーザ(user)から選択されたモードに基づいた信号であってもよい。
【0152】
イメージ生成情報がズーム信号（ズームファクター）であり、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃが互いに異なる観測視野（視野角）を有する場合、イメージ生成器１２１４は、ズーム信号の種類によって互いに異なる動作を遂行しうる。例えば、ズーム信号が第１信号である場合、カメラモジュール１１００ａから出力されたイメージデータとカメラモジュール１１００ｃから出力されたイメージデータとを併合した後、併合されたイメージ信号と、併合に使用していないカメラモジュール１１００ｂから出力されたイメージデータを用いて、出力イメージを生成しうる。ズーム信号が第１信号と異なる第２信号である場合、イメージ生成器１２１４は、そのようなイメージデータ併合を遂行せず、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃから出力されたイメージデータのうち、いずれか１つを選択して出力イメージを生成しうる。しかし、本発明の技術的思想が、それに限定されず、必要によって、イメージデータを処理する方法はいくらでも変形されて実施されうる。
【0153】
一部実施例において、イメージ生成器１２１４は、複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち、少なくとも１つから露出時間が互いに異なる複数のイメージデータを受信し、複数のイメージデータに対してHDR(high dynamic range)処理を遂行することで、ダイナミックレンジが増大した併合されたイメージデータを生成しうる。
【0154】
カメラモジュールコントローラ１２１６は、それぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに制御信号を提供しうる。カメラモジュールコントローラ１２１６から生成された制御信号は、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供されうる。
【0155】
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃのうち、いずれか１つ、例えば、カメラモジュール１１００ｂは、ズーム信号を含むイメージ生成情報またはモード信号によってマスター(master)カメラモジュールと指定され、残りのカメラモジュール、例えば、カメラモジュール１１００ａ、１１００ｃは、スレーブ(slave)カメラと指定されうる。そのような情報は、制御信号に含まれ、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して対応するカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供されうる。
【0156】
ズームファクターまたは動作モード信号に従って、マスター及びスレーブとして動作するカメラモジュールが変更されうる。例えば、カメラモジュール１１００ａの視野角がカメラモジュール１１００ｂの視野角より広く、ズームファクターの低いズーム倍率を示す場合、カメラモジュール１１００ｂがマスターとして動作し、カメラモジュール１１００ａがスレーブとして動作しうる。逆に、ズームファクターが高いズーム倍率を示す場合、カメラモジュール１１００ａがマスターとして動作し、カメラモジュール１１００ｂがスレーブとして動作しうる。
【0157】
一部実施例において、カメラモジュールコントローラ１２１６からそれぞれのカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、シンクイネーブル信号(sync enable)信号を含みうる。例えば、カメラモジュール１１００ｂがマスターカメラであり、カメラモジュール１１００ａ、１１００ｃがスレーブカメラである場合、カメラモジュールコントローラ１２１６は、カメラモジュール１１００ｂにシンクイネーブル信号を伝送しうる。そのようなシンクイネーブル信号を提供されたカメラモジュール１１００ｂは、提供されたシンクイネーブル信号に基づいてシンク信号(sync signal)を生成し、生成されたシンク信号をシンク信号ラインＳＳＬを介してカメラモジュール１１００ａ、１１００ｃに提供することができる。カメラモジュール１１００ｂとカメラモジュール１１００ａ、１１００ｃは、そのようなシンク信号に同期化されてイメージデータをアプリケーションプロセッサ１２００に伝送しうる。
【0158】
一部実施例において、カメラモジュールコントローラ１２１６から複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、モード信号によるモード情報を含みうる。そのようなモード情報に基づいて複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、センシング速度と係わって、第１動作モード及び第２動作モードで動作しうる。
【0159】
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第１動作モードにおいて、第１速度でイメージ信号を生成（例えば、第１フレームレートのイメージ信号を生成）し、それを第１速度よりも速い第２速度でエンコーディング（例えば、第１フレームレートよりも高い第２フレームレートのイメージ信号をエンコーディング）し、エンコーディングされたイメージ信号をアプリケーションプロセッサ１２００に伝送しうる。その際、第２速度は、第１速度の３０倍以下としうる。
【0160】
アプリケーションプロセッサ１２００は、受信されたイメージ信号、すなわち、エンコーディングされたイメージ信号を内部メモリ１２３０、または、アプリケーションプロセッサ１２００の外部にある外部メモリ１４００に保存し、以後、内部メモリ１２３０または外部メモリ１４００からエンコーディングされたイメージ信号を読み取ってデコーディングし、デコーディングされたイメージ信号に基づいて生成されるイメージデータをディスプレイしうる。例えば、イメージ処理装置１２１０の複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち、対応するサブプロセッサが、デコーディングを遂行し、デコーディングされたイメージ信号に対してイメージ処理を遂行することができる。
【0161】
複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃは、第２動作モードであり、第１速度より遅い第３速度でイメージ信号を生成（例えば、第１フレームレートより低い第３フレームレートのイメージ信号を生成）し、イメージ信号をアプリケーションプロセッサ１２００に伝送しうる。アプリケーションプロセッサ１２００に提供されるイメージ信号は、エンコーディングされていない信号であってもよい。アプリケーションプロセッサ１２００は、受信されるイメージ信号に対してイメージ処理を遂行するか、あるいは、イメージ信号を内部メモリ１２３０または外部メモリ１４００に保存する。
【0162】
ＰＭＩＣ １３００は、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに電力、例えば、電源電圧を供給しうる。例えば、ＰＭＩＣ １３００は、アプリケーションプロセッサ１２００の制御下に、パワー信号ラインＰＳＬａを介してカメラモジュール１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介してカメラモジュール１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介してカメラモジュール１１００ｃに第３電力を供給しうる。
【0163】
ＰＭＩＣ １３００は、アプリケーションプロセッサ１２００からの電力制御信号ＰＣＯＮに応答して複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに対応する電力を生成し、また電力のレベルを調整しうる。電力制御信号ＰＣＯＮは、複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃの動作モード別に電力調整信号を含みうる。例えば、動作モードは、低電力モード(low power mode)を含み、この際、電力制御信号ＰＣＯＮは、低電力モードで動作するカメラモジュール及び設定される電力レベルに係わる情報を含みうる。複数のカメラモジュール１１００ａ、１１００ｂ、１１００ｃそれぞれに提供される電力のレベルは、互いに同じであってもよいし、互いに異なってもよい。また、電力のレベルは、動的に変更されてもよい。
【0164】
以上、本発明を望ましい実施例を挙げて詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想及び範囲内で当分野において通常の知識を有する者によって多様な変形及び変更が可能である。
【符号の説明】
【0165】
１００ イメージセンサ
１０２ 基板
１２８ ゲート誘電膜
１５０ ゲート電極
Ａ１１ 第１活性領域
ＣＳ１ 局部カットアウト空間
Ｆ１ 局部非対称フィン領域
ＳＦＳ ソース領域
ＳＦＤ ドレイン領域。
１０２ 基板
１２８ ゲート誘電膜
１５０ ゲート電極
Ａ１１ 第１活性領域
ＣＳ１ 局部カットアウト空間
Ｆ１ 局部非対称フィン領域
ＳＦＳ ソース領域
ＳＦＤ ドレイン領域。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図7】
【図8】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図9G】
【図9H】
【図10A】
【図10B】