特開 2023-160030 多層基板、モジュールおよび通信装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023160030

(43)【公開日】2023-11-02

(54)【発明の名称】多層基板、モジュールおよび通信装置

(51)【国際特許分類】

   H05K 3/46 20060101AFI20231026BHJP

   H05K 1/16 20060101ALI20231026BHJP

【ＦＩ】

H05K3/46 B

H05K1/16 D

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2022070043

(22)【出願日】2022-04-21

(71)【出願人】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(72)【発明者】

【氏名】堀内 雅史

【テーマコード（参考）】

4E351

5E316

【Ｆターム（参考）】

4E351AA09

4E351BB03

4E351BB35

4E351BB49

4E351DD04

4E351DD05

4E351DD17

4E351DD18

4E351DD19

4E351DD20

4E351GG09

5E316AA02

5E316AA04

5E316AA13

5E316AA15

5E316AA33

5E316AA43

5E316BB01

5E316CC17

5E316CC19

5E316CC32

5E316CC35

5E316CC36

5E316CC37

5E316CC39

5E316EE01

5E316HH01

5E316HH22

5E316JJ01

5E316JJ03

(57)【要約】

【課題】電気特性のばらつきを低減した、高精度な多層基板およびモジュールを提供する。
【解決手段】 誘電体層を介して積層された複数の導体層を有するキャパシタパターンと、前記キャパシタパターンの積層方向上に位置する、１以上の導体と、を有し、前記キャパシタパターン及び前記導体を、前記積層方向に平面透視したとき、前記導体は、前記キャパシタパターンの面積の２倍以下の面積を有し、前記キャパシタパターンの面積の８０％以上が、前記導体と重なる、多層基板。
【選択図】 図１

【特許請求の範囲】

【請求項1】

誘電体層を介して積層された複数の導体層を有するキャパシタパターンと、
前記キャパシタパターンの積層方向上に位置する、１以上の導体と、
を有し、
前記キャパシタパターン及び前記導体を、前記積層方向に平面透視したとき、
前記導体は、前記キャパシタパターンの面積の２倍以下の面積を有し、
前記キャパシタパターンの面積の８０％以上が、前記導体と重なる、
多層基板。

【請求項2】

前記積層方向に平面透視したときの、前記キャパシタパターンのアスペクト比と、前記導体のアスペクト比が同じである、
請求項１に記載の多層基板。

【請求項3】

前記積層方向に平面透視したときに、前記キャパシタパターンの重心点と前記導体の重心点が一致する、
請求項１に記載の多層基板。

【請求項4】

前記積層方向に平面透視したときの、前記キャパシタパターンの形状と、前記導体の形状が同一である、
請求項１に記載の多層基板。

【請求項5】

前記キャパシタパターンは、前記導体に最も近い第１導体層を備え、
前記導体と前記キャパシタパターンの前記第１導体層間の距離をＬ１２とし、前記キャパシタパターンの前記導体層間の距離をＬ２２とすると、
０＜Ｌ１２≦２．０×Ｌ２２ が成り立つ、
請求項１に記載の多層基板。

【請求項6】

前記１以上の導体は、導体パターンを含む、
請求項１に記載の多層基板。

【請求項7】

前記１以上の導体は、導体ビアを含む、
請求項１に記載の多層基板。

【請求項8】

前記１以上の導体は、前記キャパシタパターンの積層方向において、前記キャパシタパターンの上層側と下層側にそれぞれ設けられる、
請求項１に記載の多層基板。

【請求項9】

前記導体は、
前記キャパシタパターンおよび、その他のパターンと接続せず、
前記その他のパターンと、電気的に結合していない、
請求項１に記載の多層基板。

【請求項10】

前記キャパシタパターンと、前記導体は同じ材料を含む、
請求項１に記載の多層基板。

【請求項11】

前記キャパシタパターンが有する前記導体層は反っていない、
請求項１に記載の多層基板。

【請求項12】

請求項１に記載の多層基板と、
前記多層基板上に位置する電子部品を有する、
モジュール。

【請求項13】

請求項１２に記載のモジュールを有する、
通信装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、多層基板、および当該多層基板を含むモジュール、および通信装置に関する。

【背景技術】

【0002】

近年、携帯用端末等の電子機器の小型化や使用される周波数帯域の高周波化に伴い、電子機器に組み込まれる配線基板にも小型化・高周波化が要求されている。

【0003】

これまで配線基板の表面に実装されていたコンデンサを、配線基板内部に形成することで、実装面積を削減し、電子機器を小型化しつつ、低インダクタンスで実装し、高周波特性を向上させることのできるコンデンサを内蔵した配線基板が提案されている。

【0004】

特許文献１には、コンデンサを内蔵したセラミック配線基板が開示されている。特許文献１に開示されたセラミック配線基板によれば、絶縁層（誘電体層）の厚みばらつきを有効に抑さえることにより、高精度なコンデンサを内蔵したセラミック配線基板を提供できる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００４－３１９５２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

電気特性のばらつきを低減した、高精度な多層基板、モジュールおよび通信装置を提供する。

【課題を解決するための手段】

【0007】

本開示の一実施形態に係る多層基板は、誘電体層を介して積層された複数の導体層を有するキャパシタパターンと、前記キャパシタパターンの積層方向上に位置する、１以上の導体と、を有し、前記キャパシタパターン及び前記導体を、前記積層方向に平面透視したとき、前記導体は、前記キャパシタパターンの面積の２倍以下の面積を有し、前記キャパシタパターンの面積の８０％以上が、前記導体と重なる。

【0008】

本開示の他の実施形態に係る多層基板は、上記の実施形態に加え、前記積層方向に平面透視したときの、前記キャパシタパターンのアスペクト比と、前記導体のアスペクト比が同じである。

【0009】

本開示の他の実施形態に係る多層基板は、上記のいずれかの実施形態に加え、前記積層方向に平面透視したときに、前記キャパシタパターンの重心点と前記導体の重心点が一致する。

【0010】

本開示の他の実施形態に係る多層基板は、上記のいずれかの実施形態に加え、前記積層方向に平面透視したときの、前記キャパシタパターンの形状と、前記導体の形状が同一である。

【0011】

本開示の他の実施形態に係る多層基板は、上記のいずれかの実施形態に加え、前記キャパシタパターンは、前記導体に最も近い第１導体層を備え、前記導体と前記キャパシタパ
ターンの前記第１導体層間の距離をＬ１２とし、前記キャパシタパターンの前記導体層間の距離をＬ２２とすると、０＜Ｌ１２≦２．０×Ｌ２２ が成り立つ。

【0012】

本開示の他の実施形態に係る多層基板は、上記のいずれかの実施形態に加え、前記１以上の導体は、導体パターンを含む。

【0013】

本開示の他の実施形態に係る多層基板は、上記のいずれかの実施形態に加え、前記１以上の導体は、導体ビアを含む。

【0014】

本開示の他の実施形態に係る多層基板は、上記のいずれかの実施形態に加え、前記１以上の導体は、前記キャパシタパターンの積層方向において、前記キャパシタパターンの上層側と下層側にそれぞれ設けられる。

【0015】

本開示の他の実施形態に係る多層基板は、上記のいずれかの実施形態に加え、前記導体は、前記キャパシタパターンおよび、その他のパターンと接続せず、前記その他のパターンと、電気的に結合していない。

【0016】

本開示の他の実施形態に係る多層基板は、上記のいずれかの実施形態に加え、前記キャパシタパターンと、前記導体は同じ材料を含む。

【0017】

本開示の他の実施形態に係る多層基板は、上記のいずれかの実施形態に加え、前記キャパシタパターンが有する前記導体層は反っていない。

【0018】

本開示の一実施形態に係るモジュールは、上記のいずれかの実施形態に係る多層基板と、前記多層基板上に位置する電子部品を有する。

【0019】

本開示の一実施形態に係る通信装置は、上記モジュールを有する。

【発明の効果】

【0020】

上記構成によれば、電気特性のばらつきを低減した、高精度な多層基板、当該多層基板を含むモジュールおよび通信装置を提供することができる。

【図面の簡単な説明】

【0021】

【図1】本開示の一実施形態に係る多層基板の模式的な断面図である。

【図2】本開示の一実施形態に係る多層基板における一部を平面透視した図である。

【図3】本開示の一実施形態に係る多層基板における一部の模式的な断面図である。

【図4】本開示の一実施形態に係る多層基板における一部の模式的な断面図である。

【図5】本開示の一実施形態に係る多層基板における一部の模式的な断面図である。

【図6】本開示の一変形例に係る多層基板の模式的な断面図である。

【図7】本開示の一変形例に係る多層基板の模式的な断面図である。

【図8】本開示の一実施形態に係るモジュールの模式的な断面図である。

【図9】本開示の一実施形態に係る通信装置の模式図である。

【発明を実施するための形態】

【0022】

以下、本開示に係る実施形態について、図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。

【0023】

図面には、便宜上、Ｘ軸、Ｙ軸およびＺ軸からなる直交座標系を付すことがある。本開示に係る多層基板は、いずれの方向が上方または下方とされてもよい。ただし、便宜上、
Ｚ軸方向を上下方向として上面または下面の語を用いることがある。なお、Ｘ軸およびＹ軸は、Ｚ軸に直交するように定義される。

【0024】

なお、本明細書に記載する各実施形態は例示的なものであり、異なる実施形態および変形例間において部分的に置換してもよい。また、異なる実施形態および変形例を部分的に組み合わせてもよい。

【0025】

図１は、本開示の一実施形態に係る多層基板１の断面を模式的に表した図である。図１に示すように、多層基板１は、誘電体層２１を複数積層して成る誘電基体２と、キャパシタパターン３と、導体４を有する。なお、図１に示す断面図は、多層基板１の所定の位置における断面を示すものであり、多層基板１における全ての断面が図１の態様に限定されるものではない。

【0026】

誘電体層２１は、ホウケイ酸系ガラスやホウケイ酸鉛系ガラスにアルミナ等の無機セラミックフィラーを添加したガラスセラミックのような低温焼成に適したセラミックの焼結体であってもよい。これらのセラミックの焼結体を使用した場合、静電容量の大きなセラミックコンデンサを実現しやすくなる。

【0027】

また、誘電体層２１は上記の例に限定されない。例えば誘電体層２１は、チタン酸バリウム、チタン酸鉛、チタン酸ストロンチウムなどのセラミックの焼結体であってもよいし、アルミナ、窒化アルミニウム、窒化ホウ素、炭化珪素、窒化珪素などといった高温焼成に適したセラミックの焼結体であってもよい。また、誘電体層２１は、樹脂であってもよい。

【0028】

誘電体層２１の厚さおよび積層数は特に限定されず、求められる容量値などに応じて、適宜設定されてもよい。

【0029】

キャパシタパターン３は、複数の導体層３１が、誘電体層２１を介してＺ軸方向に積層されて構成される。キャパシタパターン３は、導体層３１どうしが誘電体層２１を介して対向しているため、容量が発生する。

【0030】

導体層３１の材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）およびこれらの合金等の金属材料が例示できる。導体層３１の材料は、適宜設定されるが、例えば、誘電体層２１の焼成温度よりも高融点となる材料を設定してもよい。

【0031】

図１において、キャパシタパターン３が有する導体層３１の積層数は６であるが、この例に限定されない。導体層３１の積層数は、求められる容量値などに応じて、適宜設定されてもよい。

【0032】

導体層３１の厚さは特に限定されず、適宜設定されてもよい。

【0033】

また、キャパシタパターン３は、不図示のビア導体層３２を有していてもよい。ビア導体層３２は、導体層３１どうしを電気的に接続している。また、ビア導体層３２は、キャパシタパターン３とは異なる、その他のパターンと電気的に接続してもよい。ビア導体層３２の構成は、適宜設計可能であるが、例えば図１のＺ軸方向に、誘電体層２１を貫通する構成であってもよい。

【0034】

本開示の一実施形態に係る多層基板１は、図１に示すように、キャパシタパターン３の積層方向に、１以上の導体４を有する。なお図１において、導体４は、パターン形成され
た４つの導体パターン４１が、誘電体層２１を介してＺ軸方向に積層されて構成されている。

【0035】

キャパシタパターン３の積層方向とは、複数の導体層３１の積層方向のことを言う。例えば、図１において、キャパシタパターン３の積層方向は、Ｚ軸方向である。

【0036】

導体４の材料は適宜設定されてもよく、例えば、導体層３１が含む材料と同じ材料を含んでいてもよい。なお、導体４の材料はこの例に限定されず、例えば導体層３１が含む材料とは異なる材料を含んでいてよい。

【0037】

本開示の一実施形態のようにキャパシタパターン３の積層方向に導体４が位置することによって、誘電体の膨張による導体層３１の変形を低減し、電気特性のばらつきが低減された高精度な多層基板を提供することができる。

【0038】

以下、メカニズムの一例を説明する。キャパシタパターン３の積層方向に導体４が位置しない場合、誘電体層２１のうち、導体層３１で挟まれた部分の誘電体が、導体層３１に挟まれない部分よりも膨張するため、導体層３１が反った形状となってしまう。一方で、キャパシタパターン３の積層方向に導体４が位置する場合、導体層３１で挟まれた部分の誘電体の膨張が、導体４によって低減されるため、導体層３１の反りを低減、もしくは反らない導体層３１とすることができる。したがって、導体層３１の変形によって容量値が変化してしまう等の要因による電気特性のばらつきが低減され、高精度な多層基板を提供することができる。

【0039】

また、導体４どうしの間もしくは導体４とキャパシタパターン３の間の誘電体が膨張し、キャパシタパターン３の誘電体の膨張を低減することで、導体層３１の反りを低減、もしくは反らない導体層３１とすることができる。したがって、導体層３１の変形によって容量値が変化してしまう等の要因による電気特性のばらつきが低減され、高精度な多層基板を提供することができる。

【0040】

本開示の一実施形態において、導体４は、キャパシタパターン３および、他のパターンと電気的に接続されていない。このように、導体４がキャパシタパターン３および他のパターン等と電気的に接続されず、電気的に浮遊状態にある場合、導体４による電気特性への影響を小さくすることができる。

【0041】

また、導体４は、キャパシタパターン３以外の他のパターンと電気的に結合していなくてもよい。このように、導体４がキャパシタパターン３以外の他のパターンと結合しないことで、不測の容量が形成される可能性を低減することができる。

【0042】

図２は、本開示の一実施形態に係る多層基板１における、キャパシタパターン３および導体４を、Ｚ軸方向から平面透視した時の模式図である。なお、図２では、キャパシタパターン３および導体４以外の部分については省略している。

【0043】

平面透視した時の導体４の面積は、キャパシタパターン３の面積よりも小さくてもよいし、大きくてもよい。図２Ａには、平面透視における導体４の面積が、キャパシタパターン３の面積よりも小さい場合を示し、図２Ｂには、平面透視における導体４の面積が、キャパシタパターン３の面積よりも大きい場合を示している。例えば、本開示の一実施形態における、導体４の面積は、キャパシタパターンの面積の２倍以下である。このような構成とすることで、導体４が、キャパシタパターン３以外の他のパターン等と不要な容量を形成することを防ぎ、導体４による電気特性への影響を小さくすることができる。

【0044】

本開示の一実施形態において、平面透視で導体４はキャパシタパターン３と重なる。重なる面積は適宜設定されてもよい。例えば、本開示の一実施形態においては、平面透視した時のキャパシタパターン３の面積の８０％以上が、導体４と重なる。このように、平面透視した時に、キャパシタパターン３の面積の大部分に導体４が重なることにより、効果的に誘電体の膨張を低減することができる。

【0045】

なお、平面透視した時の導体４およびキャパシタパターン３の形状は、適宜設計されてもよい。一例として、平面透視したときの、キャパシタパターン３のアスペクト比と、導体４のアスペクト比が同じであってもよい。例えば、図２のように、キャパシタパターン３および導体４が長方形である場合を考える。キャパシタパターン３の長手方向の辺の長さをＬ３、短手方向の辺の長さをＷ３とし、導体４の長手方向の辺の長さＬ４、短手方向の辺の長さをＷ４とする。アスペクト比が同じであるということは、例えばＬ３／Ｗ３とＬ４／Ｗ４が同じ場合のことを言う。このような構成とすることで、平面透視した時に、キャパシタパターン３と導体４が重なる面積を大きくし、誘電体の膨張を、より効果的に低減することができる。

【0046】

また、平面透視した時の、キャパシタパターン３の重心点と導体４の重心点が一致していてもよい。また、平面透視した時のキャパシタパターン３と導体４の形状が同一であってもよい。なお、キャパシタパターン３と導体４の形状が、正確に同一である必要はなく、製造誤差の範囲において、いずれかが小さくてもよいし、大きくてもよい。このような構成とすることで、平面透視した時に、キャパシタパターン３と導体４が重なる面積を大きくし、誘電体の膨張を、より効果的に低減することができる。

【0047】

平面透視した時のキャパシタパターン３の面積とは、キャパシタパターン３の有する複数の導体層３１の面積を平均したものであってもよい。ただし、キャパシタパターン３の面積の算出方法はこの例に限定されない。例えば、キャパシタパターン３の面積は、複数の導体層３１うち、平面透視での面積が最も大きい導体層３１の面積を基準としてもよいし、複数の導体層３１うち、最も導体４の近くに位置する導体層３１の面積を基準としてもよい。

【0048】

キャパシタパターン３が有する導体層３１のうち、最も導体４に近いものを第１導体層３１１とする。多層基板１をＸ軸方向から断面視した時に、導体４と第１導体層３１１との距離をＬ１２とする。また、導体層３１どうしの距離をＬ２２とする。

【0049】

導体４と第１導体層３１１との距離Ｌ１２は、導体層３１どうしの距離Ｌ２２よりも大きくてもよいし、小さくてもよい。図３Ａには、距離Ｌ１２が距離Ｌ２２よりも小さい場合を示している。また、図３Ｂには、距離Ｌ１２が距離Ｌ２２よりも大きい場合を示している。例えば、距離Ｌ１２は、０＜Ｌ１２≦２．０×Ｌ２２の範囲内にあればよい。距離Ｌ１２が、距離Ｌ２２の２倍以下であることによって、導体４が、キャパシタパターン３に近い場所に位置し、効果的に誘電体の膨張を低減することができる。

【0050】

導体層３１どうしの距離Ｌ２２とは、各層における導体層３１どうしの距離を平均したものであってもよい。ただし、導体層３１どうしの距離Ｌ２２の算出方法はこの例に限定されない。例えば、距離Ｌ２２は、複数ある導体層３１どうしの距離のうち、最も距離が大きいもの基準としてもよいし、複数の導体層３１うち、最も導体４の近くに位置する第１導体層３１１と、その隣の導体層３１との距離を基準としてもよい。

【0051】

導体４が複数存在する場合、導体４どうしの距離をＬ１１とする。導体層３１どうしの距離Ｌ２２と、導体４どうしの距離Ｌ１１を比較すると、距離Ｌ１１は、距離Ｌ２２よりも大きくてもよいし、小さくてもよいし、同一であってもよい。図４Ａには、距離Ｌ１１
が距離Ｌ２２よりも小さい場合を示している。また、図４Ｂには、距離Ｌ１１が距離Ｌ２２よりも大きい場合を示している。例えば、距離Ｌ１１は、０．８×Ｌ２２≦Ｌ１１≦１．２×Ｌ２２の範囲内にあればよい。

【0052】

距離Ｌ１１と距離Ｌ２２が、０．８×Ｌ２２≦Ｌ１１≦１．２×Ｌ２２の範囲内において、おおよそ同一に近づくように設定することで、キャパシタパターン３内の誘電体層２１の膨張と、導体４内の誘電体層２１の膨張を同程度にすることで、誘電体層２１の膨張によるパターンの変形などを効果的に低減することができる。したがって電気特性のばらつきを低減することができ、より高精度な多層基板を提供することができる。

【0053】

導体４どうしの距離Ｌ１１とは、各層における導体４どうしの距離を平均したものであってもよい。ただし、導体４どうしの距離Ｌ１１の算出方法はこの例に限定されない。例えば、距離Ｌ１１は、複数ある導体４どうしの距離のうち、最も距離が大きいもの基準としてもよいし、複数の導体４うち、最もキャパシタパターン３の近くに位置する導体４と、その隣の導体４との距離を基準としてもよい。

【0054】

導体４の積層方向における厚みをＴ１とする。キャパシタパターン３の導体層３１の積層方向における厚みをＴ２とする。厚みＴ１と厚みＴ２を比較すると、厚みＴ１は、厚みＴ２よりも大きくてもよいし、小さくてもよいし、同一であってもよい。図５Ａには、厚みＴ１が厚みＴ２よりも小さい場合を示している。また、図５Ｂには、厚みＴ１が厚みＴ２よりも大きい場合を示している。例えば、厚みＴ１は、０．８×Ｔ２≦Ｔ１≦１．２×Ｔ２の範囲内にあればよい。

【0055】

導体層３１の積層方向における厚みＴ２とは、複数ある導体層３１の厚みを平均したものであってもよい。ただし、厚みＴ２の算出方法はこの例に限定されない。例えば、厚みＴ２は、複数ある導体層３１のうち、最も厚みが大きいもの基準としてもよいし、複数ある導体層３１のうち、最も導体４の近くに位置する第１導体層３１１の厚みを基準としてもよい。

【0056】

本開示の一実施形態では、１以上の導体４は、キャパシタパターン３および他のパターンと電気的に接続されていない場合を示したが、この例に限定されない。例えば、本開示の変形例として、１以上の導体４のうち一部あるいは全部が、キャパシタパターン３と電気的に接続されていてもよいし、他のパターンと電気的に接続されていてもよい。図６に、変形例として、導体４のうちの一部が他のパターンと電気的に接続された多層基板１１の例を示す。

【0057】

本開示の一実施形態では、１以上の導体４は、キャパシタパターン３以外の他のパターンと電気的に結合していない場合を示したが、この例に限定されない。例えば、本開示の変形例として、１以上の導体４のうち一部あるいは全部が、他のパターンと電気的に結合していてもよい。

【0058】

本開示の一実施形態では、１以上の導体４はすべてパターン形成された導体パターン４０１である場合を示したが、導体４の態様はこの例に限定されない。例えば、導体４は誘電体層２１を貫通する導体ビア４０２であってもよい。また、図７に変形例として示すように、導体４は導体パターン４０１と導体ビア４０２を両方含んでいてもよい。例えば、導体４が複数の導体パターン４０１と導体ビア４０２を含む場合、導体パターン４０１が導体ビア４０２を介して互いに接続される構成となる。

【0059】

本開示の一実施形態では、１以上の導体４はキャパシタパターン３の積層方向における一方側にのみ設けられていたが、この例に限定されない。例えば、図８に変形例として示
すように、導体４はキャパシタパターン３の積層方向における、上層側と下層側にそれぞれ設けられていてもよい。このような構成の場合、導体４がキャパシタパターン３の積層方向の一方側にのみ設けられる場合に比べて、より効果的に誘電体層２１の膨張による導体層３１の変形を効果的に低減することができ、より高精度な多層基板を提供することができる。

【0060】

本開示の一実施形態に係る導体４は、ベタパターンであってもよい。

【0061】

次に、本開示の一実施形態に係る多層基板１を有するモジュール１０について、図８を参照して説明する。なお、図８はモジュール１０の断面図である。また、図８において、多層基板１の内部に設けられた、キャパシタパターン３および導体４以外のパターンについては、一部図示省略している。

【0062】

モジュール１０は、多層基板１と、多層基板１上に設けられた電子部品１１とを有し、外部の回路基板に接続されるものである。なお、多層基板１は、電子部品１１と接続される接続端子が存在する。

【0063】

電子部品１１は、例えば、ＳｉやＧａＡｓ等で形成された半導体素子であり、その回路形成面には、それぞれ多層基板１の各接続端子のうちのいずれかに対応する複数の外部端子が設けられ、これらの各外部端子それぞれが、フリップチップ実装方式により対応する多層基板１の接続端子に直接接続される。

【0064】

電子部品１１は、半導体素子などの能動部品である例に限定されない。例えば、電子部品１１は、チップコンデンサ、チップインダクタ等の受動部品であってもよいし、弾性波フィルタなどの部品であってもよい。

【0065】

また、電子部品１１は、封止部材１２によって封止されていてもよい。封止部材１２の材料として、例えば樹脂などが挙げられる。

【0066】

図９に示すように、本開示の一実施形態に係るモジュール１０は、通信装置１００に搭載される。

【符号の説明】

【0067】

１：多層基板
２：誘電基体
２１：誘電体層
３：キャパシタパターン
３１：導体
３１１：第１導体層
３２：ビア導体層
４：導体
４１：第１導体
４０１：導体パターン
４０２：導体ビア
１０：モジュール
１１：電子部品
１００：通信装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】