特開 2023-160646 電子回路体、半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023160646

(43)【公開日】2023-11-02

(54)【発明の名称】電子回路体、半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 23/48 20060101AFI20231026BHJP

   H01L 23/29 20060101ALI20231026BHJP

   H01L 21/301 20060101ALI20231026BHJP

   H01L 23/28 20060101ALI20231026BHJP

【ＦＩ】

H01L23/48 P

H01L23/30 B

H01L21/78 Q

H01L23/28 A

H01L23/48 G

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022071138

(22)【出願日】2022-04-22

(71)【出願人】

【識別番号】000233273

【氏名又は名称】株式会社 日立パワーデバイス

(74)【代理人】

【識別番号】110001807

【氏名又は名称】弁理士法人磯野国際特許商標事務所

(72)【発明者】

【氏名】長坂 優樹

(72)【発明者】

【氏名】新屋 翔太郎

(72)【発明者】

【氏名】中村 真人

【テーマコード（参考）】

4M109

5F063

【Ｆターム（参考）】

4M109AA02

4M109BA01

4M109CA21

4M109DA07

4M109DB02

4M109EA02

4M109EA11

5F063AA02

5F063BA17

5F063CA04

5F063CA06

(57)【要約】

【課題】リードフレームに設けられたスリット開口部とはんだとの間にボイドが発生しない電子回路体、半導体装置および半導体装置の製造方法を提供する。
【解決手段】本発明に係る電子回路体１は、一面側２ａからその裏面となる他面側２ｂにかけて貫通するスリット開口部９を少なくとも１つ有するリードフレーム２と、スリット開口部９を間に挟んで一面側２ａに固定された複数の半導体素子３、４と、半導体素子３、４のそれぞれにはんだ付けされた別個のソースリード５、６と、リードフレーム２に対向する対向面５ａ、６ａを露出させつつ、ソースリード５、６および一面側２ａに配置された複数の半導体素子３、４を封止する第１樹脂７と、を備え、他面側２ｂにおけるスリット開口部９と重なる位置および方向に、スリット開口部９から第１樹脂７が露出する深さの溝部１７が、少なくとも一つの側面７ａまで連通して形成されている。
【選択図】図２

【特許請求の範囲】

【請求項1】

一面側からその裏面となる他面側にかけて貫通するスリット開口部を少なくとも１つ有するリードフレームと、
前記スリット開口部を間に挟んで前記一面側に固定された複数の半導体素子と、
前記複数の半導体素子のそれぞれにはんだ付けされた別個のソースリードと、
前記ソースリードにおける、前記半導体素子に固定されていない前記リードフレームに対向する対向面を露出させつつ、前記ソースリードおよび前記一面側に配置された前記複数の半導体素子を封止する第１樹脂と、
を備え、
前記他面側における前記スリット開口部と重なる位置および方向に、前記スリット開口部から前記第１樹脂が露出する深さの溝部が、少なくとも一つの側面まで連通して形成されている
ことを特徴とする電子回路体。

【請求項2】

請求項１において、
前記溝部が、前記リードフレームの厚さ未満の深さ、かつ前記リードフレームの一部を前記対向面側に屈曲させてなる屈曲部に達しない深さで形成されていることを特徴とする電子回路体。

【請求項3】

請求項１において、
前記溝部が、前記スリット開口部の幅よりも大きい幅で形成されていることを特徴とする電子回路体。

【請求項4】

請求項１に記載の電子回路体と、
前記電子回路体の前記リードフレームと接するようにはんだ付けされた第１外部電極と、
前記第１樹脂から露出した前記ソースリードの対向面と接するようにはんだ付けされた第２外部電極と、
前記第１外部電極にはんだ付けされた前記電子回路体および前記電子回路体にはんだ付けされた前記第２外部電極における前記電子回路体との接続部を封止する第２樹脂と、
を備えることを特徴とする半導体装置。

【請求項5】

一面側からその裏面となる他面側にかけて貫通するスリット開口部を少なくとも１つ有し、かつ前記スリット開口部を間に挟んで前記一面側に固定された複数の半導体素子を有するリードフレームをセットし、前記複数の半導体素子のそれぞれに別個のソースリードをはんだ付けする１次はんだ付け工程と、
前記ソースリードにおける、前記半導体素子に固定されていない前記リードフレームに対向する対向面を露出させつつ、前記ソースリードおよび前記一面側に配置された前記複数の半導体素子を第１樹脂で封止して封止体を得る１次封止工程と、
前記封止体のダイシングを行い、電子回路体を得るダイシング工程と、
を含み、
前記ダイシング工程において、前記他面側における前記スリット開口部と重なる位置および方向に、前記スリット開口部から前記第１樹脂が露出する深さの溝部を、前記電子回路体の少なくとも１つの側面まで連通するように形成する
ことを特徴とする半導体装置の製造方法。

【請求項6】

請求項５において、
前記ダイシング工程後、
得られた前記電子回路体の前記リードフレームと接するように第１外部電極をはんだ付けするとともに、前記第１樹脂から露出した前記ソースリードの対向面と接するように第２外部電極をはんだ付けする２次はんだ付け工程と、
前記第１外部電極にはんだ付けされた前記電子回路体および前記電子回路体にはんだ付けされた前記第２外部電極における前記電子回路体との接続部を第２樹脂で封止して半導体装置を得る２次封止工程と、
を含むことを特徴とする半導体装置の製造方法。

【請求項7】

請求項６において、
前記ダイシング工程と前記２次はんだ付け工程との間に、
前記電子回路体を加熱して前記第１樹脂からガスを発生させてガス抜きを行うガス抜き工程を含むことを特徴とする半導体装置の製造方法。

【請求項8】

請求項５において、
前記溝部が、前記リードフレームの厚さ未満の深さ、かつ前記リードフレームの一部を前記対向面側に屈曲させてなる屈曲部に達しない深さで形成されることを特徴とする半導体装置の製造方法。

【請求項9】

請求項５において、
前記溝部が、前記スリット開口部の幅よりも大きい幅で形成されることを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子回路体、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

本技術分野の背景技術として、特許文献１がある。この文献には、第１電極面部を有する第１外部電極と、第２電極面部を有する第２外部電極と、電子回路体と、を備えた半導体装置が記載されている。この半導体装置は、前記第１外部電極と前記第２外部電極との間に前記電子回路体を有している。そして、この半導体装置において、前記第１電極面部は、前記電子回路体の第１の面に接続され、前記第２電極面部は、前記電子回路体の第２の面に接続されている。さらに、この電子回路体は、スイッチング素子を有するトランジスタ回路チップと、前記スイッチング素子を制御する制御回路チップと、前記トランジスタ回路チップの第一の主面に接した第１内部電極と、前記トランジスタ回路チップの第二の主面に接した第２内部電極と、を含んで一体的に樹脂で覆われて構成されている。そして、この半導体装置は、前記第１内部電極および前記第２内部電極のいずれか一方と、前記第１外部電極とが、接続され、前記第２内部電極および前記第１内部電極のいずれか他方と、前記第２外部電極とが、接続されている。
この半導体装置は、電子回路体を上下反転して用いることで、正座と逆座とを使い分けることができる。また、この半導体装置は、そのような態様を低コストで、複雑な製造工程を必要とせず、簡便に実現することができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１７－９８２７６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明者らは、正座と逆座とを使い分けることができる特許文献１に記載の発明を、複数の半導体素子を備えた電子回路体およびこれを用いた半導体装置に適用してみた。その結果、複数の半導体素子をリードフレームに固定させたり、樹脂で封止したりする際に半導体素子がずれて相互に接触するなどの好ましくない事態が発生することが確認された。

【0005】

本発明者らは、これを解決するため鋭意研究したところ、図１６、図１７Ａ、図１７Ｂおよび図１８に示す態様とすることで解消できることを見出した。なお、図１６は、一試作例に係る電子回路体１０１の構成を示す概略構成図である。図１７Ａは、一試作例に係るリードフレーム１０２の構成を示す概略平面図である。図１７Ｂは、図１７Ａのｘｖｉｉｂ方向から見た概略側面図である。図１８は、一試作例に係る電子回路体１０１の内部構成、すなわち、リードフレーム１０２に固定される半導体素子１０３、１０４などの配置例を示す概略図である。

【0006】

具体的には、一試作例に係る電子回路体１０１は、図１６に示すように、リードフレーム１０２と、複数の半導体素子１０３、１０４と、ソースリード１０５、１０６と、第１樹脂１０７と、を備えている。リードフレーム１０２は、図１６、図１７Ａ、図１７Ｂに示すように、一面側１０２ａからその裏面となる他面側１０２ｂにかけて貫通するスリット開口部１０９を少なくとも１つ有している。複数の半導体素子１０３、１０４は、スリット開口部１０９を間に挟んで一面側１０２ａに１次はんだ１１０ではんだ付けされている。ソースリード１０５、１０６は、複数の半導体素子１０３、１０４のそれぞれに、別個に１次はんだ１１０ではんだ付けされている。第１樹脂１０７は、ソースリード１０５における、半導体素子１０３に固定されていないリードフレーム１０２に対向する対向面１０５ａを露出させつつ、ソースリード１０５および一面側１０２ａに配置された半導体素子１０３を封止している。また、第１樹脂１０７は、ソースリード１０６における、半導体素子１０４に固定されていないリードフレーム１０２に対向する対向面１０６ａを露出させつつ、ソースリード１０６および一面側１０２ａに配置された半導体素子１０４を封止している。

【0007】

また、図１７Ａ、図１７Ｂ、図１８に示すように、電子回路体１０１の内部は、リードフレーム１０２がパターンにより概ね２つのパートに分けられている。すなわち、半導体素子１０３、１０４が固定されている第１パート１０２Ｃと、制御ＩＣチップ１１１およびコンデンサ１１２が固定されている第２パート１０２Ｄとに分けられている。第２パート１０２Ｄは、図１７Ｂに示すように、第１パート１０２Ｃよりも電子回路体１０１の内側に位置するように、一段内側にスライド（屈曲）させて設けられている。そのため、リードフレーム１０２の第２パート１０２Ｄは第１樹脂１０７に覆われており、電子回路体１０１の表面に露出しない。リードフレーム１０２の第１パート１０２Ｃのみ電子回路体１０１の表面に露出し、第１外部電極１１３（図１９Ａ、図１９Ｂ参照）と接続できるようになっている。また、ソースリード１０５、１０６の対向面１０５ａ、１０６ａが電子回路体１０１の表面に露出しているので、当該対向面１０５ａ、１０６ａによって第２外部電極１１４（図１９Ａ、図１９Ｂ参照）と接続できるようになっている。図１９Ａ、図１９Ｂに示すように、リードフレーム１０２と第１外部電極１１３とは、２次はんだ１１５ではんだ付けされる。ソースリード１０５、１０６の対向面１０５ａ、１０６ａ（図１６参照）と第２外部電極１１４も同様に２次はんだ１１５ではんだ付けされる。そして、図１９Ａ、図１９Ｂに示すように、半導体装置２００は、第１外部電極１１３にはんだ付けされた電子回路体１０１および電子回路体１０１にはんだ付けされた第２外部電極１１４における電子回路体１０１との接続部を第２樹脂１１９で封止して形成されている。なお、図１９Ａは、電子回路体１０１を用いた一試作例に係る半導体装置２００の構成を示す概略断面図である。図１９Ｂは、図１９Ａ中のｘｉｘｂ部の拡大図である。

【0008】

しかしながら、電子回路体１０１は、リードフレーム１０２に前記したスリット開口部１０９を設けているので、電子回路体１０１と第１外部電極１１３と第２外部電極１１４とを２次はんだ１１５ではんだ付けする際に第１樹脂１０７の未硬化成分や熱分解成分が気化してガスが生じて当該スリット開口部１０９から排出され、２次はんだ１１５にボイド１１６（図１９Ａ、図１９Ｂ参照）が発生することがあった。このようにして発生したボイド１１６がリードフレーム１０２の面上に存在すると、電気的特性や製品の耐久性に悪影響が出る可能性がある。２次はんだ１１５ではんだ付けする前に予め空焼きを行い、第１樹脂１０７の未硬化成分や熱分解成分を気化させてボイド１１６の発生を予防する対策を行ったが、完全とは言えなかった。また、空焼きを行うと第１樹脂１０７の分解（劣化）が進むという問題もある。

【0009】

本発明は前記状況に鑑みてなされたものである。本発明の課題は、リードフレームに設けられたスリット開口部とはんだとの間にボイドが発生しない電子回路体、半導体装置および半導体装置の製造方法を提供することにある。

【課題を解決するための手段】

【0010】

前記課題を解決した本発明に係る電子回路体は、一面側からその裏面となる他面側にかけて貫通するスリット開口部を少なくとも１つ有するリードフレームと、前記スリット開口部を間に挟んで前記一面側に固定された複数の半導体素子と、前記複数の半導体素子のそれぞれにはんだ付けされた別個のソースリードと、前記ソースリードにおける、前記半導体素子に固定されていない前記リードフレームに対向する対向面を露出させつつ、前記ソースリードおよび前記一面側に配置された前記複数の半導体素子を封止する第１樹脂と、を備え、前記他面側における前記スリット開口部と重なる位置および方向に、前記スリット開口部から前記第１樹脂が露出する深さの溝部が、少なくとも一つの側面まで連通して形成されている、という構成を有する。

【発明の効果】

【0011】

本発明によれば、リードフレームに設けられたスリット開口部とはんだとの間にボイドが発生しない電子回路体、半導体装置および半導体装置の製造方法を提供できる。
前述した以外の課題、構成および効果は以下の実施形態の説明により明らかにされる。

【図面の簡単な説明】

【0012】

【図1】本実施形態に係る電子回路体１の構成を示す外観斜視図である。

【図2】図１のｉｉ－ｉｉ線断面図である。

【図3A】本実施形態に係るリードフレーム２の構成を示す概略平面図である。

【図3B】図３Ａのｉｉｉｂ方向から見た概略側面図である。

【図4】本実施形態に係る電子回路体１の内部構成、すなわち、リードフレーム２に固定される半導体素子３、４などの配置例を示す概略図である。図４は、リードフレーム２を半導体素子３、４などが配置されている側から見た様子を示している。

【図5】本実施形態に係る電子回路体１を図１のｖ方向から見た概略図である。

【図6】図５のｖｉ部拡大図である。

【図7】図５のｖｉｉ－ｖｉｉ線断面図である。

【図8】図７のｖｉｉｉ部拡大図である。

【図9】本実施形態に係る電子回路体１と、はんだ付けを行う２次はんだ１５と、を示す外観斜視図である。

【図10】図９のｘ－ｘ線断面図である。

【図11】電子回路体１を用いた本実施形態に係る半導体装置２０の構成を示す概略断面図である。

【図12】本実施形態に係る半導体装置２０の製造方法の内容を示すフロー図である。

【図13A】ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子を示す説明図である。図１３Ａは、封止体２１の平面図である。

【図13B】ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子を示す説明図である。図１３Ｂは、封止体２１の側面図（正面図）である。

【図13C】ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子を示す説明図である。図１３Ｃは、溝部１７の形成とダイシングとを行った後の様子を示した説明図である。

【図13D】ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子を示す説明図である。図１３Ｄは、図１３Ｃのｘｉｉｉｄ部拡大図である。

【図14A】ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子の他の一例を示す説明図（平面図）である。

【図14B】ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子の他の一例を示す説明図（側面図）である。

【図15A】ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子のさらなる他の一例を示す説明図（平面図）である。

【図15B】ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子のさらなる他の一例を示す説明図（側面図）である。

【図16】一試作例に係る電子回路体１０１の構成を示す概略構成図である。

【図17A】一試作例に係るリードフレーム１０２の構成を示す概略平面図である。

【図17B】図１７Ａのｘｖｉｉｂ方向から見た概略側面図である。

【図18】一試作例に係る電子回路体１０１の内部構成、すなわち、リードフレーム１０２に固定される半導体素子１０３、１０４などの配置例を示す概略図である。

【図19A】電子回路体１０１を用いた一試作例に係る半導体装置２００の構成を示す概略断面図である。

【図19B】図１９Ａ中のｘｉｘｂ部の拡大図である。

【発明を実施するための形態】

【0013】

以下、適宜図面を参照して、本発明に係る電子回路体、半導体装置および半導体装置の製造方法の一実施形態について詳細に説明する。以下の説明において同一の構成要素については同一の符号を付して表し、重複する説明は省略することがある。

【0014】

〔電子回路体１〕
参照する図面において、図１は、本実施形態に係る電子回路体１の構成を示す外観斜視図である。なお、図１は、本実施形態に係る電子回路体１を溝部１７が形成されている側から見た様子を示している。図２は、図１のｉｉ－ｉｉ線断面図である。

【0015】

図１に示すように、電子回路体１は、リードフレーム２と、リードフレーム２を覆う第１樹脂７とを含んで形成されている。また、電子回路体１は、第１樹脂７からリードフレーム２の一部が露出している面（他面側２ｂ）において、スリット開口部９およびこのスリット開口部９と重なる位置および方向に、スリット開口部９から第１樹脂７が露出する深さの溝部１７が、少なくとも一つの側面７ａまで連通して形成されている。

【0016】

図２の断面図に示すように、電子回路体１は、リードフレーム２と、複数の半導体素子３、４と、ソースリード５、６と、第１樹脂７と、を備えている。
リードフレーム２は、一面側２ａからその裏面となる他面側２ｂにかけて貫通するスリット開口部９を少なくとも１つ有している。
複数の半導体素子３、４は、スリット開口部９を間に挟んで、リードフレーム２の一面側２ａに１次はんだ１０ではんだ付けされている。
ソースリード５、６は、複数の半導体素子３、４のそれぞれに、別個に１次はんだ１０ではんだ付けされている。
第１樹脂７は、ソースリード５において、半導体素子３に固定されていないリードフレーム２に対向する対向面５ａを表面に露出させつつ、ソースリード５およびリードフレーム２の一面側２ａに配置された半導体素子３を封止している。
また、第１樹脂７は、ソースリード６において、半導体素子４に固定されていないリードフレーム２に対向する対向面６ａを表面に露出させつつ、ソースリード６およびリードフレーム２の一面側２ａに配置された半導体素子４を封止している。

【0017】

ここで、図３Ａは、本実施形態に係るリードフレーム２の構成を示す概略平面図である。図３Ｂは、図３Ａのｉｉｉｂ方向から見た概略側面図である。図４は、本実施形態に係る電子回路体１の内部構成、すなわち、リードフレーム２に固定される半導体素子３、４などの配置例を示す概略図である。なお、図４は、図２のｉｖ方向から見た概略図である（ただし、図４においては第１樹脂７の図示を省略している）。つまり、図４は、リードフレーム２を半導体素子３、４などが配置されている側から見た様子を示している。

【0018】

図３Ａ、図３Ｂ、図４に示すように、電子回路体１の内部は、リードフレーム２がパターンにより概ね２つのパートに分けられている。すなわち、半導体素子３、４が固定されている第１パート２Ｃと、制御ＩＣチップ１１およびコンデンサ１２が固定されている第２パート２Ｄとに分けられている。この第２パート２Ｄは、第１パート２Ｃよりも電子回路体１の内側に位置するように、一段内側にスライド（屈曲）させて設けられている。そのため、図１および図２に示すように、リードフレーム２の第２パート２Ｄは第１樹脂７に覆われており、電子回路体１の表面に露出しない。リードフレーム２の第１パート２Ｃのみ電子回路体１の表面に露出し、第１外部電極１３（図１１参照）と接続できるようになっている。また、ソースリード５、６の対向面５ａ、６ａが電子回路体１の表面に露出しているので、当該対向面５ａ、６ａによって第２外部電極１４（図１１参照）と接続できるようになっている。

【0019】

ここで、図５は、本実施形態に係る電子回路体１を図１のｖ方向から見た概略図である。図６は、図５のｖｉ部拡大図である。図７は、図５のｖｉｉ－ｖｉｉ線断面図である。図８は、図７のｖｉｉｉ部拡大図である。

【0020】

前記した溝部１７は、ダイシング加工時に、図５～図８に示す溝部加工ライン１７ａで溝加工を行うことにより形成できる。このとき、溝部１７は、図７および図８に示すように、リードフレーム２の厚さ未満の深さ、かつリードフレーム２の一部を対向面５ａ、６ａ側に屈曲させてなる屈曲部２ｅに達しない深さで形成することが好ましい。屈曲部２ｅに達しない深さとは、図６や図７Ｂに示すように、リードフレーム２の一部を対向面５ａ、６ａ側（図２参照）に屈曲させてなる部分のうち、リードフレーム２の他面側２ｂの面が露出しない深さをいう。このようにすると、溝部１７が形成されている他面側２ｂを２次はんだ１５（図１１参照）で固定しても、リードフレーム２の屈曲部２ｅに２次はんだ１５がつかないので、ショート等することがない。また、十分な深さの溝部１７とし得るので、２次はんだ１５を行っても溝部１７が埋もれ難い。そのため、電子回路体１と第１外部電極１３と第２外部電極１４とを２次はんだ１５ではんだ付けする際に第１樹脂７の未硬化成分や熱分解成分が気化してガスが生じても、当該スリット開口部９、溝部１７および側面７ａを経由して外部に排出される。具体的には、図１において太い矢印で示すガス抜き方向１８に前記ガスが排出される。そのため、２次はんだ１５にボイド１１６（図１９Ａ、図１９Ｂ参照）が発生しない。

【0021】

なお、溝部１７の深さが深すぎると、リードフレーム２のパターンを切断してしまうおそれがある。その一方で、溝部１７の深さが浅すぎると、２次はんだ１５で溝部１７が埋もれてしまうおそれがある。この場合、ガスを電子回路体１の外部に排出できなくなり、ボイド１１６が発生するおそれがある。溝部１７の埋もれ易さは２次はんだ１５で使用するはんだの種類や溝部１７の形状（幅寸法）などによって変わり得る。従って、本実施形態における溝部１７の深さは、事前に試験を行うなどしてボイド１１６が発生せず、また、リードフレーム２のパターンを切断しないこと（リードフレーム２の厚さが若干残ること）を確認して、適宜設定することが好ましい。

【0022】

また、溝部１７は、スリット開口部９の幅よりも大きい幅寸法で形成されていることが好ましい。このようにすると、溝部１７の幅が広いので、２次はんだ１５のはんだ付けで第１樹脂１０７の未硬化成分や熱分解成分が気化してガスが生じた際に、当該ガスをスリット開口部９からよりスムーズに排出することができる。

【0023】

以上に説明した溝部１７を電子回路体１のリードフレーム２の他面側２ｂに形成すると、電子回路体１を用いて半導体装置２０（図１１参照）を製造する際に２次はんだ１５ではんだ付けした場合、図９および図１０に示す状態となる。なお、図９は、本実施形態に係る電子回路体１と、はんだ付けを行う２次はんだ１５と、を示す外観斜視図である。この図９は、図１と同様に、本実施形態に係る電子回路体１を溝部１７が形成されている側から見た様子を示している。図１０は、図９のｘ－ｘ線断面図である。

【0024】

図９および図１０に示すように、電子回路体１の溝部１７が形成されている面と、その対向面に２次はんだ１５が配置される。電子回路体１には前述した溝部１７が形成されているので、図１０に示すように、２次はんだ１５の一部は溝部１７内に侵入し得るものの、完全に塞がれることはなく、ガス抜き方向１８（図１参照）に前記ガスが排出される。従って、電子回路体１によればリードフレーム２に設けられたスリット開口部９とはんだ（２次はんだ１５）との間にボイド１１６（図１９Ａ、図１９Ｂ参照）が発生しない。

【0025】

〔半導体装置２０〕
次に、図１１を参照して、本実施形態に係る半導体装置２０について説明する。図１１は、電子回路体１を用いた本実施形態に係る半導体装置２０の構成を示す概略断面図である。図１１に示すように、半導体装置２０は、電子回路体１と、電子回路体１のリードフレーム２と接続される第１外部電極１３と、電子回路体１のソースリード５、６の対向面５ａ、６ａ（図２参照）と接続される第２外部電極１４と、第２樹脂１９と、を備える。
リードフレーム２と第１外部電極１３とは、２次はんだ１５ではんだ付けされる。ソースリード５、６の対向面５ａ、６ａと第２外部電極１４も同様に２次はんだ１５ではんだ付けされる。そして、図１１に示すように、半導体装置２０は、第１外部電極１３にはんだ付けされた電子回路体１および電子回路体１にはんだ付けされた第２外部電極１４における電子回路体１との接続部を第２樹脂１９で封止して形成されている。半導体装置２０は、第２樹脂１９で封止する前に行う２次はんだ１５によるはんだ付け時に生じたガスが溝部１７を通じて外部に排出されているので、リードフレーム２と２次はんだ１５との間にボイド１１６（図１９Ａ、図１９Ｂ参照）が発生しておらず、良好な状態となっている。

【0026】

以上に説明した本実施形態に係る電子回路体１および半導体装置２０を構成する各要素は、一般的な電子回路体や半導体装置に用いられているものと同様のものを用いることができる。例えば、リードフレーム２、ソースリード５、６、第１外部電極１３および第２外部電極１４は、導電性を有する金属材料、具体的には、金、銀、銅、白金、アルミニウムまたはこれらのうちのいずれかの金属を主成分とする合金を用いて任意の形状に成形したものを用いることができる。リードフレーム２はエッチング、レーザ加工などで任意のパターンに成形可能である。半導体素子３としては、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ；Metal Oxide Semiconductor Field-Effect Transistor）チップを用いることができる。また、半導体素子４としては、例えば、ダイオードチップを用いることができる。第１樹脂７および第２樹脂１９としては、電気絶縁性を有する合成樹脂、例えば、ポリエチレン樹脂、ポリプロピレン樹脂、塩化ビニル樹脂、ポリアミド合成樹脂、ポリアセタール樹脂、ポリエーテルエーテルケトン樹脂、ポリフェニレンサルファイド樹脂、ポリテトラフルオロエチレン樹脂、フェノール樹脂、エポキシ樹脂などを用いることができる。

【0027】

〔半導体装置の製造方法〕
次に、図１２を参照して、本実施形態に係る半導体装置２０の製造方法（以下、「本製造方法」と略記することがある）について説明する。図１２は、本実施形態に係る半導体装置２０の製造方法の内容を示すフロー図である。
本製造方法は、半導体装置２０の製造過程で前述した電子回路体１を製造し、これを用いて最終的に半導体装置２０を製造するものである。

【0028】

図１２に示すように、本製造方法は、１次はんだ付け工程Ｓ１と、１次封止工程Ｓ２と、ダイシング工程Ｓ３と、２次はんだ付け工程Ｓ４と、２次封止工程Ｓ５と、を含んでいる。これらの工程はこの順序で行う。
また、本製造方法では、必要に応じて、ダイシング工程Ｓ３と２次はんだ付け工程Ｓ４との間に、ガス抜き工程Ｓ３１を含ませることもできる。
以下、これらの工程について説明する。

【0029】

１次はんだ付け工程Ｓ１では、一面側２ａからその裏面となる他面側２ｂにかけて貫通するスリット開口部９を少なくとも１つ有し、かつスリット開口部９を間に挟んで一面側２ａに固定された複数の半導体素子３、４を有するリードフレーム２をはんだ付け装置の所定の位置にセットし、複数の半導体素子３、４のそれぞれに別個のソースリード５、６を１次はんだ１０ではんだ付けする。制御ＩＣチップ１１およびコンデンサ１２のリードフレーム２への固定や各構成要素間のワイヤボンディングは、１次はんだ付け工程Ｓ１後に行うことが好ましいが、これに限定されない。

【0030】

次の１次封止工程Ｓ２では、ソースリード５、６における、半導体素子３、４に固定されていないリードフレーム２に対向する対向面５ａを露出させつつ、ソースリード５、６および一面側２ａに配置された複数の半導体素子３、４を第１樹脂７で封止し、封止体２１（図１３Ａ、図１４Ａ、図１５Ａなど参照）を得る。封止体２１は、１枚のリードフレーム２の所定の位置に半導体素子３、４が多数固定されたものを第１樹脂７で封止したものである。１次封止工程Ｓ２は、流動性樹脂を型のゲート（供給口）から封止体２１の周囲に供給した後に硬化させるトランスファー方式で行うことができるが、封止体２１（電子回路体１）が薄型である場合は、樹脂シートを用いたモールディング方式で行うこともできる。
ここまでの操作、つまり、次に行うダイシング工程Ｓ３の前までの操作は、一般的な半導体製造方法と同様にして行うことができる。

【0031】

次のダイシング工程Ｓ３では、封止体２１のダイシングを行い、前述した本実施形態に係る電子回路体１を得る。
本実施形態では、このダイシング工程Ｓ３において、リードフレーム２の他面側２ｂにおけるスリット開口部９と重なる位置および方向に、スリット開口部９から第１樹脂７が露出する深さの溝部１７を、電子回路体１の少なくとも１つの側面７ａ（図１参照）まで連通するように形成する。

【0032】

ここで、図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄは、ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子を示す説明図である。図１３Ａは、封止体２１の平面図であり、図１３Ｂは、封止体２１の側面図（正面図）である。図１３Ｃは、溝部１７の形成とダイシングとを行った後の様子を示した説明図であり、図１３Ｄは、図１３Ｃのｘｉｉｉｄ部拡大図である。図１３Ａ～図１３Ｄは、ダイシングテープ２２に封止体２１を貼り付けて、ダイヤモンドソーなどのダイシングソー（図示せず）で溝部１７の形成およびダイシングを行う様子を経時的に示している。

【0033】

溝部１７の形成は、ダイシング工程Ｓ３において、図１３Ａ、図１３Ｂ中の破線で示すダイシングライン１７ｂで電子回路体１を封止体２１から切り離すときに、封止体２１における各スリット開口部９と重なる位置および方向に設定された、同図中の点線で示す溝部加工ライン１７ａで前述の溝部１７をひと続きで形成するとよい。なお、溝部加工ライン１７ａに沿った溝部１７の形成と、ダイシングライン１７ｂに沿ったダイシングとは、どちらを先に行ってもよい。

【0034】

なお、ダイシング工程Ｓ３におけるダイシングは前記した態様に限定されない。
例えば、図１４Ａおよび図１４Ｂは、ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子の他の一例を示す説明図である。図１４Ａは封止体２１の平面図であり、図１４Ｂはその側面図である。
図１４Ａおよび図１４Ｂに示す態様では、ダイシングテープ２２に替えて吸着テーブル２３を使用し、図１４Ｂ中の矢印方向に真空引きを行って封止体２１を固定し、溝部加工ライン１７ａに沿った溝部１７の形成と、ダイシングライン１７ｂに沿ったダイシングとを行う。本製造方法では、このような態様でも好適に封止体２１への溝部１７の形成とダイシングとを行うことができる。この態様の場合、ダイシングテープ２２を使用しないのでランニングコストの低減を図ることができる。

【0035】

また、例えば、図１５Ａおよび図１５Ｂは、ダイシング工程Ｓ３で封止体２１のダイシングを行い、電子回路体１を得る様子のさらなる他の一例を示す説明図である。図１５Ａは封止体２１の平面図であり、図１５Ｂはその側面図である。
図１５Ａおよび図１５Ｂに示す態様では、ダイシングソーに替えて、レーザ（図示せず）で封止体２１への溝部加工ライン１７ａに沿った溝部１７の形成と、ダイシングライン１７ｂに沿ったダイシングとを行う。本製造方法では、このような態様でも好適に封止体２１への溝部１７の形成とダイシングとを行うことができる。この態様の場合、レーザを用いるので、より細緻な溝部１７の溝加工が行える。そのため、小型の電子回路体１および半導体装置２０を好適に製造できる。

【0036】

本製造方法においては、溝部１７は、リードフレーム２の厚さ未満の深さ、かつリードフレーム２の一部を対向面５ａ、６ａ側に屈曲させてなる屈曲部２ｅに達しない深さで形成することが好ましい。
また、本製造方法においては、溝部１７は、スリット開口部９の幅よりも大きい幅で形成することが好ましい。

【0037】

そして、次の２次はんだ付け工程Ｓ４では、得られた電子回路体１のリードフレーム２と接するように第１外部電極１３を２次はんだ１５ではんだ付けするとともに、第１樹脂７から露出したソースリード５、６の対向面５ａ、６ａと接するように第２外部電極１４を２次はんだ１５ではんだ付けする。なお、このはんだ付けの際に第１樹脂７の未硬化成分や熱分解成分が気化してガスが生じ得るが、前記したように、電子回路体１にはスリット開口部９と重なる位置および方向に溝部１７が形成されているので、当該ガスはこの溝部１７を介して外部に排出される。従って、ボイド１１６（図１９Ａ、図１９Ｂ参照）は発生しない。

【0038】

次の２次封止工程Ｓ５では、第１外部電極１３に２次はんだ１５ではんだ付けされた電子回路体１および電子回路体１に２次はんだ１５ではんだ付けされた第２外部電極１４における電子回路体１との接続部を第２樹脂１９で封止して、前述した本実施形態に係る半導体装置２０を得る。２次封止工程Ｓ５は、１次封止工程Ｓ２と同様、流動性樹脂を型のゲート（供給口）から電子回路体１の周囲に供給した後に硬化させるトランスファー方式で行うことができるが、電子回路体１（半導体装置２０）が薄型である場合は、樹脂シートを用いたモールディング方式で行うこともできる。

【0039】

また、本実施形態においては、前述したように、ダイシング工程Ｓ３と２次はんだ付け工程Ｓ４との間に、ガス抜き工程Ｓ３１を含んでいてもよい。ガス抜き工程Ｓ３１は任意に行うことのできる工程である。
ガス抜き工程Ｓ３１では、電子回路体１を加熱して第１樹脂７からガスを発生させてガス抜きを行う。ガス抜き工程Ｓ３１は、例えば、第１樹脂７からのガスの発生量が多い場合であって、２次はんだ付け工程Ｓ４を行う前に、予防的にガス抜きを行った方が好ましい場合に実施するとよい。このようにすると、ボイドの発生がより確実に防止される。

【0040】

以上に説明した本実施形態に係る電子回路体１、半導体装置２０および半導体装置２０の製造方法によれば、電子回路体１に前述した溝部１７が形成されているので、２次はんだ付けを行った際にガス抜き方向１８（図１参照）に前記ガスを排出できる。従って、本実施形態に係る電子回路体１、半導体装置２０および半導体装置２０の製造方法によれば、リードフレーム２に設けられたスリット開口部９とはんだ（２次はんだ１５）との間にボイド１１６（図１９Ａ、図１９Ｂ参照）が発生しない。

【0041】

以上、本発明に係る電子回路体、半導体装置および半導体装置の製造方法について実施形態により詳細に説明したが、本発明の主旨はこれに限定されるものではなく、様々な変形例が含まれる。例えば、前記した実施形態は本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

【符号の説明】

【0042】

１ 電子回路体
２ リードフレーム
２ａ 一面側
２ｂ 他面側
２ｅ 屈曲部
２Ｃ 第１パート
２Ｄ 第２パート
３ 半導体素子
４ 半導体素子
５ ソースリード
５ａ 対向面
６ ソースリード
６ａ 対向面
７ 第１樹脂
７ａ 側面
９ スリット開口部
１０ １次はんだ
１１ 制御ＩＣチップ
１２ コンデンサ
１３ 第１外部電極
１４ 第２外部電極
１５ ２次はんだ
１７ 溝部
１７ａ 溝部加工ライン
１７ｂ ダイシングライン
１８ ガス抜き方向
１９ 第２樹脂
２０ 半導体装置
２１ 封止体
２２ ダイシングテープ
２３ 吸着テーブル
Ｓ１ １次はんだ付け工程
Ｓ２ １次封止工程
Ｓ３ ダイシング工程
Ｓ３１ ガス抜き工程
Ｓ４ ２次はんだ付け工程
Ｓ５ ２次封止工程

【図1】

【図2】

【図3A】

【図3B】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13A】

【図13B】

【図13C】

【図13D】

【図14A】

【図14B】

【図15A】

【図15B】

【図16】

【図17A】

【図17B】

【図18】

【図19A】

【図19B】