特開2023-161574メモリインタフェースを通じた代替メモリアクセス動作を含むための方法、デバイスおよびシステム
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023161574
(43)【公開日】2023-11-07
(54)【発明の名称】メモリインタフェースを通じた代替メモリアクセス動作を含むための方法、デバイスおよびシステム
(51)【国際特許分類】
G06F 13/16 20060101AFI20231030BHJP
G06F 12/00 20060101ALI20231030BHJP
G06F 13/38 20060101ALI20231030BHJP
【ＦＩ】
G06F13/16 520A
G06F12/00 597D
G06F13/38 320A
【審査請求】有
【請求項の数】22
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023070658
(22)【出願日】2023-04-24
(31)【優先権主張番号】17/728,783
(32)【優先日】2022-04-25
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】522029730
【氏名又は名称】インフィニオン テクノロジーズ エルエルシー
【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＬＬＣ
【住所又は居所原語表記】１９８ Ｃｈａｍｐｉｏｎ Ｃｏｕｒｔ， Ｓａｎ Ｊｏｓｅ， ＣＡ ９５１３４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100098501
【弁理士】
【氏名又は名称】森田 拓
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】伊勢 雄一
(72)【発明者】
【氏名】スティーブン ロスナー
(72)【発明者】
【氏名】クリフォード ズィットロー
(72)【発明者】
【氏名】秦 信明
【テーマコード（参考）】
5B160
【Ｆターム（参考）】
5B160MB06
(57)【要約】 （修正有）
【課題】高速の初期応答（すなわち、ブート）システムの要求を満たすと同時に、高速のインタフェース速度を有するメモリデバイスを提供する方法、メモリデバイス及びシステムを提供する。
【解決手段】方法は、メモリデバイスのデフォルトモードでは、メモリインタフェースの単方向のコマンドアドレス（ＣＡ）バス上で受信するコマンドデータを、第１の標準に従ってデコードする。モードエンターコマンドに応じて、メモリデバイスを代替管理モードに入れ、ＣＡバス上で代替コマンドデータを受信し、第２の標準に従って代替コマンドデータをデコードし、代替コマンドを実行し、ＣＡバス上で受信されるモードイグジットコマンドを、第１の標準に従ってデコードすることに応答して、メモリデバイスをデフォルトモードに戻す。メモリインタフェースは、ＣＡバスおよびデータバスを備え、ＣＡバスおよびデータバスは、複数のパラレル入力接続を備える。
【選択図】図２３
【解決手段】方法は、メモリデバイスのデフォルトモードでは、メモリインタフェースの単方向のコマンドアドレス（ＣＡ）バス上で受信するコマンドデータを、第１の標準に従ってデコードする。モードエンターコマンドに応じて、メモリデバイスを代替管理モードに入れ、ＣＡバス上で代替コマンドデータを受信し、第２の標準に従って代替コマンドデータをデコードし、代替コマンドを実行し、ＣＡバス上で受信されるモードイグジットコマンドを、第１の標準に従ってデコードすることに応答して、メモリデバイスをデフォルトモードに戻す。メモリインタフェースは、ＣＡバスおよびデータバスを備え、ＣＡバスおよびデータバスは、複数のパラレル入力接続を備える。
【選択図】図２３
【特許請求の範囲】
【請求項1】
方法において、前記方法は、
メモリデバイスのデフォルトモードでは、
メモリインタフェースの単方向のコマンドアドレス（ＣＡ）バス上で受信されるコマンドデータを、第１の標準に従ってデコードするステップと、
前記第１の標準に従ってモードエンターコマンドをデコードするステップに応答して、前記メモリデバイスを代替管理モードに入れるステップと、
を含み、
前記代替管理モードでは、
前記ＣＡバス上で代替コマンドデータを受信するステップと、
前記ＣＡバス上でコマンド実行指示を受信することに応答して、第２の標準に従って前記代替コマンドデータをデコードし、代替コマンドを実行するステップと、
前記ＣＡバス上で受信されるモードイグジットコマンドを、前記第１の標準に従ってデコードするステップに応答して、前記メモリデバイスを前記デフォルトモードに戻すステップと、
を含み、
前記メモリインタフェースは、前記ＣＡバスおよびデータバスを備え、前記ＣＡバスおよびデータバスは、複数のパラレル入力接続を備える、
方法。
メモリデバイスのデフォルトモードでは、
メモリインタフェースの単方向のコマンドアドレス（ＣＡ）バス上で受信されるコマンドデータを、第１の標準に従ってデコードするステップと、
前記第１の標準に従ってモードエンターコマンドをデコードするステップに応答して、前記メモリデバイスを代替管理モードに入れるステップと、
を含み、
前記代替管理モードでは、
前記ＣＡバス上で代替コマンドデータを受信するステップと、
前記ＣＡバス上でコマンド実行指示を受信することに応答して、第２の標準に従って前記代替コマンドデータをデコードし、代替コマンドを実行するステップと、
前記ＣＡバス上で受信されるモードイグジットコマンドを、前記第１の標準に従ってデコードするステップに応答して、前記メモリデバイスを前記デフォルトモードに戻すステップと、
を含み、
前記メモリインタフェースは、前記ＣＡバスおよびデータバスを備え、前記ＣＡバスおよびデータバスは、複数のパラレル入力接続を備える、
方法。
【請求項2】
前記デフォルトモードでは、メモリデバイス構成データを構成レジスタ内に格納し、
前記代替管理モードでは、前記代替コマンドデータを前記構成レジスタ内に格納する、
請求項１に記載の方法。
前記代替管理モードでは、前記代替コマンドデータを前記構成レジスタ内に格納する、
請求項１に記載の方法。
【請求項3】
前記デフォルトモードでは、前記構成レジスタは、第１のレジスタアドレス空間を有し、
前記代替管理モードでは、前記構成レジスタは、前記第１のレジスタアドレス空間より大きい第２のレジスタアドレス空間を有する、
請求項２に記載の方法。
前記代替管理モードでは、前記構成レジスタは、前記第１のレジスタアドレス空間より大きい第２のレジスタアドレス空間を有する、
請求項２に記載の方法。
【請求項4】
前記代替管理モードでは、前記ＣＡバス上で代替コマンドデータを受信するステップは、
書き込みデータにより不揮発性メモリセルをプログラムするように構成されるプログラムコマンド、プログラムアドレスおよびプログラムデータを前記ＣＡバス上で受信するステップを含み、
前記代替コマンドを実行するステップは、前記書き込みデータを前記プログラムアドレスでプログラムするステップを含む、
請求項１に記載の方法。
書き込みデータにより不揮発性メモリセルをプログラムするように構成されるプログラムコマンド、プログラムアドレスおよびプログラムデータを前記ＣＡバス上で受信するステップを含み、
前記代替コマンドを実行するステップは、前記書き込みデータを前記プログラムアドレスでプログラムするステップを含む、
請求項１に記載の方法。
【請求項5】
前記代替管理モードでは、前記ＣＡバス上で代替コマンドデータを受信するステップは、
前記ＣＡバス上でレジスタ読み出しコマンドおよびレジスタアドレスを受信するステップを含み、
前記代替コマンドを実行するステップは、レジスタデータを前記レジスタアドレスに出力データとして前記データバス上で提供するステップを含む、
請求項１に記載の方法。
前記ＣＡバス上でレジスタ読み出しコマンドおよびレジスタアドレスを受信するステップを含み、
前記代替コマンドを実行するステップは、レジスタデータを前記レジスタアドレスに出力データとして前記データバス上で提供するステップを含む、
請求項１に記載の方法。
【請求項6】
前記代替管理モードでは、
少なくとも１つのデータパケット内の前記代替コマンドデータを受信し、
前記コマンド実行指示を受信することに応答して、前記少なくとも１つのデータパケットを解析し、前記代替コマンドデータにアクセスする、
請求項１に記載の方法。
少なくとも１つのデータパケット内の前記代替コマンドデータを受信し、
前記コマンド実行指示を受信することに応答して、前記少なくとも１つのデータパケットを解析し、前記代替コマンドデータにアクセスする、
請求項１に記載の方法。
【請求項7】
前記第１の標準は、ダブルデータレート（ＤＤＲ）標準であり、前記ダブルデータレート（ＤＤＲ）標準は、
ＤＤＲで前記データバス上でデータを送信し、
シングルデータレートでコマンドおよびアドレスデータを受信し、
前記第２の標準は、少なくとも１つのシリアルライン上でコマンド、アドレスおよびデータ値を送信するシリアルバス標準の機能を有するコマンドの実行を可能にする。
請求項１に記載の方法。
ＤＤＲで前記データバス上でデータを送信し、
シングルデータレートでコマンドおよびアドレスデータを受信し、
前記第２の標準は、少なくとも１つのシリアルライン上でコマンド、アドレスおよびデータ値を送信するシリアルバス標準の機能を有するコマンドの実行を可能にする。
請求項１に記載の方法。
【請求項8】
前記第１の標準は、低電力ＤＤＲ標準であり、
前記シリアルバス標準は、シリアル・ペリフェラル・インタフェース標準である、
請求項７に記載の方法。
前記シリアルバス標準は、シリアル・ペリフェラル・インタフェース標準である、
請求項７に記載の方法。
【請求項9】
少なくとも１つの不揮発性メモリセルアレイと、
複数のＣＡ入力を備える単方向のコマンドアドレス（ＣＡ）バス、複数のデータ入力／出力（ＩＯ）を備えるデータバスおよびタイミングクロック入力を含むインタフェースと、
メモリコントローラ回路と、
を備えるメモリデバイスであって、
前記メモリコントローラ回路は、
デフォルト動作モードでは、
前記ＣＡバス上で受信されるコマンドデータを、第１の標準に従ってデコードし、
モードエンターコマンドを前記第１の標準に従ってデコードすることに応答して、前記メモリデバイスを代替管理モードに入れ、
前記代替管理モードでは、
前記ＣＡバス上で代替コマンドデータを受信し、
前記ＣＡバス上でコマンド実行指示を受信することに応答して、第２の標準に従って前記代替コマンドデータをデコードし、代替コマンドを実行し、
前記ＣＡバス上で受信されるモードイグジットコマンドを、前記第１の標準に従ってデコードすることに応答して、前記メモリデバイスをデフォルトモードに戻す、
ように構成される、
メモリデバイス。
複数のＣＡ入力を備える単方向のコマンドアドレス（ＣＡ）バス、複数のデータ入力／出力（ＩＯ）を備えるデータバスおよびタイミングクロック入力を含むインタフェースと、
メモリコントローラ回路と、
を備えるメモリデバイスであって、
前記メモリコントローラ回路は、
デフォルト動作モードでは、
前記ＣＡバス上で受信されるコマンドデータを、第１の標準に従ってデコードし、
モードエンターコマンドを前記第１の標準に従ってデコードすることに応答して、前記メモリデバイスを代替管理モードに入れ、
前記代替管理モードでは、
前記ＣＡバス上で代替コマンドデータを受信し、
前記ＣＡバス上でコマンド実行指示を受信することに応答して、第２の標準に従って前記代替コマンドデータをデコードし、代替コマンドを実行し、
前記ＣＡバス上で受信されるモードイグジットコマンドを、前記第１の標準に従ってデコードすることに応答して、前記メモリデバイスをデフォルトモードに戻す、
ように構成される、
メモリデバイス。
【請求項10】
前記第１の標準は、少なくとも１つのダブルデータレート標準と互換性を有し、
前記第２の標準は、少なくとも１つのシリアルデータ通信標準の機能を有するコマンドの実行を可能にする、
請求項９に記載のメモリデバイス。
前記第２の標準は、少なくとも１つのシリアルデータ通信標準の機能を有するコマンドの実行を可能にする、
請求項９に記載のメモリデバイス。
【請求項11】
前記メモリデバイスは、複数のモードレジスタをさらに含み、
前記メモリコントローラ回路は、
前記デフォルト動作モードでは、前記第１の標準に従ってモードアクセスコマンドをデコードすることに応答して、モード構成値を前記モードレジスタ内に格納し、
動作の前記代替管理モードでは、前記代替コマンドデータを前記モードレジスタ内に格納する、
ように構成される、
請求項９に記載のメモリデバイス。
前記メモリコントローラ回路は、
前記デフォルト動作モードでは、前記第１の標準に従ってモードアクセスコマンドをデコードすることに応答して、モード構成値を前記モードレジスタ内に格納し、
動作の前記代替管理モードでは、前記代替コマンドデータを前記モードレジスタ内に格納する、
ように構成される、
請求項９に記載のメモリデバイス。
【請求項12】
前記メモリデバイスは、パケットバッファ回路をさらに含み、
動作の前記代替管理モードでは、前記メモリコントローラ回路は、受信したデータパケットを前記パケットバッファ回路内に格納し、前記データパケットを解析し、前記代替コマンドデータを決定するように構成される、
請求項９に記載のメモリデバイス。
動作の前記代替管理モードでは、前記メモリコントローラ回路は、受信したデータパケットを前記パケットバッファ回路内に格納し、前記データパケットを解析し、前記代替コマンドデータを決定するように構成される、
請求項９に記載のメモリデバイス。
【請求項13】
前記代替コマンドデータは、前記データパケットによって格納されるデータの量を示す長さ値、前記データパケット内に含まれる前記データのための誤り検出または訂正コード、および、前記データパケットの送信者を認証するためのセキュリティ値のグループから選択されるいずれかを含む、
請求項１２に記載のメモリデバイス。
請求項１２に記載のメモリデバイス。
【請求項14】
前記データバスは、前記メモリデバイスから読み出し専用出力データを提供する単方向である、
請求項９に記載のメモリデバイス。
請求項９に記載のメモリデバイス。
【請求項15】
前記代替コマンドデータは、プログラムコマンド、ターゲットアドレスおよびプログラムするためのデータを備える、
請求項９に記載のメモリデバイス。
請求項９に記載のメモリデバイス。
【請求項16】
メモリデバイスおよびメモリコントローラ回路を備えるシステムであって、
前記メモリデバイスは、単方向のコマンドアドレス（ＣＡ）バス、データバスおよびクロックを受信するように構成されるクロック入力を有するインタフェースを含み、
前記メモリコントローラ回路は、
デフォルト動作モードでは、
前記ＣＡバス上で受信されるコマンドデータを、第１の標準に従ってデコードし、
モードエンターコマンドを前記第１の標準に従ってデコードすることに応答して、前記メモリデバイスを代替管理モードに入れ、
前記代替管理モードでは、
前記ＣＡバス上で代替コマンドデータを受信し、
前記ＣＡバス上でコマンド実行指示を受信することに応答して、前記代替コマンドデータをデコードし、代替コマンドを実行する、
ように構成され、
前記第１の標準は、少なくとも１つの読み出しコマンドを含み、前記少なくとも１つの読み出しコマンドは、少なくとも１つのメモリセルアレイ内に格納される読み出しデータを前記データバス上で、前記クロックに対してダブルデータレートで出力し、
少なくとも１つの代替コマンドは、書き込みコマンドを含み、前記書き込みコマンドは、データを前記少なくとも１つのメモリセルアレイ内に書き込み、前記書き込みデータは、前記クロックに対してシングルデータレートで前記ＣＡバス上で受信される、
システム。
前記メモリデバイスは、単方向のコマンドアドレス（ＣＡ）バス、データバスおよびクロックを受信するように構成されるクロック入力を有するインタフェースを含み、
前記メモリコントローラ回路は、
デフォルト動作モードでは、
前記ＣＡバス上で受信されるコマンドデータを、第１の標準に従ってデコードし、
モードエンターコマンドを前記第１の標準に従ってデコードすることに応答して、前記メモリデバイスを代替管理モードに入れ、
前記代替管理モードでは、
前記ＣＡバス上で代替コマンドデータを受信し、
前記ＣＡバス上でコマンド実行指示を受信することに応答して、前記代替コマンドデータをデコードし、代替コマンドを実行する、
ように構成され、
前記第１の標準は、少なくとも１つの読み出しコマンドを含み、前記少なくとも１つの読み出しコマンドは、少なくとも１つのメモリセルアレイ内に格納される読み出しデータを前記データバス上で、前記クロックに対してダブルデータレートで出力し、
少なくとも１つの代替コマンドは、書き込みコマンドを含み、前記書き込みコマンドは、データを前記少なくとも１つのメモリセルアレイ内に書き込み、前記書き込みデータは、前記クロックに対してシングルデータレートで前記ＣＡバス上で受信される、
システム。
【請求項17】
前記少なくとも１つのメモリセルアレイは、不揮発性メモリセルを備え、
前記書き込みコマンドは、前記ＣＡバス上で受信されるデータを前記少なくとも１つのメモリセルアレイ内にプログラムするように構成される、
請求項１６に記載のシステム。
前記書き込みコマンドは、前記ＣＡバス上で受信されるデータを前記少なくとも１つのメモリセルアレイ内にプログラムするように構成される、
請求項１６に記載のシステム。
【請求項18】
前記少なくとも１つの代替コマンドは、
前記ＣＡバス上で受信される書き込みデータを前記メモリデバイスのレジスタ内に書き込むように構成されるレジスタ書き込みコマンドと、
前記メモリデバイスのレジスタ内に格納されるデータを前記データバス上で出力するように構成されるレジスタ読み出しコマンドと、
をさらに含み、
前記メモリデバイスの前記レジスタは、前記少なくとも１つのメモリアレイと異なる、
請求項１６に記載のシステム。
前記ＣＡバス上で受信される書き込みデータを前記メモリデバイスのレジスタ内に書き込むように構成されるレジスタ書き込みコマンドと、
前記メモリデバイスのレジスタ内に格納されるデータを前記データバス上で出力するように構成されるレジスタ読み出しコマンドと、
をさらに含み、
前記メモリデバイスの前記レジスタは、前記少なくとも１つのメモリアレイと異なる、
請求項１６に記載のシステム。
【請求項19】
前記システムは、前記少なくとも１つのメモリセルアレイと異なる複数のレジスタをさらに含み、
前記少なくとも１つのメモリセルアレイは、不揮発性メモリセルを備え、
前記代替管理モードでは、前記メモリコントローラ回路は、
前記第１の標準に従ってデコードされるレジスタ書き込みコマンドを実行し、代替プログラムコマンドおよび書き込みデータを前記レジスタ内に格納し、
第２の標準に従って代替書き込みコマンドをデコードし、前記書き込みデータを前記不揮発性メモリセル内にプログラムする、
ようにさらに構成される、
請求項１６に記載のシステム。
前記少なくとも１つのメモリセルアレイは、不揮発性メモリセルを備え、
前記代替管理モードでは、前記メモリコントローラ回路は、
前記第１の標準に従ってデコードされるレジスタ書き込みコマンドを実行し、代替プログラムコマンドおよび書き込みデータを前記レジスタ内に格納し、
第２の標準に従って代替書き込みコマンドをデコードし、前記書き込みデータを前記不揮発性メモリセル内にプログラムする、
ようにさらに構成される、
請求項１６に記載のシステム。
【請求項20】
前記システムは、前記少なくとも１つのメモリセルアレイと異なるパケットバッファ回路をさらに含み、
前記少なくとも１つのメモリセルアレイは、不揮発性メモリセルを備え、
前記代替管理モードでは、前記メモリコントローラ回路は、
前記インタフェースで受信されるパケットデータを前記パケットバッファ回路内に格納し、
前記格納されたパケットデータを解析し、代替書き込みコマンドおよび書き込みデータを決定し、
第２の標準に従って代替書き込みコマンドをデコードし、前記書き込みデータを前記不揮発性メモリセル内にプログラムする、
ようにさらに構成される、
請求項１６に記載のシステム。
前記少なくとも１つのメモリセルアレイは、不揮発性メモリセルを備え、
前記代替管理モードでは、前記メモリコントローラ回路は、
前記インタフェースで受信されるパケットデータを前記パケットバッファ回路内に格納し、
前記格納されたパケットデータを解析し、代替書き込みコマンドおよび書き込みデータを決定し、
第２の標準に従って代替書き込みコマンドをデコードし、前記書き込みデータを前記不揮発性メモリセル内にプログラムする、
ようにさらに構成される、
請求項１６に記載のシステム。
【請求項21】
前記パケットバッファ回路は、揮発性メモリセルを備える。
請求項２０に記載のシステム。
請求項２０に記載のシステム。
【請求項22】
前記第１の標準は、ダブルデータレート（ＤＤＲ）標準と互換性を有し、
前記システムは、メモリバスにより前記メモリデバイスに結合されたホストデバイスをさらに含み、前記ホストデバイスは、シリアルインタフェース標準と同じ機能を提供する代替コマンドデータを生成するように構成される、
請求項１６に記載のシステム。
前記システムは、メモリバスにより前記メモリデバイスに結合されたホストデバイスをさらに含み、前記ホストデバイスは、シリアルインタフェース標準と同じ機能を提供する代替コマンドデータを生成するように構成される、
請求項１６に記載のシステム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、概して、メモリデバイスおよびシステムに関するものであり、特には、コマンド－アドレスバスおよびデータバスを有するメモリデバイスおよびシステムに関するものである。
【背景技術】
【0002】
いくつかのメモリデバイスアプリケーションには、不揮発性ならびに高速のアクセス速度、特に読み出しアクセスの要求がある。ＪＥＤＥＣ標準ＪＥＳＤ２０９－４Ｄ（すなわち、ＬＰＤＤＲ４）に記載されるもののような高速のインタフェースが存在するが、この種のインタフェースは、多くの不揮発性メモリ（ＮＶＭ）動作をサポートしない。この種の要求に対処するために、メモリデバイスは、２つのインタフェースを含むことができる。単なる一例として、従来のＮＶＭデバイスは、ＬＰＤＤＲ４互換のインタフェースに加えて、確立したＮＶＭシリアルインタフェース（例えば、シリアル・ペリフェラル・インタフェース、ＳＰＩ）を含むことができる。この種のデュアルインタフェース装置は、ＬＰＤＤＲ４インタフェースを介して高速の読み出し動作を可能にするとともに、ＳＰＩインタフェースを通じたＮＶＭ動作（例えば、プログラム、消去、読み出し、シリアル・フラッシュ・ディスカバリー・プロトコル（ＳＦＤＰ：Ｓｅｒｉａｌ Ｆｌａｓｈ Ｄｉｓｃｏｖｅｒｙ Ｐｒｏｔｏｃｏｌ）レジスタアクセス、セキュア・シリコン・レジスタ（ＳＳＲ）アクセス）もまた可能にする。
【0003】
ＪＥＤＥＣ標準ＪＥＳＤ２０９－２Ｆ（すなわち、ＬＰＤＤＲ２）は、既存のアレイ領域をメモリデバイス内のターゲットレジスタにオーバラップするメモリアドレスを用いることができる「オーバレイウィンドウ」を使用可能にする能力を含む。したがって、書き込みデータがこの種のオーバレイウィンドウに書き込まれるとき、書き込みデータは、例えば、モードレジスタにリダイレクト可能である。しかしながら、ＬＰＤＤＲ２／４インタフェースを通じた書き込み動作は、読み出し動作または書き込み動作の前に読み出し／書き込み訓練を必要とする。この種の読み出し／書き込み訓練は、書き込み訓練を含むことができる。書き込み訓練は、一定量の時間（例えば、＞２００ｍｓ）を必要とする。この種の書き込み訓練時間の関与は、バスが比較的短い期間内に利用できることが必要なアプリケーションと互換性を有さない。多くの可能な例のうちの２つとして、コントローラ・エリア・ネットワーク（ＣＡＮ）バスのいくつかのバージョンは、バスが５０ｍｓ以内に動作可能になることを必要としうるし、いくつかのＩＥＥＥ８０２．１１標準（すなわち、イーサネット）は、バスが２００ｍｓ未満で動作することを必要としうる。したがって、比較的短い時間で、最初にデータをメモリデバイスから読み出しまたはメモリデバイスに書き込む（例えば、プログラムする）必要がある場合、従来のＬＰＤＤＲ４のみのデバイスは適切ではない。
【0004】
デュアルインタフェースのメモリデバイス（例えば、ＬＰＤＤＲ２／４およびＳＰＩ）は、この種の高速のブートの要件を満たすことができるが、この種のメモリデバイスは、欠点がないわけではない。ホストおよびデュアルインタフェースのメモリデバイスを備えるシステムは、２つのバス、２つのコントローラおよび２つのメモリマッピングを含まなければならない。２つのバスは、単一インタフェースのメモリデバイスより多くのインタフェースピンを必要としうる。２つのコントローラは、論理回路を収容するための有益なデバイス面積を必要としうるし、異なるインタフェースを通じて受信されるコマンド（すなわち、２つの異なる標準のコマンド）を実行するための２つの別々のソフトウェアスタックを必要としうる。コマンドアドレスフォーマットが２つの標準の間で変化しうるので、２つのメモリマッピングが生じうる。
【0005】
高速の初期応答（すなわち、ブート）システムの要求を満たすと同時に、高速のインタフェース速度を有するメモリデバイスを提供するいくつかの方法に到達することが望ましい。
【発明の概要】
【課題を解決するための手段】
【0006】
実施形態は、インタフェースおよびメモリコントローラ回路を有するメモリデバイスを含むことができる。インタフェースは、単方向のコマンドアドレス（ＣＡ）バスおよびデータバスを含むことができる。メモリコントローラ回路は、コマンドデータがＣＡバス上で受信され、第１の標準に従ってデコードされるデフォルト動作モードを有することができる。モードエンターコマンドをデコードすることに応答して、メモリデバイスを代替管理モードに入れることができる。代替管理モードでは、代替コマンドデータは、ＣＡバス上で受信可能である。コマンド実行指示に応答して、代替コマンドデータは、第２の標準に従ってデコードされ、代替コマンドを実行することができる。ＣＡバス上で受信されるモードイグジットコマンドを、第１の標準に従ってデコードすることに応答して、メモリデバイスをデフォルトモードに戻すことができる。対応する方法および装置も開示される。
【0007】
いくつかの実施形態では、ＣＡバス上では、書き込みまたは読み出し動作が発生することができるが、データバス上では、読み出し動作は発生することができるが、書き込み動作は発生することができない。
【図面の簡単な説明】
【0008】
【図1】一実施形態に従うメモリデバイスのブロック図である。
【図2】一実施形態に従うメモリデバイス動作を示すタイミング図である。
【図3A】他の実施形態に従うメモリデバイスのブロック図である。
【図3B】一実施形態に従って、メモリデバイスアドレス空間を示す図である。
【図4】実施形態に従うメモリデバイス動作の状態図である。
【図5】一実施形態に従って、代替管理モードに入るメモリデバイスを示すタイミング図である。
【図6A】実施形態に従って、メモリデバイスを代替管理モードに入れることができる可能なＬＰＤＤＲ４フォーマットコマンドを示す図である。
【図6B】実施形態に従って、メモリデバイスを代替管理モードに入れることができる可能なＬＰＤＤＲ４フォーマットコマンドを示す図である。
【図6C】実施形態に従って、メモリデバイスを代替管理モードに入れることができる可能なＬＰＤＤＲ４フォーマットコマンドを示す図である。
【図6D】実施形態に従って、メモリデバイスを代替管理モードに入れることができる可能なＬＰＤＤＲ４フォーマットコマンドを示す図である。
【図6E】実施形態に従って、メモリデバイスを代替管理モードに入れることができる可能なＬＰＤＤＲ４フォーマットコマンドを示す図である。
【図7】実施形態に従って、メモリデバイスを代替管理モードに入れることができる可能なＬＰＤＤＲ４コマンドを示す図である。
【図8】一実施形態に従って、コマンドアドレス（ＣＡ）バスを介して受信される代替コマンドデータを示すタイミング図である。
【図9】一実施形態に従って、ＣＡバスを介してデータパケットとして受信される代替コマンドデータを示すタイミング図である。
【図10】オーバレイ状態を利用してコマンドデータをメモリデバイスのレジスタに書き込む従来のシステムの図である。
【図11】一実施形態に従うシステムおよび動作の図である。
【図12】他の実施形態に従うシステムおよび動作の図である。
【図13】さらなる実施形態に従うシステムおよび動作の図である。
【図14】さらなる実施形態に従うシステムおよび動作の図である。
【図15】実施形態に従う、メモリデバイス内の代替コマンドデータの処理を示す図である。
【図16】実施形態に従う、メモリデバイス内の代替コマンドデータの処理を示す図である。
【図17】実施形態に従う、メモリデバイス内の代替コマンドデータの処理を示す図である。
【図18】実施形態に従う、メモリデバイス内のプログラムデータの処理を示す図である。
【図19】実施形態内に含むことができるメモリセルアレイの図である。
【図20】一実施形態に従う集積回路デバイスの図である。
【図21】一実施形態に従うホストデバイスのブロック図である。
【図22】実施形態に従う自動車システムの図である。
【図23】一実施形態に従う方法のフロー図である。
【図24】他の実施形態に従う方法のフロー図である。
【図25】さらなる実施形態に従う方法のフロー図である。
【図26】他の実施形態に従う方法のフロー図である。
【図27】他の実施形態に従う方法のフロー図である。
【発明を実施するための形態】
【0009】
実施形態は、メモリ記憶場所に対する高速アクセス（例えば、読み出し）を可能にする、既存の標準に従う単一のインタフェースを有するメモリデバイスを提供することができる。インタフェースを通じた所定の入力に応答して、メモリデバイスを代替制御モードに入れることができる。代替制御モードでは、追加の能力（すなわち、既存の標準によってサポートされない能力）は、インタフェースで入力にマップ可能である。
【0010】
いくつかの実施形態において、既存のインタフェースは、１つまたは複数のＬＰＤＤＲ標準（例えば、ＬＰＤＤＲ２／４）と互換性を有することができ、代替制御モードでは、追加の能力は、ＬＰＤＤＲ入力にマップされるシリアルインタフェースコマンド（例えば、ＳＰＩ）とすることができる。この種の構成により、ＮＶＭデバイスは、１つのインタフェースを通じてＬＰＤＤＲ機能およびシリアルポートアクセス機能を提供することができる。
【0011】
いくつかの実施形態では、代替制御モードにおけるアクセスは、データ（ＤＱ）バスの書き込み訓練を必要とすることなく実行可能な書き込み動作を含むことができ、したがって、デバイスが高速のブート時間要件を満たすことを可能にする。いくつかの実施形態では、書き込みデータは、ＣＡバス上で受信可能であるが、データバス上では受信されない。
【0012】
いくつかの実施形態では、追加の機能は、任意の適切なメモリおよび／またはＣＡバス上のレジスタ動作により、既存のインタフェースにマップ可能である。いくつかの実施形態では、これは、既存の標準と互換性を有するモードレジスタトランザクションを用いることを含むことができる。インタフェース（例えば、ＬＰＤＤＲ４）のための既存の基準は、トランザクションを定義済みのレジスタアドレス空間にマップすることができる。実施形態によれば、追加モードレジスタを追加することができ（すなわち、標準によって定義されるものを超え）、この種の追加モードレジスタは、追加の能力においてアクセス可能である。
【0013】
いくつかの実施形態では、インタフェースは、ＬＰＤＤＲ４標準と互換性を有することができる。ホストシステムは、代替制御モードに入るための任意の適切な方法を用いることができ、任意の適切な方法は、（メモリセルアレイ内の有効な位置でなくてもよい）所定のアドレスに対する読み出しコマンド、多目的コマンド（ＭＰＣ）、モードレジスタ書き込み（ＭＲＷ）コマンドまたはモードレジスタ読み出し（ＭＲＲ）コマンドさえも含むが、これらに限定されるものではない。
【0014】
いくつかの実施形態において、メモリデバイスが代替制御モードにあるとき、モードレジスタ空間を別の目的に利用し（ｒｅｐｕｒｐｏｓｅ）、埋め込み動作において用いられる追加レジスタにアクセスすることができる。この種の拡張モードレジスタは、レガシーＳＰＩトランザクションおよび／またはパケットベースプロトコルのようなコマンドベースのプロトコルを実施することができる。代替制御モードでは、標準（レガシー）のＭＰＣ／ＭＲＲ／ＭＲＷ動作を使用不能にし、ＭＰＣ／ＭＲＲ／ＭＲＷ機能を用いて任意の適切なメモリおよび／またはレジスタアクセスも実行する。メモリデバイスが代替制御モードから出るとき、この種の標準（レガシー）のＭＰＣ／ＭＲＲ／ＭＲＷ動作を再び使用可能にすることができる。
【0015】
記載されている実施形態では、類似のアイテムは、同一の参照符号であるが、その第１の桁が図面番号に対応する参照符号によって参照される。
【0016】
図１は、一実施形態に従うメモリデバイス１００のブロック図である。メモリデバイス１００は、インタフェース１０２、コントローラ回路１０４および１つまたは複数のメモリセルアレイ１０６を含むことができる。インタフェース１０２は、単方向のＣＡバス、クロック（ＣＬＫ）入力および双方向のデータバス（ＤＱ）を含むことができる。ＣＡバスおよびＤＱバスの両方は、複数のビットバスとすることができる。メモリセルアレイ１０６は、不揮発性メモリセル、揮発性メモリセルおよびそれらの組み合わせを含む、データを格納するためのメモリセルを含むことができる。
【0017】
コントローラ回路１０４は、デフォルトモード１０８および代替モード１１０を含む、メモリデバイス１００の動作を制御することができる。メモリデバイス１００は、デフォルトモード１０８で動作を開始することができる。デフォルトモード１０８では、コントローラ回路は、ＣＡバス上で受信されるコマンドおよびアドレスデータをデフォルト標準に従ってデコードし、メモリセルアレイ１０６へのアクセスを可能にすることができる。しかしながら、デフォルト標準に従ってデコードされる特定のコマンドは、メモリデバイスを代替動作モード１１０に入れることができる。
【0018】
代替モード１１０では、インタフェース１０２で受信されるコマンドおよびアドレスデータは、デフォルト標準と異なる第２の標準に従ってデコード可能である。代替モード１１０の結果として、デフォルトモードと異なる方法でコマンドデータを受信および格納することができる。さらに、さまざまなメモリアクセス機能のためのコマンドビット値は、デフォルトモードと異なることができる。いくつかの実施形態において、代替モード１１０では、データ（例えば、書き込みデータ）は、ＤＱバス上ではなくＣＡバス上で転送可能である。追加的にまたは代替的に、代替モードでは、コマンドデータは、デフォルトモードとは異なって（例えば、特定のレジスタまたはバッファ内に）格納可能である。代替モードの間、コントローラ回路１０４は、デフォルト標準に従ってコマンドアドレスデータのデコードを継続することができ、特定のコマンドの受信に応答して、メモリデバイスをデフォルト動作モードに戻すことができる。
【0019】
デフォルトモード１０８の間、コントローラ回路１０４は、第２の標準に従うデコードを使用不能にすることができる点に留意されたい。
【0020】
いくつかの実施形態では、第１の標準は、パラレルデータインタフェースに対応することができ、第２の標準は、他のインタフェースまたは標準の機能を提供することができる。いくつかの実施形態では、これは、シリアルデータインタフェースの機能とすることができる。第１または第２の標準は、コマンド値および対応するデータを識別することができ、また、この種のコマンドが処理される方法を識別することができる。第１または第２の標準は、標準組織によって公表される標準でもよいし、または、当該標準でなくてもよい。例えば、第１の標準は、ＬＰＤＤＲ４標準のようなＤＤＲ標準とすることができる。
【0021】
このようにして、１つまたは複数のコマンドの動作によって、メモリデバイス１００は、デフォルト動作モードから代替動作モードに切り替わることができ、代替動作モードでは、異なるタイプの通信チャネルを同じインタフェース上でメモリデバイスに提供することができる。
【0022】
図２Ａおよび図２Ｂは、実施形態に従うさまざまなメモリデバイス動作を示すタイミング図である。図２Ａおよび図２Ｂは、タイミングクロック（ＣＬＫ）、単方向のＣＡバス（ＣＡ）およびデータバス（ＤＱ）のための波形を示す。
【0023】
図２Ａは、代替モードによりコマンドおよびデータ値がＣＡバス上で受信可能になる動作を示す。図２Ａを参照すると、時間ｔ０の前に、メモリデバイスが第１の標準（標準１）に従ってコマンドアドレスデータをデコードする第１の動作モードにあると仮定される。
【0024】
時間ｔ０で、コマンドは、ＣＡバス上で受信可能である。コマンドは、コマンドのタイプを示すビット値ならびにコマンドがどのように実行されるかを特定する他のビット（すなわち、引数、アドレス）を含むことができる。この種のコマンドおよび関連付けられたデータは、第１の標準に従ってデコードされ、代替モードへの切り替えを示す。応答して、メモリデバイスは、第２の標準（標準２）に従って受信されるデータをデコードすることができる、異なる通信チャネルを可能にする代替モードに入ることができる。
【0025】
時間ｔ１で、一旦メモリデバイスが代替モードにあるならば、メモリデバイスは、ＣＡバス上で代替コマンドデータを受信することができる。代替コマンドデータは、代替コマンドを示すビット値ならびに関連付けられたデータを含むことができる点に留意されたい。例えば、代替コマンドが（例えば、アレイまたはレジスタへの）書き込み動作である場合、書き込みデータを含むことができる。図示した実施形態において、この種のデータは、ＤＱバス上では提供されない点に留意されたい。代替コマンドは、第２の標準に従ってデコードされ、実行されるメモリデバイス動作のタイプを決定することができる。図示の実施形態では、代替コマンドおよび任意の関連付けられたデータは、シングルデータレートで受信可能である（例えば、パラレルデータビットセットは、ＣＡバス上の１ＣＬＫサイクルにつき１回受信される）。いくつかの実施形態では、ＤＱバスは、メモリデバイスから出力データを提供するが、メモリデバイスのための入力データを受信しない単方向のバスとすることができる。
【0026】
時間ｔ２で、他のコマンドは、ＣＡバス上で受信可能である。この種のコマンドは、第１の標準に従ってデコードされ、代替モードから出ることを示すことができる。応答して、メモリデバイスは、第１の動作モードに戻ることができる。これは、代替モードにおいて提供される代替通信経路を使用不能にすることができる。すなわち、受信される値は、もはや、第２の標準に従って処理されない。
【0027】
このようにして、メモリデバイスを代替モードに入れることができ、代替モードでは、（引数および／またはデータを有する）コマンドは、ＣＡバス上で受信可能であり、代替標準に従ってデコード可能である。
【0028】
図２Ｂは、データ書き込みが、代替モードではＣＡバス上で書き込みデータを受信すること、および、第１のモードではＤＱバス上で読み出しデータを提供することを含むことができる動作を示す。図２Ｂは、全体的に図２Ａに記載されている動作に続くことができるが、以下の点で異なることができる。
【0029】
時間ｔ１で、一旦メモリデバイスが代替モードにあるならば、メモリデバイスは、ＣＡバス上で代替コマンドを受信することができ、代替コマンドは、代替プロトコルに従って、対応する書き込みアドレスおよび書き込みデータを有する書き込みコマンドにデコードされる。この種の代替書き込みコマンドおよび書き込みデータは、シングルデータレート（ＳＤＲ）で受信可能である。書き込みコマンドの結果として、書き込みデータをメモリデバイスに書き込むことができる。
【0030】
時間ｔ２で、メモリデバイスは、代替モードから出る。
【0031】
時間ｔ３で、一旦メモリデバイスが第１のモードに戻るならば、メモリデバイスは、ＣＡバス上でコマンドを受信することができ、コマンドは、対応する読み出しアドレスを有する読み出しコマンドとして第１の標準に従ってデコードされる。
【0032】
時間ｔ４で、読み出しコマンドに応答して、読み出しデータは、ＤＱバス上で出力可能である。図示の実施形態では、この種の読み出しデータは、ダブルデータレート（ＤＤＲ）で出力可能である。
【0033】
このようにして、メモリデバイスは、第１のモードから代替モードに切り替え可能であり、代替モードでは、書き込み動作（例えば、書き込みコマンドおよび書き込みデータ）は、ＣＡバス上でタイミングクロックに対してシングルデータレートで発生することができる。第１のモードでは、読み出し動作は、ＣＡバスで受信される読み出しコマンドにより発生することができ、読み出しデータは、ＤＱバス上で、タイミングクロックに対してダブルデータレートで出力される。
【0034】
図３Ａは、他の実施形態に従うメモリデバイス３００のブロック図である。メモリデバイス３００は、ＬＰＤＤＲ４インタフェース（ＩＦ）３０２、コントローラ回路３０４、不揮発性メモリセルアレイ３０６およびレジスタ３１２を有する不揮発性メモリデバイス３００とすることができる。ＬＰＤＤＲ４ ＩＦ３０２は、ＪＥＤＥＣ標準ＪＥＳＤ２０９－４Ｄと互換性を有する入力／出力（ＩＯ）を有することができる。この種のＩＯは、相補クロック入力（ＣＫ＿ｔ、ＣＫ＿ｃ）、クロックイネーブル入力（ＣＫＥ）、チップセレクト入力（ＣＳ）、ＣＡバス（ＣＡ［５：０］）、相補データストローブ（ＤＱＳ＿ｔ、ＤＱＳ＿ｃ）、データバスＤＱおよびデータマスク／反転ＩＯ（ＤＭＩ）を含むことができるが、これらに限定されるものではない。
【0035】
コントローラ回路３０４は、ＬＰＤＤＲ４標準に従って、ＬＰＤＤＲ４ ＩＦ３０２を通じたトランザクションを処理することができる。しかしながら、加えて、コントローラ回路３０４はまた、代替モード３１０を含むことができ、代替モード３１０では、ＬＰＤＤＲ４ ＩＦ３０２を通じて受信されるデータ値は、いくつかの実施形態において、ＳＰＩ標準の機能を提供することができる第２の標準３１４に従ってデコード可能である。すなわち、受信データのビット値は、異なる標準のコマンドとして（すなわち、ＬＰＤＤＲ４コマンドではなく）デコード可能である。任意の適切な方法で、コントローラ回路３０４を代替モードに入れることができ、任意の適切な方法は、本願明細書において記載される特定のＬＰＤＤＲ４タイプコマンドおよび均等物を含むが、これらに限定されるものではない。
【0036】
レジスタ３１２は、モードレジスタなどと、代替動作モードでデータを受信するために用いられる追加レジスタと、を含むことができる。いくつかの実施形態では、レジスタ３１２は、ＬＰＤＤＲ４標準と互換性を有するモードレジスタを含むことができる。
【0037】
不揮発性アレイ３０６は、電力がない場合にデータを格納することができる１つまたは複数のメモリセルアレイを含むことができる。書き込み動作は、メモリセルをプログラミングすることを含むことができる。不揮発性メモリセルは、電荷蓄積（例えば、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＥＥＰＲＯＭ）、強誘電体、磁気抵抗、相変化および電界の印加による酸化還元に依存するものを含む任意の適切な技術を含むことができる。メモリセルアレイは、ＮＯＲタイプおよびＮＡＮＤタイプを含む任意の適切な組織を有することができる。
【0038】
このようにして、不揮発性メモリデバイスは、ＬＰＤＤＲ４コマンドならびに代替モードが使用可能にされるとき代替コマンドを実行することができるＬＰＤＤＲ４互換のインタフェースを含むことができる。いくつかの実施形態では、この種の代替コマンドは、他の標準（例えば、ＳＰＩ）の機能を提供することができる。
【0039】
図３Ｂは、図３Ａと同様の、一実施形態のためのデバイスアドレス空間３１６を示す図である。デバイスアドレス空間３１６は、アレイ読み出しおよび書き込み動作によってアクセス可能なメモリアレイ領域３１６－０、識別レジスタ３１６－１、シリアル・フラッシュ・ディスカバラブル・パラメータ（ＳＦＤＰ：Ｓｅｒｉａｌ Ｆｌａｓｈ Ｄｉｓｃｏｖｅｒａｂｌｅ Ｐａｒａｍｅｔｅｒ）レジスタ３１６－２、セキュア・シリコン・レジスタ（ＳＳＲ：Ｓｅｃｕｒｅ Ｓｉｌｉｃｏｎ Ｒｅｇｉｓｔｅｒ）３１６－３およびモードレジスタ３１６－４を含むことができる。
【0040】
実施形態によれば、メモリアクセスおよび／またはレジスタアクセスは、メモリデバイスを代替モードに入れることができる。メモリアクセスおよび／またはレジスタアクセスはまた、代替モードからメモリデバイスを出すことができる。図示の実施形態では、メモリアレイアドレス空間３１６－０にアドレス指定されるＬＰＤＤＲ４読み出しコマンド（３１８－０）は、格納されたデータを読み出すことができる。加えて、モードスイッチアドレス空間３１６－０ａに対するＬＰＤＤＲ４アレイ読み出しおよび／または書き込みコマンド（３１８－１）の結果として、メモリデバイスは、代替モードに入る／代替モードから出ることができる。同様に、ＬＰＤＤＲ４レジスタ読み出しおよび／または書き込みコマンド（３１８－２）の結果として、メモリデバイスは、代替モードに入る／代替モードから出ることができる。
【0041】
図３Ｂを依然として参照すると、デバイスが代替モードにあるとき、ＬＰＤＤＲ４インタフェースを通じて受信される代替書き込み（例えば、プログラム）コマンド３１８－３によって、アレイ位置に書き込むことができる。この種の代替書き込みコマンドは、ＳＰＩ書き込みコマンドと同じ機能を提供することができる。代替モードでは、レジスタ（３１６－１、３１６－２、３１６－３および３１６－４）は、ＬＰＤＤＲ４インタフェースを通じて受信されるコマンド内に埋め込まれる代替レジスタ読み出し／書き込みコマンド３１８－４によってアクセス可能である。いくつかの実施形態では、代替レジスタ読み出し／書き込みによってアクセスされるレジスタ空間は、ＬＰＤＤＲ４レジスタ読み出し／書き込みによってアクセスされるものより大きくなることができる点に留意されたい。
【0042】
このようにして、メモリデバイスアドレス空間の部分は、メモリデバイスが代替動作モードに入ることおよび代替動作モードから出ることを可能にする、第１の標準と互換性を有するコマンド専用とすることができる。代替動作モードでは、メモリデバイス動作は、第２の標準と同じ機能を提供するコマンドによって制御可能である。
【0043】
このようにして、第２の標準（例えば、ＳＰＩ）の機能は、既存の第１の標準基盤を用いて、第１の標準（例えば、ＬＰＤＤＲ４）のインタフェースにマップ可能である。
【0044】
図４は、一実施形態に従うメモリデバイス動作の状態図４００である。メモリデバイス動作は、パワーオン（Ｐｏｗｅｒ Ｏｎ）またはアイドル状態（Ｉｄｌｅ）に入るためのリセット（Ｒｅｓｅｔ）を含む、第１の標準（例えば、ＬＰＤＤＲ４）と互換性を有する従来のアクションを含むことができる。アイドル状態から、メモリデバイスは、多目的コマンドを介して訓練状態（ＭＰＣ訓練４２３）、モードレジスタ書き込み（ＭＲＷ）、モードレジスタ読み出し（ＭＲＲ）状態、ＣＡバス訓練状態（ＣＡ Ｂｕｓ Ｔｒａｉｎ）に入ることができる。アクティベートコマンド（ＡＣＴ）を用いて、メモリデバイスは、バンクをアクティベートし（Ｂａｎｋ Ａｃｔｉｖｅ）、読み出し（ＬＰＤＤＲ４ Ｒｅａｄ）コマンドを実行することができる。いくつかの実施形態では、ＭＰＣ訓練は、書き込み訓練を含まなくてもよい。メモリデバイスが比較的高速の最初のパワーオン／リセット時間を有することを可能にする。
【0045】
図４を依然として参照すると、１つまたは複数の専門のコマンド４２２に応答して、メモリデバイスは、代替管理モード４２４に入ることができる（Ａｌｔ＿Ｍｏｄｅ＿Ｅｎｔｅｒ）、または、代替管理モード４２４から出ることができる（Ａｌｔ＿Ｍｏｄｅ＿Ｅｘｉｔ）。専門のコマンド４２２は、任意の適切な形をとることができ、図示した実施形態では、第１の標準と互換性を有する１つまたは複数のコマンドを含むことができ、１つまたは複数のコマンドは、特別なアレイ読み出しコマンド（ＬＰＤＤＲ４ Ｒｅａｄ）、特別なＭＲＲコマンドまたは特別なＭＲＷコマンドを含むが、これらに限定されるものではない。この種のコマンドは、さもなければ第１の標準に従って割り当てられないかまたは有効ではないアドレスおよび／または引数を伴うことを含むことができるという点で、「特別（Ｓｐｅｃｉａｌ）」となりうる。
【0046】
代替モード４２４では、メモリデバイスは、メモリデバイスが代替アクセスによって制御可能となるモード管理状態４２４－０に入ることができる。図示の実施形態では、代替アクセスは、レジスタアクセス動作４２４－２を介した代替アクセスおよび／またはパケットアクセス動作４２４－１を介した代替アクセスを含むことができる。いくつかの実施形態では、レジスタアクセス動作４２４－２は、データをメモリデバイスにおよび／またはメモリデバイスから転送する、第１の標準に従うレジスタ動作（例えば、ＭＲＷ、ＭＲＲ）を含むことができ、転送されるデータは、他の標準（例えば、ＳＰＩ）に従ってアドレスおよび／または引数を有するコマンドデータを含む。いくつかの実施形態では、パケットアクセス動作４２４－１は、パケットを受信し、パケットを解析し、実行される動作を決定することを含むことができる。この種のパケット処理は、他の標準（例えば、ＳＰＩ）に従って、アドレスおよび／または引数を有するコマンドデータを決定することができる。
【0047】
このようにして、メモリデバイスは、インタフェースを通じて専門のコマンドを受信すると、代替管理状態に移行するのを可能にする論理を含むことができる。代替管理状態において、メモリデバイス動作は、同じインタフェースを通じて受信される代替命令のセットによって制御可能である。
【0048】
図５は、ＬＰＤＤＲ４互換のメモリデバイスをどのように代替管理モードに入れることができるかを示すタイミング図である。図５は、タイミングクロック（ＣＫ＿ｔ）、チップセレクト信号（ＣＳ）、ＣＡバス（ＣＡ）、実行されるコマンドまたは動作の説明（コマンド／動作）およびデータバス（ＤＱ）のための波形を含む。
【0049】
時間ｔ１で、メモリデバイスは、デバイスを、本願明細書において記載されている代替モードまたは均等物に入れることができる「モードエンター」コマンド対（Ｃｍｄ－１／Ｃｍｄ－２）を受信することができる。いくつかの実施形態では、コマンド対（Ｃｍｄ－１／Ｃｍｄ－２）は、ＬＰＤＤＲ４フォーマットを有することができ、各コマンドは、２つのクロックサイクルを通じて受信される。
【0050】
時間ｔ３で、モードエンターコマンド（Ｃｍｄ－１／Ｃｍｄ－２）を受信した後に、メモリデバイスは、代替モードに切り替わることができ、代替通信方法／経路を用いて、アクセス（ＡＣＣＥＳＳ ＮＯＶＯ、すなわち、不揮発性へのアクセス）を可能にする。この種の代替通信は、ＣＡバス上で発生することができる。いくつかの実施形態では、いくつかの遅延（ｔｓｗ－ａｌｔ）が、モードスイッチコマンド（Ｃｍｄ－１／Ｃｍｄ－２）の受信と代替モードで動作を実行する能力との間に存在しうる。しかしながら、他の実施形態では、代替通信は、ＣＡバス上の値の連続シーケンスを含むことができる。
【0051】
オプションで、モードエンターコマンド対は、アクティベートコマンド（Ａｃｔｉｖａｔｅ１／Ａｃｔｉｖａｔｅ２）の後に生じうる。この種のオプションの構成は、時間ｔ０で発生するアクティベートコマンド（Ａｃｔｉｖａｔｅ１／Ａｃｔｉｖａｔｅ２）によって、図５に示される。いくつかの実施形態では、モードエンターコマンド（Ｃｍｄ－１／Ｃｍｄ－２）は、ＡＣＴ１／ＡＣＴ２後に最小遅延（例えば、ｔＲＣＤ）の後発行可能である。しかしながら、実施形態が先行するアクティベーションコマンドなしで代替モードに入る能力を予想するものと理解されたい。
【0052】
図５において提示されるタイミングをモードイグジットコマンド（すなわち、メモリデバイスを代替モードから出すコマンド対）のためにも同様に用いることができることも理解されたい。さらに、図５は、コマンド対により代替モードに入るかまたは代替モードから出ることを示すが、他の実施形態は、１つのコマンド（すなわち、Ｃｍｄ－１のみまたはＣｍｄ－２のみ）の受信に応答して代替モードに入ることができるおよび／または代替モードから出ることができる。
【0053】
このようにして、ＬＰＤＤＲ４コマンドを用いて、代替モードに入り、代替モードから出ることができ、代替モードでは、メモリデバイスは、同じＬＰＤＤＲ４インタフェースを介して受信される１つまたは複数の他の命令のセットによって制御可能である。
【0054】
図６Ａから図６Ｅは、代替モードに入るおよび／または代替モードから出るために用いることができるコマンド対を示す図である。コマンド対は、ＬＰＤＤＲ４フォーマットと互換性を有することができるが、現在の形で標準によって定義されない引数を含むことができる。
【0055】
図６Ａは、代替モードに入るかまたは代替モードから出るためのアレイ読み出しコマンド対を示す。さまざまなビット値「Ｈ」、「Ｌ」、「ＢＬ」、「ＡＰ」は、コマンドを読み出しコマンドとして定義することができる。「Ｖ」として示される引数ビット値は、コマンドがモードエンターコマンドまたはモードイグジットコマンドであることを示すことができる。いくつかの実施形態では、ビット値「Ｖ」は、ＬＰＤＤＲ４標準に従って、定義されていない値を提示することができるか、または、定義された値とすることができる（すなわち、既存のコマンドを置換する）。
【0056】
【0057】
図６Ｃは、代替モードに入るかまたは代替モードから出るためのモードレジスタ書き込みコマンド対を示す。さまざまなビット値「Ｈ」、「Ｌ」、「ＢＬ」、「ＡＰ」は、コマンドをモードレジスタ書き込みコマンドとして定義することができる。引数ビット値「Ｏｐ０：Ｏｐ７」は、コマンドがモードエンターコマンドまたはモードイグジットコマンドであることを示すことができる。いくつかの実施形態では、ビット値「Ｏｐ０：Ｏｐ７」は、ＬＰＤＤＲ４標準に従って、定義されていない値を提示することができるか、または、定義された値とすることができる（すなわち、既存のコマンドを置換する）。
【0058】
【0059】
【0060】
このようにして、既存の標準（例えば、ＬＰＤＤＲ４）と互換性を有するコマンドを用いて、メモリデバイスを代替動作モードに入れることができる。上述したように、いくつかの実施形態では、（コマンド対とは対照的に）単一のコマンドの結果として、メモリデバイスは、代替モードに入る／代替モードから出ることができる。
【0061】
図７は、代替モードに入るかまたは代替モードから出るために用いることができる他の可能なコマンドを示す図である。示されるコマンドは、ＬＰＤＤＲ４フォーマットと互換性を有することができるが、現在標準によって定義されないコマンド空間（ビットの組み合わせ）を占有することができる。図７に示されるコマンドのフォーマットは、図６Ａの説明から理解される。
【0062】
このようにして、未使用のコマンド空間のコマンドビットの組み合わせを用いて、代替モードに入るかまたは代替モードから出ることができる。
【0063】
図８および図９は、実施形態に従ってＣＡバス上の代替経路の通信を示すタイミング図である。図８および図９は、クロック信号（ＣＫ）、チップセレクト信号（ＣＳ）、ＣＡバス入力（ＣＡ０からＣＡ５）およびデータＩＯ（ＤＱ）のための波形を含む。いくつかの実施形態では、図８および図９の動作は、ＬＰＤＤＲ４インタフェースと互換性を有する。
【0064】
図８は、メモリデバイスがＣＡバス上で代替コマンド（および関連付けられたデータ）を受信することができる動作を示す。最初に、メモリデバイスを代替モード８２６に入れることができる。この種のアクションは、本願明細書において記載されている任意の適切なコマンド入力または均等物を含むことができる。
【0065】
代替モード８２６に入った後、代替モードデータ８２８Ａは、ＣＡバス（ＣＡ０からＣＡ５）上で受信可能である。代替モードデータ８２８Ａは、コマンドデータおよびオプションで追加データ、例えば、引数データおよび／またはアドレスデータを含むことができる。いくつかの実施形態では、代替モードデータ８２８Ａは、他の標準８３０と互換性を有することができ、ＣＡバスのために再フォーマットされる。図示の実施形態では、他の標準は、ＳＰＩ標準とすることができ、代替データ８２８Ａは、ＳＰＩコマンドビット（ＣＭＤ［０］からＣＭＤ［７］）、および、コマンドタイプに従って対応する引数またはアドレスデータを含むことができる。
【0066】
図９は、メモリデバイスがＣＡバス上でデータパケットを受信することができる動作を示す。データパケットは、任意の適切な形をとることができ、コマンドおよび関連付けられたデータを含むことができる。図９は、ＣＡバス上でのパケットデータ８３２の受信を示す。パケットデータ８３２は、コマンド値（ＯＰ［７：０］）、パケット長値（ＰＬ［１５：０］）、パケットデータ（ＰＡＣＫＥＴ ＤＡＴＡ）および、オプションで、誤り検出および／または訂正データ（ＥＣＣ）を含むことができる。この種のパケット値は、代替動作モードでは代替データ８２８ＢとしてＣＡバス上で受信可能である。
【0067】
【0068】
このようにして、代替動作モードに切り替えられるとき、メモリデバイスは、ＣＡバス上で代替コマンドデータを受信することができる。
【0069】
実施形態のさまざまな特徴をより良く理解するために、従来のオーバレイウィンドウ動作が記載されている。図１０は、ＮＶＭデバイスをオーバレイモードに入れることができる従来のＬＰＤＤＲ４システム１００１を示し、オーバレイモードでは、コマンドのようなデータ値を、ＤＱ上でのデータ書き込み動作によりＮＶＭデバイスレジスタ内に含めることができる。
【0070】
システム１００１は、ＬＰＤＤＲ４バス上で通信するホストデバイス１００３および不揮発性メモリ（ＮＶＭ）デバイス１００７を含むことができる。ホストデバイス１００３は、ＬＰＤＤＲ４ポート１００５を含むことができ、ＮＶＭデバイス１００７にＬＰＤＤＲ４互換のコマンドを発行することができる。ＮＶＭデバイス１００７は、ＬＰＤＤＲ４ポート１００９およびレジスタ１０１１を含むことができる。
【0071】
図１０は、オーバレイモードを用いてＮＶＭデバイス１００７のプログラム動作を実行することを示す。データがＤＱ上で転送されるので、ＮＶＭデバイス１００７は、最初に、読み出しおよび書き込み訓練を含むことができる訓練１０１３を受けなければならない。書き込み訓練は、コマンドのシーケンスを受信し、書き込み訓練モードに入ることを含むことができる（１０１３－０）。一旦書き込み訓練モードに入ると、ＤＱバス上で書き込みおよび読み出し動作が発生することができる（１０１３－１および１０１３－３）。この種の動作に応答して、タイミング調整を行うことができる（１０１３－２）。書き込み訓練が書き込み／読み出しおよび調整動作の複数の繰り返しを含むことができることを理解されたい（１０１３－０／１／２）。上述したように、これおよび他の書き込み訓練動作は、相当な時間（例えば、＞２００ｍｓ）を必要としうる。
【0072】
書き込み訓練が発生した後、ＮＶＭデバイス１００７は、書き込みオーバレイ状態１０２３を用いてプログラム可能である。コマンドのシーケンスは、オーバレイ状態を使用可能にすることができる（１０２３－０）。オーバレイ状態において、ＮＶＭデバイス１００７は、ホストデバイス１００３から、以下を実行するコマンドを受信することができる。ＤＱバスを介してプログラムコマンドをレジスタ１０１１－０に書き込むこと（１０２３－１）、ＤＱバスを介してアドレスデータをレジスタ１０１１－１に書き込むこと（１０２３－２）、および、ＤＱバスを介してプログラムデータを１つまたは複数のレジスタ１０１１－２に書き込むこと（１０２３－３）。次に、プログラム動作は、ＤＱを介してコマンドゴーレジスタ１０１１－３に書き込むことによって開始可能である（１０２３－４）。プログラム実行動作の後に、デバイス状態レジスタ１０１１－４は読み出され（１０２３－５）、プログラム動作の状態を決定することができる。この種の状態データは、ＤＱ上で読み出し可能である。次に、コマンドのシーケンスは、オーバレイ状態を使用不能にすることができる（１０２３－６）。
【0073】
したがって、オーバレイウィンドウ動作は、書き込み訓練を必要とし、既存のアレイアドレスにオーバラップすることができる所定のアドレスに、アレイ書き込みおよび読み出しコマンドとともにデータ値を提供する。
【0074】
図１１は、一実施形態に従うシステム１１３０および動作のブロック図である。システム１１３０は、ＬＰＤＤＲ４互換のバスによって互いに接続されているＮＶＭデバイス１１００およびホストデバイス１１３２を含むことができる。ホストデバイス１１３２は、ホストＬＰＤＤＲ４ポート１１３４を含むことができ、ホストＬＰＤＤＲ４ポート１１３４によって、ホストは、ＬＰＤＤＲ４バス上でデータをＮＶＭデバイス１１００のＬＰＤＤＲ４ポート１１３６に送信することができる。ＮＶＭデバイス１１００は、レジスタ１１３８、コマンドデコーダ１１４０およびコントローラ回路１１４２を含むことができる。ＮＶＭデバイス１１００はまた、代替管理モードでアクセス可能なＮＶ記憶場所（図示せず）を含むことができる。レジスタ１１３８は、既存のＬＰＤＤＲ４標準に従ってアクセス可能なレジスタ（すなわち、モードレジスタ）を含むことができるが、追加レジスタも含み、ＬＰＤＤＲ４標準によって指示されるものより大きいレジスタ空間を提供することができる。
【0075】
図１１は、代替管理モードに入れることができるＮＶＭデバイス１１００を示し、代替管理モードは、ＮＶＭデバイス上のレジスタ場所に対する書き込み動作によってＮＶＭデバイスを管理するための代替コマンド（すなわち、非ＬＰＤＤＲ４コマンド）を実行することができる。
【0076】
図１０の方法のような従来の方法とは異なり、代替モードの動作は、書き込み訓練なしで（１１４４）発生することができる。これは、デバイスが電源投入（例えば、ブート動作）後すぐに、高速なデータ入力を要求するアプリケーションにおいて、ＮＶＭデバイス管理動作（例えば、プログラム）を可能にすることができ、これは、書き込み訓練が必要なときには不可能となりうる。
【0077】
図示の実施形態では、ホストデバイス１１３２は、ＬＰＤＤＲ４標準に従って、ＭＲＷコマンドを発行し、ＮＶＭデバイス１１００を代替（管理）状態に入れることができる（１１４６－０）。代替状態は、ＬＰＤＤＲ４バス上で代替通信チャネルを確立することができる。代替通信チャネルによって、ＮＶＭデバイス１１００の動作は、ＬＰＤＤＲ４標準に含まれないコマンドデータによって制御可能である。
【0078】
代替ＮＶＭ制御コマンドは、ＬＰＤＤＲ４コマンドＡＣＴ１／ＡＣＴ２／ＷＲＩＴＥ１／ＣＡＳ２を含むことができるコマンドシーケンスによって発行可能であり、ＬＰＤＤＲ４コマンドＡＣＴ１／ＡＣＴ２／ＷＲＩＴＥ１／ＣＡＳ２は、専門の引数ビットを有し、代替コマンド１１４６－１を示すことができる。従来のオーバレイウィンドウ方法とは対照的に、この種のコマンドシーケンスは、ＤＱバス上のデータを伴わなくてもよい。代替コマンド１１４６－１は、多くの可能な例のうちの数例として、アレイプログラム、アレイ消去およびレジスタアクセスを含む任意の適切なＮＶＭデバイス管理コマンドを含むことができる。代替コマンドシーケンス１１４６－１に応答して、コマンド値は、ＮＶＭデバイス１１００のレジスタ１１３８－０内に格納可能である。
【0079】
図示の実施形態では、コマンドデータの後、ＬＰＤＤＲ４コマンドＡＣＴ１／ＡＣＴ２／ＷＲＩＴＥ１／ＣＡＳ２（１１４６－２）を含むことができるコマンドシーケンスを有する対応するアドレス値が提供可能である。応答して、アドレス値は、ＮＶＭデバイス１１００のレジスタ１１３８－１内に格納可能である。
【0080】
図示の実施形態では、アドレス値の後、ＬＰＤＤＲ４コマンドＡＣＴ１／ＡＣＴ２／ＷＲＩＴＥ１／ＣＡＳ２（１１４６－３）を含むことができる初期コマンドシーケンスを有する対応するデータが提供可能である。追加データは、ＷＲＩＴＥ１／ＣＡＳ２コマンドの後に提供可能である。この種のデータは、ＣＡバス、ＤＱバスまたはそれらの組み合わせ上で提供可能である。応答して、データ値は、ＮＶＭデバイス１１００の１つまたは複数のレジスタ１１３８－２内に格納可能である。データは、いくつかの代替コマンド（例えば、アレイプログラム、レジスタ書き込み）を伴うことができるが、他の代替コマンドは、付随するデータ（例えば、アレイ読み出し、レジスタ読み出し）を含むことができる。
【0081】
図示の実施形態では、代替コマンドの実行は、コマンド実行指示によって開始可能である。コマンド実行指示は、任意の適切な形をとることができ、図１１は、ＬＰＤＤＲ４コマンドＡＣＴ１／ＡＣＴ２／ＷＲＩＴＥ１／ＣＡＳ２（１１４６－４）を含むことができるコマンドシーケンスを含む。この種のシーケンスの結果として、「コマンドゴー」値は、ＮＶＭデバイス１１００のレジスタ１１３８－３内に格納可能である。
【0082】
コマンドゴー値がレジスタ１１３８－３内に書き込まれることに応答して、コマンドデコーダ１１４０は、割り込み１１４８－０を生成することができる。割り込み１１４８－０に応答して、コントローラ回路１１４２は、レジスタ１１３８－０から１１３８－２にアクセスし、示された代替コマンドを呼び出し（１１４８－１）、代替コマンドを実行することができる。
【0083】
代替コマンドの実行の後、コントローラ回路１１４２は、代替コマンドの実行の結果を示すことができる状態値をレジスタ１１３８－４内で生成することができる。その後、この種の状態データを、ＬＰＤＤＲ４コマンドＡＣＴ１／ＡＣＴ２／ＲＥＡＤ１／ＣＡＳ２（１１４６－５）を含むことができるコマンドシーケンスにより、ＮＶＭデバイス１１００から取り込むことができる。いくつかの実施形態では、この種の状態データは、ＤＱバス上で転送可能である。
【0084】
すべての所望の代替コマンド動作が実行されるとき、ＭＲＷコマンドにより代替状態から出ることができる（１１４６－６）。次に、ＮＶＭデバイス１１００は、ＬＰＤＤＲ４標準に従って、ホストから受信されるコマンドを解釈することができる。
【0085】
このようにして、標準化されたインタフェースを通じてＮＶＭデバイスと通信するホストを有するシステムは、標準によってカバーされないＮＶＭデバイス管理機能を実行するための代替通信経路を使用可能にすることができる。この種の動作は、データバスの書き込み訓練なしで実行可能である。
【0086】
図１２は、他の実施形態に従うシステム１２３０および動作のブロック図である。システム１２３０は、図１１のものと同様のアイテムを含むことができる。図１２は、ＮＶＭデバイスがアドレス指定可能な場所１２５０－０から１２５０－３で受信データ値を格納することができるバッファ１２５０を含むことができるという点で、図１１と異なることができる。この種の場所は、ＮＶＭデバイス１２００のＮＶＭ記憶場所と異なる。バッファ１２５０は、ＮＶＭデバイス１２００の主記憶より高速の読み出しおよび書き込み速度を提供するメモリ回路により形成可能であり、単なる一例として、例えば、ＳＲＡＭである。
【0087】
図１２は、代替管理モードに入れることができるＮＶＭデバイス１２００を示し、ＮＶＭデバイス１２００は、ＮＶＭデバイスを管理するための代替コマンドを含むことができるパケットデータを受信する。
【0088】
図１１の場合のように、代替モードの動作は、書き込み訓練なしで（１２４４）発生することができ、ホストデバイス１２３２は、ＭＲＷコマンドを発行し、ＮＶＭデバイス１２００を代替状態に入れることができる（１２４６－０）。
【0089】
一旦代替状態に入ると、ホストデバイス１２３２は、ＬＰＤＤＲ４コマンドＡＣＴ１／ＡＣＴ２／ＷＲＩＴＥ１／ＣＡＳ２（１２５２－０）を含むことができるコマンドシーケンスを有するデータパケット伝送を示すことができる。この種のコマンドシーケンスは、パケットのサイズ（ＰＫＴ ＬＥＮ）を含む、パケット通信を示すことができる引数値を含むことができる。応答して、パケット機能は、ＮＶＭデバイス１２００のレジスタ１２３８－０ａ内に格納可能である。
【0090】
パケットデータ書き込み表示の後、ＬＰＤＤＲ４互換のコマンドＡＣＴ１／ＡＣＴ２／ＷＲＩＴＥ１／ＣＡＳ２（１２５２－１）とすることができるコマンドのシーケンスを有するパケットデータは、ホストデバイス１２３２によって提供可能である。応答して、パケットデータは、ＮＶＭデバイス１１００のバッファ１２５０内に格納可能である。パケットデータは、ＮＶＭデバイスのための代替コマンドを実行するためのデータを含むことができ、図示した実施形態において、コマンド、アドレスおよびデータを含むことができる。
【0091】
レジスタ１２３８－０ａ内のパケット表示および／またはバッファ１２５０内のパケットデータの受信に応答して、コマンドデコーダ１２４０は、割り込み１２４８－０を生成することができる。割り込み１２４８－０に応答して、コントローラ回路１２４２は、バッファ１２５０内に格納されるパケットデータを解析し、代替コマンドおよび対応する値（例えば、アドレスおよびデータ）を決定することができる。この種の解析は、バッファ１２５０内の特定のアドレスにアクセスすることを含むことができる。この種のアドレスは、予め決定可能であるか、または、レジスタ１２３８－０ａ内のパケットデータによって示すことができる。パケットデータを解析することから、コントローラ回路１２４２は、示されたコマンドを呼び出し（１２４８－１）、代替コマンドを実行することができる。
【0092】
代替コマンドの実行の後、コントローラ回路１２４２は、レジスタ１２３８－４内で、または、バッファ１２５０の所定のアドレス１２５０－３で状態値を生成することができる。その後、この種の状態データは、適切なレジスタまたはバッファアドレスにアドレス指定されるＬＰＤＤＲ４コマンドＡＣＴ１／ＡＣＴ２／ＲＥＡＤ１／ＣＡＳ２（１２４６－５）を含むことができるコマンドシーケンスにより、ＮＶＭデバイス１１００から取り込むことができる。いくつかの実施形態では、この種の状態データは、ＤＱバス上で転送可能である。
【0093】
すべての所望の代替コマンド動作が実行されるとき、ＭＲＷコマンドにより代替状態から出ることができる（１２４６－６）。
【0094】
このようにして、標準化されたインタフェースを通じてＮＶＭデバイスと通信するホストを有するシステムは、パケットデータを受信するための代替通信経路を使用可能にすることができ、代替通信経路は、標準によってカバーされないＮＶＭデバイス管理機能を含むことができる。この種の動作は、データバスの書き込み訓練なしで実行可能である。
【0095】
【0096】
図１３は、レジスタ書き込み動作のシーケンスを通してコマンドデータを受信するために、代替モードに入れることができるＮＶＭデバイス１３００を示す。
【0097】
図１１の場合のように、代替モードの動作は、書き込み訓練なしで（１３４４）発生することができる。ホストデバイス１３３２は、ＭＰＣを発行し、ＮＶＭデバイス１３００を代替状態に入れることができる（１３５８－０）。この種のＭＰＣは、現在のＬＰＤＤＲ４標準によって定義されない引数を有することができ、したがって、専門のＭＰＣとみなすことができる。
【0098】
一旦代替状態に入ると、ホストデバイス１３３２は、ＬＰＤＤＲ４標準に従って、ＭＲＷ動作を実行し、ＮＶＭデバイスレジスタ１３３８に代替コマンドデータをロードすることができる。図示の実施形態では、この種のアクションは、以下を含むことができる。すなわち、ＭＲＷは、レジスタ１３３８－０に代替コマンドデータ（例えば、ｏｐコード）をロードすることができ（１３５６－０）、１つまたは複数のＭＲＷは、レジスタ１３３８－１にアドレスデータ（コマンドに適している場合、例えば、アレイアドレス）をロードすることができ（１３５６－１）、１つまたは複数のＭＲＷは、レジスタ１３３８－２にデータ（コマンドに適している場合、例えば、プログラムデータ）をロードすることができる（１３５６－２）。
【0099】
図示の実施形態では、代替コマンドの実行は、ＭＲＷによって、ＮＶＭデバイス１３００の「コマンドゴー」タイプのレジスタ１３３８－３に対して開始可能である。応答して、コマンドデコーダ１３４０は、割り込み１３４８－０を生成することができ、レジスタ１３３８－０から１３３８－４内に格納される代替コマンドが実行可能である。
【0100】
代替コマンドの実行の後、コントローラ回路１３４２は、レジスタ１３３８－４内の状態値を生成することができ、状態値は、その後、モードレジスタ読み出し（ＭＲＲ）コマンドにより、ＮＶＭデバイス１３００から取り込むことができる（１３５６－４）。いくつかの実施形態では、この種の状態データは、ＤＱバス上で転送可能である。
【0101】
すべての所望の代替コマンド動作が実行されるとき、他の専門のＭＰＣにより代替状態から出ることができる（１３５８－１）。
【0102】
このようにして、標準化されたインタフェースを通じてＮＶＭデバイスと通信するホストを有するシステムは、標準によってカバーされないＮＶＭデバイス管理機能を実行するための代替通信チャネルとして、レジスタ書き込みおよび読み出し動作を用いることができる。この種の動作は、データバスの書き込み訓練なしで実行可能である。
【0103】
【0104】
図１４は、代替通信チャネルを介してレジスタ書き込み動作のシーケンスを通してデータパケットを受信するために、代替モードに入れることができるＮＶＭデバイス１４００を示す。この種のデータパケットは、ＮＶＭ動作を実行するための代替コマンドデータを含むことができる。
【0105】
図１１の場合のように、代替モードの動作は、書き込み訓練なしで（１４４４）発生することができる。図１３の場合のように、ホストデバイス１４３２は、特別なＭＰＣを発行し（１４５８－０）、ＮＶＭデバイス１４００を代替状態に入れることができる。
【0106】
一旦代替状態に入ると、ホストデバイス１４３２はＬＰＤＤＲ４標準に従って、ＭＲＷ動作のシーケンスを実行し、データパケットをＮＶＭデバイス１４００内のバッファ１４５０に転送することができる。バッファ１４５０内のデータパケットは、バッファアドレスでアクセス可能なさまざまな値を有することができる。図示の実施形態では、この種のデータは、アドレス１４５０－０ａでのパケット書き込み指示およびパケット長と、アドレス１４５０－０ｂでの代替コマンドと、アドレス１４５０－１でのアドレスデータ（コマンドに適している場合）と、アドレス１４５０－２での対応するデータ（コマンドに適している場合）と、を含むことができる。
【0107】
データパケットの受信に応答して、コマンドデコーダ１４４０は、割り込み１４４８－０を生成することができ、パケットデータは、解析可能であり、バッファ１４５０内に格納される代替コマンドが実行可能である。
【0108】
代替コマンドの実行の後、コントローラ回路１４４２は、状態値をアドレス１４５０－３のバッファ１４５０に書き込むことができ、状態値は、その後、１つまたは複数のＭＲＲコマンドにより、ＮＶＭデバイス１４００から取り込むことができる（１４４６－５）。いくつかの実施形態では、この種の状態データは、ＤＱバス上で転送可能である。
【0109】
すべての所望の代替コマンド動作が実行されるとき、他の専門のＭＰＣにより代替状態から出ることができる（１４５８－１）。
【0110】
このようにして、標準化されたインタフェースを通じてＮＶＭデバイスと通信するホストを有するシステムは、代替デバイス管理コマンドによりデータパケットを転送するための代替通信チャネルとして、レジスタ書き込みおよび読み出し動作を用いることができる。この種の動作は、データバスの書き込み訓練なしで実行可能である。
【0111】
本願明細書における実施形態は、ランダムにアドレス指定可能な場所を含むパケットを格納するためのバッファを開示するが、代替実施形態は、記憶順序（例えば、ＦＩＦＯ、ＬＩＦＯ）を用いてデータのタイプ（例えば、コマンド、アドレス、データ）を決定することができるバッファを含むことができる。
【0112】
図１５から図１７は、さまざまな実施形態に従う、メモリデバイス内の代替コマンドデータの処理を示す。図１５から図１７は、対応するアクセス回路１５６６－０から１５６６－３を有するバンク１５０６－０から１５０６－３、代替コマンド記憶回路１５３８／５０、コントローラ回路１５４２、データＩＯ経路１５７０およびＤＤＲインタフェース１５３６を含むことができるメモリデバイス１５００を示す。各バンク（１５０６－０から１５０６－３）は、不揮発性および／または揮発性メモリセルを含む１つまたは複数のメモリセルアレイを含むことができる。アクセス回路（１５６６－０から１５６６－３）は、バンク（１５０６－０から１５０６－３）へのアクセスを可能にすることができ、行／列デコーダおよびさまざまな他の回路（例えば、検知／書き込み増幅器、プログラム／消去回路）を含むことができる。
【0113】
コントローラ回路１５４２は、第１のデコード機能１５４０および第２のデコード機能１５１４を含むことができる。第１のデコード機能１５４０は、１つの標準（例えば、ＬＰＤＤＲ４）に従って、コマンドデータをデコードすることができ、一方、第２のデコード機能１５１４は、第２の標準（例えば、ＳＰＩ）に従ってコマンドデータをデコードすることができ、このことは、「埋め込み動作」とみなすことができる。記憶回路１５３８／５０は、代替コマンドデータを受信し、格納することができる。代替コマンドデータは、埋め込み動作のためとすることができる。記憶回路１５３８／５０は、レジスタおよび／またはバッファを含む任意の適切な形をとることができる。データＩＯ経路１５７０は、ＤＱバスとバンク（１５０６－０から１５０６－３）と記憶回路１５３８／５０との間のデータ経路を提供することができる。
【0114】
【0115】
図１５は、（１）において、ＣＡバス（ＣＡ）上でのコマンドアドレスデータの受信を示す。（２）において、受信コマンド－アドレスデータは、第１のデコード機能１５４０によってデコードされ、代替コマンドデータ１５６８を記憶回路１５３８／５０内に格納することができる。この種の動作は、任意の適切な形をとることができ、レジスタ書き込み動作または専門のアレイ書き込み動作を含むが、これらに限定されるものではない。代替コマンドデータ１５６８は、コマンドおよび関連付けられた値（例えば、アドレス、データ）を含むことができる。代替コマンドデータ１５６８は、任意の適切なフォーマットを有することができ、分離した値（コマンド、アドレス、データ）または解析されなければならない連続した値（パケット）を含む。
【0116】
図１６は、（３）において、第２のデコード機能１５１４が記憶回路１５３８／５０にアクセスし、代替コマンドデータ１５６８をデコードすることを示す。この種の代替デコードは、レジスタにアクセスし、値を引き出すこと、および／または、バッファ内に格納されるデータを解析し、値を引き出すことを含むことができる。（４）において、この種のデコードに応答して、コントローラ１５２４は、代替コマンド（例えば、アレイプログラム、レジスタ書き込み、アレイ読み出し、レジスタ読み出し）を実行することができるアレイ／レジスタアクセス制御信号を生成することができる。
【0117】
このようにして、メモリデバイスは、１つの標準に従ってコマンドを受信し、その結果、代替コマンドデータを格納することができる。その後、この種の代替コマンドデータは、第２の標準に従ってデコードされ、メモリデバイスにおいて動作を実行することができる。
【0118】
図１７は、さらなる実施形態に従うメモリデバイスの代替コマンドデータの処理を示す。図１７は、図１５のものと同様のメモリデバイス１５００を示す。図１７は、代替コマンドデータが記憶回路内に格納されず、むしろＣＡバスから「オンザフライで」デコードされるという点で、図１５のものと異なることができる。
【0119】
図１７は、（１）において、ＣＡバス上でのコマンドアドレスデータの受信を示す。しかしながら、この種のコマンド－アドレスデータは、代替コマンドデータを含まない。むしろ、この種のコマンド－アドレスデータは、コントローラ回路１５４２が第２の標準に従って受信データのデコードを開始するように構成することができる。（２）において、代替コマンドデータ１５６８は、ＣＡバス上で受信可能である。この種の代替コマンドデータ１５６８は、図１６を参照して記載されているように、第２のデコード機能１５１４によってデコード可能である。
【0120】
このようにして、メモリデバイスは、１つの標準に従ってコマンドを受信し、コマンド－アドレスバス上での代替コマンドデータが第２の標準に従ってデコードされることを可能にするモードに入れ、メモリデバイスにおいて動作を実行することができる。
【0121】
図１８Ａおよび図１８Ｂは、実施形態に従うメモリデバイス内のプログラムデータの処理を示す。図１８Ａ／Ｂは、図１５のものと同様のメモリデバイス１５００を示す。しかしながら、バンク（１５０６－０から１５０６－３）は、不揮発性メモリセルを含むものと理解されたい。
【0122】
図１８Ａは、代替コマンドが記憶回路内に以前に格納された書き込みデータ１８７２をどのようにバンク１５０６－０のメモリセル内にプログラムすることができるかについて示す。図１８Ａの動作は、プログラム動作が生じるかを決定するために、代替コマンドデータをデコードする動作に続くことができる。例えば、図１８Ａの動作は、図１６に示される動作に続くことができる。この種の以前の動作の結果として、書き込みデータ１８７２は、記憶回路１５３８／５０内に格納されている。この種の書き込みデータは、レジスタのシーケンスで格納可能であるかまたはバッファ内に格納されるデータパケット内のフィールドとして含まれうる。
【0123】
第２のデコード動作１５１４は、アクセス信号を生成することができ、アクセス信号により、書き込みデータ１８７２は、代替コマンドデータ（図示せず）によって示されるアドレスでプログラムされる。
【0124】
図１８Ｂは、代替プログラム書き込みデータ１８７２がどのようにＣＡバス上で受信され、バンク１５０６－０のメモリセル内に格納されたかを示す。図１８Ｂの動作は、代替コマンドデータをオンザフライでデコードした動作に続くことができる。例えば、図１８Ｂの動作は、図１７に示される動作に続くことができる。第２のデコード動作１５１４は、アクセス信号を生成し、ＣＡバス上に到着している書き込みデータ１８７２が、代替コマンドデータ（図示せず）によって示されるアドレスでプログラムされるのを可能にすることができる。
【0125】
このようにして、代替コマンドデータ（埋め込み動作）を用いて、メモリデバイスの不揮発性メモリセル内にデータをプログラムすることができる。
【0126】
実施形態は、任意の適切なメモリセルアレイ構造を含むことができるが、いくつかの実施形態は、１－トランジスタ（１Ｔ）ＮＯＲタイプアレイを含むことができる。図１９Ａは、実施形態内に含むことができる１ＴのＮＯＲアレイ１９０６Ａの概略図である。アレイ１９０６Ａは、行および列に配置されるメモリセル（１つが１９７４－０として示される）を含むことができ、同じ行のメモリセルは、同じワードライン（１つが１９７４－１として示される）に接続され、同じ列のメモリセルは、同じビットライン（１つが１９７４－２として示される）に接続されている。いくつかの実施形態では、メモリセル（１９７４－０）は、単一のトランジスタ構造により形成可能であり、コントロールゲートとチャネルとの間に電荷蓄積構造１９７６を有する。電荷蓄積構造１９７６は、１つまたは複数のビットのデータを電荷として蓄積することができる（電荷の欠如を含む）。電荷蓄積構造１９７６は、フローティングゲート、電荷蓄積誘電体（例えば、リプレイスメントゲート）またはこれらの組み合わせを含むがこれらに限定されない任意の適切な形をとることができる。
【0127】
実施形態は、不揮発性メモリセルを含むことができるが、実施形態はまた、任意の適切な揮発性のアレイ構造または揮発性メモリセルタイプを含むこともできる。図１９Ｂは、実施形態内に含むことができる可能な揮発性メモリセルアレイの概略図である。図１９Ｂは、アレイ１９０６Ｂを示し、アレイ１９０６Ｂは、行および列に配置され、１つまたは複数のビットライン（例えば、１９７４－２）およびワードライン（例えば、１９７４－１）に接続されている揮発性メモリセル（１つが１９７４－０Ｖとして示される）を含むことができる。揮発性メモリセルは、ＤＲＡＭセル１９７４－０Ｖ１および／またはＳＲＡＭセル１９７４－０Ｖ２を含むがこれらに限定されない任意の適切な形をとることができる。ＳＲＡＭセル１９７４－０Ｖ２は、４－トランジスタ（４Ｔ）、６Ｔおよび／または８Ｔのバリエーションを含むが、これらに限定されるものではない。
【0128】
もちろん、他の実施形態は、他の任意の適切な揮発性または不揮発性のセルタイプおよび／またはアレイアーキテクチャを含むことができる。
【0129】
実施形態は、ホストデバイスと連動して動作するメモリデバイスを備えるシステムを含むことができるが、実施形態はまた、スタンドアロンのメモリデバイスを含むことができる。この種のデバイスは、２つの標準（例えば、ＬＰＤＤＲ４およびＳＰＩ）に従うメモリデバイス動作を提供することができるが、１つの標準（例えば、ＬＰＤＤＲ４）のみに従うインタフェースを含むこともできる。これは、所望の特徴を有するが、ピン数が減少した（例えば、ＳＰＩインタフェースなし）メモリデバイスを提供することができる。この種の実施形態は、図２０に示される。
【0130】
図２０は、パッケージされたメモリデバイス２０００を斜視上面図で示す。メモリデバイス２０００は、本願明細書において記載されているもののいずれかまたは均等物の形をとることができる。いくつかの実施形態では、メモリデバイス２０００は、単一の集積回路ダイを含むことができる。メモリデバイス２０００は、多くの物理的接続（例えば、ピン）を含むことができ、１つが２０７８として示される。
【0131】
このようにして、メモリデバイスは、２つの異なる標準（例えば、ＳＰＩおよびＬＰＤＤＲ４）に従う機能を提供することができるが、比較的少ないピン数のために１つのタイプの標準（ＬＰＤＤＲ４）のみのための接続を含むこともできる。
【0132】
図２１は、一実施形態に従うホストデバイス２１３２のブロック図である。ホストデバイス２１３２は、メモリデバイスを制御するための任意の適切な機能（例えば、アレイ読み出し、アレイ書き込み、レジスタ読み出し、レジスタ書き込み）を、他の標準（例えば、ＬＰＤＤＲ４）のコマンドシーケンス内に埋め込むことによって、動作が２つの異なる標準に従って実行されることを可能にすることができる。ホストデバイス２１３２は、ＬＰＤＤＲ４インタフェース２１３４、第１のコマンド符合化機能２１８０および第２のコマンド符合化機能２１８２を含むことができる。この種のコマンド符号化機能２１８０／８２は、プロセッサ実行命令、カスタム論理、プログラマブル論理またはこれらの組み合わせを含むが、これらに限定されるものではない任意の適切な方法で実施可能である。
【0133】
第１の符合化機能２１８０は、第１の標準（ＬＰＤＤＲ４）に従って、コマンドを符合化することができる。第１の符合化機能２１８０は、従来の方法で、メモリアクセス要求（アレイ読み出し、アレイ書き込み、レジスタ読み出し、レジスタ書き込み）を、メモリアクセスコマンドに符合化することができる。加えて、第１の符合化機能２１８０は、代替モード２１８０－０に入り、代替モード２１８０－０から出るための要求を符合化することができる。この種の要求は、本願明細書において記載されているもののいずれかまたは均等物の形をとることができ、特別なＭＲＷコマンド、特別なＭＲＲコマンド、特別なアレイ読み出しまたはアレイ書き込みコマンドまたはＭＰＣを含む。この種のコマンドは、第１の標準に従って、コマンドに対応しない追加データ（引数、アドレス）を含むことができるという点で、特別となりうる。
【0134】
第２の符号化機能２１８２は、第２の標準２１８２－０に従うコマンドを、第１の標準と互換性を有するフォーマットに符合化することができる。いくつかの実施形態では、この種の符号化は、既存の標準（例えば、ＳＰＩ）の機能を提供することができる。例えば、この種のフォーマットは、第２の標準に従って、コマンド内に含まれるビット値（例えば、モードレジスタ書き込みコマンド内のビット値）とすることができる。
【0135】
このようにして、ホストデバイスは、１つの標準のコマンドを、他の標準のコマンドに埋め込むことができる（埋め込み動作を提供する）。
【0136】
図２２を参照すると、一実施形態に従う自動車システム２２３０が図面に示される。自動車システム２２３０は、多数のサブシステム（２つが２２３０－０および２２３０－１として示される）を有することができる。サブシステム２２３０－０／１は、１つまたは複数のメモリデバイスと通信するホストデバイス（例えば、ＣＰＵサブシステム）により動作することができる。この種のサブシステム２２３０－０／１は、電子制御ユニット（ＥＣＵ）および／または先進運転支援システム（ＡＤＡＳ）を含むことができる。しかしながら、他の実施形態では、この種のサブシステムは、多数の可能な例のうちの２つとして、ダッシュボードディスプレイ／制御サブシステムおよび／または情報エンターテイメントサブシステムを含むことができる。
【0137】
サブシステム２２３０－０／１は、本願明細書において記載されている埋め込み機能または均等物を用いてメモリデバイスにアクセスすることができるホストデバイスを含むことができる。いくつかの実施形態では、この種のメモリデバイスは、ＬＰＤＤＲ４バス上でホストデバイスによってアクセスされる不揮発性メモリデバイスとすることができる。埋め込み機能は、ＳＰＩ互換のプログラム機能のような不揮発性メモリ機能を含むことができる。実施形態によれば、この種の埋め込み機能は、書き込み訓練を必要とすることなく実行可能であり、例えば、ＣＡＮ（およびＣＡＮに類似の）バスによって必要な、パワーオンタイミング要件に対する高速応答を可能にする。
【0138】
このようにして、自動車システムは、不揮発性メモリデバイスからの高速のブート能力を有することができる。
【0139】
さまざまなデバイスおよびシステムが開示された方法を有するが、以下、フロー図を参照して追加の方法が記載されている。この種の方法は、命令、カスタム論理、プログラマブル論理およびこれらの組み合わせを実行するプロセッサによって実行可能である。この種の方法は、本願明細書において記載されているさまざまなデバイスおよび均等物によって実行可能である。
【0140】
図２３は、一実施形態に従う埋め込み動作を提供するための方法２３９０を示す。方法２３９０は、メモリインタフェースの単方向のＣＡバス上でコマンドを受信することを含むことができる。受信コマンドは、第１の標準に従ってデコード可能である（２３９０－０）。デコードされたコマンドが代替モードを示さない場合（２３９０－１においてＮ）、コマンドは、第１の標準に従って実行可能である（２３９０－２）。
【0141】
デコードされたコマンドが代替モードを示す場合（２９３０－１においてＹ）、１つまたは複数の代替コマンドを受信し、格納することができる（２３９０－３）。この種のアクションは、対応するデータ（例えば、引数、アドレス）を有する代替コマンドを格納することを含むことができる。代替コマンドは、第２の標準に従ってデコードされ、実行可能である（２３９０－４）。この種のアクションは、任意の付随するデータを含む記憶場所から代替コマンドにアクセスすることを含むことができる。
【0142】
方法２３９０は、メモリインタフェースのＣＡバス上でコマンドを受信することを含むことができる。受信コマンドは、第１の標準に従ってデコード可能である（２３９０－５）。デコードされたコマンドが代替モードから出ることを示さない場合（２３９０－６においてＮ）、方法２３９０は、代替コマンドの受信および実行を継続することができる（２３９０－３に戻る）。
【0143】
デコードされたコマンドが代替モードから出ることを示す場合（２３９０－６においてＹ）、方法は、ＣＡバス上でコマンドを受信することに戻ることができる（２３９０－０）。
【0144】
このようにして、第１の標準によるコマンドは、デバイスを代替モードに入れることができ、代替モードでは、第２の標準に従って代替コマンドをデコードすることができる。
【0145】
図２４は、さらなる実施形態に従う埋め込み動作を提供するための方法２４９０を示す。方法２４９０は、図２３のものと同様のアクションを含むことができる。方法２４９０は、代替コマンドを受信すること（２４９０－３Ａ）が、ＣＡバス上で代替コマンドを受信すること（２４９０－３０）、および／または、メモリインタフェースの双方向のデータバス上で代替コマンドを受信すること（２４９０－３１）を含むことができるという点で、図２３の方法と異なることができる。
【0146】
このようにして、第１の標準によるコマンドは、デバイスを代替モードに入れることができ、代替モードでは、単方向のＣＡバスまたは双方向のＤＱバス上で受信される代替コマンドを、第２の標準に従って格納することができる。
【0147】
図２５は、他の実施形態に従う埋め込み動作を提供するための方法２５９０を示す。方法２５９０は、図２３のものと同様のアクションを含むことができる。方法２５９０は、代替コマンドを受信することが、コマンドのシーケンスとして第１の標準に従って代替コマンドを受信することを含むことができるという点で、図２３の方法と異なることができる（２５９０－３Ａ）。この種のアクションは、第１の標準に従って、コマンド内に埋め込まれている代替コマンドビット値（および任意の関連付けられたデータ）（例えば、第１の標準コマンドの引数ビット）を受信することを含むことができる。
【0148】
この種の代替コマンド値は、レジスタ内に格納可能である（２５９０－３Ｂ）。この種のレジスタは、第１の標準に従ってアクセス可能なレジスタ、および／または、第１の標準において用いられないが、代替モードにおいて用いられる追加レジスタを含むことができる。
【0149】
このようにして、第２の標準に従うコマンドを、第１の標準に従うコマンド内に含むことができる。
【0150】
図２６は、他の実施形態に従う埋め込み動作を提供するための方法２６９０を示す。方法２６９０は、図２３のものと同様のアクションを含むことができる。方法２６９０は、一旦第１の標準コマンドが代替モードを示すならば（２６９０－１においてＹ）、方法２６９０は、メモリインタフェース上でデータパケットを受信することができる（２６９０－７Ａ）という点で、図２３の方法と異なることができる。この種のアクションは、パケットデータをＣＡバスおよび／またはＤＱバス上で受信することを含むことができる。受信パケットデータは、バッファ内に格納可能である（２６９０－７Ｂ）。この種のアクションは、パケットデータをバッファ書き込み動作のシーケンスによりバッファ内に格納すること、または、パケットをレジスタ書き込みトランザクションのシーケンスによりレジスタ内に格納することを含むことができる。
【0151】
格納されたパケットデータは、解析され、代替コマンドを決定することができる（２６９０－７Ｃ）。この種のアクションは、格納されたデータのタイプ（コマンド、引数、アドレス、データ）を示す記憶場所により、格納されたパケットデータにアクセスすることを含むことができる。
【0152】
このようにして、第１の標準によるコマンドは、デバイスを代替モードに入れることができ、代替モードでは、代替コマンドデータを含むデータパケットを受信することができる。
【0153】
図２７は、一実施形態に従うコマンド処理方法の図２７９０である。図２７は、ホストデバイス２７３２およびメモリデバイス２７００のためのアクションを示す。方法２７９０は、メモリデバイスの電源投入、リセット、ウェイクまたは類似のアクションを含むことができる（２７９０－１０）。この種のアクションは、メモリデバイスが電力、コマンドまたは所定の信号を受信することを含むことができる（２７９０－１０）。メモリデバイスは、ＣＡバス訓練および読み出し訓練（例えば、Ｒｅａｄ－ＤＱ訓練）を実行することができる（２７９０－１１）。しかしながら、メモリデバイス２７００は、書き込み訓練を実行しない（２７９０－１２）。したがって、メモリデバイス２７００は、書き込み訓練に関係する時間を消費する必要なくアクセスのための準備ができている。
【0154】
ホストデバイス２７３２は、さまざまな動作を実行することができる（２７９０－１３）。この種のアクションは、メモリデバイス２７００に対する書き込み動作ではないシステム要求に応答して、ＬＰＤＤＲ４互換のコマンドを生成することを含むことができる。書き込み動作要求を受信することに応答して（２７９０－１４においてＹ）、ホストデバイスは、ＬＰＤＤＲ４コマンドによりメモリデバイスを代替モードに入れることができる（２７９０－１５）。この種のアクションは、代替モードを示す引数を有する任意の適切なＬＰＤＤＲ４コマンドを含むことができ、任意の適切なＬＰＤＤＲ４コマンドは、特別なアレイ読み出し（Ｒｅａｄ ＡＤＤｘ）、特別なアレイ書き込み（Ｗｒｉｔｅ ＡＤＤｘ）、ＭＰＣ、ＭＲＷまたはＭＲＲを含むが、これらに限定されるものではない（２７９０－１５Ａ）。
【0155】
ホストデバイス２７３２は、代替書き込みコマンドを生成することができる（２７９０－１６）。この種の代替コマンドは、ＬＰＤＤＲ４標準と互換性を有さないコマンドとすることができる。単なる一例として、この種のコマンドは、ＳＰＩプログラムコマンドに均等である。ホストデバイス２７３２は、代替コマンド（および任意の関連付けられたデータ）をフォーマットすることができる（２７９０－１７）。この種のアクションは、１つまたは複数のＬＰＤＤＲ４コマンド（例えば、ＬＰＤＤＲ４コマンドの引数）（２７９０－１７Ａ）内、または、データパケット（２７９０－１７Ｂ）内の代替コマンド（および関連付けられたデータ）のためのビット値を含むことができる。
【0156】
ホストデバイス２７３２は、ＣＡバス上でシングルデータレートでＬＰＤＤＲ４コマンドにより代替コマンドデータを送信することができる（２７９０－１８）。
【0157】
メモリデバイス２７００は、代替コマンドデータを受信し、格納することができる（２７９０－１９）。この種のアクションは、代替コマンドデータをレジスタ（２７９０－１９Ａ）内またはパケットバッファ（２７９０－１９Ｂ）内に格納することを含むことができる。一旦格納されると、代替コマンドデータは、第２の（すなわち、ＬＰＤＤＲ４ではない）標準に従ってデコードされ（２７９０－２０）、プログラムコマンドを引き出すことができる。この種のアクションは、どのレジスタがどのデータを格納するかについての知識を用いて、レジスタにアクセスすることを含むことができる（２７９０－２０Ａ）。この種のアクションはまた、受信パケットデータを解析することを含むことができる（２７２０－２０Ｂ）。
【0158】
代替コマンドをデコードするとすぐに、書き込みデータは、代替コマンドによって示されるアドレスでアレイ内にプログラム可能である（２７９０－２１）。この種のプログラム動作の結果に従って、書き込み状態レジスタを設定することができる（２７９０－２２）。この種のレジスタは、ホストデバイスによって読み出し可能である（図示せず）。
【0159】
方法２７９０はまた、読み出し動作要求に対する応答を示す。いくつかの実施形態では、この種の読み出し要求は、代替モードから出るホストからのＬＰＤＤＲ４コマンドの後に生じることができる（図示せず）。
【0160】
読み出し動作要求が受信される場合（２７９０－２３においてＹ）、ホスト２７３２は、ＣＡバス上でＬＰＤＤＲ４読み出しコマンドを送信することができる（２７９０－２４）。この種の読み出しコマンドは、読み出しアドレスを含むことができる。メモリデバイス２７００は、ＬＰＤＤＲ４コマンドをデコードすることができる（２７９０－２５）。データは、読み出しコマンドによって示されるアドレスでアレイから読み出し可能であり、この種の読み出しデータは、ＤＱバス上でダブルデータレートでドライブ可能である（２７９０－２６）。この種の読み出しデータは、ホストデバイスによって受信可能である（２７９０－２７）。この種の読み出し動作の結果に従って、読み出し状態レジスタを設定することができる（２７９０－２８）。この種のレジスタは、ホストデバイスによって読み出し可能である（図示せず）。
【0161】
このようにして、ホストデバイス２７３２は、ＬＰＤＤＲ４コマンド内に非ＬＰＤＤＲ４プログラムコマンドを埋め込むことができ、この種のプログラムコマンドをＣＡバス上でメモリデバイス２７００に送信することができる。メモリデバイス２７００は、プログラムコマンドをデコードし、プログラム動作を実行することができる。
【0162】
実施形態は、メモリデバイスのデフォルトモードでは、単方向のＣＡ上で受信されるコマンドデータが、第１の標準に従ってデコード可能な方法を含むことができる。第１のデコード標準に従ってモードエンターコマンドをデコードすることに応答して、メモリデバイスを代替管理モードに入れることができる。代替管理モードでは、代替コマンドデータは、ＣＡバス上で受信可能である。ＣＡバス上でコマンド実行指示を受信することに応答して、代替コマンドデータは、第２の標準に従ってデコードされ、代替コマンドを実行することができる。ＣＡバス上で受信されるモードイグジットコマンドを、第１の標準に従ってデコードすることに応答して、メモリデバイスは、デフォルトモードに戻ることができる。ＣＡバスおよびデータバスは、複数のパラレル入力接続を含むことができる。
【0163】
実施形態は、少なくとも１つの不揮発性メモリセルアレイと、複数のＣＡ入力を備える単方向のＣＡバス、複数のデータ入力／出力（ＩＯ）を備えるデータバスおよびタイミングクロック入力を含むインタフェースと、を有するメモリデバイスを含むことができる。メモリデバイスは、メモリコントローラ回路をさらに含むことができ、メモリコントローラ回路は、デフォルト動作モードでは、ＣＡバス上で受信されるコマンドデータを、第１の標準に従ってデコードし、第１の標準に従ってモードエンターコマンドをデコードすることに応答して、メモリデバイスを代替管理モードに入れるように構成される。代替管理モードでは、メモリコントローラ回路は、ＣＡバスに関する代替コマンドデータを受信することができ、ＣＡバス上でコマンド実行指示を受信することに応答して、第２の標準に従って代替コマンドデータをデコードし、代替コマンドを実行することができる。ＣＡバス上で受信されるモードイグジットコマンドを、第１のコマンドデコードプロトコルに従ってデコードすることに応答して、メモリコントローラ回路は、メモリデバイスをデフォルトモードに戻すことができる。
【0164】
実施形態は、メモリデバイスを備えるシステムを含むことができ、メモリデバイスは、単方向のコマンドアドレス（ＣＡ）バスと、データバスと、クロックを受信するように構成されるクロック入力と、を有するインタフェースを含む。メモリデバイスは、メモリコントローラ回路をさらに含むことができ、メモリコントローラ回路は、デフォルト動作モードでは、ＣＡバス上で受信されるコマンドデータを、第１の標準に従ってデコードし、第１の標準に従ってモードエンターコマンドをデコードすることに応答して、メモリデバイスを代替管理モードに入れるように構成される。代替管理モードでは、メモリコントローラ回路は、ＣＡバス上で代替コマンドデータを受信することができ、ＣＡバス上でコマンド実行指示を受信することに応答して、代替コマンドデータをデコードし、代替コマンドを実行することができる。第１の標準は、少なくとも１つの読み出しコマンドを含むことができ、少なくとも１つの読み出しコマンドは、少なくとも１つのメモリセルアレイ内に格納される読み出しデータをデータバス上で、クロックに対してダブルデータレートで出力する。少なくとも１つの代替コマンドは、書き込みコマンドを含むことができ、書き込みコマンドは、データを少なくとも１つのメモリセルアレイ内に書き込み、書き込みデータは、クロックに対してシングルデータレートでＣＡバス上で受信される。
【0165】
実施形態による方法、デバイスおよびシステムは、デフォルトモードおよび代替モードの両方において、少なくとも１つのメモリセルアレイからデータを読み出すことができる。
【0166】
実施形態による方法、デバイスおよびシステムは、デフォルトモードでは、メモリデバイス構成データを構成レジスタ内に格納することを含む。代替管理モードでは、代替コマンドデータは、構成レジスタ内に格納可能である。
【0167】
実施形態による方法、デバイスおよびシステムは、デフォルトモードでは、第１のレジスタアドレス空間を有する構成レジスタを含むことができ、代替管理モードでは、構成レジスタは、第１のレジスタアドレス空間より大きい第２のレジスタアドレス空間を有する。
【0168】
実施形態による方法、デバイスおよびシステムは、代替管理モードでは、ＣＡバス上で代替コマンドデータを受信するステップを含むことができ、このステップは、書き込みデータにより不揮発性メモリセルをプログラムするように構成されるプログラムコマンド、プログラムアドレスおよびプログラムデータをＣＡバス上で受信するステップを含み、代替コマンドを実行するステップは、書き込みデータをプログラムアドレスでプログラムするステップを含む。
【0169】
実施形態による方法、デバイスおよびシステムは、代替管理モードでは、ＣＡバス上で代替コマンドデータを受信するステップを含むことができ、このステップは、ＣＡバス上でレジスタ読み出しコマンドおよびレジスタアドレスを受信するステップを含み、代替コマンドを実行するステップは、レジスタデータをレジスタアドレスに出力データとしてデータバス上で提供するステップを含む。
【0170】
実施形態による方法、デバイスおよびシステムは、代替管理モードでは、少なくとも１つのデータパケット内の代替コマンドデータを受信し、コマンド実行指示を受信することに応答して、少なくとも１つのデータパケットを解析し、代替コマンドデータにアクセスする。
【0171】
実施形態による方法、デバイスおよびシステムは、ダブルデータレート（ＤＤＲ）標準である第１の標準を含むことができ、ＤＤＲでデータバス上でデータを送信し、シングルデータレートでコマンドおよびアドレスデータを受信し、第２の標準は、少なくとも１つのシリアルライン上でコマンド、アドレスおよびデータ値を送信するシリアルバス標準の機能を有するコマンドの実行を可能にする。
【0172】
実施形態による方法、デバイスおよびシステムは、低電力ＤＤＲ標準である第１の標準およびシリアル・ペリフェラル・インタフェース標準であるシリアルバス標準を含むことができる。
【0173】
実施形態による方法、デバイスおよびシステムは、パケットバッファ回路を含むことができ、動作の代替管理モードでは、コントローラ回路は、受信されるデータパケットをパケットバッファ回路内に格納し、データパケットを解析し、代替コマンドデータを決定するように構成される。
【0174】
実施形態による方法、デバイスおよびシステムは、データパケットによって格納されるデータの量を示す長さ値、データパケット内に含まれるデータのための誤り検出または訂正コード、および、データパケットの送信者を認証するためのセキュリティ値のグループから選択されるいずれかを含む代替コマンドデータを含むことができる。
【0175】
実施形態による方法、デバイスおよびシステムは、デバイスからの出力データを提供する単方向であるデータバスを含むことができる。
【0176】
実施形態による方法、デバイスおよびシステムは、少なくとも１つのメモリセルアレイが、不揮発性メモリセルを備えること、および、書き込みコマンドがＣＡバス上で受信されるデータを少なくとも１つのメモリセルアレイ内にプログラムするように構成されることを含むことができる。
【0177】
実施形態による方法、デバイスおよびシステムは、少なくとも１つの代替コマンドを含むことができ、少なくとも１つの代替コマンドは、ＣＡバス上で受信される書き込みデータをメモリデバイスのレジスタ内に書き込むように構成されるレジスタ書き込みコマンドと、メモリデバイスのレジスタ内に格納されるデータをデータバス上で出力するように構成されるレジスタ読み出しコマンドと、を含む。メモリデバイスのレジスタは、少なくとも１つのメモリアレイと異なることができる。
【0178】
実施形態による方法、デバイスおよびシステムは、メモリセルアレイと異なる複数のレジスタを含むことができる。メモリセルアレイは、不揮発性メモリセルを備えることができる。代替管理モードでは、メモリコントローラ回路は、第１の標準に従ってデコードされるレジスタ書き込みコマンドを実行し、代替プログラムコマンドおよび書き込みデータをレジスタ内に格納し、第２の標準に従って代替書き込みコマンドをデコードし、書き込みデータを不揮発性メモリセル内にプログラムするように構成される。
【0179】
実施形態による方法、デバイスおよびシステムは、少なくとも１つのメモリセルアレイと異なるパケットバッファ回路を含むことができる。少なくとも１つのメモリセルアレイは、不揮発性メモリセルを備えることができる。代替管理モードでは、メモリコントローラ回路は、インタフェースで受信されるパケットデータをパケットバッファ回路内に格納し、格納されたパケットデータを解析し、代替書き込みコマンドおよび書き込みデータを決定し、第２の標準に従って代替書き込みコマンドをデコードし、書き込みデータを不揮発性メモリセル内にプログラムするようにさらに構成される。
【0180】
実施形態による方法、デバイスおよびシステムは、揮発性メモリセルを備えるパケットバッファ回路を含むことができる。
【0181】
実施形態による方法、デバイスおよびシステムでは、第１の標準は、ＤＤＲ標準と互換性を有し、メモリバスによりメモリデバイスに結合されたホストデバイスを含むことができる。ホストデバイスは、シリアルインタフェース標準と同じ機能を提供する代替コマンドデータを生成するように構成可能である。
【0182】
この明細書全体にわたって、「一実施形態」または「実施形態」に対する参照は、その実施形態に関連して記載されている特定の特徴、構造または特性が、本発明の少なくとも１つの実施形態に含まれることを意味するということを理解されたい。それゆえ、この明細書のさまざまな部分における「実施形態」または「一実施形態」または「代替実施形態」の２つ以上の参照が、必ずしもすべて同じ実施形態を参照しているわけではないことを強調し、認識すべきである。さらに、特定の特徴、構造または特性は、本発明の１つまたは複数の実施形態において適切に組み合わせられてもよい。
【0183】
同様に、上述した本発明の例示的な実施形態において、本発明のさまざまな特徴がさまざまな発明の態様の１つまたは複数を理解するのを支援する開示を合理化するために、時には単一の実施形態、図面またはその説明において一緒にグループ化されることを理解されたい。しかしながら、開示のこの方法は、請求項が各請求項において明示的に詳述されるものより多くの特徴を必要とするという意図を表すこととして解釈されるべきではない。むしろ、発明の態様は、単一の上述した開示の実施形態のすべての特徴より少ない。したがって、詳細な説明に続く請求項は、この詳細な説明に明示的に組み込まれ、各請求項は、本発明の別々の実施形態として単独で成立する。
【0184】
本発明は、図示の実施形態を参照して記載されてきたが、この明細書の記載は、限定的に解釈されることを意図するものではない。図示の実施形態ならびに本発明の他の実施形態のさまざまな修正および組み合わせは、明細書の記載を参照すると、当業者にとって明らかになる。それゆえ、添付の請求の範囲がこの種の任意の修正または実施形態を含むということを意図している。
【図1】
【図2】
【図3A】
【図3B】
【図4】
【図5】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【外国語明細書】