特開 2023-161861 光デバイス及びバンプ配置方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023161861

(43)【公開日】2023-11-08

(54)【発明の名称】光デバイス及びバンプ配置方法

(51)【国際特許分類】

   H01S 5/0237 20210101AFI20231031BHJP

   H01S 5/026 20060101ALI20231031BHJP

   H01S 5/024 20060101ALI20231031BHJP

【ＦＩ】

H01S5/0237

H01S5/026 618

H01S5/024

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022072472

(22)【出願日】2022-04-26

(71)【出願人】

【識別番号】309015134

【氏名又は名称】富士通オプティカルコンポーネンツ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】松本 武

【テーマコード（参考）】

5F173

【Ｆターム（参考）】

5F173AD02

5F173AD15

5F173MB02

5F173MC12

5F173MD84

5F173ME32

5F173ME44

5F173ME56

5F173MF03

5F173MF25

(57)【要約】

【課題】熱応力の影響を抑制しながら、放熱特性を確保できる光デバイス等を提供することを目的とする。
【解決手段】光デバイスは、基板側電極を有する基板と、Ｎ本（Ｎ≧１）のストライプ状の活性層及び、前記基板側電極に実装するチップ側電極を有するチップとを有する。光デバイスは、基板側電極の内、Ｎ本目の活性層と対向する接合面の両脇にＮ本目の活性層と並走されるバンプの内、全バンプの重心位置から遠い方のバンプを第１のバンプ及び重心位置から近い方のバンプを第２のバンプとする。更に、光デバイスは、第１のバンプ及び第２のバンプの少なくとも一組において、第１のバンプと接合面との間の距離が第２のバンプと接合面との間の距離に比較して長くなるように、第１のバンプ及び第２のバンプが基板側電極上に配置される。
【選択図】図６

【特許請求の範囲】

【請求項1】

基板側電極を有する基板と、
Ｎ本（Ｎ≧１）のストライプ状の活性層及び、前記基板側電極に実装するチップ側電極を有するチップとを有し、
前記基板側電極の内、前記Ｎ本目の活性層と対向する接合面の両脇に前記Ｎ本目の活性層と並走されるバンプの内、全バンプの重心位置から遠い方のバンプを第１のバンプ及び前記重心位置から近い方のバンプを第２のバンプとし、
前記第１のバンプ及び前記第２のバンプの少なくとも一組において、前記第１のバンプと前記接合面との間の距離が前記第２のバンプと前記接合面との間の距離に比較して長くなるように、前記第１のバンプ及び前記第２のバンプが前記基板側電極上に配置されることを特徴とする光デバイス。

【請求項2】

基板側電極を有する基板と、
ストライプ状の第１の活性層、前記第１の活性層と並走する第２の活性層及び、前記基板側電極に実装するチップ側電極を有するチップとを有し、
前記基板側電極の内、前記第１の活性層と対向する第１の接合面の両脇に前記第１の活性層と並走されるバンプの内、全バンプの重心位置から遠い方のバンプを第１のバンプ及び、前記重心位置から近い方のバンプを第２のバンプとし、
前記第１のバンプと前記第１の接合面との間の距離が前記第２のバンプと前記第１の接合面との間の距離に比較して長くなるように、前記第１のバンプ及び前記第２のバンプが前記基板側電極上に配置されると共に、
前記基板側電極の内、前記第２の活性層と対向する第２の接合面の両脇に前記第２の活性層と並走されるバンプの内、前記重心位置から遠い方のバンプを第４のバンプ及び、前記重心位置から近い方のバンプを第３のバンプとし、
前記第４のバンプと前記第２の接合面との間の距離が前記第３のバンプと前記第２の接合面との間の距離に比較して長くなるように、前記第３のバンプ及び前記第４のバンプが前記基板側電極に配置されることを特徴とする光デバイス。

【請求項3】

前記第１のバンプ、前記第２のバンプ、前記第３のバンプ及び前記第４のバンプが前記基板側電極上をストライプ状に並走することを特徴とする請求項２に記載の光デバイス。

【請求項4】

前記第２のバンプ及び前記第３のバンプの代わりに１本の第５のバンプとし、
前記基板側電極の内、前記第１の活性層と対向する前記第１の接合面の両脇に前記第１の活性層と並走されるバンプの内、前記重心位置から遠い方のバンプを前記第１のバンプ及び、前記重心位置から近い方のバンプを前記第５のバンプとし、
前記第１のバンプと前記第１の接合面との間の距離が前記第５のバンプと前記第１の接合面との間の距離に比較して長くなるように、前記第１のバンプ及び前記第５のバンプが前記基板側電極上に配置されると共に、
前記基板側電極の内、前記第２の活性層と対向する第２の接合面の両脇に前記第２の活性層と並走されるバンプの内、前記重心位置から遠い方のバンプを前記第４のバンプ及び、前記重心位置から近い方のバンプを前記第５のバンプとし、
前記第４のバンプと前記第２の接合面との間の距離が前記第５のバンプと前記第２の接合面との間の距離に比較して長くなるように、前記第５のバンプ及び前記第４のバンプが前記基板側電極上に配置されることを特徴とする請求項３に記載の光デバイス。

【請求項5】

前記第１のバンプ、前記第２のバンプ、前記第３のバンプ及び前記第４のバンプは、複数の分割バンプを直線状に配列することで構成することを特徴とする請求項２に記載の光デバイス。

【請求項6】

前記チップは、
前記第１の活性層の一端と前記第２の活性層の一端とを光結合する折り返し導波路を有することを特徴とする請求項２に記載の光デバイス。

【請求項7】

前記基板は、
第１の導波路と、第２の導波路とを有し、
前記基板側電極上に前記チップ側電極を実装した場合に、前記第１の導波路と前記チップ内の前記第１の活性層とを光結合すると共に、前記第２の導波路と前記チップ内の前記第２の活性層とを光結合することを特徴とする請求項２に記載の光デバイス。

【請求項8】

基板側電極を有する基板と、
Ｎ本（Ｎ≧１）のストライプ状の活性層及び、前記基板側電極に実装するチップ側電極を有するチップとを有する光デバイスのバンプ配置方法であって、
前記基板側電極の内、前記Ｎ本目の活性層と対向する接合面の両脇に前記Ｎ本目の活性層と並走されるバンプの内、全バンプの重心位置から遠い方のバンプを第１のバンプ及び前記重心位置から近い方のバンプを第２のバンプとし、
前記第１のバンプ及び前記第２のバンプの少なくとも一組において、前記第１のバンプと前記接合面との間の距離が前記第２のバンプと前記接合面との間の距離に比較して長くなるように、前記第１のバンプ及び前記第２のバンプを前記基板側電極上に配置する
処理を実行することを特徴とするバンプ配置方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光デバイス及びバンプ配置方法に関する。

【背景技術】

【0002】

近年、シリコンフォトニクスでは、小型かつ大容量トランシーバを実現する集積光デバイス技術として広く開発が進められている。シリコンフォトニクスに使用するシリコンは間接遷移型で発光効率の低い半導体材料であって、光利得媒質としては、例えば、ＩｎＰ系半導体等の化合物半導体素子である。シリコンフォトニクス基板等の光導波路を備えた基板上に、例えば、半導体レーザや半導体光増幅器等の化合物半導体素子のチップを半田バンプで接合することで、ハイブリッド集積した光デバイスが知られている。

【0003】

光導波路を備えた基板上に、化合物半導体素子の活性層を備えたチップを実装する際には、半田バンプを用いた熱圧着が一般的に用いられる。しかしながら、基板とチップとを半田バンプで接合する場合には、半田バンプからの応力が化合物半導体素子の活性層に加わることで、化合物半導体素子の特性が劣化する。また、化合物半導体素子は活性層の温度が上昇すると特性が低下するため、半田バンプを介した基板側への効率的な放熱特性が重要となる。

【0004】

図４１は、従来の光デバイスの一例を示す略断面図である。図４１に示す光デバイス１００は、搭載用溝１０１Ａを備えた基板１０１と、化合物半導体素子を内蔵したチップ１０２とを有する。基板１０１は、チップ１０２を搭載するための搭載用溝１０１Ａ内に基板側電極１０３を有する。チップ１０２は、化合物半導体素子の光導波路となるストライプ状の活性層１０４を有する。更に、チップ１０２は、基板側電極１０３の接合面に表面実装するチップ側電極１０５を有する。

【0005】

基板１０１内の基板側電極１０３とチップ１０２内のチップ側電極１０５との間を半田バンプ１０６で接合する際に、チップ１０２内の活性層１０４が対向する基板側電極１０３の接合面上にのみ半田バンプ１０６を配置することになる。そして、基板側電極１０３とチップ側電極１０５との間を半田バンプ１０６で接合することで基板１０１上にチップ１０２を実装することになる。

【0006】

従来の光デバイス１００では、チップ１０２内の活性層１０４が対向する基板側電極１０３の接合面上にのみ半田バンプ１０６を配置する。その結果、チップ側電極１０５を実装する基板側電極１０３の接合面の広い範囲で半田バンプ１０６を配置する場合に比較して、半田バンプ１０６の熱収縮による応力を抑制しながら、活性層１０４の直下にのみ、半田バンプ１０６が存在するため、効率的な放熱特性を確保できる。

【0007】

図４２は、従来の光デバイスの一例を示す略断面図である。図４２に示す光デバイス１００Ａは、搭載用溝１０１Ａを備えた基板１０１と、化合物半導体素子を内蔵したチップ１０２とを有する。基板１０１は、チップ１０２を搭載するための搭載用溝１０１Ａ内にストライプ状の２本の基板側電極１０３Ａを有する。チップ１０２は、ストライプ状の１本の活性層１０４を内蔵する。チップ１０２は、基板側電極１０３Ａの接合面に表面実装するチップ側電極１０５を有する。

【0008】

基板１０１には、チップ１０２を載置するための複数の台座１０１Ｂを有する。更に、２本の基板側電極１０３Ａは、チップ１０２内の活性層１０４が対向する搭載用溝１０１Ａの領域１０１Ｃを挟むように搭載用溝１０１Ａ内に配置されることになる。

【0009】

基板１０１は、台座１０１Ｂ上にチップ１０２を載置した状態で２本の基板側電極１０３Ａとチップ側電極１０５との間を半田バンプ１０６Ａで接合することで基板１０１上にチップ１０２を表面実装することになる。

【0010】

従来の光デバイス１００Ａでは、活性層１０４に対向する基板１０１の領域１０１Ｃ、すなわち活性層１０４直下の領域１０１Ｃを挟むように２本の基板側電極１０３Ａを搭載用溝１０１Ａ内に配置する。その結果、活性層１０４にかかる半田バンプ１０６Ａによる応力を低減できる。

【先行技術文献】

【特許文献】

【0011】

【特許文献1】特開２０１２－２２２３３６号公報

【特許文献2】特開２０１２－１５１３２４号公報

【発明の概要】

【発明が解決しようとする課題】

【0012】

しかしながら、図４１に示す従来の光デバイス１００では、放熱特性を確保できるものの、化合物半導体素子と基板１０１との熱膨張係数の違いにより生じる熱応力が、半田バンプ１０６を介して化合物半導体素子の活性層１０４に加わる。その結果、化合物半導体素子の特性が劣化してしまう。

【0013】

また、図４２に示す従来の光デバイス１００Ａでは、半田バンプ１０６Ａによる応力を低減できるものの、化合物半導体素子の活性層１０４の温度上昇による化合物半導体素子の光学特性が劣化してしまう。

【0014】

つまり、光デバイスでは、熱応力の影響を抑制しながら、放熱特性を確保できることが求められている。

【0015】

開示の技術は、かかる点に鑑みてなされたものであって、熱応力の影響を抑制しながら、放熱特性を確保できる光デバイス等を提供することを目的とする。

【課題を解決するための手段】

【0016】

本願が開示する光デバイスは、１つの態様において、基板側電極を有する基板と、Ｎ本（Ｎ≧１）のストライプ状の活性層及び、基板側電極に実装するチップ側電極を有するチップとを有する。光デバイスは、基板側電極の内、Ｎ本目の活性層と対向する接合面の両脇にＮ本目の活性層と並走されるバンプの内、全バンプの重心位置から遠い方のバンプを第１のバンプ及び重心位置から近い方のバンプを第２のバンプとする。更に、光デバイスは、第１のバンプ及び第２のバンプの少なくとも一組において、第１のバンプと接合面との間の距離が第２のバンプと接合面との間の距離に比較して長くなるように、第１のバンプ及び第２のバンプが基板側電極上に配置される。

【発明の効果】

【0017】

本願が開示する光デバイス等の１つの態様によれば、熱応力の影響を抑制しながら、放熱特性を確保できる。

【図面の簡単な説明】

【0018】

【図1】図１は、実施例１の光デバイスの一例を示す略平面図である。

【図2】図２は、基板の一例を示す略平面図である。

【図3】図３は、図２に示す基板のＡ－Ａ線の略断面図である。

【図4】図４は、チップの一例を示す略平面図である。

【図5】図５は、図４に示すチップのＢ－Ｂ線の略断面図である。

【図6】図６は、図１に示すＣ－Ｃ線の略断面図である。

【図7】図７は、実施例２の光デバイスの一例を示す略平面図である。

【図8】図８は、基板の一例を示す略平面図である。

【図9】図９は、図８に示す基板のＡ１－Ａ１線の略断面図である。

【図10】図１０は、チップの一例を示す略平面図である。

【図11】図１１は、図１０に示すチップのＢ１－Ｂ１線の略断面図である。

【図12】図１２は、図７に示すＣ１－Ｃ１線の略断面図である。

【図13】図１３は、実施例３の光デバイスの一例を示す略平面図である。

【図14】図１４は、基板の一例を示す略平面図である。

【図15】図１５は、図１４に示す基板のＡ２－Ａ２線の略断面図である。

【図16】図１６は、図１３に示すＣ２－Ｃ２線の略断面図である。

【図17】図１７は、実施例４の光デバイスの一例を示す略平面図である。

【図18】図１８は、基板の一例を示す略平面図である。

【図19】図１９は、図１８に示す基板のＡ３－Ａ３線の略断面図である。

【図20】図２０は、チップの一例を示す略平面図である。

【図21】図２１は、図２０に示すチップのＢ３－Ｂ３線の略断面図である。

【図22】図２２は、図１７に示すＣ３－Ｃ３線の略断面図である。

【図23】図２３は、実施例５の光デバイスの一例を示す略平面図である。

【図24】図２４は、基板の一例を示す略平面図である。

【図25】図２５は、図２４に示す基板のＡ４－Ａ４線の略断面図である。

【図26】図２６は、チップの一例を示す略平面図である。

【図27】図２７は、図２６に示すチップのＢ４－Ｂ４線の略断面図である。

【図28】図２８は、図２３に示すＣ４－Ｃ４線の略断面図である。

【図29】図２９は、実施例６の光デバイスの一例を示す略平面図である。

【図30】図３０は、基板の一例を示す略平面図である。

【図31】図３１は、図３０に示す基板のＡ５－Ａ５線の略断面図である。

【図32】図３２は、チップの一例を示す略平面図である。

【図33】図３３は、図３２に示すチップのＢ５－Ｂ５線の略断面図である。

【図34】図３４は、図２９に示すＣ５－Ｃ５線の略断面図である。

【図35】図３５は、実施例７の光デバイスの一例を示す略平面図である。

【図36】図３６は、基板の一例を示す略平面図である。

【図37】図３７は、図３６に示す基板のＡ６－Ａ６線の略断面図である。

【図38】図３８は、チップの一例を示す略平面図である。

【図39】図３９は、図３８に示すチップのＢ６－Ｂ６線の略断面図である。

【図40】図４０は、図３５に示すＣ６－Ｃ６線の略断面図である。

【図41】図４１は、従来の光デバイスの一例を示す略断面図である。

【図42】図４２は、従来の光デバイスの一例を示す略断面図である。

【発明を実施するための形態】

【0019】

以下、図面に基づいて、本願の開示する光デバイス等の実施例を詳細に説明する。尚、本実施例により、開示技術が限定されるものではない。また、以下に示す各実施例は、矛盾を起こさない範囲で適宜組み合わせても良い。

【実施例0020】

図１は、実施例１の光デバイス１の一例を示す略平面図である。図１に示す光デバイス１は、Ｎ本の光導波路１１を有する基板２と、Ｎ本の活性層２１を有するチップ３とを有し、基板２上にチップ３を表面実装することでＮ本の光導波路１１とＮ本の活性層２１とを光結合する。尚、Ｎ本は１本以上である。基板２は、例えば、シリコン基板である。チップ３は、例えば、半導体レーザや半導体光増幅器等のＩｎＰ系半導体等の化合物半導体素子を内蔵する。活性層２１は、化合物半導体素子のストライプ状の光導波路である。Ｎ本の光導波路１１及びＮ本の活性層２１は、同一ピッチで形成される。

【0021】

図２は、基板２の一例を示す略平面図である。図３は、図２に示す基板２のＡ－Ａ線の略断面図である。図２に示す基板２は、チップ３を搭載するための搭載用溝２Ａと、搭載用溝２Ａに搭載されたチップ３を載置する複数の台座２Ｂとを有する。台座２Ｂは、チップ３を載置する際にチップ３内の活性層２１と光導波路１１とが光結合するように光軸高さを一致させるものである。基板２内の光導波路１１は、基板２上のＳｉＯ_２の上下のクラッド層で形成するシリコン導波路である。基板２は、搭載用溝２Ａ内に形成された基板側電極１２を有する。基板側電極１２の接合面には、複数本の半田バンプ４が配置されることになる。図３に示す重心位置Ｇは、基板２の基板側電極１２上の全半田バンプ４の重心座標で算出する。重心位置Ｇは、半田バンプ４を基板側電極１２の接合面に配置する位置を決定するのに使用する。

【0022】

基板２では、Ｘ軸及びＹ軸を規定した場合、Ｎ番目の活性層２１に対向する接合面１２Ａの両脇の半田バンプ４で重心位置Ｇから遠い側の第１のバンプ４Ａの面積をＳ_ＡＮ、第１のバンプ４Ａの重心座標を（Ｘ_ＡＮ、Ｙ_ＡＮ）とする。更に、Ｎ番目の活性層２１に対向する接合面１２Ａの両脇の半田バンプ４で重心位置Ｇから近い側の第２のバンプ４Ｂの面積をＳ_ＢＮ、第２のバンプ４Ｂの重心座標を（Ｘ_ＢＮ、Ｙ_ＢＮ）とする。そして、全半田バンプ４の重心位置Ｇの座標（Ｘ_Ｇ、Ｙ_Ｇ）は、＜数１＞の通りである。

【0023】

【数1】

【0024】

重心位置Ｇから遠い側の第１のバンプ４Ａでは、チップ３と基板２との熱膨張係数の違いにより生じる熱応力が大きく、逆に重心位置Ｇから近い側の第２のバンプ４Ｂでは熱応力が小さくなる。重心位置Ｇから遠い側の第１のバンプ４Ａと活性層２１との間の距離を離すことで熱応力の影響を抑制し、重心位置Ｇから近い側の第２のバンプ４Ｂと活性層２１との間の距離を近づけることで放熱特性の確保を可能としている。ここで、チップ３側の活性層２１は、半導体量子井戸構造（ＱＷ構造）や半導体量子ドット構造（ＱＤ構造）からなる発光層であり、半導体レーザや半導体光増幅器ではストライプ状に加工され、リッジ構造や埋め込み構造である。

【0025】

図４は、チップ３の一例を示す略平面図である。図５は、図４に示すチップ３のＢ－Ｂ線の略断面図である。図４に示すチップ３は、基板２の基板側電極１２と実装する面にチップ側電極２２を有する。チップ側電極２２は、基板側電極１２の接合面上に半田バンプ４を通じて接合して実装する。基板２上にチップ３を実装する際にチップ３内の活性層２１と光導波路１１とが光結合することになる。

【0026】

図６は、図１に示すＣ－Ｃ線の略断面図である。図６に示す基板側電極１２の接合面上に配置する半田バンプ４は、チップ側電極２２と接合する基板側電極１２の接合面の内、活性層２１と対向する接合面１２Ａの両脇に活性層２１と並走される第１のバンプ４Ａ及び第２のバンプ４Ｂである。

【0027】

第１のバンプ４Ａは、活性層５に並走される全半田バンプ４の重心位置Ｇから遠い方の半田バンプ４とし、第２のバンプ４Ｂは、重心位置Ｇから近い方の半田バンプ４とする。第１のバンプ４Ａと接合面１２Ａとの間の距離の方が第２のバンプ４Ｂと接合面１２Ａとの間の距離に比較して長くなるように、第１のバンプ４Ａ及び第２のバンプ４Ｂが基板側電極１２の接合面に配置されることになる。

【0028】

例えば、１番目の活性層２１の場合、第１のバンプ４Ａと接合面１２Ａとの間の距離をＡ１、第２のバンプ４Ｂと接合面１２Ａとの間の距離をＢ１とする。そして、距離Ａ１＞距離Ｂ１の要件を満たすように第１のバンプ４Ａ及び第２のバンプ４Ｂは、基板側電極１２の接合面上に１番目の活性層２１と並走するように配置されることになる。

【0029】

例えば、２番目の活性層２１の場合、第１のバンプ４Ａと接合面１２Ａとの間の距離をＡ２、第２のバンプ４Ｂと接合面１２Ａとの間の距離をＢ２とする。そして、距離Ａ２＞距離Ｂ２の要件を満たすように第１のバンプ４Ａ及び第２のバンプ４Ｂは、基板側電極１２の接合面上に２番目の活性層２１と並走するように配置されることになる。

【0030】

例えば、Ｎ番目の活性層２１の場合、第１のバンプ４Ａと接合面１２Ａとの間の距離をＡＮ、第２のバンプ４Ｂと接合面１２Ａとの間の距離をＢＮとする。そして、距離ＡＮ＞距離ＢＮの要件を満たすように第１のバンプ４Ａ及び第２のバンプ４Ｂは、基板側電極１２の接合面上にＮ番目の活性層２１と並走するように配置されることになる。

【0031】

実施例１の光デバイス１では、第１のバンプ４Ａと接合面１２Ａとの間の距離ＡＮが第２のバンプ４Ｂと接合面１２Ａとの間の距離ＢＮに比較して長くなるように、第１のバンプ４Ａ及び第２のバンプ４Ｂが基板側電極１２上に配置されることになる。その結果、重心位置Ｇから遠い側の第１のバンプ４Ａと活性層２１との間の距離ＡＮを離すことで熱応力の影響を抑制しながら、重心位置Ｇから近い側の第２のバンプ４Ｂと活性層２１との間の距離ＢＮを近づけることで放熱特性を確保できる。そして、チップ３内の化合物半導体素子の特性劣化を抑制できる。

【0032】

尚、実施例１の光デバイス１では、隣り合う第１のバンプ４Ａ及び第２のバンプ４Ｂの全ての組が、第１のバンプ４Ａと接合面１２Ａとの間の距離ＡＮが第２のバンプ４Ｂと接合面１２Ａとの間の距離ＢＮに比較して長くなるように、基板側電極１２上に配置される場合を例示した。しかしながら、第１のバンプ４Ａ及び第２のバンプ４Ｂの全ての組でなくても良く、隣り合う第１のバンプ４Ａ及び第２のバンプ４Ｂの少なくとも一組において、第１のバンプ４Ａと接合面１２Ａとの間の距離ＡＮが第２のバンプ４Ｂと接合面１２Ａとの間の距離ＢＮに比較して長くなるよう配置されても良く、適宜変更可能である。

【0033】

尚、実施例１の光デバイス１では、Ｎ本の活性層２１を有するチップ３を基板２上に実装する構造を例示したが、これに限定されるものではなく、例えば、２本の活性層２１を有するチップ３を基板２上に実装する光デバイス１Ａの実施の形態につき、実施例２として以下に説明する。尚、実施例１の光デバイス１と同一の構成には同一符号を付すことで、その重複する構成及び動作の説明については省略する。

【実施例0034】

図７は、実施例２の光デバイス１Ａの一例を示す略平面図である。図７に示す光デバイス１Ａは、２本の光導波路１１を内蔵した基板２と、２本の活性層２１を内蔵したチップ３とを有する。２本の光導波路１１は、第１の光導波路１１Ａと、第２の光導波路１１Ｂとを有する。２本の活性層２１は、第１の光導波路１１Ａと光結合する第１の活性層２１Ａと、第２の光導波路１１Ｂと光結合する第２の活性層２１Ｂとを有する。

【0035】

図８は、基板２の一例を示す略平面図、図９は、図８に示す基板２のＡ１－Ａ１線の略断面図である。図８に示す基板２は、搭載用溝２Ａと、台座２Ｂと、各光導波路１１の終端に配置されたスポットサイズ変換器１３とを有する。スポットサイズ変換器１３は、チップ３内の活性層２１と光結合する際のモードミスマッチ損失を抑制する変換器である。更に、基板側電極１２の接合面には、４本のストライプ状の半田バンプ４を配置する。半田バンプ４は、第１のバンプ４Ａ１、第２のバンプ４Ｂ１、第３のバンプ４Ｃ１及び第４のバンプ４Ｄ１を有する。第１のバンプ４Ａ１及び第２のバンプ４Ｂ１は、チップ側電極２２と接合する基板側電極１２の接合面１２Ａの内、第１の活性層２１Ａと対向する第１の接合面１２Ａ１の両脇に配置される。第３のバンプ４Ｃ１及び第４のバンプ４Ｄ１は、チップ側電極２２と接合する基板側電極１２の接合面１２Ａの内、第２の活性層２１Ｂと対向する第２の接合面１２Ａ２の両脇に配置される。図９に示す重心位置Ｇは、基板２の基板側電極１２上の全半田バンプ４の重心座標で算出する。重心位置Ｇは、半田バンプ４を基板側電極１２の接合面に配置する位置を決定するのに使用することになる。

【0036】

基板２では、Ｘ軸及びＹ軸を規定した場合、第１の活性層２１Ａに対向する第１の接合面１２Ａ１の両脇の半田バンプ４で重心位置Ｇから遠い側の第１のバンプ４Ａ１の面積をＳ_Ａ1、第１のバンプ４Ａ１の重心座標を（Ｘ_Ａ1、Ｙ_Ａ1）とする。更に、第１の活性層２１Ａに対向する第１の接合面１２Ａ１の両脇の半田バンプ４で重心位置Ｇから近い側の第２のバンプ４Ｂ１の面積をＳ_Ｂ1、第２のバンプ４Ｂ１の重心座標を（Ｘ_Ｂ2、Ｙ_Ｂ2）とする。第２の活性層２１Ｂに対向する第２の接合面１２Ａ２の両脇の半田バンプ４で重心位置Ｇから遠い側の第４のバンプ４Ｄ１の面積をＳ_Ａ2、第４のバンプ４Ｄ１の重心座標を（Ｘ_Ａ2、Ｙ_Ａ2）とする。更に、第２の活性層２１Ｂに対向する第２の接合面１２Ａ２の両脇の半田バンプ４で重心位置Ｇから近い側の第３のバンプ４Ｃ１の面積をＳ_Ｂ2、第３のバンプ４Ｃ１の重心座標を（Ｘ_Ｂ2、Ｙ_Ｂ2）とする。そして、これらの各半田バンプ４の重心座標及び面積に基づき、全半田バンプ４の重心位置Ｇの座標（Ｘ_Ｇ、Ｙ_Ｇ）は、＜数２＞の通りである。

【0037】

【数2】

【0038】

重心位置Ｇから遠い側の第１のバンプ４Ａ１では、チップ３と基板２との熱膨張係数の違いにより生じる熱応力が大きく、逆に重心位置Ｇから近い側の第２のバンプ４Ｂ１では熱応力が小さくなる。重心位置Ｇから遠い側の第１のバンプ４Ａ１と第１の活性層２１Ａとの間の距離を離すことで熱応力の影響を抑制し、重心位置Ｇから近い側の第２のバンプ４Ｂ１と第１の活性層２１Ａとの間の距離を近づけることで放熱特性の確保を可能としている。重心位置Ｇから遠い側の第４のバンプ４Ｄ１では、チップ３と基板２との熱膨張係数の違いにより生じる熱応力が大きく、逆に重心位置Ｇから近い側の第３のバンプ４Ｃ１では熱応力が小さくなる。重心位置Ｇから遠い側の第４のバンプ４Ｄ１と第２の活性層２１Ｂとの間の距離を離すことで熱応力の影響を抑制し、重心位置Ｇから近い側の第３のバンプ４Ｃ１と第２の活性層２１Ｂとの間の距離を近づけることで放熱特性の確保を可能としている。

【0039】

図１０は、チップ３の一例を示す略平面図、図１１は、図１０に示すチップ３のＢ１－Ｂ１線の略断面図である。図１０に示すチップ３内のチップ側電極２２は、基板側電極１２の接合面上に半田バンプ４を通じて接合して実装する。基板２上にチップ３を実装する際にチップ３内の第１の活性層２１Ａと第１の光導波路１１Ａとが光結合すると共に、第２の活性層２１Ｂと第２の光導波路１１Ｂとが光結合することになる。

【0040】

図１２は、図７に示すＣ１－Ｃ１線の略断面図である。図１２に示す基板側電極１２の接合面上に配置する第１のバンプ４Ａ１は、全半田バンプ４の重心位置Ｇから遠い方の半田バンプ４とし、基板側電極１２の接合面上に配置する第２のバンプ４Ｂ１は、重心位置Ｇから近い方の半田バンプ４とする。第１のバンプ４Ａ１と第１の接合面１２Ａ１との間の距離の方が第２のバンプ４Ｂ１と第１の接合面１２Ａ１との間の距離に比較して長くなるように、第１のバンプ４Ａ１及び第２のバンプ４Ｂ１が基板側電極１２上に配置されることになる。

【0041】

例えば、第１の活性層２１Ａの場合、第１のバンプ４Ａ１と第１の接合面１２Ａ１との間の距離Ａ１、第２のバンプ４Ｂ１と第１の接合面１２Ａ１との間の距離Ｂ１とする。そして、距離Ａ１＞距離Ｂ１の要件を満たすように第１のバンプ４Ａ１及び第２のバンプ４Ｂ１は、基板側電極１２の接合面上に第１の活性層２１Ａと並走するように配置されることになる。

【0042】

基板側電極１２の接合面上に配置する第４のバンプ４Ｄ１は、重心位置Ｇから遠い方の半田バンプ４とし、基板側電極１２の接合面上に配置する第３のバンプ４Ｃ１は、重心位置Ｇから近い方の半田バンプ４とする。第３のバンプ４Ｃ１と第２の接合面１２Ａ２との間の距離が第４のバンプ４Ｄ１と第２の接合面１２Ａ２との間の距離に比較して長くなるように、第３のバンプ４Ｃ１及び第４のバンプ４Ｄ１が基板側電極１２上に配置されることになる。

【0043】

例えば、第２の活性層２１Ｂの場合、第４のバンプ４Ｄ１と第２の接合面１２Ａ２と間の距離Ａ２、第３のバンプ４Ｃ１と第２の接合面１２Ａ２との距離Ｂ２とする。そして、距離Ａ２＞距離Ｂ２の要件を満たすように第３のバンプ４Ｃ１及び第４のバンプ４Ｄ１は、基板側電極１２の接合面上に第２の活性層２１Ｂと並走するように配置されることになる。

【0044】

尚、基板２はシリコン、半田バンプ４はＡｕＳｎ、基板側電極１２はＡｕ電極、チップ側電極２２はＡｕ電極を使用し、光導波路１１は、ＳｉＯ_２の上下のクラッド層で形成されたシリコン導波路とする。例えば、距離Ａ１＝距離Ａ２＝７５μｍ、距離Ｂ１＝距離Ｂ２＝２５μｍとした状態で基板側電極１２上に第１のバンプ４Ａ１、第２のバンプ４Ｂ１、第３のバンプ４Ｃ１及び第４のバンプ４Ｄ１を配置した。そこで、本実施例の構造について、熱応力解析（熱解析：シリコン基板裏面を４５℃設定、活性層２１の総発熱５００ｍＷ時の温度分布、応力解析：３００℃でＡｕＳｎ接合形成、室温３０℃時の応力分布）を実施したところ、活性層２１の最大温度は５９℃、活性層２１に加わる最大応力は６６ＭＰａであった。これに対して、距離Ａ１＝距離Ａ２＝距離Ｂ１＝距離Ｂ２＝２５μｍとした活性層２１が対向する接合面１２Ａの両脇に対称な間隔の半田バンプ４を設けた構造（比較例）についても同様の熱応力解析を実施した。比較例の場合、活性層２１の最大温度は５９℃、活性層２１に加わる最大応力は１０１ＭＰａであった。つまり、本実施例の光デバイス１Ａでは、熱応力の抑制と放熱特性の確保の両立ができていることが確認できた。

【0045】

実施例２の光デバイス１Ａでは、第１のバンプ４Ａ１と第１の接合面１２Ａ１との間の距離Ａ１が第２のバンプ４Ｂ１と第１の接合面１２Ａ１との間の距離Ｂ１に比較して長くなるように、第１のバンプ４Ａ１及び第２のバンプ４Ｂ１が基板側電極１２上に配置される。その結果、第１のバンプ４Ａ１と第１の活性層２１Ａとの間の距離Ａ１を離すことで熱応力の影響を抑制しながら、第２のバンプ４Ｂ１と第１の活性層２１Ａとの間の距離Ｂ１を近づけることで放熱特性を確保できる。そして、チップ３内の化合物半導体素子の特性劣化を抑制できる。

【0046】

光デバイス１Ａでは、第４のバンプ４Ｄ１と第２の接合面１２Ａ２との間の距離Ａ２が第３のバンプ４Ｃ１と第２の接合面１２Ａ２との間の距離Ｂ２に比較して長くなるように、第３のバンプ４Ｃ１及び第４のバンプ４Ｄ１が基板側電極１２に配置される。その結果、第４のバンプ４Ｄ１と第２の活性層２１Ｂとの間の距離Ａ２を離すことで熱応力の影響を抑制しながら、第３のバンプ４Ｃ１と第２の活性層２１Ｂとの間の距離Ｂ２を近づけることで放熱特性を確保できる。そして、チップ３内の化合物半導体素子の特性劣化を抑制できる。

【0047】

尚、実施例２の光デバイス１Ａは、第１の活性層２１Ａを第１のバンプ４Ａ１及び第２のバンプ４Ｂ１で並走すると共に、第２の活性層２１Ｂを第３のバンプ４Ｃ１及び第４のバンプ４Ｄ１で並走する場合を例示した。しかしながら、これに限定されるものではなく、例えば、第２のバンプ４Ｂ１及び第３のバンプ４Ｃ１を１本のバンプ４で兼用しても良く、その実施の形態につき、実施例３として以下に説明する。尚、実施例２の光デバイス１Ａと同一の構成には同一符号を付すことで、その重複する構成及び動作の説明にいては省略する。