特開2023-161876積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023161876
(43)【公開日】2023-11-08
(54)【発明の名称】積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
(51)【国際特許分類】
H01G 4/30 20060101AFI20231031BHJP
H01G 2/06 20060101ALI20231031BHJP
H01G 4/35 20060101ALI20231031BHJP
【ＦＩ】
H01G4/30 513
H01G4/30 201C
H01G4/30 550
H01G2/06 500
H01G4/30 201F
H01G4/35 331
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022072494
(22)【出願日】2022-04-26
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100079577
【弁理士】
【氏名又は名称】岡田 全啓
(74)【代理人】
【識別番号】100167966
【弁理士】
【氏名又は名称】扇谷 一
(72)【発明者】
【氏名】佐々木 友嘉
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AC09
5E001AE02
5E001AE03
5E001AF06
5E082AA01
5E082AB03
5E082BB02
5E082EE04
5E082EE23
5E082EE35
5E082FF05
5E082FG04
5E082FG26
5E082FG46
5E082GG10
5E082GG11
5E082GG28
5E082JJ03
5E082JJ12
5E082JJ23
(57)【要約】 （修正有）
【課題】低容量化及び直流抵抗が大きくなることを抑制した積層セラミックコンデンサ及びその実装構造を提供する。
【解決手段】積層セラミックコンデンサ１０は、複数の誘電体層１４と、複数の内部電極層１６を含み、第１の主面１２ａ及び第２の主面１２ｂ、第１の側面及び第２の側面並びに第１の端面１２ｅ及び第２の端面１２ｆを有する積層体１２と、第１の端面及び第２の端面上に配置される第１外部電極３０ａ及び第２の外部電極３０ｂと、第１の側面上に配置される第３の外部電極３０ｃと、第２の側面上に配置される第４の外部電極３０ｄと、を備える。複数の内部電極層１６は、第１の端面及び第２の端面に露出する第１の内部電極層１６ａと、第１の側面及び第２の側面に露出する第２の内部電極層１６ｂと、を有する。第２の内部電極層１６ｂは、第２の主面１２ｂから積層体１２の積層方向ｘの１／３までの範囲内に配置される。
【選択図】図５
【解決手段】積層セラミックコンデンサ１０は、複数の誘電体層１４と、複数の内部電極層１６を含み、第１の主面１２ａ及び第２の主面１２ｂ、第１の側面及び第２の側面並びに第１の端面１２ｅ及び第２の端面１２ｆを有する積層体１２と、第１の端面及び第２の端面上に配置される第１外部電極３０ａ及び第２の外部電極３０ｂと、第１の側面上に配置される第３の外部電極３０ｃと、第２の側面上に配置される第４の外部電極３０ｄと、を備える。複数の内部電極層１６は、第１の端面及び第２の端面に露出する第１の内部電極層１６ａと、第１の側面及び第２の側面に露出する第２の内部電極層１６ｂと、を有する。第２の内部電極層１６ｂは、第２の主面１２ｂから積層体１２の積層方向ｘの１／３までの範囲内に配置される。
【選択図】図５
【特許請求の範囲】
【請求項1】
積層された複数の誘電体層と、前記誘電体層上に積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
前記第１の端面上に配置される第１の外部電極と、
前記第２の端面上に配置される第２の外部電極と、
前記第１の側面上に配置される第３の外部電極と、
前記第２の側面上に配置される第４の外部電極と、
を備える積層セラミックコンデンサであって、
前記複数の内部電極層は、
前記第１の端面および前記第２の端面に露出する第１の内部電極層と、
前記第１の側面および前記第２の側面に露出する第２の内部電極層と、
を有し、
前記第２の内部電極層は、前記第２の主面から前記積層体の積層方向の１／３までの範囲内に配置される、
積層セラミックコンデンサ。
前記第１の端面上に配置される第１の外部電極と、
前記第２の端面上に配置される第２の外部電極と、
前記第１の側面上に配置される第３の外部電極と、
前記第２の側面上に配置される第４の外部電極と、
を備える積層セラミックコンデンサであって、
前記複数の内部電極層は、
前記第１の端面および前記第２の端面に露出する第１の内部電極層と、
前記第１の側面および前記第２の側面に露出する第２の内部電極層と、
を有し、
前記第２の内部電極層は、前記第２の主面から前記積層体の積層方向の１／３までの範囲内に配置される、
積層セラミックコンデンサ。
【請求項2】
前記誘電体層と前記第１の内部電極層が交互に積層された第１領域と
前記誘電体層を介して前記第１の内部電極層と前記第２の内部電極層とが交互に積層された第２領域と、を有し、
前記第２領域は前記第１領域よりも前記第２の主面側に位置している、
請求項１に記載の積層セラミックコンデンサ。
前記誘電体層を介して前記第１の内部電極層と前記第２の内部電極層とが交互に積層された第２領域と、を有し、
前記第２領域は前記第１領域よりも前記第２の主面側に位置している、
請求項１に記載の積層セラミックコンデンサ。
【請求項3】
前記第３の外部電極は、前記第２の主面上に前記第２の内部電極層と並行に形成された第１の折り返し部を有し、
前記第４の外部電極は、前記第２の主面上に前記第２の内部電極層と並行に形成された第２の折り返し部を有する、
請求項１に記載の積層セラミックコンデンサ。
前記第４の外部電極は、前記第２の主面上に前記第２の内部電極層と並行に形成された第２の折り返し部を有する、
請求項１に記載の積層セラミックコンデンサ。
【請求項4】
前記第３の外部電極と前記第４の外部電極とは、前記第２の主面上で連続して形成されている、請求項１に記載の積層セラミックコンデンサ。
【請求項5】
前記第１の内部電極層は前記第２の内部電極層よりも枚数が多い、請求項１に記載の積層セラミックコンデンサ。
【請求項6】
前記第３の外部電極および前記第４の外部電極の前記積層体の長さ方向の端部は、前記第１の側面および前記第２の側面に露出された前記第２の内部電極層の前記積層体の長さ方向の端部から５μｍ以上１００μｍ以下に位置している、請求項１に記載の積層セラミックコンデンサ。
【請求項7】
前記第３の外部電極および前記第４の外部電極の前記積層体の積層方向の端部は、前記第１の側面および前記第２の側面に露出された最も第１の主面側の前記第２の内部電極層から５μｍ以上１００μｍ以下に位置している、請求項１に記載の積層セラミックコンデンサ。
【請求項8】
実装基板と、
前記実装基板に実装された積層セラミックコンデンサと、
を備え、
前記積層セラミックコンデンサは請求項１ないし請求項７のいずれかに記載の積層セラミックコンデンサであり、
前記実装基板は、
基板のコア材と、
前記コア材上に配置された前記第１の外部電極と接続される第１の接続導体と、
前記コア材上に配置された前記第２の外部電極と接続される第２の接続導体と、
前記コア材上に配置された前記第３の外部電極と接続される第３の接続導体と、
前記コア材上に配置された前記第４の外部電極と接続される第４の接続導体と、
を有し、
前記積層セラミックコンデンサは、前記第２の主面が前記実装基板側に向くように実装される、積層セラミックコンデンサの実装構造。
前記実装基板に実装された積層セラミックコンデンサと、
を備え、
前記積層セラミックコンデンサは請求項１ないし請求項７のいずれかに記載の積層セラミックコンデンサであり、
前記実装基板は、
基板のコア材と、
前記コア材上に配置された前記第１の外部電極と接続される第１の接続導体と、
前記コア材上に配置された前記第２の外部電極と接続される第２の接続導体と、
前記コア材上に配置された前記第３の外部電極と接続される第３の接続導体と、
前記コア材上に配置された前記第４の外部電極と接続される第４の接続導体と、
を有し、
前記積層セラミックコンデンサは、前記第２の主面が前記実装基板側に向くように実装される、積層セラミックコンデンサの実装構造。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造に関する。
【背景技術】
【0002】
たとえば、高速で動作する集積回路部品（ＩＣ）に供給される電源電圧を安定化するために用いられるデカップリングコンデンサや、集積回路部品（ＩＣ）に供給される電源ラインのノイズ対策のために用いられる貫通型積層セラミックコンデンサが知られている。たとえば、貫通型積層セラミックコンデンサは、一般的に、互いに対向する第１および第２の主面、互いに対向する第１および第２の側面ならびに互いに対向する第１および第２の端面からなる外表面を有する、セラミック基体（積層体）を備える。セラミック基体の内部には、各々複数の第１の内部電極および第２の内部電極が積層方向において交互に配置されている。そして、第１の内部電極は、その両端が第１の端面および第２の端面に導出され、それぞれ第１の外部電極および第２の外部電極に接続されている。また、第２の内部電極は、その両端が第１の側面および第２の側面に導出され、それぞれ第３の外部電極および第４の外部電極に接続されている。
【0003】
このような貫通型積層セラミックコンデンサは、低容量化のため、内部電極の総数を少なくすることがある。この際、内部電極の総数を少なくすると直流抵抗（Ｒｄｃ）が大きくなってしまい、貫通型積層セラミックコンデンサの発熱量が大きくなってしまうことがあった。
【0004】
そこで、静電容量が大きくなることを抑制しつつ、直流抵抗が大きくなることを抑制することが可能な構造として、特許文献１のように、信号用内部電極を複数枚連続して積層する構造が知られている。この特許文献１に記載の構造では、静電容量を低下させつつ、直流抵抗（Ｒｄｃ）の値も小さくすることが可能となる。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０１２－２２１９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら、特許文献１のような構造において、静電容量部を上下に配置すると実装面側に遠い方の静電容量部にまで側面外部電極（第３および第４の外部電極）が接続されるため、側面外部電極が信号電極（第１の内部電極）付近の積層体を覆う面積も多くなり、十分な放熱効果を得ることができないという問題があった。また、実装基板への電流経路が長くなり低ＥＳＬの効果を十分に得ることができないという問題があった。
【0007】
それゆえに、この発明の主たる目的は、低容量化および直流抵抗が大きくなることを抑制しつつ、さらに十分な放熱効果および低ＥＳＬの効果を十分に得ることができる積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造を提供することである。
【課題を解決するための手段】
【0008】
この発明に係る積層セラミックコンデンサは、積層された複数の誘電体層と、誘電体層上に積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向
および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、第１の端面上に配置される第１の外部電極と、第２の端面上に配置される第２の外部電極と、第１の側面上に配置される第３の外部電極と、第２の側面上に配置される第４の外部電極と、を備える積層セラミックコンデンサであって、複数の内部電極層は、第１の端面および第２の端面に露出する第１の内部電極層と、第１の側面および第２の側面に露出する第２の内部電極層と、を有し、第２の内部電極層は、第２の主面から積層体の積層方向の１／３までの範囲内に配置される、積層セラミックコンデンサである。
および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、第１の端面上に配置される第１の外部電極と、第２の端面上に配置される第２の外部電極と、第１の側面上に配置される第３の外部電極と、第２の側面上に配置される第４の外部電極と、を備える積層セラミックコンデンサであって、複数の内部電極層は、第１の端面および第２の端面に露出する第１の内部電極層と、第１の側面および第２の側面に露出する第２の内部電極層と、を有し、第２の内部電極層は、第２の主面から積層体の積層方向の１／３までの範囲内に配置される、積層セラミックコンデンサである。
【0009】
また、この発明に係る積層セラミックコンデンサの実装構造は、実装基板と、実装基板に実装された積層セラミックコンデンサと、を備え、積層セラミックコンデンサは本発明にかかる積層セラミックコンデンサであり、実装基板は、基板のコア材と、コア材上に配置された第１の外部電極と接続される第１の接続導体と、コア材上に配置された第２の外部電極と接続される第２の接続導体と、コア材上に配置された第３の外部電極と接続される第３の接続導体と、コア材上に配置された第４の外部電極と接続される第４の接続導体と、を有し、積層セラミックコンデンサは、第２の主面が実装基板側に向くように実装される、積層セラミックコンデンサの実装構造である。
【発明の効果】
【0010】
この発明によれば、低容量化および直流抵抗が大きくなることを抑制しつつ、さらに十分な放熱効果および低ＥＳＬの効果を十分に得ることができる積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造を提供することができる。
【0011】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【0012】
【図1】この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。
【図2】この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す上面図である。
【図3】この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す下面図である。
【図4】この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す側面図である。
【図9】この発明の第１の実施の形態にかかる積層セラミックコンデンサの第１の側面側の図解図である。
【図10】この発明の第１の実施の形態にかかる積層セラミックコンデンサの実装構造の一例を示す長さ方向の断面図である。
【図11】この発明の第１の実施の形態にかかる積層セラミックコンデンサの実装構造の一例を示す幅方向の断面図である。
【図12】この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。
【図13】この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す上面図である。
【図14】この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す下面図である。
【図15】この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す側面図である。
【図20】この発明の第２の実施の形態にかかる積層セラミックコンデンサの第１の側面側の図解図である。
【図21】この発明の第２の実施の形態にかかる積層セラミックコンデンサの実装構造の一例を示す長さ方向の断面図である。
【図22】この発明の第２の実施の形態にかかる積層セラミックコンデンサの実装構造の一例を示す幅方向の断面図である。
【発明を実施するための形態】
【0013】
Ａ．第１の実施の形態
１．積層セラミックコンデンサ
この発明の第１の実施の形態にかかる積層セラミックコンデンサ１０について説明する。積層セラミックコンデンサ１０は、貫通型積層セラミックコンデンサ（３端子型の積層セラミックコンデンサ）である。
１．積層セラミックコンデンサ
この発明の第１の実施の形態にかかる積層セラミックコンデンサ１０について説明する。積層セラミックコンデンサ１０は、貫通型積層セラミックコンデンサ（３端子型の積層セラミックコンデンサ）である。
【0014】
図１は、この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す上面図である。図３は、この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す下面図である。図４は、この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す側面図である。図５は、図１の線Ｖ－Ｖにおける断面図である。図６は、図１の線ＶＩ－ＶＩにおける断面図である。図７は、図５の線ＶＩＩ－ＶＩＩにおける断面図である。図８は、図５の線ＶＩＩＩ－ＶＩＩＩにおける断面図である。図９は、この発明の第１の実施の形態にかかる積層セラミックコンデンサの第１の側面側の図解図である。
【0015】
【0016】
積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。
【0017】
積層体１２は、直方体形状を有しており、積層体１２は角部および稜線部に丸みがつけられていることが好ましい。角部は、積層体１２の３面が交る部分であり、稜線部は、積層体１２の２面が交る部分である。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
【0018】
ここで、積層体１２の長さ方向ｚの寸法をｌ寸法とし、積層体１２の幅方向ｙの寸法をｗ寸法とし、積層体１２の積層方向ｘの寸法をｔ寸法とする。積層体１２の寸法は、特に限定されないが、ｌ寸法が０．９ｍｍ以上１．６ｍｍ以下、ｗ寸法が０．４ｍｍ以上０．８ｍｍ以下、ｔ寸法が０．２ｍｍ以上０．６ｍｍ以下であることが好ましい。
【0019】
積層体１２は、有効層部１８と、積層方向ｘにおいて有効層部１８を挟みこむように配置された第１の主面１２ａ側に位置する第１の外層部２０ａおよび第２の主面１２ｂ側に位置する第２の外層部２０ｂと、を有する。
【0020】
言い換えると、第１の外層部２０ａは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚の誘電体層１４の集合体である。また、第２の外層部２０ｂは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚の誘電体層１４の集合体である。さらに、第１の外層部２０ａと第２の外層部２０ｂとに挟まれた領域が有効層部１８である。
【0021】
積層体１２は、第１の主面１２ａおよび第２の主面１２ｂ同士を結ぶ積層方向ｘにおいて、誘電体層１４と第１の内部電極層１６ａとが交互に積層された第１領域２８ａと、誘電体層１４を介して第１の内部電極層１６ａと第２の内部電極層１６ｂとが交互に積層された第２領域２８ｂとを有する。また、第２領域２８ｂは、第１領域２８ａよりも第２の主面１２ｂ側に位置している。第２領域２８ｂが第１領域２８ａよりも第２の主面１２ｂ側に位置していることによって、静電容量を形成する第２領域２８ｂから実装基板５０への電流経路が短くなり、低ＥＳＬ効果を得ることができる。
【0022】
なお、積層体１２は、後述する第１の内部電極層１６ａの第１の対向部２５ａおよび第２の内部電極層１６ｂの第２の対向部２５ｂの幅方向ｙの一端と第１の側面１２ｃとの間、および後述する第１の内部電極層１６ａの第１の対向部２５ａおよび第２の内部電極層１６ｂの第２の対向部２５ｂの幅方向ｙの一端と第２の側面１２ｄとの間に位置し、第２の内部電極層１６ｂの第１の延長部２７ａおよび第２の延長部２７ｂを含む積層体１２の側部（Ｗギャップ）２２ａ、２２ｂを有する。
【0023】
また、積層体１２は、後述する第１の内部電極層１６ａの第１の対向部２５ａおよび第２の内部電極層１６ｂの第２の対向部２５ｂの長さ方向ｚの一端と第１の端面１２ｅとの間、および後述する第１の内部電極層１６ａの第１の対向部２５ａおよび第２の内部電極層１６ｂの第２の対向部２５ｂの長さ方向ｚの一端と第２の端面１２ｆとの間に位置し、第１の内部電極層１６ａの第１の引出部２６ａおよび第２の引出部２６ｂを含む積層体１２の端部（Ｌギャップ）２４ａ、２４ｂを有する。
【0024】
誘電体層１４は、セラミック材料として、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
【0025】
誘電体層１４の厚みは、１μｍ以上１５μｍ以下であることが好ましい。また、積層される誘電体層１４の枚数は、８０枚以上２００枚以下であることが好ましい。なお、この誘電体層１４の枚数は、有効層部１８の誘電体層１４の枚数と、第１の外層部２０ａおよび第２の外層部２０ｂの誘電体層１４の枚数との総数である。
【0026】
（内部電極層）
内部電極層１６は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂを有する。
内部電極層１６は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂを有する。
【0027】
第１の内部電極層１６ａは、複数の誘電体層１４上に配置される。また、第１の内部電極層１６ａは、第１の端面１２ｅおよび第２の端面１２ｆに引き出されている。
【0028】
より詳細には、図７に示すように、第１の内部電極層１６ａは、積層体１２の第１の端
面１２ｅと第２の端面１２ｆとの間にわたって延び、その中央部にあたる第１の対向部２５ａと、第１の対向部２５ａから延び、積層体１２の第１の端面１２ｅに引き出される第１の引出部２６ａと、第１の対向部２５ａから延び、積層体１２の第２の端面１２ｆに引き出される第２の引出部２６ｂとを有する。第１の対向部２５ａは、誘電体層１４上の中央部に位置する。第１の引出部２６ａは、積層体１２の第１の端面１２ｅに露出し、第２の引出部２６ｂは、積層体１２の第２の端面１２ｆに露出する。従って、第１の内部電極層１６ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄには露出していない。
面１２ｅと第２の端面１２ｆとの間にわたって延び、その中央部にあたる第１の対向部２５ａと、第１の対向部２５ａから延び、積層体１２の第１の端面１２ｅに引き出される第１の引出部２６ａと、第１の対向部２５ａから延び、積層体１２の第２の端面１２ｆに引き出される第２の引出部２６ｂとを有する。第１の対向部２５ａは、誘電体層１４上の中央部に位置する。第１の引出部２６ａは、積層体１２の第１の端面１２ｅに露出し、第２の引出部２６ｂは、積層体１２の第２の端面１２ｆに露出する。従って、第１の内部電極層１６ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄには露出していない。
【0029】
第１の内部電極層１６ａの第１の対向部２５ａ、第１の引出部２６ａおよび第２の引出部２６ｂの形状は特に限定はされないが、平面視矩形状であることが好ましい。もっとも、コーナー部は丸められていてもよい。
【0030】
第２の内部電極層１６ｂは、複数の誘電体層１４上に配置される。また、第２の内部電極層１６ｂは、第１の側面１２ｃおよび第２の側面１２ｄに引き出されている。第２の内部電極層１６ｂは、第１の内部電極層１６ａが配置される誘電体層１４とは異なる誘電体層１４上に配置される。
【0031】
より詳細には、図８に示すように、第２の内部電極層１６ｂは、積層体１２の第１の側面１２ｃと第２の側面１２ｄとの間にわたって延び、その中央部にあたる第２の対向部２５ｂと、第２の対向部２５ｂから延び、第１の側面１２ｃに引き出される第１の延長部２７ａと、第２の対向部２５ｂから延び、第２の側面１２ｄに引き出される第２の延長部２７ｂとを有する。そして、第２の対向部２５ｂは、第１の端面１２ｅの方向に延び、第２の端面１２ｆの方向に延びるように矩形状に形成される。第２の対向部２５ｂは、誘電体層１４上の中央部に位置する。第１の延長部２７ａは、積層体１２の第１の側面１２ｃに露出し、第２の延長部２７ｂは、積層体１２の第２の側面１２ｄに露出する。従って、第２の内部電極層１６ｂは、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆには露出していない。
【0032】
第２の内部電極層１６ｂの第２の対向部２５ｂ、第１の延長部２７ａおよび第２の延長部２７ｂの形状は特に限定はされないが、平面視矩形状であることが好ましい。もっとも、コーナー部は丸められていてもよい。
【0033】
第１の内部電極層１６ａの第１の対向部２５ａと第２の内部電極層１６ｂの第２の対向部２５ｂとは対向している。本実施の形態では、第１の内部電極層１６ａの第１の対向部２５ａと第２の内部電極層１６ｂの第２の対向部２５ｂとが誘電体層１４を介して対向することにより、静電容量が形成され、コンデンサの特性が発現する。
【0034】
第１の内部電極層１６ａの数は、第２の内部電極層１６ｂの数よりも多いことが好ましい。第１の内部電極層１６ａの数が第２の内部電極層１６ｂの数よりも多いことによって、直流抵抗が低減され、積層体１２の温度上昇が低減されるという効果がある。
【0035】
第１の内部電極層１６ａの数は、特に限定されないが、たとえば、４９枚以上１００枚以下であることが好ましい。また、第２の内部電極層１６ｂの数は、特に限定されないが、たとえば、１枚以上５０枚以下であることが好ましい。したがって、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの数は、あわせて５０枚以上１５０枚以下であることが好ましい。
【0036】
第１の内部電極層１６ａの厚みは、特に限定されないが、たとえば、０．５μｍ以上１．１μｍ以下であることが好ましい。また、第２の内部電極層１６ｂの厚みは、特に限定
されないが、たとえば、０．５μｍ以上１．１μｍ以下であることが好ましい。
されないが、たとえば、０．５μｍ以上１．１μｍ以下であることが好ましい。
【0037】
積層体１２の第２領域２８ｂの最も第１の主面１２ａ側に位置する第２の内部電極層１６ｂは、第２の主面１２ｂから積層体１２の積層方向ｘの１／３までの範囲内に位置している。言い換えると、積層体１２の第２領域２８ｂの最も第１の主面１２ａ側に位置する第２の内部電極層１６ｂと第２の主面１２ｂとの間の長さｄ１は、積層体１２の積層方向ｘの長さ寸法であるｔ寸法の１／３以下である。積層体１２の第２領域２８ｂの最も第１の主面１２ａ側に位置する第２の内部電極層１６ｂが第２の主面１２ｂから積層体１２の積層方向ｘの１／３の範囲内に位置していることによって、実装基板５０への電流経路が短くなりＥＳＬを低減することができる。
【0038】
より好ましくは、第２領域２８ｂは第１領域２８ａよりも第２の主面１２ｂ側に配置されていることが好ましい。これによって、第２領域２８ｂを第２の主面１２ｂ側に近い位置に配置することができるため、より効果的にＥＳＬを低減させることができる。
【0039】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
【0040】
（外部電極）
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側、ならびに第１の側面１２ｃ側および第２の側面１２ｄ側には、外部電極３０が配置される。外部電極３０は、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄを有する。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側、ならびに第１の側面１２ｃ側および第２の側面１２ｄ側には、外部電極３０が配置される。外部電極３０は、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄを有する。
【0041】
第１の外部電極３０ａは、第１の端面１２ｅ上に配置されている。また、第１の外部電極３０ａは、第１の内部電極層１６ａに接続されている。さらに、第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置されていてもよい。
【0042】
第２の外部電極３０ｂは、第２の端面１２ｆ上に配置されている。また、第２の外部電極３０ｂは、第１の内部電極層１６ａに接続されている。さらに、第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置されていてもよい。
【0043】
第３の外部電極３０ｃは、第１の側面１２ｃ上に配置されている。また、第３の外部電極３０ｃは、第２の内部電極層１６ｂに接続されている。さらに、第３の外部電極３０ｃは、第１の側面１２ｃに露出する第２の内部電極層１６ｂを被覆する第１の被覆部３０ｃ１と、第２の主面１２ｂ上に第２の内部電極層１６ｂと並行に形成された第１の折り返し部３０ｃ２と、を有していてもよい。第１の折り返し部３０ｃ２を有することによって、実装基板５０との電気的接続信頼性をより維持することができる。
【0044】
第４の外部電極３０ｄは、第２の側面１２ｄ上に配置されている。また、第４の外部電極３０ｄは、第２の内部電極層１６ｂに接続されている。さらに、第４の外部電極３０ｄは、第２の側面１２ｄに露出する第２の内部電極層１６ｂを被覆する第２の被覆部３０ｄ１（不図示）と、第２の主面１２ｂ上に第２の内部電極層１６ｂと並行に形成された第２の折り返し部３０ｄ２と、を有していてもよい。第２の折り返し部３０ｄ２を有することによって、実装基板５０との電気的接続信頼性をより維持することができる。
【0045】
また、第３の外部電極３０ｃおよび第４の外部電極３０ｄの積層体１２の長さ方向ｚの
端部は、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂの積層体１２の長さ方向ｚの端部から５μｍ以上１００μｍ以下に位置していることが好ましい。言い換えると、第３の外部電極３０ｃおよび第４の外部電極３０ｄの積層体１２の長さ方向ｚの端部と、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂの積層体１２の長さ方向ｚの端部との間の長さｄ２は、５μｍ以上１００μｍ以下であることが好ましい。
端部は、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂの積層体１２の長さ方向ｚの端部から５μｍ以上１００μｍ以下に位置していることが好ましい。言い換えると、第３の外部電極３０ｃおよび第４の外部電極３０ｄの積層体１２の長さ方向ｚの端部と、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂの積層体１２の長さ方向ｚの端部との間の長さｄ２は、５μｍ以上１００μｍ以下であることが好ましい。
【0046】
さらに、第３の外部電極３０ｃおよび第４の外部電極３０ｄの積層体１２の積層方向ｘの端部は、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された最も第１の主面１２ａ側の第２の内部電極層１６ｂから５μｍ以上１００μｍ以下に位置していることが好ましい。言い換えると、第３の外部電極３０ｃおよび第４の外部電極３０ｄの積層体１２の積層方向ｘの端部と、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂの積層体１２の積層方向ｘの端部との間の長さｄ３は、５μｍ以上１００μｍ以下であることが好ましい。
【0047】
上記のように第３の外部電極３０ｃおよび第４の外部電極３０ｄを配置することで、第２の内部電極層１６ｂと第３の外部電極３０ｃおよび第４の外部電極３０ｄとの電気的接続信頼性を維持しつつ、第３の外部電極３０ｃおよび第４の外部電極３０ｄが積層体１２を覆う面積を減らすことができ、より放熱することができる。
【0048】
外部電極３０は、積層体１２の表面に配置される下地電極層３２と、下地電極層３２を覆うように配置されためっき層３４とを含む。
【0049】
下地電極層３２は、第１の下地電極層３２ａ、第２の下地電極層３２ｂ、第３の下地電極層３２ｃおよび第４の下地電極層３２ｄを有する。
【0050】
めっき層３４は、第１のめっき層３４ａ、第２のめっき層３４ｂ、第３のめっき層３４ｃおよび第４のめっき層３４ｄを有する。
【0051】
言い換えると、第１の外部電極３０ａは、第１の下地電極層３２ａおよび第１のめっき層３４ａを有する。第２の外部電極３０ｂは、第２の下地電極層３２ｂおよび第２のめっき層３４ｂを有する。第３の外部電極３０ｃは、第３の下地電極層３２ｃおよび第３のめっき層３４ｃを有する。第４の外部電極３０ｄは、第４の下地電極層３２ｄおよび第４のめっき層３４ｄを有する。
【0052】
第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように形成される。
第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように形成される。
なお、第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように形成される。
なお、第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
【0053】
第３の下地電極層３２ｃは、積層体１２の第１の側面１２ｃの表面に配置され、第１の側面１２ｃから延伸して第２の主面１２ｂを覆うように形成される。
第４の下地電極層３２ｄは、積層体１２の第２の側面１２ｄの表面に配置され、第２の側面１２ｄから延伸して第２の主面１２ｂを覆うように形成される。
第４の下地電極層３２ｄは、積層体１２の第２の側面１２ｄの表面に配置され、第２の側面１２ｄから延伸して第２の主面１２ｂを覆うように形成される。
【0054】
下地電極層３２は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。
以下、下地電極層３２を上記の焼付け層、導電性樹脂層、薄膜層とした場合の各構成について説明する。
以下、下地電極層３２を上記の焼付け層、導電性樹脂層、薄膜層とした場合の各構成について説明する。
【0055】
（焼付け層の場合）
焼付け層は、ガラス成分と金属成分とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものである。焼付け層は、内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層１６および誘電体層１４を有する積層チップを焼成して積層体１２を得た後に、積層体１２に導電性ペーストを塗布して焼付けたものでもよい。なお、焼付け層を内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料を添加したものを焼き付けて焼付け層を形成することが好ましい。
焼付け層は、ガラス成分と金属成分とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものである。焼付け層は、内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層１６および誘電体層１４を有する積層チップを焼成して積層体１２を得た後に、積層体１２に導電性ペーストを塗布して焼付けたものでもよい。なお、焼付け層を内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料を添加したものを焼き付けて焼付け層を形成することが好ましい。
【0056】
第１の端面１２ｅに位置する第１の下地電極層３２ａの積層方向ｘの中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの厚みは、２０μｍ以上５０μｍ以下であることが好ましい。
また、第２の端面１２ｆに位置する第２の下地電極層３２ｂの積層方向ｘの中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの厚みは、２０μｍ以上５０μｍ以下であることが好ましい。
また、第２の端面１２ｆに位置する第２の下地電極層３２ｂの積層方向ｘの中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの厚みは、２０μｍ以上５０μｍ以下であることが好ましい。
【0057】
第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部上に第１の下地電極層３２ａを設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ上に位置する第１の下地電極層３２ａの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ積層方向ｘの厚みは、例えば、５μｍ以上２０μｍ以下であることが好ましい。さらに、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層３２ａの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの厚みは、例えば、５μｍ以上２０μｍ以下であることが好ましい。
また、第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部上に第２の下地電極層３２ｂを設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ上に位置する第２の下地電極層３２ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ積層方向ｘの厚みは、例えば、５μｍ以上２０μｍ以下であることが好ましい。さらに、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の下地電極層３２ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの厚みは、例えば、５μｍ以上２０μｍ以下であることが好ましい。
また、第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部上に第２の下地電極層３２ｂを設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ上に位置する第２の下地電極層３２ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ積層方向ｘの厚みは、例えば、５μｍ以上２０μｍ以下であることが好ましい。さらに、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の下地電極層３２ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの厚みは、例えば、５μｍ以上２０μｍ以下であることが好ましい。
【0058】
第１の側面１２ｃに位置し、第３の下地電極層３２ｃの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ幅方向ｙの厚みは、２０μｍ以上４０μｍ以下であることが好ましい。
また、第２の側面１２ｄに位置し、第４の下地電極層３２ｄの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面
１２ｄを結ぶ幅方向ｙの厚みは、２０μｍ以上４０μｍ以下であることが好ましい。
また、第２の側面１２ｄに位置し、第４の下地電極層３２ｄの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の側面１２ｃおよび第２の側面
１２ｄを結ぶ幅方向ｙの厚みは、２０μｍ以上４０μｍ以下であることが好ましい。
【0059】
第２の主面１２ｂ上に位置する第３の下地電極層３２ｃの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ積層方向ｘの厚みは、例えば、５μｍ以上２０μｍ以下であることが好ましい。
また、第２の主面１２ｂ上に位置する第４の下地電極層３２ｄの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ積層方向ｘの厚みは、例えば、５μｍ以上２０μｍ以下であることが好ましい。
また、第２の主面１２ｂ上に位置する第４の下地電極層３２ｄの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ積層方向ｘの厚みは、例えば、５μｍ以上２０μｍ以下であることが好ましい。
【0060】
（導電性樹脂層の場合）
導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、焼付け層を設けずに積層体１２上に直接配置されてもよい。また、導電性樹脂層は、焼付け層上を完全に覆っていてもよいし、焼付け層の一部を覆っていてもよい。さらに、導電性樹脂層は、複数層であってもよい。
導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、焼付け層を設けずに積層体１２上に直接配置されてもよい。また、導電性樹脂層は、焼付け層上を完全に覆っていてもよいし、焼付け層の一部を覆っていてもよい。さらに、導電性樹脂層は、複数層であってもよい。
【0061】
導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる焼付け層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
【0062】
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたは、それらを含む合金を使用することができる。また、金属粉の表面にＡｇコーティングされた金属粉を使用することもできる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。導電性金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。また、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
【0063】
さらに、導電性樹脂層に含まれる金属としては、Ｃｕ、Ｎｉに酸化防止処理を施したものを使用することもできる。なお、導電性樹脂層に含まれる金属としては、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉を使用することもできる。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には金属粉としてＡｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。
【0064】
導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラー同士が接触することにより、導電性樹脂層内部に通電経路が形成される。
【0065】
導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
【0066】
導電性樹脂層の樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
【0067】
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤として
は、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。
は、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。
【0068】
導電性樹脂層の厚みの最も厚い部分は、例えば２０μｍ以上７０μｍ以下であることが好ましい。
【0069】
（薄膜層の場合）
下地電極層３２として薄膜層を設ける場合は、薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
下地電極層３２として薄膜層を設ける場合は、薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【0070】
めっき層３４は、下地電極層３２を覆うように配置されている。
【0071】
めっき層３４としては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
【0072】
めっき層３４は、複数層により形成されていてもよい。この場合、めっき層３４は、Ｎｉめっきと、Ｓｎめっきの２層構造であることが好ましい。Ｎｉめっき層は、下地電極層３２が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられる。また、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。めっき層３４の一層あたりの厚みは、１μｍ以上６μｍ以下であることが好ましい。
【0073】
なお、下地電極層３２を設けずにめっき層だけで外部電極３０を形成してもよい。
以下、図示はしていないが、下地電極層３２を設けずにめっき層を設ける構造について説明する。
以下、図示はしていないが、下地電極層３２を設けずにめっき層を設ける構造について説明する。
【0074】
第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄのいずれかまたはそれぞれは、下地電極層３２を設けずに、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂに電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層が形成されてもよい。
【0075】
なお、下地電極層３２を設けずに積層体１２上に直接めっき層を形成する場合は、下地電極層３２の厚みを削減した分を低背化、すなわち、薄型化または積層体１２の厚み、すなわち有効層部１８の厚みに転化できるため、薄型チップの設計自由度を向上させることができる。
【0076】
めっき層は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。下層めっき電極および上層めっき電極はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ又はＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。さらに、下層めっき電極は、半田バリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、半田濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
【0077】
また、例えば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極３０
ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄはそれぞれ、下層めっき電極のみで構成されてもよい。めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄはそれぞれ、下層めっき電極のみで構成されてもよい。めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
【0078】
ここで、下地電極層３２を設けずにめっき層だけで外部電極３０を形成する場合、下地電極層３２を設けずに配置するめっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【0079】
さらに、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
【0080】
積層体１２および外部電極３０を含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とする。Ｌ寸法は、１．０ｍｍ以上１．７ｍｍ以下であることが好ましい。
積層体１２および外部電極３０を含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とする。Ｔ寸法は、０．３ｍｍ以上ｍ０．７ｍｍ以下であることが好ましい。
積層体１２および外部電極３０を含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。Ｗ寸法は、０．５ｍｍ以上０．９ｍｍ以下であることが好ましい。
積層体１２および外部電極３０を含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とする。Ｔ寸法は、０．３ｍｍ以上ｍ０．７ｍｍ以下であることが好ましい。
積層体１２および外部電極３０を含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。Ｗ寸法は、０．５ｍｍ以上０．９ｍｍ以下であることが好ましい。
【0081】
図１に示す積層セラミックコンデンサ１０は、積層体１２の第２領域２８ｂの最も第１の主面１２ａ側に位置する第２の内部電極層１６ｂが第２の主面１２ｂから積層体１２の積層方向ｘの１／３までの範囲内に位置していることによって、実装基板５０への電流経路が短くなりＥＳＬを低減することができる。
さらに、図１に示す積層セラミックコンデンサ１０は、第３の外部電極３０ｃおよび第４の外部電極３０ｄが積層体１２を覆う面積を従来と比べて減らすことができ、より放熱することができる。
さらに、図１に示す積層セラミックコンデンサ１０は、第３の外部電極３０ｃおよび第４の外部電極３０ｄが積層体１２を覆う面積を従来と比べて減らすことができ、より放熱することができる。
【0082】
【0083】
第１の実施の形態に係る積層セラミックコンデンサの実装構造１００は、図１０および図１１に示すように、第１の実施の形態に係る積層セラミックコンデンサ１０と実装基板５０とを含む。実装基板５０は、基板のコア材５１及び導体ランド５２を含む。基板のコア材５１は、例えば、ガラス布（クロス）とガラス不織布とを混ぜ合わせた基材にエポキシ樹脂やポリイミド樹脂を含侵させた材料からなる基板、又はセラミックスとガラスとを混合したシートを焼き付けて製造するセラミックス基板により構成される。なお、基板のコア材５１は、単層からなる基板であっても、複数層を積層してなる基板として構成されていてもよい。
【0084】
基板のコア材５１の厚みは特に限定されないが、例えば、２００μｍ以上８００μｍ以下とすることが好ましい。
【0085】
基板のコア材５１の一方の主面は、導体ランド５２が配設されるとともに積層セラミックコンデンサ１０の実装面となる基板側実装面５１ａを構成する。
【0086】
導体ランド５２は、第１の導体ランド５２ａ、第２の導体ランド５２ｂ、第３の導体ランド５２ｃ、及び第４の導体ランド５２ｄを含む。
【0087】
第１の導体ランド５２ａは、接合材５４によって積層セラミックコンデンサ１０の第１の外部電極３０ａと電気的に接続されるとともに機械的に接合される部位である。第２の
導体ランド５２ｂは、接合材５４によって積層セラミックコンデンサ１０の第２の外部電極３０ｂと電気的に接続されるとともに機械的に接合される部位である。第３の導体ランド５２ｃは、接合材５４によって積層セラミックコンデンサ１０の第３の外部電極３０ｃと電気的に接続されるとともに機械的に接合される部位である。第４の導体ランド５２ｄは、接合材５４によって積層セラミックコンデンサ１０の第４の外部電極３０ｄと電気的に接続されるとともに機械的に接合される部位である。
導体ランド５２ｂは、接合材５４によって積層セラミックコンデンサ１０の第２の外部電極３０ｂと電気的に接続されるとともに機械的に接合される部位である。第３の導体ランド５２ｃは、接合材５４によって積層セラミックコンデンサ１０の第３の外部電極３０ｃと電気的に接続されるとともに機械的に接合される部位である。第４の導体ランド５２ｄは、接合材５４によって積層セラミックコンデンサ１０の第４の外部電極３０ｄと電気的に接続されるとともに機械的に接合される部位である。
【0088】
なお、導体ランド５２は、基板のコア材５１の基板側実装面５１ａの反対側の主面に設けるようにしてもよい。
【0089】
導体ランド５２の材質は特に限定されないが、例えば、銅、金、パラジウム、白金などの金属を用いることができる。また、導体ランド５２の厚み、すなわち積層方向ｘにおける寸法は、特に限定されないが、例えば、２０μｍ以上２００μｍ以下とすることが好ましい。接合材５４は、例えば、高耐熱用エポキシ系接着剤を用いることができる。
【0090】
なお、上記の説明において、実装基板５０は本発明の実装基板に相当する。基板のコア材５１は本発明の基板のコア材に相当する。基板側実装面５１ａは本発明の実装面に相当する。複数の導体ランド５２は本発明の複数の接続導体に相当する。ただし、本発明の接続導体は、いわゆるランドのほか、積層セラミックコンデンサと実装基板との間に設けられて両者を電気的に接続可能な導体であれば、その他の用途、機能、形状、名称等によって限定されるものではない。
【0091】
図１０および図１１に示す積層セラミックコンデンサの実装構造１００は、積層セラミックコンデンサ１０の第２の主面１２ｂを基板側実装面５１ａに相対させるように実装基板５０に実装される。これにより、第１の側面１２ｃ及び第２の側面１２ｄから引き出される第１の延長部２７ａ及び第２の延長部２７ｂと実装基板５０の基板側実装面５１ａまでとの距離が最短となった状態で、積層セラミックコンデンサ１０と実装基板５０との電気的接続が実現される。
【0092】
従って、図１０および図１１に示す積層セラミックコンデンサ１０の実装構造１００は、上記したこの発明の第１の実施の形態に係る積層セラミックコンデンサ１０の種々の作用をそのまま反映して、積層セラミックコンデンサ１０の第２の内部電極層１６ｂから実装基板５０までの電流経路を、従来と比べて短くとることができる。その結果、この発明の第１の実施の形態に係る積層セラミックコンデンサ１０の種々の効果を反映して、積層セラミックコンデンサの実装構造における低ＥＳＬ特性を向上させる効果を奏する。
【0093】
３．積層セラミックコンデンサの製造方法
次に、この発明の第１の実施の形態にかかる積層セラミックコンデンサ１０の製造方法について説明する。
次に、この発明の第１の実施の形態にかかる積層セラミックコンデンサ１０の製造方法について説明する。
【0094】
まず、誘電体層用の誘電体シートおよび内部電極用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
【0095】
誘電体シート上に、内部電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層のパターンが形成された誘電体シート、および第２の内部電極層のパターンが形成された誘電体シートが準備される。
【0096】
より具体的には、第１の内部電極層を印刷するためのスクリーン版および第２の内部電
極層を印刷するためのスクリーン版を別々に準備し、２種類のスクリーン版をそれぞれ別々に印刷できる印刷機を使用して、それぞれの内部電極層のパターンを印刷することができる。
極層を印刷するためのスクリーン版を別々に準備し、２種類のスクリーン版をそれぞれ別々に印刷できる印刷機を使用して、それぞれの内部電極層のパターンを印刷することができる。
【0097】
ここで、第１の内部電極層が印刷されたシートを積層することで第１領域２８ａとなる部分が形成される。また、第１の内部電極層が印刷されたシートと第２の内部電極層が印刷されたシートとを交互に積層することで第２領域２８ｂとなる部分が形成される。このとき、第１の内部電極層が印刷されたシートは、第２の内部電極層が印刷されたシートよりも多く積層される。
【0098】
次に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の主面１２ａ側の第１の外層部２０ａとなる部分が形成される。その後、上述の工程により形成された第１領域２８ａとなる部分を第１の外層部２０ａとなる部分の上に積層する。次に、上述の工程により形成された第２領域２８ｂとなる部分を第１領域２８ａとなる部分の上に積層する。その後、第２領域２８ｂとなる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の主面１２ｂ側の第２の外層部２０ｂとなる部分が形成される。これにより、積層シートが作製される。ここで、第１領域２８ａとなる部分および第２領域２８ｂとなる部分は、積層する順番を変更することで第１領域２８ａおよび第２領域２８ｂを所望の位置に配置することができる。
【0099】
続いて、積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックが作製される。
【0100】
次に、積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
【0101】
そして、切り出された積層チップが焼成されることにより、積層体１２が作製される。焼成温度は、誘電体層１４や内部電極層１６の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
【0102】
（下地電極層）
続いて、焼成して得られた積層体１２の第１の側面１２ｃ上に第３の外部電極３０ｃの第３の下地電極層３２ｃが形成され、積層体１２の第２の側面１２ｄ上に第４の外部電極３０ｄの第４の下地電極層３２ｄが形成される。
続いて、焼成して得られた積層体１２の第１の側面１２ｃ上に第３の外部電極３０ｃの第３の下地電極層３２ｃが形成され、積層体１２の第２の側面１２ｄ上に第４の外部電極３０ｄの第４の下地電極層３２ｄが形成される。
【0103】
下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。本実施の形態では、下地電極層３２は、焼付け層で形成している。
【0104】
ここで、焼付け層の形成方法としては、様々な方法を用いることができる。たとえば、第２の主面１２ｂが下になるように、カメラやマグネットで積層体１２の方向を揃え、その後、積層体１２を保持治具で保持し、導電性ペーストをスリットや穴から押し出して塗布する工法を用いることができる。この工法の場合、導電性ペーストの押し出し量を多くすることで、第２の主面１２ｂ上だけでなく、第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂを覆うように、第１の側面１２ｃ上の一部および第２の側面１２ｄ上の一部にまで第３の下地電極層３２ｃおよび第４の下地電極層３２ｄを形成することができる。
【0105】
次に、焼成して得られた積層体１２の第１の端面１２ｅ上に第１の外部電極３０ａの第１の下地電極層３２ａが形成され、積層体１２の第２の端面１２ｆ上に第２の外部電極３０ｂの第２の下地電極層３２ｂが形成される。本実施の形態では、第１の下地電極層３２ａおよび第２の下地電極層３２ｂは、ＤＩＰ法を用いて第１の端面１２ｅ、第２の端面１２ｆだけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にまで延びるように形成している。
【0106】
なお、焼付け処理は、第１の外部電極３０ａの第１の下地電極層３２ａ、第２の外部電極３０ｂの第２の下地電極層３２ｂ、第３の外部電極３０ｃの第３の下地電極層３２ｃおよび第４の外部電極３０ｄの第４の下地電極層３２ｄを同時に焼付けてもよいし、第１の外部電極３０ａの第１の下地電極層３２ａおよび第２の外部電極３０ｂの第２の下地電極層３２ｂと、第３の外部電極３０ｃの第３の下地電極層３２ｃおよび第４の外部電極３０ｄの第４の下地電極層３２ｄとを、それぞれ別々に焼き付けてもよい。
【0107】
（導電性樹脂層）
なお、下地電極層３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
なお、下地電極層３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
【0108】
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層上もしくは積層体１２上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層を形成する。この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
【0109】
なお、導電性樹脂ペーストの塗布方法としては、下地電極層３２を焼付け層で形成する方法と同様、たとえば、導電性樹脂ペーストをスリットから押し出して塗布する工法を用いて形成することができる。
【0110】
（薄膜層）
また、下地電極層３２を薄膜層で形成する場合は、マスキングなどを行い、外部電極３０を形成したいところにスパッタリング法または蒸着法等の薄膜形成法により下地電極層３２を形成することができる。薄膜層で形成された下地電極層３２は金属粒子が堆積された１μｍ以下の層とする。
また、下地電極層３２を薄膜層で形成する場合は、マスキングなどを行い、外部電極３０を形成したいところにスパッタリング法または蒸着法等の薄膜形成法により下地電極層３２を形成することができる。薄膜層で形成された下地電極層３２は金属粒子が堆積された１μｍ以下の層とする。
【0111】
（めっき層）
さらに、下地電極層３２を設けずにめっき層だけで外部電極３０を形成してもよい。その場合は、以下の方法で形成することができる。
さらに、下地電極層３２を設けずにめっき層だけで外部電極３０を形成してもよい。その場合は、以下の方法で形成することができる。
【0112】
積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにめっき処理を施し、第１の内部電極層１６ａの露出部に下層めっき電極を形成する。同様に、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄにめっき処理を施し、第２の内部電極層１６ｂの露出部に下層めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
【0113】
最後に、めっき層３４が形成される。なお、めっき層３４は、下地電極層３２の表面に形成されてもよく、積層体１２上に直接形成されてもよい。本実施の形態においては、めっき層３４は、下地電極層３２の表面に形成される。より詳細には、下地電極層３２上に、下層めっき層としてＮｉめっき層および上層めっき層としてＳｎめっき層が形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。
【0114】
上述のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
【0115】
Ｂ．第２の実施の形態
この発明の第２の実施の形態に係る積層セラミックコンデンサの一例である積層セラミックコンデンサ１１０について説明する。図１２は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図１３は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す上面図である。図１４は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す下面図である。図１５は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す側面図である。図１６は、図１２の線ＸＶＩ－ＸＶＩにおける断面図である。図１７は、図１２の線ＸＶＩＩ－ＸＶＩＩにおける断面図である。図１８は、図１６の線ＸＶＩＩＩ－ＸＶＩＩＩにおける断面図である。図１９は、図１６の線ＸＩＸ－ＸＩＸにおける断面図である。図２０は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの第１の側面側の図解図である。
この発明の第２の実施の形態に係る積層セラミックコンデンサの一例である積層セラミックコンデンサ１１０について説明する。図１２は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図１３は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す上面図である。図１４は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す下面図である。図１５は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す側面図である。図１６は、図１２の線ＸＶＩ－ＸＶＩにおける断面図である。図１７は、図１２の線ＸＶＩＩ－ＸＶＩＩにおける断面図である。図１８は、図１６の線ＸＶＩＩＩ－ＸＶＩＩＩにおける断面図である。図１９は、図１６の線ＸＩＸ－ＸＩＸにおける断面図である。図２０は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの第１の側面側の図解図である。
【0116】
図１２ないし図２０に示すように、第２の実施の形態に係る積層セラミックコンデンサ１１０は、積層体１２と、外部電極１３０とを含む。積層セラミックコンデンサ１１０は、第１の実施の形態にかかる積層セラミックコンデンサ１０の第３の外部電極３０ｃおよび第４の外部電極３０ｄが、第２の主面１２ｂにおいて連続して配置されたものである。したがって、上記第１の実施の形態の構成要素に相当するものについては同じ符号を付すとともに、その詳細な説明を省略する。
【0117】
第２の実施の形態に係る積層セラミックコンデンサ１１０の外部電極１３０について説明する。外部電極１３０は、第１の端面１２ｅ側に配置される第１の外部電極１３０ａと、第２の端面１２ｆ側に配置される第２の外部電極１３０ｂと、第１の側面１２ｃ側および第２の側面１２ｄ側に配置され、第２の主面１２ｂにおいて連続するように配置される第３の外部電極１３０ｃと、を有する。
【0118】
第２の実施形態に係る外部電極１３０の第１の外部電極１３０ａおよび第２の外部電極１３０ｂはそれぞれ、第１の実施形態に係る外部電極３０の第１の外部電極３０ａおよび第２の外部電極３０ｂに対応する。したがって、本実施の形態では、詳細な説明を省略する。
【0119】
第２の実施形態に係る外部電極１３０の第３の外部電極１３０ｃは、積層体１２の第１の側面１２ｃの一部、第２の側面１２ｄの一部および第２の主面１２ｂの一部に配置されている。また、第３の外部電極３０ｃは、第２の主面１２ｂにおいて連続して配置されている。さらに、第３の外部電極１３０ｃは、第２の内部電極層１６ｂに接続されている。
【0120】
また、第３の外部電極１３０ｃの第１の側面１２ｃ上の長さ方向ｚの端部および第２の側面１２ｄ上の長さ方向ｚの端部は、積層体１２の第１の側面１２ｃおよび第２の側面１
２ｄに露出された第２の内部電極層１６ｂの積層体１２の長さ方向ｚの端部から５μｍ以上１００μｍ以下に位置していることが好ましい。言い換えると、第３の外部電極１３０ｃの第１の側面１２ｃ上の積層体１２の長さ方向ｚの端部および第２の側面１２ｄ上の積層体１２の長さ方向ｚの端部と、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂの積層体１２の長さ方向ｚの端部との間の長さｄ２’は、５μｍ以上１００μｍ以下であることが好ましい。
２ｄに露出された第２の内部電極層１６ｂの積層体１２の長さ方向ｚの端部から５μｍ以上１００μｍ以下に位置していることが好ましい。言い換えると、第３の外部電極１３０ｃの第１の側面１２ｃ上の積層体１２の長さ方向ｚの端部および第２の側面１２ｄ上の積層体１２の長さ方向ｚの端部と、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂの積層体１２の長さ方向ｚの端部との間の長さｄ２’は、５μｍ以上１００μｍ以下であることが好ましい。
【0121】
さらに、第３の外部電極１３０ｃの第１の側面１２ｃ上の積層体１２の積層方向ｘの端部および第２の側面１２ｄ上の積層体１２の積層方向ｘの端部は、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された最も第１の主面１２ａ側の第２の内部電極層１６ｂから５μｍ以上１００μｍ以下に位置していることが好ましい。言い換えると、第３の外部電極３０ｃおよび第４の外部電極３０ｄの積層体１２の積層方向ｘの端部と、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂの積層体１２の積層方向ｘの端部との間の長さｄ３’は、５μｍ以上１００μｍ以下であることが好ましい。
【0122】
上記のように第３の外部電極１３０ｃを配置することで、第２の内部電極層１６ｂと第３の外部電極１３０ｃの電気的接続信頼性を維持しつつ、第３の外部電極１３０ｃが積層体１２を覆う面積を減らすことができ、より放熱することができる。
また、上記のように第３の外部電極１３０ｃを配置することで、積層セラミックコンデンサ１０を基板に実装した際に、仮に実装ずれが発生した場合でもセルフアライメント効果が働きやすいという効果がある。
また、上記のように第３の外部電極１３０ｃを配置することで、積層セラミックコンデンサ１０を基板に実装した際に、仮に実装ずれが発生した場合でもセルフアライメント効果が働きやすいという効果がある。
【0123】
外部電極１３０は、積層体１２の表面に配置される下地電極層１３２と、下地電極層１３２を覆うように配置されためっき層１３４とを含む。下地電極層１３２は、第１の下地電極層１３２ａ、第２の下地電極層１３２ｂおよび第３の下地電極層１３２ｃを有する。めっき層１３４は、第１のめっき層１３４ａ、第２のめっき層１３４ｂおよび第３のめっき層１３４ｃを有する。言い換えると、第１の外部電極１３０ａは、第１の下地電極層１３２ａおよび第１のめっき層１３４ａを有する。第２の外部電極１３０ｂは、第２の下地電極層１３２ｂおよび第２のめっき層１３４ｂを有する。第３の外部電極１３０ｃは、第３の下地電極層１３２ｃおよび第３のめっき層１３４ｃを有する。第２の実施形態に係る外部電極１３０の下地電極層１３２およびめっき層１３４はそれぞれ、第１の実施形態に係る外部電極３０の下地電極層３２およびめっき層３４に対応する。したがって、本実施の形態では、詳細な説明を省略する。
【0124】
【0125】
第２の実施の形態に係る積層セラミックコンデンサの実装構造２００は、図２１および図２２に示すように、第２の実施の形態に係る積層セラミックコンデンサ１１０と実装基板５０とを含む。実装基板５０は、基板のコア材５１及び導体ランド５２を含む。実装基板５０の基板のコア材５１および導体ランド５２は、第１の実施の形態にかかる積層セラミックコンデンサの実装構造１００と同じであるため、本実施の形態では、詳細な説明を省略する。
【0126】
図２１および図２２に示す積層セラミックコンデンサの実装構造２００は、積層セラミックコンデンサ１１０の第２の主面１２ｂを基板側実装面５１ａに相対させるように実装基板５０に実装される。これにより、第１の側面１２ｃ及び第２の側面１２ｄから引き出される第１の延長部２７ａ及び第２の延長部２７ｂと実装基板５０の基板側実装面５１ａ
までとの距離が最短となった状態で、積層セラミックコンデンサ１１０と実装基板５０との電気的接続が実現される。
までとの距離が最短となった状態で、積層セラミックコンデンサ１１０と実装基板５０との電気的接続が実現される。
【0127】
さらに、図２１および図２２に示す積層セラミックコンデンサの実装構造２００は、積層体１２の第２の主面１２ｂ側に第３の外部電極１３０ｃが連続して配置されているため、積層セラミックコンデンサ１１０の第２の主面１２ｂを基板側実装面５１ａに相対させるように実装基板５０に実装させることで、積層セラミックコンデンサ１１０を基板に実装した際に、仮に実装ずれが発生した場合でもセルフアライメント効果が働きやすいという効果がある。
【0128】
従って、図２１および図２２に示す積層セラミックコンデンサ１１０の実装構造２００は、上記したこの発明の第２の実施の形態に係る積層セラミックコンデンサ１１０の種々の作用をそのまま反映して、積層セラミックコンデンサ１１０の第２の内部電極層１６ｂから実装基板５０までの電流経路を、従来と比べて短くとることができる。その結果、この発明の第２の実施の形態に係る積層セラミックコンデンサ１１０の種々の効果を反映して、積層セラミックコンデンサの実装構造における低ＥＳＬ特性を向上させる効果を奏する。
【0129】
３．積層セラミックコンデンサの製造方法
次に、この発明の第２の実施の形態にかかる積層セラミックコンデンサ１１０の製造方法について説明する。なお、積層体１２の作製方法は上記第１の実施の形態にかかる積層セラミックコンデンサ１０の製造方法と同一である。したがって、積層体１２に外部電極１３０を形成する方法から説明する。
次に、この発明の第２の実施の形態にかかる積層セラミックコンデンサ１１０の製造方法について説明する。なお、積層体１２の作製方法は上記第１の実施の形態にかかる積層セラミックコンデンサ１０の製造方法と同一である。したがって、積層体１２に外部電極１３０を形成する方法から説明する。
【0130】
（下地電極層）
焼成して得られた積層体１２の第１の側面１２ｃおよび第２の側面１２ｄ上に第３の外部電極１３０ｃの第３の下地電極層１３２ｃが形成される。
焼成して得られた積層体１２の第１の側面１２ｃおよび第２の側面１２ｄ上に第３の外部電極１３０ｃの第３の下地電極層１３２ｃが形成される。
【0131】
下地電極層１３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層１３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。本実施の形態では、下地電極層１３２は、焼付け層で形成している。
【0132】
ここで、焼付け層の形成方法としては、様々な方法を用いることができる。たとえば、第２の主面１２ｂが下になるように、カメラやマグネットで積層体１２の方向を揃え、その後、積層体１２を保持治具で保持し、導電性ペーストをスリットや穴から押し出して塗布する工法を用いることができる。この工法の場合、導電性ペーストの押し出し量を多くすることで、第２の主面１２ｂ上だけでなく、第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂを覆うように、第１の側面１２ｃ上の一部および第２の側面１２ｄ上の一部にまで第３の下地電極層１３２ｃを形成することができる。
【0133】
また、ローラ転写法を用いて形成することもできる。ローラ転写法の場合、第２の主面１２ｂ上だけでなく、第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂを覆うように、第１の側面１２ｃ上の一部および第２の側面１２ｄ上の一部にまで第３の下地電極層１３２ｃを形成する場合、ローラ転写の際の押し付け圧力を強くすることで第１の側面１２ｃおよび第２の側面１２ｄに露出された第２の内部電極層１６ｂを覆うように、第１の側面１２ｃ上の一部および第２の側面１２ｄ上の一部にまで第３の下地電極層１３２ｃを形成することが可能となる。
【0134】
次に、焼成して得られた積層体１２の第１の端面１２ｅ上に第１の外部電極１３０ａの
第１の下地電極層１３２ａが形成され、積層体１２の第２の端面１２ｆ上に第２の外部電極１３０ｂの第２の下地電極層１３２ｂが形成される。
第１の下地電極層１３２ａが形成され、積層体１２の第２の端面１２ｆ上に第２の外部電極１３０ｂの第２の下地電極層１３２ｂが形成される。
【0135】
本実施の形態では、第１の下地電極層１３２ａおよび第２の下地電極層１３２ｂは、ＤＩＰ法を用いて第１の端面１２ｅ、第２の端面１２ｆだけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にまで延びるように形成している。
【0136】
なお、焼付け処理は、第１の外部電極１３０ａの第１の下地電極層１３２ａ、第２の外部電極１３０ｂの第２の下地電極層１３２ｂおよび第３の外部電極１３０ｃの第３の下地電極層１３２ｃを同時に焼付けてもよいし、第１の外部電極１３０ａの第１の下地電極層１３２ａおよび第２の外部電極１３０ｂの第２の下地電極層１３２ｂと、第３の外部電極１３０ｃの第３の下地電極層１３２ｃとを、それぞれ別々に焼き付けてもよい。
【0137】
（導電性樹脂層）
なお、下地電極層１３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
なお、下地電極層１３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
【0138】
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層上もしくは積層体１２上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層を形成する。この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
【0139】
なお、導電性樹脂ペーストの塗布方法としては、下地電極層１３２を焼付け層で形成する方法と同様、たとえば、導電性樹脂ペーストをスリットから押し出して塗布する工法やローラ転写法を用いて形成することができる。
【0140】
（薄膜層）
また、下地電極層１３２を薄膜層で形成する場合は、マスキングなどを行い、外部電極３０を形成したいところにスパッタリング法または蒸着法等の薄膜形成法により下地電極層１３２を形成することができる。薄膜層で形成された下地電極層１３２は金属粒子が堆積された１μｍ以下の層とする。
また、下地電極層１３２を薄膜層で形成する場合は、マスキングなどを行い、外部電極３０を形成したいところにスパッタリング法または蒸着法等の薄膜形成法により下地電極層１３２を形成することができる。薄膜層で形成された下地電極層１３２は金属粒子が堆積された１μｍ以下の層とする。
【0141】
（めっき層）
さらに、下地電極層１３２を設けずにめっき層だけで外部電極１３０を形成してもよい。その場合は、以下の方法で形成することができる。
さらに、下地電極層１３２を設けずにめっき層だけで外部電極１３０を形成してもよい。その場合は、以下の方法で形成することができる。
【0142】
積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにめっき処理を施し、第１の内部電極層１６ａの露出部に下層めっき電極を形成する。同様に、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄにめっき処理を施し、第２の内部電極層１６ｂの露出部に下層めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
【0143】
最後に、めっき層１３４が形成される。なお、めっき層１３４は、下地電極層１３２の
表面に形成されてもよく、積層体１２上に直接形成されてもよい。本実施の形態においては、めっき層１３４は、下地電極層１３２の表面に形成される。より詳細には、下地電極層１３２上に、下層めっき層としてＮｉめっき層および上層めっき層としてＳｎめっき層が形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。
表面に形成されてもよく、積層体１２上に直接形成されてもよい。本実施の形態においては、めっき層１３４は、下地電極層１３２の表面に形成される。より詳細には、下地電極層１３２上に、下層めっき層としてＮｉめっき層および上層めっき層としてＳｎめっき層が形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。
【0144】
上述のようにして、本実施の形態にかかる積層セラミックコンデンサ１１０が製造される。
【0145】
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
【産業上の利用可能性】
【0146】
この発明は、積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造に関し、特に、低容量化および直流抵抗が大きくなることを抑制しつつ、さらに十分な放熱効果および低ＥＳＬの効果を十分に得ることができる積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造として利用し得る。
【符号の説明】
【0147】
１０，１１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ 有効層部
２０ａ 第１の外層部
２０ｂ 第２の外層部
２２ａ，２２ｂ Ｗギャップ
２４ａ，２４ｂ Ｌギャップ
２５ａ 第１の対向部
２５ｂ 第２の対向部
２６ａ 第１の引出部
２６ｂ 第２の引出部
２７ａ 第１の延長部
２７ｂ 第２の延長部
２８ａ 第１領域
２８ｂ 第２領域
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３０ｃ 第３の外部電極
３０ｄ 第４の外部電極
３０ｃ１ 第１の折り返し部
３０ｄ１ 第２の折り返し部
３０ｃ２ 第１の被覆部
３０ｄ２ 第２の被覆部
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３２ｃ 第３の下地電極層
３２ｄ 第４の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
３４ｃ 第３のめっき層
３４ｄ 第４のめっき層
５０ 実装基板
５１ 基板のコア材
５１ａ 基板側実装面
５２ 導体ランド
５２ａ 第１の導体ランド
５２ｂ 第２の導体ランド
５２ｃ 第３の導体ランド
５２ｄ 第４の導体ランド
５４ 接合材
１００，２００ 積層セラミックコンデンサの実装構造
１３０ 外部電極
１３０ａ 第１の外部電極
１３０ｂ 第２の外部電極
１３０ｃ 第３の外部電極
１３２ 下地電極層
１３２ａ 第１の下地電極層
１３２ｂ 第２の下地電極層
１３２ｃ 第３の下地電極層
１３４ めっき層
１３４ａ 第１のめっき層
１３４ｂ 第２のめっき層
１３４ｃ 第３のめっき層
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向
Ｌ 積層セラミックコンデンサの長さ方向の寸法
Ｗ 積層セラミックコンデンサの幅方向の寸法
Ｔ 積層セラミックコンデンサの積層方向の寸法
ｌ 積層体の長さ方向の寸法
ｗ 積層体の幅方向の寸法
ｔ 積層体の積層方向の寸法
ｄ１ 第２の主面と第２の内部電極層の端部との積層方向の長さ
ｄ２ 第１の実施の形態における第３の外部電極および第４の外部電極の端部と第２の内部電極層の端部との間の長さ方向の長さ
ｄ３ 第１の実施の形態における第３の外部電極および第４の外部電極の端部と第２の内部電極層の端部との間の積層方向の長さ
ｄ２’ 第２の実施の形態における第３の外部電極および第４の外部電極の端部と第２の内部電極層の端部との間の長さ方向の長さ
ｄ３’ 第２の実施の形態における第３の外部電極および第４の外部電極の端部と第２の内部電極層の端部との間の積層方向の長さ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ 有効層部
２０ａ 第１の外層部
２０ｂ 第２の外層部
２２ａ，２２ｂ Ｗギャップ
２４ａ，２４ｂ Ｌギャップ
２５ａ 第１の対向部
２５ｂ 第２の対向部
２６ａ 第１の引出部
２６ｂ 第２の引出部
２７ａ 第１の延長部
２７ｂ 第２の延長部
２８ａ 第１領域
２８ｂ 第２領域
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３０ｃ 第３の外部電極
３０ｄ 第４の外部電極
３０ｃ１ 第１の折り返し部
３０ｄ１ 第２の折り返し部
３０ｃ２ 第１の被覆部
３０ｄ２ 第２の被覆部
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３２ｃ 第３の下地電極層
３２ｄ 第４の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
３４ｃ 第３のめっき層
３４ｄ 第４のめっき層
５０ 実装基板
５１ 基板のコア材
５１ａ 基板側実装面
５２ 導体ランド
５２ａ 第１の導体ランド
５２ｂ 第２の導体ランド
５２ｃ 第３の導体ランド
５２ｄ 第４の導体ランド
５４ 接合材
１００，２００ 積層セラミックコンデンサの実装構造
１３０ 外部電極
１３０ａ 第１の外部電極
１３０ｂ 第２の外部電極
１３０ｃ 第３の外部電極
１３２ 下地電極層
１３２ａ 第１の下地電極層
１３２ｂ 第２の下地電極層
１３２ｃ 第３の下地電極層
１３４ めっき層
１３４ａ 第１のめっき層
１３４ｂ 第２のめっき層
１３４ｃ 第３のめっき層
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向
Ｌ 積層セラミックコンデンサの長さ方向の寸法
Ｗ 積層セラミックコンデンサの幅方向の寸法
Ｔ 積層セラミックコンデンサの積層方向の寸法
ｌ 積層体の長さ方向の寸法
ｗ 積層体の幅方向の寸法
ｔ 積層体の積層方向の寸法
ｄ１ 第２の主面と第２の内部電極層の端部との積層方向の長さ
ｄ２ 第１の実施の形態における第３の外部電極および第４の外部電極の端部と第２の内部電極層の端部との間の長さ方向の長さ
ｄ３ 第１の実施の形態における第３の外部電極および第４の外部電極の端部と第２の内部電極層の端部との間の積層方向の長さ
ｄ２’ 第２の実施の形態における第３の外部電極および第４の外部電極の端部と第２の内部電極層の端部との間の長さ方向の長さ
ｄ３’ 第２の実施の形態における第３の外部電極および第４の外部電極の端部と第２の内部電極層の端部との間の積層方向の長さ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】