特開 2023-161954 半導体モジュール及び半導体モジュールの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023161954

(43)【公開日】2023-11-08

(54)【発明の名称】半導体モジュール及び半導体モジュールの製造方法

(51)【国際特許分類】

   H01L 25/07 20060101AFI20231031BHJP

   H01L 21/60 20060101ALI20231031BHJP

   H01L 23/48 20060101ALI20231031BHJP

【ＦＩ】

H01L25/04 C

H01L21/60 321E

H01L23/48 G

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022072621

(22)【出願日】2022-04-26

(71)【出願人】

【識別番号】000002037

【氏名又は名称】新電元工業株式会社

(74)【代理人】

【識別番号】110002697

【氏名又は名称】めぶき弁理士法人

(74)【代理人】

【識別番号】100104709

【弁理士】

【氏名又は名称】松尾 誠剛

(72)【発明者】

【氏名】漆畑 博可

(72)【発明者】

【氏名】伊藤 瑛基

(72)【発明者】

【氏名】木村 渉

(57)【要約】

【課題】端子における寄生インダクタンスの影響を低減することが可能であり、かつ、寄生インダクタンスの影響の低減のために一般的な半導体モジュールと比較して必須の端子の減少及びパッケージサイズの拡大の必要がない半導体モジュール及びその製造方法を提供する。
【解決手段】半導体モジュール１は、ソース電極１２、ドレイン電極（図示せず。）及びゲート電極１６を有する半導体チップ１０と、ソース電極１２と接合された接合部２２、接合部２２から突出するソース端子２４及びソース端子２４とは別に接合部２２から突出するケルビンソース端子２６，２７を有するクリップ２０と、半導体チップ１０を封止する封止樹脂５０とを備え、ケルビンソース端子２６，２７は、接合部２２からソース端子２４とは異なる方向に突出する吊りピンでもある。
【選択図】図３

【特許請求の範囲】

【請求項1】

第１電極、第２電極及び第３電極を有する半導体チップと、
前記第１電極と接合された接合部、前記接合部から突出する第１端子及び前記第１端子とは別に前記接合部から突出する第２端子を有するクリップと、
前記半導体チップを封止する封止樹脂とを備え、
前記第２端子は、前記接合部から前記第１端子とは異なる方向に突出する吊りピンでもあることを特徴とする半導体モジュール。

【請求項2】

前記第２端子の断面積は、前記第１端子の断面積と同じ又はより小さいことを特徴とする請求項１に記載の半導体モジュール。

【請求項3】

平面視したとき、前記第２端子の幅は、前記第１端子の幅と同じ又はより狭いことを特徴とする請求項２に記載の半導体モジュール。

【請求項4】

前記第２端子として、第１の方向に向かって突出する第１の第２端子と、前記第１の方向とは反対の第２の方向に向かって突出する第２の第２端子とを有することを特徴とする請求項１～３のいずれかに記載の半導体モジュール。

【請求項5】

平面視したとき、前記第１の第２端子及び前記第２の第２端子は、前記第１端子が最終的に延出する方向に対して垂直な方向に向かって延出することを特徴とする請求項４に記載の半導体モジュール。

【請求項6】

平面視したとき、前記第１の第２端子及び前記第２の第２端子は同一直線上にあることを特徴とする請求項４に記載の半導体モジュール。

【請求項7】

平面視したとき、前記第１端子と前記第２端子とは、前記接合部の重心を通過しかつ前記第１端子の突出方向とは垂直な仮想線により区分される前記接合部の別々の側を起点として前記接合部から突出することを特徴とする請求項１～３のいずれかに記載の半導体モジュール。

【請求項8】

接合部及び前記接合部から突出する第１端子を有し、前記接合部から前記第１端子とは異なる方向に突出する吊りピンにより外枠に固定されているクリップを、第１電極、第２電極及び第３電極を有する半導体チップの前記第１電極側に載置するクリップ載置工程と、
前記接合部と前記第１電極とを接合する接合工程と、
前記半導体チップを封止樹脂により封止する樹脂封止工程と、
前記封止樹脂から突出する部分が残るように前記吊りピンをカットして、前記接合部から前記第１端子とは異なる方向に突出する第２端子を形成する第２端子形成工程とを含むことを特徴とする半導体モジュールの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。

【背景技術】

【0002】

パワー半導体モジュールの技術分野においては、大電流化及び高速化が常に求められている。一方、パワー半導体モジュールのうちＭＯＳＦＥＴを用いるものはソース端子、ドレイン端子及びゲート端子の３種類の端子を有するが、大電流化及び高速化の進展によりソース端子における寄生インダクタンスの影響が無視できなくなってきている。このため、寄生インダクタンスの影響を低減することを目的として、ソース端子の他にケルビンソース端子を有する半導体モジュールが従来から知られている（例えば、特許文献１参照。）。

【0003】

図１７は、従来の半導体モジュール９００の平面図である。
従来の半導体モジュール９００は、図１７に示すように、ソース電極９１２、ドレイン電極（図示せず。）及びゲート電極９１６を有する半導体チップ９１０（ＭＯＳＦＥＴ）と、クリップ９２０（ソースコネクタ）と、ドレイン端子９３４を有するダイパッドフレーム９３０と、ゲートクリップ（ゲートコネクタ）９４０と、ソース端子９２８と、ケルビンソース端子９２９と、ゲート端子９４２とを備える。また、半導体モジュール９００は、各端子の末端以外は封止樹脂（図示せず。）により封止されている。クリップ９２０は、ソース電極９１２と接合されたチップ接合部９２２、チップ接合部９２２から突出しソース端子９２８と接合されているソース端子接合部９２４及びソース端子接合部９２４とは別にチップ接合部９２２から突出しケルビンソース端子９２９と接合されているケルビンソース端子接合部９２６を有する。

【0004】

従来の半導体モジュール９００によれば、ケルビンソース端子９２９を備えるため、ソース端子９２８における寄生インダクタンスの影響を低減し、誤作動やノイズの発生を抑制することが可能となる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１８－６３９９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、従来の半導体モジュール９００には、ケルビンソース端子を有しない半導体モジュール（以下、「一般的な半導体モジュール」という。）と比較して、必須の端子（ケルビンソース端子以外の端子。特にソース端子。）の減少又はパッケージサイズの拡大が必要となるという問題がある。例えば、従来の半導体モジュール９００は、一般的な半導体モジュールでは３本であったソース端子９２８のうち１本をケルビンソース端子９２９として使用するものであるとも言える。つまり、一般的な半導体モジュールと比較して、従来の半導体モジュール９００ではソース端子９２８が２／３に減少しているため、単純計算でソース端子９２８全体の電流容量は２／３に減少し、ソース配線抵抗が１．５倍に増加してしまう。これを避けるためにはソース端子の数を維持したままケルビンソース端子を増設することが考えられるが、この場合には端子が増加した分、半導体モジュールのパッケージサイズを拡大せざるを得なくなることが多い。この問題は、パッケージサイズを容易には拡大できない小型大電流のパワー半導体モジュールにおいて特に影響が大きくなる。

【0007】

そこで、本発明は上記した問題を解決するためになされたものであり、端子における寄生インダクタンスの影響を低減することが可能であり、かつ、寄生インダクタンスの影響の低減のために一般的な半導体モジュールと比較して必須の端子の減少及びパッケージサイズの拡大の必要がない半導体モジュールを提供することを目的とする。また、このような半導体モジュールの製造方法を提供することも目的とする。

【課題を解決するための手段】

【0008】

本発明の半導体モジュールは、第１電極、第２電極及び第３電極を有する半導体チップと、前記第１電極と接合された接合部、前記接合部から突出する第１端子及び前記第１端子とは別に前記接合部から突出する第２端子を有するクリップと、前記半導体チップを封止する封止樹脂とを備え、前記第２端子は、前記接合部から前記第１端子とは異なる方向に突出する吊りピンでもあることを特徴とする。

【0009】

本発明の半導体モジュールの製造方法は、接合部及び前記接合部から突出する第１端子を有し、前記接合部から前記第１端子とは異なる方向に突出する吊りピンによりフレームに固定されているクリップを、第１電極、第２電極及び第３電極を有する半導体チップの前記第１電極側に載置するクリップ載置工程と、前記接合部と前記第１電極とを接合する接合工程と、前記半導体チップを封止樹脂により封止する樹脂封止工程と、前記封止樹脂から突出する部分が残るように前記吊りピンをカットして、前記接合部から前記第１端子とは異なる方向に突出する第２端子を形成する第２端子形成工程とを含むことを特徴とする。

【発明の効果】

【0010】

ところで、クリップを備える半導体モジュールを製造する際には、吊りピンと呼ばれる構造が一般的に用いられる（後述する実施形態１及び図７参照。）。吊りピンは枠状の外枠にクリップを固定するものであり、一般的には金属板から外枠及びクリップとともに形成される。半導体チップとクリップとを接合する工程や半導体チップを樹脂封止する工程を、吊りピンで外枠にクリップを固定した状態で実施することにより、クリップの位置ずれ、傾き、変形等を抑制することができる。一般的な半導体モジュールの製造方法においては、吊りピンは樹脂封止後、封止樹脂から突出している部分全体がカットされる。このため、吊りピンを用いて製造した半導体モジュールの封止樹脂内には吊りピンが残るが、当該吊りピンは電気的には何の役目も果たさない。本発明の発明者らは吊りピンを有効利用できる可能性を見出し、本発明を完成させた。

【0011】

本発明の半導体モジュールによれば、第２端子は、接合部から第１端子とは異なる方向に突出する吊りピンでもあるため、従来から存在しながら活用されてこなかった吊りピンを第２端子として活用できる。その結果、本発明の半導体モジュールは、端子における寄生インダクタンスの影響を低減することが可能であり、かつ、寄生インダクタンスの影響の低減のために一般的な半導体モジュールと比較して必須の端子の減少及びパッケージサイズの拡大の必要がない半導体モジュールとなる。

【0012】

本発明の半導体モジュールの製造方法は、封止樹脂から突出する部分が残るように吊りピンをカットして、接合部から第１端子とは異なる方向に突出する第２端子を形成する第２端子形成工程を含むため、端子における寄生インダクタンスの影響を低減することが可能であり、かつ、寄生インダクタンスの影響の低減のために一般的な半導体モジュールと比較して必須の端子の減少及びパッケージサイズの拡大の必要がない半導体モジュールを製造することができる半導体モジュールの製造方法となる。

【図面の簡単な説明】

【0013】

【図1】実施形態１に係る半導体モジュール１の斜視図である。

【図2】実施形態１に係る半導体モジュール１の六面図である。

【図3】実施形態１に係る半導体モジュール１の内部構造を説明するために示す平面図である。

【図4】実施形態１におけるクリップ２０の六面図である。

【図5】実施形態１に係る半導体モジュールの製造方法のフローチャートである。

【図6】実施形態１における半導体チップ載置工程Ｓ１０を説明するために示す図である。

【図7】実施形態１におけるクリップ載置工程Ｓ２０を説明するために示す図である。

【図8】実施形態１における接合工程Ｓ３０の後、外枠Ｆ１を外した状態を説明するために示す図である。

【図9】実施形態１における樹脂封止工程Ｓ４０を説明するために示す図である。

【図10】実施形態１におけるケルビンソース端子形成工程Ｓ５０（第２端子形成工程）を説明するために示す図である。

【図11】実施形態２に係る半導体モジュール２の斜視図である。

【図12】実施形態２に係る半導体モジュール２の六面図である。

【図13】実施形態２に係る半導体モジュール２の内部構造を説明するために示す平面図である。

【図14】実施形態２におけるクリップ２０ａ，２０ｂの六面図である。

【図15】変形例１に係る半導体モジュール３の六面図である。

【図16】変形例２に係る半導体モジュール４の六面図である。

【図17】従来の半導体モジュール９００の平面図である。

【発明を実施するための形態】

【0014】

以下、本発明の半導体モジュール及び半導体モジュールの製造方法について、図に示す各実施形態に基づいて説明する。なお、以下に説明する各実施形態は、特許請求の範囲に係る発明を限定するものではない。また、各実施形態の中で説明されている諸要素及びその組み合わせの全てが本発明の解決手段に必須であるとは限らない。

【0015】

［実施形態１］
１．半導体モジュール１
まず、実施形態１に係る半導体モジュール１について説明する。
図１は、実施形態１に係る半導体モジュール１の斜視図である。
図２は、実施形態１に係る半導体モジュール１の六面図である。図２（ａ）は半導体モジュール１の正面図であり、図２（ｂ）は半導体モジュール１の背面図であり、図２（ｃ）は半導体モジュール１の平面図であり、図２（ｄ）は半導体モジュール１の底面図であり、図２（ｅ）は半導体モジュール１の左側面図であり、図２（ｆ）は半導体モジュール１の右側面図である。
図３は、実施形態１に係る半導体モジュール１の内部構造を説明するために示す平面図である。図３においては、封止樹脂５０の外形形状を破線で図示している。
図４は、実施形態１におけるクリップ２０の六面図である。図４（ａ）はクリップ２０の正面図であり、図４（ｂ）はクリップ２０の背面図であり、図４（ｃ）はクリップ２０の平面図であり、図４（ｄ）はクリップ２０の底面図であり、図４（ｅ）はクリップ２０の左側面図であり、図４（ｆ）はクリップ２０の右側面図である。

【0016】

実施形態１に係る半導体モジュール１は、図１～図３に示すように、半導体チップ１０と、クリップ２０と、ダイパッドフレーム３０と、ゲートクリップ４０と、封止樹脂５０とを備える。なお、一般的な事項であるため都度の説明及び図示は省略するが、各構成要素における電気的な導通が必要な部分は、はんだ等の導電性接合材により接合されている。

【0017】

半導体チップ１０は、ＭＯＳＦＥＴである。半導体チップ１０は、図３に示すように、ソース電極１２（第１電極）、ドレイン電極（第２電極）（図示せず。）及びゲート電極１６（第３電極）を有する。

【0018】

クリップ２０は、図３及び図４に示すように、ソース電極１２（第１電極）と接合された接合部２２、接合部２２から突出するソース端子２４（第１端子）及びソース端子２４（第１端子）とは別に接合部２２から突出するケルビンソース端子２６，２７（第２端子）を有する。ケルビンソース端子２６，２７（第２端子）は、接合部２２からソース端子２４（第１端子）とは異なる方向に突出する吊りピンでもある。

【0019】

クリップ２０の接合部２２は、ソース電極１２に対応する矩形の部分である。ソース端子２４及びケルビンソース端子２６，２７は、同じ側（底面側）に向かって折り曲げられている。半導体モジュール１におけるソース端子２４は、３本存在する。３本のソース端子２４は、平面視したとき、最終的には（末端は）同じ方向に向かって延出する。

【0020】

ケルビンソース端子２６，２７（第２端子）の断面積は、ソース端子２４（第１端子）の断面積より小さい。また、半導体モジュール１を平面視したとき、ケルビンソース端子２６，２７（第２端子）の幅は、ソース端子２４（第１端子）の幅より狭い。なお、「ケルビンソース端子（第２端子）の断面積」の比較対象は、「１本のソース端子（第１端子）の断面積」であり、「ソース端子（第１端子全体）の断面積」ではない。幅についても同様である。

【0021】

半導体モジュール１は、ケルビンソース端子２６，２７（第２端子）として、第１の方向に向かって突出する第１のケルビンソース端子２６（第２端子）と、第１の方向とは反対の第２の方向に向かって突出する第２のケルビンソース端子２７（第２端子）とを有する。半導体モジュール１を平面視したとき、第１のケルビンソース端子２６（第２端子）及び第２のケルビンソース端子２７（第２端子）は、ソース端子２４（第１端子）が最終的に延出する方向に対して垂直な方向に向かって延出する。また、半導体モジュール１を平面視したとき、第１のケルビンソース端子２６（第２端子）及び第２のケルビンソース端子２７（第２端子）は同一直線上にある。

【0022】

「第１端子が最終的に延出する方向」とは、第１端子の末端が延出する方向のことをいう。なお、半導体モジュール１のように第１端子（ソース端子２４）が複数存在する場合には、少なくとも１つの第１端子が最終的に延出する方向に対して第１の第２端子及び第２の第２端子（ケルビンソース端子２６，２７）が垂直な方向に向かって延出していれば、上記条件を満たすものとする。

【0023】

図３に示すように、半導体モジュール１を平面視したとき、ソース端子２４（第１端子）とケルビンソース端子２６，２７（第２端子）とは、接合部２２の重心Ｃを通過しかつソース端子２４（第１端子）の突出方向とは垂直な仮想線Ｖにより区分される接合部２２の別々の側を起点として接合部２２から突出する。この場合の「接合部の重心」とは、平面視したときの接合部の形状から導出される仮想的な重心である。

【0024】

ダイパッドフレーム３０は、半導体チップ１０を載置するための部材である。ダイパッドフレーム３０は、半導体チップ１０のドレイン電極と接合されたダイパッド（図示せず。）及びドレイン端子３４を有する。

【0025】

ゲートクリップ４０は、ゲート電極１６と接合されたゲート電極接合部４２及びゲート電極接合部４２から突出するゲート端子４４を有する。

【0026】

封止樹脂５０は、半導体チップ１０を封止する。図１及び図２に示すように、封止樹脂５０からは、ソース端子２４、ケルビンソース端子２６，２７、ドレイン端子３４、ゲート端子４４及びダイパッドフレーム３０の底面が露出している。なお、ダイパッドフレーム３０の底面が封止樹脂５０から露出しているのは主に放熱のためであり、放熱に問題がない場合には、ダイパッドフレーム３０の底面は必ずしも封止樹脂５０から露出していなくてもよい。

【0027】

２．半導体モジュールの製造方法
次に、実施形態１に係る半導体モジュールの製造方法について説明する。
図５は、実施形態１に係る半導体モジュールの製造方法のフローチャートである。
図６は、実施形態１における半導体チップ載置工程Ｓ１０を説明するために示す図である。図６（ａ）は、外枠Ｆ１にピンＦＰ１を介して固定されているダイパッドフレーム３０の様子を示す図であり、図６（ｂ）はダイパッドフレーム３０に半導体チップ１０を載置した後の様子を示す図である。なお、符号の表示が煩雑になることを避けるため、図６においては、半導体モジュール１に関する構成要素について、最も紙面左上の１つにのみ符号を表示する。後述する図７～図１０においても同様である。
図７は、実施形態１におけるクリップ載置工程Ｓ２０を説明するために示す図である。図７（ａ）は外枠Ｆ２に吊りピンＦＰ２を介して固定されているクリップ２０の様子を示す図であり、図７（ｂ）は半導体チップ１０にクリップ２０を載置した後の様子を示す図である。
図８は、実施形態１における接合工程Ｓ３０の後、外枠Ｆ１を外した状態を説明するために示す図である。
図９は、実施形態１における樹脂封止工程Ｓ４０を説明するために示す図である。
図１０は、実施形態１におけるケルビンソース端子形成工程Ｓ５０（第２端子形成工程）を説明するために示す図である。図１０（ａ）は吊りピンＦＰ２をカットした直後の様子を示す図であり、図１０（ｂ）は吊りピンＦＰ２をケルビンソース端子２６，２７とした状態を示す図である。

【0028】

実施形態１に係る半導体モジュールの製造方法は、図５に示すように、半導体チップ載置工程Ｓ１０と、クリップ載置工程Ｓ２０と、接合工程Ｓ３０と、樹脂封止工程Ｓ４０と、ケルビンソース端子形成工程Ｓ５０（第２端子形成工程）とを含む。以下、各工程について説明する。

【0029】

半導体チップ載置工程Ｓ１０は、ダイパッドフレーム３０に半導体チップ１０を載置する工程である。半導体チップ載置工程Ｓ１０においては、まず、外枠Ｆ１にピンＦＰ１を介して固定されているダイパッドフレーム３０を準備する（図６（ａ）参照。）。なお、図６においては、１つの外枠Ｆ１に９個のダイパッドフレーム３０が固定されているが、これはあくまで例示である。外枠Ｆ１に固定されているダイパッドフレーム３０の数、つまり、同時に製造する半導体モジュール１の数は、８個以下であってもよく、１０個以上であってもよい。また、図６においては、１つのダイパッドフレーム３０につき４本のピンＦＰ１が接続されているが、これも例示である。ダイパッドフレーム３０に接続されているピンＦＰ１の数は３本以下であってもよく、５本以上であってもよい。

【0030】

次に、ダイパッドフレーム３０に、導電性接合材又はその前駆体（例えば、はんだペースト。図示せず。）を介して、ソース電極１２（第１電極）、ドレイン電極（第２電極）（図示せず。）及びゲート電極１６（第３電極）を有する半導体チップ１０を載置する（図６（ｂ）参照。）。当該載置は、ダイパッドフレーム３０のダイパッドと半導体チップ１０のドレイン電極との位置を合わせるように行う。

【0031】

クリップ載置工程Ｓ２０は、接合部２２及び接合部２２から突出するソース端子２４（第１端子）を有し、接合部２２からソース端子２４（第１端子）とは異なる方向に突出する吊りピンＦＰ２により外枠に固定されているクリップ２０を、半導体チップ１０のソース電極１２（第１電極）側に載置する工程である。

【0032】

クリップ載置工程Ｓ２０においては、まず、外枠Ｆ２に吊りピンＦＰ２を介して固定されているクリップ２０を準備する（図７（ａ）参照。）。クリップ２０の数及び位置は、半導体チップ１０の数及び位置に対応する。なお、クリップ載置工程Ｓ２０で準備するクリップ２０は、半導体モジュール１におけるクリップ２０の最終的な形状と同じ形状である必要は無く、特に、ソース端子２４の形状が整えられていなくてもよい。この場合、クリップ２０の形状の整形は、接合工程Ｓ３０や樹脂封止工程Ｓ４０の後に実施することができる。次に、半導体チップ１０に、導電性接合材又はその前駆体（例えば、はんだペースト。図示せず。）を介してクリップ２０を載置する（図７（ｂ）参照。）。当該載置は、半導体チップ１０のソース電極１２とクリップ２０の接合部２２との位置を合わせるように行う。この時、外枠Ｆ１と外枠Ｆ２とを重ねるようにすることで、各構成要素の位置ずれや傾きを抑制できる。

【0033】

また、クリップ載置工程Ｓ２０においては、ゲートクリップ４０も半導体チップ１０に載置する。つまり、半導体チップ１０に、導電性接合材又はその前駆体（例えば、はんだペースト。図示せず。）を介してゲートクリップ４０を載置する。当該載置は、半導体チップ１０のゲート電極１６とゲートクリップ４０のゲート電極接合部４２との位置を合わせるように行う。なお、ゲートクリップ４０は、吊りピンを介して外枠Ｆ２と接続されていてもよい。この場合、クリップ２０の載置とゲートクリップ４０の載置とを同時に実施することができ、ゲートクリップ４０の位置ずれや傾きも抑制できる。

【0034】

接合工程Ｓ３０は、接合部２２とソース電極１２（第１電極）とを接合する工程である。加熱により溶融する導電性接合材又はその前駆体（例えば、はんだペースト）を用いる場合には、本工程は加熱及び冷却（リフロー）により実施することができる。接合工程Ｓ３０においては、半導体モジュール１となる構成要素全体を加熱及び冷却することにより、半導体チップ１０とダイパッドフレーム３０との接合（ドレイン電極とダイパッドとの接合）及び半導体チップ１０とゲートクリップ４０との接合（ゲート電極１６とゲート電極接合部４２との接合）も同時に行う。その後、ピンＦＰ１をダイパッドフレーム３０側の根本から切断し、外枠Ｆ１を除去する（図８参照。）。

【0035】

樹脂封止工程Ｓ４０は、半導体チップ１０を封止樹脂５０により封止する工程である。樹脂封止工程Ｓ４０においては、封止樹脂５０からソース端子２４、ケルビンソース端子２６，２７、ドレイン端子３４、ゲート端子４４及びダイパッドフレーム３０の底面が露出するように樹脂封止を行う（図９参照。）。樹脂封止工程Ｓ４０は、例えば、所定の形状の金型（図示せず。）に吊りピンＦＰ２ごと各構成要素をセットし、金型内に封止樹脂５０を流し込んで硬化させることで実施できる。

【0036】

ケルビンソース端子形成工程Ｓ５０（第２端子形成工程）は、封止樹脂５０から突出する部分が残るように吊りピンＦＰ２をカットして、接合部２２からソース端子２４（第１端子）とは異なる方向に突出するケルビンソース端子２６，２７（第２端子）を形成する工程である。外枠Ｆ２は、吊りピンＦＰ２をカットした後に除去する（図１０（ａ）参照。）。カット後の吊りピンＦＰ２は、適切な折り曲げ加工等を実施することにより、ケルビンソース端子２６，２７となる（図１０（ｂ）参照。）。実施形態１においては、ケルビンソース端子形成工程Ｓ５０を実施することにより、半導体モジュール１が完成する。

【0037】

３．実施形態１に係る半導体モジュール１及び半導体モジュールの製造方法の効果
実施形態１に係る半導体モジュール１によれば、ケルビンソース端子２６，２７（第２端子）は、接合部２２からソース端子２４（第１端子）とは異なる方向に突出する吊りピンでもあるため、従来から存在しながら活用されてこなかった吊りピンをケルビンソース端子２６，２７（第２端子）として活用できる。その結果、実施形態１に係る半導体モジュール１は、端子における寄生インダクタンスの影響を低減することが可能であり、かつ、寄生インダクタンスの影響の低減のために一般的な半導体モジュールと比較して必須の端子の減少及びパッケージサイズの拡大の必要がない半導体モジュールとなる。

【0038】

また、実施形態１に係る半導体モジュール１によれば、ケルビンソース端子２６，２７（第２端子）の断面積は、ソース端子２４（第１端子）の断面積より小さいため、ソース端子２４ほどの電流容量を必要としないケルビンソース端子２６，２７の断面積を適切なものとすることが可能となる。

【0039】

また、実施形態１に係る半導体モジュール１によれば、平面視したとき、ケルビンソース端子２６，２７（第２端子）の幅は、ソース端子２４（第１端子）の幅より狭いため、ソース端子２４ほどの電流容量を必要としないケルビンソース端子２６，２７の幅を適切なものとすることが可能となる。

【0040】

また、実施形態１に係る半導体モジュール１によれば、第１の方向に向かって突出する第１のケルビンソース端子２６（第２端子）と、第１の方向とは反対の第２の方向に向かって突出する第２のケルビンソース端子２７（第２端子）とを有するため、吊りピンとして好ましい突出方向をそのまま活用したケルビンソース端子２６，２７とすることが可能となる。

【0041】

また、実施形態１に係る半導体モジュール１によれば、平面視したとき、第１のケルビンソース端子２６（第２端子）及び第２のケルビンソース端子２７（第２端子）は、ソース端子２４（第１端子）が最終的に延出する方向に対して垂直な方向に向かって延出するため、バランス上好ましい吊りピンの延出方向をそのまま活用したケルビンソース端子２６，２７とすることが可能となる。

【0042】

また、実施形態１に係る半導体モジュール１によれば、平面視したとき、第１のケルビンソース端子２６（第２端子）及び第２のケルビンソース端子２７（第２端子）は同一直線上にあるため、バランス上一層好ましい吊りピンの突出方向をそのまま活用したケルビンソース端子２６，２７とすることが可能となる。

【0043】

また、実施形態１に係る半導体モジュール１によれば、平面視したとき、ソース端子２４（第１端子）とケルビンソース端子２６，２７（第２端子）とは、接合部２２の重心Ｃを通過しかつソース端子２４（第１端子）の突出方向とは垂直な仮想線Ｖにより区分される接合部２２の別々の側を起点として接合部２２から突出するため、ソース端子２４の起点とケルビンソース端子２６，２７の起点との間の距離を十分に取ることが可能となる。

【0044】

実施形態１に係る半導体モジュールの製造方法は、封止樹脂５０から突出する部分が残るように吊りピンＦＰ２をカットして、接合部からソース端子２４（第１端子）とは異なる方向に突出するケルビンソース端子２６，２７（第２端子）を形成するケルビンソース端子形成工程Ｓ５０（第２端子形成工程）を含むため、端子における寄生インダクタンスの影響を低減することが可能であり、かつ、寄生インダクタンスの影響の低減のために一般的な半導体モジュールと比較して必須の端子の減少及びパッケージサイズの拡大の必要がない半導体モジュールを製造することができる半導体モジュールの製造方法となる。

【0045】

［実施形態２］
図１１は、実施形態２に係る半導体モジュール２の斜視図である。
図１２は、実施形態２に係る半導体モジュール２の六面図である。図１２（ａ）は半導体モジュール２の正面図であり、図１２（ｂ）は半導体モジュール２の背面図であり、図１２（ｃ）は半導体モジュール２の平面図であり、図１２（ｄ）は半導体モジュール２の底面図であり、図１２（ｅ）は半導体モジュール２の左側面図であり、図１２（ｆ）は半導体モジュール２の右側面図である。
図１３は、実施形態２に係る半導体モジュール２の内部構造を説明するために示す平面図である。図１３においては、封止樹脂５０の外形形状を破線で図示している。
図１４は、実施形態２におけるクリップ２０ａ，２０ｂの六面図である。図１４（ａ）はクリップ２０ａ，２０ｂの正面図であり、図１４（ｂ）はクリップ２０ａ，２０ｂの背面図であり、図１４（ｃ）はクリップ２０ａ，２０ｂの平面図であり、図１４（ｄ）はクリップ２０ａ，２０ｂの底面図であり、図１４（ｅ）はクリップ２０ａの左側面図であり、図１４（ｆ）はクリップ２０ａの右側面図であり、図１４（ｇ）はクリップ２０ｂの左側面図であり、図１４（ｈ）はクリップ２０ｂの右側面図である。

【0046】

実施形態２に係る半導体モジュール２は、基本的に実施形態１に係る半導体モジュール２と同様の構成を有するが、封止樹脂以外の構成要素をそれぞれ２つ備える点で実施形態１に係る半導体モジュール１の場合とは異なる。以下、半導体モジュール２における半導体モジュール１との相違点について説明する。

【0047】

実施形態２に係る半導体モジュール２は、図１１～図１３に示すように、半導体チップ１０ａ，１０ｂと、クリップ２０ａ，２０ｂと、ダイパッドフレーム３０ａ，３０ｂと、ゲートクリップ４０ａ，４０ｂと、封止樹脂５０とを備える。封止樹脂５０は実施形態１における封止樹脂５０と同様のものであるため、説明を省略する。

【0048】

半導体チップ１０ａは、図１３に示すように、ソース電極１２ａ（第１電極）、ドレイン電極（第２電極）（図示せず。）及びゲート電極１６ａ（第３電極）を有する。半導体チップ１０ｂは、ソース電極１２ｂ（第１電極）、ドレイン電極（第２電極）（図示せず。）及びゲート電極１６ｂ（第３電極）を有する。

【0049】

クリップ２０ａは、図１３及び図１４に示すように、接合部２２ａ、ソース端子２４ａ（第１端子）及びケルビンソース端子２６ａ（第２端子）を有する。クリップ２０ｂは、接合部２２ｂ、ソース端子２４ｂ（第１端子）及びケルビンソース端子２６ｂ（第２端子）を有する。ケルビンソース端子２６ａ，２６ｂ（第２端子）は、接合部２２ａ，２２ｂからソース端子２４ａ，２４ｂ（第１端子）とは異なる方向にそれぞれ突出する吊りピンでもある。

【0050】

ダイパッドフレーム３０ａ，３０ｂは、それぞれ半導体チップ１０ａ，１０ｂを載置するための部材である。ダイパッドフレーム３０ａ，３０ｂは、半導体チップ１０ａ，１０ｂのドレイン電極と接合されたダイパッド（図示せず。）及びドレイン端子３４ａ，３４ｂをそれぞれ有する。

【0051】

ゲートクリップ４０ａ，４０ｂは、ゲート電極１６ａ，１６ｂと接合されたゲート電極接合部４２ａ，４２ｂ及びゲート電極接合部４２ａ，４２ｂから突出するゲート端子４４ａ，４４ｂをそれぞれ有する。

【0052】

図示及び詳しい説明は省略するが、実施形態２に係る半導体モジュール２は、実施形態１に係る半導体モジュールの製造方法と基本的に同様の方法（つまり、吊りピンにより外枠に固定されているクリップを用いた製造方法）により製造することができる。

【0053】

実施形態２に係る半導体モジュール２は、封止樹脂以外の構成要素をそれぞれ２つ備える点で実施形態１に係る半導体モジュール１の場合とは異なるが、実施形態２に係る半導体モジュール２によれば、ケルビンソース端子２６ａ，２６ｂ（第２端子）は、接合部２２ａ，２２ｂからソース端子２４ａ，２４ｂ（第１端子）とは異なる方向に突出する吊りピンでもあるため、従来から存在しながら活用されてこなかった吊りピンをケルビンソース端子２６ａ，２６ｂ（第２端子）として活用できる。その結果、実施形態２に係る半導体モジュール２は、実施形態１に係る半導体モジュール１と同様に、端子における寄生インダクタンスの影響を低減することが可能であり、かつ、寄生インダクタンスの影響の低減のために一般的な半導体モジュールと比較して必須の端子の減少及びパッケージサイズの拡大の必要がない半導体モジュールとなる。

【0054】

なお、実施形態２に係る半導体モジュール２は、実施形態１に係る半導体モジュール１が有する上記以外の効果のうち該当する効果も有する。

【0055】

以上、本発明を上記の各実施形態に基づいて説明したが、本発明は上記の各実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。

【0056】

（１）上記各実施形態（後述する各変形例も含む。）において記載した形状、位置、大きさ等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。

【0057】

（２）上記各実施形態におけるケルビンソース端子２６，２７，２６ａ，２６ｂ（第２端子）の断面積は、ソース端子２４，２４ａ，２４ｂ（第１端子）の断面積より小さいものとしたが、本発明はこれに限定されるものではない。ケルビンソース端子（第２端子）の断面積は、ソース端子（第１端子）の断面積と同じとしてもよい。

【0058】

（３）上記各実施形態におけるケルビンソース端子２６，２７，２６ａ，２６ｂ（第２端子）の幅は、ソース端子２４，２４ａ，２４ｂ（第１端子）の幅より狭いものとしたが、本発明はこれに限定されるものではない。ケルビンソース端子（第２端子）の幅は、ソース端子（第１端子）の幅と同じとしてもよい。

【0059】

（４）上記各実施形態における吊りピン（ケルビンソース端子２６，２７，２６ａ，２６ｂ）の数は、１つの半導体モジュールにつき２本であったが、本発明はこれに限定されるものではない。吊りピン（ケルビンソース端子）は１つのクリップにつき最低１本あればよく、製造方法の都合等に合わせて任意の本数とすることができる。なお、１つのクリップに２本以上の吊りピンが存在する場合には、必ずしも全ての吊りピンを第２端子とする必要は無い。第２端子として使用しない吊りピンは端子化せずに除去してもよい。

【0060】

（５）上記各実施形態におけるケルビンソース端子２６，２７，２６ａ，２６ｂは、ソース端子２４，２４ａ，２４ｂと同じ側に折り曲げられていたが、本発明はこれに限定されるものではない。図１５は、変形例１に係る半導体モジュール３の六面図である。図１５（ａ）は正面図であり、図１５（ｂ）は背面図であり、図１５（ｃ）は平面図であり、図１５（ｄ）は底面図であり、図１５（ｅ）は左側面図であり、図１５（ｆ）は右側面図である。第２端子（ケルビンソース端子）を折り曲げる向きはチップの用途等に応じて任意の向きとすることができ、例えば図１５に示すように、第２端子（ケルビンソース端子２６ｃ，２７ｃ）は第１端子（ソース端子２４）とは反対の側に折り曲げられていてもよい。

【0061】

（６）上記各実施形態に係る半導体モジュール１，２においては、封止樹脂５０からは、ソース端子２４，２４ａ，２４ｂ、ケルビンソース端子２６，２７，２６ａ，２６ｂ、ドレイン端子３４，３４ａ，３４ｂ、ゲート端子４４，４４ａ，４４ｂ及びダイパッドフレーム３０，３０ａ，３０ｂの底面が露出しているが、本発明はこれに限定されるものではない。図１６は、変形例２に係る半導体モジュール４の六面図である。図１６（ａ）は正面図であり、図１６（ｂ）は背面図であり、図１６（ｃ）は平面図であり、図１６（ｄ）は底面図であり、図１６（ｅ）は左側面図であり、図１６（ｆ）は右側面図である。変形例２に係る半導体モジュール４においては、さらなる放熱を目的としてクリップ２０ｃにおける接合部２２ｃの上面（半導体チップ側とは反対側の面）も封止樹脂５０から露出している。半導体モジュール４における接合部２２ｃは実施形態１における接合部２２よりも厚みがあるため、封止樹脂５０から露出するようになる。本発明は、このような半導体モジュールにも適用可能である。

【0062】

（７）上記各実施形態における半導体チップ１０，１０ａ，１０ｂはＭＯＳＦＥＴであったが、本発明はこれに限定されるものではない。ＭＯＳＦＥＴ以外の３端子系の半導体チップ（例えば、ＩＧＢＴ）を備える半導体モジュールにも本発明を適用することが可能である。

【0063】

（８）上記実施形態１に係る半導体モジュールの製造方法は、上記した半導体チップ載置工程Ｓ１０を含むが、本発明はこれに限定されるものではない。例えば、外枠Ｆ１にピンＦＰ１を介して固定されているダイパッドフレーム３０を準備するとしたのは例示であり、外枠に固定されていないダイパッドフレームを準備してもよい。また、製造すべき半導体モジュールの構成によっては、上記したような半導体チップ載置工程を実施する必要がない場合も有りうる。

【符号の説明】

【0064】

１，２，３，４…半導体モジュール、１０，１０ａ，１０ｂ…半導体チップ、１２，１２ａ，１２ｂ…ソース電極、１６，１６ａ，１６ｂ…ゲート電極、２０，２０ａ，２０ｂ…クリップ、２２，２２ａ，２２ｂ…接合部、２４，２４ａ，２４ｂ…ソース端子、２６，２６ａ，２６ｂ，２６ｃ，２７，２７ｃ…ケルビンソース端子、３０，３０ａ，３０ｂ…ダイパッドフレーム、３４，３４ａ，３４ｂ…ドレイン端子、４０，４０ａ，４０ｂ…ゲートクリップ、４２，４２ａ，４２ｂ…ゲート電極接合部、４４，４４ａ，４４ｂ…ゲート端子、５０，５０ａ…封止樹脂、Ｃ…接合部の重心、Ｆ１，Ｆ２…外枠、ＦＰ１…ピン、ＦＰ２…吊りピン、Ｖ…仮想線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】