IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 住友電気工業株式会社の特許一覧

<>
  • 特開-半導体装置 図1
  • 特開-半導体装置 図2
  • 特開-半導体装置 図3
  • 特開-半導体装置 図4
  • 特開-半導体装置 図5
  • 特開-半導体装置 図6
  • 特開-半導体装置 図7
  • 特開-半導体装置 図8
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023163856
(43)【公開日】2023-11-10
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 25/07 20060101AFI20231102BHJP
   H01L 23/36 20060101ALI20231102BHJP
   H01L 23/12 20060101ALI20231102BHJP
【FI】
H01L25/04 C
H01L23/36 C
H01L23/12 J
【審査請求】未請求
【請求項の数】11
【出願形態】OL
(21)【出願番号】P 2022075048
(22)【出願日】2022-04-28
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(72)【発明者】
【氏名】野津 浩史
【テーマコード(参考)】
5F136
【Fターム(参考)】
5F136BA30
5F136BB04
5F136DA26
5F136DA27
5F136DA41
5F136EA15
(57)【要約】      (修正有)
【課題】小型化と信頼性の向上とを両立できる半導体装置を提供する。
【解決手段】半導体モジュール1は、絶縁基板123と、絶縁基板123の上に形成され、第1領域111及び第2領域112を有する第1導電層11と、第1導電層11の第1領域111の上に設けられ、かつ、互いに電気的に並列に接続された複数の第1トランジスタ200と、第1導電層11の第2領域112の上に設けられた複数の第1ダイオード300と、を有する。第1ダイオード300は、第1トランジスタ200に電気的に並列に接続され、第1トランジスタ200の平均間隔は、第1ダイオード300の平均間隔よりも大きい。
【選択図】図1
【特許請求の範囲】
【請求項1】
絶縁基板と、
前記絶縁基板の上に形成され、第1領域及び第2領域を有する導電層と、
前記導電層の前記第1領域の上に設けられ、かつ互いに電気的に並列に接続された複数のスイッチング素子と、
前記導電層の前記第2領域の上に設けられた複数のダイオード素子と、
を有し、
前記複数のダイオード素子は、前記複数のスイッチング素子に電気的に並列に接続され、
前記複数のスイッチング素子の平均間隔は、前記複数のダイオード素子の平均間隔よりも大きい半導体装置。
【請求項2】
前記スイッチング素子の動作時の発熱密度は、前記ダイオード素子の動作時の発熱密度よりも大きい請求項1に記載の半導体装置。
【請求項3】
前記複数のスイッチング素子は、一列に等間隔で配置されている請求項1又は請求項2に記載の半導体装置。
【請求項4】
前記複数のダイオード素子は、等間隔で配置されている請求項1又は請求項2に記載の半導体装置。
【請求項5】
前記第1領域は、平面視で前記複数のスイッチング素子を囲む最小の第1矩形領域であり、
前記複数のスイッチング素子のうちで隣り合う2個のスイッチング素子の間隔は、前記第1矩形領域の重心に近いスイッチング素子の組み合わせほど大きい請求項1又は請求項2に記載の半導体装置。
【請求項6】
前記第2領域は、平面視で前記複数のダイオード素子を囲む最小の第2矩形領域であり、
前記複数のダイオード素子のうちで隣り合う2個のダイオード素子の間隔は、前記第2矩形領域の重心に近いダイオード素子の組み合わせほど大きい請求項1又は請求項2に記載の半導体装置。
【請求項7】
前記スイッチング素子は、炭化珪素系トランジスタ素子である請求項1又は請求項2に記載の半導体装置。
【請求項8】
前記ダイオード素子は、炭化珪素系ショットキーバリアダイオード素子である請求項1又は請求項2に記載の半導体装置。
【請求項9】
前記スイッチング素子と同数の第1接合材と、
前記ダイオード素子と同数の第2接合材と、
を有し、
前記第1接合材の各々が1個の前記スイッチング素子を前記導電層に接合し、
前記第2接合材の各々が1個の前記ダイオード素子を前記導電層に接合している請求項1又は請求項2に記載の半導体装置。
【請求項10】
前記第1接合材の材料と前記第2接合材の材料とが同一である請求項9に記載の半導体装置。
【請求項11】
前記第1接合材の厚さと前記第2接合材の厚さとが等しい請求項9に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体装置に関する。
【背景技術】
【0002】
同一の放熱板の上に並列に接続された複数の半導体素子に関し、放熱板の中心部における半導体素子の放熱性を向上させることを目的として、複数の半導体素子の間隔を放熱板の端部より中心部において大きくした構成が知られている(例えば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2005-136229号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来の半導体装置では、小型化と信頼性の向上との両立が困難である。
【0005】
本開示は、小型化と信頼性の向上とを両立できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示の半導体装置は、絶縁基板と、前記絶縁基板の上に形成され、第1領域及び第2領域を有する導電層と、前記導電層の前記第1領域の上に設けられ、かつ互いに電気的に並列に接続された複数のスイッチング素子と、前記導電層の前記第2領域の上に設けられた複数のダイオード素子と、を有し、前記複数のダイオード素子は、前記複数のスイッチング素子に電気的に並列に接続され、前記複数のスイッチング素子の平均間隔は、前記複数のダイオード素子の平均間隔よりも大きい。
【発明の効果】
【0007】
本開示によれば、小型化と信頼性の向上とを両立できる。
【図面の簡単な説明】
【0008】
図1図1は、第1実施形態に係る半導体モジュールを示す上面図である。
図2図2は、第1実施形態に係る半導体モジュールを示す断面図(その1)である。
図3図3は、第1実施形態に係る半導体モジュールを示す断面図(その2)である。
図4図4は、第1実施形態に係る半導体モジュールを示す回路図である。
図5図5は、第2実施形態に係る半導体モジュールを示す上面図である。
図6図6は、第3実施形態に係る半導体モジュールを示す上面図である。
図7図7は、第3実施形態に係る半導体モジュールを示す断面図(その1)である。
図8図8は、第3実施形態に係る半導体モジュールを示す断面図(その2)である。
【発明を実施するための形態】
【0009】
実施するための形態について、以下に説明する。
【0010】
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
【0011】
〔1〕 本開示の一態様に係る半導体装置は、絶縁基板と、前記絶縁基板の上に形成され、第1領域及び第2領域を有する導電層と、前記導電層の前記第1領域の上に設けられ、かつ互いに電気的に並列に接続された複数のスイッチング素子と、前記導電層の前記第2領域の上に設けられた複数のダイオード素子と、を有し、前記複数のダイオード素子は、前記複数のスイッチング素子に電気的に並列に接続され、前記複数のスイッチング素子の平均間隔は、前記複数のダイオード素子の平均間隔よりも大きい。
【0012】
複数のスイッチング素子の平均間隔が複数のダイオード素子の平均間隔よりも大きいため、スイッチング素子で発生した熱を放出しやすい。また、ダイオード素子の平均間隔を大きくする必要はない。従って、小型化と信頼性の向上とを両立できる。
【0013】
〔2〕 〔1〕において、前記スイッチング素子の動作時の発熱密度は、前記ダイオード素子の動作時の発熱密度よりも大きくてもよい。スイッチング素子はダイオード素子よりも高温になりやすい。従って、複数のスイッチング素子の平均間隔が複数のダイオード素子の平均間隔よりも大きいことで、スイッチング素子の放熱性の向上により、信頼性を向上しやすい。
【0014】
〔3〕 〔1〕又は〔2〕において、前記複数のスイッチング素子は、一列に等間隔で配置されていてもよい。この場合、スイッチング素子を配置しやすい。
【0015】
〔4〕 〔1〕~〔3〕のいずれかにおいて、前記複数のダイオード素子は、等間隔で配置されていてもよい。この場合、ダイオード素子を配置しやすい。
【0016】
〔5〕 〔1〕又は〔2〕において、前記第1領域は、平面視で前記複数のスイッチング素子を囲む最小の第1矩形領域であり、前記複数のスイッチング素子のうちで隣り合う2個のスイッチング素子の間隔は、前記第1矩形領域の重心に近いスイッチング素子の組み合わせほど大きくてもよい。この場合、第1矩形領域の重心に近いスイッチング素子で発生した熱をより放出させやすい。
【0017】
〔6〕 〔1〕、〔2〕又は〔5〕において、前記第2領域は、平面視で前記複数のダイオード素子を囲む最小の第2矩形領域であり、前記複数のダイオード素子のうちで隣り合う2個のダイオード素子の間隔は、前記第2矩形領域の重心に近いダイオード素子の組み合わせほど大きくてもよい。この場合、第2矩形領域の重心に近いダイオード素子で発生した熱をより放出させやすい。
【0018】
〔7〕 〔1〕~〔6〕のいずれかにおいて、前記スイッチング素子は、炭化珪素系トランジスタ素子であってもよい。この場合、スイッチング素子に優れた耐圧を得やすい。
【0019】
〔8〕 〔1〕~〔7〕のいずれかにおいて、前記ダイオード素子は、炭化珪素系ショットキーバリアダイオード素子であってもよい。この場合、ダイオード素子に優れた耐圧を得やすい。
【0020】
〔9〕 〔1〕~〔8〕のいずれかにおいて、前記スイッチング素子と同数の第1接合材と、前記ダイオード素子と同数の第2接合材と、を有し、前記第1接合材の各々が1個の前記スイッチング素子を前記導電層に接合し、前記第2接合材の各々が1個の前記ダイオード素子を前記導電層に接合していてもよい。この場合、製造時にスイッチング素子及びダイオード素子の位置ずれを抑制しやすい。
【0021】
〔10〕 〔1〕~〔9〕のいずれかにおいて、前記第1接合材の材料と前記第2接合材の材料とが同一であってもよい。この場合、第1接合材及び第2接合材を同時に形成しやすい。
【0022】
〔11〕 〔1〕~〔10〕のいずれかにおいて、前記第1接合材の厚さと前記第2接合材の厚さとが等しくてもよい。この場合、第1接合材及び第2接合材を同時に形成しやすい。
【0023】
[本開示の実施形態の詳細]
以下、本開示の実施形態について詳細に説明するが、本実施形態はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。本明細書及び図面において、X1-X2方向、Y1-Y2方向、Z1-Z2方向を相互に直交する方向とする。X1-X2方向及びY1-Y2方向を含む面をXY面とし、Y1-Y2方向及びZ1-Z2方向を含む面をYZ面とし、Z1-Z2方向及びX1-X2方向を含む面をZX面とする。便宜上、Z1方向を上方向、Z2方向を下方向とする。また、本開示において平面視とは、Z1側から対象物を視ることをいう。
【0024】
(第1実施形態)
まず、第1実施形態について説明する。第1実施形態は、半導体モジュールに関する。図1は、第1実施形態に係る半導体モジュールを示す上面図である。図2及び図3は、第1実施形態に係る半導体モジュールを示す断面図である。図2は、図1中のII-II線に沿った断面図に相当する。図3は、図1中のIII-III線に沿った断面図に相当する。
【0025】
図1図3に示すように、第1実施形態に係る半導体モジュール1は、放熱板121と、筐体122と、P端子101と、N端子102と、O端子103と、第1ゲート端子104と、第2ゲート端子105と、第1センスソース端子106と、第2センスソース端子107とを有する。半導体モジュール1は、更に、第1導電層11と、第2導電層12と、第3導電層13と、第4導電層14と、第5導電層15と、第6導電層16と、第7導電層17と、絶縁基板123とを有する。半導体モジュール1は、更に、複数の第1トランジスタ200と、複数の第2トランジスタ400と、複数の第1ダイオード300と、複数の第2ダイオード500とを有する。第1トランジスタ200、第2トランジスタ400、第1ダイオード300及び第2ダイオード500の数は限定されず、一例では、すべて3個である。半導体モジュール1は半導体装置の一例である。
【0026】
放熱板121は、例えば平面視で矩形状の厚さが一様の板状体である。放熱板121の材料は、熱伝導率の高い素材である金属、例えば銅(Cu)、銅合金、アルミニウム(Al)等である。放熱板121は、熱界面材料(thermal interface material:TIM)等を用いて冷却器等に固定される。
【0027】
筐体122は、例えば平面視において枠状に形成されており、筐体122の外形は放熱板121の外形と同等である。筐体122の材料は樹脂等の絶縁体である。筐体122は、互いに対向する一対の側壁部191及び192と、側壁部191及び192の両端をつなぐ一対の端壁部193及び194とを有する。側壁部191及び192はZX平面に平行に配置され、端壁部193及び194はYZ平面に平行に配置されている。側壁部191は側壁部192のY1側に配置され、端壁部193は端壁部194のX1側に配置されている。
【0028】
側壁部191の上面(Z1側の表面)に第1ゲート端子104及び第1センスソース端子106が配置され、側壁部192の上面(Z1側の表面)に第2ゲート端子105及び第2センスソース端子107が配置されている。
第1ゲート端子104、第1センスソース端子106、第2ゲート端子105及び第2センスソース端子107は、それぞれ金属板から構成されている。
【0029】
端壁部193の上面(Z1側の表面)にP端子101及びN端子102が配置され、端壁部194の上面(Z1側の表面)にO端子103が配置されている。例えば、N端子102がP端子101のY2側に配置されている。P端子101、N端子102及びO端子103は、それぞれ金属板から構成されている。
【0030】
筐体122の内側において、放熱板121のZ1側に、絶縁基板123が配置されている。第1導電層11、第2導電層12、第3導電層13、第4導電層14、第5導電層15、第6導電層16及び第7導電層17は、絶縁基板123のZ1側の面に設けられている。絶縁基板123のZ2側の面に第8導電層18が設けられている。第8導電層18が第5接合材138により放熱板121に接合されている。絶縁基板123の材料は、例えば窒化珪素(SiN)、酸化珪素(SiO)又は窒化アルミニウム(AlN)等である。第5接合材138の材料は、例えば錫(Sn)を含む鉛フリーはんだ等のはんだである。
【0031】
P端子101は第1導電層11に電気的に接続され、O端子103は第2導電層12に電気的に接続され、N端子102は第3導電層13に電気的に接続されている。第1ゲート端子104は第4導電層14に電気的に接続され、第2ゲート端子105は第5導電層15に電気的に接続され、第1センスソース端子106は第6導電層16に電気的に接続され、第2センスソース端子107は第7導電層17に電気的に接続されている。
【0032】
第1トランジスタ200及び第1ダイオード300は第1導電層11の上に設けられている。第1トランジスタ200のドレイン電極233が第1接合材131により第1導電層11に接合されている。第1ダイオード300のカソード電極333が第2接合材141により第1導電層11に接合されている。第1接合材131及び第2接合材141の材料は、例えば錫(Sn)を含む鉛フリーはんだ等のはんだである。第1トランジスタ200のソース電極232が複数のボンディングワイヤ161により第2導電層12に接続されている。第1トランジスタ200のゲート電極231がボンディングワイヤ162により第4導電層14に接続されている。第1トランジスタ200のソース電極232はボンディングワイヤ163により第6導電層16にも接続されている。第1ダイオード300のアノード電極332が複数のボンディングワイヤ164により第2導電層12に接続されている。第1トランジスタ200及び第1ダイオード300の厚さは、例えば、いずれも100μm以上200μm以下程度である。第1トランジスタ200はスイッチング素子の一例であり、第1ダイオード300はダイオード素子の一例である。
【0033】
第1導電層11は、第1領域111と、第2領域112とを有する。第1領域111及び第2領域112は、例えばX1-X2方向を長手方向、Y1-Y2方向を短手方向とする矩形状の平面形状を有する。第1領域111は第2領域112のX2側にある。
【0034】
複数の第1トランジスタ200は第1領域111に配置されている。複数の第1トランジスタ200はX1-X2方向に一列に一定の間隔Dsw1で並ぶ。間隔Dsw1は、例えば2mm以上10mm以下である。複数の第1トランジスタ200のX1-X2方向における平均間隔ADsw1は間隔Dsw1である。
【0035】
複数の第1ダイオード300は第2領域112に配置されている。複数の第1ダイオード300はX1-X2方向に一列に一定の間隔Ddi1で並ぶ。間隔Ddi1は間隔Dsw1よりも小さい。間隔Ddi1は、例えば1mm以上9mm以下である。複数の第1ダイオード300のX1-X2方向における平均間隔ADdi1は間隔Ddi1である。
【0036】
第1トランジスタ200の平均間隔ADsw1は第1ダイオード300の平均間隔ADdi1よりも大きい。
【0037】
第2トランジスタ400及び第2ダイオード500は第2導電層12の上に設けられている。第2トランジスタ400のドレイン電極433が第3接合材132により第2導電層12に接合されている。第2ダイオード500のカソード電極533が第4接合材142により第2導電層12に接合されている。第3接合材132及び第4接合材142の材料は、例えば錫(Sn)を含む鉛フリーはんだ等のはんだである。第2トランジスタ400のソース電極432が複数のボンディングワイヤ171により第3導電層13に接続されている。第2トランジスタ400のゲート電極431がボンディングワイヤ172により第5導電層15に接続されている。第2トランジスタ400のソース電極432はボンディングワイヤ173により第7導電層17にも接続されている。第2ダイオード500のアノード電極532が複数のボンディングワイヤ174により第3導電層13に接続されている。第2トランジスタ400及び第2ダイオード500の厚さは、例えば、いずれも100μm以上200μm以下程度である。第2トランジスタ400はスイッチング素子の一例であり、第2ダイオード500はダイオード素子の一例である。
【0038】
第2導電層12は、第3領域113と、第4領域114とを有する。第3領域113及び第4領域114は、例えばX1-X2方向を長手方向、Y1-Y2方向を短手方向とする矩形状の平面形状を有する。第3領域113は第4領域114のX1側にある。
【0039】
複数の第2トランジスタ400は第3領域113に配置されている。複数の第2トランジスタ400はX1-X2方向に一列に一定の間隔Dsw2で並ぶ。例えば、間隔Dsw2は間隔Dsw1と等しい。間隔Dsw2は、例えば2mm以上10mm以下である。複数の第2トランジスタ400のX1-X2方向における平均間隔ADsw2は間隔Dsw2である。
【0040】
複数の第2ダイオード500は第4領域114に配置されている。複数の第2ダイオード500はX1-X2方向に一列に一定の間隔Ddi2で並ぶ。間隔Ddi2は間隔Dsw2よりも小さい。例えば、間隔Ddi2は間隔Ddi1と等しい。間隔Ddi2は、例えば1mm以上9mm以下である。複数の第2ダイオード500のX1-X2方向における平均間隔ADdi2は間隔Ddi2である。
【0041】
第2トランジスタ400の平均間隔ADsw2は第2ダイオード500の平均間隔ADdi2よりも大きい。
【0042】
第1領域111は平面視で複数の第1トランジスタ200を囲む最小の矩形領域(第1矩形領域の一例)であり、第2領域112は平面視で複数の第1ダイオード300を囲む最小の矩形領域(第2矩形領域の一例)である。また、第3領域113は平面視で複数の第2トランジスタ400を囲む最小の矩形領域(第1矩形領域の一例)であり、第4領域114は平面視で複数の第2ダイオード500を囲む最小の矩形領域(第2矩形領域の一例)である。
【0043】
ここで、第1実施形態に係る半導体モジュール1の回路構成について説明する。図4は、第1実施形態に係る半導体モジュールを示す回路図である。
【0044】
複数の第1トランジスタ200は、互いに電気的に並列に接続されている。複数の第1ダイオード300は、互いに電気的に並列に接続されている。複数の第2トランジスタ400は、互いに電気的に並列に接続されている。複数の第2ダイオード500は、互いに電気的に並列に接続されている。なお、図4には、第1トランジスタ200、第1ダイオード300、第2トランジスタ400及び第2ダイオード500を1個ずつのみ図示する。
【0045】
図4に示すように、第1トランジスタ200のドレイン電極233と第1ダイオード300のカソード電極333とがP端子101に共通に接続され、第1トランジスタ200のソース電極232と第1ダイオード300のアノード電極332とがO端子103に共通に接続されている。つまり、第1トランジスタ200と第1ダイオード300とが、P端子101とO端子103との間に並列に接続されている。また、第2トランジスタ400のドレイン電極433と第2ダイオード500のカソード電極533とがO端子103に共通に接続され、第2トランジスタ400のソース電極432と第2ダイオード500のアノード電極532とがN端子102に共通に接続されている。つまり、第2トランジスタ400と第2ダイオード500とが、N端子102とO端子103との間に並列に接続されている。第1トランジスタ200及び第1ダイオード300を含む上アーム181が構成され、第2トランジスタ400及び第2ダイオード500を含む下アーム182が構成されている。
【0046】
第1トランジスタ200の動作時の発熱密度は第1ダイオード300の動作時の発熱密度よりも大きい。ここで、素子の発熱密度とは、当該素子を動作させたときに発生する熱量(発熱量)を、当該素子の厚さ方向に垂直な面の面積で除して得られる値である。発熱量は、当該素子の導通損失とスイッチング損失との和に等しい。第1トランジスタ200の平面形状が3mm×3mmであり、3個の第1トランジスタ200の総発熱量が80Wである場合、各第1トランジスタ200の発熱密度は、80W/(9mm×3)で2.96W/mmである。第1ダイオード300は、第1トランジスタ200のスイッチング動作時のリカバリ損失を改善する。このため、第1ダイオード300には、スイッチング動作時に損失が生じものの、導通損失は発生しない。従って、第1ダイオード300の動作時の発熱密度は第1トランジスタ200の動作時の発熱密度よりも小さい。
【0047】
第1ダイオード300の発熱密度は低いため、第1ダイオード300の間隔Ddi1は小さくてよい。一方、第1トランジスタ200の間隔Dsw1が間隔Ddi1と等しい場合、次のように、第1トランジスタ200の温度のばらつきが大きくなる。
【0048】
ここで、3個の第1トランジスタ200のうちでX1側の端に配置されたものを第1トランジスタ200A、中央に配置されたものを第1トランジスタ200B、X2側の端に配置されたものを第1トランジスタ200Cとする。第1トランジスタ200で発生した熱は、ドレイン電極233から第1接合材131、第1導電層11、絶縁基板123、第8導電層18、第5接合材138を介して放熱板121に伝搬する。また、熱は放射状に伝搬する。このため、間隔Dsw1が間隔Ddi1と等しい場合、第1トランジスタ200Bで発生した熱は、第1トランジスタ200Aで発生した熱及び第1トランジスタ200Cで発生した熱よりも外部に放出されにくい。この結果、第1トランジスタ200の温度のばらつきが大きくなる。一方、本実施形態では、第1トランジスタ200の間隔Dsw1が第1ダイオード300の間隔Ddi1よりも大きい。このため、第1トランジスタ200Bで発生した熱も外部に放出されやすく、第1トランジスタ200の温度のばらつきが低減される。
【0049】
また、第2トランジスタ400の動作時の発熱密度は第2ダイオード500の動作時の発熱密度よりも大きい。第2トランジスタ400の間隔Dsw2が第2ダイオード500の間隔Ddi2と等しい場合、第2トランジスタ400の温度のばらつきが大きくなる。一方、本実施形態では、第2トランジスタ400の間隔Dsw2が第2ダイオード500の間隔Ddi2よりも大きいため、中央の第2トランジスタ400で発生した熱も外部に放出されやすく、第2トランジスタ400の温度のばらつきが低減される。
【0050】
このため、本実施形態によれば、小型化を実現しながら、寿命を長くし、信頼性を向上できる。つまり、本実施形態によれば、小型化と信頼性の向上とを両立できる。
【0051】
また、間隔Dsw1が一定であると、第1トランジスタ200を配置しやすく、間隔Ddi1が一定であると、第1ダイオード300を配置しやすい。間隔Dsw2が一定であると、第2トランジスタ400を配置しやすく、間隔Ddi2が一定であると、第2ダイオード500を配置しやすい。
【0052】
但し、間隔Dsw1及び間隔Ddi1は一定である必要はなく、平均間隔ADsw1が平均間隔ADdi1よりも大きければよい。また、間隔Dsw2及び間隔Ddi2は一定である必要はなく、平均間隔ADsw2が平均間隔ADdi2よりも大きければよい。
【0053】
第1接合材131、第2接合材141、第3接合材132及び第4接合材142は、例えばペースト状又はペレット状のはんだのリフローにより形成できる。ペースト状のはんだを用いる場合、印刷法による一括塗布を行ってもよい。
【0054】
第1接合材131の各々が1個の第1トランジスタ200を第1導電層11に接合し、第2接合材141の各々が1個の第1ダイオード300を第1導電層11に接合している。このため、製造時に第1トランジスタ200及び第1ダイオード300の位置ずれを抑制しやすい。また、第3接合材132の各々が1個の第2トランジスタ400を第2導電層12に接合し、第4接合材142の各々が1個の第2ダイオード500を第2導電層12に接合している。このため、製造時に第2トランジスタ400及び第2ダイオード500の位置ずれを抑制しやすい。
【0055】
第1接合材131の材料と第2接合材141の材料とが同一であることが好ましい。これは、第1接合材131及び第2接合材141を同時に形成しやすいためである。同様に、第3接合材132の材料と第4接合材142の材料とが同一であることが好ましい。これは、第3接合材132及び第4接合材142を同時に形成しやすいためである。特に、第1接合材131、第2接合材141、第3接合材132及び第4接合材142のそれぞれの材料が同一であることが好ましい。
【0056】
また、第1接合材131の厚さと第2接合材141の厚さとが等しいことが好ましい。これは、第1接合材131及び第2接合材141を同時に形成しやすいためである。同様に、第3接合材132の厚さと第4接合材142の厚さとが等しいことが好ましい。これは、第3接合材132及び第4接合材142を同時に形成しやすいためである。特に、第1接合材131、第2接合材141、第3接合材132及び第4接合材142のそれぞれの厚さが等しいことが好ましい。
【0057】
第1トランジスタ200及び第2トランジスタ400は、炭化珪素を用いて構成されたMOS(metal-oxide-semiconductor)電界効果トランジスタ(field effect transistor)等の電界効果トランジスタであってもよい。つまり、第1トランジスタ200及び第2トランジスタ400は炭化珪素系トランジスタ素子であってもよい。第1ダイオード300及び第2ダイオード500は、炭化珪素を用いて構成されたショットキーバリアダイオードあってもよい。つまり、第1ダイオード300及び第2ダイオード500は炭化珪素系ショットキーバリアダイオード素子であってもよい。炭化珪素を用いることにより、優れた耐圧が得られる。
【0058】
(第2実施形態)
次に、第2実施形態について説明する。第2実施形態は、主としてダイオードの配列の点で第1実施形態と相違する。図5は、第2実施形態に係る半導体モジュールを示す上面図である。
【0059】
図5に示すように、第2実施形態に係る半導体モジュール2では、第1ダイオード300及び第2ダイオード500の数が6個である。
【0060】
6個の第1ダイオード300は第2領域112に配置されている。第1ダイオード300はX1-X2方向に3個、Y1-Y2方向に2個並ぶ。第1ダイオード300のX1-X2方向の間隔及びY1-Y2方向の間隔は間隔Ddi1である。Y1-Y2方向に並ぶ第1ダイオード300の間では、アノード電極332同士が複数のボンディングワイヤ165により接続されている。
【0061】
同様に、6個の第2ダイオード500は第4領域114に配置されている。第2ダイオード500はX1-X2方向に3個、Y1-Y2方向に2個並ぶ。第2ダイオード500のX1-X2方向の間隔及びY1-Y2方向の間隔は間隔Ddi2である。Y1-Y2方向に並ぶ第2ダイオード500の間では、アノード電極532同士が複数のボンディングワイヤ175により接続されている。
【0062】
第2実施形態においても、間隔Ddi1は間隔Dsw1よりも小さく、間隔Ddi2は間隔Dsw2よりも小さい。また、第1トランジスタ200の平均間隔ADsw1は第1ダイオード300の平均間隔ADdi1よりも大きく、第2トランジスタ400の平均間隔ADsw2は第2ダイオード500の平均間隔ADdi2よりも大きい。
【0063】
他の構成は第1実施形態と同様である。半導体モジュール2は半導体装置の一例である。
【0064】
第2実施形態によっても、第1トランジスタ200の温度のばらつき及び第2トランジスタ400の温度のばらつきが低減され、寿命を長くし、信頼性を向上できる。
【0065】
なお、第2実施形態のように、ダイオード素子が複数の列をなして配置されている場合、ダイオード素子の間隔には、X1-X2方向の間隔だけでなく、Y1-Y2方向の間隔も含まれる。すなわち、平均間隔は、X1-X2方向及びY1-Y2方向の間隔の平均値である。
【0066】
(第3実施形態)
次に、第3実施形態について説明する。第3実施形態は、主としてトランジスタ及びダイオードの配列の点で第1実施形態と相違する。図6は、第3実施形態に係る半導体モジュールを示す上面図である。図7及び図8は、第3実施形態に係る半導体モジュールを示す断面図である。図7は、図6中のVII-VII線に沿った断面図に相当する。図8は、図6中のVIII-VIII線に沿った断面図に相当する。
【0067】
図6図8に示すように、第3実施形態に係る半導体モジュール3では、第1トランジスタ200、第2トランジスタ400、第1ダイオード300及び第2ダイオード500の数が、すべて4個である。
【0068】
4個の第1トランジスタ200はX1-X2方向に一列に並ぶ。X1-X2方向の中央に配置された2個の第1トランジスタ200の間隔は間隔Dsw1aである。X1側の端部に配置された2個の第1トランジスタ200の間隔は間隔Dsw1bであり、X2側の端部に配置された2個の第1トランジスタ200の間隔は間隔Dsw1bである。間隔Dsw1aは間隔Dsw1bよりも大きい。このように、4個の第1トランジスタ200のうちで隣り合う2個の第1トランジスタ200の間隔は、第1領域111の重心G1に近い第1トランジスタ200の組み合わせほど大きい。間隔Dsw1aは、例えば2mm以上10mm以下であり、間隔Dsw1bは、例えば2mm以上10mm以下である。
【0069】
4個の第1ダイオード300はX1-X2方向に一列に並ぶ。X1-X2方向の中央に配置された2個の第1ダイオード300の間隔は間隔Ddi1aである。X1側の端部に配置された2個の第1ダイオード300の間隔は間隔Ddi1bであり、X2側の端部に配置された2個の第1ダイオード300の間隔は間隔Ddi1bである。間隔Ddi1aは間隔Ddi1bよりも大きい。このように、4個の第1ダイオード300のうちで隣り合う2個の第1ダイオード300の間隔は、第2領域112の重心G2に近い第1ダイオード300の組み合わせほど大きい。間隔Ddi1aは、例えば1mm以上8mm以下であり、間隔Ddi1bは、例えば2mm以上9mm以下である。
【0070】
また、第1トランジスタ200の平均間隔は第1ダイオード300の平均間隔よりも大きい。間隔Ddi1a及びDdi1bは間隔Dsw1a及びDsw1bよりも小さいことが好ましい。
【0071】
4個の第2トランジスタ400はX1-X2方向に一列に並ぶ。X1-X2方向の中央に配置された2個の第2トランジスタ400の間隔は間隔Dsw2aである。X1側の端部に配置された2個の第2トランジスタ400の間隔は間隔Dsw2bであり、X2側の端部に配置された2個の第2トランジスタ400の間隔は間隔Dsw2bである。間隔Dsw2aは間隔Dsw2bよりも大きい。このように、4個の第2トランジスタ400のうちで隣り合う2個の第2トランジスタ400の間隔は、第3領域113の重心G3に近い第2トランジスタ400の組み合わせほど大きい。間隔Dsw2aは、例えば3mm以上10mm以下であり、間隔Dsw2bは、例えば2mm以上9mm以下である。
【0072】
4個の第2ダイオード500はX1-X2方向に一列に並ぶ。X1-X2方向の中央に配置された2個の第2ダイオード500の間隔は間隔Ddi2aである。X1側の端部に配置された2個の第2ダイオード500の間隔は間隔Ddi2bであり、X2側の端部に配置された2個の第2ダイオード500の間隔は間隔Ddi2bである。間隔Ddi2aは間隔Ddi2bよりも大きい。このように、4個の第2ダイオード500のうちで隣り合う2個の第2ダイオード500の間隔は、第4領域114の重心G4に近い第2ダイオード500の組み合わせほど大きい。間隔Ddi2aは、例えば2mm以上9mm以下であり、間隔Ddi2bは、例えば1mm以上8mm以下である。
【0073】
また、第2トランジスタ400の平均間隔は第2ダイオード500の平均間隔よりも大きい。間隔Ddi2a及びDdi2bは間隔Dsw2a及びDsw2bよりも小さいことが好ましい。
【0074】
他の構成は第1実施形態と同様である。半導体モジュール3は半導体装置の一例である。
【0075】
第3実施形態によっても、第1トランジスタ200の温度のばらつき及び第2トランジスタ400の温度のばらつきが低減され、寿命を長くし、信頼性を向上できる。更に、4個の第1トランジスタ200のうちで第1領域111の重心に近い第1トランジスタ200で発生した熱をより放出させやすく、4個の第2トランジスタ400のうちで第3領域113の重心に近い第2トランジスタ400で発生した熱をより放出させやすくできる。また、4個の第1ダイオード300のうちで第2領域112の重心に近い第1ダイオード300で発生した熱をより放出させやすく、4個の第2ダイオード500のうちで第4領域114の重心に近い第2ダイオード500で発生した熱をより放出させやすくできる。従って、信頼性を更に向上させやすい。
【0076】
また、本開示において、隣り合うスイッチング素子の間隔が一定である必要はなく、隣り合うダイオード素子の間隔が一定である必要はない。ただし、隣り合うスイッチング素子の間隔の最小値が、隣り合うダイオード素子の間隔の最大値よりも大きいことが好ましい。
【0077】
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
【符号の説明】
【0078】
1、2、3:半導体モジュール(半導体装置)
11:第1導電層
12:第2導電層
13:第3導電層
14:第4導電層
15:第5導電層
16:第6導電層
17:第7導電層
18:第8導電層
101:P端子
102:N端子
103:O端子
104:第1ゲート端子
105:第2ゲート端子
106:第1センスソース端子
107:第2センスソース端子
111:第1領域
112:第2領域
113:第3領域
114:第4領域
121:放熱板
122:筐体
123:絶縁基板
131:第1接合材
132:第3接合材
138:第5接合材
141:第2接合材
142:第4接合材
161、162、163、164、165、171、172、173、174、175:ボンディングワイヤ
181:上アーム
182:下アーム
191、192:側壁部
193、194:端壁部
200:第1トランジスタ(スイッチング素子)
231、431:ゲート電極
232、432:ソース電極
233、433:ドレイン電極
300:第1ダイオード(ダイオード素子)
332、532:アノード電極
333、533:カソード電極
400:第2トランジスタ(スイッチング素子)
500:第2ダイオード(ダイオード素子)
図1
図2
図3
図4
図5
図6
図7
図8