知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023163871
(43)【公開日】2023-11-10
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
H01L 21/60 20060101AFI20231102BHJP
H01L 21/56 20060101ALI20231102BHJP
H01L 23/50 20060101ALI20231102BHJP
【ＦＩ】
H01L21/60 301B
H01L21/56 R
H01L23/50 D
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022075074
(22)【出願日】2022-04-28
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】波多 俊幸
【テーマコード（参考）】
5F044
5F061
5F067
【Ｆターム（参考）】
5F044AA01
5F044FF04
5F044FF05
5F061AA01
5F061BA01
5F067AB02
5F067BA01
5F067BD05
5F067DA13
5F067DC02
5F067DC13
5F067DC17
5F067DF01
(57)【要約】
【課題】半導体装置の信頼性を向上させる。
【解決手段】互いに離れながら並行してｘ方向に延在する第１領域Ｒ１と第２領域Ｒ２とを有するフレーム材ＦＭにおいて、第１めっき膜を第１領域Ｒ１に形成した後、第１めっき膜とは種類が異なる第２めっき膜を第２領域Ｒ２に形成する。その後、第１めっき膜を形成した第１領域Ｒ１と第２めっき膜を形成した第２領域Ｒ２を有するフレーム材ＦＭに対して、スタンピング加工を施すことにより、複数のリードを有するリードフレームを形成する。リードフレームには、第１リード群と、第２リード群とが含まれ、第１リード群には、第１めっき膜は形成されるが第２めっき膜は形成されいない一方、第２リード群には、第２めっき膜は形成されるが第１めっき膜は形成されない。
【選択図】図１７
【解決手段】互いに離れながら並行してｘ方向に延在する第１領域Ｒ１と第２領域Ｒ２とを有するフレーム材ＦＭにおいて、第１めっき膜を第１領域Ｒ１に形成した後、第１めっき膜とは種類が異なる第２めっき膜を第２領域Ｒ２に形成する。その後、第１めっき膜を形成した第１領域Ｒ１と第２めっき膜を形成した第２領域Ｒ２を有するフレーム材ＦＭに対して、スタンピング加工を施すことにより、複数のリードを有するリードフレームを形成する。リードフレームには、第１リード群と、第２リード群とが含まれ、第１リード群には、第１めっき膜は形成されるが第２めっき膜は形成されいない一方、第２リード群には、第２めっき膜は形成されるが第１めっき膜は形成されない。
【選択図】図１７
【特許請求の範囲】
【請求項1】
以下の工程を含む、半導体装置の製造方法：
（ａ）互いに離れながら並行して第１方向に延在する第１領域と第２領域とを含むフレーム材を準備する工程；
（ｂ）第１めっき膜を、前記第１領域に形成する工程；
（ｃ）前記第１めっき膜とは種類が異なる第２めっき膜を、前記第２領域に形成する工程；および
（ｄ）前記（ｂ）工程および前記（ｃ）工程の後、前記フレーム材に対してスタンピング加工を施し、前記第１領域の一部および前記第２領域の一部をそれぞれ含む複数のデバイス領域を形成する工程、
ここで、前記（ｄ）工程で形成された前記複数のデバイス領域のそれぞれは、
第１ダイパッド；
第２ダイパッド；
前記第１方向に並ぶ複数の第１リード；および
前記第１方向に並ぶ複数の第２リード、
を有し、
前記複数の第１リード、前記第１ダイパッド、前記第２ダイパッドおよび前記複数の第２リードは、前記第１方向と交差する第２方向に並んで配置され、
前記複数の第１リードのそれぞれは、前記第１領域の前記一部を含むが、前記第２領域の前記一部は含まず、
前記複数の第２リードのそれぞれは、前記第２領域の前記一部を含むが、前記第１領域の前記一部は含まない。
（ａ）互いに離れながら並行して第１方向に延在する第１領域と第２領域とを含むフレーム材を準備する工程；
（ｂ）第１めっき膜を、前記第１領域に形成する工程；
（ｃ）前記第１めっき膜とは種類が異なる第２めっき膜を、前記第２領域に形成する工程；および
（ｄ）前記（ｂ）工程および前記（ｃ）工程の後、前記フレーム材に対してスタンピング加工を施し、前記第１領域の一部および前記第２領域の一部をそれぞれ含む複数のデバイス領域を形成する工程、
ここで、前記（ｄ）工程で形成された前記複数のデバイス領域のそれぞれは、
第１ダイパッド；
第２ダイパッド；
前記第１方向に並ぶ複数の第１リード；および
前記第１方向に並ぶ複数の第２リード、
を有し、
前記複数の第１リード、前記第１ダイパッド、前記第２ダイパッドおよび前記複数の第２リードは、前記第１方向と交差する第２方向に並んで配置され、
前記複数の第１リードのそれぞれは、前記第１領域の前記一部を含むが、前記第２領域の前記一部は含まず、
前記複数の第２リードのそれぞれは、前記第２領域の前記一部を含むが、前記第１領域の前記一部は含まない。
【請求項2】
請求項１に記載の半導体装置の製造方法において、
前記（ｂ）工程では、前記複数のデバイス領域にわたって前記第１めっき膜を形成し、
前記（ｃ）工程では、前記複数のデバイス領域にわたって前記第２めっき膜を形成する。
前記（ｂ）工程では、前記複数のデバイス領域にわたって前記第１めっき膜を形成し、
前記（ｃ）工程では、前記複数のデバイス領域にわたって前記第２めっき膜を形成する。
【請求項3】
請求項２に記載の半導体装置の製造方法において、
（ｅ）前記（ｄ）工程の後、第１半導体チップを前記第１ダイパッド上に搭載する工程、
（ｆ）前記（ｄ）工程の後、第２半導体チップを前記第２ダイパッド上に搭載する工程、
（ｇ）前記（ｅ）工程および前記（ｆ）工程の後、前記第１半導体チップを、複数の第１導電性部材を介して前記複数の第１リードと電気的に接続する工程、
（ｈ）前記（ｅ）工程および前記（ｆ）工程の後、前記第２半導体チップを、複数の第２導電性部材を介して前記複数の第２リードと電気的に接続する工程、
（ｉ）少なくとも、前記第１半導体チップ、前記第２半導体チップ、前記第１領域の一部および前記第２領域の一部を封止体で封止する工程、
を、更に有する。
（ｅ）前記（ｄ）工程の後、第１半導体チップを前記第１ダイパッド上に搭載する工程、
（ｆ）前記（ｄ）工程の後、第２半導体チップを前記第２ダイパッド上に搭載する工程、
（ｇ）前記（ｅ）工程および前記（ｆ）工程の後、前記第１半導体チップを、複数の第１導電性部材を介して前記複数の第１リードと電気的に接続する工程、
（ｈ）前記（ｅ）工程および前記（ｆ）工程の後、前記第２半導体チップを、複数の第２導電性部材を介して前記複数の第２リードと電気的に接続する工程、
（ｉ）少なくとも、前記第１半導体チップ、前記第２半導体チップ、前記第１領域の一部および前記第２領域の一部を封止体で封止する工程、
を、更に有する。
【請求項4】
請求項３に記載の半導体装置の製造方法において、
前記第１めっき膜は、ニッケルめっき膜であり、
前記第２めっき膜は、銀めっき膜であり、
前記複数の第１導電性部材のそれぞれは、アルミニウムを主成分とする第１ボンディングワイヤであり、
前記複数の第２導電性部材のそれぞれは、金を主成分とする第２ボンディングワイヤであり、
前記（ｇ）工程は、前記第１めっき膜を介して、前記複数の第１導電性部材を前記複数の第１リードにそれぞれ電気的に接続する工程であり、
前記（ｈ）工程は、前記第２めっき膜を介して、前記複数の第２導電性部材を前記複数の第２リードにそれぞれ電気的に接続する工程である。
前記第１めっき膜は、ニッケルめっき膜であり、
前記第２めっき膜は、銀めっき膜であり、
前記複数の第１導電性部材のそれぞれは、アルミニウムを主成分とする第１ボンディングワイヤであり、
前記複数の第２導電性部材のそれぞれは、金を主成分とする第２ボンディングワイヤであり、
前記（ｇ）工程は、前記第１めっき膜を介して、前記複数の第１導電性部材を前記複数の第１リードにそれぞれ電気的に接続する工程であり、
前記（ｈ）工程は、前記第２めっき膜を介して、前記複数の第２導電性部材を前記複数の第２リードにそれぞれ電気的に接続する工程である。
【請求項5】
請求項４に記載の半導体装置の製造方法において、
前記（ｄ）工程の後、前記複数の第１リードは、前記フレーム材の前記第１領域の前記一部を介して互いに繋がっており、
前記第１ボンディングワイヤの径は、前記第２ボンディングワイヤの径よりも太い。
前記（ｄ）工程の後、前記複数の第１リードは、前記フレーム材の前記第１領域の前記一部を介して互いに繋がっており、
前記第１ボンディングワイヤの径は、前記第２ボンディングワイヤの径よりも太い。
【請求項6】
請求項５に記載の半導体装置の製造方法において、
前記第１半導体チップには、パワートランジスタが形成されており、
前記第２半導体チップには、前記パワートランジスタの制御回路が形成されており、
前記第１ボンディングワイヤは、前記パワートランジスタのソースと電気的に接続された前記第１半導体チップのソースパッドと電気的に接続されている。
前記第１半導体チップには、パワートランジスタが形成されており、
前記第２半導体チップには、前記パワートランジスタの制御回路が形成されており、
前記第１ボンディングワイヤは、前記パワートランジスタのソースと電気的に接続された前記第１半導体チップのソースパッドと電気的に接続されている。
【請求項7】
請求項３に記載の半導体装置の製造方法において、
（ｊ）前記（ｅ）工程および前記（ｆ）工程の後、かつ、前記（ｉ）工程の前、前記第１半導体チップを、複数の第３導電性部材を介して前記第２半導体チップと電気的に接続する工程、
を、更に有する。
（ｊ）前記（ｅ）工程および前記（ｆ）工程の後、かつ、前記（ｉ）工程の前、前記第１半導体チップを、複数の第３導電性部材を介して前記第２半導体チップと電気的に接続する工程、
を、更に有する。
【請求項8】
請求項３に記載の半導体装置の製造方法において、
前記（ｉ）工程の後、前記第１ダイパッドの下面および前記第２ダイパッドの下面は、前記封止体から露出している。
前記（ｉ）工程の後、前記第１ダイパッドの下面および前記第２ダイパッドの下面は、前記封止体から露出している。
【請求項9】
請求項３に記載の半導体装置の製造方法において、
前記（ｉ）工程の後、前記第１ダイパッドの下面および前記第２ダイパッドの下面は、前記封止体で覆われている。
前記（ｉ）工程の後、前記第１ダイパッドの下面および前記第２ダイパッドの下面は、前記封止体で覆われている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造技術に関し、例えば、２種類のめっき膜を使用する半導体装置の製造技術に適用して有効な技術に関する。
【背景技術】
【0002】
特開２０１４－９３４３１号公報（特許文献１）には、ニッケルを主成分とするめっき膜と金を主成分とするめっき膜を使用する技術が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１４－９３４３１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
例えば、２つの半導体チップを１パッケージ化し、１つの半導体装置とする技術がある。この技術では、一方の半導体チップ（「第１半導体チップ」とする）とあるリードとを第１ボンディングワイヤで接続するとともに、他方の半導体チップ（「第２半導体チップ」とする）と他のリードとを第２ボンディングワイヤで接続する。このとき、第１半導体チップと接続するボンディングワイヤを構成する材料と、第２半導体チップと接続するボンディングワイヤを構成する材料とが互いに異なることがある。つまり、２つの半導体チップを１パッケージ化した半導体装置において、２種類の異なる材料からなるボンディングワイヤを使用することがある。
【0005】
ここで、ボンディングワイヤとリードとの接続信頼性を確保するために、リードの表面にめっき膜を形成することが行われる。この場合、ボンディングワイヤの材料に応じて、リードの表面に形成されるめっき膜の種類が選択されることになる。したがって、２種類の異なる材料からなるボンディングワイヤを使用する半導体装置においては、２種類の異なるめっき膜が使用されることになる。
【0006】
本発明者の検討によると、２種類の異なるめっき膜を使用する半導体装置の製造技術においては、製造される半導体装置の信頼性を向上する観点から改善の余地が存在することが明らかになった。したがって、２種類の異なるめっき膜を使用する半導体装置の製造技術においては、半導体装置の信頼性を向上させるための工夫が望まれている。
【課題を解決するための手段】
【0007】
一実施の形態における半導体装置の製造方法は、（ａ）互いに離れながら並行して第１方向に延在する第１領域と第２領域とを含むフレーム材を準備する工程、（ｂ）第１めっき膜を、第１領域に形成する工程、（ｃ）第１めっき膜とは種類が異なる第２めっき膜を、第２領域に形成する工程、および、（ｄ）（ｂ）工程および（ｃ）工程の後、フレーム材に対してスタンピング加工を施し、第１領域の一部および第２領域の一部をそれぞれ含む複数のデバイス領域を形成する工程、を備える。ここで、（ｄ）工程で形成された複数のデバイス領域のそれぞれは、第１ダイパッドと、第２ダイパッドと、第１方向に並ぶ複数の第１リードと、第１方向に並ぶ複数の第２リードと、を有する。そして、複数の第１リード、第１ダイパッド、第２ダイパッドおよび複数の第２リードは、第１方向と交差する第２方向に並んで配置されている。複数の第１リードのそれぞれは、第１領域の一部を含むが、第２領域の一部は含まず、複数の第２リードのそれぞれは、第２領域の前記一部を含むが、第１領域の一部は含まない。
【発明の効果】
【0008】
一実施の形態によれば、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【0009】
【図1】パワートランジスタおよびパワートランジスタを制御する制御回路を含む半導体装置の回路構成を示す図である。
【図2】「スポットめっき法」を概念的に説明する図である。
【図3】「めっき漏れ」に対する対策の一例を示す図である
【図4】「めっき漏れ」に対する対策の一例を示す図である。
【図5】「ストライプめっき法」を概念的に説明する図である。
【図6】関連技術におけるパッケージ構造体を示す図であり、封止体を透視したパッケージ構造体の上面図である。
【図7】関連技術に存在する改善の余地を説明する図である。
【図8】関連技術に存在する改善の余地を説明する図である。
【図9】実施の形態におけるパッケージ構造体を示す図であり、封止体を透視したパッケージ構造体の上面図である。
【図10】パッケージ構造体の下面図である。
【図11】半導体装置の製造工程を示す図である。
【図23】検討技術を説明する図である。
【図24】検討技術を説明する図である。
【図25】検討技術を説明する図である。
【発明を実施するための形態】
【0010】
実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【0011】
＜パワートランジスタおよび制御回路の構成＞
図１は、パワートランジスタおよびパワートランジスタを制御する制御回路を含む半導体装置ＳＡ１の回路構成を示す図である。
図１は、パワートランジスタおよびパワートランジスタを制御する制御回路を含む半導体装置ＳＡ１の回路構成を示す図である。
【0012】
図１において、半導体装置ＳＡ１は、スイッチング回路１００と制御回路２００とを有しており、スイッチング回路１００は、パワートランジスタからなるメイントランジスタ１０と、センストランジスタ２０と、温度センサ３０とを有している。
【0013】
このように構成されているスイッチング回路１００において、メイントランジスタ１０は、電源電位を供給する電源端子であるリードＬＤ４と出力端子であるリードＬＤ１（リードＬＤ７）との間に設けられており、電源端子と出力端子との間を流れる電流のオン／オフを行うためのスイッチング素子として機能する。一方、センストランジスタ２０は、メイントランジスタ１０を流れる電流の電流値を検出する機能を有し、温度センサ３０は、スイッチング回路１００の温度を検出する機能を有している。
【0014】
続いて、制御回路２００は、スイッチング回路１００を制御する機能を有し、例えば、メイントランジスタ１０のゲート電極やセンストランジスタ２０のゲート電極にゲート電圧を印加するプリドライバを含んでいる。そして、図１において、制御回路２００は、半導体装置ＳＡ１の入力端子であるリードＬＤ３およびリードＬＤ６、グランド端子であるリードＬＤ２、制御回路２００からの出力を半導体装置ＳＡ１の外部に出力するための出力端子であるリードＬＤ５と電気的に接続されている。
【0015】
制御回路２００は、リードＬＤ３から入力される制御信号に基づいて、スイッチング回路１００に含まれるメイントランジスタ１０のオン／オフを制御するように構成されている。すなわち、制御回路２００は、メイントランジスタ１０のゲート電極に印加されるゲート電圧を切り替えることにより、メイントランジスタ１０のオン／オフを制御する。
【0016】
このようにして、メイントランジスタ１０のオン／オフ制御によって、メイントランジスタ１０のソースと電気的に接続された出力端子であるリードＬＤ１から半導体装置ＳＡ１の外部に接続される負荷に電流を供給することができる。
【0017】
以上のようにして、半導体装置ＳＡ１が回路構成されている。
【0018】
＜改善の検討＞
上述した半導体装置ＳＡ１は、スイッチング回路１００と制御回路２００とを有している。このとき、半導体装置ＳＡ１のパッケージ構造体を考えると、スイッチング回路１００が形成された第１半導体チップと、制御回路２００が形成された第２半導体チップとを１パッケージ化する技術がある。この技術では、第１半導体チップのソースパッドと第１リードとを第１ボンディングワイヤで接続する一方、第２半導体チップのパッドと第２リードとを第２ボンディングワイヤで接続することが行われることがある。
上述した半導体装置ＳＡ１は、スイッチング回路１００と制御回路２００とを有している。このとき、半導体装置ＳＡ１のパッケージ構造体を考えると、スイッチング回路１００が形成された第１半導体チップと、制御回路２００が形成された第２半導体チップとを１パッケージ化する技術がある。この技術では、第１半導体チップのソースパッドと第１リードとを第１ボンディングワイヤで接続する一方、第２半導体チップのパッドと第２リードとを第２ボンディングワイヤで接続することが行われることがある。
【0019】
この場合、第１半導体チップでは、大電流を流すことから、第１半導体チップのソースパッドと第１リードとを接続する第１ボンディングワイヤとして、アルミニウムを主成分とする径の太いアルミニウムワイヤが使用されることが多い。
【0020】
一方、第２半導体チップでは、第１半導体チップと異なり大電流を流さないことから、第２半導体チップのパッドと第２リードとを接続する第２ボンディングワイヤとして、金を主成分とする径の細い金ワイヤが使用されることが多い。
【0021】
例えば、アルミニウムワイヤと第１リードとを接続する場合、アルミニウムワイヤの接続信頼性を確保するため、第１リードの表面にニッケルを主成分とするニッケルめっき膜を形成することが行われる。一方、金ワイヤと第２リードとを接続する場合には、金ワイヤの接続信頼性を確保するため、第２リードの表面に銀を主成分とする銀めっき膜を形成することが行われる。このように、第１半導体チップと第２半導体チップとを１パッケージ化したパッケージ構造体では、２種類の異なる材料からなるボンディングワイヤを使用することに対応して、２種類の異なるめっき膜が使用される。
【0022】
以下では、まず、めっき膜をリードの表面に形成する技術について説明する。
【0023】
＜＜スポットめっき法＞＞
図２は、「スポットめっき法」を概念的に説明する図である。
図２は、「スポットめっき法」を概念的に説明する図である。
【0024】
図２において、「スポットめっき法」では、フレーム材ＦＭを準備した後、このフレーム材ＦＭに対してスタンピング加工（打ち抜き加工）を施すことによりリードＬＤを形成し、このリードＬＤの表面にマスクを用いてめっき膜ＰＦを形成する。
【0025】
ここで、「スポットめっき法」では、マスクの位置ずれを考慮して、クリアランスＡが必要となる。ところが、このクリアランスＡが狭いと、リードＬＤの側面に「めっき漏れ」が発生することがあり、最悪の場合、パッケージ構造体の外側にめっきが漏れ出すおそれがある。特に、めっき膜ＰＦが銀めっき膜の場合、銀めっき膜がパッケージ構造体の外側に漏れ出すと、銀マイグレーションが発生して、隣り合うリード間でショート不良が発生することが懸念される。
【0026】
そこで、「スポットめっき法」では、マスクの位置ずれに起因する「めっき漏れ」を抑制するために、例えば、図３に示すように、リードＬＤの幅を拡大することにより、クリアランスＡを確保することが考えられる。これにより、マスクの位置ずれが生じても、「めっき漏れ」の可能性を低減することができる。ただし、リードＬＤのサイズが大きくなることから、半導体装置（パッケージ構造体）のサイズが大きくなってしまう。
【0027】
また、図４に示すように、リードＬＤに対して曲げ加工を施して、「めっき漏れ」が発生しても影響を与えないリード構造とすることが考えられる。しかしながら、この場合、リードの折り曲げ工程が追加されることになり、リードフレームの製造コストが上昇する。
【0028】
したがって、「スポットめっき法」に替わる技術として、以下に示す「ストライプめっき法」が検討されているので、この「ストライプめっき法」について説明する。
【0029】
＜＜ストライプめっき法＞＞
図５は、「ストライプめっき法」を概念的に説明する図である。
図５は、「ストライプめっき法」を概念的に説明する図である。
【0030】
図５において、「ストライプめっき法」では、フレーム材ＦＭを準備した後、このフレーム材ＦＭに対してライン状（ストライプ状）にめっき膜ＰＦを形成し、その後、めっき膜ＰＦを形成したフレーム材ＦＭに対してスタンピング加工を施すことにより、リードＬＤを形成する。このような「ストライプめっき法」では、めっき膜ＰＦを形成した後にスタンピング加工を行うため、「めっき漏れ」のおそれはない。このことから、「ストライプめっき法」では、「めっき漏れ」に対する対策を取る必要性がないため、リードフレームの製造コストを削減することができる。つまり、「ストライプめっき法」では、リードＬＤの側面への「めっき漏れ」を考慮する必要がないため、リード幅を最小にすることができる結果、半導体装置の小型化を図ることができるという利点が得られる。さらに、「ストライプめっき法」では、リードの曲げ加工も不要となることから、リードフレームの製造コスト（引いては半導体装置の製造コスト）を削減できるという利点が得られる。
【0031】
そこで、以下では、「スポットめっき法」では得られない利点を有する「ストライプめっき法」を使用した関連技術について説明する。
【0032】
＜＜関連技術の説明＞＞
本明細書でいう「関連技術」とは、公知技術ではないが、本発明者が見出した課題を有する技術であって、本願発明の前提となる技術である。
本明細書でいう「関連技術」とは、公知技術ではないが、本発明者が見出した課題を有する技術であって、本願発明の前提となる技術である。
【0033】
図６は、関連技術におけるパッケージ構造体ＰＫＧを示す図であり、封止体ＭＲを透視したパッケージ構造体ＰＫＧの上面図である。
【0034】
図６に示すように、パッケージ構造体ＰＫＧは、チップ搭載部であるダイパッドＤＰを有し、このダイパッドＤＰ上に半田や銀ペーストを原料とする導電性接着材４０を介して半導体チップＣＨＰ１が搭載されている。この半導体チップＣＨＰ１には、パワートランジスタが形成されている。そして、半導体チップＣＨＰ１上には、絶縁性接着材（図示せず）を介して半導体チップＣＨＰ２が搭載されている。この半導体チップＣＨＰ２には、パワートランジスタを制御する制御回路が形成されている。
【0035】
次に、半導体チップＣＨＰ１の表面は、ソースパッドＳＰ１が形成されている第１ソースパッド形成領域と、ソースパッドＳＰ２が形成されている第２ソースパッド形成領域と、平面視において第１ソースパッド形成領域と第２ソースパッド形成領域で挟まれた領域を有しており、この挟まれた領域には、絶縁性接着材（図示せず）を介して半導体チップＣＨＰ２が搭載されている。
【0036】
そして、ソースパッドＳＰ１は、太ワイヤＷ１を介してリードＬＤ１と接続されている。一方、ソースパッドＳＰ２は、太ワイヤＷ２を介してリードＬＤ７と接続されている。さらに、半導体チップＣＨＰ１には、複数のパッドＰＤ３が形成されている一方、半導体チップＣＨＰ２には、複数のパッドＰＤ４および複数のパッドＰＤ５が形成されている。このとき、複数のパッドＰＤ３のそれぞれは、ワイヤＷ３を介して複数のパッドＰＤ４のそれぞれと接続されており、複数のパッドＰＤ５のそれぞれは、リードＬＤ２、リードＬＤ３、リードＬＤ５またはリードＬＤ６と接続されている。また、ダイパッドＤＰは、リードＬＤ４と接続されている。
【0037】
続いて、図６に示すように、封止体ＭＲからは、リードＬＤ１～リードＬＤ７のそれぞれのアウタリード部が突出している。以上のようにして、関連技術におけるパッケージ構造体ＰＫＧが実装構成されている。
【0038】
ここで、図６に示すように、リードＬＤ１～ＬＤ３、ＬＤ５～ＬＤ７の表面の一部領域には、ニッケルを主成分とするニッケルめっき膜ＰＦ１と銀を主成分とする銀めっき膜ＰＦ２とが形成されている。
【0039】
なお、本明細書でいう「主成分」とは、最も多く含まれている成分のことをいい、その他の成分も含まれていることを排除するものではないことを示すために使用している。例えば、「ニッケルを主成分とする」とは、ニッケルを最も多く含んでいることを意味し、同様に、「銀を主成分とする」とは、銀を最も多く含んでいることを意味している。
【0040】
そして、リードＬＤ１には、ニッケルめっき膜ＰＦ２を介して太ワイヤＷ１が接続されているとともに、リードＬＤ７には、ニッケルめっき膜ＰＦ２を介して太ワイヤＷ２が接続されている。一方、リードＬＤ２、ＬＤ３、ＬＤ５、ＬＤ６には、銀めっき膜ＰＦ１を介してワイヤＷ４が接続されている。
【0041】
このとき、ニッケルめっき膜ＰＦ１および銀めっき膜ＰＦ２は、それぞれ「ストライプめっき法」を使用することにより形成されている。具体的に、関連技術では、フレーム材を準備した後、このフレーム材に対してライン状（ストライプ状）に銀めっき膜形成し、その後、ストライプ状の銀めっき膜上に、銀めっき膜のストライプ幅よりも小さいストライプ幅を有するニッケルめっき膜をライン状に形成する。このようにして、ストライプ状の銀めっき膜とストライプ状のニッケルめっき膜を形成することができる。続いて、銀めっき膜とニッケルめっき膜を形成したフレーム材に対してスタンピング加工を施す。これにより、銀めっき膜とニッケルめっき膜を有するリードＬＤ１～ＬＤ３、ＬＤ５～ＬＤ７を含むリードフレームを形成する。その後、このリードフレームを使用して、例えば、図６に示す関連技術におけるパッケージ構造体ＰＫＧを製造することができる。
【0042】
＜＜改善の余地＞＞
上述した関連技術におけるパッケージ構造体ＰＫＧでは、「ストライプめっき法」で形成された２種類のめっき膜を使用している。例えば、図７の左図に示すように、リードＬＤ３にストライプ状の銀めっき膜ＰＦ１とストライプ状のニッケルめっき膜ＰＦ２とが形成されている。この点に関し、例えば、図７の右上図に示すように、下層に形成されている銀めっき膜ＰＦ１が右側に位置ずれを起こしたとすると、銀めっき膜ＰＦ１の露出領域が狭くなる結果、ワイヤＷ４と銀めっき膜ＰＦ１とを接続することが困難となって、ワイヤ剥がれが生じるおそれがある。一方、例えば、図７の右下図に示すように、下層に形成されている銀めっき膜ＰＦ１が左側に位置ずれを起こしたとすると、封止体ＭＲから露出しているリードＬＤ３の表面にまで銀めっき膜ＰＦ１が形成される結果、銀マイグレーションの原因となる。そして、リードＬＤ３において銀マイグレーションが生じると、例えば、隣り合うリードＬＤ２とリードＬＤ３との間でショート不良を引き起こすおそれがある。このように、下層に形成されている銀めっき膜ＰＦ１が位置ずれを起こすと、パッケージ構造体ＰＫＧの信頼性に大きな悪影響を及ぼすことになる。
上述した関連技術におけるパッケージ構造体ＰＫＧでは、「ストライプめっき法」で形成された２種類のめっき膜を使用している。例えば、図７の左図に示すように、リードＬＤ３にストライプ状の銀めっき膜ＰＦ１とストライプ状のニッケルめっき膜ＰＦ２とが形成されている。この点に関し、例えば、図７の右上図に示すように、下層に形成されている銀めっき膜ＰＦ１が右側に位置ずれを起こしたとすると、銀めっき膜ＰＦ１の露出領域が狭くなる結果、ワイヤＷ４と銀めっき膜ＰＦ１とを接続することが困難となって、ワイヤ剥がれが生じるおそれがある。一方、例えば、図７の右下図に示すように、下層に形成されている銀めっき膜ＰＦ１が左側に位置ずれを起こしたとすると、封止体ＭＲから露出しているリードＬＤ３の表面にまで銀めっき膜ＰＦ１が形成される結果、銀マイグレーションの原因となる。そして、リードＬＤ３において銀マイグレーションが生じると、例えば、隣り合うリードＬＤ２とリードＬＤ３との間でショート不良を引き起こすおそれがある。このように、下層に形成されている銀めっき膜ＰＦ１が位置ずれを起こすと、パッケージ構造体ＰＫＧの信頼性に大きな悪影響を及ぼすことになる。
【0043】
同様に、例えば、図８の右上図に示すように、上層に形成されているニッケルめっき膜ＰＦ２が右側に位置ずれを起こすと、ニッケルめっき膜ＰＦ２の露出領域が狭くなる結果、図示しない太ワイヤとの接続が困難となり、ワイヤ剥がれが生じるおそれがある。一方、例えば、図８の右下図に示すように、上層に形成されているニッケルめっき膜ＰＦ２が左側に位置ずれを起こしたとすると、ニッケルめっき膜ＰＦ２上にワイヤＷ４が接続されることになる結果、ワイヤ剥がれが生じるおそれが高まる。このように、上層に形成されているニッケルめっき膜ＰＦ２が位置ずれを起こす場合も、パッケージ構造体ＰＫＧの信頼性に大きな悪影響を及ぼすことになる。
【0044】
以上のことから、関連技術においては、パッケージ構造体ＰＫＧの信頼性を確保する観点から改善の余地が存在する。そこで、本実施の形態では、関連技術に存在する改善の余地を克服するための工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想について説明する。
【0045】
＜実施の形態における基本思想＞
本実施の形態における基本思想は、「ストライプめっき法」を使用することを前提として、上述した関連技術のように複数のリードのそれぞれにニッケルめっき膜と銀めっき膜という２種類のめっき膜を形成するのではなく、ニッケルめっき膜を形成する第１リード群と、銀めっき膜を形成する第２リード群とに複数のリードを分ける思想である。
本実施の形態における基本思想は、「ストライプめっき法」を使用することを前提として、上述した関連技術のように複数のリードのそれぞれにニッケルめっき膜と銀めっき膜という２種類のめっき膜を形成するのではなく、ニッケルめっき膜を形成する第１リード群と、銀めっき膜を形成する第２リード群とに複数のリードを分ける思想である。
【0046】
すなわち、基本思想は、「ストライプめっき法」を使用して、ニッケルめっき膜あるいは銀めっき膜のいずれか一方のめっき膜だけをリードに形成する思想である。
【0047】
具体的に、基本思想では、例えば、互いに離れながら並行して第１方向に延在する第１領域と第２領域とを有するフレーム材において、第１領域に「ストライプめっき法」を使用して、ニッケルめっき膜を形成した後、第２領域に「ストライプめっき法」を使用して、銀めっき膜を形成する。その後、ニッケルめっき膜を形成した第１領域と銀めっき膜を形成した第２領域を有するフレーム材に対して、スタンピング加工を施すことにより、複数のリードを有するリードフレームを形成する。このとき、リードフレームには、第１領域をスタンピング加工することにより形成された第１リード群と、第２領域をスタンピング加工することにより形成された第２リード群とが含まれ、第１リード群には、ニッケルめっき膜だけが形成される一方、第２リード群には、銀めっき膜だけが形成される。
【0048】
これにより、基本思想によれば、複数のリードのそれぞれには、ニッケルめっき膜あるいは銀めっき膜のいずれか一方のめっき膜しか形成されていない。このため、基本思想によれば、複数のリードのそれぞれにニッケルめっき膜と銀めっき膜という２種類のめっき膜を形成する関連技術とは異なり、ニッケルめっき膜と銀めっき膜との相対的な位置ずれが問題とならない。このことから、基本思想によれば、ニッケルめっき膜と銀めっき膜との相対的な位置ずれに起因するワイヤ剥がれや銀マイグレーションを抑制できる結果、半導体装置（パッケージ構造体）の信頼性を向上させることができる。
【0049】
以下では、上述した基本思想を具現化した具現化態様について説明する。
【0050】
＜パッケージ構造体（半導体装置）の構成＞
図９は、本実施の形態におけるパッケージ構造体ＰＫＧ１を示す図であり、封止体ＭＲを透視したパッケージ構造体ＰＫＧ１の上面図である。
図９は、本実施の形態におけるパッケージ構造体ＰＫＧ１を示す図であり、封止体ＭＲを透視したパッケージ構造体ＰＫＧ１の上面図である。
【0051】
図９に示すように、パッケージ構造体ＰＫＧ１は、ダイパッドＤＰ１とダイパッドＤＰ２とを有している。そして、ダイパッドＤＰ１上には、例えば、パワートランジスタが形成された半導体チップＣＨＰ１が搭載されている。この半導体チップＣＨＰ１の表面には、ソースパッドＳＰおよび複数のパッドＰＤＡが形成されている。一方、ダイパッドＤＰ２上には、例えば、パワートランジスタを制御する制御回路が形成された半導体チップＣＨＰ２が搭載されている。この半導体チップＣＨＰ２の表面には、複数のパッドＰＤＢおよび複数のパッドＰＤＣが形成されている。
【0052】
次に、パッケージ構造体ＰＫＧ１は、複数のリードＬＤＡを有している。これらの複数のリードＬＤＡは、ポスト部ＰＳＴと一体化されている。そして、ポスト部ＰＳＴの表面には、ニッケルを主成分とするニッケルめっき膜ＰＦＡが形成されている。複数のリードＬＤＡは、ｘ方向（第１方向）に並んで配置されている。
【0053】
また、パッケージ構造体ＰＫＧ１は、複数のリードＬＤＢを有している。これらの複数のリードＬＤＢのそれぞれの一端部には、銀を主成分とする銀めっき膜ＰＦＢが形成されている。複数のリードＬＤＢも、ｘ方向に並んで配置されている。
【0054】
ここで、複数のリードＬＤＡ、ダイパッドＤＰ１、ダイパッドＤＰ２および複数のリードＬＤＢは、この順番でｘ方向と交差するｙ方向（第２方向）に並んで配置されている。
【0055】
続いて、図９に示すように、半導体チップＣＨＰ１に形成されているソースパッドＳＰと、複数のリードＬＤＡと一体化されたポスト部ＰＳＴとは、複数のボンディングワイヤＢＷ１で接続されている。ここで、複数のボンディングワイヤＢＷ１のそれぞれは、アルミニウムを主成分とする材料から構成されており、それぞれの径は、３００μｍ程度である。このとき、ポスト部ＰＳＴの表面には、ニッケルめっき膜ＰＦＡが形成されていることから、ポスト部ＰＳＴと接続されるボンディングワイヤＢＷ１は、ニッケルめっき膜ＰＦＡと接触することになる。これにより、ボンディングワイヤＢＷ１とポスト部ＰＳＴとの接続信頼性を向上することができる。すなわち、ボンディングワイヤＢＷ１をニッケルめっき膜ＰＦＡと接続させることにより、ワイヤ剥がれを抑制することができる。
【0056】
一方、半導体チップＣＨＰ１の表面に形成されている複数のパッドＰＤＡのそれぞれと、半導体チップＣＨＰ２の表面に形成されている複数のパッドＰＤＢのそれぞれとは、ボンディングワイヤＢＷ２で接続されている。ここで、ボンディングワイヤＢＷ２は、金を主成分とする材料から構成されており、その径は、２５μｍ程度である。
【0057】
次に、図９に示すように、半導体チップＣＨＰ２に形成されている複数のパッドＰＤＣのそれぞれと、複数のリードＬＤＢのそれぞれとは、ボンディングワイヤＢＷ３で接続されている。ここで、複数のボンディングワイヤＢＷ３のそれぞれは、金を主成分とする材料から構成されており、それぞれの径は、２５μｍ程度である。このとき、リードＬＤＢの一端部の表面には、銀めっき膜ＰＦＢが形成されていることから、リードＬＤＢと接続されるボンディングワイヤＢＷ３は、銀めっき膜ＰＦＢと接触することになる。これにより、ボンディングワイヤＢＷ３とリードＬＤＢとの接続信頼性を向上することができる。すなわち、ボンディングワイヤＢＷ３を銀めっき膜ＰＦＢと接続させることにより、ワイヤ剥がれを抑制することができる。
【0058】
上述した半導体チップＣＨＰ１、半導体チップＣＨＰ２、ポスト部ＰＳＴ、複数のリードＬＤＡのそれぞれの一部分、一端部を含む複数のリードＬＤＢのそれぞれの一部分、複数のボンディングワイヤＢＷ１～ＢＷ３は、封止体ＭＲで封止されている。
【0059】
ここで、図９に示すように、封止体ＭＲは、矩形形状の平面形状をしており、ｘ方向に延在する第１辺Ｓ１と、この第１辺Ｓ１と対向する第２辺Ｓ２とを有している。このとき、封止体ＭＲの第１辺Ｓ１に沿って、複数のリードＬＤＡが並んで配置されており、複数のリードＬＤＡのそれぞれの他部分は、第１辺Ｓ１からのみ露出している。同様に、封止体ＭＲの第２辺Ｓ２に沿って、複数のリードＬＤＢが並んで配置されており、複数のリードＬＤＢのそれぞれの他部分は、第２辺Ｓ２からのみ露出している。
【0060】
続いて、図１０は、パッケージ構造体ＰＫＧ１の下面図である。図１０に示すように、封止体ＭＲの裏面からは、ダイパッドＤＰ１の下面およびダイパッドＤＰ２の下面が露出している。以上のようにして、パッケージ構造体ＰＫＧ１が構成されている。
【0061】
ここでは、パッケージ構造体ＰＫＧ１として、「ＳＯＮ（Small Outline Non-leaded package）パッケージ」を例に挙げて説明しているが、本実施の形態における基本思想は、「ＳＯＰ（Small Outline Package）パッケージ」としても具現化することができる。
【0062】
＜半導体装置の製造方法＞
次に、パッケージ構造体（半導体装置）ＰＫＧ１の製造方法について説明する。
次に、パッケージ構造体（半導体装置）ＰＫＧ１の製造方法について説明する。
【0063】
まず、図１１に示すように、互いに離れながら並行してｘ方向（第１方向）に延在する第１領域Ｒ１と第２領域Ｒ２とを含むフレーム材ＦＭを準備する。
【0064】
そして、図１２に示すように、第１領域Ｒ１以外の領域を覆うように、マスキングテープＭＳＫ１をフレーム材ＦＭに貼り付ける。その後、ニッケルを含む第１めっき液に、マスキングテープＭＳＫ１を貼り付けたフレーム材ＦＭを浸漬する。これにより、図１３に示すように、マスキングテープＭＳＫ１から露出した第１領域Ｒ１にニッケルめっき膜ＰＦＡが形成される。
【0065】
次に、マスキングテープＭＳＫ１をフレーム材ＦＭから剥がした後、図１４に示すように、第２領域Ｒ２以外の領域を覆うように、マスキングテープＭＳＫ２をフレーム材ＦＭに貼り付ける。そして、銀を含む第２めっき液に、マスキングテープＭＳＫ２を貼り付けたフレーム材ＦＭを浸漬する。これにより、図１５に示すように、マスキングテープＭＳＫ２から露出した第２領域Ｒ２に銀めっき膜ＰＦＢが形成される。
【0066】
その後、マスキングテープＭＳＫ２をフレーム材ＦＭから剥がす。これにより、図１６に示すように、第１領域Ｒ１にニッケルめっき膜ＰＦＡが形成され、かつ、第２領域Ｒ２に銀めっき膜ＰＦＢが形成されたフレーム材ＦＭを取得することができる。
【0067】
次に、フレーム材ＦＭに対してスタンピング加工（打ち抜き加工）を施す。これにより、図１７に示すように、それぞれ第１領域Ｒ１の一部および第２領域Ｒ２の一部を含む複数のデバイス領域ＤＲがフレーム材ＦＭに形成される。この結果、複数のデバイス領域ＤＲが形成されたフレーム材ＦＭであるリードフレームＬＦを製造することができる。
【0068】
上述した記載を考慮すると、図１３に示すニッケルめっき膜ＰＦＡを形成する工程では、複数のデバイス領域にわたってニッケルめっき膜ＰＦＡが形成されることになる。同様に、図１５に示す銀めっき膜ＰＦＢを形成する工程では、複数のデバイス領域にわたって銀めっき膜ＰＦＢが形成されることになる。
【0069】
ここで、図１８は、リードフレームＬＦに形成されている複数のデバイス領域ＤＲのうちの１つのデバイス領域ＤＲを拡大して示す模式図である。
【0070】
図１８に示すように、１つのデバイス領域ＤＲには、ダイパッドＤＰ１と、ダイパッドＤ２と、ｘ方向に並ぶ複数のリードＬＤＡと、ｘ方向に並ぶ複数のリードＬＤＢとが形成されている。このとき、複数のリードＬＤＡ、ダイパッドＤＰ１、ダイパッドＤＰ２および複数のリードＬＤＢは、この順番でｘ方向と交差するｙ方向に並んで配置されている。
【0071】
そして、複数のリードＬＤＡは、ニッケルめっき膜ＰＦＡが形成された第１領域Ｒ１の一部からなるポスト部ＰＳＴと一体的に形成されている。言い換えれば、複数のリードＬＤＡは、フレーム材の第１領域Ｒ１の一部を介して互いに繋がっている。このように、複数のリードＬＤＡのそれぞれは、第１領域Ｒ１の一部を含むが、第２領域Ｒ２の一部は含まない。
【0072】
一方、複数のリードＬＤＢのそれぞれは、銀めっき膜ＰＦＢが形成された第２領域Ｒ２の一部を一端部として含むように形成されている。このように、複数のリードＬＤＢのそれぞれは、第２領域Ｒ２の一部を含むが、第１領域Ｒ１の一部は含まない。
【0073】
以下では、上述したデバイス領域ＤＲが複数形成されたリードフレームＬＦを使用してパッケージ構造体ＰＫＧ１を製造する工程について、１つのデバイス領域ＤＲに着目して説明する。
【0074】
まず、図１９に示すように、パワートランジスタが形成された半導体チップＣＨＰ１をダイパッドＤＰ１上に搭載する。具体的には、ダイパッドＤＰ１上に銀ペーストや半田などからなる導電性接着材ＣＰ１を塗布した後、この導電性接着材ＣＰ１を介して、ダイパッドＤＰ１上に半導体チップＣＨＰ１を搭載する。また、制御回路が形成された半導体チップＣＨＰ２をダイパッドＤＰ２上に搭載する。具体的には、ダイパッドＤＰ２上に銀ペーストや半田などからなる導電性接着材ＣＰ２を塗布した後、この導電性接着材ＣＰ２を介して、ダイパッドＤＰ２上に半導体チップＣＨＰ２を搭載する。
【0075】
次に、図２０に示すように、半導体チップＣＨＰ１の表面に形成されているソースパッドＳＰと、ニッケルめっき膜ＰＦＡが形成されたポスト部ＰＳＴ（第１領域の一部）とを複数のボンディングワイヤＢＷ１で接続する。このとき、複数のボンディングワイヤＢＷ１のそれぞれは、アルミニウムを主成分とする材料から構成されている。
【0076】
続いて、図２１に示すように、半導体チップＣＨＰ１の表面に形成されているパッドＰＤＡと、半導体チップＣＨＰ２の表面に形成されているパッドＰＤＢとをボンディングワイヤＢＷ２で接続する。また、半導体チップＣＨＰ２の表面に形成されているパッドＰＤＣと、リードＬＤＢの銀めっき膜ＰＦＢが形成された一端部とをボンディングワイヤＢＷ３で接続する。このとき、ボンディングワイヤＢＷ２およびボンディングワイヤＢＷ３は、金を主成分とする材料から構成されている。
【0077】
このように、半導体チップＣＨＰ１には、パワートランジスタが形成されており、半導体チップＣＨＰ２には、パワートランジスタの制御回路が形成されている。そして、ボンディングワイヤＢＷ１は、パワートランジスタのソースと電気的に接続された半導体チップＣＨＰ１のソースパッドＳＰと電気的に接続されている。このとき、複数のリードＬＤＡは、フレーム材の第１領域Ｒ１の一部を介して互いに繋がっているとともに、ボンディングワイヤＢＷ１の径は、ボンディングワイヤＢＷ２およびボンディングワイヤＢＷ３の径よりも太くなっている。これにより、出力経路となるソースのオン抵抗を低減できる。
【0078】
その後、図２２に示すように、デバイス領域ＤＲに対して、樹脂封止（モールド）を行うことにより封止体ＭＲを形成する。具体的には、少なくとも、半導体チップＣＨＰ１、半導体チップＣＨＰ２、ポスト部ＰＳＴ（第１領域の一部）、複数のリードＬＤＡのそれぞれの一部分、一端部（第２領域の一部）を含む複数のリードＬＤＢのそれぞれの一部分、複数のボンディングワイヤＢＷ１～ＢＷ３を封止体ＭＲで封止する。
【0079】
そして、封止体ＭＲから露出しているリードＬＤＡおよびリードＬＤＢの他部分に必要に応じてめっき層を形成する。次に、封止体ＭＲの外部において、リードＬＤＡおよびリードＬＤＢを所定の位置で切断する。また、ダイパッドＤＰ１およびダイパッドＤＰ２のそれぞれと接続されている吊りリードも所定の位置で切断する。
【0080】
以上のようにして、パッケージ構造体ＰＫＧ１を製造することができる。
【0081】
＜実施の形態における特徴＞
次に、本実施の形態における特徴点について説明する。
次に、本実施の形態における特徴点について説明する。
【0082】
まず、上述したように、本実施の形態における基本思想は、「ストライプめっき法」を使用することを前提として、ニッケルめっき膜を形成する第１リード群と、銀めっき膜を形成する第２リード群とに複数のリードを分ける思想である。
【0083】
そこで、この基本思想を具現化するために、本実施の形態では、いわゆる「ＳＯＮ（Small Outline Non-leaded package）パッケージ」あるいは「ＳＯＰ（Small Outline Package）パッケージ」を半導体装置のパッケージ構造体として採用している。
【0084】
具体的に、本実施の形態では、例えば、図９に示すように、ｘ方向に延在する第１辺Ｓ１と、第１辺Ｓ１と対向してｘ方向に延在する第２辺Ｓ２を有する封止体ＭＲを備えるパッケージ構造体ＰＫＧ１において、複数のリードＬＤＡが第１辺Ｓ１に沿って配置され、かつ、複数のリードＬＤＢが第２辺Ｓ２に沿って配置されている構成を採用している。この構成は、「ＳＯＮパッケージ」あるいは「ＳＯＰパッケージ」で実現される。
【0085】
これにより、図９に示すように、ニッケルめっき膜ＰＦＡが形成されたポスト部ＰＳＴと一体的に形成された複数のリードＬＤＡと、銀めっき膜ＰＦＢが形成された一端部を有する複数のリードＬＤＢとを分けて形成することができる。このことは、ニッケルめっき膜ＰＦＡと銀めっき膜ＰＦＢとの相対的な位置ずれが問題とならないことを意味する。
【0086】
そして、本実施の形態では、「ＳＯＮパッケージ」あるいは「ＳＯＰパッケージ」を半導体装置のパッケージ構造体として採用することを前提として、以下に示す「ストライプめっき法」を使用した半導体装置の製造方法を実現することにより、基本思想を具現化している。具体的に、例えば、互いに離れながら並行してｘ方向に延在する第１領域Ｒ１と第２領域Ｒ２とを有するフレーム材ＦＭにおいて、第１領域Ｒ１に「ストライプめっき法」を使用して、ニッケルめっき膜ＰＦＡを形成した後、第２領域Ｒ２に「ストライプめっき法」を使用して、銀めっき膜ＰＦＢを形成する。その後、ニッケルめっき膜ＰＦＡを形成した第１領域Ｒ１と銀めっき膜ＰＦＢを形成した第２領域Ｒ２を有するフレーム材ＦＭに対して、スタンピング加工を施すことにより、リードＬＤＡおよびリードＬＤＢを有するリードフレームＬＦを形成する。このとき、リードフレームＬＦには、第１領域Ｒ１をスタンピング加工することにより形成された第１リード群（複数のリードＬＤＡ）と、第２領域Ｒ２をスタンピング加工することにより形成された第２リード群（複数のリードＬＤＢ）とが含まれ、複数のリードＬＤＡと一体化したポスト部ＰＳＴには、ニッケルめっき膜ＰＦＡだけが形成される一方、複数のリードＬＤＢのそれぞれには、銀めっき膜ＰＦＢだけが形成される（図１１～図１８参照）。
【0087】
このように、本実施の形態における特徴点は、基本思想を具現化するために、「ＳＯＮパッケージ」あるいは「ＳＯＰパッケージ」を半導体装置のパッケージ構造体として採用し、このパッケージ構造体を製造する方法として、「ストライプめっき法」を取り入れた図１１～図１８に示す半導体装置の製造方法を採用する点にある。
【0088】
これにより、本実施の形態における特徴点によれば、図９に示すように、ニッケルめっき膜ＰＦＡが形成されたポスト部ＰＳＴには、アルミニウムを主成分とするボンディングワイヤＢＷ１を接続することができる。一方、銀めっき膜ＰＦＢが形成された一端部を有するリードＬＤＢには、金を主成分とするボンディングワイヤＢＷ３を接続することができる。そしてこのとき、本実施の形態では、ニッケルめっき膜ＰＦＡが形成されたポスト部ＰＳＴと一体化したリードＬＤＡと、銀めっき膜ＰＦＢが形成された一端部を有するリードＬＤＢが封止体ＭＲの互いに対向する第１辺Ｓ１と第２辺Ｓ２とに分けて配置されている。このことから、ニッケルめっき膜ＰＦＡと銀めっき膜ＰＦＢとの相対的な位置ずれが問題とならない。したがって、本実施の形態によれば、ニッケルめっき膜ＰＦＡと銀めっき膜ＰＦＢとの相対的な位置ずれに起因するワイヤ剥がれや銀マイグレーションを抑制できる結果、半導体装置（パッケージ構造体）の信頼性を向上させることができる。
【0089】
つまり、関連技術では、例えば、図６に示すように、半導体チップＣＨＰ１と半導体チップＣＨＰ２を積層配置するとともに、封止体ＭＲの一辺だけに沿ってリードＬＤ１～ＬＤ７が配置されている、いわゆる「ＴＯパッケージ」を採用している。だからこそ、関連技術で「ストライプめっき法」を採用すると、１本のリードにニッケルめっき膜と銀めっき膜という２種類のめっき膜を形成する必要性が必然的に生じる。この結果、関連技術では、製造コストを低減できる「ストライプめっき法」を使用すると、ニッケルめっき膜と銀めっき膜との相対的な位置ずれが問題点として顕在化するのである。この点が、本発明者が見出した新規な知見である。
【0090】
そして、本発明者は、この新規な知見に着目して検討した結果、そもそもニッケルめっき膜が形成される第１リード群と、銀めっき膜が形成される第２リード群とを別々のリード群として構成し、かつ、第１リード群と第２リード群とがパッケージ構造体を構成する封止体の別々の辺に沿って配置すれば、「ストライプめっき法」を使用する場合に、ニッケルめっき膜と銀めっき膜との相対的な位置ずれが問題とならないことに気づいた（基本思想）。その後、本発明者は、「ＳＯＮパッケージ」あるいは「ＳＯＰパッケージ」において、「ストライプめっき法」を取り入れた図１１～図１８に示す半導体装置の製造方法で上述した基本思想を具現化するという本実施の形態における特徴点を想到している。
【0091】
このように考えると、本発明者が見出した新規な知見が動機付けとなって、基本思想が想到され、この基本思想が動機付けとなって、本実施の形態における特徴点が想到されているということができる。したがって、本実施の形態における特徴点を想到するにあたっては、本発明者が見出した新規な知見およびこの知見に基づく基本思想の着想は非常に重要な意義を有しているということができる。
【0092】
さらに、本発明者は、基本思想から具体的な本実施の形態における特徴点を想到するにあたって、いわゆる「ＱＦＮ（Quad Flat Non-leaded Package）パッケージ」あるいは「ＱＦＰ（Quad Flat Package）パッケージ」を採用することも検討したが、採用するには至らなかったので、この理由についても説明する。
【0093】
「ＱＦＮパッケージ」あるいは「ＱＦＰパッケージ」は、封止体の４辺に沿ってリードが配置されているパッケージ構造体である。例えば、図２３は、「ＱＦＮパッケージ」あるいは「ＱＦＰパッケージ」を形成するためのリードフレームＬＦ２を示す模式図である。図２３において、破線で記載された領域が封止体ＭＲの形成領域を示しており、封止体ＭＲは、ｘ方向に延在する第１辺Ｓ１と、第１辺Ｓ１と対向する第２辺Ｓ２と、ｙ方向に延在する第３辺Ｓ３と、第３辺Ｓ３と対向する第４辺Ｓ４とを有している。このとき、図２３に示すように、第１辺Ｓ１に沿ってリードＬＤＡが配置されているとともに、第２辺Ｓ２に沿ってリードＬＤＢが配置されている。また、第３辺Ｓ３に沿ってリードＬＤＣが配置されているとともに、第４辺Ｓ４に沿ってリードＬＤＤが配置されている。
【0094】
ここで、「ＱＦＮパッケージ」あるいは「ＱＦＰパッケージ」を形成するためのリードフレームＬＦ２では、リードＬＤＡと一体化したポスト部ＰＳＴにニッケルめっき膜ＰＦＡを形成する一方、リードＬＤＢ～ＬＤＤに銀めっき膜ＰＦＢを形成することになる。
【0095】
このとき、「ストライプめっき法」を使用することを考えると、図２４に示すようにフレーム材ＦＭに対して、ニッケルめっき膜ＰＦＡと銀めっき膜ＰＦＢを形成した後、スタンピング加工を施すことにより、図２３に示すリードフレームＬＦ２を取得する。これにより、図２３に示すリードフレームＬＦ２においては、リードＬＤＡと一体化したポスト部ＰＳＴにニッケルめっき膜ＰＦＡが形成されるとともに、リードＬＤＢの一端部およびリードＬＤＣとリードＬＤＤの全体に銀めっき膜ＰＦＢが形成される。
【0096】
その後、図２３に示すリードフレームＬＦ２から図２５に示すパッケージ構造体ＰＫＧ２が製造される。ここで、リードＬＤＣおよびリードＬＤＤにおいては、表面全体に銀めっき膜ＰＦＢが形成されることから、図２５に示すパッケージ構造体ＰＫＧ２において、パッケージ構造体ＰＫＧ２から露出するリードＬＤＣおよびリードＬＤＤの表面に銀めっき膜ＰＦＢが形成されてしまう。この結果、銀マイグレーションが発生することが懸念される。そして、リードＬＤＣおよびリードＬＤＤにおいて銀マイグレーションが生じると、例えば、隣り合うリードの間でショート不良を引き起こすおそれがある。
【0097】
このように、「ＱＦＮパッケージ」あるいは「ＱＦＰパッケージ」を形成するためのリードフレームＬＦ２を「ストライプめっき法」で製造する場合、銀めっき膜ＰＦＢの延在方向（ｘ方向）に延在するリードＬＤＣおよびリードＬＤＤが存在することに起因して、これらのリードＬＤＣおよびリードＬＤＤにおいては、表面全体に銀めっき膜ＰＦＢが形成されてしまう。この結果、パッケージ構造体ＰＫＧ２から露出するリードＬＤＣおよびリードＬＤＤの表面にまで銀めっき膜ＰＦＢが形成されてしまう結果、銀マイグレーションに起因するショート不良が引き起こされるおそれが高まるのである。
【0098】
以上のことから、基本思想を具現化するパッケージ構造体として、「ＱＦＮパッケージ」あるいは「ＱＦＰパッケージ」を採用していないのである。これに対し、本実施の形態で採用している「ＳＯＮパッケージ」あるいは「ＳＯＰパッケージ」では、銀めっき膜ＰＦＢの延在方向（ｘ方向）に延在するリードが存在しない結果、「ＱＦＮパッケージ」あるいは「ＱＦＰパッケージ」と異なり、表面全体に銀めっき膜ＰＦＢが形成されるリードが存在しない。このため、「ＳＯＮパッケージ」あるいは「ＳＯＰパッケージ」では、銀マイグレーションに起因するショート不良が発生するポテンシャルを低減できる。したがって、本実施の形態では、基本思想を具現化するパッケージ構造体として、「ＱＦＮパッケージ」や「ＱＦＰパッケージ」ではなく、「ＳＯＮパッケージ」あるいは「ＳＯＰパッケージ」を採用しているのである。
【0099】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0100】
本実施の形態では、ダイパッドＤＰ１の下面およびダイパッドＤＰ２の下面が封止体ＭＲの裏面から露出している構成のパッケージ構造体ＰＫＧ１について説明したが、本実施の形態における技術的思想は、これに限らず、例えば、ダイパッドＤＰ１の下面およびダイパッドＤＰ２の下面が封止体ＭＲに覆われている構成のパッケージ構造体にも幅広く適用することができる。なお、「ダイパッドの下面」とは、半導体チップが搭載されるチップ搭載面（上面）とは反対側の面として定義される。
【0101】
前記実施の形態では、半導体チップに形成されるパワートランジスタとして、パワーＭＯＳＦＥＴを想定して説明を行ったが、前記実施の形態における技術的思想は、これに限らず、例えば、パワートランジスタとして、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を使用する半導体装置にも幅広く適用することができる。
【0102】
前記実施の形態は、以下の態様を含む。
【0103】
（付記）
以下を含む、半導体装置：
第１ダイパッド；
第２ダイパッド；
前記第１ダイパッド上に搭載された第１半導体チップ；
前記第２ダイパッド上に搭載された第２半導体チップ；
第１めっき膜が形成されたポスト部と一体化された複数の第１リード；
それぞれ第２めっき膜が形成された一端部を含む複数の第２リード；
前記第１半導体チップと前記ポスト部とを接続する第１導電性部材；
前記第２半導体チップと前記一端部とを接続する第２導電性部材；および
少なくとも、前記第１半導体チップ、前記第２半導体チップ、前記ポスト部、前記複数の第１リードのそれぞれの一部分、前記一端部を含む前記複数の第２リードのそれぞれの一部分、前記第１導電性部材および前記第２導電性部材を封止する封止体、
ここで、
前記封止体は、
前記第１方向に延在する第１辺と、
前記第１辺と対向する第２辺と、
を有し、
前記複数の第１リードは、前記第１辺に沿ってのみ配置され、
前記複数の第２リードは、前記第２辺に沿ってのみ配置され、
前記複数の第１リード、前記第１ダイパッド、前記第２ダイパッドおよび前記複数の第２リードは、この順番で前記第１方向と交差する第２方向に並んで配置されている。
以下を含む、半導体装置：
第１ダイパッド；
第２ダイパッド；
前記第１ダイパッド上に搭載された第１半導体チップ；
前記第２ダイパッド上に搭載された第２半導体チップ；
第１めっき膜が形成されたポスト部と一体化された複数の第１リード；
それぞれ第２めっき膜が形成された一端部を含む複数の第２リード；
前記第１半導体チップと前記ポスト部とを接続する第１導電性部材；
前記第２半導体チップと前記一端部とを接続する第２導電性部材；および
少なくとも、前記第１半導体チップ、前記第２半導体チップ、前記ポスト部、前記複数の第１リードのそれぞれの一部分、前記一端部を含む前記複数の第２リードのそれぞれの一部分、前記第１導電性部材および前記第２導電性部材を封止する封止体、
ここで、
前記封止体は、
前記第１方向に延在する第１辺と、
前記第１辺と対向する第２辺と、
を有し、
前記複数の第１リードは、前記第１辺に沿ってのみ配置され、
前記複数の第２リードは、前記第２辺に沿ってのみ配置され、
前記複数の第１リード、前記第１ダイパッド、前記第２ダイパッドおよび前記複数の第２リードは、この順番で前記第１方向と交差する第２方向に並んで配置されている。
【符号の説明】
【0104】
１０ メイントランジスタ
２０ センストランジスタ
３０ 温度センサ
４０ 導電性接着材
５０ 絶縁性接着材
１００ スイッチング回路
２００ 制御回路
ＢＷ１ ボンディングワイヤ
ＢＷ２ ボンディングワイヤ
ＢＷ３ ボンディングワイヤ
ＣＨＰ１ 半導体チップ
ＣＨＰ２ 半導体チップ
ＣＰ１ 導電性接着材
ＣＰ２ 導電性接着材
ＤＰ ダイパッド
ＤＰ２ ダイパッド
ＤＲ デバイス領域
ＦＭ フレーム材
ＬＤ リード
ＬＤＡ リード
ＬＤＢ リード
ＬＤＣ リード
ＬＤＤ リード
ＬＤ１ リード
ＬＤ２ リード
ＬＤ３ リード
ＬＤ４ リード
ＬＤ５ リード
ＬＤ６ リード
ＬＤ７ リード
ＬＦ リードフレーム
ＬＦ２ リードフレーム
ＭＲ 封止体
ＭＳＫ１ マスキングテープ
ＭＳＫ２ マスキングテープ
ＰＤＡ パッド
ＰＤＢ パッド
ＰＤＣ パッド
ＰＤ３ パッド
ＰＤ４ パッド
ＰＤ５ パッド
ＰＦ めっき膜
ＰＦＡ ニッケルめっき膜
ＰＦＢ 銀めっき膜
ＰＦ１ 銀めっき膜
ＰＦ２ ニッケルめっき膜
ＰＫＧ パッケージ構造体
ＰＫＧ１ パッケージ構造体
ＰＫＧ２ パッケージ構造体
ＰＳＴ ポスト部
Ｒ１ 第１領域
Ｒ２ 第２領域
ＳＡ１ 半導体装置
ＳＰ ソースパッド
ＳＰ１ ソースパッド
ＳＰ２ ソースパッド
Ｓ１ 第１辺
Ｓ２ 第２辺
Ｓ３ 第３辺
Ｓ４ 第４辺
Ｗ１ 太ワイヤ
Ｗ２ 太ワイヤ
Ｗ３ ワイヤ
Ｗ４ ワイヤ
２０ センストランジスタ
３０ 温度センサ
４０ 導電性接着材
５０ 絶縁性接着材
１００ スイッチング回路
２００ 制御回路
ＢＷ１ ボンディングワイヤ
ＢＷ２ ボンディングワイヤ
ＢＷ３ ボンディングワイヤ
ＣＨＰ１ 半導体チップ
ＣＨＰ２ 半導体チップ
ＣＰ１ 導電性接着材
ＣＰ２ 導電性接着材
ＤＰ ダイパッド
ＤＰ２ ダイパッド
ＤＲ デバイス領域
ＦＭ フレーム材
ＬＤ リード
ＬＤＡ リード
ＬＤＢ リード
ＬＤＣ リード
ＬＤＤ リード
ＬＤ１ リード
ＬＤ２ リード
ＬＤ３ リード
ＬＤ４ リード
ＬＤ５ リード
ＬＤ６ リード
ＬＤ７ リード
ＬＦ リードフレーム
ＬＦ２ リードフレーム
ＭＲ 封止体
ＭＳＫ１ マスキングテープ
ＭＳＫ２ マスキングテープ
ＰＤＡ パッド
ＰＤＢ パッド
ＰＤＣ パッド
ＰＤ３ パッド
ＰＤ４ パッド
ＰＤ５ パッド
ＰＦ めっき膜
ＰＦＡ ニッケルめっき膜
ＰＦＢ 銀めっき膜
ＰＦ１ 銀めっき膜
ＰＦ２ ニッケルめっき膜
ＰＫＧ パッケージ構造体
ＰＫＧ１ パッケージ構造体
ＰＫＧ２ パッケージ構造体
ＰＳＴ ポスト部
Ｒ１ 第１領域
Ｒ２ 第２領域
ＳＡ１ 半導体装置
ＳＰ ソースパッド
ＳＰ１ ソースパッド
ＳＰ２ ソースパッド
Ｓ１ 第１辺
Ｓ２ 第２辺
Ｓ３ 第３辺
Ｓ４ 第４辺
Ｗ１ 太ワイヤ
Ｗ２ 太ワイヤ
Ｗ３ ワイヤ
Ｗ４ ワイヤ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】