特開 2023-164038 配線基板、半導体装置及び配線基板の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023164038

(43)【公開日】2023-11-10

(54)【発明の名称】配線基板、半導体装置及び配線基板の製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20231102BHJP

   H01L 25/04 20230101ALI20231102BHJP

   H05K 1/02 20060101ALI20231102BHJP

   H05K 3/34 20060101ALI20231102BHJP

【ＦＩ】

H01L23/12 N

H01L25/04 Z

H05K1/02 J

H05K3/34 501E

H05K3/34 505B

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2022075341

(22)【出願日】2022-04-28

(71)【出願人】

【識別番号】000003193

【氏名又は名称】ＴＯＰＰＡＮホールディングス株式会社

(74)【代理人】

【識別番号】100149548

【弁理士】

【氏名又は名称】松沼 泰史

(74)【代理人】

【識別番号】100139686

【弁理士】

【氏名又は名称】鈴木 史朗

(74)【代理人】

【識別番号】100169764

【弁理士】

【氏名又は名称】清水 雄一郎

(74)【代理人】

【識別番号】100147267

【弁理士】

【氏名又は名称】大槻 真紀子

(72)【発明者】

【氏名】菅原 賢太

【テーマコード（参考）】

5E319

5E338

【Ｆターム（参考）】

5E319AA03

5E319AA07

5E319AB05

5E319AC01

5E319AC16

5E319BB04

5E319CC22

5E319GG20

5E338AA03

5E338BB75

5E338CD05

5E338EE31

5E338EE60

(57)【要約】

【課題】本発明に係る配線基板、半導体装置及び配線基板の製造方法によれば、はんだボールのピッチ間隔を均一に維持しつつ、異なる半導体チップを実装した場合であっても、それらの上面の高さを揃えることができる。
【解決手段】本発明に係る配線基板１００は、複数のビルドアップ層１を有する多層構造の配線基板１００であって、前記ビルドアップ層１のうち、最後に形成された表面側のビルドアップ層３が第一はんだパッド６１及び第二はんだパッド６２を有し、前記表面側のビルドアップ層３の前記表面側にソルダーレジスト層４を有し、前記第一はんだパッド６１及び前記第二はんだパッド６２のそれぞれの表面から前記ソルダーレジスト層４の表面までの高さが異なることを特徴とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のビルドアップ層を有する多層構造の配線基板であって、
前記ビルドアップ層のうち、最後に形成された表面側のビルドアップ層が第一はんだパッド及び第二はんだパッドを有し、
前記表面側のビルドアップ層の前記表面側にソルダーレジスト層を有し、
前記第一はんだパッド及び前記第二はんだパッドのそれぞれの表面から前記ソルダーレジスト層の表面までの高さが異なることを特徴とする
配線基板。

【請求項2】

前記ソルダーレジスト層は、
前記第一はんだパッドの前記表面及び前記第二はんだパッドの前記表面が前記表面側に露出する開口部を備え、
前記開口部を除いた前記ソルダーレジスト層の前記表面は、
略均一な高さとなっていることを特徴とする
請求項１に記載の配線基板。

【請求項3】

前記表面側のビルドアップ層は、さらに第三はんだパッドを有し、
前記第一はんだパッドと、前記第二はんだパッドと、前記第三はんだパッドとが等間隔に形成されている
請求項１または請求項２に記載の配線基板。

【請求項4】

前記第一はんだパッド及び前記第二はんだパッドは、
前記表面側に略同じ径であり、略同じ形状のはんだボールを備えることを特徴とする
請求項１または請求項２に記載の配線基板。

【請求項5】

前記第一はんだパッドと前記第二はんだパッドとは、
前記高さの差が、前記はんだボールの前記表面側に接合される半導体チップの高さにより決定されることを特徴とする
請求項４に記載の配線基板。

【請求項6】

前記第一はんだパッドと前記第二はんだパッドとは、
高さの差が、前記はんだボールの前記表面側に接合される半導体チップの実装パッド部の高さにより決定されることを特徴とする請求項４に記載の配線基板。

【請求項7】

請求項５に記載の配線基板と、
前記半導体チップと、
を備える半導体装置。

【請求項8】

請求項６に記載の配線基板と、
前記半導体チップと、
前記実装パッド部と、
を備える半導体装置。

【請求項9】

複数のビルドアップ層のうち、最後に形成された表面側のビルドアップ層が第一はんだパッド及び第二はんだパッドを有し、
前記表面側のビルドアップ層の前記表面側にソルダーレジスト層を有し、
前記第一はんだパッド及び前記第二はんだパッドのそれぞれの表面から前記ソルダーレジスト層の表面までの高さが異なることを特徴とする配線基板の製造方法であって、
少なくとも
前記表面側のビルドアップ層に配線層と前記第一はんだパッド及び前記第二はんだパッドを形成する工程と、
前記第一はんだパッドの前記表面の一部と前記第二はんだパッドの前記表面の一部とを前記表面側に露出するようにめっきレジスト層を形成する工程と、
銅めっき処理により前記第一はんだパッド及び前記第二はんだパッドの前記表面側に銅を析出させる工程と、
前記めっきレジスト層を剥離する工程と、
前記表面側のビルドアップ層の前記表面側に前記ソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層に前記第一はんだパッドの前記表面の一部と前記第二はんだパッドの前記表面の一部とが前記表面側に露出する開口部を設ける工程と、
を含むこと特徴とする配線基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、配線基板、半導体装置及び配線基板の製造方法に関する。

【背景技術】

【0002】

従来、半導体素子（半導体チップ）が実装された半導体装置として、金ワイヤ等の金属細線を用いるワイヤーボンディング接続方式による半導体装置が知られている。また、近年の半導体装置の小型化、薄型化、高速化、高集積化等の要求に対応するため、はんだボールと呼ばれる導電性突起を介して、半導体チップの電極に接合可能となるように形成されたフリップチップボンディング方式の配線基板（ＦＣ－ＢＧＡ用配線基板）に半導体チップを実装した半導体装置が広く知られている（例えば、特許文献１参照）。

【0003】

また、サーバー、ハイエンドコンピュータ(ＨＰＣ)等の分野では、プロセッサの構成が複数のマルチＣＰＵ、マルチコアと呼ばれる構成となることで処理速度が高速化し、プロセッサの扱う情報量の増加が著しい。これに伴い、プロセッサと外部との伝送容量も飛躍的に増大し、さらには伝送速度の高速性も求められている。このような伝送容量の増大と高速伝送の要求に伴い、ルータやサーバー内の情報処理に光信号を用いる光インターコネクション技術の開発が進められている。そして、光インターコネクション技術を用いるデバイス、半導体パッケージ等が、従来の電気インターコネクションの実装方式に対応できることが望まれている。近年、光インターコネクションの実装方式として、ＦＣ－ＢＧＡ用配線基板に、光信号を送受信する光半導体素子（半導体チップ）を実装した光電気混載基板が各種提案されている（例えば、特許文献２参照）。

【0004】

ところで、厚み（高さ）の異なる複数の半導体チップを配線基板上へ実装する場合は、配線基板または半導体チップの設計上の都合や、半導体チップの上部へ実装するヒートスプレッダの取り付けやすさ等において、それぞれの半導体チップの上面の高さが揃っていることが望ましい。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００１－８５５５８号公報

【特許文献2】特開２０１１－１０７２０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、特許文献２に記載の光電気混載基板に実装された光半導体素子（半導体チップ）は、厚み（高さ）が電気信号のみを扱う半導体チップと比べて厚い（高い）ことが多い。このため、厚み(高さ)の違いのある半導体チップを直接実装されたプリント配線基板において、それぞれの半導体チップは、上面の高さに違いが生じてしまう。

【0007】

この実装された複数の半導体チップの上面の高さを揃えるには、特許文献１のように、はんだボールの大きさを変えることで、基板の電極から半導体チップの電極までの高さを個別に調整することができる半導体装置が考案されている。しかしながら、特許文献１の半導体装置は、はんだボールの大きさの違いに合わせてはんだボール間のピッチを変更しなければならない。はんだボール間のピッチを変更せずに、通常よりも大きなはんだボールや小さなはんだボールを実装すると、リフローの際にはんだボール同士が接合して不要な接合となることや、はんだボールが半導体チップの電極に届かず接合できないことなどの問題を起こすことがあった。

【0008】

また、はんだボールは、半導体チップ、半導体パッケージ及びプリント配線基板のいずれかに搭載可能である。はんだボールがプリント配線基板側に搭載される場合、異なる径のはんだボールを同時に実装できない。そのため、はんだボールの搭載をはんだボールの径ごとに複数回繰り返すので工程が増える、さらに、異なる径のはんだボールを径ごとに分けて搭載するには、その順番を考慮する手間が増えるという問題があった。

【0009】

本発明は、このような事情を考慮してなされたものであり、はんだボールのピッチ間隔を均一にしつつ、高さの異なる半導体パッケージや半導体チップを実装した場合であっても、実装品の上面の高さを揃えることができる配線基板、半導体装置及び配線基板の製造方法を提供することを目的としている。

【課題を解決するための手段】

【0010】

上記課題を解決するために、この発明は以下の手段を提案している。
本発明の第一の態様に係る配線基板は、複数のビルドアップ層を有する多層構造の配線基板であって、前記ビルドアップ層のうち、最後に形成された表面側のビルドアップ層が第一はんだパッド及び第二はんだパッドを有し、前記表面側のビルドアップ層の前記表面側にソルダーレジスト層を有し、前記第一はんだパッド及び前記第二はんだパッドのそれぞれの表面から前記ソルダーレジスト層の表面までの高さが異なることを特徴とする。

【0011】

本発明の第二の態様によれば、第一の態様に係る配線基板は、前記ソルダーレジスト層は、前記第一はんだパッドの前記表面及び前記第二はんだパッドの前記表面が前記表面側に露出する開口部を備え、前記開口部を除いた前記ソルダーレジスト層の前記表面は、略均一な高さとなっていることを特徴とする。

【0012】

本発明の第三の態様によれば、第一の態様または第二の態様に係る配線基板は、前記表面側のビルドアップ層は、さらに第三はんだパッドを有し、前記第一はんだパッドと、前記第二はんだパッドと、前記第三はんだパッドとが等間隔に形成されている。

【0013】

本発明の第四の態様によれば、第一の態様から第三の態様のいずれか一つに係る配線基板は、前記第一はんだパッド及び前記第二はんだパッドは、前記表面側に略同じ径であり、略同じ形状のはんだボールを備えることを特徴とする。

【0014】

本発明の第五の態様によれば、第四の態様に係る配線基板は、前記第一はんだパッドと前記第二はんだパッドとは、前記高さの差が、前記はんだボールの前記表面側に接合される半導体チップの高さにより決定されることを特徴とする。

【0015】

本発明の第六の態様によれば、第四の態様に係る配線基板は、前記第一はんだパッドと前記第二はんだパッドとは、高さの差が、前記はんだボールの前記表面側に接合される半導体チップの実装パッド部の高さにより決定されることを特徴とする。

【0016】

本発明の第七の態様に係る半導体装置は、第五の態様に係る配線基板と、前記半導体チップと、を備える。

【0017】

本発明の第八の態様に係る半導体装置は、第六の態様に係る配線基板と、前記半導体チップと、前記実装パッド部と、を備える。

【0018】

本発明の第九の態様に係る配線基板の製造方法は、複数のビルドアップ層のうち、最後に形成された表面側のビルドアップ層が第一はんだパッド及び第二はんだパッドを有し、前記表面側のビルドアップ層の前記表面側にソルダーレジスト層を有し、前記第一はんだパッド及び前記第二はんだパッドのそれぞれの表面から前記ソルダーレジスト層の表面までの高さが異なることを特徴とする配線基板の製造方法であって、少なくとも前記表面側のビルドアップ層に配線層と前記第一はんだパッド及び前記第二はんだパッドを形成する工程と、前記第一はんだパッドの前記表面の一部と前記第二はんだパッドの前記表面の一部とを前記表面側に露出するようにめっきレジスト層を形成する工程と、銅めっき処理により前記第一はんだパッド及び前記第二はんだパッドの前記表面側に銅を析出させる工程と、前記めっきレジスト層を剥離する工程と、前記表面側のビルドアップ層の前記表面側に前記ソルダーレジスト層を形成する工程と、前記ソルダーレジスト層に前記第一はんだパッドの前記表面の一部と前記第二はんだパッドの前記表面の一部とが前記表面側に露出する開口部を設ける工程と、を含むことを特徴とする。

【発明の効果】

【0019】

本発明に係る配線基板、半導体装置及び配線基板の製造方法によれば、はんだボールのピッチ間隔を均一にしつつ、高さの異なる半導体パッケージや半導体チップを実装した場合であっても、実装品の上面の高さを揃えることができる。また、ソルダーレジスト層は、はんだ高さの違うはんだパッドを均一の高さで覆っている。そのため、半導体チップを実装後、配線基板と半導体チップとの間にアンダーフィルを注入する際に、アンダーフィルの流れが段差で妨げられず、スムーズに流れが広がるので、アンダーフィリング工程の生産性が格段に向上するという効果が得られる。

【図面の簡単な説明】

【0020】

【図1】本発明の第一実施形態に係るＦＣ－ＢＧＡ用配線基板の断面を示す図である。

【図2】同ＦＣ－ＢＧＡ用配線基板の配線基板の製造工程の一例を説明する図である。

【図3】同ＦＣ－ＢＧＡ用配線基板の配線基板の製造工程の一例を説明する図である。

【図4】本発明の第二実施形態に係るＦＣ－ＢＧＡ用配線基板に半導体チップを実装した半導体装置の一例を示す断面図である。

【図5】本発明の第三実施形態に係るＦＣ－ＢＧＡ用配線基板に半導体チップを実装した半導体装置の一例を示す断面図である。

【図6】本発明の第三実施形態に係るＦＣ－ＢＧＡ用配線基板に半導体チップ及びヒートスプレッダを実装した半導体装置の変形例を示す図である。

【発明を実施するための形態】

【0021】

（第一実施形態）
本発明の第一実施形態について、図１から図３を参照して説明する。以下で説明する実施形態や変形例において、相互に対応する構成については同一の符号を付し、重複部分については説明を省略する場合がある。また、以下の説明において、例えば「平行」や「直交」、「中心」、「同軸」等の相対的または絶対的な配置を示す表現は、厳密にそのような配置を表すのみならず、公差や同じ機能が得られる程度の角度や距離をもって相対的に変位している状態も表すものとする。

【0022】

ここで、図１に示すように、ＵＰは上方を、ＲＨは右側をそれぞれ示す。また、以下のＦＣ－ＢＧＡ用配線基板１００の説明において、垂直な方向を上下方向（矢印ＵＰが上方）とする。なお、上下方向において上方側に備えられた面を上面（表面）とし、上方と反対に備えられた下方側の面を下面（裏面）とする。さらに、上下方向に直交する水平な方向を左右方向（矢印ＲＨが右側）とする。なお、左右方向において右側と反対方向を左側とする。図１に示すように、本発明の第一実施形態に係るＦＣ－ＢＧＡ用配線基板１００（配線基板）は、配線基板１０と、はんだボール２０とを備える。

【0023】

配線基板１０は、複数のビルドアップ層を有する多層構造の基板である。配線基板１０は、ビルドアップ層（配線層）１と、ソルダーレジスト層４と、を備える。

【0024】

ビルドアップ層（配線層）１は、複数の配線層が積層された層である。ビルドアップ層１は、第一層２と、第二層３と、を備える。なお、ビルドアップ層１は、図１に例示する２層が積層された多層構造に限定されず、３層以上が積層された多層構造であってもよい。

【0025】

第一層２は、図１に示すように、ビルドアップ層１のうちの1つの層であり、下方に形成される。第一層２は、エポキシ樹脂などからなる層間絶縁材料を重ねて、熱圧プレス機等でラミネート加工することによって形成される。層間絶縁材料としては、例えば、熱構成樹脂が使用される。また、層間絶縁材料にはガラスクロスを入れた材料を使用する場合もある。なお、第一層２は、紙やその他の樹脂等で形成されていてもよい。第一層２は、一部において複数の第三導体部７を備える。

【0026】

第三導体部７は、銅などの金属を主成分とする導電性材料から形成される。図１に図示する第一層２の一部は、略同じ形状及び略同じ大きさの第三導体部７を３つ備えている。第三導体部７は、第一層２の一部において左右方向に沿って１列になるように備えられている。

【0027】

図１に図示する第三導体部７は、パッド部７２にビアと呼ばれる層間導通部７１を設けるパッドオンビア構造である。ただし、第三導体部７は、パッドオンビア構造に限定されない。第三導体部７は、パッド部７２と層間導通部７１とを接続する配線等を用いて、上下方向において層間導通部７１に重ならない位置にパッド部７２を備えていてもよい。

【0028】

層間導通部７１は、第一層２に貫通した孔に、電解銅めっき等によりパッド部７２とともに形成される。層間導通部７１の上面は、第一層２の上面２ｆと略同じ高さである。

【0029】

パッド部７２は、層間導通部７１の上方に備えられる。パッド部７２は、電解銅めっき等により層間導通部７１とともに形成される。パッド部７２は、第一層２から上方に突出しており、パッド部７２の上面は、第三導体部７の上面７ｆである。

【0030】

第三導体部７は、後述のセミアディティブ工法のめっき処理によって、層間導通部７１とパッド部７２とを一体化して形成される。また、３つの第三導体部７の上面７ｆは、上下方向において高さが略同じである。

【0031】

第二層３は、第一層２の上方側の上面（表面）２ｆへ積層される。第二層３は、ビルドアップ層１のうち、ビルドアップ層１の上面１ｆに最後に形成された層である。第二層３は、例えば、第一層２と同様に、フィルム状の層間絶縁材料を重ねて、熱圧プレス機等でラミネート加工することによって形成される。フィルム状の層間絶縁材料としては、ラミネート加工する際の熱で硬化する熱硬化性樹脂を用いることができる。また、ラミネート加工された層間絶縁材料に対してフォトリソグラフィ方式でビア用の孔を開口する場合は、第二層３は、層間絶縁材料として、感光性絶縁樹脂を用いることもできる。本実施形態では、第二層３は、後述する感光性の絶縁樹脂層３ａ（図２（ａ）等参照）を用いる。

【0032】

図１に図示する第二層３の一部は、はんだパッド６を複数備えている。はんだパッド６は、図１に示すように、第二層３の一部において、左右方向に沿って１列になるように３つ備えられている。なお、複数のはんだパッド６は、例えば、第一層２の上面２ｆ側において格子状に配列されている。図１に図示するはんだパッド６は、第三導体部７の上方に積み重ねられ、スタックビアを形成する。ただし、はんだパッド６は、スタックビアのように積み重ねて形成する必要はなく、例えば、スタガードビアのように階段状に形成してもよいし、その他の形状に形成してもよい。

【0033】

はんだパッド６は、本実施形態では、第三導体部７と同様に、パッドと、パッドに備えられたビアとによって構成されたパッドオンビア構造である。ただし、はんだパッド６は、パッドオンビア構造に限定されず、配線等を用いて、上下方向においてビアに重ならない位置にパッドを備えていてもよい。また、はんだパッド６は、さらにランドや配線等を用いて構成されていてもよい。

【0034】

はんだパッド６は、後述するめっき処理によって形成される。はんだパッド６は、半導体素子との接合用の電極となる。はんだパッド６は、第一はんだパッド６１と、第二はんだパッド６２と、第三はんだパッド６３と、を備える。なお、本実施形態では、第二はんだパッド６２及び第三はんだパッド６３は、図１に示すように、略同じ形状及び同じ大きさであるため、第三はんだパッド６３の説明は省略する。ここで、左右方向において第一はんだパッド６１の中心から第二はんだパッド６２の中心までのピッチ間隔をピッチＰ１とする。また、第二はんだパッド６２の中心から第三はんだパッド６３の中心までのピッチ間隔をピッチＰ２とする。本実施形態では、ピッチＰ１及びピッチＰ２の長さは、略同じである。そのため、第一はんだパッド６１と、第二はんだパッド６２と、第三はんだパッド６３とは、第二層３へそれぞれ等間隔に形成される。なお、ピッチＰ１及びピッチＰ２の長さは、同じでなくてもよい。

【0035】

第一はんだパッド６１は、３つの第三導体部７のうち、最も右側の第三導体部７の上方に備えられる。なお、はんだパッド６は、スタックビアに限定されないため、第一はんだパッド６１は、第三導体部７の上方に備えられていなくてもよい。第一はんだパッド６１は、第二はんだパッド６２及び第三はんだパッド６３よりも右側に備えられる。第一はんだパッド６１は、図１に示すように、第一導体部８１と、第二導体部８２とを備える。

【0036】

第一導体部８１は、第三導体部７のパッド部７２の上方に備えられるめっき部分である。第一導体部８１は、後述のセミアディティブ工法のめっき処理によって形成される。第一導体部８１は、例えば、上方のパッドと、第二層３に貫通した貫通孔に形成された下方のビアとによって構成されている。第一導体部８１は、例えば、後述する露光現像によって開口された各開口部（第一レジスト開口部４ｐ、図３（ａ）参照）にめっき処理を行うことで形成される。また、各開口部に形成された第一導体部８１は、図３（ｂ）に示すように、上下方向において第一導体部８１のそれぞれの上面が同じ高さになるように形成される。第一導体部８１は、上方のパッドを開口部の内径よりも大きく形成され、第二層３から上方に突出している。なお、第一導体部８１は、さらにランドや配線等を含んでいてもよい。

【0037】

第二導体部８２は、第一導体部８１よりも上方に備えられるめっき層である。第二導体部８２は、後述のセミアディティブ工法のめっき処理によって形成される。第二導体部８２の外径は、第一導体部８１の上方のパッドの外径よりも小さい。第一導体部８１が後述するめっき処理によって形成された後、さらにめっき処理によって第二導体部８２が第一導体部８１の上方に形成される。第一導体部８１及び第二導体部８２は、一体化して第一はんだパッド６１となる。

【0038】

第二はんだパッド６２は、上述の第一導体部８１を備えている。第二はんだパッド６２は、第二導体部８２を備えていない。第二はんだパッド６２は、第一はんだパッド６１と第三はんだパッド６３との間に形成される。

【0039】

第一導体部８１を備える第二はんだパッド６２及び第三はんだパッド６３は、図３（ｃ）に示すように、上下方向において第二はんだパッド６２及び第三はんだパッド６３のそれぞれの上面６２ｆ、６３ｆの高さが、略同じになるように形成される。また、第一導体部８１及び第二導体部８２を備える第一はんだパッド６１の上面６１ｆの高さは、第二はんだパッド６２及び第三はんだパッド６３のそれぞれの上面６２ｆ、６３ｆよりも第二導体部８２の分だけ高い。

【0040】

ソルダーレジスト層４は、ビルドアップ層１の上面（表面）１ｆに積層される層である。ソルダーレジスト層４の上面４ｆは、配線基板１０の上面である。ソルダーレジスト層４は、例えば、フェノール系樹脂やポリイミド系樹脂などを主成分とする感光性の絶縁性樹脂を用いてもよいし、シリカやアルミナ等のフィラーを含有していてもよい。ソルダーレジスト層４は、開口部５を備える。

【0041】

開口部５は、ソルダーレジスト層４に形成される穴である。開口部５は、第一開口部５１と、第二開口部５２と、第三開口部５３とを備えている。なお、第二開口部５２及び第三開口部５３は、図１に示すように、略同じ形状及び同じ大きさであるため、第三開口部５３の説明は省略する。

【0042】

第一開口部５１は、ソルダーレジスト層４の上面４ｆに形成され、後述するはんだボール２０の一部が収容される。第一開口部５１は、第一はんだパッド６１の上方に形成され、第二開口部５２及び第三開口部５３よりも右側に形成される。第一開口部５１の底面は、第二層３の有するはんだパッド６のうち、第一はんだパッド６１の上面６１ｆと略一致する。第一開口部５１の内径の大きさは、第一はんだパッド６１の上面６１ｆよりも小さい。

【0043】

第二開口部５２は、ソルダーレジスト層４の上面４ｆに形成され、後述するはんだボール２０の一部が収容される。第二開口部５２は、第二はんだパッド６２の上方に形成される。第二開口部５２の底面は、第二層３の有するはんだパッド６のうち、第二はんだパッド６２の上面６２ｆと略一致する。また、第二開口部５２の内径の大きさは、第二はんだパッド６２の上面６２ｆよりも小さい。また、第三開口部５３は、第三はんだパッド６３の上方に形成される。

【0044】

３つのはんだパッド６の上方に形成された第一開口部５１、第二開口部５２及び第三開口部５３は、この順で左右方向の右側から配列している。すなわち、第一開口部５１と、第二開口部５２と、第三開口部５３とは、それぞれはんだパッド６の上方に備えられ、ソルダーレジスト層４に等間隔に形成されている。

【0045】

上下方向において、ソルダーレジスト層４の上面４ｆの高さは均一に形成されている。上述のように、第一はんだパッド６１の上面６１ｆの高さは、第二はんだパッド６２及び第三はんだパッド６３のそれぞれの上面６２ｆ、６３ｆよりも第二導体部８２の分だけ高い。ここで、図１に示すように、第一はんだパッド６１の上面６１ｆからソルダーレジスト層４の上面４ｆまでの高さをＨ１とする。また、第二はんだパッド６２の上面６２ｆの高さ及び第三はんだパッド６３の上面６３ｆの高さからソルダーレジスト層４の上面４ｆまでの高さをＨ２とする。高さＨ１は、第二導体部８２の分だけ、高さＨ２よりも小さくなる。そのため、高さＨ１及び高さＨ２はそれぞれ高さが異なる。

【0046】

はんだボール２０は、例えば、錫（Ｓｎ）を主成分に含んで形成され、例えば錫銀系のはんだ（ＳｎＡｇ系のはんだ）である。はんだボール２０は、第一はんだボール２１と、第二はんだボール２２とを備えている。なお、はんだボール２０は、はんだパッド６と同じ材料で形成されていてもよい。

【0047】

第一はんだボール２１は、第一はんだパッド６１の上面６１ｆへ上方を凸としてドーム状に形成される。第一はんだボール２１の下方の一部は、第一開口部５１に収容される。

【0048】

第二はんだボール２２は、第二はんだパッド６２の上面６２ｆ及び第三はんだパッド６３の上面６３ｆに、上方を凸としてドーム状に形成される。第二はんだボール２２の下方の一部は、第二開口部５２及び第三開口部５３に収容される。本実施形態では、第一はんだボール２１及び第二はんだボール２２は、略同じ形状及び大きさに形成されている。

【0049】

次に、図２及び図３を用いて、上述したＦＣ－ＢＧＡ用配線基板１００の製造工程の一例を説明する。

【0050】

ここで、ＦＣ－ＢＧＡ用配線基板１００の配線基板１０は、本実施形態では、セミアディティブ工法を用いて製造される。配線基板１０は、例えば、後述のシード層３ｂ（図２（ｃ）参照）等のシード層の上面に形成する配線パターンの逆パターンをレジストパターンにより形成する。その後、配線基板１０は、電解銅めっき処理され、第一層２に第三導体部７を形成し、第二層３に第一導体部８１と、第二導体部８２とを形成する。次いで、配線基板１０は、レジストパターンを除去し、最後に、シード層をフラッシュエッチング処理により除去して形成される。

【0051】

まず、図２（ａ）に示すように、第一層２の上面２ｆにネガ型感光性絶縁樹脂を塗布またはラミネート加工し、絶縁樹脂層３ａを形成する。ここで、第一層２には、従来公知の方法により、第三導体部７が形成されている。

【0052】

次に、図２（ｂ）に示すように、絶縁樹脂層３ａを全て残す部分を露光部３ｐとし、第三導体部７の形成された位置の上方を未露光部３ｑとして露光を行い、その後現像を行う。この露光工程の時の露光部３ｐの露光照度は、２００００Ｗ／ｃｍ^２未満が好ましく、さらに１００００Ｗ／ｃｍ^２以下であることが好ましい。

【0053】

図２（ｃ）に示すように、現像によって、未露光部３ｑ下へ絶縁樹脂層３ａを貫通した貫通孔が形成される。必要に応じて、貫通孔へ樹脂残渣除去のためプラズマ処理を行う。

【0054】

その後、図２（ｃ）に示すように、絶縁樹脂層３ａの上面へスパッタリング法や真空蒸着法を使用して、金属薄膜や、化学銅めっき被膜などによりシード層３ｂを形成する。シード層３ｂは、導電性を付与する薄膜層である。シード層３ｂは、セミアディティブ工法において、フラッシュエッチング処理により除去される。以上の製造工程によって、第二層３が形成される。

【0055】

次に、図２（ｄ）に示すように、第二層３の上面３ｆへ第一レジスト層（めっきレジスト層）４ａを塗布またはラミネート加工により形成する。

【0056】

その後、図２（e）及び図３（ａ）に示すように、露光現像によって第二層３の各貫通孔の上方に、第一レジスト開口部４ｐを形成する。

【0057】

その後、図３（ｂ）及び（ｃ）に示すように、電解銅めっきにより各開口部（第一レジスト開口部４ｐ）が埋まるまでめっき（析出）処理を施し、まず、第一導体部８１を各開口部へ形成する。各開口部における第一導体部８１の高さは、上下方向において第一導体部８１のそれぞれの上面が同じ高さになるように形成される。第一導体部８１の材料としては、例えば、Ｃｕ、Ｎｉなどの金属、またはこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。以上の工程により、左側に２つ形成された第一導体部８１は、それぞれ第二はんだパッド６２及び第三はんだパッド６３となる。

【0058】

その後、図３（ｃ）に示すように、第一レジスト層（めっきレジスト層）４ａは、使用するめっきレジスト専用の剥離液またはそれと同等の機能を備えた剥離液を用いて剥離される。

【0059】

次に、図３（ｄ）に示すように、第二レジスト層（めっきレジスト層）４ｂを第二層３及び第一導体部８１の上面へ塗布またはラミネート加工により形成する。その後、露光現像によって最も右側に形成された第一導体部８１上に、第二レジスト開口部４ｑを形成する。

【0060】

その後、図３（ｅ）に示すように、電解銅めっきにより第二レジスト開口部４ｑが埋まるまでめっき（析出）処理を施し、第二導体部８２を形成する。第二導体部８２の材料としては、第一導体部８１と同様に、例えば、Ｃｕ、Ｎｉなどの金属、またはこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。

【0061】

以上の工程により、第一導体部８１と第二導体部８２とは一体化され、第一はんだパッド６１となる。本実施形態では、第一導体部８１と第二導体部８２とは、同じ種類の金属によって形成される。

【0062】

その後、図３（ｆ）に示すように、第二レジスト層（めっきレジスト層）４ｂは使用するめっきレジスト専用の剥離液またはそれと同等の機能を備えた剥離液を用いて剥離される。

【0063】

また、必要に応じて余剰に析出させた電解銅めっきは、物理研磨または化学研磨により除去される。

【0064】

ここで、第一レジスト層４ａ及び第二レジスト層４ｂは、シード層３ｂ上に電解めっきを行う前に電解めっきへ開口部を形成するためのものである。非感光性のめっきレジスト層の場合は、スクリーン印刷により開口部を形成する方法や、レーザービームを照射する事で、所望の部分を除去し、開口部を形成する方法がある。感光性のめっきレジスト層の場合は、露光・現像工程を経て、開口部を形成する。めっきレジスト層の材料としては、電解めっき浴に耐えることができる材料であれば、特に限定する必要は無い。例えば、電解めっき浴が硫酸銅めっき浴である場合は酸性であるので、耐酸性の材料であれば良く、通常のドライフィルムレジストや各種の液状レジストを使用することができる。

【0065】

また、第一導体部８１及び第二導体部８２は、銅めっきの他に、銅めっきより硬く、研磨され難いめっき層としてもよい。例えば、ニッケルめっきを好適に使用することができる。

【0066】

次に、図３（ｇ）に示すように、ソルダーレジスト層４を第二層３、第一はんだパッド６１、第二はんだパッド６２及び第三はんだパッド６３の上面へ塗布またはラミネート加工により形成する。その後、露光現像により、第一はんだパッド６１の上面６１ｆ、第二はんだパッド６２の上面６２ｆ及び第三はんだパッド６３の上面６３ｆに第一はんだボール２１及び第二はんだボール２２と略同程度の大きさの半径を有する開口部４ｒが形成される。ここで、形成された開口部４ｒは、上述した第一開口部５１、第二開口部５２及び第三開口部５３である。この状態において、第一はんだパッド６１の上面６１ｆ、第二はんだパッド６２の上面６２ｆ及び第三はんだパッド６３の上面６３ｆの一部は、それぞれ上方に露出される。ソルダーレジスト層４の開口部４ｒの底部には必要に応じて表面処理を施してもよい。また、開口部４ｒを除くソルダーレジスト層４の上面４ｆの高さは均一に形成されている。

【0067】

その後、図３（ｈ）に示すように、配線基板１０のビルドアップ層１の第一はんだパッド６１、第二はんだパッド６２及び第三はんだパッド６３へはんだペーストをスクリーン印刷、またはフラックスをスクリーン印刷した後、ボール状の電極端子（はんだボール）をボール振込みし、リフローさせてはんだボール２０を形成し、ＦＣ－ＢＧＡ用配線基板１００が完成する。以上の製造工程によって、ＦＣ－ＢＧＡ用配線基板１００が形成される。なお、図２（ａ）～図３（ｈ）の工程は、繰り返し実施することで、配線基板１０の上面へ、任意の層数を形成することができる。

【0068】

本実施形態では、上記の製造方法により、高さの異なるはんだパッド６を一部に備えたＦＣ－ＢＧＡ用配線基板１００を製造できる。そのため、上記の製造方法では、高さＨ１及び高さＨ２を調整することで、第一はんだボール２１の上面高さと第一はんだボール２１と略同じ大きさ及び形状である第二はんだボール２２の上面高さとを任意に調整することができる。

【0069】

また、本実施形態では、高さＨ１及び高さＨ２を任意に調整することができる。すなわち、ＦＣ－ＢＧＡ用配線基板１００の製造方法では、はんだパッド６のそれぞれの高さを調節しつつ、ソルダーレジスト層４の上面４ｆは、均一な高さに設定することができる。そのため、例えば、上面４ｆを上面とするＦＣ－ＢＧＡ用配線基板１００にアンダーフィル等の集積回路封止用の液状樹脂を実装する際に、液状樹脂の流動を阻害することなく良好な実装性を維持することができる。

【0070】

また、本実施形態では、ピッチＰ１及びピッチＰ２の長さは、略同じになるように形成されている。そのため、例えば半導体チップ等をはんだボール２０に実装する場合、半導体チップ側の各電極（実装パッド部）間の長さをＦＣ－ＢＧＡ用配線基板１００のはんだボール２０へ合わせることなく使用することができる。さらに、ピッチＰ１及びピッチＰ２の長さが略同じであるため、半導体チップの製造が容易になり、製造工程にかかる時間や手間を削減することができる。

【0071】

（第二実施形態）
次に、本発明の第二実施形態について、図４を用いて説明する。以降の説明において、既に説明したものと共通する構成については、同一の符号を付して重複する説明を省略する。なお、以下の実施形態は、いずれも第一実施形態と比較して配線基板が異なっている。従って、以下の説明では、第一実施形態との相違点を中心に説明する。本発明の第二実施形態に係る半導体装置４００は、ＦＣ－ＢＧＡ用配線基板１００Ａに加えて、半導体チップ２００を備えている。図４に示すように、半導体チップ２００は、光通信用半導体チップ２１０と電気通信用半導体チップ２２０とを備えている。電気通信用半導体チップ２２０は、上下方向において光通信用半導体チップ２１０よりも高さが低い。ＦＣ－ＢＧＡ用配線基板１００Ａは、配線基板１０Ａと、はんだボール２０と、を備えている。なお、半導体チップ２００は、図示しない実装パッド部を備えていてもよい。実装パッド部は、半導体チップ２００の下方に備えられ、はんだボール２０と接合して、半導体チップ２００と配線基板１０Ａとを電気的に接続する。

【0072】

配線基板１０Ａは、図４に図示する第二層３の一部に、はんだパッド６Ａを備えている。配線基板１０Ａは、第一実施形態と比較して、図４に示すように、はんだパッド６Ａの個数が異なる。はんだパッド６Ａは、左右方向に沿って１列になるように右側から２つの第二はんだパッド６２と、３つの第一はんだパッド６１と、２つの第二はんだパッド６２と、を備えている。はんだパッド６Ａは、それぞれが略等間隔となるように備えられている。

【0073】

上下方向において高さＨ１及び高さＨ２の高さの差は、はんだボール２０に上方から半導体チップ２００を接合（実装）した場合に、はんだパッド６Ａを備える第二層３の下面３ｇから半導体チップ２００の上面２００ｆがすべて略同じ高さとなるように任意に調整される。すなわち、半導体チップ２００の高さにより、高さＨ１及び高さＨ２の高さの差が決定される。本実施形態では、第一実施形態と同様に、高さＨ１が高さＨ２よりも小さいとされる。なお、半導体チップ２００が実装パッド部を備えている場合は、高さＨ１及び高さＨ２の高さの差は、実装パッド部の高さによって決定されてもよい。

【0074】

はんだボール２０は、第一実施形態と同様に、第一はんだボール２１と、第二はんだボール２２とを備えている。第一はんだボール２１は、第一はんだパッド６１の上面６１ｆに形成される。第二はんだボール２２は、第二はんだパッド６２の上面６２ｆに形成される。第一はんだボール２１及び第二はんだボール２２は、略同じ大きさ及び形状に形成される。

【0075】

次に、ＦＣ－ＢＧＡ用配線基板１００Ａに半導体チップ２００を実装する。

【0076】

図４に示すように、まず、２つの光通信用半導体チップ２１０の各電極（実装パッド部）が、配線基板の第二はんだパッド６２の上面６２ｆに形成された第二はんだボール２２へ当接するように実装される。

【0077】

次に、上下方向において光通信用半導体チップ２１０よりも高さの低い電気通信用半導体チップ２２０の電極（実装パッド部）が、配線基板１０Ａの第一はんだパッド６１の上面６２ｆに形成された第一はんだボール２１へ当接するように実装される。このとき、高さＨ１は高さＨ２よりも小さく設定されているため、電気通信用半導体チップ２２０が光通信用半導体チップ２１０よりも低くとも、すべての半導体チップ２００の上面２００ｆが略同じ高さになる。

【0078】

上記の構成により、複数の半導体チップ２００がＦＣ－ＢＧＡ用配線基板１００Ａへ実装され、半導体装置４００が形成される。

【0079】

本実施形態では、複数の半導体チップ２００の高さに合わせて、高さＨ１及び高さＨ２を調整することができる。そのため、複数の半導体チップ２００を実装後に、すべての半導体チップ２００の上面２００ｆが略同じ高さとなるように設定することができる。さらに、半導体チップ２００の上面２００ｆに、例えば、ヒートスプレッダ等を実装する際に、半導体チップ２００へ正確に取り付けることができる。

【0080】

また、本実施形態では、第一はんだボール２１及び第二はんだボール２２は、それぞれの大きさを変更する必要なく、第一はんだボール２１及び第二はんだボール２２の上面の高さを調整することができる。そのため、第一はんだボール２１及び第二はんだボール２２を容易に配線基板１０Ａへ形成することができる。

【0081】

また、本実施形態では、第一はんだボール２１及び第二はんだボール２２は、その大きさが大きすぎると隣接するはんだボール２０同士が接合して不要な導通となる不具合が発生する。また、第一はんだボール２１及び第二はんだボール２２は、その大きさが小さすぎると、例えば、実装時に対向する半導体チップ２００に備えられた各実装パッド部に当接されない不具合が発生する。本実施形態では、上述の不具合の発生を減らすことができる。

【0082】

（第三実施形態）
次に、本発明の第三実施形態について、図５を用いて説明する。以下の実施形態は、いずれも第二実施形態と比較して特に配線基板と、半導体チップとが異なっている。本発明の第三実施形態に係る半導体装置４００Ｂは、ＦＣ－ＢＧＡ用配線基板１００Ｂと、半導体チップ２００Ｂとを備える。半導体チップ２００Ｂは、左右方向において長さの異なる第一半導体チップ２１０Ｂと第二半導体チップ２２０Ｂとを備えている。第一半導体チップ２１０Ｂは、左右方向において第二半導体チップ２２０Ｂよりも長さが短い。ＦＣ－ＢＧＡ用配線基板１００Ｂは、配線基板１０Ｂと、はんだボール２０と、を備えている。なお、半導体チップ２００Ｂは、第二実施形態と同様に、図示しない実装パッド部を備えていてもよい。

【0083】

配線基板１０Ｂは、図５に図示する第二層３の一部にはんだパッド６Ｂを備えている。配線基板１０Ｂは、第一実施形態と比較して、図５に示すように、はんだパッド６Ｂの個数が異なる。はんだパッド６Ｂは、左右方向に沿って１列になるように右側から１つの第一はんだパッド６１と、４つの第二はんだパッド６２と、１つの第一はんだパッド６１と、を備えている。第一はんだパッド６１は、配線基板１０Ｂの両端に備えられている。はんだパッド６Ｂは、それぞれが略等間隔となるように備えられている。本実施形態では、第一実施形態及び第二実施形態と同様に、高さＨ１が、高さＨ２よりも小さくなるように任意の高さに設定される。

【0084】

はんだボール２０は、第一実施形態及び第二実施形態と同様に、第一はんだボール２１と、第二はんだボール２２とを備えている。第一はんだボール２１は、第一はんだパッド６１の上面６１ｆに形成される。第二はんだボール２２は、第二はんだパッド６２の上面６２ｆに形成される。第一はんだボール２１及び第二はんだボール２２は、略同じ大きさ及び形状に形成される。

【0085】

次に、ＦＣ－ＢＧＡ用配線基板１００Ｂへ半導体チップ２００Ｂを実装する。

【0086】

図５に示すように、まず、第一半導体チップ２１０Ｂの電極（実装パッド部）が、配線基板１０Ｂの第二はんだパッド６２の上面６２ｆに形成された第二はんだボール２２へ当接するように実装される。この時、上下方向において、第一半導体チップ２１０Ｂの上面２１０Ｂｆの高さと、第一はんだボール２１の上面２１ｆの高さは、略同じ高さとなる。

【0087】

次に、上下方向において、第一半導体チップ２１０Ｂへ重なるように、第二半導体チップ２２０Ｂが上方から実装される。第二半導体チップ２２０Ｂの電極（実装パッド部）が、配線基板１０Ｂの両端に備えられた第一はんだパッド６１の上面６１ｆに形成された第一はんだボール２１へ当接するように実装される。

【0088】

上記の構成により、複数の半導体チップ２００ＢがＦＣ－ＢＧＡ用配線基板１００Ｂへ実装され、半導体装置４００Ｂが形成される。

【0089】

この場合においても、本実施形態のＦＣ－ＢＧＡ用配線基板１００Ｂは、高さＨ１及び高さＨ２を調整することで、略同じ大きさ及び同じ形状の第一はんだボール２１及び第二はんだボール２２の大きさを変更する必要なく、第一はんだボール２１及び第二はんだボール２２の上面の高さを調整することができる。そのため、第二半導体チップ２２０Ｂは、下面２２０Ｂｇを第一半導体チップ２１０Ｂの上面２１０Ｂｆへ正確に当接するように実装しつつ、上面２２０Ｂｆが略水平となるように取り付けることができる。

【0090】

なお、上記の一実施形態により本発明が限定されるものではない。また、一実施形態における構成要素には、当業者が容易に想定できるもの、実質的に同一のもの、いわゆる均等の範囲のものが含まれる。さらに、一実施形態で開示した構成要素は適宜組み合わせることが可能である。

【0091】

以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。また、上述の実施形態及び以下で示す変形例において示した構成要素は適宜に組み合わせて構成することが可能である。

【0092】

（変形例）
本発明のＦＣ－ＢＧＡ用配線基板の配線基板は、上述の実施形態に限定されず、多数のビルドアップ層によって構成されていてもよい。また、本発明のＦＣ－ＢＧＡ用配線基板の配線基板の備える第三導体部及びはんだパッドは、パッドオンビア構造に限定されない。第三導体部及びはんだパッドは、上下方向においてビアに重ならない位置にパッドを備えていてもよい。また、パッドは、必須の構成ではなく、ランドであってもよい。本発明の配線基板の配線基板は、ランドや配線等によって構成されていてもよいし、各々を組み合わせて構成されていてもよい。

【0093】

また、本発明のはんだパッドは、スタックビアのように積み重ねて形成する必要はなく、例えば、スタガードビアのように階段状に形成してもよいし、その他の形状に形成してもよい。

【0094】

また、本発明のＦＣ－ＢＧＡ用配線基板は、さらにチップ接続用のインターポーザ基板などを備えてもよい。

【0095】

また、本発明のＦＣ－ＢＧＡ用配線基板のはんだパッドやはんだボール等の個数は、限定されない。はんだパッドやはんだボール等は、配線基板の大きさまたは形状や、半導体チップの実装パッド部に合わせて任意に設定できる。

【0096】

また、本発明のＦＣ－ＢＧＡ用配線基板は、はんだボール２０を備えていなくてもよい。はんだボール２０は、必須の構成ではない。さらに、上述した実施形態では、第一はんだボール２１及び第二はんだボール２２の大きさ及び形状が略同じであったが、本発明のＦＣ－ＢＧＡ用配線基板は、第一はんだボール２１及び第二はんだボール２２の大きさ及び形状が異なっていてもよい。

【0097】

また、上述した実施形態では、第一はんだパッド６１、第二はんだパッド６２及び第三はんだパッド６３が、左右方向に沿って１列になるように備えられているが、本発明のＦＣ－ＢＧＡ用配線基板はこれに限定されず、左右方向に交差する方向に沿って１列となるように備えられていてもよい。また、列数についても特に限定されない。

【0098】

また、上述した実施形態では、第一はんだパッド６１、第二はんだパッド６２及び第三はんだパッド６３が備える第一導体部８１及び第二導体部８２が、同じ種類の金属であるが、これに限定されず、違う金属であってもよい。

【0099】

また、本発明の第二実施形態に係るＦＣ－ＢＧＡ用配線基板１００Ａに実装された半導体チップ２００は、光通信用半導体チップ２１０と電気通信用半導体チップ２２０とを備えているが、特に限定されない。半導体チップ２００は、例えば、シリコン、ガリウム砒素、セレンまたはカーボン（炭素）等からなる従来公知の半導体を実装してもよい。また本発明の第三実施形態に係るＦＣ－ＢＧＡ用配線基板１００Ｂに実装された半導体チップ２００Ｂについても同様に、半導体チップ２００Ｂは、特に限定されず、例えば、シリコン、ガリウム砒素、セレンまたはカーボン（炭素）等からなる従来公知の半導体を実装してもよい。さらに、本発明は、半導体チップ群を積層して実装する技術（３Ｄ実装）や、半導体チップ群をインターポーザに実装する技術（２．５Ｄ実装）のような実装形態においても適用することができる。

【0100】

また、上述した実施形態では、半導体チップの実装例を示したが、半導体チップの代わりに半導体を中継基板に実装した半導体パッケージを実装することも可能である。

【0101】

また、上述した第二実施形態では、はんだパッド６Ａは、左右方向に沿って１列になるように右側から２つの第二はんだパッド６２と、３つの第一はんだパッド６１と、２つの第二はんだパッド６２と、を備えているが、本発明はこれに限定されず、ＦＣ－ＢＧＡ用配線基板の上面または下面において、左右方向に交差する方向に沿って１列となるように備えられていてもよい。また、並び順や個数等についても限定されず、右側からではなく左側からでもよい。さらに、列数についても特に限定されない。また、第三実施形態に係るはんだパッド６Ｂについても、はんだパッド６Ａと同様に、左右方向に沿って１列に形成されていてもよいし、左右方向に交差する方向に沿って１列に形成されていてもよい。

【0102】

また、本発明の第三実施形態に係るＦＣ－ＢＧＡ用配線基板１００Ｂは、図６に示すように、半導体チップ２００Ｂの第二半導体チップ２２０Ｂに代えて、ヒートスプレッダ３００を実装してもよい。この場合においても、ＦＣ－ＢＧＡ用配線基板１００Ｂは、高さＨ１及び高さＨ２を調整することで、第一はんだパッド６１、第二はんだパッド６２及び第三はんだパッド６３の上面へ形成される略同じ大きさ及び形状のはんだボール２０の上面高さを任意に調整することができる。そのため、ヒートスプレッダ３００は、下面３００ｇを第一半導体チップ２１０Ｂの上面２１０Ｂｆへ正確に当接するように実装しつつ、上面３００ｆが略水平となるように取り付けることができる。

【0103】

いずれの上記形態においても、本発明に係る配線基板、半導体装置及び配線基板の製造方法によれば、はんだボールのピッチ間隔を均一に維持しつつ、異なる半導体パッケージを実装した場合であっても、それらの上面の高さを揃えることができる。

【産業上の利用可能性】

【0104】

本発明に係る配線基板、半導体装置及び配線基板の製造方法によれば、はんだボールのピッチ間隔を均一に維持しつつ、異なる半導体パッケージを実装した場合であっても、それらの上面の高さを揃えることができ、電子機器の組立等においてヒートシンクなど密着性の高さが求められる部品が搭載しやすくなるので、産業上利用可能である。

【符号の説明】

【0105】

１００、１００Ａ、１００Ｂ ＦＣ－ＢＧＡ用配線基板（配線基板）
１０、１０Ａ、１０Ｂ 配線基板
１ ビルドアップ層（配線層）
２ 第一層
３ 第二層
４ ソルダーレジスト層
４ａ 第一レジスト層（めっきレジスト層）
４ｂ 第二レジスト層（めっきレジスト層）
５ 開口部
６、６Ａ、６Ｂ はんだパッド
６１ 第一はんだパッド
６２ 第二はんだパッド
６３ 第三はんだパッド
７ 第三導体部
８１ 第一導体部
８２ 第二導体部
２０ はんだボール
２１ 第一はんだボール
２２ 第二はんだボール
２００、２００Ｂ 半導体チップ
３００ ヒートスプレッダ
４００、４００Ｂ 半導体装置
Ｈ１、Ｈ２ 高さ
Ｐ１、Ｐ２ ピッチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】