IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 三星電子株式会社の特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023165398
(43)【公開日】2023-11-15
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 21/336 20060101AFI20231108BHJP
   H01L 21/8238 20060101ALI20231108BHJP
【FI】
H01L29/78 301P
H01L29/78 301S
H01L27/092 A
H01L27/092 F
【審査請求】未請求
【請求項の数】20
【出願形態】OL
(21)【出願番号】P 2023064034
(22)【出願日】2023-04-11
(31)【優先権主張番号】10-2022-0054036
(32)【優先日】2022-05-02
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Samsung Electronics Co.,Ltd.
【住所又は居所原語表記】129,Samsung-ro,Yeongtong-gu,Suwon-si,Gyeonggi-do,Republic of Korea
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】ベ 徳 漢
(72)【発明者】
【氏名】嚴 命 允
(72)【発明者】
【氏名】李 留 利
(72)【発明者】
【氏名】林 善 美
(72)【発明者】
【氏名】田 俊 秀
【テーマコード(参考)】
5F048
5F140
【Fターム(参考)】
5F048AB03
5F048AB04
5F048AC03
5F048BB09
5F048BD06
5F048BF02
5F048BF07
5F048BG13
5F048BG14
5F140AB03
5F140BA01
5F140BA02
5F140BA05
5F140BA06
5F140BA07
5F140BA08
5F140BB05
5F140BC15
5F140BD04
5F140BD05
5F140BD06
5F140BD07
5F140BD11
5F140BD13
5F140BD17
5F140BF05
5F140BF06
5F140BF07
5F140BF10
5F140BF42
5F140BF43
5F140BF45
5F140BF58
5F140BG08
5F140BG11
5F140BG12
5F140BG14
5F140BH03
5F140BH06
5F140BJ05
5F140BJ06
5F140BJ07
5F140BJ10
5F140BJ15
5F140BJ17
5F140BJ20
5F140BJ25
5F140BJ26
5F140BK09
5F140BK27
5F140CA03
5F140CB04
5F140CC02
5F140CC03
5F140CC08
5F140CC09
5F140CC10
5F140CF05
(57)【要約】      (修正有)
【課題】半導体装置の信頼性及び性能を向上させる。
【解決手段】第1方向D1に延長される側壁を含む素子分離構造体165、166であって、素子分離構造体の第1側壁と接触し、第2方向に延長される第1フィン型パターン110、第2方向D2に延長される第2フィン型パターン210、第1フィン型パターン上に、第1方向に延長される第1ゲート電極120、第1方向に延長される第1ソース/ドレインコンタクト171及び該コンタクト上に、該コンタクトと接続される配線構造体を含む。該コンタクトは、第1フィン型パターン及び第2フィン型パターンと交差する第1下部コンタクト領域181Bと、第1下部コンタクト領域から突出した第1上部コンタクト領域181UCと、第1ダミーコンタクト領域181UDと、を含む。配線構造体は、第1上部コンタクト領域の上面と接触し、第1ダミーコンタクト領域の上面と接触しない。
【選択図】図1
【特許請求の範囲】
【請求項1】
第1方向に延長される第1側壁及び第2側壁を含む素子分離構造体であって、
前記素子分離構造体の第1側壁は、前記素子分離構造体の第2側壁と第2方向に反対に位置する素子分離構造体と、
前記素子分離構造体の第1側壁と接触し、前記第2方向に延長される第1フィン型パターンと、
前記素子分離構造体の第2側壁と接触し、前記第1フィン型パターンと前記第1方向に離隔して、前記第2方向に延長される第2フィン型パターンと、
前記第1フィン型パターン上に、前記第1方向に延長される第1ゲート電極と、
前記第1ゲート電極と前記素子分離構造体との間の前記第1フィン型パターン及び前記第2フィン型パターン上に配置され、前記第1方向に延長される第1ソース/ドレインコンタクトと、
前記第1ソース/ドレインコンタクト上に、前記第1ソース/ドレインコンタクトと接続される配線構造体と、を有し、
前記第1ソース/ドレインコンタクトは、前記第1フィン型パターン及び前記第2フィン型パターンと交差する第1下部コンタクト領域と、前記第1下部コンタクト領域から突出した第1上部コンタクト領域と、第1ダミーコンタクト領域と、を含み、
前記配線構造体は、前記第1上部コンタクト領域の上面と接触し、前記第1ダミーコンタクト領域の上面と接触しないことを特徴とする半導体装置。
【請求項2】
前記第1ソース/ドレインコンタクトと前記素子分離構造体との間には、ゲート電極は配置されないことを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記第1ゲート電極上に、前記第1ゲート電極と接続される第1ゲートコンタクトをさらに有し、
前記第1ゲートコンタクトは、前記第1上部コンタクト領域及び前記第1ダミーコンタクト領域と前記第2方向に重畳しないことを特徴とする請求項1に記載の半導体装置。
【請求項4】
前記第1ゲート電極は、前記第2フィン型パターン上に配置され、
前記第1ゲート電極は、前記第1フィン型パターン及び前記第2フィン型パターンと交差することを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記第2フィン型パターン上に配置され、前記第1ゲート電極と第1方向に離隔した第2ゲート電極と、
前記第2ゲート電極上に、前記第2ゲート電極と接続される第2ゲートコンタクトをさらに有し、
前記第1ソース/ドレインコンタクトは、前記第2ゲート電極と前記素子分離構造体との間に配置され、
前記第2ゲートコンタクトは、前記第1上部コンタクト領域及び前記第1ダミーコンタクト領域と前記第2方向に重畳しないことを特徴とする請求項3に記載の半導体装置。
【請求項6】
前記第1ゲート電極と前記第2ゲート電極との間に配置されるゲート分離構造体をさらに有し、
前記ゲート分離構造体は、前記第1上部コンタクト領域及び前記第1ダミーコンタクト領域と前記第2方向に重畳しないことを特徴とする請求項5に記載の半導体装置。
【請求項7】
前記素子分離構造体の第2側壁と接触し、前記第2方向に延長される第3フィン型パターンと、
前記素子分離構造体の第2側壁と接触し、前記第3フィン型パターンと前記第1方向に離隔して、前記第2方向に延長される第4フィン型パターンと、
前記第3フィン型パターン及び前記第4フィン型パターン上に配置され、前記素子分離構造体に最も隣接する第2ソース/ドレインコンタクトと、をさらに有し、
前記第2ソース/ドレインコンタクトは、前記第3フィン型パターン及び前記第4フィン型パターンと交差する第2下部コンタクト領域と、前記第2下部コンタクト領域から突出した第2上部コンタクト領域と、を含み、
前記第2上部コンタクト領域の上面は、前記配線構造体と接触することを特徴とする請求項1に記載の半導体装置。
【請求項8】
前記第2ソース/ドレインコンタクトは、前記第2下部コンタクト領域から突出した第2ダミーコンタクト領域をさらに含み、
前記第2ダミーコンタクト領域の上面は、前記配線構造体と接触しないことを特徴とする請求項7に記載の半導体装置。
【請求項9】
前記第2ソース/ドレインコンタクトは、前記第2下部コンタクト領域から突出した第3上部コンタクト領域をさらに含み、
前記第3上部コンタクト領域の上面は、前記配線構造体と接触することを特徴とする請求項7に記載の半導体装置。
【請求項10】
前記素子分離構造体の第2側壁と接触し、前記第2方向に延長される第3フィン型パターンと、
前記素子分離構造体の第2側壁と接触し、前記第3フィン型パターンと前記第1方向に離隔して、前記第2方向に延長される第4フィン型パターンと、
前記第3フィン型パターン上に配置され、前記素子分離構造体に最も隣接する第2ソース/ドレインコンタクトと、
前記第4フィン型パターン上に配置され、前記素子分離構造体に最も隣接する第3ソース/ドレインコンタクトをさらに有し、
前記第2ソース/ドレインコンタクトは、前記第3ソース/ドレインコンタクトと前記第1方向に離隔されることを特徴とする請求項1に記載の半導体装置。
【請求項11】
前記第1下部コンタクト領域は、前記第1上部コンタクト領域及び前記第1ダミーコンタクト領域の間に配置された連結部分と、前記第1下部コンタクト領域及び前記第1ダミーコンタクト領域から前記第2方向に突出した突出部分と、を含み、
前記第1上部コンタクト領域及び前記第1ダミーコンタクト領域は、それぞれ前記第1下部コンタクト領域の連結部分と前記第1下部コンタクト領域の突出部分との間に配置されることを特徴とする請求項1に記載の半導体装置。
【請求項12】
前記第1フィン型パターン上に、前記第1フィン型パターンと離隔したシートパターンをさらに有し、
前記第1ゲート電極は、前記シートパターンを囲むことを特徴とする請求項1に記載の半導体装置。
【請求項13】
第1方向に延長される第1フィン型パターンと、
前記第1フィン型パターンと第2方向に離隔して、前記第1方向に延長される第2フィン型パターンと、
前記第1方向に延長される第3フィン型パターンと、
前記第3フィン型パターンと前記第2方向に離隔して、前記第1方向に延長される第4フィン型パターンと、
前記第1フィン型パターン及び前記第2フィン型パターンと接触し、前記第2方向に延長される素子分離構造体と、
前記第1フィン型パターン上に、前記第2方向に延長される第1ゲート電極と、
前記第3フィン型パターン上に、前記第2方向に延長される第2ゲート電極と、
前記第4フィン型パターン上に、前記第2方向に延長される第3ゲート電極と、
前記第1ゲート電極と前記素子分離構造体との間の前記第1フィン型パターン及び前記第2フィン型パターン上に配置され、前記第2方向に延長される第1ソース/ドレインコンタクトと、
前記第2ゲート電極と前記第3ゲート電極との間の前記第3フィン型パターン及び前記第4フィン型パターン上に配置され、前記第2方向に延長される第2ソース/ドレインコンタクトと、
前記第1ソース/ドレインコンタクト及び前記第2ソース/ドレインコンタクト上に配置され、前記第1ソース/ドレインコンタクト及び前記第2ソース/ドレインコンタクトと接続される配線構造体と、を有し、
前記第1ソース/ドレインコンタクトは、前記第1フィン型パターン及び前記第2フィン型パターンと交差する第1下部コンタクト領域と、前記第1下部コンタクト領域から突出した第1上部コンタクト領域と、を含み、
前記第2ソース/ドレインコンタクトは、前記第3フィン型パターン及び前記第4フィン型パターンと交差する第2下部コンタクト領域と、前記第2下部コンタクト領域から突出した第2上部コンタクト領域と、を含み、
前記配線構造体は、前記第1上部コンタクト領域及び前記第2上部コンタクト領域と接触するビアプラグを含み、
前記ビアプラグの底面は、前記第2方向にビア幅を有し、
前記第1上部コンタクト領域の上面の前記第2方向への幅は、前記ビア幅の1.5倍より大きいか同じであり、
前記第2上部コンタクト領域の上面の前記第2方向への幅は、前記ビア幅より大きいか同じであり、前記ビア幅の1.2倍より小さいか同じであることを特徴とする半導体装置。
【請求項14】
前記第1ソース/ドレインコンタクトは、前記第1下部コンタクト領域から突出した一つのコンタクト領域を含むことを特徴とする請求項13に記載の半導体装置。
【請求項15】
前記第1フィン型パターンと前記第1方向に隣接する第5フィン型パターンと、
前記第2フィン型パターンと前記第1方向に隣接する第6フィン型パターンと、
前記第5フィン型パターン及び前記第6フィン型パターン上に配置され、前記第2方向に延長される第3ソース/ドレインコンタクトと、をさらに有し、
前記素子分離構造体は、前記第1フィン型パターン及び前記第5フィン型パターンと、前記第2フィン型パターン及び前記第6フィン型パターンを分離して、
前記第3ソース/ドレインコンタクトは、前記第5フィン型パターン及び前記第6フィン型パターンと交差する第3下部コンタクト領域と、前記第3下部コンタクト領域から突出した第3上部コンタクト領域と、を含み、
前記第3上部コンタクト領域の上面は、前記配線構造体と接触することを特徴とする請求項13に記載の半導体装置。
【請求項16】
前記第3ソース/ドレインコンタクトは、前記第3下部コンタクト領域から突出した第3ダミーコンタクト領域をさらに含み、
前記第3ダミーコンタクト領域の上面は、前記配線構造体と接触しないことを特徴とする請求項15に記載の半導体装置。
【請求項17】
前記第3ソース/ドレインコンタクトは、前記第3下部コンタクト領域から突出した一つのコンタクト領域を含み、
前記第3上部コンタクト領域の上面の前記第2方向への幅は、前記ビア幅の1.5倍より大きいか同じであると、請求項15に記載の半導体装置。
【請求項18】
第1方向に延長される第1フィン型パターンと、
前記第1フィン型パターンと第2方向に離隔して、前記第1方向に延長される第2フィン型パターンと、
前記第1フィン型パターンと前記第1方向に離隔して、前記第1方向に延長される第3フィン型パターンと、
前記第2フィン型パターンと前記第1方向に離隔して、前記第1方向に延長される第4フィン型パターンと、
前記第1フィン型パターン及び前記第2フィン型パターン上に配置され、前記第2方向に延長される第1ソース/ドレインコンタクトと、
前記第3フィン型パターン及び前記第4フィン型パターン上に配置され、前記第2方向に延長される第2ソース/ドレインコンタクトと、
前記第1フィン型パターン及び前記第3フィン型パターンと、前記第2フィン型パターン及び前記第4フィン型パターンを分離して、前記第2方向に延長される素子分離構造体と、
前記第1ソース/ドレインコンタクト及び前記第2ソース/ドレインコンタクト上に配置され、前記第1ソース/ドレインコンタクト及び前記第2ソース/ドレインコンタクトと接続される配線構造体と、を有し、
前記第1ソース/ドレインコンタクトは、前記第1フィン型パターン及び前記第2フィン型パターンと交差する第1下部コンタクト領域と、前記第1下部コンタクト領域から突出した第1上部コンタクト領域と、第1ダミーコンタクト領域と、を含み、
前記第2ソース/ドレインコンタクトは、前記第3フィン型パターン及び前記第4フィン型パターンと交差する第2下部コンタクト領域と、前記第2下部コンタクト領域から突出した第2上部コンタクト領域と、を含み、
前記配線構造体は、前記第1上部コンタクト領域の上面及び前記第2上部コンタクト領域の上面と接触し、前記第1ダミーコンタクト領域の上面と接触しないことを特徴とする半導体装置。
【請求項19】
前記第2ソース/ドレインコンタクトは、前記第2下部コンタクト領域から突出した第2ダミーコンタクト領域をさらに含み、
前記第2ダミーコンタクト領域の上面は、前記配線構造体と接触しないことを特徴とする請求項18に記載の半導体装置。
【請求項20】
前記第2ソース/ドレインコンタクトは、前記第2下部コンタクト領域から突出した一つのコンタクト領域を含むことを特徴とする請求項18に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関し、特に、信頼性及び性能を向上させた半導体装置に関する。
【背景技術】
【0002】
半導体装置の密度を高めるためのスケーリング(scaling)技術の一つとして、基板上にフィン(fin)又はナノワイヤ(nanowire)形状の多チャネルアクティブパターン(又はシリコンボディ)を形成して多チャネルアクティブパターンの表面の上にゲートを形成するマルチゲートトランジスタ(multi gate transistor)が提案された。
【0003】
このようなマルチゲートトランジスタは、3次元のチャネルを用いるので、スケーリングすることが容易である。
また、マルチゲートトランジスタのゲート長さを増加させなくても、電流制御能力を向上させることができる。
のみならず、ドレイン電圧によってチャネル領域の電位が影響を受けるSCE(short channel effect)を効果的に抑制することができる。
このようなマルチゲートトランジスタの信頼性及び性能の向上がさらなる課題となっている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開昭59-228762号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は上記従来のマルチゲートトランジスタにおける課題に鑑みてなされたものであって、本発明の目的は、信頼性及び性能を向上させた半導体装置を提供することにある。
本発明が解決しようとする課題は、以上で言及した課題に制限されず、言及されていないまた他の課題は以下の記載から当業者に明確に理解されるものである。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明による半導体装置は、第1方向に延長される第1側壁及び第2側壁を含む素子分離構造体であって、前記素子分離構造体の第1側壁は、前記素子分離構造体の第2側壁と第2方向に反対に位置する素子分離構造体と、前記素子分離構造体の第1側壁と接触し、前記第2方向に延長される第1フィン型パターンと、前記素子分離構造体の第2側壁と接触し、前記第1フィン型パターンと前記第1方向に離隔して、前記第2方向に延長される第2フィン型パターンと、前記第1フィン型パターン上に、前記第1方向に延長される第1ゲート電極と、前記第1ゲート電極と前記素子分離構造体との間の前記第1フィン型パターン及び前記第2フィン型パターン上に配置され、前記第1方向に延長される第1ソース/ドレインコンタクトと、前記第1ソース/ドレインコンタクト上に、前記第1ソース/ドレインコンタクトと接続される配線構造体と、を有し、前記第1ソース/ドレインコンタクトは、前記第1フィン型パターン及び前記第2フィン型パターンと交差する第1下部コンタクト領域と、前記第1下部コンタクト領域から突出した第1上部コンタクト領域と、第1ダミーコンタクト領域と、を含み、前記配線構造体は、前記第1上部コンタクト領域の上面と接触し、前記第1ダミーコンタクト領域の上面と接触しないことを特徴とする。
【0007】
また、上記目的を達成するためになされた本発明による半導体装置は、第1方向に延長される第1フィン型パターンと、前記第1フィン型パターンと第2方向に離隔して、前記第1方向に延長される第2フィン型パターンと、前記第1方向に延長される第3フィン型パターンと、前記第3フィン型パターンと前記第2方向に離隔して、前記第1方向に延長される第4フィン型パターンと、前記第1フィン型パターン及び前記第2フィン型パターンと接触し、前記第2方向に延長される素子分離構造体と、前記第1フィン型パターン上に、前記第2方向に延長される第1ゲート電極と、前記第3フィン型パターン上に、前記第2方向に延長される第2ゲート電極と、前記第4フィン型パターン上に、前記第2方向に延長される第3ゲート電極と、前記第1ゲート電極と前記素子分離構造体との間の前記第1フィン型パターン及び前記第2フィン型パターン上に配置され、前記第2方向に延長される第1ソース/ドレインコンタクトと、前記第2ゲート電極と前記第3ゲート電極との間の前記第3フィン型パターン及び前記第4フィン型パターン上に配置され、前記第2方向に延長される第2ソース/ドレインコンタクトと、前記第1ソース/ドレインコンタクト及び前記第2ソース/ドレインコンタクト上に配置され、前記第1ソース/ドレインコンタクト及び前記第2ソース/ドレインコンタクトと接続される配線構造体と、を有し、前記第1ソース/ドレインコンタクトは、前記第1フィン型パターン及び前記第2フィン型パターンと交差する第1下部コンタクト領域と、前記第1下部コンタクト領域から突出した第1上部コンタクト領域と、を含み、前記第2ソース/ドレインコンタクトは、前記第3フィン型パターン及び前記第4フィン型パターンと交差する第2下部コンタクト領域と、前記第2下部コンタクト領域から突出した第2上部コンタクト領域と、を含み、前記配線構造体は、前記第1上部コンタクト領域及び前記第2上部コンタクト領域と接触するビアプラグを含み、前記ビアプラグの底面は、前記第2方向にビア幅を有し、前記第1上部コンタクト領域の上面の前記第2方向への幅は、前記ビア幅の1.5倍より大きいか同じであり、前記第2上部コンタクト領域の上面の前記第2方向への幅は、前記ビア幅より大きいか同じであり、前記ビア幅の1.2倍より小さいか同じであることを特徴とする。
【0008】
また、上記目的を達成するためになされた本発明による半導体装置は、第1方向に延長される第1フィン型パターンと、前記第1フィン型パターンと第2方向に離隔して、前記第1方向に延長される第2フィン型パターンと、前記第1フィン型パターンと前記第1方向に離隔して、前記第1方向に延長される第3フィン型パターンと、前記第2フィン型パターンと前記第1方向に離隔して、前記第1方向に延長される第4フィン型パターンと、前記第1フィン型パターン及び前記第2フィン型パターン上に配置され、前記第2方向に延長される第1ソース/ドレインコンタクトと、前記第3フィン型パターン及び前記第4フィン型パターン上に配置され、前記第2方向に延長される第2ソース/ドレインコンタクトと、前記第1フィン型パターン及び前記第3フィン型パターンと、前記第2フィン型パターン及び前記第4フィン型パターンを分離して、前記第2方向に延長される素子分離構造体と、前記第1ソース/ドレインコンタクト及び前記第2ソース/ドレインコンタクト上に配置され、前記第1ソース/ドレインコンタクト及び前記第2ソース/ドレインコンタクトと接続される配線構造体と、を有し、前記第1ソース/ドレインコンタクトは、前記第1フィン型パターン及び前記第2フィン型パターンと交差する第1下部コンタクト領域と、前記第1下部コンタクト領域から突出した第1上部コンタクト領域と、第1ダミーコンタクト領域と、を含み、前記第2ソース/ドレインコンタクトは、前記第3フィン型パターン及び前記第4フィン型パターンと交差する第2下部コンタクト領域と、前記第2下部コンタクト領域から突出した第2上部コンタクト領域と、を含み、前記配線構造体は、前記第1上部コンタクト領域の上面及び前記第2上部コンタクト領域の上面と接触し、前記第1ダミーコンタクト領域の上面と接触しないことを特徴とする。
【発明の効果】
【0009】
本発明に係る半導体装置によれば、フィン型パターン形状のチャネル領域を含むフィン型トランジスタ(FinFET)、ナノワイヤ又はナノシートを含むトランジスタ、MBCFET(登録商標)(Multi-Bridge Channel Field Effect Transistor)を含む構成を有することにより、信頼性及び性能を向上させた半導体装置を提供することができる。
【図面の簡単な説明】
【0010】
図1】本発明の実施形態による半導体装置の概略的なレイアウト図である。
図2図1のA-A線に沿って切断した断面図である。
図3図1のB-B線に沿って切断した断面図である。
図4図1のC-C線に沿って切断した断面図である。
図5図1のD-D線に沿って切断した断面図である。
図6図1のE-E線に沿って切断した断面図である。
図7図1のF-F線に沿って切断した断面図である。
図8図1のG-G線に沿って切断した断面図である。
図9図6のP部分を拡大して示す図である。
図10】本発明の他の実施形態による半導体装置の概略的なレイアウト図である。
図11図10のC-C線に沿って切断した断面図である。
図12図10のD-D線に沿って切断した断面図である。
図13】本発明の他の実施形態による半導体装置の概略的なレイアウト図である。
図14】本発明の他の実施形態による半導体装置の概略的なレイアウト図である。
図15図14のD-D線に沿って切断した断面図である。
図16】本発明の他の実施形態による半導体装置の概略的なレイアウト図である。
図17図16のD-D線に沿って切断した断面図である。
図18】本発明の他の実施形態による半導体装置の概略的なレイアウト図である。
図19図18のD-D線に沿って切断した断面図である。
図20】本発明の他の実施形態による半導体装置の概略的なレイアウト図である。
図21】本発明の他の実施形態による半導体装置の図1のC-C線に沿って切断した断面図である。
図22】本発明の他の実施形態による半導体装置の図1のC-C線に沿って切断した断面図である。
図23】本発明の他の実施形態による半導体装置の図1のC-C線に沿って切断した断面図である。
図24】本発明の他の実施形態による半導体装置の図1のC-C線に沿って切断した断面図である。
図25】本発明の他の実施形態による半導体装置の図1のG-G線に沿って切断した断面図である。
図26】本発明の他の実施形態による半導体装置の概略的なレイアウト図である。
図27図26のA-A線に沿って切断した断面図である。
図28図26のA-A線に沿って切断した断面図である。
図29図26のC-C線に沿って切断した断面図である。
図30図26のF-F線に沿って切断した断面図である。
【発明を実施するための形態】
【0011】
次に、本発明に係る半導体装置を実施するための形態の具体例を図面を参照しながら説明する。
【0012】
本発明の実施形態による半導体装置に関する図面では、例示的に、フィン型パターン形状のチャネル領域を含むフィン型トランジスタ(FinFET)、ナノワイヤ又はナノシートを含むトランジスタ、MBCFET(登録商標)(Multi-Bridge Channel Field Effect Transistor)を示した。
しかし、本発明の実施形態による半導体装置は、トンネリングトランジスタ(tunneling FET)、3次元(3D)トランジスタ、平面(planar)トランジスタ、及び2次元物質をベースとするトランジスタ(2D material based FETs)及びその異種構造(heterostructure)を含み得る。
また、本発明の実施形態による半導体装置は、バイポーラ接合(bipolar junction)トランジスタ、横型二重拡散トランジスタ(LDMOS)などを含むこともできる。
【0013】
図1は、本発明の実施形態による半導体装置の概略的なレイアウト図である。
図2図8は、それぞれ図1のA-A線、B-B線、C-C線、D-D線、E-E線、F-F線、及びG-G線に沿って切断した断面図である。
図9は、図6のP部分を拡大して示す図である。
説明の便宜上、図1には層間絶縁膜(190、191、192)と、配線構造体205などを図に示していない。
【0014】
図1図9を参照すると、本発明の実施形態による半導体装置は、基板100上に第1~第6フィン型パターン(110、210、310、410、510、610)と、第1~第3ゲート電極(120、220、320)と、第1及び第2素子分離構造体(165、166)と、第1ソース/ドレインコンタクト171と、第2ソース/ドレインコンタクト172と、第1及び第2連結ソース/ドレインコンタクト(181、182)と、ゲート分離構造体160を含む。
【0015】
例えば、基板100は、バルクシリコン又はSOI(silicon-on-insulator)であり得る。
他の例として、基板100は、シリコン基板であり得、又は他の物質、例えば、シリコンゲルマニウム、SGOI(silicon germanium on insulator)、アンチモン化インジウム、鉛テルル化合物、インジウム砒素、インジウムリン化物、ガリウム砒素、又はアンチモン化ガリウムを含むことができる。
【0016】
第1フィン型パターン110、第3フィン型パターン310、及び第5フィン型パターン510は、基板100上に配置される。
第1フィン型パターン110、第3フィン型パターン310、及び第5フィン型パターン510は、基板100の第1活性領域RX1内に形成される。
第1フィン型パターン110、第3フィン型パターン310、及び第5フィン型パターン510は、第1方向D1に沿って長く延長される。
第1フィン型パターン110、第3フィン型パターン310、及び第5フィン型パターン510は、第1方向D1に沿って一列に整列される。
第1フィン型パターン110及び第3フィン型パターン310は、第1方向D1に延長されるフィントレンチFTにより定義される。
【0017】
フィントレンチFTは、第1フィン型パターン110の側壁及び第3フィン型パターン310を定義する。
第5フィン型パターン510は、フィントレンチFTにより定義される。
第2フィン型パターン210、第4フィン型パターン410、及び第6フィン型パターン610は、基板100上に配置される。
第2フィン型パターン210、第4フィン型パターン410、及び第6フィン型パターン610は、第2活性領域RX2内に形成される。
第2フィン型パターン210、第4フィン型パターン410、及び第6フィン型パターン610は、第1方向D1に沿って長く延長される。
第2フィン型パターン210、第4フィン型パターン410、及び第6フィン型パターン610は、第1方向D1に沿って一列に整列される。
【0018】
第2フィン型パターン210及び第4フィン型パターン410は、第1方向D1に延長されるフィントレンチFTにより定義される。
第2フィン型パターン210は、第1フィン型パターン110と第2方向D2に離隔する。
第4フィン型パターン410は、第3フィン型パターン310と第2方向D2に離隔する。
第6フィン型パターン610は、第5フィン型パターン510と第2方向D2に離隔する。
ここで、第1方向D1は、第2方向D2及び第3方向D3と交差する。
また、第2方向D2は、第3方向D3と交差する。
第3方向D3は、基板100の上面と垂直な方向である。
【0019】
フィールド領域FXは、第1活性領域RX1及び第2活性領域RX2の間に配置される。
フィールド領域FXは、フィントレンチFTより深いディープトレンチDTにより定義される。
ディープトレンチDTは、第1活性領域RX1及び第2活性領域RX2を定義する。
例えば、ディープトレンチDTは、第1方向D1に長く延長される。
ディープトレンチDTは、第1フィン型パターン110と第2フィン型パターン210との間と、第3フィン型パターン310と第4フィン型パターン410との間と、第5フィン型パターン510と第6フィン型パターン610との間に連続的に形成される。
一実施形態による半導体装置で、ディープトレンチDTは、第1活性領域RX1及び第2活性領域RX2を区分する。
【0020】
一例として、第1活性領域RX1及び第2活性領域RX2の内の一つは、NMOS形成領域であり、他の一つはPMOS形成領域であり得る。
他の例として、第1活性領域RX1及び第2活性領域RX2は、PMOS形成領域であり得る。
また他の例として、第1活性領域RX1及び第2活性領域RX2は、NMOS形成領域であり得る。
【0021】
第1~第6フィン型パターン(110、210、310、410、510、610)は、それぞれ基板100の一部であり、基板100から成長したエピ層(epitaxial layer)を含む。
それぞれの第1~第6フィン型パターン(110、210、310、410、510、610)は、例えば、元素半導体物質であるシリコン又はゲルマニウムを含み得る。
また、それぞれの第1~第6フィン型パターン(110、210、310、410、510、610)は、化合物半導体を含み得、例えば、IV-IV族化合物半導体又はIII-V族化合物半導体を含み得る。
【0022】
IV-IV族化合物半導体は、例えば、炭素(C)、ケイ素(Si)、ゲルマニウム(Ge)、スズ(Sn)の内の少なくとも2個以上を含む二元系化合物(binary compound)、三元系化合物(ternary compound)、又はこれらにIV族元素がドープされた化合物であり得る。
III-V族化合物半導体は、例えば、III族元素としてアルミニウム(Al)、ガリウム(Ga)、及びインジウム(In)の内の少なくとも一つとV族元素であるリン(P)、ヒ素(As)、及びアンチモニウム(Sb)の内の一つが結合されて形成される二元系化合物、三元系化合物又は四元系化合物の内の一つであり得る。
【0023】
一例として、第1活性領域RX1に配置されたフィン型パターン(110、310、510)は、第2活性領域RX2に配置されたフィン型パターン(210、410、610)と同じ物質を含む。
他の例として、第1活性領域RX1に配置されたフィン型パターン(110、310、510)は、第2活性領域RX2に配置されたフィン型パターン(210、410、610)と他の物質を含む。
【0024】
第1フィン型パターン110及び第2フィン型パターン210を例に挙げて説明する。
第1活性領域RX1に配置された第1フィン型パターン110の個数は、第2活性領域RX2に配置された第2フィン型パターン210の個数と同一である場合を図に示したが、これに制限されるものではない。
例えば、第1活性領域RX1に配置された第1フィン型パターン110と、第2活性領域RX2に配置された第2フィン型パターン210は、2個である場合を図に示したが、これに制限されるものではない。
第1活性領域RX1に配置された第1フィン型パターン110と、第2活性領域RX2に配置された第2フィン型パターン210は、それぞれ1個又は3個以上であり得るのはもちろんである。
【0025】
以下の説明は、第1~第4フィン型パターン(110、210、310、410)を用いて説明する。
フィールド絶縁膜105は、第1~第4フィン型パターン(110、210、310、410)の周辺に配置される。
図に示していないが、フィールド絶縁膜105は、第5フィン型パターン510及び第6フィン型パターン610の周辺に配置されてもよい。
フィールド絶縁膜105は、ディープトレンチDTを埋める。
フィールド絶縁膜105は、フィントレンチFTの一部を埋める。
第1フィン型パターン110及び第2フィン型パターン210を例に挙げると、フィールド絶縁膜105は、第1フィン型パターン110の側壁の一部及び第2フィン型パターン210の側壁の一部の上に形成される。
【0026】
第1~第4フィン型パターン(110、210、310、410)は、それぞれフィールド絶縁膜105の上面より上に突出する。
第5フィン型パターン510及び第6フィン型パターン610もフィールド絶縁膜105の上面より突出する。
フィールド絶縁膜105は、例えば、酸化膜、窒化膜、酸窒化膜、又はこれらの組み合わせ膜を含み得る。
【0027】
第1素子分離構造体165及び第2素子分離構造体166は、それぞれ第1活性領域RX1及び第2活性領域RX2にわたって配置される。
第1素子分離構造体165及び第2素子分離構造体166は、それぞれ第2方向D2に長く延長される。
第1素子分離構造体165は、第1方向D1に隣接する第1フィン型パターン110及び第3フィン型パターン310を分離する。
第1素子分離構造体165は、第1方向D1に隣接した第2フィン型パターン210及び第4フィン型パターン410を分離する。
第2素子分離構造体166は、第1方向D1に隣接する第3フィン型パターン310及び第5フィン型パターン510を分離する。
第2素子分離構造体166は、第1方向D1に隣接した第4フィン型パターン410及び第6フィン型パターン610を分離する。
第2素子分離構造体166に関する説明は、第1素子分離構造体165に関する説明と実質的に同一であるので、以下の説明は第1素子分離構造体165を中心に説明する。
【0028】
第1素子分離構造体165は、第1側壁(165_LS1)と第2側壁(165_LS2)を含む。
第1素子分離構造体の第1側壁(165_LS1)と第1素子分離構造体の第2側壁(165_LS2)は、それぞれ第2方向D2に長く延長される。
第1素子分離構造体の第1側壁(165_LS1)は、第1素子分離構造体の第2側壁(165_LS2)と第1方向D1の反対に位置する。
【0029】
第1フィン型パターン110及び第2フィン型パターン210は、それぞれ第1素子分離構造体の第1側壁(165_LS1)と接触する。
第1フィン型パターン110及び第2フィン型パターン210は、第1素子分離構造体の第1側壁(165_LS1)から第1方向D1に延長される。
第3フィン型パターン310及び第4フィン型パターン410は、それぞれ第1素子分離構造体の第2側壁(165_LS2)と接触する。
第3フィン型パターン310及び第4フィン型パターン410は、第1素子分離構造体の第2側壁(165_LS2)から第1方向D1に延長される。
例えば、第1素子分離構造体の上面165USは、後述するゲートキャッピングパターン(145、245、345)の上面と同一平面に置かれる。
【0030】
第1素子分離構造体165及び第2素子分離構造体166は、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)、シリコン酸化物(SiO)、シリコン酸炭窒化物(SiOCN)、シリコンホウ素窒化物(SiBN)、シリコン酸ホウ素窒化物(SiOBN)、シリコン酸炭化物(SiOC)、アルミニウム酸化物(AlO)、及びこれらの組み合わせの内の少なくとも一つを含み得る。
それぞれの第1素子分離構造体165及び第2素子分離構造体166は、単一膜又は多重膜であり得る。
例えば、図2に示すように、分離構造体スペーサ165SPは、第1素子分離構造体の第1側壁(165_LS1)の一部に沿って延長される。
分離構造体スペーサ165SPは、第1素子分離構造体の第2側壁(165_LS2)の一部に沿って延長される。
【0031】
分離構造体スペーサ165SPは、後述するゲートスペーサ(140、240、340)と同じ物質を含む。
他の例として、第1素子分離構造体の側壁(165_LS1、165_LS2)上に、分離構造体スペーサ165SPが配置されなくてもよい。
【0032】
第1~第3ゲート電極(120、220、320)は、それぞれ第2方向D2に延長される。
第1~第3ゲート電極(120、220、320)は、それぞれフィールド絶縁膜105上に配置される。
第1ゲート電極120は、第1活性領域RX1上に配置され、第2活性領域RX2上に配置されない。
例えば、第1ゲート電極120は、第1活性領域RX1上にのみに配置される。
第1ゲート電極120は、第1活性領域RX1に配置されたフィン型パターン(110、310、510)上に配置される。
第1ゲート電極120は、第2活性領域RX2に配置されたフィン型パターン(210、410、610)上に配置されない。
【0033】
第2ゲート電極220は、第2活性領域RX2上に配置され、第1活性領域RX1上に配置されない。
例えば、第2ゲート電極220は、第2活性領域RX2上にのみに配置される。
第2ゲート電極220は、第2活性領域RX2に配置されたフィン型パターン(210、410、610)上に配置される。
第2ゲート電極220は、第1活性領域RX1に配置されたフィン型パターン(110、310、510)上に配置されない。
第3ゲート電極320は、第1活性領域RX1及び第2活性領域RX2にわたって連続的に配置される。
第3ゲート電極320は、第1活性領域RX1に配置されたフィン型パターン(110、310、510)上に配置される。
第3ゲート電極320は、第2活性領域RX2に配置されたフィン型パターン(210、410、610)上に配置される。
【0034】
第1ゲート電極120及び第2ゲート電極220は、第2方向D2に離隔し、互いに第2方向D2に整列する。
第1ゲート電極120は、第2ゲート電極220に対応するように配置される。
第3ゲート電極320は、第1ゲート電極120と第1方向D1に離隔する。
第3ゲート電極320は、第2ゲート電極220と第1方向D1に離隔する。
例えば、図1に示すように、第1ゲート電極120と第2ゲート電極220は、一対一に対応する。
他の例として、第1ゲート電極120の内の少なくとも一つは、第2活性領域RX2に配置されて第2方向D2に延長される絶縁物質ゲートと対向する。
また他の例として、第2ゲート電極220の内の少なくとも一つは、第1活性領域RX1に配置されて第2方向D2に延長される絶縁物質ゲートと対向する。
絶縁物質ゲートは、上述した素子分離構造体(165、166)と類似する。
【0035】
例えば、図2及び図3に示すように、ゲート電極(120、220、320)の上面は凹んだ曲面を含む。
後述するゲートキャッピングパターン(145、245、345)を形成する前に、ゲート電極(120、220、320)の一部が除去される。
ゲート電極(120、220、320)の一部を除去するエッチング工程によって、ゲート電極(120、220、320)の上面の少なくとも一部は、凹んだ曲面に変わり得る。
例えば、第1ゲート電極120の上面及び第2ゲート電極220の上面は、図8のような断面図で凹んだ形を有する。
【0036】
第1~第3ゲート電極(120、220、320)は、それぞれ例えば、チタン窒化物(TiN)、タンタル炭化物(TaC)、タンタル窒化物(TaN)、チタンシリコン窒化物(TiSiN)、タンタルシリコン窒化物(TaSiN)、タンタルチタン窒化物(TaTiN)、チタンアルミニウム窒化物(TiAlN)、タンタルアルミニウム窒化物(TaAlN)、タングステン窒化物(WN)、ルテニウム(Ru)、チタンアルミニウム(TiAl)、チタンアルミニウム炭窒化物(TiAlC-N)、チタンアルミニウム炭化物(TiAlC)、チタン炭化物(TiC)、タンタル炭窒化物(TaCN)、タングステン(W)、アルミニウム(Al)、銅(Cu)、コバルト(Co)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、白金(Pt)、ニッケル白金(Ni-Pt)、ニオブ(Nb)、ニオブ窒化物(NbN)、ニオブ炭化物(NbC)、モリブデン(Mo)、モリブデン窒化物(MoN)、モリブデン炭化物(MoC)、タングステン炭化物(WC)、ロジウム(Rh)、パラジウム(Pd)、イリジウム(Ir)、オスミウム(Os)、銀(Ag)、金(Au)、亜鉛(Zn)、バナジウム(V)、及びこれらの組み合わせの内の少なくとも一つを含み得る。
【0037】
第1~第3ゲート電極(120、220、320)は、それぞれ導電性金属酸化物、導電性金属酸窒化物などを含み得、上述した物質が酸化された形態を含み得る。
第1ゲート電極120及び第2ゲート電極220は、ゲート分離構造体160により分離される。
ゲート分離構造体160は、第1ゲート電極120及び第2ゲート電極220を第2方向D2に離隔させる。
ゲート分離構造体160は、フィールド領域FX上に配置される。
ゲート分離構造体160は、フィールド絶縁膜105上に配置される。
ゲート分離構造体160は、互いに対応する第1ゲート電極120及び第2ゲート電極220を分離する。
【0038】
ゲート分離構造体160は、例えば、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)、シリコン酸化物(SiO)、シリコン酸炭窒化物(SiOCN)、シリコンホウ素窒化物(SiBN)、シリコン酸ホウ素窒化物(SiOBN)、シリコン酸炭化物(SiOC)、アルミニウム酸化物(AlO)、及びこれらの組み合わせの内の少なくとも一つを含み得る。
ゲート分離構造体160は、単一膜である場合を示したが、これに制限されるものではない。
例えば、図8に示すように、ゲート分離構造体160の一部は、フィールド絶縁膜105内に湾入する場合を示したが、これに制限されるものではない。
ゲート分離構造体の上面160USは、第1ゲートキャッピングパターン145の上面及び第2ゲートキャッピングパターン245の上面と同一平面に置かれる。
【0039】
第1ゲートスペーサ140は、第1ゲート電極120の側壁上に配置される。
第2ゲートスペーサ240は、第2ゲート電極220の側壁上に配置される。
第3ゲートスペーサ340は、第3ゲート電極320の側壁上に配置される。
第1~第3ゲートスペーサ(140、240、340)は、第2方向D2に沿って延長される。
第1~第3ゲートスペーサ(140、240、340)は、例えば、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)、シリコン酸化物(SiO)、シリコン酸炭窒化物(SiOCN)、シリコンホウ素窒化物(SiBN)、シリコン酸ホウ素窒化物(SiOBN)、シリコン酸炭化物(SiOC)、及びこれらの組み合わせの内の少なくとも一つを含み得る。
【0040】
第1ゲート絶縁膜130は、第1ゲート電極120の側壁及び底面に沿って延長される。
第1ゲート絶縁膜130は、第1ゲート電極120と第1活性領域RX1に配置されたフィン型パターン(110、310、510)との間に配置される。
第2ゲート絶縁膜230は、第2ゲート電極220の側壁及び底面に沿って延長される。
第2ゲート絶縁膜230は、第2ゲート電極220と第2活性領域RX2に配置されたフィン型パターン(210、410、610)との間に配置される。
第3ゲート絶縁膜330は、第3ゲート電極320の側壁及び底面に沿って延長される。
第3ゲート絶縁膜330は、第3ゲート電極320と第1活性領域RX1に配置されたフィン型パターン(110、310、510)との間に配置される。
第3ゲート絶縁膜330は、第3ゲート電極320と第2活性領域RX2に配置されたフィン型パターン(210、410、610)との間に配置される。
【0041】
例えば、図8に示すように、第1ゲート絶縁膜130は、フィールド絶縁膜105より上に突出した第3フィン型パターン310のプロファイルと、フィールド絶縁膜105の上面に沿って形成される。
第2ゲート絶縁膜230は、フィールド絶縁膜105より上に突出した第4フィン型パターン410のプロファイルと、フィールド絶縁膜105の上面に沿って形成される。
例えば、図7に示すように、第3ゲート絶縁膜330は、フィールド絶縁膜105より上に突出した第1フィン型パターン110及び第2フィン型パターン210のプロファイルと、フィールド絶縁膜105の上面に沿って形成される。
例えば、第1ゲート絶縁膜130は、フィールド絶縁膜105より上に突出した第3フィン型パターン310のプロファイルに沿って界面膜を含む。
例えば、界面膜は、シリコン酸化物を含み得るが、これに制限されるものではない。
【0042】
例えば、図8に示すように、第1ゲート絶縁膜130は、第2方向D2に対向する第1ゲート電極120の側壁及びゲート分離構造体160の側壁に沿って延長される。
第2ゲート絶縁膜230は、第2方向D2に対向する第2ゲート電極220の側壁及びゲート分離構造体160の側壁に沿って延長される。
第1~第3ゲート絶縁膜(130、230、330)は、シリコン酸化物、シリコン酸窒化物、シリコン窒化物、又はシリコン酸化物より誘電定数が大きい高誘電率物質を含むことができる。
【0043】
高誘電率物質は、例えば、ホウ素窒化物(boron nitride)、ハフニウム酸化物(hafnium oxide)、ハフニウムシリコン酸化物(hafnium silicon oxide)、ハフニウムアルミニウム酸化物(hafnium aluminum oxide)、ランタン酸化物(lanthanum oxide)、ランタンアルミニウム酸化物(lanthanum aluminum oxide)、ジルコニウム酸化物(zirconium oxide)、ジルコニウムシリコン酸化物(zirconium silicon oxide)、タンタル酸化物(tantalum oxide)、チタン酸化物(titanium oxide)、バリウムストロンチウムチタン酸化物(barium strontium titanium oxide)、バリウムチタン酸化物(barium titanium oxide)、ストロンチウムチタン酸化物(strontium titanium oxide)、イットリウム酸化物(yttrium oxide)、アルミニウム酸化物(aluminum oxide)、鉛スカンジウムタンタル酸化物(lead scandium tantalum oxide)、又は鉛亜鉛ニオブ酸塩(lead zinc niobate)の内の一つ以上を含み得る。
【0044】
一実施形態による半導体装置は、負性容量(Negative Capacitor)を用いたNC(Negative Capacitance)FETを含む。
例えば、第1~第3ゲート絶縁膜(130、230、330)は、それぞれ強誘電体特性を有する強誘電体物質膜と、常誘電体特性を有する常誘電体物質膜を含む。
強誘電体物質膜は、負のキャパシタンスを有し、常誘電体物質膜は、正のキャパシタンスを有する。
例えば、二個以上のキャパシタが直列連結され、それぞれのキャパシタのキャパシタンスが正の値を有する場合、全体キャパシタンスは、それぞれの個別のキャパシタのキャパシタンスより減少する。
反面、直列接続される二個以上のキャパシタのキャパシタンスの内の少なくとも一つが負の値を有する場合、全体キャパシタンスは正の値を有してそれぞれの個別キャパシタンスの絶対値より大きくなり得る。
【0045】
負のキャパシタンスを有する強誘電体物質膜と、正のキャパシタンスを有する常誘電体物質膜が直列に接続される場合、直列接続される強誘電体物質膜及び常誘電体物質膜の全体的なキャパシタンス値は増加する。
全体的なキャパシタンス値が増加することを用いて、強誘電体物質膜を含むトランジスタは、常温で60mV/decade未満のサブスレッショルドスイング(subthreshold swing(SS))を有することができる。
強誘電体物質膜は、強誘電体特性を有する。
【0046】
強誘電体物質膜は、例えば、ハフニウム酸化物(hafnium oxide)、ハフニウムジルコニウム酸化物(hafnium zirconium oxide)、バリウムストロンチウムチタン酸化物(barium strontium titanium oxide)、バリウムチタン酸化物(barium titanium oxide)、及び鉛ジルコニウムチタン酸化物(lead zirconium titanium oxide)の内の少なくとも一つを含み得る。
ここで、一例として、ハフニウムジルコニウム酸化物(hafnium zirconium oxide)は、ハフニウム酸化物(hafnium oxide)にジルコニウム(Zr)がドープされた物質である。
他の例として、ハフニウムジルコニウム酸化物(hafnium zirconium oxide)は、ハフニウム(Hf)とジルコニウム(Zr)と酸素(O)の化合物である。
【0047】
強誘電体物質膜は、ドープされたドーパントをさらに含む。
例えば、ドーパントは、アルミニウム(Al)、チタン(Ti)、ニオブ(Nb)、ランタン(La)、イットリウム(Y)、マグネシウム(Mg)、シリコン(Si)、カルシウム(Ca)、セリウム(Ce)、ジスプロシウム(Dy)、エルビウム(Er)、ガドリニウム(Gd)、ゲルマニウム(Ge)、スカンジウム(Sc)、ストロンチウム(Sr)、及びスズ(Sn)の内の少なくとも一つを含み得る。
強誘電体物質膜がいかなる強誘電体物質を含むかによって、強誘電体物質膜に含まれたドーパントの種類は変わる。
強誘電体物質膜がハフニウム酸化物を含む場合、強誘電体物質膜に含まれたドーパントは、例えば、ガドリニウム(Gd)、シリコン(Si)、ジルコニウム(Zr)、アルミニウム(Al)、及びイットリウム(Y)の内の少なくとも一つを含み得る。
【0048】
ドーパントがアルミニウム(Al)の場合、強誘電体物質膜は、3~8at%(atomic%)のアルミニウムを含むことができる。
ここで、ドーパントの比率は、ハフニウム及びアルミニウムの合計に対するアルミニウムの比率である。
ドーパントがシリコン(Si)の場合、強誘電体物質膜は、2~10at%のシリコンを含む。
ドーパントがイットリウム(Y)の場合、強誘電体物質膜は、2~10at%のイットリウムを含む。
ドーパントがガドリニウム(Gd)の場合、強誘電体物質膜は、1~7at%のガドリニウムを含む。
ドーパントがジルコニウム(Zr)の場合、強誘電体物質膜は、50~80at%のジルコニウムを含む。
【0049】
常誘電体物質膜は、常誘電体特性を有する。
常誘電体物質膜は、例えば、シリコン酸化物(silicon oxide)及び高誘電率を有する金属酸化物の内の少なくとも一つを含み得る。
常誘電体物質膜に含まれた金属酸化物は、例えば、ハフニウム酸化物(hafnium oxide)、ジルコニウム酸化物(zirconium oxide)、及びアルミニウム酸化物(aluminum oxide)の内の少なくとも一つを含み得る。
強誘電体物質膜及び常誘電体物質膜は、同じ物質を含む。
強誘電体物質膜は、強誘電体特性を有するが、常誘電体物質膜は、強誘電体特性を有さなくてもよい。
例えば、強誘電体物質膜及び常誘電体物質膜がハフニウム酸化物を含む場合、強誘電体物質膜に含まれたハフニウム酸化物の結晶構造は、常誘電体物質膜に含まれたハフニウム酸化物の結晶構造と異なる。
【0050】
強誘電体物質膜は、強誘電体特性を有する厚さを有する。
強誘電体物質膜の厚さは、例えば、0.5~10nmである。
それぞれの強誘電体物質ごとに強誘電体特性を示す臨界厚さが変わるので、強誘電体物質膜の厚さは、強誘電体物質によって変わる。
一例として、第1~第3ゲート絶縁膜(130、230、330)は、それぞれ一つの強誘電体物質膜を含む。
他の例として、第1~第3ゲート絶縁膜(130、230、330)は、それぞれ互いに離隔した複数の強誘電体物質膜を含むことができる。
第1~第3ゲート絶縁膜(130、230、330)は、それぞれ複数の強誘電体物質膜と、複数の常誘電体物質膜が交互に積層された積層膜構造を有する。
【0051】
第1~第3ゲートキャッピングパターン(145、245、345)は、第1~第3ゲート電極(120、220、320)上に配置される。
また、第1~第3ゲートキャッピングパターン(145、245、345)は、第1~第3ゲートスペーサ(140、240、340)の上面上に配置される。
第1~第3ゲートキャッピングパターン(145、245、345)は、それぞれ例えば、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)、シリコン酸化物(SiO)、シリコン炭窒化物(SiCN)、シリコン酸炭窒化物(SiOCN)、及びこれらの組み合わせの内の少なくとも一つを含み得る。
【0052】
図示とは異なり、第1~第3ゲートキャッピングパターン(145、245、345)は、それぞれ第1~第3ゲートスペーサ(140、240、340)の間に配置されてもよい。
このような場合、第1ゲートキャッピングパターン145を例に挙げると、第1ゲートキャッピングパターン145の上面は、第1ゲートスペーサ140の上面と同一平面に置かれる。
第1ソース/ドレインパターン150は、第1フィン型パターン110上に配置される。
第1ソース/ドレインパターン150は、第1フィン型パターン110と連結される。
第3ソース/ドレインパターン350は、第3フィン型パターン310上に配置される。
第3ソース/ドレインパターン350は、第3フィン型パターン310と連結される。
第1ソース/ドレインパターン150及び第3ソース/ドレインパターン350は、第1活性領域RX1に配置される。
【0053】
第2ソース/ドレインパターン250は、第2フィン型パターン210上に配置される。
第2ソース/ドレインパターン250は、第2フィン型パターン210と連結される。
第4ソース/ドレインパターン450は、第4フィン型パターン410上に配置される。
第4ソース/ドレインパターン450は、第4フィン型パターン410と連結される。
第2ソース/ドレインパターン250及び第4ソース/ドレインパターン450は、第2活性領域RX2に配置される。
第2ソース/ドレインパターン250は、第1ソース/ドレインパターン150と第2方向D2に分離される。
すなわち、第2ソース/ドレインパターン250は、第1ソース/ドレインパターン150と直接連結されない。
第3ソース/ドレインパターン350は、第4ソース/ドレインパターン450と第2方向D2に分離される。
【0054】
第1ソース/ドレインパターン150は、複数の第1フィン型パターン110と連結される。
第2ソース/ドレインパターン250は、複数の第2フィン型パターン210と連結される。
第3ソース/ドレインパターン350は、複数の第3フィン型パターン310と連結される。
第4ソース/ドレインパターン450は、複数の第4フィン型パターン410と連結される。
第1~第4ソース/ドレインパターン(150、250、350、450)は、それぞれ共有エピタキシャルパターンである。
【0055】
第1~第4ソース/ドレインパターン(150、250、350、450)は、それぞれ第1~第4フィン型パターン(110、210、310、410)をチャネル領域として使用するトランジスタのソース/ドレインに含まれる。
例えば、第5フィン型パターン510及び第6フィン型パターン610上に、ソース/ドレインパターンが配置される。
以下の説明は、第1~第4ソース/ドレインパターン(150、250、350、450)を用いて説明する。
【0056】
ソース/ドレインエッチング停止膜156は、第1~第3ゲート電極(120、220、320)の側壁と、第1~第4ソース/ドレインパターン(150、250、350、450)上に配置される。
ソース/ドレインエッチング停止膜156は、後述する下部層間絶縁膜190に対してエッチング選択比を有する物質を含む。
ソース/ドレインエッチング停止膜156は、例えば、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)、シリコン酸炭窒化物(SiOCN)、シリコンホウ素窒化物(SiBN)、シリコン酸ホウ素窒化物(SiOBN)、シリコン酸炭化物(SiOC)、及びこれらの組み合わせの内の少なくとも一つを含み得る。
【0057】
下部層間絶縁膜190は、ソース/ドレインエッチング停止膜156上に配置される。
下部層間絶縁膜190は、第1~第3ゲートキャッピングパターン(145、245、345)の上面を覆わない。
例えば、下部層間絶縁膜190の上面は、第1ゲートキャッピングパターン145の上面、第2ゲートキャッピングパターン245の上面、及び第3ゲートキャッピングパターン345の上面の同一平面に置かれる。
下部層間絶縁膜190の上面は、第1素子構造体の上面165USの上面と同一平面に置かれる。
下部層間絶縁膜190は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、及び低誘電率物質の内の少なくとも一つを含み得る。
【0058】
低誘電率物質は、例えば、Fluorinated TetraEthylOrthoSilicate(FTEOS)、Hydrogen SilsesQuioxane(HSQ)、Bis-benzoCycloButene(BCB)、TetraMethylOrthoSilicate(TMOS)、OctaMethylCloTetraSiloxane(OMCTS)、HexaMethylDiSiloxane(HMDS)、TriMethylSilyl Borate(TMSB)、DiAcetoxyDitertiaryButoSiloxane(DADBS)、TriMethylSilil Phosphate(TMSP)、PolyTetraFluoroEthylene(PTFE)、TOSZ(Tonen SilaZen)、FSG(Fluoride Silicate Glass)、polypropylene oxideのようなpolyimide nanofoams、CDO(Carbon Doped silicon Oxide)、OSG(Organo Silicate Glass)、SiLK、Amorphous Fluorinated Carbon、silica aerogels、silica xerogels、mesoporous silica、又はこれらの組み合わせを含み得るが、これに制限されるものではない。
【0059】
第1連結ソース/ドレインコンタクト181及び第2連結ソース/ドレインコンタクト182は、第1活性領域RX1及び第2活性領域RX2にわたって配置される。
第1連結ソース/ドレインコンタクト181及び第2連結ソース/ドレインコンタクト182は、それぞれ第2方向D2に長く延長される。
第1連結ソース/ドレインコンタクト181及び第2連結ソース/ドレインコンタクト182は、第1活性領域RX1に配置されたソース/ドレインパターン(150、350)及び第2活性領域RX2に配置されたソース/ドレインパターン(250、450)上に配置される。
第1連結ソース/ドレインコンタクト181及び第2連結ソース/ドレインコンタクト182は、第1活性領域RX1に配置されたソース/ドレインパターン(150、350)及び第2活性領域RX2に配置されたソース/ドレインパターン(250、450)と同時に接続される。
第1連結ソース/ドレインコンタクト181及び第2連結ソース/ドレインコンタクト182は、第1活性領域RX1に配置されたフィン型パターン(110、310)及び第2活性領域RX2上に配置されたフィン型パターン(210、410)上に配置される。
【0060】
第1ソース/ドレインコンタクト171は、第1活性領域RX1に配置されたソース/ドレインパターン(150、350)上に配置される。
第2ソース/ドレインコンタクト172は、第2活性領域RX2に配置されたソース/ドレインパターン(250、450)上に配置される。
第1ソース/ドレインコンタクト171は、第1及び第3ソース/ドレインパターン(150、350)と接続されるが、第2及び第4ソース/ドレインパターン(250、450)とは連結されない。
第2ソース/ドレインコンタクト172は、第2及び第4ソース/ドレインパターン(250、450)と接続されるが、第1及び第3ソース/ドレインパターン(150、350)とは連結されない。
【0061】
例えば、第2連結ソース/ドレインコンタクト182、第1ソース/ドレインコンタクト171、及び第2ソース/ドレインコンタクト172は、第1ソース/ドレインパターン150及び/又は第2ソース/ドレインパターン250上に追加的に配置される。
第1連結ソース/ドレインコンタクト181と、第2連結ソース/ドレインコンタクト182と、第1ソース/ドレインコンタクト171と第2ソース/ドレインコンタクト172は、それぞれ下部層間絶縁膜190内に配置される。
【0062】
第1シリサイド膜155は、第1ソース/ドレインパターン150と、ソース/ドレインコンタクト(181、182、171)との間に形成される。
第2シリサイド膜255は、第2ソース/ドレインパターン250と、ソース/ドレインコンタクト(181、182、172)との間に形成される。
第3シリサイド膜355は、第3ソース/ドレインパターン350と、ソース/ドレインコンタクト(181、182、171)との間に形成される。
第4シリサイド膜455は、第4ソース/ドレインパターン250と、ソース/ドレインコンタクト(181、182、172)との間に形成される。
第1~第4シリサイド膜(155、255、355、455)は、それぞれ例えば、金属シリサイド物質を含み得る。
【0063】
第1連結ソース/ドレインコンタクト181は、素子分離構造体(165、166)と、ゲート電極(120、220、320)との間に配置される。
第1連結ソース/ドレインコンタクト181の一側に素子分離構造体(165、166)が配置され、第1連結ソース/ドレインコンタクト181の他側にゲート電極(120、220、320)が配置される。
第1連結ソース/ドレインコンタクト181は、例えば、第1方向D1に素子分離構造体(165、166)に最も隣接する連結ソース/ドレインコンタクトである。
例えば、図1に示すように、素子分離構造体165は、二つの第1ソース/ドレインコンタクト181の間に配置される。
すなわち、第1連結ソース/ドレインコンタクト181と素子分離構造体(165、166)との間に、追加的なゲート電極(120、220、320)が配置されない。
一実施形態による半導体装置で、第1連結ソース/ドレインコンタクト181は、素子分離構造体(165、166)の両側に配置される。
別の言葉で言えば、素子分離構造体(165、166)は、第1方向D1に隣接した第1連結ソース/ドレインコンタクト181の間に配置される。
【0064】
例えば、第1ソース/ドレインパターン150及び第2ソース/ドレインパターン250と接続される第1連結ソース/ドレインコンタクト181は、第1素子分離構造体165と第3ゲート電極320との間に配置される。
他の例として、第1ソース/ドレインパターン150及び第2ソース/ドレインパターン250と接続される第1連結ソース/ドレインコンタクト181は、第1素子分離構造体165と第1ゲート電極120との間と、第1素子分離構造体165と第2ゲート電極220との間に配置され得る。
【0065】
例えば、第3ソース/ドレインパターン350及び第4ソース/ドレインパターン450と接続される第1連結ソース/ドレインコンタクト181は、第1素子分離構造体165と第1ゲート電極120との間と、第1素子分離構造体165と第2ゲート電極220との間に配置される。
他の例として、第3ソース/ドレインパターン350及び第4ソース/ドレインパターン450と接続される第1連結ソース/ドレインコンタクト181は、第1素子分離構造体165と第3ゲート電極320との間に配置され得る。
第2素子分離構造体166に最も隣接した第1連結ソース/ドレインコンタクト181に関する説明は、第1素子分離構造体165に最も隣接した第1連結ソース/ドレインコンタクト181に関する説明と実質的に同一であるため、以下の説明は、第1素子分離構造体165を中心に説明する。
【0066】
第2連結ソース/ドレインコンタクト182は、第1方向D1に隣接したゲート電極(120、220、320)の間に配置される。
第2連結ソース/ドレインコンタクト182は、素子分離構造体(165、166)と最も隣接した連結ソース/ドレインコンタクトではない。
すなわち、第2連結ソース/ドレインコンタクト182と素子分離構造体(165、166)の間に、少なくとも一つ以上のゲート電極(120、220、320)が配置される。
【0067】
例えば、図1に示すように、第1ゲート電極120及び第2ゲート電極220が第2連結ソース/ドレインコンタクト182の一側に配置され、第3ゲート電極320が第2連結ソース/ドレインコンタクト182の他側に配置される。
他の例として、第1ゲート電極120及び第2ゲート電極220が第2連結ソース/ドレインコンタクト182の一側及び第2連結ソース/ドレインコンタクト182の他側に配置され得る。
また他の例として、第2連結ソース/ドレインコンタクト182は、第3ゲート電極320の間に配置され得る。
【0068】
例えば、図1に示すように、第1連結ソース/ドレインコンタクト181及び第2連結ソース/ドレインコンタクト182は、第3フィン型パターン310及び第4フィン型パターン410上に共に配置される。
他の例として、第1連結ソース/ドレインコンタクト181及び第2連結ソース/ドレインコンタクト182の間に、追加的な第3素子分離構造体が配置され得る。
このような場合、第1連結ソース/ドレインコンタクト181は、第3フィン型パターン310及び第4フィン型パターン410上に配置されるが、第2連結ソース/ドレインコンタクト182は、第3フィン型パターン310及び第4フィン型パターン410上に配置されない。
第2連結ソース/ドレインコンタクト182は、第2素子分離構造体166と第3素子分離構造体の間に配置された第7フィン型パターン及び第8フィン型パターン上に配置される。
【0069】
以下では、第1連結ソース/ドレインコンタクト181及び第2連結ソース/ドレインコンタクト182は、第3フィン型パターン310及び第4フィン型パターン410上に共に配置される場合を説明する。
第1連結ソース/ドレインコンタクト181は、第1下部コンタクト領域181Bと、第1上部コンタクト領域181UCと、第1ダミーコンタクト領域181UDを含む。
第1下部コンタクト領域181Bは、第1フィン型パターン110及び第2フィン型パターン210と交差する。
第1下部コンタクト領域181Bは、第1ソース/ドレインパターン150及び第2ソース/ドレインパターン250と同時に接続される。
例えば、第1下部コンタクト領域181Bは、第1ソース/ドレインパターン150及び第2ソース/ドレインパターン250と同時に連結される。
第1下部コンタクト領域181Bは、第3フィン型パターン310及び第4フィン型パターン410と交差する。
第1下部コンタクト領域181Bは、第3ソース/ドレインパターン350及び第4ソース/ドレインパターン450と同時に接続される。
【0070】
第1上部コンタクト領域181UCと、第1ダミーコンタクト領域181UDは、第1下部コンタクト領域181Bから第3方向D3に突出する。
例えば、第3方向D3はフィン型パターンから遠くなる方向である。
第1上部コンタクト領域181UCと、第1ダミーコンタクト領域181UDは、第2方向D2に離隔する。
第1連結ソース/ドレインコンタクト181は、第1下部コンタクト領域181Bから第3方向D3に突出した複数のコンタクト領域を含む。
【0071】
第1下部コンタクト領域181Bは、第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDと直接接続される。
第1下部コンタクト領域181B、第1上部コンタクト領域181UC、及び第1ダミーコンタクト領域181UDは、統合構造(integral structure)を有する。
例えば、統合構造は、同じ物質で形成された均一でかつシーム(seam)がない構造である。
製造工程上、第1連結ソース/ドレインコンタクト181のプレ構造物(pre-structure)を形成した後、プレ構造物の一部を除去する。
第1連結ソース/ドレインコンタクト181のプレ構造物の上面は、下部層間絶縁膜190の上面と同一平面に置かれる。
【0072】
プレ構造物の一部を除去することによって、第1下部コンタクト領域181B、第1上部コンタクト領域181UC、及び第1ダミーコンタクト領域181UDが形成される。
第1連結ソース/ドレインコンタクト181のプレ構造物の一部をエッチングを行って、第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDが形成されるので、第1下部コンタクト領域181Bと第1上部コンタクト領域181UCが区分される境界線と、第1下部コンタクト領域181Bと第1ダミーコンタクト領域181UDが区分される境界線がない。
すなわち、第1下部コンタクト領域181Bと第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDとの間に、境界線が見えない。
【0073】
第1連結ソース/ドレインコンタクト181の上面は、第1上部コンタクト領域の上面(181UC_US)及び第1ダミーコンタクト領域の上面(181UD_US)である。
第1上部コンタクト領域の上面(181UC_US)及び第1ダミーコンタクト領域の上面(181UD_US)は、下部層間絶縁膜190の上面と同一平面に置かれる。
第1下部コンタクト領域181Bは、連結部分(181B_CR)と、突出部分(181B_PR)を含む。
第1下部コンタクト領域の連結部分(181B_CR)は、第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDの間に配置される。
第1下部コンタクト領域の突出部分(181B_PR)は、第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDから第2方向D2に突出した部分である。
第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDは、それぞれ第1下部コンタクト領域の連結部分(181B_CR)と第1下部コンタクト領域の突出部分(181B_PR)との間に配置される。
【0074】
第1上部コンタクト領域181UCは、後述するビアプラグ206がランディングされる部分である。
第1連結ソース/ドレインコンタクト181は、第1上部コンタクト領域181UCを介して、配線構造体205と連結される。
配線構造体205は、第1上部コンタクト領域の上面181UC_USと接触する。
第1ダミーコンタクト領域181UDは、ビアプラグ206がランディングされない部分である。
配線構造体205は、第1ダミーコンタクト領域の上面(181UD_US)と接触しない。
後述する第1エッチング停止膜196は、第1ダミーコンタクト領域の上面(181UD_US)全体を連続的に覆う。
第1下部コンタクト領域181Bから第3方向D3に突出した複数のコンタクト領域の内の一部は、第1エッチング停止膜196を貫通したビアプラグ206と接触し、残りはビアプラグ206と接触しない。
【0075】
一例として、図4に示すように、第1ダミーコンタクト領域の上面(181UD_US)の第2方向D2への幅W12は、第1上部コンタクト領域の上面(181UC_US)の第2方向D2への幅W11より大きいか同じである。
他の例として、第1ダミーコンタクト領域の上面(181UD_US)の第2方向D2への幅W12は、第1上部コンタクト領域の上面(181UC_US)の第2方向D2への幅W11より小さくあり得る。
例えば、図4に示すように、第1下部コンタクト領域181Bは、第1ソース/ドレインパターン150と第2ソース/ドレインパターン250との間で、基板100に向かって突出した第1下方突出領域(181_DP)を含む。
他の例として、第1下方突出領域(181_DP)は、ソース/ドレインエッチング停止膜156又はフィールド絶縁膜105と接触し得る。
【0076】
第1下部コンタクト領域181Bは、一つの第1下方突出領域(181_DP)を含む。
第2連結ソース/ドレインコンタクト182は、第2下部コンタクト領域182Bと、第2上部コンタクト領域182UCを含む。
第2下部コンタクト領域182Bは、第3フィン型パターン310及び第4フィン型パターン410と交差する。
第2下部コンタクト領域182Bは、第3ソース/ドレインパターン350及び第4ソース/ドレインパターン450と同時に接続される。
第2上部コンタクト領域182UCは、第2下部コンタクト領域182Bから第3方向D3に突出する。
第2連結ソース/ドレインコンタクト182は、第2下部コンタクト領域182Bから第3方向D3に突出した一つのコンタクト領域を含む。
第2下部コンタクト領域182Bは、第2上部コンタクト領域182UCと直接接続される。
第2下部コンタクト領域182B及び第2上部コンタクト領域182UCは、統合構造を有する。
【0077】
第2連結ソース/ドレインコンタクト182の上面は、第2上部コンタクト領域の上面(182UC_US)である。
第2上部コンタクト領域の上面(182UC_US)は、下部層間絶縁膜190の上面と同一平面に置かれる。
第2上部コンタクト領域182UCは、ビアプラグ206がランディングされる部分である。
第2連結ソース/ドレインコンタクト182は、第2上部コンタクト領域182UCを介して、配線構造体205と接続される。
配線構造体205は、第2上部コンタクト領域の上面(182UC_US)と接触する。
例えば、図6に示すように、第2連結ソース/ドレインコンタクト182は、180度回転した「T」と類似の形状を有する。
第2上部コンタクト領域182UCの位置によって、第2連結ソース/ドレインコンタクト182は、「L」と類似の形状を有することもできる。
【0078】
例えば、図6に示すように、第2下部コンタクト領域182Bは、第3ソース/ドレインパターン350と第4ソース/ドレインパターン450との間で、基板100に向かって突出した第2下方突出領域(182_DP)を含む。
他の例として、第2下方突出領域(182_DP)は、ソース/ドレインエッチング停止膜156又はフィールド絶縁膜105と接触し得る。
第2下部コンタクト領域182Bは、一つの第2下方突出領域(182_DP)を含む。
【0079】
図1の第1及び第2ソース/ドレインコンタクト(171、172)を第2方向D2に切断した断面図は、図15と類似する。
第1ソース/ドレインコンタクト171及び第2ソース/ドレインコンタクト172を第2方向D2に切断した断面図は、それぞれ180度回転した「T」字形又は「L」字形の内の一つであり得る。
【0080】
第1連結ソース/ドレインコンタクト181は、第1ソース/ドレインバリア膜181BM及び第1ソース/ドレインフィリング膜181FMを含む。
第2連結ソース/ドレインコンタクト182は、第2ソース/ドレインバリア膜182BM及び第2ソース/ドレインフィリング膜182FMを含む。
第1ゲートコンタクト176は、第1ゲート電極120上に配置される。
第2ゲートコンタクト177は、第2ゲート電極220上に配置される。
第3ゲートコンタクト178は、第3ゲート電極320上に配置される。
第1ゲートコンタクト176を例に挙げると、第1ゲートコンタクト176は、第1ゲートキャッピングパターン145を貫通して第1ゲート電極120と連結される。
【0081】
第1ゲートコンタクト176は、第1ゲートバリア膜176BM及び第1ゲートフィリング膜176FMを含む。
第2ゲートコンタクト177は、第2ゲートバリア膜177BM及び第2ゲートフィリング膜177FMを含む。
第3ゲートコンタクト178は、第3ゲートバリア膜178BM及び第3ゲートフィリング膜178FMを含む。
平面図の観点で、第1連結ソース/ドレインコンタクト181に最も隣接するゲート電極(120、220、320)と接続されるゲートコンタクト(176、177、178)は、第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDと第1方向D1に重ならない。
図1で第1フィン型パターン110及び第2フィン型パターン210と交差する第1連結ソース/ドレインコンタクト181を例に挙げると、第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDは、第3ゲートコンタクト178と第1方向D1に重ならない。
【0082】
一実施形態による半導体装置で、第1連結ソース/ドレインコンタクト181に最も隣接した第1ゲート電極120と第2ゲート電極220との間のゲート分離構造体160は、第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDと第1方向D1に重ならない。
図1で、第3フィン型パターン310及び第4フィン型パターン410と交差する第1連結ソース/ドレインコンタクト181を例に挙げると、第1上部コンタクト領域181UC及び第1ダミーコンタクト領域181UDは、第1ゲートコンタクト176、第2ゲートコンタクト177、及びゲート分離構造体160と第1方向D1に重ならない。
平面図の観点で、第2連結ソース/ドレインコンタクト182に最も隣接するゲート電極(120、220、320)と接続されるゲートコンタクト(176、177、178)は、第2上部コンタクト領域182UCと第1方向D1に重ならない。
一実施形態による半導体装置で、第2連結ソース/ドレインコンタクト182に最も隣接した第1ゲート電極120と第2ゲート電極220との間のゲート分離構造体160は、第2上部コンタクト領域182UCと第1方向D1に重ならない。
【0083】
ソース/ドレインバリア膜(181BM、182BM)及びゲートバリア膜(176BM、177BM、178BM)は、それぞれ例えば、タンタル(Ta)、タンタル窒化物(TaN)、チタン(Ti)、チタン窒化物(TiN)、チタンシリコン窒化物(TiSiN)、ルテニウム(Ru)、コバルト(Co)、ニッケル(Ni)、ニッケルボロン(NiB)、タングステン(W)、タングステン窒化物(WN)、タングステン炭窒化物(WCN)、ジルコニウム(Zr)、ジルコニウム窒化物(ZrN)、バナジウム(V)、バナジウム窒化物(VN)、ニオブ(Nb)、ニオブ窒化物(NbN)、白金(Pt)、イリジウム(Ir)、ロジウム(Rh)、及び2次元物質(Two-dimensional(2D) material)の内の少なくとも一つを含み得る。
【0084】
一実施形態による半導体装置で、2次元物質は、金属材料及び/又は半導体物質であり得る。
2次元物質(2D material)は、2次元同素体(allotrope)又は2次元化合物(compound)を含み得、例えば、グラフェン(graphene)、モリブデン二硫化物(MoS2)、モリブデンジセレニド(MoSe)、タングステンジセレニド(WSe)、タングステン二硫化物(WS)の内の少なくとも一つを含み得る。
【0085】
ソース/ドレインフィリング膜(181FM、182FM)及びゲートフィリング膜(176FM、177FM、178FM)は、それぞれ例えば、アルミニウム(Al)、タングステン(W)、コバルト(Co)、ルテニウム(Ru)、銅(Cu)、銀(Ag)、金(Au)、マンガン(Mn)、及びモリブデン(Mo)の内の少なくとも一つを含み得る。
【0086】
第1エッチング停止膜196及び第1上部層間絶縁膜191は、第1及び第2連結ソース/ドレインコンタクト(181、182)上に順次配置される。
第1エッチング停止膜196及び第1上部層間絶縁膜191は、下部層間絶縁膜190上に配置される。
第1エッチング停止膜196は、第1上部層間絶縁膜191に対してエッチング選択比を有する物質を含む。
第1エッチング停止膜196は、例えば、シリコン窒化物(SiN)、シリコン酸窒化物(SiON)、シリコン酸炭窒化物(SiOCN)、シリコンホウ素窒化物(SiBN)、シリコン酸ホウ素窒化物(SiOBN)、シリコン酸炭化物(SiOC)、アルミニウム酸化物(AlO)、アルミニウム窒化物(AlN)及びアルミニウム酸炭化物(AlOC)、及びこれらの組み合わせの内の少なくとも一つを含み得る。
図示とは異なり、第1エッチング停止膜196が形成されなくてもよい。
第1上部層間絶縁膜191は、例えば、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、及び低誘電率物質の内の少なくとも一つを含み得る。
【0087】
ビアプラグ206は、第1エッチング停止膜196及び第1上部層間絶縁膜191内に配置される。
ビアプラグ206は、第1エッチング停止膜196及び第1上部層間絶縁膜191を貫通して第1及び第2連結ソース/ドレインコンタクト(181、182)と、第1及び第2ソース/ドレインコンタクト(171、172)と連結される。
ビアプラグ206は、第1上部コンタクト領域の上面(181UC_US)及び第2上部コンタクト領域の上面(182UC_US)と接触する。
しかし、ビアプラグ206は、第1ダミーコンタクト領域の上面(181UD_US)とは接触しない。
ビアプラグ206は、第1エッチング停止膜196及び第1上部層間絶縁膜191を貫通して、ゲートコンタクト(176、177、178)と連結される。
ビアプラグ206は、単一膜構造を有する。
ビアプラグ206は、単一膜で形成された構造を有する。
すなわち、ビアプラグ206は、単一導電膜構造を有する。
ビアプラグ206は、例えば、アルミニウム(Al)、タングステン(W)、コバルト(Co)、ルテニウム(Ru)、銀(Ag)、金(Au)、マンガン(Mn)、及びモリブデン(Mo)の内の一つを含み得る。
【0088】
ソース/ドレインコンタクト(171、172、181、182)と接続されるビアプラグ206は、ソース/ドレインビアプラグである。
ゲートコンタクト(176、177、178)と接続されるビアプラグ206は、ゲートビアプラグである。
例えば、ソース/ドレインビアプラグとゲートビアプラグの内の一つは、単一膜構造を有して、ソース/ドレインビアプラグとゲートビアプラグの内の他の一つは、ゲートコンタクト(176、177、178)のような多重膜構造(例えば、バリア膜及びフィリング膜の組み合わせ)を有する。
他の例として、ビアプラグ206は、多重膜構造を有することができる。
【0089】
図9で、ビアプラグの底面206BSは、第2方向D2に第1ビア幅W22を有する。
第2上部コンタクト領域の上面(182UC_US)の第2方向D2への幅W21は、第1ビア幅W22と同じであるか大きい。
また、第2上部コンタクト領域の上面(182UC_US)の第2方向D2への幅W21は、第1ビア幅W22の1.2倍より小さいか同じである。
例えば、図5及び図6に示すように、第2エッチング停止膜197及び第2上部層間絶縁膜192は、第1上部層間絶縁膜191上に順次配置される。
他の例として、第2エッチング停止膜197が形成されなくてもよい。
第2エッチング停止膜197及び第2上部層間絶縁膜192の物質に関する説明は、第1エッチング停止膜196及び第1上部層間絶縁膜191と同一である。
【0090】
配線ライン207は、第2上部層間絶縁膜192及び第2エッチング停止膜197内に配置される。
配線ライン207は、ビアプラグ206と連結される。
配線ライン207の少なくとも一部は、第1方向D1に長く延長される。
配線ライン207は、配線バリア膜207aと、配線フィリング膜207bを含む。
配線バリア膜207aは、例えば、タンタル(Ta)、タンタル窒化物(TaN)、チタン(Ti)、チタン窒化物(TiN)、チタンシリコン窒化物(TiSiN)、ルテニウム(Ru)、コバルト(Co)、ニッケル(Ni)、ニッケルボロン(NiB)、タングステン(W)、タングステン窒化物(WN)、タングステン炭窒化物(WCN)、ジルコニウム(Zr)、ジルコニウム窒化物(ZrN)、バナジウム(V)、バナジウム窒化物(VN)、ニオブ(Nb)、ニオブ窒化物(NbN)、白金(Pt)、イリジウム(Ir)、ロジウム(Rh)、及び2次元物質(Two-dimensional(2D) material)の内の少なくとも一つを含み得る。
配線フィリング膜207bは、それぞれ例えば、アルミニウム(Al)、銅(Cu)、タングステン(W)、コバルト(Co)、ルテニウム(Ru)、銀(Ag)、金(Au)、マンガン(Mn)、及びモリブデン(Mo)の内の少なくとも一つを含み得る。
【0091】
配線構造体205は、ビアプラグ206と、配線ライン207を含む。
配線構造体205は、ソース/ドレインコンタクト(171、172、181、182)及びゲートコンタクト(176、177、178)上に配置される。
配線構造体205は、ソース/ドレインコンタクト(171、172、181、182)と接続される。
配線構造体205は、ゲートコンタクト(176、177、178)と接続される。
図示とは異なり、配線ライン207と、ビアプラグ206は、統合構造(integral structure)を有する。
このような場合、配線ライン207と、ビアプラグ206の間の境界は、区分されなくてもよく、例えば、見えなくてもよい。
【0092】
図10図12は、本発明の他の実施形態による半導体装置に関する図である。
説明の便宜上、図1図9を用いて説明した内容と異なる点を中心に説明する。
参考までに、図10は、本発明の実施形態による半導体装置の概略的なレイアウト図であり、図11及び図12は、図10のC-C線及びD-D線に沿って切断した断面図である。
図10図12を参照すると、本発明の他の実施形態による半導体装置は、第1素子分離構造体165と最も隣接する第3連結ソース/ドレインコンタクト183を含む。
【0093】
第3連結ソース/ドレインコンタクト183は、第1素子分離構造体165と、ゲート電極(120、220、320)との間に配置される。
第3連結ソース/ドレインコンタクト183の一側に第1素子分離構造体165が配置され、第3連結ソース/ドレインコンタクト183の他側にゲート電極(120、220、320)が配置される。
第3連結ソース/ドレインコンタクト183は、第1素子分離構造体165に最も隣接する連結ソース/ドレインコンタクトである。
第1素子分離構造体165は、第1方向D1に隣接した第3連結ソース/ドレインコンタクト183の間に配置される。
【0094】
素子分離構造体165の両側に第1連結ソース/ドレインコンタクト(図1の符号181)の代わりに第3連結ソース/ドレインコンタクト183が配置されてもよい。
第3連結ソース/ドレインコンタクト183は、第3下部コンタクト領域183Bと、第3上部コンタクト領域183UCを含む。
第3下部コンタクト領域183Bは、第1フィン型パターン110及び第2フィン型パターン210と交差する。
第3下部コンタクト領域183Bは、第1ソース/ドレインパターン150及び第2ソース/ドレインパターン250と同時に連結される。
第3下部コンタクト領域183Bは、第3フィン型パターン310及び第4フィン型パターン410と交差する。
第3下部コンタクト領域183Bは、第3ソース/ドレインパターン350及び第4ソース/ドレインパターン450と同時に連結される。
【0095】
第3上部コンタクト領域183UCは、第3下部コンタクト領域183Bから第3方向D3に突出する。
第3連結ソース/ドレインコンタクト183は、第3下部コンタクト領域183Bから第3方向D3に突出した一つのコンタクト領域を含む。
第3下部コンタクト領域183B及び第3上部コンタクト領域183UCは、統合構造を有する。
第3連結ソース/ドレインコンタクト183の上面は、第3上部コンタクト領域の上面183(UC_US)である。
第3上部コンタクト領域の上面(183UC_US)は、下部層間絶縁膜190の上面と同一平面に置かれる。
第3下部コンタクト領域183Bは、突出部分(183B_PR)を含む。
第3下部コンタクト領域の突出部分(183B_PR)は、第3上部コンタクト領域183UCから第2方向D2に突出した部分である。
第3上部コンタクト領域183UCは、第3下部コンタクト領域の突出部分(183B_PR)の間に配置される。
【0096】
第3上部コンタクト領域183UCは、ビアプラグ206がランディングされる部分である。
第3連結ソース/ドレインコンタクト183は、第3上部コンタクト領域183UCを介して、配線構造体205と連結される。
配線構造体205は、第3上部コンタクト領域の上面(183UC_US)と接触する。
図11で、第3下部コンタクト領域183Bは、第1ソース/ドレインパターン150と第2ソース/ドレインパターン250との間で、基板100に向かって突出した第3下方突出領域(183_DP)を含む。
第3連結ソース/ドレインコンタクト183は、第3ソース/ドレインバリア膜183BM及び第3ソース/ドレインフィリング膜183FMを含む。
【0097】
平面図の観点で、第3連結ソース/ドレインコンタクト183に最も隣接するゲート電極(120、220、320)と接続されるゲートコンタクト(176、177、178)は、第3上部コンタクト領域183UCと第1方向D1に重ならない。
一実施形態による半導体装置で、第3連結ソース/ドレインコンタクト183に最も隣接した第1ゲート電極120と第2ゲート電極220との間のゲート分離構造体160は、第3上部コンタクト領域183UCと第1方向D1に重ならない。
ビアプラグ206は、第1エッチング停止膜196及び第1上部層間絶縁膜191を貫通して第3連結ソース/ドレインコンタクト183と連結される。
ビアプラグ206は、第3上部コンタクト領域の上面(183UC_US)と接触する。
【0098】
図11で、ビアプラグの底面206BSは、第2方向D2に第2ビア幅W32を有する。
第3上部コンタクト領域の上面(183UC_US)の第2方向D2への幅W31は、第2ビア幅W32の1.5倍より大きいか同じである。
第2ビア幅W32は、図9の第1ビア幅W22と同一である。
第3上部コンタクト領域の上面(183UC_US)の第2方向D2への幅W31は、第3下部コンタクト領域183Bの第2方向D2への幅より小さい。
第3ソース/ドレインパターン350及び第4ソース/ドレインパターン450と接続される第3連結ソース/ドレインコンタクト183で、第3上部コンタクト領域の上面(183UC_US)の第2方向D2への幅は、第2ビア幅(図11のW32)の1.5倍より大きいか同じである。
【0099】
図13は、本発明の他の実施形態による半導体装置の概略的なレイアウト図である。
説明の便宜上、図1図12を用いて説明した内容と異なる点を中心に説明する。
図13を参照すると、本発明の他の実施形態による半導体装置で、第1素子分離構造体165は、第1連結ソース/ドレインコンタクト181及び第3連結ソース/ドレインコンタクト183の間に配置される。
第1素子分離構造体165の一側に配置された第1連結ソース/ドレインコンタクト181は、第1ダミーコンタクト領域181UDを含む。
しかし、第1素子分離構造体165の他側に配置された第3連結ソース/ドレインコンタクト183は、ダミーコンタクト領域を含まない。
【0100】
図14及び図15は、本発明の他の実施形態による半導体装置に関する図である。
説明の便宜上、図1図9を用いて説明した内容と異なる点を中心に説明する。
参考までに、図14は、本発明の他の実施形態による半導体装置の概略的なレイアウト図であり、図15は、図14のD-D線に沿って切断した断面図である。
【0101】
図14及び図15を参照すると、本発明の他の実施形態による半導体装置で、第1素子分離構造体165は、第1連結ソース/ドレインコンタクト181と第1ソース/ドレインコンタクト171との間と、第1連結ソース/ドレインコンタクト181と第2ソース/ドレインコンタクト172との間に配置される。
第1ソース/ドレインコンタクト171及び第2ソース/ドレインコンタクト172は、第1素子分離構造体165に最も隣接して配置される。
第1連結ソース/ドレインコンタクト181は、第1素子分離構造体165の一側に配置される。
第1ソース/ドレインコンタクト171及び第2ソース/ドレインコンタクト172は、第1素子分離構造体165の他側に配置される。
【0102】
第1ソース/ドレインコンタクト171は、第1単一下部コンタクト領域171Bと、第1単一上部コンタクト領域171UCを含む。
第2ソース/ドレインコンタクト172は、第2単一下部コンタクト領域172Bと、第2単一上部コンタクト領域172UCを含む。
第1ソース/ドレインコンタクト171及び第2ソース/ドレインコンタクト172は、単一下部コンタクト領域(171B、172B)から第3方向D3に突出した一つのコンタクト領域を含む。
【0103】
第1単一下部コンタクト領域171Bは、第3ソース/ドレインパターン350と接続されるが、第4ソース/ドレインパターン450とは連結されない。
第2単一下部コンタクト領域172Bは、第4ソース/ドレインパターン450と接続されるが、第3ソース/ドレインパターン350とは連結されない。
第1単一上部コンタクト領域171UCは、第1単一下部コンタクト領域171Bから第3方向D3に突出する。
第2単一上部コンタクト領域172UCは、第2単一下部コンタクト領域172Bから第3方向D3に突出する。
第1ソース/ドレインコンタクト171は、第1単一ソース/ドレインバリア膜171BM及び第1単一ソース/ドレインフィリング膜171FMを含む。
第2ソース/ドレインコンタクト172は、第2単一ソース/ドレインバリア膜172BM及び第2単一ソース/ドレインフィリング膜172FMを含む。
【0104】
平面図の観点で、第1素子分離構造体165に最も隣接するゲート電極(120、220、320)と接続されるゲートコンタクト(176、177、178)は、第1単一上部コンタクト領域171UC及び第2単一上部コンタクト領域172UCと第1方向D1に重ならない。
ビアプラグ206は、第1ソース/ドレインコンタクト171及び第2ソース/ドレインコンタクト172と接続される。
【0105】
図16及び図17は、本発明の他の実施形態による半導体装置に関する図である。
説明の便宜上、図1図9を用いて説明した内容と異なる点を中心に説明する。
参考までに、図16は、本発明の他の実施形態による半導体装置の概略的なレイアウト図であり、図17は、図16のD-D線に沿って切断した断面図である。
図16及び図17を参照すると、本発明の他の実施形態による半導体装置で、第1素子分離構造体165は、第1連結ソース/ドレインコンタクト181と第2連結ソース/ドレインコンタクト182との間に配置される。
第2連結ソース/ドレインコンタクト182は、第1素子分離構造体165に最も隣接して配置される。
第1連結ソース/ドレインコンタクト181は、第1素子分離構造体165の一側に配置される。
第2連結ソース/ドレインコンタクト182は、第1素子分離構造体165の他側に最も隣接して配置される。
【0106】
図18及び図19は、本発明の他の実施形態による半導体装置に関する図である。
説明の便宜上、図1図9を用いて説明した内容と異なる点を中心に説明する。
参考までに、図18は、本発明の他の実施形態による半導体装置の概略的なレイアウト図であり、図19は、図18のD-D線に沿って切断した断面図である。
図18及び図19を参照すると、本発明の他の実施形態による半導体装置で、第1素子分離構造体165は、第1連結ソース/ドレインコンタクト181と第4連結ソース/ドレインコンタクト184との間に配置される。
【0107】
第4連結ソース/ドレインコンタクト184は、第4下部コンタクト領域184Bと、複数の第4上部コンタクト領域184UCを含む。
第4下部コンタクト領域184Bは、第3フィン型パターン310及び第4フィン型パターン410と交差する。
第4下部コンタクト領域184Bは、第3ソース/ドレインパターン350及び第4ソース/ドレインパターン450と同時に接続される。
複数の第4上部コンタクト領域184UCは、第4下部コンタクト領域184Bから第3方向D3に突出する。
複数の第4上部コンタクト領域184UCは、第2方向D2に離隔する。
それぞれの第4上部コンタクト領域184UCは、ビアプラグ206がランディングされる部分である。
【0108】
第4連結ソース/ドレインコンタクト184は、それぞれの第4上部コンタクト領域184UCを介して配線構造体205と接続される。
配線構造体205は、それぞれの第4上部コンタクト領域の上面(184UC_US)と接触する。
複数の第4上部コンタクト領域184UCは、第2方向D2に離隔した第1サブコンタクト領域及び第2サブコンタクト領域を含む。
第1サブコンタクト領域及び第2サブコンタクト領域は、それぞれビアプラグ206と接触する。
それぞれの第1サブコンタクト領域の上面及び第2サブコンタクト領域の上面は、配線構造体205と接触する。
例えば、第4連結ソース/ドレインコンタクト184は、第1素子分離構造体165に最も隣接する連結ソース/ドレインコンタクトである。
第4連結ソース/ドレインコンタクト184は、第4ソース/ドレインバリア膜184BM及び第4ソース/ドレインフィリング膜184FMを含む。
【0109】
図20は、本発明の他の実施形態による半導体装置の概略的なレイアウト図である。
図21図25は、それぞれ本発明の他の実施形態による半導体装置に関する図である。
説明の便宜上、図1図9を用いて説明した内容と異なる点を中心に説明する。
参考までに図21図24は、図1のC-C線に沿って切断した断面図であり、図25は、図1のG-G線に沿って切断した断面図である。
【0110】
図20を参照すると、本発明の他の実施形態による半導体装置で、第1方向に隣接するゲート電極(120、220、320)の間に第4連結ソース/ドレインコンタクト184が配置される。
例えば、第4連結ソース/ドレインコンタクト184は、素子分離構造体(165、166)と最も隣接した連結ソース/ドレインコンタクトではなくてもよい。
第4連結ソース/ドレインコンタクト184の構造に関する説明は、図18及び図19を用いて説明した内容と同一である。
【0111】
図21を参照すると、本発明の他の実施形態による半導体装置で、第1下部コンタクト領域181Bは、第1ソース/ドレインパターン150と第2ソース/ドレインパターン250との間で、基板100に向かって突出した複数の第1下方突出領域(181_DP)を含む。
例えば、第1下部コンタクト領域181Bは、2個の第1下方突出領域(181_DP)を含む。
図示とは異なり、複数の第1下方突出領域(181_DP)の少なくとも一つは、ソース/ドレインエッチング停止膜156又はフィールド絶縁膜105と接触し得る。
また、図示とは異なり、フィールド絶縁膜105の一部は、2方向D2に隣接した第1下方突出領域(181_DP)の間に突出し得る。
図に示していないが、第2下部コンタクト領域(図6の182B)も複数の下方突出領域を含むことができる。
【0112】
図22を参照すると、本発明の他の実施形態による半導体装置で、第1下部コンタクト領域181Bは、一つの第1下方突出領域(181_DP)と、一つの第1上方湾入領域(181_UP)を含む。
下部層間絶縁膜190の一部は、第1下部コンタクト領域181B内に湾入する。
第1上方湾入領域(181_UP)で、下部層間絶縁膜190は、第1下部コンタクト領域181B内に湾入する。
第1下方突出領域(181_DP)で、第1下部コンタクト領域181Bの第3方向D3への厚さは、第1ソース/ドレインパターン150から遠くなるにつれて増加してから減少する。
第1上方湾入領域(181_UP)で、第1下部コンタクト領域181Bの第3方向D3への厚さは、減少してから増加する。
【0113】
図23を参照すると、本発明の他の実施形態による半導体装置で、第1下部コンタクト領域181Bの底面は、第1ソース/ドレインパターン150と第2ソース/ドレインパターン250との間で平らである。
すなわち、第1下部コンタクト領域181Bは、第1下方突出領域(図4の符号(181_DP))を含まない。
【0114】
図24を参照すると、本発明の他の実施形態による半導体装置で、フィールド領域FXは、ダミーフィンパターンDFPにより定義される。
第1活性領域RX1及び第2活性領域RX2は、ダミーフィンパターンDFPにより定義される。
別の言葉で言えば、ダミーフィンパターンDFPの間に、第1活性領域RX1及び第2活性領域RX2が定義される。
ダミーフィンパターンDFPの上面は、フィールド絶縁膜105により全体的に覆われている。
ダミーフィンパターンDFPの上面は、フィールド絶縁膜105の上面より低い。
ダミーフィンパターンDFPは、例えば、第1フィン型パターン110及び/又は第2フィン型パターン210と同じ物質を含む。
【0115】
図25を参照すると、本発明の他の実施形態による半導体装置で、第1ゲート絶縁膜130は、第2方向D2に対向する第1ゲート電極120の側壁及びゲート分離構造体160の側壁に沿って延長されない。
第2ゲート絶縁膜230は、第2方向D2に対向する第2ゲート電極220の側壁及びゲート分離構造体160の側壁に沿って延長されない。
このような場合、第1連結ソース/ドレインコンタクト181に最も隣接した第1ゲート電極120及び第2ゲート電極220の間のゲート分離構造体160は、第1上部コンタクト領域(図1の符号(181UC))及び第1ダミーコンタクト領域(図1の符号(181UD))と第1方向D1に重なる。
また、第2連結ソース/ドレインコンタクト(図1の符号(182))に最も隣接した第1ゲート電極120及び第2ゲート電極220の間のゲート分離構造体160は、第2上部コンタクト領域(図1の符号(182UC))と第1方向D1に重なる。
【0116】
図26図30は、本発明の他の実施形態による半導体装置に関する図である。
参考までに、図26は、本発明の他の実施形態による半導体装置の概略的なレイアウト図であり、図27及び図28は、図26のA-A線に沿って切断した断面図であり、図29は、図26のC-C線に沿って切断した断面図であり、図30は、図26のF-F線に沿って切断した断面図である。
説明の便宜上、図1図9を用いて説明した内容と異なる点を中心に説明する。
【0117】
図26図30を参照すると、本発明の他の実施形態による半導体装置は、第1フィン型パターン110と第3方向D3に離隔した第1シートパターンNS1と、第2フィン型パターン210と第3方向D3に離隔した第2シートパターンNS2と、第3フィン型パターン310と第3方向D3に離隔した第3シートパターンNS3をさらに含む。
図に示していないが、それぞれの第4~図6フィン型パターン(410、510、610)上に、シートパターンが配置される。
【0118】
第1活性領域RX1及び第2活性領域RX2は、第1フィン型パターン110及び第2フィン型パターン210により区分される。
また、第1活性領域RX1及び第2活性領域RX2は、第3フィン型パターン310及び第4フィン型パターン410により区分される。
第1シートパターンNS1は、第1フィン型パターン110上に、第1フィン型パターン110と離隔して配置される。
第1シートパターンNS1は、複数のシートパターンを含む。
第2シートパターンNS2は、第2フィン型パターン210上に、第2フィン型パターン210と離隔して配置される。
第2シートパターンNS2は、複数のシートパターンを含む。
第3シートパターンNS3は、第3フィン型パターン310上に、第3フィン型パターン310と離隔して配置される。
【0119】
第1シートパターンNS1、第2シートパターンNS2、及び第3シートパターンNS3は、それぞれ3個である場合を図示したが、これは説明の便宜のためだけである。
第1ゲート絶縁膜130は、第3シートパターンNS1の周囲を囲む。
第3ゲート絶縁膜330は、第1シートパターンNS1の周囲及び第2シートパターンNS2の周囲を囲む。
第1ゲート電極120は、第3フィン型パターン310上に配置される。
第1ゲート電極120は、第3フィン型パターン310と交差する。
第1ゲート電極120は、第3シートパターンNS3を囲む。
第3ゲート電極320は、第1フィン型パターン110及び第2フィン型パターン210上に配置される。
第3ゲート電極320は、第1フィン型パターン110及び第2フィン型パターン210と交差する。
第3ゲート電極320は、第1シートパターンNS1及び第2シートパターンNS2を囲む。
【0120】
図27で、第1ゲートスペーサ140は、第3フィン型パターン310と第3シートパターンNS3との間と、隣接する第3シートパターンNS3の間に配置されない。
また、第3ゲートスペーサ340は、第1フィン型パターン110と第1シートパターンNS1との間と、隣接する第1シートパターンNS1の間に配置されない。
【0121】
図28で、第1ゲートスペーサ140は、第3フィン型パターン310と第3シートパターンNS3との間と、隣接する第3シートパターンNS3の間に配置される。
第3ゲートスペーサ340は、第1フィン型パターン110と第1シートパターンNS1との間と、隣接する第1シートパターンNS1の間に配置される。
第2フィン型パターン210を沿って切断された断面図は、図29及び図30の一つと類似する。
第1ソース/ドレインパターン150は、第1方向D1に隣接する第1シートパターンNS1と連結される。
第3ソース/ドレインパターン350は、第1方向D1に隣接する第3シートパターンNS3と連結される。
図に示していないが、第2ソース/ドレインパターン250は、第1方向D1に隣接する第2シートパターンNS2と連結される。
【0122】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0123】
100 基板
105 フィールド絶縁膜
110、210、310、410、510、610 第1~第6フィン型パターン
120、220、320 第1~第3ゲート電極
140、240、340 第1~第3ゲートスペーサ
145、245、345 第1~第3ゲートキャッピングパターン
150 第1ソース/ドレインパターン
155、255、355 第1~第3シリサイド膜
156 ソース/ドレインエッチング停止膜
160 ゲート分離構造体
165、166 第1及び第2素子分離構造体
171 第1ソース/ドレインコンタクト
172 第2ソース/ドレインコンタクト
176、177、178 第1~第3ゲートコンタクト
181、182 第1及び第2連結ソース/ドレインコンタクト
190、191、192 (第1上部~第3上部)層間絶縁膜
197 第2エッチング停止膜
205 配線構造体
206 ビアプラグ
207 配線ライン
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25
図26
図27
図28
図29
図30