特開 2023-165483 電源制御装置および電源制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023165483

(43)【公開日】2023-11-16

(54)【発明の名称】電源制御装置および電源制御方法

(51)【国際特許分類】

   H02J 1/00 20060101AFI20231109BHJP

   H02H 3/087 20060101ALI20231109BHJP

   H02H 7/18 20060101ALI20231109BHJP

【ＦＩ】

H02J1/00 309R

H02J1/00 306K

H02J1/00 304H

H02H3/087

H02H7/18

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022076521

(22)【出願日】2022-05-06

(71)【出願人】

【識別番号】000237592

【氏名又は名称】株式会社デンソーテン

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】▲高▼野 惇也

(72)【発明者】

【氏名】植竹 行成

【テーマコード（参考）】

5G004

5G053

5G165

【Ｆターム（参考）】

5G004AA04

5G004AB03

5G004CA03

5G004EA01

5G053AA05

5G053BA01

5G053EB08

5G053EC03

5G053FA05

5G165BB05

5G165CA04

5G165EA02

5G165EA04

5G165GA04

5G165GA09

5G165KA09

5G165MA08

5G165MA10

5G165NA05

(57)【要約】

【課題】第１電源の失陥が解消した場合に、スイッチに悪影響を与えることなく、第２負荷への給電の瞬断を防止できる電源制御装置および電源制御方法を提供する。
【解決手段】実施形態に係る電源制御装置は、系統間スイッチと、電池用スイッチと、制御部とを備える。系統間スイッチおよび電池用スイッチは、寄生ダイオードの向きが互いに逆向きとなる直列に接続された１対のＦＥＴを含む。制御部は、第１電源の失陥を検出すると第２電源から第２負荷へ給電し、第１電源の失陥が解消すると、復帰制御を行う。制御部は、復帰制御を行う場合に、第２電源から寄生ダイオードを介して第２負荷に電流が流れるように、電池用スイッチのＦＥＴを制御し、その後、第１電源から寄生ダイオードを介して第２負荷に電流が流れるように、系統間スイッチのＦＥＴ制御し、その後、電池用スイッチをオフした後、系統間スイッチをオンする。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１電源の電力を第１負荷に供給する第１系統と、第２電源の電力を第２負荷に供給する第２系統とを導通および遮断する系統間スイッチと、
前記第２電源と、前記第２系統とを導通および遮断する電池用スイッチと、
前記第１電源の失陥を検出すると、前記系統間スイッチを遮断し、前記電池用スイッチを導通して前記第２電源の電力を前記第２負荷に供給するフェイルセーフ制御を行い、前記第１電源の失陥が解消すると前記系統間スイッチを導通し、前記電池用スイッチを遮断する復帰制御を行う制御部とを備え、
前記系統間スイッチおよび前記電池用スイッチは、寄生ダイオードの向きが互いに逆向きとなる１対のＦＥＴ（Field Effect Transistor）が直列に接続された回路を含み、
前記制御部は、前記復帰制御を行う場合に、前記第２電源から前記寄生ダイオードを介して前記第２負荷に電流が流れるように、前記電池用スイッチの一方の前記ＦＥＴをオフし、他方の前記ＦＥＴをオンし、その後、前記第１電源から前記寄生ダイオードを介して前記第２負荷に電流が流れるように、前記系統間スイッチの一方の前記ＦＥＴをオフし、他方の前記ＦＥＴをオンし、その後、前記電池用スイッチの両方の前記ＦＥＴをオフした後、前記系統間スイッチの両方の前記ＦＥＴをオンする、
電源制御装置。

【請求項2】

前記系統間スイッチは、
寄生ダイオードのアノードが前記第２系統側になる第１の前記ＦＥＴと、寄生ダイオードのアノードが前記第１系統側になる第２の前記ＦＥＴとが直列に接続された回路を含み、
前記電池用スイッチは、
寄生ダイオードのアノードが前記第２電源側になる第３の前記ＦＥＴと、寄生ダイオードのアノードが前記第２負荷側になる第４の前記ＦＥＴとが直列に接続された回路を含み、
前記制御部は、
前記復帰制御を行う場合に、前記第３のＦＥＴをオフし、その後、前記第１のＦＥＴをオンし、その後、前記第４のＦＥＴをオフし、その後、前記第２のＦＥＴをオンする、
請求項１に記載の電源制御装置。

【請求項3】

前記電池用スイッチをオフする速度を制御するスイッチング制御回路を備える、
請求項２に記載の電源制御装置。

【請求項4】

前記スイッチング制御回路は、
前記第２系統に流れる電流を検出する電流検出回路と、
前記電流検出回路の検出結果を積分する積分回路と、
前記積分回路の積分結果に応じたスイッチング速度で前記電池用スイッチをオフする駆動回路とを含む、
請求項３に記載の電源制御装置。

【請求項5】

前記制御部は、
前記復帰制御を行う場合に、前記第３のＦＥＴをオフし、その後、前記第１のＦＥＴをオンし、その後、前記スイッチング制御回路の動作を開始させ、前記積分回路の積分結果に応じたスイッチング速度で前記第４のＦＥＴをオフした後、前記第２のＦＥＴをオンする、
請求項４に記載の電源制御装置。

【請求項6】

寄生ダイオードの向きが互いに逆向きとなる１対のＦＥＴが直列に接続された回路を含み、第１電源の電力を第１負荷に供給する第１系統と、第２電源の電力を第２負荷に供給する第２系統とを導通および遮断する系統間スイッチと、
寄生ダイオードの向きが互いに逆向きとなる１対のＦＥＴが直列に接続された回路を含み、前記第２電源と、前記第２系統とを導通および遮断する電池用スイッチと、
前記第１電源の失陥を検出すると、前記系統間スイッチを遮断し、前記電池用スイッチを導通して前記第２電源の電力を前記第２負荷に供給するフェイルセーフ制御を行い、前記第１電源の失陥が解消すると前記系統間スイッチを導通し、前記電池用スイッチを遮断する復帰制御を行う制御部とを備える電源制御装置の前記制御部が、
前記復帰制御を行う場合に、前記第２電源から前記寄生ダイオードを介して前記第２負荷に電流が流れるように、前記電池用スイッチの一方の前記ＦＥＴをオフし、他方の前記ＦＥＴをオンし、その後、前記第１電源から前記寄生ダイオードを介して前記第２負荷に電流が流れるように、前記系統間スイッチの一方の前記ＦＥＴをオフし、他方の前記ＦＥＴをオンし、その後、前記電池用スイッチの両方の前記ＦＥＴをオフした後、前記系統間スイッチの両方の前記ＦＥＴをオンする、
電源制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

開示の実施形態は、電源制御装置および電源制御方法に関する。

【背景技術】

【0002】

第１電源から第１負荷に給電する第１系統と第２電源から第２負荷に給電する第２系統とを導通および遮断する系統間スイッチと、第２電源と第２系統とを導通および遮断する電池用スイッチと、制御部とを備える電源制御装置がある（例えば、特許文献１参照）。

【0003】

制御部は、第１電源の失陥を検出すると、系統間スイッチを遮断し、電池用スイッチを導通して第２電源の電力を第２負荷に供給するフェイルセーフ制御を行い、第１電源の失陥が解消すると系統間スイッチを導通し、電池用スイッチを遮断する復帰制御を行う。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－０４０７５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

電源制御装置は、第１電源の失陥が解消した場合に、電池用スイッチを遮断した後に、系統間スイッチを導通すると、電池用スイッチの遮断から系統間スイッチの導通までの間、第２負荷への給電が瞬断される。

【0006】

このため、電源制御装置は、第１電源の失陥が解消した場合に、系統間スイッチを導通した後に、電池用スイッチをオフすれば、給電の瞬断を防止できるが、第１電源および第２電源間の電位差が大きい場合、大電流が流れてスイッチに悪影響を与える。

【0007】

実施形態の一態様は、上記に鑑みてなされたものであって、第１電源の失陥が解消した場合に、スイッチに悪影響を与えることなく、第２負荷への給電が瞬断することを防止することができる電源制御装置および電源制御方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

実施形態の一態様に係る電源制御装置は、系統間スイッチと、電池用スイッチと、制御部とを備える。系統間スイッチは、第１電源の電力を第１負荷に供給する第１系統と、第２電源の電力を第２負荷に供給する第２系統とを導通および遮断する。電池用スイッチは、前記第２電源と、前記第２系統とを導通および遮断する。制御部は、前記第１電源の失陥を検出すると、前記系統間スイッチを遮断し、前記電池用スイッチを導通して前記第２電源の電力を前記第２負荷に供給するフェイルセーフ制御を行い、前記第１電源の失陥が解消すると前記系統間スイッチを導通し、前記電池用スイッチを遮断する復帰制御を行う。前記系統間スイッチおよび前記電池用スイッチは、寄生ダイオードの向きが互いに逆向きとなる１対のＦＥＴ（Field Effect Transistor）が直列に接続された回路を含む。前記制御部は、前記復帰制御を行う場合に、前記第２電源から前記寄生ダイオードを介して前記第２負荷に電流が流れるように、前記電池用スイッチの一方の前記ＦＥＴをオフし、他方の前記ＦＥＴをオンし、その後、前記第１電源から前記寄生ダイオードを介して前記第２負荷に電流が流れるように、前記系統間スイッチの一方の前記ＦＥＴをオフし、他方の前記ＦＥＴをオンし、その後、前記電池用スイッチの両方の前記ＦＥＴをオフした後、前記系統間スイッチの両方の前記ＦＥＴをオンする。

【発明の効果】

【0009】

実施形態の一態様に係る電源制御装置および電源制御方法は、第１電源の失陥が解消した場合に、スイッチに悪影響を与えることなく、第２負荷への給電が瞬断することを防止することができるという効果を奏する。

【図面の簡単な説明】

【0010】

【図1】図１は、実施形態に係る電源制御装置の構成例を示す説明図である。

【図2】図２は、実施形態に係る電源制御装置の動作例を示す説明図である。

【図3】図３は、実施形態に係る電源制御装置の動作例を示す説明図である。

【図4】図４は、実施形態に係る電源制御装置の動作例を示す説明図である。

【図5】図５は、実施形態に係る電源制御装置の動作例を示す説明図である。

【図6】図６は、実施形態に係る電源制御装置の動作例を示す説明図である。

【図7】図７は、実施形態に係る電源制御装置の制御部が実行する処理の一例を示すフローチャートである。

【図8】図８は、実施形態の変形例に係る電源制御装置の構成例を示す説明図である。

【図9】図９は、実施形態の変形例に係る電源制御装置の復帰制御中における状態を示すタイミングチャートである。

【発明を実施するための形態】

【0011】

以下、添付図面を参照して、電源制御装置および電源制御方法の実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。以下では、自動運転機能を備える車両に搭載されて負荷へ電力を供給する電源装置を例に挙げて説明するが、実施形態に係る電源装置は、自動運転機能を備えていない車両に搭載されてもよい。

【0012】

［１．電源制御装置の構成］
まず、図１を参照して、実施形態に係る電源制御装置１の構成例について説明する。図１は、実施形態に係る電源制御装置１の構成例を示す説明図である。図１に示すように、電源制御装置１は、第１電源１０と、第１負荷１０１と、第２負荷１０２とに接続される。

【0013】

第１負荷１０１は、自動運転用の負荷を含む。例えば、第１負荷１０１は、自動運転中に動作するステアリングモータ、電動ブレーキ装置、およびレーダ等を含む。また、第１負荷１０１は、ディスプレイ、エアコン、オーディオ、ビデオ、各種ライト等の一般負荷も含む。

【0014】

第２負荷１０２は、自動運転用の負荷を含む。例えば、第１負荷１０１は、自動運転中に動作するステアリングモータ、電動ブレーキ装置、および車載カメラ等を含む。以下では、自動運転用の負荷のうち、レーダが第２負荷１０２には含まれずに第１負荷１０１に含まれ、車載カメラが第１負荷１０１には含まれずに第２負荷１０２に含まれる場合を例に挙げて説明する。

【0015】

第１電源１０は、電源失陥がない通常時に第１負荷１０１および第２負荷１０２に電力を供給する主電源である。第１電源１０は、例えば、車両に搭載される鉛バッテリである。なお、第１電源１０は、鉛バッテリ以外の任意の二次電池であってもよい。

【0016】

電源制御装置１は、第１系統１１０と第２系統１２０とを接続する系統間スイッチ４１と、電池用スイッチ４２と、第２電源２０と、制御部３とを備える。第２電源２０は、第１電源１０が失陥した場合に、第２負荷１０２に電力を供給する補助電源である。第２電源２０は、例えば、リチウムイオンバッテリである。なお、第２電源２０は、リチウムイオンバッテリ以外の任意の二次電池であってもよい。

【0017】

第１系統１１０は、第１電源１０の電力を第１負荷１０１に供給する給電系統である。第２系統１２０は、第２電源２０の電力を第２負荷１０２に供給する給電系統である。系統間スイッチ４１は、第１系統１１０と第２系統１２０とを導通および遮断する。電池用スイッチ４２は、第２電源２０と第２系統１２０とを導通および遮断する。

【0018】

系統間スイッチ４１は、ハーネスによって第１負荷１０１および第１電源１０に接続される。また、系統間スイッチ４１は、同じくハーネス（図示略）によって第２負荷１０２に接続されると共に、電源制御装置１内の図示せぬプリント基板の配線によって電池用スイッチ４２に接続される。ハーネス接続による問題および問題の解決手段については、後述する変形例において説明する。

【0019】

系統間スイッチ４１は、寄生ダイオードの向きが互いに逆向きとなる１対のＦＥＴ（Field Effect Transistor）が直列に接続された回路を含む。例えば、系統間スイッチ４１は、寄生ダイオード５１のアノードが第２系統１２０側になる第１のＦＥＴ６１と、寄生ダイオード５２のアノードが第１系統１１０側になる第２のＦＥＴ６２とが直列に接続された回路を含む。

【0020】

第１のＦＥＴ６１は、ドレインが第１電源１０および第１負荷１０１に接続され、ソースが第２のＦＥＴ６２のソースに接続され、ゲートが制御部３に接続される。第２のＦＥＴ６２は、ドレインが第２負荷１０２および電池用スイッチ４２に接続され、ゲートが制御部３に接続される。

【0021】

また、電池用スイッチ４２は、寄生ダイオードの向きが互いに逆向きとなる１対のＦＥＴが直列に接続された回路を含む。例えば、電池用スイッチ４２は、寄生ダイオード５３のアノードが第２電源２０側になる第３のＦＥＴ６３と、寄生ダイオード５４のアノードが第２負荷１０２側になる第４のＦＥＴ６４とが直列に接続された回路を含む。

【0022】

第３のＦＥＴ６３は、ドレインが系統間スイッチ４１および第２負荷１０２に接続され、ソースが第４のＦＥＴ６４のソースに接続され、ゲートが制御部３に接続される。第４のＦＥＴ６４は、ドレインが第２電源２０に接続され、ゲートが制御部３に接続される。

【0023】

以下では、系統間スイッチ４１および電池用スイッチ４２の状態を遮断状態から導通状態にすることをオンする、導通状態から遮断状態にすることをオフするという場合がある。また、以下では、第１のＦＥＴ６１、第２のＦＥＴ６２、第３のＦＥＴ６３、および第４のＦＥＴ６４の状態を遮断状態から導通状態にすることをオンする、導通状態から遮断状態にすることをオフするという場合がある。

【0024】

制御部３は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などを有するマイクロコンピュータや各種の回路を含む。なお、制御部３は、一部または全部がＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）等のハードウェアで構成されてもよい。

【0025】

制御部３は、ＣＰＵがＲＯＭに記憶されたプログラムを、ＲＡＭを作業領域として使用して実行することにより、第１電源１０および第２電源２０の失陥の検知、系統間スイッチ４１および電池用スイッチ４２の動作制御を行う。

【0026】

例えば、制御部３は、第１電源１０の失陥を検出すると、系統間スイッチ４１をオフし、電池用スイッチ４２をオンして第２電源２０の電力を第２負荷１０２に供給するフェイルセーフ制御を行う。その後、制御部３は、第１電源１０の失陥が解消すると系統間スイッチ４１をオンし、電池用スイッチ４２をオフする復帰制御を行う。

【0027】

ここで、制御部３は、復帰制御を行う場合に、例えば、電池用スイッチ４２をオフしてから系統間スイッチ４１をオンすると、電池用スイッチ４２のオフから系統間スイッチ４１のオンまでの期間に、第２負荷１０２への給電が瞬断され、車両の制御に支障をきたすおそれがある。

【0028】

例えば、自動運転制御装置は、通常時に車載カメラとレーダとを使用して自動運転制御を行い、第１電源１０が失陥してフェイル制御が開始されると、カメラが使用不能になり、レーダを使用して自動運転制御を行う。

【0029】

その後、第１電源１０の失陥が解消すると、車載カメラは、動作を開始するが、起動からイニシャル処理などを行って画像を撮像できる状態になるまでに一定の時間が掛かる。このため、自動運転制御装置は、復帰制御が行われる場合に、レーダへの給電が瞬断すると、車載カメラおよびレーダの双方を使用できず、車両の制御に支障をきたすおそれがある。

【0030】

また、制御部３は、復帰制御を行う場合に、例えば、系統間スイッチ４１をオンしてから電池用スイッチ４２をオフすれば、第２負荷１０２への給電が瞬断することを防止できる。しかし、電源制御装置１では、このとき、一時的に第１電源１０と第２電源２０とが直結される状態が発生し、第１電源１０と第２電源２０との電位差が大きい場合、大電流が流れて系統間スイッチ４１および電池用スイッチ４２に悪影響をおよぼすおそれがある。

【0031】

そこで、制御部３は、復帰制御を行う場合に、第２電源２０から寄生ダイオード５３を介して第２負荷１０２に電流が流れるように、電池用スイッチ４２の一方のＦＥＴ（第３のＦＥＴ６３）をオフし、他方のＦＥＴ（第４のＦＥＴ６４）をオンする。その後、制御部３は、第１電源１０から寄生ダイオード５２を介して第２負荷１０２に電流が流れるように、系統間スイッチ４１の一方のＦＥＴをオフ（第２のＦＥＴ６２）し、他方のＦＥＴ（第１のＦＥＴ６１）をオンする。その後、制御部３は、電池用スイッチ４２の両方のＦＥＴ（第３のＦＥＴ６３および第４のＦＥＴ６４）をオフした後、系統間スイッチ４１の両方のＦＥＴ（第１のＦＥＴ６１および第２のＦＥＴ６２）をオンする。

【0032】

これにより、電源制御装置１は、復帰制御を行う場合に、寄生ダイオード５２，５３によって第２負荷１０２への給電を継続しながら、第１電源１０から第２電源２０への電流の流れ、および、第２電源２０から第１電源１０への電流の流れを寄生ダイオード５２，５３によって阻止できる。したがって、電源制御装置１は、復帰制御を行う場合に、系統間スイッチ４１および電池用スイッチ４２に悪影響を与えることなく、第２負荷１０２への給電が瞬断することを防止することができるので、第２負荷１０２の動作異常を防ぐことができる。

【0033】

［２．電源制御装置の動作例］
次に、図２～図６を参照して、電源制御装置１の動作例について、具体的に説明する。図２～図６は、実施形態に係る電源制御装置１の動作例を示す説明図である。

【0034】

［２．１．通常時動作］
図２に示すように、制御部３は、第１電源１０に失陥がない通常時には、第１のＦＥＴ６１および第２のＦＥＴ６２をオンし、第３のＦＥＴ６３および第４のＦＥＴ６４をオフして、第１電源１０から第１負荷１０１および第２負荷１０２に電力を供給する。

【0035】

［２．２．フェイルセーフ制御］
図３に示すように、制御部３は、例えば、第１系統１１０で地絡２００が発生した場合、第１電源１０の失陥を検出する。例えば、制御部３は、第１電源１０の電圧を検出する図示しない電圧センサによって、地絡閾値以下の電圧が所定時間継続して検出された場合に、地絡２００の発生を検知して第１電源１０の失陥を検出する。

【0036】

制御部３は、第１電源１０の地絡２００を検出すると、第１のＦＥＴ６１および第２のＦＥＴ６２をオフし、第３のＦＥＴ６３および第４のＦＥＴ６４をオンして、第２電源２０の電力を第２負荷１０２に供給するフェイルセーフ制御を行う。

【0037】

［２．３．復帰制御］
制御部３は、例えば、第１電源１０の電圧を検出する図示しない電圧センサによって、地絡閾値を超える電圧が検知されると、第１電源１０の失陥が解消したと判定し、復帰制御を開始する。

【0038】

図４に示すように、制御部３は、復帰制御を行う場合に、まず、第３のＦＥＴ６３をオフする。これにより、制御部３は、第２電源２０の電力を第４のＦＥＴ６４および第３のＦＥＴ６３の寄生ダイオード５３を介して第２負荷１０２に継続して供給する。

【0039】

その後、図５に示すように、制御部３は、第１のＦＥＴ６１をオンする。これにより、第２電源２０の電力を第２負荷１０２に供給しつつ、第１電源１０から第１のＦＥＴ６１および第２のＦＥＴ６２の寄生ダイオード５２を介して、第２負荷１０２に電力を供給できる。

【0040】

また、このとき、第１電源１０の電圧が第２電源２０の電圧より高くても、第１電源１０から第２電源２０への電流の流れを、第３のＦＥＴ６３の寄生ダイオード５３によって阻止することができる。また、第２電源２０の電圧が第１電源１０の電圧より高くても、第２電源２０から第１電源１０への電流の流れを第２のＦＥＴ６２の寄生ダイオード５２によって阻止することができる。

【0041】

その後、図６に示すように、制御部３は、第４のＦＥＴ６４をオフし、その後、第２のＦＥＴ６２をオンする。これにより、制御部３は、図２に示す通常時動作の状態に復帰させることができる。このように、制御部３は、復帰制御時に第２負荷１０２への電源供給瞬断期間を確実になくすことができる。

【0042】

［２．４．制御部３が実行する処理］
次に、図７を参照して、実施形態に係る電源制御装置１の制御部３が実行する処理について説明する。図７は、実施形態に係る電源制御装置１の制御部３が実行する処理の一例を示すフローチャートである。

【0043】

制御部３は、通常時動作中に、図７に示す処理を繰り返し実行する。このため、電源制御装置１は、図７に示す処理を開始する時点で、第１のＦＥＴ６１および第２のＦＥＴ６２がオンになっており、第３のＦＥＴ６３および第４のＦＥＴ６４がオフになっている。

【0044】

図７に示すように、制御部３は、通常時動作中に、まず、第１電源１０の失陥を検出したか否かを判定する（ステップＳ１０１）。制御部３は、第１電源１０の失陥を検出しないと判定した場合（ステップＳ１０１，Ｎｏ）、処理を終了し、ステップＳ１０１から再度処理を開始する。

【0045】

また、制御部３は、第１電源１０の失陥を検出したと判定した場合（ステップＳ１０１，Ｙｅｓ）、系統間スイッチ４１を遮断し、電池用スイッチ４２を導通してフェイルセーフ制御を行う（ステップＳ１０２）。その後、制御部３は、第１電源１０の失陥が解消したか否かを判定する（ステップＳ１０３）。

【0046】

制御部３は、第１電源１０の失陥が解消していないと判定した場合（ステップＳ１０３，Ｎｏ）、第１電源１０の失陥が解消するまで、ステップＳ１０３の判定処理を繰り返す。そして、制御部３は、第１電源１０の失陥が解消したと判定した場合（ステップＳ１０３，Ｙｅｓ）、復帰制御を開始して、まず、第３のＦＥＴ６３をオフする（ステップＳ１０４）。

【0047】

その後、制御部３は、第１のＦＥＴ６１をオンする（ステップＳ１０５）。その後、制御部３は、第４のＦＥＴ６４をオフする（ステップＳ１０６）。その後、制御部３は、第２のＦＥＴ６２をオンする（ステップＳ１０７）。これにより、電源制御装置１は、通常時動作の状態に戻る。このため、制御部３は、処理を終了して、ステップＳ１０１から、再度処理を開始する。

【0048】

［３．電源制御装置の変形例］
次に、図８および図９を参照して、実施形態の変形例に係る電源制御装置１ａについて説明する。図８は、実施形態の変形例に係る電源制御装置１ａの構成例を示す説明図である。図９は、実施形態の変形例に係る電源制御装置１ａの復帰制御中における状態を示すタイミングチャートである。

【0049】

ここでは、図８に示す構成要素のうち、図１に示す構成要素と同一の構成要素については、図１に示す符号と同一の符号を付することにより、重複する説明を省略する。先に説明した電源制御装置１では、復帰制御において、電池用スイッチ４２をオンからオフにしたときに、ハーネスのインピーダンスによりサージが発生し、第２負荷１０２への供給電力が減少するおそれがある。

【0050】

そこで、図８に示すように、変形例に係る電源制御装置１ａは、電池用スイッチ４２をオフする速度を制御するスイッチング制御回路７を備える。制御部３ａは、復帰制御を行う場合に、スイッチング制御回路７によって、電池用スイッチ４２を導通状態から徐々に遮断状態にする。つまり、スイッチング制御回路７は、電池用スイッチ４２のスイッチング速度を低下させて、電池用スイッチ４２をゆっくりオンからオフにする。

【0051】

これにより、電源制御装置１ａは、電池用スイッチ４２の切り替えによって生じるサージによる第２負荷１０２への供給電力の減少を抑制することで、第２負荷１０２の動作異常を防ぐことができる。

【0052】

スイッチング制御回路７は、電流検出回路７１と、積分回路７２と、駆動回路７３とを含む。電流検出回路７１は、第２系統１２０に流れる電流を検出する。積分回路７２は、電流検出回路７１の検出結果を積分する。駆動回路７３は、積分回路７２の積分結果に応じたスイッチング速度で電池用スイッチ４２をオフする。

【0053】

具体的には、電流検出回路７１は、第２電源２０と電池用スイッチ４２との間に接続される抵抗Ｒ１と、抵抗Ｒ１の両端電圧の差分を増幅して積分回路７２へ出力するオペアンプＡ１とを含む。

【0054】

積分回路７２は、オペアンプＡ２と、コンデンサＣとを含む。オペアンプＡ２の非反転入力端子（＋）は、抵抗Ｒ２を介して電流検出回路７１の出力端子に接続される。オペアンプＡ２の反転入力端子（－）には、抵抗Ｒ３，Ｒ４を介して、例えば、５Ｖの電圧が印加される。

【0055】

また、オペアンプＡ２の反転入力端子（－）は、抵抗Ｒ３，Ｒ５を介して、トランジスタＴ１のドレインに接続される。トランジスタＴ１のソースは、グランドに接続される。トランジスタＴ１のゲートには、抵抗Ｒ６を介して制御部３からスローＯＦＦ開始信号の電圧が印加される。

【0056】

コンデンサＣは、オペアンプＡ２の反転入力端子（－）と、オペアンプＡ２の出力端子との間に接続される。オペアンプＡ２の出力端子は、抵抗Ｒ７を介してトランジスタＴ２のベースに接続される。トランジスタＴ２のエミッタは、グランドに接続される。トランジスタＴ２のコレクタは、駆動回路７３の入力端子に接続される。

【0057】

駆動回路７３は、直列に接続される２つのトランジスタＴ３，Ｔ４を備える。トランジスタＴ３は、コレクタが抵抗Ｒ８，Ｒ９を介してベースに接続され、エミッタが抵抗Ｒ１０を介して、電池用スイッチ４２に含まれる第４のＦＥＴ６４のゲートに接続される。トランジスタＴ３のコレクタには、ゲート駆動電圧が印加される。

【0058】

トランジスタＴ４は、コレクタが抵抗Ｒ１１を介して、電池用スイッチ４２に含まれる第４のＦＥＴ６４のゲートに接続され、エミッタがグランドに接続される。２つのトランジスタＴ３，Ｔ４のベースには、抵抗Ｒ８，Ｒ９を介してゲート駆動電圧が印加される。さらに、２つのトランジスタＴ３，Ｔ４のベースには、抵抗Ｒ９を介して、トランジスタＴ２のコレクタ電圧が印加される。

【0059】

制御部３ａは、復帰制御を行う場合に、第３のＦＥＴ６３をオフし、その後、第１のＦＥＴ６１をオンし、スイッチング制御回路７の動作を開始させ、積分回路７２の積分結果に応じたスイッチング速度で第４のＦＥＴ６４をオフした後、第２のＦＥＴ６２をオンする。これにより、制御部３ａは、簡易な回路構成によって、第４のＦＥＴ６４をゆっくりオフさせることによって、サージの発生を抑制することができる。

【0060】

具体的には、制御部３ａは、復帰制御を開始すると、第３のＦＥＴ６３をオフした後、第１のＦＥＴ６１をオンし、例えば、図９に示すように、時刻ｔ１にスローＯＦＦ開始信号をＬｏ（ローレベル）からＨｉ（ハイレベル）に切り替える。これにより、スイッチング制御回路７が動作を開始する（ステップＳ１）。

【0061】

このとき、第４のＦＥＴ６４がオンしているため第２系統１２０には、第２電源２０から第２負荷１０２に電流が流れている。このため、電流検出回路７１は、第２系統１２０に流れる電流の検出結果に応じた出力電圧を積分回路７２に出力する。

【0062】

これにより、積分回路７２の出力がゆっくり上昇する（ステップＳ２）。その後、積分回路７２の出力電圧が上昇していき、トランジスタＴ２が徐々にオンしていくと、駆動回路７３の出力電圧が徐々に低下し、第４のＦＥＴ６４がゆっくりオフになる（ステップＳ３）。

【0063】

そして、駆動回路７３の出力電圧が徐々に低下していき、閾値Ｖｔｈを下回るタイミングにて、電池用スイッチ４２に流れる電流もゆっくり減少していく（ステップＳ４）。その結果、電池用スイッチ４２に流れる電流が減少し、電流検出回路７１の出力電圧も低下する（ステップＳ５）。そして、第２系統１２０の電流が急激に減少し、積分回路７２の出力電圧の上昇もよりゆっくりになる（ステップＳ６）。

【0064】

このように、電源制御装置１ａは、復帰制御を行う場合に、電池用スイッチ４２をゆっくり遮断することによってサージの発生を抑制できるので、第２負荷１０２への供給電力が減少することによる第２負荷１０２の動作異常を防ぐことができる。

【0065】

なお、電源制御装置１ａの制御部３ａは、図７に示すステップＳ１０１～Ｓ１０５の処理を実行した後に、ステップＳ１０６の処理に代えて、スローＯＦＦ開始信号をＬｏからＨｉに切り替え、第４のＦＥＴ６４がオフになった後に、第２のＦＥＴ６２をオフする。これにより、制御部３ａは、上記した変形例に係る復帰制御を行うことができる。

【0066】

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。

【符号の説明】

【0067】

１，１ａ 電源制御装置
３，３ａ 制御部
１０ 第１電源
２０ 第２電源
４１ 系統間スイッチ
４２ 電池用スイッチ
５１，５２，５３，５４ 寄生ダイオード
６１ 第１のＦＥＴ
６２ 第２のＦＥＴ
６３ 第３のＦＥＴ
６４ 第４のＦＥＴ
７ スイッチング制御回路
７１ 電流検出回路
７２ 積分回路
７３ 駆動回路
１０１ 第１負荷
１０２ 第２負荷
１１０ 第１系統
１２０ 第２系統
２００ 地絡
Ａ１，Ａ２ オペアンプ
Ｃ コンデンサ
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１ 抵抗
Ｔ１，Ｔ２，Ｔ３，Ｔ４ トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】