特開 2023-167152 スイッチ回路、スイッチドキャパシタコンバータ、及び車両

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023167152

(43)【公開日】2023-11-24

(54)【発明の名称】スイッチ回路、スイッチドキャパシタコンバータ、及び車両

(51)【国際特許分類】

   H02M 3/07 20060101AFI20231116BHJP

【ＦＩ】

H02M3/07

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022078104

(22)【出願日】2022-05-11

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】田古部 勲

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA20

5H730AS05

5H730AS13

5H730BB03

5H730DD04

5H730FD01

5H730FF01

5H730FG01

5H730XX04

5H730XX12

5H730XX24

5H730XX32

(57)【要約】

【課題】スイッチング素子の破壊を防止することができるスイッチ回路を提供する。
【解決手段】スイッチ回路は、少なくとも一つのスイッチング素子（Ｍ２）を含むスイッチ部と、前記スイッチ部に対して設けられるバランス回路（１）と、を有する。前記バランス回路は、前記スイッチ部の両端電位差が閾値を超えることを抑制するように構成される。
【選択図】図４

【特許請求の範囲】

【請求項1】

少なくとも一つのスイッチング素子を含むスイッチ部と、
前記スイッチ部に対して設けられるバランス回路と、
を有し、
前記バランス回路は、前記スイッチ部の両端電位差が閾値を超えることを抑制するように構成される、スイッチ回路。

【請求項2】

前記バランス回路は、
前記スイッチ部の両端電位差を分圧するように構成される分圧回路と、
基準電圧と前記分圧回路から出力される第１分圧とを比較するように構成されるコンパレータと、
前記コンパレータによって制御されるように構成される第１スイッチと、
電流源と、を有し、
前記第１スイッチ及び前記電流源の直流回路が前記スイッチ部に並列接続される、請求項１に記載のスイッチ回路。

【請求項3】

前記分圧回路から出力される第２分圧によって制御されるように構成される第２スイッチを有し、
前記第２分圧は前記第１分圧より大きく、
前記第２スイッチから出力される電圧は前記コンパレータの電源電圧として用いられる、請求項２に記載のスイッチ回路。

【請求項4】

前記スイッチ部を制御するための制御信号を用いてイネーブル信号を生成するように構成されるイネーブル信号生成回路を有し、
前記イネーブル信号に基づき前記バランス回路のイネーブルとディセーブルとを切り替える、請求項１に記載のスイッチ回路。

【請求項5】

前記イネーブル信号生成回路は、電荷貯蔵部を有し、前記スイッチ部のスイッチング停止により前記電荷貯蔵部のディスチャージが停止される、請求項４に記載のスイッチ回路。

【請求項6】

請求項１～５のいずれか一項に記載のスイッチ回路を少なくとも一つ有し、
コンデンサを少なくとも一つ有する、スイッチドキャパシタコンバータ。

【請求項7】

前記スイッチ回路を複数有し、
複数の前記バランス回路は同一回路構成であり、
複数の前記スイッチ回路それぞれにおいて、前記バランス回路の回路定数は前記少なくとも一つのスイッチング素子の耐圧に応じて設定される、請求項６に記載のスイッチドキャパシタコンバータ。

【請求項8】

請求項６に記載のスイッチドキャパシタコンバータを有する、車両。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、スイッチ回路、スイッチドキャパシタコンバータ、及び車両に関する。

【背景技術】

【0002】

従来、スイッチドキャパシタコンバータが電源として利用される（例えば特許文献１参照）。

【0003】

スイッチドキャパシタコンバータは、スイッチング素子間接続ノードを複数有し、当該接続ノード間に適切にコンデンサを接続する構成であり、入力電圧をＤＣ／ＤＣ変換して出力電圧を生成する。

【0004】

入力電圧が出力電圧より大きいスイッチドキャパシタコンバータでは、入力電圧より小さいスイッチング電圧が発生する接続ノードが存在するため、入力電圧よりも低い耐圧のスイッチング素子の使用が可能となる。一方、出力電圧が入力電圧より大きいスイッチドキャパシタコンバータでは、出力電圧より小さいスイッチング電圧が発生する接続ノードが存在するため、出力電圧よりも低い耐圧のスイッチング素子の使用が可能となる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００６－５４９５５号公報（段落００４７）

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、スイッチング動作が停止するスタンバイ時において、各スイッチング素子のリーク電流にばらつきがあるため、接続ノードの電圧が保持できず、スイッチング素子に印加される電圧がスイッチング素子の耐圧を超えてしまうおそれがある。

【課題を解決するための手段】

【0007】

本明細書中に開示されているスイッチ回路は、少なくとも一つのスイッチング素子を含むスイッチ部と、前記スイッチ部に対して設けられるバランス回路と、を有し、前記バランス回路は、前記スイッチ部の両端電位差が閾値を超えることを抑制するように構成される。

【0008】

本明細書中に開示されているスイッチドキャパシタコンバータは、上記構成のスイッチ回路を少なくとも一つ有し、コンデンサを少なくとも一つ有する。

【0009】

本明細書中に開示されている車両は、上記構成のスイッチドキャパシタコンバータを有する。

【発明の効果】

【0010】

本明細書中に開示されている発明によれば、スイッチング素子の破壊を防止することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、スイッチドキャパシタコンバータの比較例を示す図である。

【図2】図２は、図１に示すスイッチドキャパシタコンバータの各部電圧等を示すタイミングチャートである。

【図3】図３は、スイッチドキャパシタコンバータの実施形態を示す図である。

【図4】図４は、第１スイッチ回路の一構成例を示す図である。

【図5】図５は、図３に示すスイッチドキャパシタコンバータの各部電圧等を示すタイミングチャートである。

【図6】図６は、第１スイッチ回路の他の構成例を示す図である。

【図7】図７は、車両の外観図である。

【図8】図８は、ディクソン型と異なるトポロジーであるスイッチドキャパシタコンバータの第１例を示す図である。

【図9】図９は、ディクソン型と異なるトポロジーであるスイッチドキャパシタコンバータの第２例を示す図である。

【図10】図１０は、ディクソン型と異なるトポロジーであるスイッチドキャパシタコンバータの第３例を示す図である。

【図11】図１１は、ディクソン型と異なるトポロジーであるスイッチドキャパシタコンバータの第４例を示す図である。

【発明を実施するための形態】

【0012】

本明細書において、ＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなる電界効果トランジスタをいう。つまり、ＭＯＳ電界効果トランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。

【0013】

本明細書において、基準電圧とは、理想的な状態において一定である電圧を意味しており、実際には温度変化等により僅かに変動し得る電圧である。

【0014】

本明細書において、定電流とは、理想的な状態において一定である電流を意味しており、実際には温度変化等により僅かに変動し得る電流である。

【0015】

＜スイッチドキャパシタコンバータ（比較例）＞
図１は、スイッチドキャパシタコンバータの比較例（＝後出の実施形態と対比される一般的な構成）を示す図である。本比較例のスイッチドキャパシタコンバータＳＣＣ１のトポロジーは、ディクソン型トポロジーである。図２は、スイッチドキャパシタコンバータＳＣＣ１の各部電圧等を示すタイミングチャートである。

【0016】

スイッチドキャパシタコンバータＳＣＣ１は、スイッチング素子Ｍ１～Ｍ８と、コンデンサＣ１～Ｃ３と、制御部ＣＮＴ１と、を有する。

【0017】

スイッチング素子Ｍ１の第１端は、直流電圧源ＶＳ１の正極に接続される。直流電圧源ＶＳ１の負極は、グラウンド電位に接続される。直流電圧源ＶＳ１は、スイッチング素子Ｍ１の第１端に入力電圧Ｖｉｎを供給する。

【0018】

スイッチング素子Ｍ１の第２端は、スイッチング素子Ｍ２の第１端と、コンデンサＣ３の第１端と、に接続される。スイッチング素子Ｍ２の第２端は、スイッチング素子Ｍ３の第１端と、コンデンサＣ２の第１端と、に接続される。スイッチング素子Ｍ３の第２端は、スイッチング素子Ｍ４の第１端と、コンデンサＣ１の第１端と、に接続される。

【0019】

スイッチング素子Ｍ４の第２端は、スイッチング素子Ｍ７の第１端と、負荷ＬＤ１の第１端と、スイッチング素子Ｍ６の第１端と、に接続される。スイッチング素子Ｍ７の第２端は、スイッチング素子Ｍ８の第１端と、コンデンサＣ１の第２端と、コンデンサＣ３の第２端と、に接続される。スイッチング素子Ｍ６の第２端は、スイッチング素子Ｍ５の第１端と、コンデンサＣ２の第２端と、に接続される。スイッチング素子Ｍ８の第２端、負荷ＬＤ１の第２端、及びスイッチング素子Ｍ５の第２端は、グラウンド電位に接続される。

【0020】

制御部ＣＮＴ１は、第１制御信号Φ１によってスイッチング素子Ｍ１、Ｍ３、Ｍ５、及びＭ７を制御し、第２制御信号Φ２によってスイッチング素子Ｍ２、Ｍ４、Ｍ６、及びＭ８を制御する。

【0021】

制御部ＣＮＴ１にはイネーブル信号ＥＮが供給される。イネーブル信号ＥＮがＨＩＧＨレベルであるとき、制御部ＣＮＴ１は、スイッチング素子Ｍ１、Ｍ３、Ｍ５、及びＭ７と、スイッチング素子Ｍ２、Ｍ４、Ｍ６、及びＭ８と、を相補的にオン／オフ制御する。

【0022】

スイッチング電圧ＶＳＷ１は、Ｖｉｎの値とＶｉｎ×３／４の値とで切り替わる。スイッチング電圧ＶＳＷ１は、スイッチング素子Ｍ１とスイッチング素子Ｍ２との接続ノードに発生する。

【0023】

スイッチング電圧ＶＳＷ２は、Ｖｉｎ×３／４の値とＶｉｎ／２の値とで切り替わる。スイッチング電圧ＶＳＷ２は、スイッチング素子Ｍ２とスイッチング素子Ｍ３との接続ノードに発生する。

【0024】

スイッチング電圧ＶＳＷ３は、Ｖｉｎ／２の値とＶｉｎ／４の値とで切り替わる。スイッチング電圧ＶＳＷ３は、スイッチング素子Ｍ３とスイッチング素子Ｍ４との接続ノードに発生する。

【0025】

スイッチング電圧ＶＳＷ６は、Ｖｉｎ／４の値と０（グラウンド電位）とで切り替わる。スイッチング電圧ＶＳＷ６は、スイッチング素子Ｍ５とスイッチング素子Ｍ６との接続ノードに発生する。

【0026】

スイッチング電圧ＶＳＷ７は、Ｖｉｎ／４の値と０（グラウンド電位）とで切り替わる。スイッチング電圧ＶＳＷ７は、スイッチング素子Ｍ７とスイッチング素子Ｍ８との接続ノードに発生する。

【0027】

出力電圧Ｖｏｕｔは、Ｖｉｎ／４の値になる。出力電圧Ｖｏｕｔは、スイッチング素子Ｍ４とスイッチング素子Ｍ６とスイッチング素子Ｍ７との接続ノードに発生する。出力電圧Ｖｏｕｔは、負荷ＬＤ１に供給される。

【0028】

スイッチング素子Ｍ１の両端電位差は、スイッチドキャパシタコンバータＳＣＣ１が起動するときに最大となり、Ｖｉｎの値となる。このため、スイッチング素子Ｍ１としては、Ｖｉｎの値の耐圧を有する素子が用いられる。

【0029】

スイッチング素子Ｍ２の両端電位差の最大値は、Ｖｉｎ／２（＝Ｖｉｎ－Ｖｉｎ／２）の値となる。スイッチング素子Ｍ３の両端電位差の最大値は、Ｖｉｎ／２（＝Ｖｉｎ×３／４－Ｖｉｎ／４）の値となる。このため、スイッチング素子Ｍ２及びＭ３としては、Ｖｉｎ／２の値の耐圧を有する素子が用いられる。

【0030】

スイッチング素子Ｍ４の両端電位差の最大値は、Ｖｉｎ／４（＝Ｖｉｎ／２－Ｖｉｎ／４）の値となる。スイッチング素子Ｍ５の両端電位差の最大値は、Ｖｉｎ／４（＝Ｖｉｎ／４－０）の値となる。スイッチング素子Ｍ５～Ｍ８の両端電位差の最大値は、Ｖｉｎ／４（＝Ｖｉｎ／４－０）の値となる。このため、スイッチング素子Ｍ４～Ｍ８としては、Ｖｉｎ／４の値の耐圧を有する素子が用いられる。

【0031】

一方、イネーブル信号ＥＮがＬＯＷレベルであるとき、制御部ＣＮＴ１は、スイッチング素子Ｍ１～Ｍ８のスイッチング制御を停止し、スイッチング素子Ｍ１～Ｍ８をオフにする。これにより、スイッチドキャパシタコンバータＳＣＣ１はスタンバイ状態となる。イネーブル信号ＥＮがＬＯＷレベルであるとき、スイッチング素子Ｍ１～Ｍ８のリーク電流が同一であれば、スイッチング電圧ＶＳＷ１はＶｉｎの値を維持し、スイッチング電圧ＶＳＷ２及びＳＷ３はＶｉｎ／２の値を維持し、スイッチング電圧ＶＳＷ７及び出力電圧ＶｏｕｔはＶｉｎ／４の値を維持し、スイッチング電圧ＶＳＷ６は０を維持する。

【0032】

しかしながら、実際にはスイッチング素子Ｍ１～Ｍ８のリーク電流にばらつきがある。図２は、スイッチング素子Ｍ１及びＭ２がスイッチング素子Ｍ３～Ｍ８よりもリーク電流が大きい場合の例が図示されている。

【0033】

イネーブル信号ＥＮがＬＯＷレベルであるとき、スイッチング電圧ＶＳＷ２は、スイッチング素子Ｍ１及びＭ２から流れるリーク電流によって上昇し、徐々にＶｉｎの値に近づいていく。

【0034】

イネーブル信号ＥＮがＬＯＷレベルであるとき、スイッチング電圧ＶＳＷ３は、スイッチング素子Ｍ４のボディダイオードを通して出力電圧Ｖｏｕｔと同じ変化をする。

【0035】

イネーブル信号ＥＮがＬＯＷレベルであるとき、スイッチング電圧ＶＳＷ６は、コンデンサＣ２を通してスイッチング電圧ＶＳＷ２と同じ変化をする。

【0036】

イネーブル信号ＥＮがＬＯＷレベルであるとき、スイッチング電圧ＶＳＷ７は、コンデンサＣ１を通してスイッチング電圧ＶＳＷ３と同じ変化をする。

【0037】

イネーブル信号ＥＮがＬＯＷレベルであるとき、出力電圧Ｖｏｕｔは、スイッチング素子Ｍ６のボディダイオードを通してスイッチング電圧ＶＳＷ６と同じ変化をする。

【0038】

図２に示す例では、スイッチドキャパシタコンバータＳＣＣ１がスタンバイ状態である期間が長くなった場合に、スイッチング電圧ＶＳＷ６の上昇によって、スイッチング素子Ｍ５の両端電位差がスイッチング素子Ｍ５の耐圧を超えてしまう。

【0039】

図２に示す例はスイッチング素子Ｍ１及びＭ２がスイッチング素子Ｍ３～Ｍ８よりもリーク電流が大きい場合の例であったが、スイッチング素子Ｍ１～Ｍ８のリーク電流のばらつき具合によって図２に示す例以外の多数の状況が想定される。そのため、スイッチング素子Ｍ２～Ｍ４及びＭ６～Ｍ８についても、スイッチング素子Ｍ２～Ｍ４及びＭ６～Ｍ８の両端電位差がスイッチング素子Ｍ５の耐圧を超えてしまうおそれがある。

【0040】

上記の考察に鑑み、以下では、スイッチング素子の破壊を防止することのできる新規な実施形態を提案する。

【0041】

＜スイッチドキャパシタコンバータ（実施形態）＞
図３は、スイッチドキャパシタコンバータの実施形態を示す図である。本実施形態のスイッチドキャパシタコンバータＳＣＣ２は、バランス回路１～４を有する点で上述したスイッチドキャパシタコンバータＳＣＣ１と異なり、それ以外の点で上述したスイッチドキャパシタコンバータＳＣＣ１と基本的に同様である。

【0042】

スイッチドキャパシタコンバータＳＣＣ２は、第１～第４スイッチ回路を有する。

【0043】

第１スイッチ回路は、スイッチング素子Ｍ２及びバランス回路１を有する。バランス回路１は、スイッチング素子Ｍ２の両端電位差が閾値を超えることを抑制する。バランス回路１は、スイッチング素子Ｍ２の破壊を防止する。

【0044】

第２スイッチ回路は、スイッチング素子Ｍ３及びバランス回路２を有する。バランス回路２は、スイッチング素子Ｍ３の両端電位差が閾値を超えることを抑制する。バランス回路２は、スイッチング素子Ｍ３の破壊を防止する。

【0045】

第３スイッチ回路は、スイッチング素子Ｍ４及びバランス回路３を有する。バランス回路３は、スイッチング素子Ｍ４の両端電位差が閾値を超えることを抑制する。バランス回路３は、スイッチング素子Ｍ４の破壊を防止する。

【0046】

第４スイッチ回路は、スイッチング素子Ｍ５～Ｍ８及びバランス回路４を有する。バランス回路４は、スイッチ部の両端電位差が閾値を超えることを抑制する。当該スイッチ部は、スイッチング素子Ｍ５及びＭ６の直列回路とスイッチング素子Ｍ７及びＭ８の直列回路との並列回路である。バランス回路４は、スイッチング素子Ｍ５～Ｍ８の破壊を防止する。

【0047】

図４は、第１スイッチ回路の一構成例を示す図である。図４に示す構成例では、スイッチング素子Ｍ２は、Ｎチャネル型ＭＯＳ電界効果トランジスタである。また、図４に示す構成例では、バランス回路１は、抵抗Ｒ１及びＲ２と、基準電圧源ＲＥＦ１と、コンパレータＣＯＭＰ１と、スイッチＳＷ１と、電流源ＩＳ１と、を有する。電流源ＩＳ１は、定電流を出力する定電流源であることが望ましい。

【0048】

スイッチング素子Ｍ２のドレインにはスイッチング電圧ＶＳＷ１が印加され、スイッチング素子Ｍ２のソースにはスイッチング電圧ＶＳＷ２が印加される。

【0049】

スイッチング素子Ｍ２のドレインは、抵抗Ｒ１の第１端と、スイッチＳＷ１の第１端と、に接続される。抵抗Ｒ１の第２端は、抵抗Ｒ２の第１端と、コンパレータＣＯＭＰ１の非反転入力端子と、に接続される。スイッチＳＷ１の第２端は、電流源ＩＳ１の第１端に接続される。基準電圧源ＲＥＦ１の正極は、コンパレータＣＯＭＰ１の反転入力端子に接続される。スイッチング素子Ｍ２のソースは、抵抗Ｒ２の第２端と、基準電圧源ＲＥＦ１の負極と、電流源ＩＳ１の第２端と、に接続される。

【0050】

抵抗Ｒ１及びＲ２を有する分圧回路は、スイッチング素子Ｍ２の両端電位差（ＶＳＷ１－ＶＳＷ２）を分圧する。

【0051】

コンパレータＣＯＭＰ１は、基準電圧源ＲＥＦ１から出力される基準電圧ＶＲＥＦと、上記の分圧回路から出力される分圧ＶＤＩＶと、を比較する。

【0052】

スイッチＳＷ１は、コンパレータＣＯＭＰ１によって制御される。分圧ＶＤＩＶが基準電圧ＶＲＥＦより大きいとき、つまりコンパレータＣＯＭＰ１の出力がＨＩＧＨレベルであるとき、スイッチＳＷ１はオンになる。スイッチＳＷ１がオンになると、スイッチング素子Ｍ２のドレインからスイッチＳＷ１及び電流源ＩＳ１を経由してスイッチング素子Ｍ２のソースに電流が流れ、スイッチング素子Ｍ２の両端電位差が低下する。スイッチ部の両端電位差が閾値になるときに分圧ＶＤＩＶと基準電圧ＶＲＥＦとが一致するように、抵抗Ｒ１及びＲ２の各抵抗値と基準電圧ＶＲＥＦの値とが設定される。一方、分圧ＶＤＩＶが基準電圧ＶＲＥＦより小さいとき、つまりコンパレータＣＯＭＰ１の出力がＬＯＷレベルであるとき、スイッチＳＷ１はオフになる。

【0053】

バランス回路２～４は、バランス回路１と同一の回路構成である。バランス回路２の回路定数はスイッチング素子Ｍ３の耐圧に応じて設定される。バランス回路３の回路定数はスイッチング素子Ｍ４の耐圧に応じて設定される。バランス回路４の回路定数はスイッチング素子Ｍ５～Ｍ８の耐圧に応じて設定される。

【0054】

バランス回路１～４は、スイッチング電圧ＶＳＷ２、ＶＳＷ３、ＶＳＷ６、及びＶＳＷ７並びに出力電圧Ｖｏｕｔをそれぞれクランプする複数のクランプ素子と比較して、低コスト及び小面積でスイッチング素子Ｍ５～Ｍ８の破壊を防止することができる。

【0055】

図５は、スイッチドキャパシタコンバータＳＣＣ２の各部電圧等を示すタイミングチャートである。図５は、スイッチング素子Ｍ１及びＭ２がスイッチング素子Ｍ３～Ｍ８よりもリーク電流が大きい場合の例が図示されている。

【0056】

図５に示す例では、スイッチドキャパシタコンバータＳＣＣ２のスタンバイ時に出力電圧Ｖｏｕｔが上昇する。そして、出力電圧Ｖｏｕｔが閾値になると、バランス回路４での電流引き抜きが開始されて出力電圧Ｖｏｕｔが低下する。その後、バランス回路４での電流引き抜きが停止すると出力電圧Ｖｏｕｔが再度上昇する。バランス回路４での電流引き抜き開始後において、スイッチング電圧ＶＳＷ６及びＶＳＷ７は出力電圧Ｖｏｕｔと同じ変化をする。

【0057】

上述したバランス回路１～４はスイッチング素子Ｍ５～Ｍ８の破壊防止に有効であるものの、バランス回路１～４の消費電流はスイッチドキャパシタコンバータＳＣＣ２の効率低下の要因となる。バランス回路１～４の消費電流を抑えるためには、スイッチドキャパシタコンバータＳＣＣ２のスイッチング動作時にバランス回路１～４をディセーブル状態にすればよい。そして、スイッチドキャパシタコンバータＳＣＣ２のスタンバイ時にバランス回路１～４をイネーブル状態にすればよい。

【0058】

しかしながら、バランス回路１～３はグラウンド電位基準の回路ではないため、バランス回路１～３のイネーブル機能を実装すると、レベルシフタが必要となる。レベルシフタは、誤動作の可能性があり、回路面積も大きいため、レベルシフタが不要な回路構成が望まれる。

【0059】

図６は、第１スイッチ回路の他の構成例を示す図である。図６に示す第１スイッチ回路は、レベルシフタが不要な回路構成である。

【0060】

図６に示す第１スイッチ回路は、スイッチング素子Ｍ２及びバランス回路１に加えて、電源電圧生成回路５と、イネーブル信号生成回路６と、を有する。

【0061】

図６に示すバランス回路１における抵抗Ｒ１Ａ及びＲ１Ｂの直列回路は、図４に示すバランス回路１における抵抗Ｒ１と等価である。

【0062】

電源電圧生成回路５は、スイッチＭ９によって構成される。スイッチＭ９は、抵抗Ｒ１Ａ、Ｒ１Ｂ、及びＲ２を有する分圧回路から出力される分圧ＶＤ（＞分圧ＶＤＩＶ）によって制御される。図６に示す構成例では、スイッチＭ９はＮチャネル型ＭＯＳ電界効果トランジスタであり、電源電圧生成回路５はソースフォロワ回路である。電源電圧生成回路５はから出力される電圧ＶＲＥＧは、コンパレータＣＯＭ１の電源電圧として用いられる。これにより、コンパレータＣＯＭＰ１の耐圧を、スイッチＭ９から出力される電圧に抑えることができる。

【0063】

イネーブル信号生成回路６は、スイッチング素子Ｍ２を制御するための第２制御信号Φ２を用いてイネーブル信号ＥＮ１を生成する。イネーブル信号生成回路６は、抵抗Ｒ３と、コンデンサＣ４と、Ｎチャネル型ＭＯＳ電界効果トランジスタであるスイッチＭ１０と、シュミットバッファＳＢ１と、を有する。

【0064】

抵抗Ｒ３の第１端には電源電圧ＶＲＥＧが印加される。抵抗Ｒ３の第２端は、スイッチＭ１０の第１端（ドレイン）と、コンデンサＣ４の第１端と、シュミットバッファＳＢ１の入力端子と、に接続される。スイッチＭ１０の第２端（ソース）及びコンデンサＣ４の第２には、スイッチング電圧ＶＳＢ２が印加される。シュミットバッファＳＢ１の出力端子からイネーブル信号ＥＮ１が出力される。

【0065】

スイッチドキャパシタコンバータＳＣＣ２がスイッチング動作を行っているときには、スイッチＭ１０はオンとオフとを繰り返すためコンデンサＣ４は充電と放電とを繰り返す。これにより、シュミットバッファＳＢ１から出力されるイネーブル信号ＥＮ１はＬＯＷレベルを維持する。イネーブル信号ＥＮ１がＬＯＷレベルであるとき、コンパレータＣＯＭ１ひいてはバランス回路１がディセーブルになる。これにより、バランス回路１の消費電流を抑えることができる。

【0066】

一方、スイッチドキャパシタコンバータＳＣＣ２のスタンバイ時には、スイッチＭ１０はオフのままになるため、コンデンサＣ４の放電が止まる。これにより、シュミットバッファＳＢ１から出力されるイネーブル信号ＥＮ１はＨＩＧＨレベルになる。イネーブル信号ＥＮ１がＨＩＧＨレベルであるとき、コンパレータＣＯＭ１ひいてはバランス回路１がイネーブルになる。

【0067】

＜適用例＞
図７は、車両Ｘの外観図である。本構成例の車両Ｘは、不図示のバッテリから出力される電圧の供給を受けて動作する種々の電子機器Ｘ１１～Ｘ１８を搭載している。なお、本図における電子機器Ｘ１１～Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。

【0068】

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

【0069】

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

【0070】

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

【0071】

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。

【0072】

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

【0073】

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

【0074】

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

【0075】

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

【0076】

なお、先に説明したスイッチドキャパシタコンバータＳＣＣ２は、電子機器Ｘ１１～Ｘ１８のいずれにも組み込むことが可能である。また、先に説明したスイッチドキャパシタコンバータＳＣＣ２の用途としては、車両Ｘに搭載される電源に限定されず、例えば産業機器に搭載される電源であってもよい。

【0077】

＜その他＞
発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【0078】

例えば、スイッチドキャパシタコンバータＳＣＣ２において、直流電圧源ＶＳ１と負荷ＬＤ１との配置を入れ替えてもよい。直流電圧源ＶＳ１と負荷ＬＤ１との配置を入れ替えた場合、スイッチドキャパシタコンバータＳＣＣ２から負荷ＬＤ１に供給される電圧（スイッチドキャパシタコンバータＳＣＣ２の出力電圧）は、直流電圧源ＶＳ１からスイッチドキャパシタコンバータＳＣＣ２に供給される電圧（スイッチドキャパシタコンバータＳＣＣ２の入力電圧）より大きくなる。

【0079】

上述したスイッチ回路（第１～第４スイッチ回路）は、ディクソン型と異なるトポロジーであるスイッチドキャパシタコンバータにも適用することができる。ディクソン型と異なるトポロジーであるスイッチドキャパシタコンバータとしては、例えば図８～図１１に示すスイッチドキャパシタコンバータを挙げることができる。

【0080】

以上説明したスイッチ回路は、少なくとも一つのスイッチング素子（Ｍ２）を含むスイッチ部と、前記スイッチ部に対して設けられるバランス回路（１）と、を有し、前記バランス回路は、前記スイッチ部の両端電位差が閾値を超えることを抑制するように構成される構成（第１の構成）である。

【0081】

上記第１の構成のスイッチ回路は、スイッチング素子の破壊を防止することができる。

【0082】

上記第１の構成のスイッチ回路において、前記バランス回路は、前記スイッチ部の両端電位差を分圧するように構成される分圧回路（Ｒ１、Ｒ２）と、基準電圧と前記分圧回路から出力される第１分圧とを比較するように構成されるコンパレータ（ＣＯＭＰ１）と、前記コンパレータによって制御されるように構成される第１スイッチ（ＳＷ１）と、電流源（ＩＳ１）と、を有し、前記第１スイッチ及び前記電流源の直流回路が前記スイッチ部に並列接続される構成（第２の構成）であってもよい。

【0083】

上記第２の構成のスイッチ回路は、バランス回路をクランプ素子と比較して低コスト及び小面積で実現することができる。

【0084】

上記第２の構成のスイッチ回路において、前記分圧回路から出力される第２分圧によって制御されるように構成される第２スイッチ（Ｍ９）を有し、前記第２分圧は前記第１分圧より大きく、前記第２スイッチから出力される電圧は前記コンパレータの電源電圧として用いられる構成（第３の構成）であってもよい。

【0085】

上記第３の構成のスイッチ回路は、コンパレータの耐圧を、前記第２スイッチから出力される電圧に抑えることができる。

【0086】

上記第１～第３いずれかの構成のスイッチ回路において、前記スイッチ部を制御するための制御信号を用いてイネーブル信号を生成するように構成されるイネーブル信号生成回路（６）を有し、前記イネーブル信号に基づき前記バランス回路のイネーブルとディセーブルとを切り替える構成（第４の構成）であってもよい。

【0087】

上記第４の構成のスイッチ回路は、レベルシフタを設けることなく、バランス回路の消費電流低減を図ることができる。

【0088】

上記第４の構成のスイッチ回路において、前記イネーブル信号生成回路は、電荷貯蔵部（Ｃ４）を有し、前記スイッチ部のスイッチング停止により前記電荷貯蔵部のディスチャージが停止される構成（第５の構成）であってもよい。

【0089】

上記第５の構成のスイッチ回路は、イネーブル信号生成回路の回路構成を簡素化できる。

【0090】

以上説明したスイッチドキャパシタコンバータ（ＳＣＣ２）は、上記第１～第５いずれかの構成のスイッチ回路を少なくとも一つ有し、コンデンサ（Ｃ１～Ｃ３）を少なくとも一つ有する構成（第６の構成）である。

【0091】

上記第６の構成のスイッチドキャパシタコンバータは、スイッチング素子の破壊を防止することができる。

【0092】

上記第６の構成のスイッチドキャパシタコンバータにおいて、前記スイッチ回路を複数有し、複数の前記バランス回路は同一回路構成であり、複数の前記スイッチ回路それぞれにおいて、前記バランス回路の回路定数は前記少なくとも一つのスイッチング素子の耐圧に応じて設定される構成（第７の構成）であってもよい。

【0093】

上記第７の構成のスイッチドキャパシタコンバータは、複数のバランス回路が同一回路構成であるため、スイッチドキャパシタコンバータ全体の回路構成の簡素化を図ることができる。

【0094】

以上説明した車両（Ｘ）は、上記第６又は第７の構成のスイッチドキャパシタコンバータを有する構成（第８の構成）である。

【0095】

上記第８の構成の車両は、スイッチング素子の破壊を防止することができる。

【符号の説明】

【0096】

１～４ バランス回路
５ 電源電圧生成回路
６ イネーブル信号生成回路
Ｃ１～Ｃ４ コンデンサ
ＣＮＴ１ 制御部
ＣＯＭＰ１ コンパレータ
ＩＳ１ 電流源
ＬＤ１ 負荷
Ｍ１～Ｍ８ スイッチング素子
Ｍ９、Ｍ１０ スイッチ
Ｒ１、Ｒ１Ａ、Ｒ１Ｂ、Ｒ２、Ｒ３ 抵抗
ＲＥＦ１ 基準電圧源
ＳＢ１ シュミットバッファ
ＳＣＣ１、ＳＣＣ２ スイッチドキャパシタコンバータ
ＳＷ１ スイッチ
ＶＳ１ 直流電圧源
Ｘ 車両
Ｘ１１～Ｘ１８ 電子機器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】