知財求人 - 知財ポータルサイト「IP Force」
▶ 株式会社デンソーの特許一覧 ▶ 株式会社ミライズテクノロジーズの特許一覧 ▶ トヨタ自動車株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023167208
(43)【公開日】2023-11-24
(54)【発明の名称】整流回路
(51)【国際特許分類】
H02J 50/12 20160101AFI20231116BHJP
H02M 7/12 20060101ALI20231116BHJP
【ＦＩ】
H02J50/12
H02M7/12 601
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022078205
(22)【出願日】2022-05-11
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(74)【代理人】
【識別番号】110000567
【氏名又は名称】弁理士法人サトー
(72)【発明者】
【氏名】岩本 藤行
(72)【発明者】
【氏名】笹谷 卓也
(72)【発明者】
【氏名】平野 哲夫
(72)【発明者】
【氏名】近藤 尚哉
【テーマコード（参考）】
5H006
【Ｆターム（参考）】
5H006CA02
5H006CB01
5H006CB07
5H006CC08
5H006DB01
5H006DC04
(57)【要約】
【課題】より簡素な構成で、自動整合回路と整流回路を一体にした回路を提供する。
【解決手段】整流回路１１において直流出力端子間にスイッチング素子Ｓ１及びＳ２の直列回路を接続し、各スイッチング素子のＳ１及びＳ２のドレイン、ソース間にそれぞれダイオードＤ１及びＤ２を接続する。交流入力端子の一端とスイッチング素子Ｓ１及びＳ２の共通接続点との間に、共振周波数が交流電源周波数に等しく設定される直列共振フィルタ１２を接続し、制御部１３は、スイッチング素子Ｓ１及びＳ２を、交流電源周波数と同じ周波数で、それぞれ５０％のデューティ比で、且つ互いに１８０度の位相差でスイッチングする。更に制御部１３は、電力の伝送経路上で後発的に発生した発生リアクタンスΔＸに応じて、スイッチング素子Ｓ１をスイッチングするゲート信号Ｖｇ１の位相又はスイッチング素子Ｓ２の端子間電圧Ｖｄｓ２の位相を変化させる。
【選択図】図１
【解決手段】整流回路１１において直流出力端子間にスイッチング素子Ｓ１及びＳ２の直列回路を接続し、各スイッチング素子のＳ１及びＳ２のドレイン、ソース間にそれぞれダイオードＤ１及びＤ２を接続する。交流入力端子の一端とスイッチング素子Ｓ１及びＳ２の共通接続点との間に、共振周波数が交流電源周波数に等しく設定される直列共振フィルタ１２を接続し、制御部１３は、スイッチング素子Ｓ１及びＳ２を、交流電源周波数と同じ周波数で、それぞれ５０％のデューティ比で、且つ互いに１８０度の位相差でスイッチングする。更に制御部１３は、電力の伝送経路上で後発的に発生した発生リアクタンスΔＸに応じて、スイッチング素子Ｓ１をスイッチングするゲート信号Ｖｇ１の位相又はスイッチング素子Ｓ２の端子間電圧Ｖｄｓ２の位相を変化させる。
【選択図】図１
【特許請求の範囲】
【請求項1】
直流出力端子間に接続される第１及び第２スイッチング素子（Ｓ１、Ｓ２）の直列回路と、
前記第１及び第２スイッチング素子のそれぞれにおいて、低電圧側端子にアノードが接続され、高電圧側端子にカソードが接続されるダイオード（Ｄ１、Ｄ２）と、
交流入力端子の一端と前記第１及び第２スイッチング素子の共通接続点との間に接続され、共振周波数が交流電源周波数に等しく設定される直列共振フィルタ（１２）と、
前記第１及び第２スイッチング素子を、前記交流電源周波数と同じ周波数で、それぞれ５０％のデューティ比で、且つ互いに１８０度の位相差でスイッチングする制御部（１３，１３Ａ、１３Ｂ）と、を備え、
前記制御部は、電力の伝送経路上において後発的に発生した発生リアクタンスに応じて、前記第１スイッチング素子をスイッチングする駆動信号の位相、又は前記第２スイッチング素子の端子間電圧の位相を、入力される交流電圧の位相に対して所定の位相差となるように制御し、
前記発生リアクタンスが存在しなければ、前記第１及び第２スイッチング素子をオフするか、又は前記第１スイッチング素子をスイッチングする駆動信号の位相、又は前記第２スイッチング素子の端子間電圧の位相を、前記交流電圧の位相と同位相とし、
前記発生リアクタンスが誘導性であれば、前記第１スイッチング素子の駆動信号の位相、又は前記第２スイッチング素子の端子間電圧の位相を、前記交流電圧の位相に対して所定値だけ遅らせて、
前記発生リアクタンスが容量性であれば、前記第１スイッチング素子の駆動信号の位相、又は前記第２スイッチング素子の端子間電圧の位相を、前記交流電圧の位相に対して所定値だけ進ませる整流回路。
前記第１及び第２スイッチング素子のそれぞれにおいて、低電圧側端子にアノードが接続され、高電圧側端子にカソードが接続されるダイオード（Ｄ１、Ｄ２）と、
交流入力端子の一端と前記第１及び第２スイッチング素子の共通接続点との間に接続され、共振周波数が交流電源周波数に等しく設定される直列共振フィルタ（１２）と、
前記第１及び第２スイッチング素子を、前記交流電源周波数と同じ周波数で、それぞれ５０％のデューティ比で、且つ互いに１８０度の位相差でスイッチングする制御部（１３，１３Ａ、１３Ｂ）と、を備え、
前記制御部は、電力の伝送経路上において後発的に発生した発生リアクタンスに応じて、前記第１スイッチング素子をスイッチングする駆動信号の位相、又は前記第２スイッチング素子の端子間電圧の位相を、入力される交流電圧の位相に対して所定の位相差となるように制御し、
前記発生リアクタンスが存在しなければ、前記第１及び第２スイッチング素子をオフするか、又は前記第１スイッチング素子をスイッチングする駆動信号の位相、又は前記第２スイッチング素子の端子間電圧の位相を、前記交流電圧の位相と同位相とし、
前記発生リアクタンスが誘導性であれば、前記第１スイッチング素子の駆動信号の位相、又は前記第２スイッチング素子の端子間電圧の位相を、前記交流電圧の位相に対して所定値だけ遅らせて、
前記発生リアクタンスが容量性であれば、前記第１スイッチング素子の駆動信号の位相、又は前記第２スイッチング素子の端子間電圧の位相を、前記交流電圧の位相に対して所定値だけ進ませる整流回路。
【請求項2】
前記直列回路に並列に接続される平滑コンデンサ（Ｃｍ）を備え、
前記所定値を、９０°とする請求項１記載の整流回路。
前記所定値を、９０°とする請求項１記載の整流回路。
【請求項3】
前記制御部は、前記発生リアクタンスが誘導性であれば、前記第１及び第２スイッチング素子をスイッチングする駆動信号に、当該スイッチング素子の出力端子間電圧の遷移時間以上のデッドタイムを設定する請求項１又は２記載の整流回路。
【請求項4】
前記制御部は、前記発生リアクタンスが容量性であれば、前記第１及び第２スイッチング素子をスイッチングする駆動信号に、当該スイッチング素子に通電される電流の遷移時間以上のデッドタイムを設定する請求項１又は２記載の整流回路。
【請求項5】
入力される交流電力の電流電圧位相差を検出する位相差検出部（１４）を備え、
前記制御部は、前記電流電圧位相差に応じて前記発生リアクタンスの状態を判定する請求項１又は２記載の整流回路。
前記制御部は、前記電流電圧位相差に応じて前記発生リアクタンスの状態を判定する請求項１又は２記載の整流回路。
【請求項6】
前記位相差検出部は、前記直列共振フィルタの出力側に配置されている請求項５記載の整流回路。
【請求項7】
前記直列共振フィルタの出力側に、入力される交流電力の電流及び電圧を検出する電流電圧検出部（４１）を備え、
前記制御部（１３Ａ）は、前記電流及び前記電圧に応じて前記発生リアクタンスの状態を判定する請求項１又は２記載の整流回路。
前記制御部（１３Ａ）は、前記電流及び前記電圧に応じて前記発生リアクタンスの状態を判定する請求項１又は２記載の整流回路。
【請求項8】
前記直流出力端子間において、入力される電力を検出する電力検出部（４２）を備え、
前記制御部（１３Ｂ）は、前記電力に応じて、前記第１スイッチング素子の駆動信号の位相を、前記交流電圧の位相に対して変化させ、前記電力が目標値以上になると、前記交流電圧の位相に対する前記駆動信号の位相差を固定する請求項１又は２記載の整流回路。
前記制御部（１３Ｂ）は、前記電力に応じて、前記第１スイッチング素子の駆動信号の位相を、前記交流電圧の位相に対して変化させ、前記電力が目標値以上になると、前記交流電圧の位相に対する前記駆動信号の位相差を固定する請求項１又は２記載の整流回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、交流電力を直流電力に整流する回路に関する。
【背景技術】
【0002】
電界結合式や磁界結合式等で用いられる非接触給電（ＷＰＴ：Wireless Power Transfer）システムでは、電力の伝送効率を向上させるためや、電力の反射を抑制するため、送電経路上のリアクタンス成分をキャンセルしたりインピーダンス整合をさせる整合回路や、結合器のＬＣ値と交流電源周波数とで共振させる共振回路を設けている。
【0003】
結合器の共振周波数や送電経路上のリアクタンス成分は、結合器等の経年による寸法変動や受電側の移動等により変動する場合がある。整合回路や共振回路が、定数が固定のＬＣ素子で構成されていると、発生したリアクタンス成分に対応できず、電力反射が発生し、電力伝送性能が劣化することが懸念される。
【0004】
そのような問題に対処するため、ＬＣ値を可変にした機械式の構成や、スイッチング素子とＬＣ素子とで構成された電子式の自動整合回路を追加して、送電経路上のリアクタンス成分の変動に追随させて、その影響をキャンセルする方式がある。しかし、その場合、回路体格の増大が懸念される。特に、受電側の回路は、移動体や飛行体等に搭載される想定により体格や重量に制約がある場合が多く、小型化が求められる。そこで、電力伝送性能と受電側回路の小型化を両立するため、自動整合回路と整流回路を一体にした回路が提案されている。
【0005】
特許文献１は、ブリッジレスＰＦＣ（Power Factor Correction）と磁気エネルギー回生スイッチ(MERS：Magnetic Energy Recovery Switch）とを組み合わせた構成を開示している。SW1、SW2を交流電源以上の周波数でスイッチングして力率を改善、つまりリアクタンス成分の影響の抑制しながら整流すると同時に、コンデンサＣＭとＦＥＴのＳＷを用いてＳＷ１～ＳＷ３によるソフトスイッチングを成立させ、高効率に動作させる方式である。
【0006】
非特許文献１は、＋ｊＸ又は－ｊＸと、スイッチ二つとコンデンサで構成された整流部と、ＤＣ－ＤＣコンバータとで構成された整流回路を開示している。コンバータによって、Ｖ１とＶ２を制御し、＋ｊＸと－ｊＸの寄与を制御してインピーダンスＺｒを制御し、送電経路上のリアクタンスをキャンセルする方式となっている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０１４－３６５７３号公報
【非特許文献】
【0008】
【非特許文献1】IEEE JOURNAL OF EMERGING AND SELECTED TOPICS IN POWER ELECTRONICS、VOL．8，NO.3，SEPTEMBER 2020
【発明の概要】
【発明が解決しようとする課題】
【0009】
特許文献１で使用されているＰＦＣでは、一般的に、ＳＷ１～ＳＷ３を交流電源の周波数の数百倍の周波数でスイッチングさせながら制御する必要があることから、電源周波数が８５ｋＨｚ～１３．５６ＭＨｚとなる非接触給電への適用は困難である。
【0010】
また、非特許文献１の構成では、整流部のスイッチング周波数は交流電源の周波数と同じであるが、±ｊＸ部分、整流部、コンバータの組み合わせが２組必要であり、回路体格の増大が懸念される。
本発明は上記事情に鑑みてなされたものであり、その目的は、より簡素な構成で、自動整合回路と整流回路を一体にした回路を提供することにある。
本発明は上記事情に鑑みてなされたものであり、その目的は、より簡素な構成で、自動整合回路と整流回路を一体にした回路を提供することにある。
【課題を解決するための手段】
【0011】
請求項１記載の整流回路によれば、直流出力端子間に第１及び第２スイッチング素子の直列回路を接続し、各スイッチング素子の低電圧側端子、高電圧側端子間にダイオードを接続する。交流入力端子の一端と第１及び第２スイッチング素子の共通接続点との間に、共振周波数が交流電源周波数に等しく設定される直列共振フィルタを接続し、制御部は、第１及び第２スイッチング素子を、交流電源周波数と同じ周波数で、それぞれ５０％のデューティ比で、且つ互いに１８０度の位相差でスイッチングする。
【0012】
更に、制御部は、電力の伝送経路上において後発的に発生した発生リアクタンスに応じて、第１スイッチング素子をスイッチングする駆動信号の位相、又は第２スイッチング素子の端子間電圧の位相を、入力される交流電圧の位相に対して所定の位相差となるように制御する。具体的には、発生リアクタンスが存在しなければ、第１及び第２スイッチング素子をオフするか、又は第１スイッチング素子をスイッチングする駆動信号の位相、又は第２スイッチング素子の端子間電圧の位相を、交流電圧の位相と同位相とする。発生リアクタンスが誘導性であれば、第１スイッチング素子の駆動信号の位相、又は第２スイッチング素子の端子間電圧の位相を、交流電圧の位相に対して所定値だけ遅らせて、発生リアクタンスが容量性であれば、第１スイッチング素子の駆動信号の位相、又は前記第２スイッチング素子の端子間電圧の位相を、交流電圧の位相に対して所定値だけ進ませる。
【0013】
すなわち、制御部が、電力の伝送経路上に後発的に発生したリアクタンスの影響を打ち消すように、第１スイッチング素子をスイッチングする駆動信号の位相、又は第２スイッチング素子の端子間電圧の位相を制御する。これにより、インピーダンスを自動的に整合させながら、交流電力を直流電力に変換できる。また、スイッチング周波数が交流電源周波数と同一になるので、非接触式給電システムへの適用が容易であり、スイッチング損失も低減できる。そして、非特許文献１に開示されている構成に比較して、回路体格を小さくできる。
【0014】
請求項２記載の整流回路によれば、交流電圧の位相に対して、第１スイッチング素子の駆動信号の位相、又は第２スイッチング素子の端子間電圧の位相を遅らせたり、進ませる所定値を９０°とする。このように構成すれば、交流電圧及び交流電流をＶｉｎ，Ｉｉｎとし、平滑コンデンサの端子電圧をＶｏとすると、この電圧Ｖｏと第１及び第２スイッチング素子の動作とが、電圧Ｖｉｎの位相から９０°ずれた補助電源として機能する。電圧Ｖｏは、発生リアクタンスが容量性の場合は電流Ｉｉｎの位相を進め、発生リアクタンスが誘導性の場合は電流Ｉｉｎの位相を遅らせる。そして、平滑コンデンサの充放電がバランスすると、電圧Ｖｉｎと電流Ｉｉｎの位相が揃うことになる。これにより、インピーダンスを効率的に整合させることができる。
【図面の簡単な説明】
【0015】
【図1】第１実施形態であり、整流回路の構成を示す図
【図3】電流電圧位相差検出部の回路構成を示す図
【図4】制御部の構成を示す図
【図5】非接触給電システムの構成を示す機能ブロック図
【図6】発生リアクタンスが存在しない場合に、スイッチング素子Ｓ１及びＳ２をオフにする状態を示す信号波形図
【図7】発生リアクタンスが存在しない場合に、ゲート信号Ｖｇ１のパルス位相を交流電圧位相と同相にする状態を示す信号波形図
【図8】発生リアクタンスが誘導性の場合に、ゲート信号Ｖｇ１のパルス位相を交流電圧位相よりも進ませた遅らせた非定常状態を示す信号波形図
【図9】同定常状態を示す信号波形図
【図10】発生リアクタンスが容量性の場合に、ゲート信号Ｖｇ１のパルス位相を交流電圧位相よりも進ませた非定常状態を示す信号波形図
【図11】同定常状態を示す信号波形図
【図12】発生リアクタンスが誘導性の場合の電圧・電流ベクトル図
【図13】発生リアクタンスが誘導性の場合について、付与する位相差が９０°で適切であることを説明する非定常状態を示す図
【図14】同定常状態を示す図
【図15】発生リアクタンスが容量性の場合の電圧・電流ベクトル図
【図16】発生リアクタンスが容量性の場合について、付与する位相差が９０°で適切であることを説明する非定常状態を示す図
【図17】同定常状態を示す図
【図18】ゲート信号Ｖｇ１、Ｖｇ２にデッドタイムを付与する際に、交流電圧Ｖｉｎの位相に対して、スイッチング素子Ｓ２のドレイン、ソース間電圧Ｖｄｓの位相差を９０°にすることを説明する図
【図19】第２実施形態であり、発生リアクタンスが誘導性の場合に、ゲート信号Ｖｇｓ１、Ｖｇｓ２間に付与するデッドタイムが電圧Ｖｄｓ１の立下り時間未満である場合を示す信号波形図
【図20】同デッドタイムが電圧Ｖｄｓ１の立下り時間以上である場合を示す信号波形図
【図21】発生リアクタンスが容量性の場合に、付与するデッドタイムが電流Ｉｓ１の立下り時間未満である場合を示す信号波形図
【図22】同デッドタイムが電流Ｉｓ１の立下り時間以上である場合を示す信号波形図
【図23】第３実施形態であり、電流電圧位相差検出部の回路構成を示す図（その１）
【図24】電流電圧位相差に対する出力電圧ＶＤＣの変化を示す図
【図25】電流電圧位相差検出部の回路構成を示す図（その２）
【図26】電流電圧位相差に対する出力電圧ＶＤＣの変化を示す図
【図27】第４実施形態であり、基準信号の出力源が異なる整流回路の構成を示す図
【図28】第５実施形態であり、整流回路の構成を示す図
【図29】第６実施形態であり、整流回路の構成を示す図
【図30】負荷に出力する電力Ｐｏに応じて、交流電圧Ｖｉｎの位相に対するゲート信号Ｖｇ１の位相差をスイープさせる状態を示す信号波形図
【図31】制御内容を示すフローチャート
【発明を実施するための形態】
【0016】
（第１実施形態）
以下、第１実施形態について説明する。図５に示すように、一般的な非接触給電システムは、送電側に交流電源１、自動整合回路２及び整合回路・共振用回路３があり、受電側に整合回路・共振用回路４、自動整合回路５、整流回路６及び負荷７がある。そして、整合回路・共振用回路３、４の間には結合器８が配置されており、この結合器８を介して、送電側から受電側に、電界結合又は磁界結合により非接触給電が行われる。本実施形態の構成は、受電側の自動整合回路５及び整流回路６に相当する構成である。
以下、第１実施形態について説明する。図５に示すように、一般的な非接触給電システムは、送電側に交流電源１、自動整合回路２及び整合回路・共振用回路３があり、受電側に整合回路・共振用回路４、自動整合回路５、整流回路６及び負荷７がある。そして、整合回路・共振用回路３、４の間には結合器８が配置されており、この結合器８を介して、送電側から受電側に、電界結合又は磁界結合により非接触給電が行われる。本実施形態の構成は、受電側の自動整合回路５及び整流回路６に相当する構成である。
【0017】
図１に示すように、本実施形態の整流回路１１は、負荷７の両端に接続される平滑コンデンサＣｍ、並びにスイッチング素子Ｓ１及びＳ２の直列回路を備えている。スイッチング素子Ｓ１及びＳ２は、例えばＮチャネルＭＯＳＦＥＴであり、そのドレイン、ソース間には、それぞれダイオードＤ１及びＤ２が接続されている。これらのダイオードＤ１及びＤ２は、ＦＥＴのボディダイオードでも良い。スイッチング素子Ｓ１及びＳ２は、それぞれ第１及び第２スイッチング素子である。また、ドレイン、ソースは、それぞれ高電圧側端子、低電圧側端子である。
【0018】
受電側の交流入力端子の一端と、スイッチング素子Ｓ１及びＳ２の共通接続点との間には、コンデンサＣｆ及びコイルＬｆの直列回路からなる共振回路１２が接続されている。スイッチング素子Ｓ１及びＳ２のスイッチング動作は、制御部１３により制御される。制御部１３は、スイッチング素子Ｓ１及びＳ２のゲートに、それぞれ駆動信号であるゲート信号Ｖｇ１及びＶｇ２を出力する。
【0019】
交流電源１の両端には、電流電圧位相差検出部１４が接続されている。電流電圧位相差検出部１４は、交流電源１の電流－電圧の位相差を検出し、その検出結果を例えばデータとして制御部１３に送信する。上記のデータには、電圧のゼロクロス点に同期して出力される基準信号が含まれている。尚、電流電圧位相差検出部１４は、図２に示すように、受電側において、共振回路１２とスイッチング素子Ｓ２との間で、スイッチング素子Ｓ２と並列に接続されていても良い。また、図中に示す「ΔＸ」は、経時変化により送電経路中に後発的に発生したリアクタンスを示しており、以下、発生リアクタンスΔＸと称する。
【0020】
図３に示すように、電流電圧位相差検出部１４では、交流電源１の両端子１ａ，１ｂ間にコンデンサ１５及びトランス１６の一次側コイルの直列回路が接続されている。また、端子１ａには、トランス１７の一次側コイルが接続されている。トランス１６の二次側コイルの両端はそれぞれＶｏ＿Ｈ，Ｖｏ＿Ｌであり、トランス１７の二次側コイルの両端はそれぞれＩｏ＿Ｈ，Ｉｏ＿Ｌである。
【0021】
端子Ｖｏ＿Ｈ，Ｖｏ＿Ｌの間には、抵抗素子１８Ｖ並びに抵抗素子１９Ｖ及び２０Ｖの直列回路が接続されている。電源とグランドとの間には、抵抗素子２１Ｖ及び２２Ｖの直列回路が接続されており、それらの共通接続点は、抵抗素子１９Ｖ及び２０Ｖの共通接続点に接続されている。また、端子Ｖｏ＿Ｈ，Ｖｏ＿Ｌは、それぞれアンプ２３Ｖの非反転入力端子、反転入力端子に接続されており、アンプ２３Ｖの出力端子は、Ｄフリップフロップ２４のクロック端子ＣＬＫに接続されている。尚、端子Ｉｏ＿Ｈ，Ｉｏ＿Ｌ間に接続されている構成は上記と対称であり、対応する構成の符号の「Ｖ」に替えて「Ｉ」を付して示している。そして、アンプ２３Ｉの出力端子は、Ｄフリップフロップ２４のデータ端子Ｄに接続されている。
【0022】
以上のように構成される電流電圧位相差検出部１４によれば、交流電源１の電流が電圧に対して進み位相になると、Ｄフリップフロップ２４の出力端子Ｑが「１」となり、同遅れ位相になると出力端子Ｑバーが「１」となる。
【0023】
図４に示すように、制御部１３は、２つの選択回路２５（１）及び２５（２）と、遅延回路２６～２８とを備えている。これらの遅延回路２６～２８により付与される遅延位相量は、それぞれ交流電源周期の位相９０°、２７０°、１８０°である。選択回路２５（１）及び２５（２）の可動接点は、それぞれスイッチング素子Ｓ１及びＳ２のゲートに接続されている。選択回路２５（１）の固定接点（１）には、交流電源１の電圧位相に同期した基準信号が与えられている。
【0024】
選択回路２５（２）の固定接点（１）には、遅延回路２８の出力端子が接続されている。選択回路２５（１）の固定接点（２）、選択回路２５（２）の固定接点（３）には、遅延回路２６の出力端子が接続されている。また、選択回路２５（１）の固定接点（３）、選択回路２５（２）の固定接点（２）には、遅延回路２７の出力端子が接続されている。選択回路２５の可動接点の切り替えは、発生リアクタンスΔＸの判定結果に応じて行われる。電流電圧間の位相差がなければΔＸ＝０であり、固定接点（１）が選択される。電流が電圧に対して遅れ位相であればΔＸ＞０であり、固定接点（２）が選択される。電流が電圧に対して進み位相であればΔＸ＜０であり、固定接点（３）が選択される。
【0025】
次に、本実施形態の作用について説明する。
＜ΔＸ＝０の場合＞
発生リアクタンスが存在せず、電流電圧間の位相差がない場合には、図６に示すように、スイッチング素子Ｓ１及びＳ２を何れもオフにして、ダイオードＤ１及びＤ２を導通させて整流を行う。または、図７に示すように、スイッチング素子Ｓ１のゲート信号Ｖｇ１のパルスの位相を、交流電源電圧と同位相にする。すなわち、ゲート信号Ｖｇ１のパルスの立上りを、交流電圧の極性が負側から正側へ移行する際のゼロクロス点に一致させる。スイッチング素子Ｓ２のゲート信号Ｖｇ２のパルスは、その逆相となる。尚、図中のＶｉｎは、交流電源１の電圧であり、Ｖｏは整流回路１１の出力電圧である。
＜ΔＸ＝０の場合＞
発生リアクタンスが存在せず、電流電圧間の位相差がない場合には、図６に示すように、スイッチング素子Ｓ１及びＳ２を何れもオフにして、ダイオードＤ１及びＤ２を導通させて整流を行う。または、図７に示すように、スイッチング素子Ｓ１のゲート信号Ｖｇ１のパルスの位相を、交流電源電圧と同位相にする。すなわち、ゲート信号Ｖｇ１のパルスの立上りを、交流電圧の極性が負側から正側へ移行する際のゼロクロス点に一致させる。スイッチング素子Ｓ２のゲート信号Ｖｇ２のパルスは、その逆相となる。尚、図中のＶｉｎは、交流電源１の電圧であり、Ｖｏは整流回路１１の出力電圧である。
【0026】
＜ΔＸ＞０の場合＞
発生リアクタンスが誘導性であれば、図８に示すように、ゲート信号Ｖｇ１のパルスの位相を、交流電源電圧の位相よりも所定量Φ＝９０°だけ遅れ位相にする。図９は、図８に示すようにスイッチング動作させた後の定常状態を示している。
発生リアクタンスが誘導性であれば、図８に示すように、ゲート信号Ｖｇ１のパルスの位相を、交流電源電圧の位相よりも所定量Φ＝９０°だけ遅れ位相にする。図９は、図８に示すようにスイッチング動作させた後の定常状態を示している。
【0027】
＜ΔＸ＜０の場合＞
発生リアクタンスが容量性であれば、図１０に示すように、ゲート信号Ｖｇ１のパルスの位相を、交流電源電圧の位相よりも所定量Φ＝９０°だけ進み位相にする。図１１は、図１０に示すようにスイッチング動作させた後の定常状態を示している。
発生リアクタンスが容量性であれば、図１０に示すように、ゲート信号Ｖｇ１のパルスの位相を、交流電源電圧の位相よりも所定量Φ＝９０°だけ進み位相にする。図１１は、図１０に示すようにスイッチング動作させた後の定常状態を示している。
【0028】
ここで、ΔＸ＞０、ΔＸ＜０の場合に付与する位相の調整量を９０°にすることの妥当性について説明する。ΔＸ＞０の場合のベクトル図は、図１２に示すようになる。図中のＩｉｎ’は、非定常状態に流れる交流電流である。図１３に示すように、スイッチング素子Ｓ１を、交流電圧位相に対して９０°の遅れ位相で、且つデューティ比５０％でオンさせると、そのオンしている期間の半周期において、交流電流Ｉｉｎにより平滑コンデンサＣｍを充放電する。その結果、電流Ｉｉｎの位相差分だけ平滑コンデンサＣｍに電荷が溜まるので、出力電圧Ｖｏが得られる。
【0029】
出力電圧Ｖｏと、スイッチング素子Ｓ１及びＳ２のスイッチング動作とが、交流電圧Ｖｉｎより位相９０°遅れた補助電源として機能することで、出力電圧Ｖｏは交流電流Ｉｉｎの位相を進めることになる。そして、電流Ｉｉｎと電圧Ｖｉｎの位相が一致するまで、電圧Ｖｏは上昇する。やがて、平滑コンデンサＣｍの充放電がバランスして電圧Ｖｏが安定すれば、図１４に示すように、電流Ｉｉｎと電圧Ｖｉｎの位相が一致する状態に至る。
【0030】
つまり、スイッチング素子Ｓ１を、交流電圧Ｖｉｎ位相に対して９０°の遅れ位相で、且つデューティ比５０％でスイッチング動作させると、電流Ｉｉｎによる平滑コンデンサＣｍの充放電がバランスし時に、電流Ｉｉｎと電圧Ｖｉｎの位相が揃うことになる。
【0031】
図１５～図１７は、ΔＸ＜０の場合の図１２～図１４相当図である。この場合、出力電圧Ｖｏと、スイッチング素子Ｓ１及びＳ２のスイッチング動作とが、交流電圧Ｖｉｎより位相９０°進んだ補助電源として機能することで、出力電圧Ｖｏは交流電流Ｉｉｎの位相を遅らせることになる。そして、電流Ｉｉｎと電圧Ｖｉｎの位相が一致するまで、電圧Ｖｏは上昇する。やがて、平滑コンデンサＣｍの充放電がバランスして電圧Ｖｏが安定すれば、図１７に示すように、電流Ｉｉｎと電圧Ｖｉｎの位相が一致する状態に至る。
【0032】
尚、以上は、ゲート信号Ｖｇ１，Ｖｇ２に対してデッドタイムを付与しない場合について説明した。これに対して、例えば図１８に示すように、ゲート信号Ｖｇ１の位相をずらしてデッドタイムαを付与すると、電圧Ｖｉｎとゲート信号Ｖｇ１との位相差は（９０°＋α）となる。この場合でも、電圧Ｖｉｎに対するスイッチング素子Ｓ２のドレイン、ソース間電圧Ｖｄｓ２の位相差は、９０°のままである。したがって、上記のようにデッドタイムを付与する際には、電圧Ｖｉｎに電圧Ｖｄｓ２の位相差を９０°とするように制御すれば良い。
【0033】
以上のように本実施形態によれば、整流回路１１において、直流出力端子間にスイッチング素子Ｓ１及びＳ２の直列回路を接続し、各スイッチング素子のＳ１及びＳ２のドレイン、ソース間に、それぞれダイオードＤ１及びＤ２を接続する。交流入力端子の一端とスイッチング素子Ｓ１及びＳ２の共通接続点との間に、共振周波数が交流電源周波数に等しく設定される直列共振フィルタ１２を接続し、制御部１３は、スイッチング素子Ｓ１及びＳ２を、交流電源周波数と同じ周波数で、それぞれ５０％のデューティ比で、且つ互いに１８０度の位相差でスイッチングする。
【0034】
更に、制御部１３は、電力の伝送経路上で後発的に発生した発生リアクタンスΔＸに応じて、スイッチング素子Ｓ１をスイッチングするゲート信号Ｖｇ１の位相又はスイッチング素子Ｓ２の端子間電圧Ｖｄｓ２の位相を、入力される交流電圧Ｖｉｎの位相に対して所定の位相差となるように制御する。具体的には、発生リアクタンスΔＸが存在しなければ、スイッチング素子Ｓ１及びＳ２をオフするか、ゲート信号Ｖｇ１の位相又は電圧Ｖｄｓ２の位相を、交流電圧Ｖｉｎの位相と同位相とする。発生リアクタンスΔＸが誘導性であれば、ゲート信号Ｖｇ１の位相又は電圧Ｖｄｓ２の位相を、交流電圧Ｖｉｎの位相に対して所定値だけ遅らせて、発生リアクタンスΔＸが容量性であれば、ゲート信号Ｖｇ１の位相又は電圧Ｖｄｓ２の位相を、交流電圧Ｖｉｎの位相に対して所定値だけ進ませる。
【0035】
すなわち、制御部１３が、発生リアクタンスΔＸの影響を打ち消すように、ゲート信号Ｖｇ１の位相又は電圧Ｖｄｓ２の位相を制御する。これにより、インピーダンスを自動的に整合させながら、交流電力を直流電力に変換できる。また、スイッチング周波数が交流電源周波数と同一になるので、非接触式給電システムへの適用が容易であり、スイッチング損失も低減できる。そして、非特許文献１に開示されている構成に比較して、回路体格を小さくできる。また、位相を遅らせたり、進ませる所定値を９０°とすることで、整流回路１１の出力電圧Ｖｏとスイッチング素子Ｓ１及びＳ２の動作とが、電圧Ｖｉｎの位相から９０°ずれた補助電源として機能させて、インピーダンスを効率的に整合させることができる。
【0036】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。第２実施形態では、発生リアクタンスΔＸが誘導性、容量性であるそれぞれの場合に応じて、スイッチング損失を低減させるために付与するデッドタイムを示す。スイッチング素子Ｓ１に流れるドレイン電流をＩｓ１，ドレイン、ソース間電圧をＶｄｓ１、ダイオードＤ１に流れる電流をＩｄ１とする。
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。第２実施形態では、発生リアクタンスΔＸが誘導性、容量性であるそれぞれの場合に応じて、スイッチング損失を低減させるために付与するデッドタイムを示す。スイッチング素子Ｓ１に流れるドレイン電流をＩｓ１，ドレイン、ソース間電圧をＶｄｓ１、ダイオードＤ１に流れる電流をＩｄ１とする。
【0037】
図１９に示すように、発生リアクタンスΔＸ＞０である誘導性の場合に、ゲート信号Ｖｇｓ１、Ｖｇｓ２間に付与するデッドタイムが電圧Ｖｄｓ１の立下り時間未満であると、ゲート信号Ｖｇｓ１が立ち上がりスイッチング素子Ｓ１がターンオンする際に、電圧Ｖｄｓ１が０Ｖにならないタイミングで電流Ｉｓ１が流れ始めることで、スイッチング損失が発生する。
【0038】
これに対して、図２０に示すように、電圧Ｖｄｓ１の立下り時間以上のデッドタイムを付与すると、その間にダイオードＤ１に電流Ｉｄ１が流れて電圧Ｖｄｓ１は略０Ｖとなり、電流Ｉｓ１は０Ａとなる。そこから、ゲート信号Ｖｇｓ１が立ち上がると、電流Ｉｓ１は０Ａから上昇を開始する。これにより、電圧Ｖｄｓ１が０Ｖの状態で電流Ｉｄ１が流れ始めるので、スイッチング素子Ｓ１のターンオンが所謂ゼロ電圧スイッチングとなり、スイッチング損失が低減される。
【0039】
また、図２１に示すように、発生リアクタンスΔＸ＜０である容量性の場合に付与するデッドタイムが、ドレイン電流Ｉｓ１の立下り時間未満であると、やはり電圧Ｖｄｓ１が０Ｖにならないタイミングで電流Ｉｓ１が流れ始めることで、スイッチング損失が発生する。
【0040】
これに対して、図２２に示すように、電流Ｉｓ１の立下り時間以上のデッドタイムを付与すると、その間にダイオードＤ１に電流Ｉｄ１が流れて電圧Ｖｄｓ１は略０Ｖとなり、電流Ｉｓ１は０Ａとなる。そこから、電圧Ｖｄｓ１が立ち上がるので、ターンオフ時に所謂ゼロ電流スイッチングとなり、スイッチング損失が低減される。
【0041】
（第３実施形態）
第３実施形態は、電流電圧位相差検出回路の構成バリエーションを示す。図２３に示す電流電圧位相差検出回路１４Ａでは、交流端子間に、コンデンサ３１及び３２の直列回路が接続されている。コンデンサ３１に対して並列に、トランス３３、コンデンサ３４並びにダイオード３５ａ及び３５ｂを組み合わせた回路が接続されている。トランス３３の１次巻線は交流端子に接続され、２次巻線にはコンデンサ３４が並列に接続されている。
第３実施形態は、電流電圧位相差検出回路の構成バリエーションを示す。図２３に示す電流電圧位相差検出回路１４Ａでは、交流端子間に、コンデンサ３１及び３２の直列回路が接続されている。コンデンサ３１に対して並列に、トランス３３、コンデンサ３４並びにダイオード３５ａ及び３５ｂを組み合わせた回路が接続されている。トランス３３の１次巻線は交流端子に接続され、２次巻線にはコンデンサ３４が並列に接続されている。
【0042】
ダイオード３５ａのカソード及びダイオード３５ｂのアノードは、コンデンサ３１及び３２の共通接続点に接続されている。そして、ダイオード３５ａのアノードと、ダイオード３５ｂのカソードとは、それぞれコンデンサ３４の一端、他端に接続されている。コンデンサ３１及び３２の共通接続点からは、抵抗素子３６を介して電圧ＶＤＣが出力される。電圧ＶＤＣの出力端子とグランドとの間には、コンデンサ３７及び抵抗素子３８の並列回路が接続されている。
【0043】
コンデンサ３１及び３２の共通接続点の電圧をＶｖｄ，コンデンサ３４の端子電圧をＶｉｄとすると、電流電圧位相差検出回路１４Ａの出力電圧ＶＤＣは、図２４に示すように、電圧Ｖｖｄに対する電圧Ｖｉｄの位相差に応じた値、つまり電流電圧位相差となる。位相差の遅れ、進みに応じて、電圧ＶＤＣは負の値から正の値に変化する。
【0044】
また、図２５に示す電流電圧位相差検出回路１４Ｂでは、コンデンサ３２に替えて、トランス３９の１次巻線が接続されている。トランス３９の２次巻線は、ダイオードブリッジ回路４０の端子ａ，ｂに接続されている。上記２次巻線の中点はグランドに接続されている。一方、トランス３３の２次巻線の中点はグランドに接続されておらず、電圧ＶＤＣの出力端子となっている。また、その２次巻線は、ダイオードブリッジ回路４０の端子ｃ，ｄに接続されている。
【0045】
トランス３９の２次巻線の端子電圧をＶｖｄ，トランス３３の２次巻線の端子電圧をＶｉｄとすると、電流電圧位相差検出回路１４Ｂの出力電圧ＶＤＣは、図２６に示すように、電圧Ｖｖｄに対する電圧Ｖｉｄの位相差に応じた値となる。位相差の遅れ、進みに応じて、電圧ＶＤＣは正の値で変化し、位相差がゼロ場合に電圧ＶＤＣは最大値を示す。
【0046】
（第４実施形態）
第４実施形態は、制御部１３に入力される基準信号を得る場合のバリエーションを示す。図２７に示す整流回路１１Ａにおいて、交流電源１Ａが回路として構成されている場合に、その内部で交流電源の周波数を生成するのにクロック信号を使用していれば、そのクロック信号を基準信号として用いる。
第４実施形態は、制御部１３に入力される基準信号を得る場合のバリエーションを示す。図２７に示す整流回路１１Ａにおいて、交流電源１Ａが回路として構成されている場合に、その内部で交流電源の周波数を生成するのにクロック信号を使用していれば、そのクロック信号を基準信号として用いる。
【0047】
（第５実施形態）
図２８に示す第５実施形態の整流回路１１Ｂでは、電流電圧位相差検出回路１４に替えて、電流電圧検出回路４１を用いる。電流電圧検出回路４１は、交流電圧Ｖｉｎ及び交流電流Ｉｉｎを検出して、それらを制御部１３Ａに出力する。制御部１３Ａは、入力された交流電圧Ｖｉｎ及び交流電流Ｉｉｎに基いて発生リアクタンスΔＸを推定し、その推定結果に応じて第１実施形態と同様にスイッチング素子Ｓ１及びＳ２を制御する。
図２８に示す第５実施形態の整流回路１１Ｂでは、電流電圧位相差検出回路１４に替えて、電流電圧検出回路４１を用いる。電流電圧検出回路４１は、交流電圧Ｖｉｎ及び交流電流Ｉｉｎを検出して、それらを制御部１３Ａに出力する。制御部１３Ａは、入力された交流電圧Ｖｉｎ及び交流電流Ｉｉｎに基いて発生リアクタンスΔＸを推定し、その推定結果に応じて第１実施形態と同様にスイッチング素子Ｓ１及びＳ２を制御する。
【0048】
（第６実施形態）
図２９に示す第６実施形態の整流回路１１Ｃは、第５実施形態の電流電圧検出回路４１に替えて、負荷７に並列接続される電流電圧検出回路４２を備えている。この電流電圧検出部に相当する電流電圧検出回路４２により、負荷７の端子電圧及び負荷７に通電される電流、つまり出力電圧及び出力電流を検出し、負荷７で消費される電力Ｐｏを求める。そして、制御部１３Ｂは、図３０に示すように、電力Ｐｏが所定値以上となるように、ゲート信号Ｖｇ１のパルス位相差をスイープさせる。電流電圧検出回路４２は、電力検出部に相当する。
図２９に示す第６実施形態の整流回路１１Ｃは、第５実施形態の電流電圧検出回路４１に替えて、負荷７に並列接続される電流電圧検出回路４２を備えている。この電流電圧検出部に相当する電流電圧検出回路４２により、負荷７の端子電圧及び負荷７に通電される電流、つまり出力電圧及び出力電流を検出し、負荷７で消費される電力Ｐｏを求める。そして、制御部１３Ｂは、図３０に示すように、電力Ｐｏが所定値以上となるように、ゲート信号Ｖｇ１のパルス位相差をスイープさせる。電流電圧検出回路４２は、電力検出部に相当する。
【0049】
次に、第６実施形態の作用について説明する。図３１に示すように、制御部１３Ｂは、先ず、現時点の電力Ｐｏが所定値Ｐ未満であることを検出すると（Ｓ１）、スイッチング素子Ｓ１のゲート信号Ｖｇ１のパルスの位相を、交流電圧Ｖｉｎの位相と同相に設定する（Ｓ２）。それから、電流電圧検出回路４２を介して出力電圧及び出力電流を検出し、電力Ｐｏを演算する（Ｓ３）。
【0050】
続いて、電力Ｐｏが所定値Ｐ以上か否かを判断し（Ｓ４）、所定値Ｐ以上であれば（ＹＥＳ）ゲート信号Ｖｇ１のパルスの位相を、交流電圧Ｖｉｎの位相と同相に固定する（Ｓ１１）。電力Ｐｏが所定値Ｐ未満であれば（ＮＯ）、ゲート信号Ｖｇ１のパルスの位相を、交流電圧Ｖｉｎの位相に対して－Φ又は＋Φの位相差となるように設定する（Ｓ５）。それから、ステップＳ３と同様に電力Ｐｏを演算する（Ｓ６）。
【0051】
次に、ステップＳ４と同様の判断を行ない（Ｓ７）「ＹＥＳ」と判断すると、ゲート信号Ｖｇ１のパルスの位相を、交流電圧Ｖｉｎの位相に対して－Φ又は＋Φの位相差となる状態で固定する（Ｓ１２）。一方、「ＮＯ」と判断すると、ゲート信号Ｖｇ１のパルスの位相を、交流電圧Ｖｉｎの位相に対して＋Φ又は－Φの位相差となるように設定する（Ｓ８）。すなわち、ここでは、ステップＳ５で選択した極性と逆の極性で位相差を設定する。
【0052】
その後、ステップＳ３，Ｓ４と同様の処理、判断を行い（Ｓ９、Ｓ１０）、「ＹＥＳ」と判断すると、ゲート信号Ｖｇ１のパルスの位相を、交流電圧Ｖｉｎの位相に対して＋Φ又は－Φの位相差となる状態で固定する（Ｓ１３）。一方、「ＮＯ」と判断すると、電力Ｐｏの低下が、発生リアクタンスΔＸ以外の要因によると推定されるので、異常発生の可能性があると判定する（Ｓ１４）。
【0053】
以上のように第６実施形態によれば、整流回路１１Ｃの直流出力端子間において、負荷７により消費される電力Ｐｏを検出する電流電圧検出回路４２を備え、制御部１３Ｂは、電力Ｐｏに応じて、ゲート信号Ｖｇ１のパルスの位相を、交流電圧Ｖｉｎの位相に対して変化させ、電力Ｐｏが目標値Ｐ以上になると、交流電圧Ｖｉｎの位相に対するゲート信号Ｖｇ１の位相差を固定する。このように構成した場合も、第１実施形態等と同様の効果が得られる。
【0054】
（その他の実施形態）
第２実施形態を、第３～第６実施形態に適用しても良い。
また、第４実施形態を、第５～第６実施形態に適用しても良い。
スイッチング素子は、ＮチャネルＭＯＳＦＥＴに限ることなく、第１スイッチング素子にＰチャネルＭＯＳＦＥＴを用いたり、ＩＧＢＴ等を用いても良い。
非接触式給電システムに適用するものに限らず、交流電力を直流電力に変換するものに広く適用できる。
第２実施形態を、第３～第６実施形態に適用しても良い。
また、第４実施形態を、第５～第６実施形態に適用しても良い。
スイッチング素子は、ＮチャネルＭＯＳＦＥＴに限ることなく、第１スイッチング素子にＰチャネルＭＯＳＦＥＴを用いたり、ＩＧＢＴ等を用いても良い。
非接触式給電システムに適用するものに限らず、交流電力を直流電力に変換するものに広く適用できる。
【0055】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【0056】
図面中、１は交流電源、７は負荷、１１は整流回路、１２は共振回路、１３は制御部、１４は電流電圧位相差検出部、Ｃｍは平滑コンデンサ、Ｓ１及びＳ２はスイッチング素子、Ｄ１及びＤ２はダイオードを示す。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】