特開 2023-167230 ＳｏＣモジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023167230

(43)【公開日】2023-11-24

(54)【発明の名称】ＳｏＣモジュール

(51)【国際特許分類】

   G06F 11/10 20060101AFI20231116BHJP

   G06F 12/02 20060101ALI20231116BHJP

【ＦＩ】

G06F11/10 648

G06F12/02 510A

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2022078247

(22)【出願日】2022-05-11

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(71)【出願人】

【識別番号】000003207

【氏名又は名称】トヨタ自動車株式会社

(71)【出願人】

【識別番号】520124752

【氏名又は名称】株式会社ミライズテクノロジーズ

(74)【代理人】

【識別番号】110000028

【氏名又は名称】弁理士法人明成国際特許事務所

(72)【発明者】

【氏名】滝澤 哲郎

【テーマコード（参考）】

5B160

【Ｆターム（参考）】

5B160AA13

(57)【要約】

【課題】ＳｏＣモジュールにおいて、アクセス効率の低下を抑制する。
【解決手段】ＳｏＣモジュール１０００は、演算装置１１０、１２０、１３０と、書込先論理アドレスを決定しアクセス要求を発行するアドレス領域決定部２００と、書込先論理アドレスを利用してデータアドレスとエラー訂正コードアドレスとを生成するアドレス生成部３３０であって、書込データのエラー訂正の要否およびデータ長に応じて、書込データとエラー訂正コードとがともに半導体メモリ装置の最小アクセス単位に含まれるように物理アドレス空間に配置されることと、書込データとエラー訂正コードとが互いに最小アクセス単位よりも離れるように物理アドレス空間に配置されることと、のいずれかを選択的に実現するアドレス生成部とを備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体メモリ装置（２０００）に対してデータの読み書きを実行し、データの読み出し時にはデータのエラー訂正を選択的に実行するＳｏＣモジュール（１０００）であって、
前記半導体メモリ装置への書込データを発行する演算装置（１１０、１２０、１３０）と、
前記書込データを受信して、前記書込データについての前記エラー訂正の要否およびデータ長に応じて、前記書込データの書き込み先の論理アドレスである書込先論理アドレスを決定し、前記書込データと前記書込先論理アドレスとを含むアクセス要求を発行するアドレス領域決定部（２００）と、
前記書込先論理アドレスを利用して、前記半導体メモリ装置の物理アドレス空間における、前記書込データを書き込むデータアドレスと、前記書込データに対して前記エラー訂正を実行する際に用いられるエラー訂正コードを書き込むエラー訂正コードアドレスと、を生成するアドレス生成部（３３０）であって、前記書込データの前記エラー訂正の要否およびデータ長に応じて、前記書込データと前記エラー訂正コードとがともに前記半導体メモリ装置の最小アクセス単位に含まれるように前記物理アドレス空間に配置されることと、前記書込データと前記エラー訂正コードとが互いに前記最小アクセス単位よりも離れるように前記物理アドレス空間に配置されることと、のいずれかを選択的に実現するアドレス生成部と、
を備える、
ＳｏＣモジュール。

【請求項2】

請求項１に記載のＳｏＣモジュールであって、
前記アクセス要求を受信して、前記書込先論理アドレスが、前記物理アドレス空間に対応する論理アドレス空間における第１論理アドレス領域と、前記論理アドレス空間において前記第１論理アドレス領域とは異なる第２論理アドレス領域と、のうちのいずれの領域に属するかについての判定を実行するアドレス領域判定部（３２０）を、さらに備え、
前記アドレス生成部は、前記アドレス領域判定部による前記判定の結果に応じて、前記書込先論理アドレスを利用して、前記データアドレスと前記エラー訂正コードアドレスとを生成する第１アドレス生成部（３３１）および第２アドレス生成部（３３２）を有し、
前記第１論理アドレス領域は、前記論理アドレス空間において連続する領域であって、前記エラー訂正が必要であり、かつ、予め設定された第１閾値以下のデータ長を有するデータを格納する領域として予め設定されている領域であり、
前記第２論理アドレス領域は、前記論理アドレス空間において連続する領域であって、前記エラー訂正が必要であり、かつ、前記第１閾値以上である予め設定された第２閾値以上のデータ長を有するデータおよび前記エラー訂正を必要としないデータを格納する領域として予め設定されている領域であり、
前記アドレス領域判定部は、前記第１論理アドレス領域と前記第２論理アドレス領域とのうち、いずれの領域に属する論理アドレスを、前記書込先論理アドレスとして前記書込データを前記論理アドレス空間に割り当てるかを決定し、
前記第１アドレス生成部は、前記アドレス領域判定部において、前記書込先論理アドレスが前記第１論理アドレス領域に属すると判定された場合に、前記アドレス領域判定部から受信した前記書込先論理アドレスを利用して、前記書込データと前記エラー訂正コードとがともに前記最小アクセス単位に含まれる記憶領域に記憶されるように、前記データアドレスと前記エラー訂正コードアドレスとを生成し、
前記第２アドレス生成部は、前記アドレス領域判定部において、前記書込先論理アドレスが前記第２論理アドレス領域に属すると判定された場合に、前記アドレス領域判定部から受信した前記書込先論理アドレスを利用して、前記書込データと前記エラー訂正コードとが互いに前記最小アクセス単位よりも離れた記憶領域に記憶されるように、前記データアドレスと前記エラー訂正コードアドレスとを生成する、
ＳｏＣモジュール。

【請求項3】

請求項２に記載のＳｏＣモジュールであって、
前記第１論理アドレス領域は、前記論理アドレス空間のうち、論理アドレスが０である記憶領域を含む連続する領域であり、
前記第２論理アドレス領域は、前記論理アドレス空間のうち、前記第１論理アドレス領域を除いた領域である、
ＳｏＣモジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、ＳｏＣモジュールに関する。

【背景技術】

【0002】

半導体メモリ装置としてのＤＲＡＭ（Dynamic Random Access Memory）と、ＥＣＣ（Error Check and Correct）機能を備えるメモリコントローラとを備え、データに対応して生成されるエラー訂正コードを用いてデータのエラー検出・訂正処理を行うＳｏＣ（System on Chip）モジュールが存在する（特許文献１）。半導体メモリ装置におけるデータとエラー訂正コードとの格納方法としては、ＰｌａｎａｒフォーマットとＰａｃｋｅｄフォーマットとが知られている。Ｐｌａｎａｒフォーマットでは、データとエラー訂正コードとを互いに異なる領域に配置する。Packedフォーマットでは、データとエラー訂正コードとを最小アクセス単位内となるように配置する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－１３９７６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

Ｐｌａｎａｒフォーマットでは、データとエラー訂正コードとを互いに異なる領域に配置するため、データとともにエラー訂正コードも読み出す場合、最小アクセス単位の制約により、必要でない他のエラー訂正コードも併せて読み出す必要がある。このため、データ長の小さいデータを読み出す場合にはアクセス効率が低下する。他方、Ｐａｃｋｅｄフォーマットでは、データとエラー訂正コードとを最小アクセス単位内となるように配置するため、データ長が小さいデータであっても、必要とするデータおよびエラー訂正コードのみ読み出せるが、エラー訂正コードの読み出しが不要な場合でも常にデータとともにエラー訂正コードを読み出すこととなる。このため、データのみにアクセスする場合でもアクセス効率の低下を抑制できない。

【0005】

このようなことから、一般に、データ長の大きいデータにアクセスする場合にはＰｌａｎａｒフォーマットが有利であり、データ長の小さいデータにアクセスする場合にはＰａｃｋｅｄフォーマットが有利である。しかしながら、特許文献１に記載のＳｏＣモジュールでは、このような両者の利点が両立できず、アクセスするデータ量やエラー訂正コードの要否によっては、アクセス効率が低下するおそれがある。

【課題を解決するための手段】

【0006】

本開示は、以下の形態として実現することが可能である。

【0007】

本開示の一形態によれば、ＳｏＣモジュール（１０００）が提供される。このＳｏＣモジュールは、半導体メモリ装置（２０００）に対してデータの読み書きを実行し、データの読み出し時にはデータのエラー訂正を選択的に実行するＳｏＣモジュールであって、前記半導体メモリ装置への書込データを発行する演算装置（１１０、１２０、１３０）と、前記書込データを受信して、前記書込データについての前記エラー訂正の要否およびデータ長に応じて、前記書込データの書き込み先の論理アドレスである書込先論理アドレスを決定し、前記書込データと前記書込先論理アドレスとを含むアクセス要求を発行するアドレス領域決定部（２００）と、前記書込先論理アドレスを利用して、前記半導体メモリ装置の物理アドレス空間における、前記書込データを書き込むデータアドレスと、前記書込データに対して前記エラー訂正を実行する際に用いられるエラー訂正コードを書き込むエラー訂正コードアドレスと、を生成するアドレス生成部（３３０）であって、前記書込データの前記エラー訂正の要否およびデータ長に応じて、前記書込データと前記エラー訂正コードとがともに前記半導体メモリ装置の最小アクセス単位に含まれるように前記物理アドレス空間に配置されることと、前記書込データと前記エラー訂正コードとが互いに前記最小アクセス単位よりも離れるように前記物理アドレス空間に配置されることと、のいずれかを選択的に実現するアドレス生成部と、を備える。

【0008】

この形態のＳｏＣモジュールによれば、半導体メモリ装置へデータを書きこむ際に、書込データのエラー訂正の要否およびデータ長に応じて、データとエラー訂正コードとを、最小アクセス単位内に含まれるように物理アドレス空間に配置するか、互いに最小アクセス単位よりも離れるように物理アドレス空間に配置するかを決定できる。このため、データ長の小さいデータを読み出す場合には必要とするデータおよびエラー訂正コードのみ読み出し、エラー訂正が必要ないデータを読み出す場合にはデータのみ読み出すので、ＳｏＣモジュールのアクセス効率の低下を抑制できる。

【図面の簡単な説明】

【0009】

【図1】本実施形態のＳｏＣモジュールの概略構成を表す説明図である。

【図2】Ｐａｃｋｅｄフォーマットにおけるデータとエラー訂正コードとの配置を示す説明図である。

【図3】Ｐｌａｎａｒフォーマットにおけるデータとエラー訂正コードとの配置を示す説明図である。

【図4】本実施形態の物理アドレス空間の構成を模式的に表す説明図である。

【図5】本実施形態のデータ書込処理の手順を示すフローチャートである。

【図6】データ書込処理におけるステップＳ５１０からステップＳ５３２の処理の手順を示す説明図である。

【図7】本実施形態の書込先論理アドレス決定処理の手順を示すフローチャートである。

【発明を実施するための形態】

【0010】

Ａ．実施形態：
Ａ１．システム構成：
図１に示すように、本実施形態のＳｏＣモジュール１０００は、演算装置１１０～１３０と、アドレス領域決定部２００と、メモリコントローラ３００とからなる。ＳｏＣモジュール１０００は、バス６００を介して半導体メモリ装置２０００と互いに接続されている。半導体メモリ装置２０００は、ＳｏＣモジュール１０００が発行するコマンドにより指定される任意の記憶単位について、データの読み書きが可能に構成されている。本実施形態の半導体メモリ装置２０００はＤＲＡＭである。

【0011】

ＳｏＣモジュール１０００は、演算装置１１０～１３０が発行するデータの書き込み要求または読み出し要求に応じてコマンドを生成し、半導体メモリ装置２０００へ発行する。また、ＳｏＣモジュール１０００はエラー訂正機能を備え、半導体メモリ装置２０００へのデータの書き込み時に生成したエラー訂正コードを利用して、半導体メモリ装置２０００からのデータの読み出し時に、データのエラー検出および訂正が可能に構成されている。なお、本実施形態では、エラー訂正は、データごとに設定されたエラー訂正要否に応じて選択的に実行可能である。

【0012】

演算装置１１０～１３０は、例えば、ＣＰＵやＧＰＵ（Graphics Processing Unit）が該当する。演算装置１１０～１３０は、半導体メモリ装置２０００へのデータの書き込みを要求する際に、書込データを発行する。本実施形態では、演算装置１１０～１３０は、書込データが、読み出す際にエラー訂正が必要なデータであるか否かを示す情報（以下、「エラー訂正要否情報」とも呼ぶ）を書込データとともに発行する。なお、ＳｏＣモジュール１０００が備える演算装置は複数に限定されず、ひとつでもよい。

【0013】

アドレス領域決定部２００は、バス４００を介して演算装置１１０～１３０と互いに接続されている。アドレス領域決定部２００は、演算装置１１０～１３０から発行された書込データを受信して、書込データについてのエラー訂正の要否およびデータ長に応じて、第１論理アドレス領域と第２論理アドレス領域とのうち、いずれの領域に書込データの書き込み先の論理アドレス（以下、「書込先論理アドレスＡＬ」とも呼ぶ）を割り当てるかを決定する。本実施形態では、書込先論理アドレスＡＬは、２進数で表される３２ｂｉｔのビット列である。なお、書込先論理アドレスＡＬは３２ｂｉｔに限定されず、読み書きされるデータの種類に応じて、任意のビット数で表されてもよい。

【0014】

第１論理アドレス領域と第２論理アドレス領域とは、半導体メモリ装置２０００の物理アドレス空間に対応する論理アドレス空間において連続する互いに異なる領域である。本実施形態では、第１論理アドレス領域は、論理アドレス空間のうち、論理アドレスが０である記憶領域を含む領域であり、第２論理アドレス領域は、論理アドレス空間のうち、第１論理アドレス領域を除いた領域である。第１論理アドレス領域と第２論理アドレス領域との境界を示し、第２論理アドレス領域の始点となる論理アドレス（以下、「境界論理アドレス」とも呼ぶ）は、後述する第１境界物理アドレスＡＰｂ１に対応する論理アドレスとして予め設定される。書込先論理アドレスＡＬをどのように割り当てるかについては、後述する書込先論理アドレス決定処理において説明する。アドレス領域決定部２００は、書込データと書込先論理アドレスＡＬとを少なくとも含むアクセス要求を発行する。本実施形態では、アクセス要求は、上述したエラー訂正要否情報をさらに含む。

【0015】

メモリコントローラ３００は、バス５００を介してアドレス領域決定部２００と互いに接続されている。メモリコントローラ３００は、アドレス領域決定部２００から発行されたアクセス要求を受信して、アクセス要求の種類に応じてコマンドを生成する。メモリコントローラ３００は、生成したコマンドを半導体メモリ装置２０００へ発行する。メモリコントローラ３００は、エラー訂正処理部３１０と、アドレス領域判定部３２０と、アドレス生成部３３０と、メモリアクセス部３４０とを備える。

【0016】

エラー訂正処理部３１０は、半導体メモリ装置２０００にデータを書き込む際には、アクセス要求のうちの書込データに対応するエラー訂正コードを生成する。本実施形態では、エラー訂正処理部３１０は、６４ｂｉｔのデータに対して、８ｂｉｔのエラー訂正コードを生成する。エラー訂正処理部３１０は、生成したエラー訂正コードと書込データとを発行する。また、エラー訂正処理部３１０は、半導体メモリ装置２０００からデータを読み出す際には、読出データとともに読み出されたエラー訂正コードを用いて、読出データのエラー検出および訂正を実行する。

【0017】

アドレス領域判定部３２０は、アクセス要求のうちの書込先論理アドレスＡＬが、上述した第１論理アドレス領域と第２論理アドレス領域とのうち、いずれの領域に属するかについての判定を実行する。アドレス領域判定部３２０は、アドレス生成部３３０へ書込先論理アドレスＡＬおよび判定の結果を発行する。

【0018】

アドレス生成部３３０は、第１アドレス生成部３３１と第２アドレス生成部３３２とを備える。第１アドレス生成部３３１と第２アドレス生成部３３２とは、アドレス領域判定部３２０による判定の結果に応じて、アドレス領域判定部３２０から発行された書込先論理アドレスＡＬを利用して、半導体メモリ装置２０００も物理アドレス空間における、書込データを書き込むアドレス（以下、「データアドレスＡＰｄ」とも呼ぶ）と、上述したエラー訂正コードを書き込むアドレス（以下、「エラー訂正コードアドレスＡＰｅ」とも呼ぶ）とを生成する。

【0019】

本実施形態では、データアドレスＡＰｄとエラー訂正コードアドレスＡＰｅとは、ＰａｃｋｅｄフォーマットとＰｌａｎａｒフォーマットとのうちのいずれかに従うように配置される。Ｐａｃｋｅｄフォーマットは、書込データとエラー訂正コードとが、ともに半導体メモリ装置２０００の最小アクセス単位に含まれる記憶領域に記憶されるように配置する配置方法を意味する。Ｐｌａｎａｒフォーマットは、書込データとエラー訂正コードとが、互いに最小アクセス単位よりも離れた記憶領域に記憶されるように配置する配置方法を意味する。最小アクセス単位は、半導体メモリ装置２０００の規格により定められている。本実施形態では、半導体メモリ装置２０００の最小アクセス単位は５１２ｂｉｔである。

【0020】

図２に示すアクセスブロックＡＢａは、Ｐａｃｋｅｄフォーマットに従って配置された書込データおよびエラー訂正コードを半導体メモリ装置２０００の最小アクセス単位ごとに分割して得られるデータである。アクセスブロックＡＢａは、７個のデータブロックＤＢ０～ＤＢ６と、各データブロックＤＢ０～ＤＢ６に対応する７個のエラー訂正コードＥＣ０～ＥＣ６とからなる。同じ番号が付されたデータブロックとエラー訂正コードとは、互いに対応することを示している。本実施形態では、各データブロックはそれぞれ、８ｂｉｔのデータＤＴ８個からなり、各データＤＴがひとつの物理アドレスを占有する。このように、Ｐａｃｋｅｄフォーマットにおいては、書込データとエラー訂正コードとが共通のアクセスブロックＡＢａに含まれるように配置される。なお、ハッチングを付して示す物理アドレスは、データとエラー訂正コードとの比率と、最小アクセス単位との関係により余った物理アドレスであり、本実施形態では使用されない物理アドレスである。

【0021】

図３に示すアクセスブロックＡＢｂは、Ｐａｃｋｅｄフォーマットに従って配置された書込データおよびエラー訂正コードのうちのデータ部分を、半導体メモリ装置２０００の最小アクセス単位ごとに分割して得られるデータである。アクセスブロックＡＢｂは、８個のデータブロックＤＢ１０～ＤＢ１７からなる。また、アクセスブロックＡＢｃは、Ｐａｃｋｅｄフォーマットに従って配置された書込データおよびエラー訂正コードのうちのエラー訂正コード部分を、半導体メモリ装置２０００の最小アクセス単位ごとに分割して得られるデータである。アクセスブロックＡＢｃは、６４個のエラー訂正コードからなる。図３においては、データブロックＤＢ１０～ＤＢ１７に対応するエラー訂正コードＥＣ１０～ＥＣ１７にのみ符号を振って示している。このように、Ｐｌａｎａｒフォーマットにおいては、データとエラー訂正コードとは、アクセスブロックＡＢｂとアクセスブロックＡＢｃとに分けて配置される。本実施形態では、データブロックとそれに対応するエラー訂正コードとは、半導体メモリ装置２０００において、互いに異なるページに記憶されるように配置される。なお、データブロックとそれに対応するエラー訂正コードとは、半導体メモリ装置２０００において、同一のページに記憶されるように配置されてもよい。

【0022】

図４に示すように、本実施形態では、物理アドレス空間は、第１物理アドレス領域と第２物理アドレス領域とに区分される。本実施形態では、物理アドレス空間は、第１物理アドレス領域が、物理アドレス空間のうち、物理アドレスが０である記憶領域を含むように区分されている。第１物理アドレス領域は、複数のアクセスブロックＡＢａからなる。

【0023】

第２物理アドレス領域は、データ格納領域とエラー訂正コード格納領域とからなる。データ格納領域は、複数のアクセスブロックＡＢｂからなる。エラー訂正コード格納領域は、複数のアクセスブロックＡＢｃからなる。第２物理アドレス領域の始点であって、ハッチングを付して示す第１境界物理アドレスＡＰｂ１は、任意に設定可能な変数として、予め第２アドレス生成部３３２に設定されている。また、エラー訂正コード格納領域の始点であって、クロスハッチングを付して示す第２境界物理アドレスＡＰｂ２は、任意に設定可能な変数として、予め第２アドレス生成部３３２に設定されている。

【0024】

アドレス領域判定部３２０において書込先論理アドレスＡＬが第１論理アドレス領域に属すると判定された場合に、第１アドレス生成部３３１は、アドレス領域判定部３２０から発行された書込先論理アドレスＡＬを利用して、書込データとエラー訂正コードとが第１物理アドレス領域に配置されるように、データアドレスＡＰｄとエラー訂正コードアドレスＡＰｅとを生成する。データアドレスＡＰｄとエラー訂正コードアドレスＡＰｅとの具体的な生成方法については、後述するデータ書込処理において説明する。

【0025】

アドレス領域判定部３２０において書込先論理アドレスＡＬが第２論理アドレス領域に属すると判定された場合に、第２アドレス生成部３３２は、アドレス領域判定部３２０から発行された書込先論理アドレスＡＬを利用して、書込データとエラー訂正コードとが第２物理アドレス領域に配置されるように、データアドレスＡＰｄとエラー訂正コードアドレスＡＰｅとを生成する。データアドレスＡＰｄとエラー訂正コードアドレスＡＰｅとの具体的な生成方法については、後述するデータ書込処理において説明する。

【0026】

メモリアクセス部３４０は、エラー訂正処理部３１０から発行された書込データおよびエラー訂正コードと、第１アドレス生成部３３１または第２アドレス生成部３３２から発行されたデータアドレスＡＰｄおよびエラー訂正コードアドレスＡＰｅとを含む、半導体メモリ装置２０００へ発行するコマンドを生成する。より具体的には、メモリアクセス部３４０は、データアドレスＡＰｄへのデータの書き込みを指示するコマンド（以下、「データライトコマンド」とも呼ぶ）と、エラー訂正コードアドレスＡＰｅへのエラー訂正コードの書き込みを指示するコマンド（以下、「エラー訂正コードライトコマンド」とも呼ぶ）とを生成する。メモリアクセス部３４０は、生成したデータライトコマンドおよびエラー訂正コードライトコマンドを半導体メモリ装置２０００へ発行する。

【0027】

Ａ２．メモリアクセス処理：
ＳｏＣモジュール１０００は、半導体メモリ装置２０００へデータを書き込む際に、図５および図６に示すデータ書込処理を実行する。なお、ＳｏＣモジュール１０００が半導体メモリ装置２０００からデータを読み出す際の処理は、エラー訂正機能を備えるＳｏＣモジュールにおいて一般的に実行される処理と同様であるため、説明は省略する。

【0028】

図５のステップＳ１００において、演算装置１１０～１３０のうちのいずれかひとつが、書込データおよびエラー訂正要否情報を発行する。

【0029】

ステップＳ２００において、アドレス領域決定部２００は、図７に示す、書込先論理アドレス決定処理を実行する。書込先論理アドレス決定処理は、上述したように、書込データについてのエラー訂正の要否およびデータ長に応じて、第１論理アドレス領域と第２論理アドレス領域とのうち、いずれの領域に書込先論理アドレスＡＬを割り当てるかを決定する処理である。

【0030】

図７のステップＳ３１０において、アドレス領域決定部２００は、書込データが、読出し時にエラー訂正が必要なデータであるか否かを判定する。本判定は、書込データに付加されたエラー訂正要否情報に従って実行される。書込データが、読出し時にエラー訂正が必要なデータでない場合（ステップＳ３１０：Ｎｏ）、アドレス領域決定部２００は、書込先論理アドレスＡＬを第２論理アドレス領域に割り当てて（ステップＳ３５２）、書込先論理アドレス決定処理を終了する。

【0031】

書込データが、読出し時にエラー訂正が必要なデータである場合（ステップＳ３１０：Ｙｅｓ）、アドレス領域決定部２００は、書込データのデータ長が、予め設定された第１閾値以下であるか否かを判定する（ステップＳ３２０）。本実施形態では、第１閾値は、１０２４ｂｉｔである。なお、第１閾値は、１０２４ｂｉｔに限らず、任意の値が設定されてもよい。書込データのデータ長が第１閾値以下である場合（ステップＳ３２０：Ｙｅｓ）、アドレス領域決定部２００は、書込先論理アドレスＡＬを第１論理アドレス領域に割り当てて（ステップＳ３５０）、書込先論理アドレス決定処理を終了する。

【0032】

書込データのデータ長が第１閾値より大きい場合（ステップＳ３２０：Ｎｏ）、アドレス領域決定部２００は、書込データのデータ長が、予め設定された第２閾値以上であるか否かを判定する（ステップＳ３３０）。本実施形態では、第２閾値は、２０４８ｂｉｔである。なお、第２閾値は、２０４８ｂｉｔに限らず、第１閾値以上である任意の値が設定されてもよい。書込データのデータ長が第２閾値以上である場合（ステップＳ３３０：Ｙｅｓ）、アドレス領域決定部２００は、書込先論理アドレスＡＬを第２論理アドレス領域に割り当てて（ステップＳ３５２）、書込先論理アドレス決定処理を終了する。

【0033】

書込データのデータ長が第２閾値より小さい場合（ステップＳ３３０：Ｎｏ）、アドレス領域決定部２００は、第２論理アドレス領域に比べて、第１論理アドレス領域の方が空き領域が多いか否かを判定する（ステップＳ３４０）。第１論理アドレス領域の方が空き領域が多い場合（ステップＳ３４０：Ｙｅｓ）、アドレス領域決定部２００は、書込先論理アドレスＡＬを第１論理アドレス領域に割り当てて（ステップＳ３５０）、書込先論理アドレス決定処理を終了する。第２論理アドレス領域の方が空き領域が多い場合（ステップＳ３４０：Ｎｏ）、アドレス領域決定部２００は、書込先論理アドレスＡＬを第２論理アドレス領域に割り当てて（ステップＳ３５２）、書込先論理アドレス決定処理を終了する。以上で、書込先論理アドレス決定処理についての説明を終了する。

【0034】

図５のステップＳ３００において、アドレス領域決定部２００は、メモリコントローラ３００へアクセス要求を発行する。上述したように、アクセス要求は、書込データと、書込先論理アドレスＡＬと、エラー訂正要否情報とを含む。

【0035】

ステップＳ４００において、エラー訂正処理部３１０は、アクセス要求のうちの書込データに対応するエラー訂正コードを生成し、書込データとともに発行する。なお、書込データがエラー訂正を必要としないデータである場合、本ステップは省略されてもよい。

【0036】

ステップ４００と並列して、図６に示すステップＳ５１０において、アドレス領域判定部３２０は、アクセス要求のうちの書込先論理アドレスＡＬが、第１論理アドレス領域と第２論理アドレス領域とのうち、いずれの領域に属するかについての判定を実行する。アドレス領域判定部３２０は、書込先論理アドレスＡＬが上述した境界論理アドレスよりも小さい場合には、書込先論理アドレスＡＬが第１論理アドレス領域に属すると判定する。他方、アドレス領域判定部３２０は、書込先論理アドレスＡＬが境界論理アドレス以上である場合には、書込先論理アドレスＡＬが第２論理アドレス領域に属すると判定する。

【0037】

ステップＳ５１０において書込先論理アドレスＡＬが第１領域に属すると判定された場合、アドレス領域判定部３２０は、第１アドレス生成部３３１へ書込先論理アドレスＡＬを発行する（ステップＳ５２０）。

【0038】

ステップＳ５３０において、第１アドレス生成部３３１は、書込先論理アドレスＡＬからデータアドレスＡＰｄおよびエラー訂正コードアドレスＡＰｅを生成する。

【0039】

第１アドレス生成部３３１において、データアドレスＡＰｄは、以下に示す式（１）～（３）により求められる。

【0040】

ＡＰｄ［３１：６］＝｛ＡＬ［３１：３］／７｝…（１）
ＡＰｄ［５：３］＝ＡＬ［３１：３］％７…（２）
ＡＰｄ＝ＡＰｄ［３１：６］×６４＋ＡＰｄ［５：３］×８…（３）

【0041】

式（１）において、「ＡＬ［３１：３］」は、３２ｂｉｔのビット列で表された書込先論理アドレスＡＬのうちの下位３ビットを取り除く処理を意味し、この処理は、書込先論理アドレスＡＬを８で除す処理に相当する。上述のように、ひとつのデータブロックには８個のデータが含まれるので、この処理により、データアドレスＡＰｄが属するデータブロック（以下、「所属データブロック」とも呼ぶ）のひとつ前のデータブロックが、第１論理アドレス領域において何番目のデータブロックにあたるかが求められる。さらに、これを７で除した商の整数部を得る処理を行う。ひとつのアクセスブロックには７個のデータブロックが含まれるので、この処理により、データアドレスＡＰｄが属するアクセスブロック「以下、「所属アクセスブロック」とも呼ぶ」のひとつ前のアクセスブロックが、第１論理アドレス領域において何番目のアクセスブロックにあたるかが求められる。

【0042】

式（２）は、書込先論理アドレスＡＬを８で除した商をさらに７で除した余りを得る処理を意味する。余りのうちの整数部分は、所属アクセスブロックにおいて、所属データブロックのひとつ前のデータブロックが、何番目のデータブロックにあたるかを示している。

【0043】

最小アクセス単位は５１２ｂｉｔ、すなわち６４ｂｙｔｅで表されるので、「ＡＰｄ［３１：６］」に６４を掛けることにより、所属アクセスブロックまでの物理アドレスの総数が得られる。また、データブロックは６４ｂｉｔ、すなわち８ｂｙｔｅで表されるため、「ＡＰｄ［５：３］」に８を掛けることにより、所属アクセスブロックにおける、データアドレスＡＰｄまでの物理アドレスの総数が得られる。したがって、式（３）においてこれらを足すことにより、データアドレスＡＰｄが求められる。

【0044】

第１アドレス生成部３３１において、エラー訂正コードアドレスＡＰｅは、以下に示す式（４）により求められる。

【0045】

ＡＰｅ＝（ＡＬ［３１：３］＋１）×６４－８＋｛ＡＬ［３１：３］％７｝…（４）

【0046】

式（４）において、上述のように「ＡＬ［３１：３］」は、所属データブロックのひとつ前のデータブロックが、第１論理アドレス領域において何番目のデータブロックにあたるかを示している。そのため、「（ＡＬ［３１：３］＋１）×６４」は、所属アクセスブロックの次のアクセスブロックの始点の物理アドレスに相当する。エラー訂正コードは、アクセスブロックの末尾８個の物理アドレスを占めているので、かかるアドレスから８を引いたアドレスが、所属アクセスブロックにおいて最初にエラー訂正コードが配置される物理アドレスに相当する。したがって、かかるアドレスに「｛ＡＬ［３１：３］％７｝」を足すことにより、所属アクセスブロックにおいて所属データブロックが何番目にあたるかに応じたオフセットが加えられ、エラー訂正コードアドレスＡＰｅが求められる。

【0047】

他方、ステップＳ５１０において書込先論理アドレスＡＬが第２領域に属すると判定された場合、アドレス領域判定部３２０は、第２アドレス生成部３３２へ書込先論理アドレスＡＬを発行する（ステップＳ５２２）。

【0048】

ステップＳ５３２において、第２アドレス生成部３３２は、書込先論理アドレスＡＬからデータアドレスＡＰｄおよびエラー訂正コードアドレスＡＰｅを生成する。

【0049】

第２アドレス生成部３３２において、データアドレスＡＰｄは、以下に示す式（５）により求められる。

【0050】

ＡＰｄ＝ＡＬ＋ＡＰｂ１／８…（５）

【0051】

上述のように、第１境界物理アドレスＡＰｂ１は、第２物理アドレス領域の始点となる物理アドレスを意味し、その大きさは、第１物理アドレス領域に属する物理アドレスの総数に相当する。第１論理アドレス領域において、データとエラー訂正コードとは、上述のように８：１の比率であるので、「ＡＰｂ１／８」は、第１論理アドレスにおいてエラー訂正コードが割り当てられた物理アドレスの総数に相当する。したがって、書込先論理アドレスＡＬに「ＡＰｂ１／８」を足すことにより、データアドレスＡＰｄが求められる。

【0052】

第２アドレス生成部３３２において、エラー訂正コードアドレスＡＰｅは、以下に示す式（６）により求められる。

【0053】

ＡＰｅ＝ＡＰｂ２＋｛（ＡＬ－ＡＰｂ１×７／８）［３１：３］｝…（６）

【0054】

上述のように、第１論理アドレス領域において、データとエラー訂正コードとは、８：１の比率であるので、「ＡＰｂ１×７／８」は、第１論理アドレスにおいてデータが割り当てられた物理アドレスの総数に相当する。すなわち、「ＡＬ－ＡＰｂ１×７／８」は、第２物理アドレス領域に割り当てられたデータのうち、データアドレスＡＰｄまでに割り当てられたデータの総数を示す。さらに、このデータ総数を８で除した商の整数部を得ることにより、第２物理アドレス領域において、所属データブロックが何番目のデータブロックにあたるかが求められる。したがって、第２境界物理アドレスＡＰｂ２に「｛（ＡＬ－ＡＰｂ１×７／８）［３１：３］｝」を足すことにより、第２物理アドレス領域において、所属データブロックが何番目のデータブロックにあたるかに応じたオフセットが加えられ、エラー訂正コードアドレスＡＰｅが求められる。

【0055】

ステップＳ４００と、ステップＳ５３０またはステップＳ５３２との終了後、言い換えれば、書込データ、エラー訂正コード、データアドレスＡＰｄおよびエラー訂正コードアドレスＡＰｅが生成された後、メモリアクセス部３４０は、上述したデータライトコマンドおよびエラー訂正コードライトコマンドを生成し、半導体メモリ装置２０００へ発行する（ステップＳ６００）。本ステップの終了後、ＳｏＣモジュール１０００は、データ書込処理を終了する。

【0056】

以上説明した実施形態のＳｏＣモジュール１０００によれば、半導体メモリ装置２０００へデータを書きこむ際に、書込データのエラー訂正の要否およびデータ長に応じて、物理アドレス空間にデータとエラー訂正コードとを、Ｐａｃｋｅｄフォーマットに従って配置するか、Ｐｌａｎａｒフォーマットに従って配置するかを決定できる。このため、データ長の小さいデータを読み出す場合には必要とするデータおよびエラー訂正コードのみ読み出し、エラー訂正が必要ないデータを読み出す場合にはデータのみ読み出すので、ＳｏＣモジュール１０００のアクセス効率の低下を抑制できる。

【0057】

Ｂ．他の実施形態：
（Ｂ１）上記実施形態において、演算装置１１０とアドレス領域決定部２００とは独立した機能部であるが、本開示はこれに限定されない。演算装置は、アドレス領域決定部２００に相当する機能部を備えてもよい。

【0058】

（Ｂ２）上記実施形態において、ＳｏＣモジュール１０００はアドレス領域判定部３２０を備え、アドレス領域判定部３２０において、書込先論理アドレスＡＬが、第１論理アドレス領域と第２論理アドレス領域とのうち、いずれの領域に属するかについての判定を実行するが、本開示はこれに限定されない。ＳｏＣモジュール１０００は、アドレス領域判定部３２０を備えなくてもよい。かかる形態では、例えば、書込先論理アドレスＡＬが第１論理アドレス領域と第２論理アドレス領域とのうち、いずれの領域に属するかについての情報（以下、「書込先論理アドレス所属情報」とも呼ぶ）を含むアクセス要求をアドレス領域決定部２００が発行してもよい。かかるアクセス要求をアドレス生成部３３０が受信して、書込先論理アドレス所属情報を利用することにより、第１アドレス生成部３３１と第２アドレス生成部３３２とのどちらが、データアドレスＡＰｄおよびエラー訂正コードアドレスＡＰｅを生成するかが決定されてもよい。かかる形態によれば、書込先論理アドレスＡＬについての判定を行う必要がないので、ＳｏＣモジュール１０００の処理性能の低下を抑制できる。

【0059】

（Ｂ３）上記実施形態において、第１論理アドレス領域が、論理アドレス空間のうち、論理アドレスが０である記憶領域を含むが、本開示はこれに限定されない。第２論理アドレス領域が、論理アドレス空間のうち、論理アドレスが０である記憶領域を含んでもよい。

【0060】

（Ｂ４）上記実施形態において、物理アドレス空間は、第１物理アドレス領域が、物理アドレス空間のうち、物理アドレスが０である記憶領域を含むように区分されるが、本開示はこれに限定されない。物理アドレス空間は、第２物理アドレス領域が、物理アドレス空間のうち、物理アドレスが０である記憶領域を含むように区分されてもよい。

【0061】

（Ｂ５）上記実施形態において、第１閾値と第２閾値とは、互いに異なる値が設定されているが、本開示はこれに限定されない。第１閾値と第２閾値とは同じ値が設定されてもよい。言い換えれば、第１論理アドレス領域と第２論理アドレス領域とのうち、いずれの領域に書込先論理アドレスＡＬを割り当てるかは、ひとつの閾値により決定されてもよい。かかる形態によれば、データ長の判定回数を減らすことができるので、ＳｏＣモジュール１０００の処理性能の低下を抑制できる。

【0062】

（Ｂ６）上記実施形態において、アドレス領域決定部２００は、書込先論理アドレス決定処理のステップＳ３４０において、第２論理アドレス領域に比べて、第１論理アドレス領域の方が空き領域が多いか否かを判定するが、本開示はこれに限定されない。アドレス領域決定部２００は、例えば、データ長が第１閾値より大きく、かつ、データ長が第２閾値より小さい場合に、ステップＳ３４０における判定を実行することなく、書込先論理アドレスＡＬを第１論理アドレスへ割り当ててもよい。かかる形態によれば、第１論理アドレス領域と第２論理アドレス領域との空き領域を確認する必要がないので、ＳｏＣモジュール１０００の処理性能の低下を抑制できる。

【0063】

本開示は、上述の実施形態に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した形態中の技術的特徴に対応する各実施形態中の技術的特徴は、上述の課題の一部または全部を解決するために、あるいは、上述の効果の一部または全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。

【0064】

本開示に記載の制御部およびその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサおよびメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部およびその手法は、一つ以上の専用ハードウエア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部およびその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサおよびメモリと一つ以上のハードウエア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。

【符号の説明】

【0065】

１１０…演算装置、２００…アドレス領域決定部、３３０…アドレス生成部、１０００…ＳｏＣモジュール、２０００…半導体メモリ装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】