特開 2023-167445 半導体装置及び半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023167445

(43)【公開日】2023-11-24

(54)【発明の名称】半導体装置及び半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/338 20060101AFI20231116BHJP

   H01L 21/283 20060101ALI20231116BHJP

【ＦＩ】

H01L29/80 H

H01L29/80 F

H01L21/283 B

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022078634

(22)【出願日】2022-05-12

(71)【出願人】

【識別番号】000154325

【氏名又は名称】住友電工デバイス・イノベーション株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】加藤 弘晃

【テーマコード（参考）】

4M104

5F102

【Ｆターム（参考）】

4M104AA04

4M104AA07

4M104BB02

4M104BB05

4M104BB09

4M104BB14

4M104BB17

4M104CC01

4M104CC03

4M104DD08

4M104DD16

4M104DD17

4M104DD34

4M104DD68

4M104DD79

4M104DD89

4M104EE06

4M104EE12

4M104EE14

4M104EE16

4M104EE17

4M104FF08

4M104FF17

4M104GG12

5F102GB01

5F102GC01

5F102GD01

5F102GJ02

5F102GK04

5F102GL04

5F102GL07

5F102GM04

5F102GM08

5F102GQ01

5F102GR01

5F102GR12

5F102GS04

5F102GT01

5F102GV05

5F102GV06

5F102GV07

5F102GV08

5F102HC01

5F102HC19

5F102HC24

(57)【要約】

【課題】リーク電流を抑制できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置は、半導体層と、前記半導体層の上に設けられ、第１開口が形成された第１絶縁膜と、前記第１開口を通じて前記半導体層にオーミック接触するオーミック電極と、前記第１絶縁膜の上に設けられたゲート電極と、前記オーミック電極の前記ゲート電極側の側面の少なくとも一部を覆い、前記第１絶縁膜に連なる第２絶縁膜と、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体層と、
前記半導体層の上に設けられ、第１開口が形成された第１絶縁膜と、
前記第１開口を通じて前記半導体層にオーミック接触するオーミック電極と、
前記第１絶縁膜の上に設けられたゲート電極と、
前記オーミック電極の前記ゲート電極側の側面の少なくとも一部を覆い、前記第１絶縁膜に連なる第２絶縁膜と、
を有する半導体装置。

【請求項2】

前記第１絶縁膜は窒化膜であり、
前記第２絶縁膜は酸化膜である請求項１に記載の半導体装置。

【請求項3】

前記第２絶縁膜の厚さは、３ｎｍ以上である請求項１又は請求項２に記載の半導体装置。

【請求項4】

前記第２絶縁膜は、前記第１絶縁膜の上面に接する請求項１又は請求項２に記載の半導体装置。

【請求項5】

断面視で、前記第２絶縁膜は３ｎｍ以上の範囲にわたって前記第１絶縁膜の上面に接する請求項４に記載の半導体装置。

【請求項6】

半導体層と、
前記半導体層の上に設けられ、第１開口及び第２開口が形成された第１絶縁膜と、
前記第１開口を通じて前記半導体層にオーミック接触するオーミック電極と、
前記第２開口を通じて前記半導体層にショットキー接触するゲート電極と、
前記オーミック電極の前記ゲート電極側の側面を覆い、断面視で、３ｎｍ以上の範囲にわたって前記第１絶縁膜の上面に接する第２絶縁膜と、
を有し、
前記第１絶縁膜は窒化膜であり、
前記第２絶縁膜は酸化膜である半導体装置。

【請求項7】

半導体層の上に第１絶縁膜を形成する工程と、
前記第１絶縁膜に第１開口を形成する工程と、
前記第１開口を通じて前記半導体層にオーミック接触するオーミック電極を形成する工程と、
前記第１絶縁膜の上にゲート電極を形成する工程と、
前記オーミック電極の前記ゲート電極側の側面の少なくとも一部を覆い、前記第１絶縁膜に連なる第２絶縁膜を形成する工程と、
を有する半導体装置の製造方法。

【請求項8】

前記第２絶縁膜を形成する工程は、前記オーミック電極の前記側面を酸化する工程を有する請求項７に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置及び半導体装置の製造方法に関する。

【背景技術】

【0002】

半導体層の上に窒化シリコン膜を形成し、窒化シリコン膜に開口を形成し、開口内にオーミック電極を形成する半導体装置の製造方法が開示されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－２１６１８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年、半導体装置の微細化が進められており、微細化に伴ってリーク電流が大きくなるおそれがある。

【0005】

本開示は、リーク電流を抑制できる半導体装置及び半導体装置の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の半導体装置は、半導体層と、前記半導体層の上に設けられ、第１開口が形成された第１絶縁膜と、前記第１開口を通じて前記半導体層にオーミック接触するオーミック電極と、前記第１絶縁膜の上に設けられたゲート電極と、前記オーミック電極の前記ゲート電極側の側面の少なくとも一部を覆い、前記第１絶縁膜に連なる第２絶縁膜と、を有する。

【発明の効果】

【0007】

本開示によれば、リーク電流を抑制できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る半導体装置を示す断面図である。

【図2】図２は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図3】図３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図4】図４は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図5】図５は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図6】図６は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。

【図7】図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。

【図8】図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その７）である。

【図9】図９は、第１実施形態に係る半導体装置の製造方法を示す断面図（その８）である。

【図10】図１０は、第１実施形態に係る半導体装置の製造方法を示す断面図（その９）である。

【図11】図１１は、第１実施形態の変形例に係る半導体装置を示す断面図である。

【図12】図１２は、第２実施形態に係る半導体装置を示す断面図である。

【図13】図１３は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１）である。

【図14】図１４は、第２実施形態に係る半導体装置の製造方法を示す断面図（その２）である。

【図15】図１５は、第２実施形態に係る半導体装置の製造方法を示す断面図（その３）である。

【図16】図１６は、第２実施形態に係る半導体装置の製造方法を示す断面図（その４）である。

【図17】図１７は、第２実施形態の第１変形例に係る半導体装置を示す断面図である。

【図18】図１８は、第２実施形態の第２変形例に係る半導体装置を示す断面図である。

【図19】図１９は、第２実施形態の第３変形例に係る半導体装置を示す断面図である。

【図20】図２０は、第２実施形態の第４変形例に係る半導体装置を示す断面図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。

【0010】

〔１〕 本開示の一態様に係る半導体装置は、半導体層と、前記半導体層の上に設けられ、第１開口が形成された第１絶縁膜と、前記第１開口を通じて前記半導体層にオーミック接触するオーミック電極と、前記第１絶縁膜の上に設けられたゲート電極と、前記オーミック電極の前記ゲート電極側の側面の少なくとも一部を覆い、前記第１絶縁膜に連なる第２絶縁膜と、を有する。

【0011】

オーミック電極のゲート電極側の側面の少なくとも一部を覆う第２絶縁膜が第１絶縁膜に連なるため、オーミック電極は第２絶縁膜によって第１絶縁膜の上面から電気的に絶縁されている。従って、オーミック電極とゲート電極との間での第１絶縁膜の上面を経路とするリーク電流を抑制できる。

【0012】

〔２〕 〔１〕において、前記第１絶縁膜は窒化膜であり、前記第２絶縁膜は酸化膜であってもよい。この場合、第１絶縁膜により半導体層の表面を保護しやすく、また、第２絶縁膜をオーミック電極の酸化により形成できる。

【0013】

〔３〕 〔１〕又は〔２〕において、前記第２絶縁膜の厚さは、３ｎｍ以上であってもよい。第２絶縁膜が厚いほど、リーク電流を抑制しやすい。

【0014】

〔４〕 〔１〕から〔３〕のいずれかにおいて、前記第２絶縁膜は、前記第１絶縁膜の上面に接してもよい。この場合、オーミック電極とゲート電極との間の第１絶縁膜の上面を経路とするリーク電流に対して電気抵抗を高くしやすく、リーク電流を抑制しやすい。

【0015】

〔５〕 〔４〕において、断面視で、前記第２絶縁膜は３ｎｍ以上の範囲にわたって前記第１絶縁膜の上面に接してもよい。第２絶縁膜が第１絶縁膜の上面に接する範囲が広いほど、リーク電流を抑制しやすい。

【0016】

〔６〕 本開示の他の一態様に係る半導体装置は、半導体層と、前記半導体層の上に設けられ、第１開口及び第２開口が形成された第１絶縁膜と、前記第１開口を通じて前記半導体層にオーミック接触するオーミック電極と、前記第２開口を通じて前記半導体層にショットキー接触するゲート電極と、前記オーミック電極の前記ゲート電極側の側面を覆い、断面視で、３ｎｍ以上の範囲にわたって前記第１絶縁膜の上面に接する第２絶縁膜と、を有し、前記第１絶縁膜は窒化膜であり、前記第２絶縁膜は酸化膜である。

【0017】

オーミック電極のゲート電極側の側面を覆う第２絶縁膜が、断面視で、３ｎｍ以上の範囲にわたって第１絶縁膜の上面に接するため、オーミック電極は第２絶縁膜によって第１絶縁膜の上面から電気的に絶縁されている。従って、オーミック電極とゲート電極との間での第１絶縁膜の上面を経路とするリーク電流を抑制できる。

【0018】

〔７〕 本開示の他の一態様に係る半導体装置の製造方法は、半導体層の上に第１絶縁膜を形成する工程と、前記第１絶縁膜に第１開口を形成する工程と、前記第１開口を通じて前記半導体層にオーミック接触するオーミック電極を形成する工程と、前記第１絶縁膜の上にゲート電極を形成する工程と、前記オーミック電極の前記ゲート電極側の側面の少なくとも一部を覆い、前記第１絶縁膜に連なる第２絶縁膜を形成する工程と、を有する。

【0019】

オーミック電極のゲート電極側の側面の少なくとも一部を覆い、第１絶縁膜に連なる第２絶縁膜が形成されるため、オーミック電極は第２絶縁膜によって第１絶縁膜の上面から電気的に絶縁される。従って、オーミック電極とゲート電極との間での第１絶縁膜の上面を経路とするリーク電流を抑制できる。

【0020】

〔８〕 〔７〕において、前記第２絶縁膜を形成する工程は、前記オーミック電極の前記側面を酸化する工程を有してもよい。この場合、第２絶縁膜を形成しやすい。

【0021】

［本開示の実施形態の詳細］
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。

【0022】

（第１実施形態）
まず、第１実施形態について説明する。第１実施形態はＧａＮ系高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）を含む半導体装置に関する。図１は、第１実施形態に係る半導体装置を示す断面図である。

【0023】

図１に示すように、第１実施形態に係る半導体装置１は、基板１０と、積層構造体２０とを有する。基板１０は、例えば（０００１）面を有するＳｉＣ基板であり、積層構造体２０の積層方向は例えば［０００１］方向である。積層構造体２０は基板１０の上に設けられている。積層構造体２０は、核生成層１２と、チャネル層１４と、バリア層１６と、キャップ層１８とを含む。積層構造体２０は半導体層の一例である。

【0024】

核生成層１２は基板１０の上に形成されている。例えば、核生成層１２はＡｌＮ層であり、核生成層１２の厚さは５ｎｍ～２０ｎｍである。核生成層１２はチャネル層１４に対するシード層として機能する。

【0025】

チャネル層１４は核生成層１２の上にエピタキシャル成長により形成されている。例えば、チャネル層１４はアンドープＧａＮ層であり、チャネル層１４の厚さは５００ｎｍである。チャネル層１４は電子走行層として機能する。

【0026】

バリア層１６はチャネル層１４の上にエピタキシャル成長により形成されている。例えば、バリア層１６はＡｌＧａＮ層、ＩｎＡｌＮ層又はＩｎＡｌＧａＮ層であり、バリア層１６の厚さは５ｎｍ～３０ｎｍである。バリア層１６のバンドギャップは、チャネル層１４のバンドギャップよりも大きい。バリア層１６がＡｌＧａＮ層である場合、バリア層１６のＡｌ組成は例えば０．１５以上０．３５以下である。バリア層１６の導電型は、ｎ型又はアンドープである。バリア層１６とチャネル層１４とは互いに接してもよく、バリア層１６とチャネル層１４との間に図示しないスペーサ層が介在してもよい。バリア層１６とチャネル層１４との間には、これらの間の格子定数の違いから歪みが生じる。このため、バリア層１６とチャネル層１４との界面近傍であってチャネル層１４側の領域にピエゾ電荷に由来する二次元電子ガス（２ＤＥＧ）が生じ、チャネル領域が形成される。バリア層１６は電子供給層として機能する。

【0027】

キャップ層１８はバリア層１６の上にエピタキシャル成長により形成されている。例えば、キャップ層１８はＧａＮ層であり、キャップ層１８の厚さは５ｎｍである。例えば、キャップ層１８の導電型はｎ型である。

【0028】

半導体装置１はパッシベーション膜２６を有する。例えば、パッシベーション膜２６は窒化シリコン膜等の窒化膜であり、パッシベーション膜２６の厚さは１０ｎｍ～１００ｎｍである。パッシベーション膜２６に、ソース開口２６Ｓ、ドレイン開口２６Ｄ及びゲート開口２６Ｇが形成されている。ソース開口２６Ｓ、ドレイン開口２６Ｄ及びゲート開口２６Ｇにおいてパッシベーション膜２６から積層構造体２０が露出する。具体的に、ソース開口２６Ｓ及びドレイン開口２６Ｄにおいては、キャップ層１８が除去されてバリア層１６が露出する。ゲート開口２６Ｇにおいてはキャップ層１８が露出する。パッシベーション膜２６は第１絶縁膜の一例である。ソース開口２６Ｓ及びドレイン開口２６Ｄは第１開口の一例であり、ゲート開口２６Ｇは第２開口の一例である。

【0029】

半導体装置１は、ソース電極２２、ドレイン電極２４及びゲート電極２８を有する。ソース電極２２及びドレイン電極２４は、基板１０の面に沿って順に並んでいる。

【0030】

ソース電極２２は、パッシベーション膜２６のソース開口２６Ｓを覆っており、ソース開口２６Ｓを介してバリア層１６にオーミック接触している。ドレイン電極２４は、パッシベーション膜２６のドレイン開口２６Ｄを覆っており、ドレイン開口２６Ｄを介してバリア層１６にオーミック接触している。ソース電極２２及びドレイン電極２４は、積層構造体２０側から順に設けられたチタン（Ｔｉ）層及びアルミニウム（Ａｌ）層を熱処理することにより形成されている。ソース電極２２及びドレイン電極２４はオーミック電極の一例である。

【0031】

ソース電極２２は、ソース開口２６Ｓ内の下側部分２２１と、下側部分２２１上の上側部分２２２とを有する。下側部分２２１は、ソース開口２６Ｓの側壁面に接する。上側部分２２２は一対の側面２２ａ及び２２ｂを有しており、平面視で側面２２ａ及び２２ｂはソース開口２６Ｓの側壁面の内側に位置する。側面２２ａ及び２２ｂはパッシベーション膜２６の上面２６ｘに略垂直である。従って、上側部分２２２の断面形状は略矩形状である。

【0032】

ドレイン電極２４は、ドレイン開口２６Ｄ内の下側部分２４１と、下側部分２４１上の上側部分２４２とを有する。下側部分２４１は、ドレイン開口２６Ｄの側壁面に接する。上側部分２４２は一対の側面２４ａ及び２４ｂを有しており、平面視で側面２４ａ及び２４ｂはドレイン開口２６Ｄの側壁面の内側に位置する。側面２４ａ及び２４ｂはパッシベーション膜２６の上面２６ｘに略垂直である。従って、上側部分２４２の断面形状は略矩形状である。

【0033】

ゲート電極２８は、積層構造体２０上においてソース電極２２とドレイン電極２４との間に設けられている。ゲート電極２８は、パッシベーション膜２６のゲート開口２６Ｇを覆っており、ゲート開口２６Ｇを介してキャップ層１８にショットキー接触している。ゲート電極２８は、例えば、積層構造体２０側から順に設けられたニッケル（Ｎｉ）層、金（Ａｕ）層及びタンタル（Ｔａ）層を有する。

【0034】

ソース電極２２の側面２２ａは側面２２ｂよりもゲート電極２８及びドレイン電極２４側にあり、ドレイン電極２４の側面２４ａは側面２４ｂよりもゲート電極２８及びソース電極２２側にある。

【0035】

半導体装置１は、絶縁膜３２及び３４を有する。絶縁膜３２はソース電極２２の側面２２ａ及び２２ｂを覆う。絶縁膜３４はドレイン電極２４の側面２４ａ及び２４ｂを覆う。絶縁膜３２及び３４はパッシベーション膜２６に接し、パッシベーション膜２６に連なる。絶縁膜３２はソース電極２２の上面をも覆い、絶縁膜３４はドレイン電極２４の上面をも覆う。平面視で、絶縁膜３２の側面はソース開口２６Ｓの側壁面と同じ位置にあるか、ソース開口２６Ｓの側壁面の内側に位置し、絶縁膜３４の側面はドレイン開口２６Ｄの側壁面と同じ位置にあるか、ドレイン開口２６Ｄの内側に位置する。例えば、絶縁膜３２及び３４は酸化アルミニウム膜等の酸化膜であり、絶縁膜３２及び３４の厚さは３ｎｍ以上２０ｎｍ以下である。絶縁膜３２及び３４は第２絶縁膜の一例である。

【0036】

半導体装置１は、絶縁膜３０を有する。絶縁膜３０はゲート電極２８を覆う保護膜であり、絶縁膜３０は、Ｓｉを含む絶縁性材料からなり、一例ではＳｉＮ膜、ＳｉＯ_２膜又はＳｉＯＮ膜である。例えば、絶縁膜３０の厚さは２００ｎｍ～４００ｎｍである。

【0037】

次に、第１実施形態に係る半導体装置１の製造方法について説明する。図２～図１０は、第１実施形態に係る半導体装置の製造方法を示す断面図である。

【0038】

まず、図２に示すように、基板１０上に、有機金属化学気相成長（metal organic chemical vapor deposition：ＭＯＣＶＤ）法を用いて、複数の窒化物半導体層を含む積層構造体２０を成長する。具体的には、まず、核生成層１２を基板１０上に成長する。核生成層１２がＡｌＮ層である場合、原料ガスは例えばＴＭＡ（トリメチルアルミニウム）及びＮＨ_３（アンモニア）であり、成長温度は例えば１１００℃である。次に、核生成層１２上にチャネル層１４を成長する。チャネル層１４がＧａＮ層である場合、原料ガスは例えばＴＭＧ（トリメチルガリウム）及びＮＨ_３であり、成長温度は例えば１０５０℃である。続いて、チャネル層１４上にバリア層１６を成長する。バリア層１６がＡｌＧａＮ層である場合、原料ガスは例えばＴＭＡ、ＴＭＧ及びＮＨ_３であり、成長温度は例えば１０５０℃である。続いて、バリア層１６上にキャップ層１８を成長する。キャップ層１８がＧａＮ層である場合、原料ガスは例えばＴＭＧ及びＮＨ_３であり、成長温度は例えば１０５０℃である。

【0039】

次に、図３に示すように、積層構造体２０の上面に接するパッシベーション膜２６を、減圧ＣＶＤ法又はプラズマＣＶＤ法を用いて成膜する。例えば、減圧ＣＶＤ法を用いる場合、成膜温度は６００℃～８５０℃とし、成長圧力は例えば１０Ｐａ～５０Ｐａとする。減圧ＣＶＤ法により形成されるパッシベーション膜２６は、プラズマＣＶＤ法により形成される場合と比較して緻密な固い膜となる。減圧ＣＶＤ法によりパッシベーション膜２６の一部（下層部）を形成した後、プラズマＣＶＤ法によりパッシベーション膜２６の残部（上層部）を形成してもよい。減圧ＣＶＤ法によりパッシベーション膜２６を形成する場合、原料ガスとしては、アンモニアガス及びジクロロシラン（ＳｉＨ_２Ｃｌ_２）を用いる。

【0040】

次に、図４に示すように、パッシベーション膜２６の上に、フォトレジスト５２と、フォトレジスト５４とをこの順で塗布する。例えば、フォトレジスト５４の材料はポリメチルグルタルイミド（ＰＭＧＩ）であり、フォトレジスト５４はｉ線レジストである。次に、フォトリソグラフィにより、フォトレジスト５４にソース用の開口５４Ｓ及びドレイン用の開口５４Ｄを形成し、フォトレジスト５２にソース用の開口５２Ｓ及びドレイン用の開口５２Ｄを形成する。開口５４Ｓ及び５２Ｓを通じてパッシベーション膜２６の一部が露出し、開口５４Ｄ及び５２Ｄを通じてパッシベーション膜２６の他の一部が露出する。

【0041】

次に、図５に示すように、フォトレジスト５２及び５４をマスクとして、反応性イオンエッチング（reactive ion etching：ＲＩＥ）によりパッシベーション膜２６及び積層構造体２０にソース開口２６Ｓ及びドレイン開口２６Ｄを形成する。例えば、パッシベーション膜２６のエッチングにはフッ素（Ｆ）を含む反応性ガスが用いられ、積層構造体２０のエッチングには塩素（Ｃｌ）を含む反応性ガスが用いられる。

【0042】

次に、図６に示すように、蒸着法により、ソース開口２６Ｓの内側及びドレイン開口２６Ｄの内側に金属層６２を形成する。金属層６２は、ソース開口２６Ｓ及びドレイン開口２６Ｄから上方に突出するように形成する。金属層６２は、フォトレジスト５４の上面、開口５４Ｓの側壁面及び開口５４Ｄの側壁面にも付着する。金属層６２は、例えば、基板１０側から順に形成されるＴｉ層と、Ａｌ層とを含む。例えば、Ｔｉ層の厚さは３０ｎｍであり、Ａｌ層の厚さは３００ｎｍである。

【0043】

次に、図７に示すように、フォトレジスト５２及び５４を除去する。フォトレジスト５４の除去に伴って、金属層６２のフォトレジスト５４に付着した部分も除去される。その一方で、ソース開口２６Ｓ及びドレイン開口２６Ｄの内側には、金属層６２が残存する。つまり、リフトオフが行われる。この結果、ソース電極２２がソース開口２６Ｓ内に形成され、ドレイン電極２４がドレイン開口２６Ｄ内に形成される。ソース電極２２は、ソース開口２６Ｓ内の下側部分２２１と、下側部分２２１上の上側部分２２２とを有する。ドレイン電極２４は、ドレイン開口２６Ｄ内の下側部分２４１と、下側部分２４１上の上側部分２４２とを有する。上側部分２２２がソース開口２６Ｓの側壁面と略面一になってもよく、上側部分２４２がドレイン開口２６Ｄの側壁面と略面一になってもよい。このような形状とするために、フォトレジスト５２及び５４の形状を調整したり、エッチングによりソース開口２６Ｓ及びドレイン開口２６Ｄを広げたりしてもよい。

【0044】

次に、図８に示すように、ソース電極２２及びドレイン電極２４の表面を酸化することで、絶縁膜３２及び３４を形成する。ソース電極２２及びドレイン電極２４の酸化は、例えばプラズマ酸化により行われる。絶縁膜３２はソース電極２２の側面２２ａ及び２２ｂを覆い、絶縁膜３４はドレイン電極２４の側面２４ａ及び２４ｂを覆う。絶縁膜３２及び３４はパッシベーション膜２６に接し、パッシベーション膜２６に連なる。

【0045】

次に、熱処理によってソース電極２２及びドレイン電極２４を合金化（アロイ）する。合金化の温度は、例えば６００℃とする。この結果、ソース開口２６Ｓ及びドレイン電極２４が積層構造体２０にオーミック接触するようになる。

【0046】

次に、図９に示すように、パッシベーション膜２６にゲート開口２６Ｇを形成する。ゲート開口２６Ｇの形成では、ゲート開口２６Ｇに対応する開口を有するレジストマスクをパッシベーション膜２６上に形成し、該レジストマスクを介してパッシベーション膜２６をエッチングする。例えば、パッシベーション膜２６のエッチングにはフッ素を含む反応性ガスが用いられる。その後、レジストマスクを除去する。次に、ゲート開口２６Ｇを通じて積層構造体２０にショットキー接触するゲート電極２８を形成する。ゲート電極２８は、例えば、基板１０側から順に形成されるＮｉ層と、Ａｕ層と、Ｔａ層とを含む。

【0047】

次に、図１０に示すように、パッシベーション膜２６の上にゲート電極２８を覆う絶縁膜３０を形成する。絶縁膜３０は、例えばプラズマＣＶＤ法により形成される。

【0048】

その後、必要に応じて配線等を形成する。このようにして、第１実施形態に係る半導体装置１を製造することができる。

【0049】

第１実施形態では、ソース電極２２の側面２２ａの上に絶縁膜３２が形成され、ドレイン電極２４の側面２４ａの上に絶縁膜３２が形成されており、絶縁膜３２及び３４がパッシベーション膜２６に連なる。このため、ソース電極２２及びドレイン電極２４は絶縁膜３２によってパッシベーション膜２６の上面２６ｘから電気的に絶縁されている。また、絶縁膜３２及び３４が形成される前の状態と比較すると、絶縁膜３２の厚さの分だけソース電極２２とゲート電極２８との間の距離が大きく、絶縁膜３４の厚さの分だけドレイン電極２４とゲート電極２８との間の距離が大きくなっている。従って、ソース電極２２とゲート電極２８との間でのパッシベーション膜２６の上面２６ｘを経路とするリーク電流を抑制できる。同様に、ドレイン電極２４とゲート電極２８との間でのパッシベーション膜２６の上面２６ｘを経路とするリーク電流を抑制できる。

【0050】

また、パッシベーション膜２６が窒化膜であるため、パッシベーション膜２６により半導体の積層構造体２０の表面を保護しやすい。また、絶縁膜３２及び３４が酸化膜であるため、絶縁膜３２及び３４をオーミック電極の酸化により形成できる。

【0051】

上述のように、絶縁膜３２及び３４の厚さは、例えば３ｎｍ以上である。アルミニウムの表面には自然酸化膜が形成されるが、自然酸化膜の厚さは高々２ｎｍ程度であり、自然酸化膜は絶縁膜とて機能しない。絶縁膜３２及び３４の厚さは、好ましくは５ｎｍ以上であり、更に好ましくは１０ｎｍ以上である。絶縁膜３２及び３４が厚いほど、リーク電流を抑制しやすい。絶縁膜３２の厚さは、側面２２ａの上では側面２２ａに垂直な方向での厚さであり、側面２２ｂの上では側面２２ｂに垂直な方向での厚さである。絶縁膜３４の厚さは、側面２４ａの上では側面２４ａに垂直な方向での厚さであり、側面２４ｂの上では側面２４ｂに垂直な方向での厚さである。

【0052】

ソース電極２２と絶縁膜３２との界面及びドレイン電極２４と絶縁膜３４との界面は、走査透過電子顕微鏡（scanning transmission electron microscope：ＳＴＥＭ）又は透過電子顕微鏡（ＴＥＭ）を用いたエネルギ分散型Ｘ線分析（energy dispersive X-ray spectroscopy：ＥＤＸ）により特定できる。本開示では、ＥＤＸにより取得されるラインスキャン波形において、各構成層における主要元素の検出波形が交わる位置に界面があるとする。

【0053】

（第１実施形態の変形例）
次に、第１実施形態の変形例について説明する。図１１は、第１実施形態の変形例に係る半導体装置を示す断面図である。

【0054】

第１実施形態の変形例に係る半導体装置１Ａでは、図１１に示すように、絶縁膜３２がソース電極２２の側面２２ａ及び２２ｂを覆うが、ソース電極２２の上面は絶縁膜３２により覆われていない。また、絶縁膜３４がドレイン電極２４の側面２４ａ及び２４ｂを覆うが、ドレイン電極２４の上面は絶縁膜３４により覆われていない。ソース電極２２の上面及びドレイン電極２４の上面は絶縁膜３０により覆われている。

【0055】

他の構成は第１実施形態と同様である。

【0056】

この変形例によっても第１実施形態と同様の効果が得られる。

【0057】

（第２実施形態）
次に、第２実施形態の変形例について説明する。図１２は、第２実施形態に係る半導体装置を示す断面図である。

【0058】

図１２に示すように、第２実施形態に係る半導体装置２では、ソース電極２２の上側部分２２２の側面２２ａ及び２２ｂがパッシベーション膜２６の上面２６ｘに垂直な面から傾斜している。側面２２ａ及び２２ｂは積層構造体２０から離れるほど互いに近づく。従って、上側部分２２２の断面形状は略台形状である。

【0059】

また、ドレイン電極２４の上側部分２４２の側面２４ａ及び２４ｂがパッシベーション膜２６の上面２６ｘに垂直な面から傾斜している。側面２４ａ及び２４ｂは積層構造体２０から離れるほど互いに近づく。従って、上側部分２４２の断面形状は略台形状である。

【0060】

絶縁膜３２は、ソース電極２２の側面２２ａ及び２２ｂを覆うとともに、パッシベーション膜２６の上面２６ｘに接する。絶縁膜３４は、ドレイン電極２４の側面２４ａ及び２４ｂを覆うとともに、パッシベーション膜２６の上面２６ｘに接する。絶縁膜３２及び３４はパッシベーション膜２６に連なる。例えば、絶縁膜３２及び３４は、断面視で３ｎｍ以上にわたってパッシベーション膜２６の上面２６ｘに接している。

【0061】

他の構成は第１実施形態と同様である。

【0062】

次に、第２実施形態に係る半導体装置２の製造方法について説明する。図１３～図１６は、第２実施形態に係る半導体装置の製造方法を示す断面図である。

【0063】

まず、第１実施形態と同様にして、ソース開口２６Ｓ及びドレイン開口２６Ｄの形成までの処理を行う（図５参照）。次に、図１３に示すように、蒸着法により、ソース開口２６Ｓの内側及びドレイン開口２６Ｄの内側に金属層６２を形成する。このとき、金属層６２は、ソース開口２６Ｓの内側及びドレイン開口２６Ｄの内側だけでなく、ソース開口２６Ｓ及びドレイン開口２６Ｄの側方でパッシベーション膜２６上に乗り上げるように形成する。第１実施形態と同様に、金属層６２は、フォトレジスト５４の上面、開口５４Ｓの側壁面及び開口５４Ｄの側壁面にも付着する。

【0064】

次に、図１４に示すように、フォトレジスト５２及び５４を除去する。この結果、パッシベーション膜２６上に乗り上げる部分を含むソース電極２２と、パッシベーション膜２６上に乗り上げる部分を含むドレイン電極２４とが形成される。

【0065】

次に、図１５に示すように、ソース電極２２及びドレイン電極２４の表面を酸化することで、絶縁膜３２及び３４を形成する。次に、熱処理によってソース電極２２及びドレイン電極２４を合金化（アロイ）する。この結果、ソース開口２６Ｓ及びドレイン電極２４が積層構造体２０にオーミック接触するようになる。

【0066】

次に、図１６に示すように、第１実施形態と同様にして、パッシベーション膜２６にゲート開口２６Ｇを形成し、ゲート電極２８を形成し、絶縁膜３０を形成する。

【0067】

その後、必要に応じて配線等を形成する。このようにして、第２実施形態に係る半導体装置２を製造することができる。

【0068】

第２実施形態によっても第１実施形態と同様の効果が得られる。また、第２実施形態では、絶縁膜３２及び３４がパッシベーション膜２６の上面２６ｘに接している。このため、パッシベーション膜２６の上面２６ｘを経路とするリーク電流を更に抑制できる。更に、金属層６２を、ソース開口２６Ｓの内側及びドレイン開口２６Ｄの内側だけでなく、ソース開口２６Ｓ及びドレイン開口２６Ｄの側方でパッシベーション膜２６上に乗り上げるように形成できる。このため、ソース開口２６Ｓ及びドレイン開口２６Ｄを金属層６２により埋め込みやすい。

【0069】

上述のように、絶縁膜３２及び３４は、断面視で３ｎｍ以上にわたってパッシベーション膜２６の上面２６ｘに接している。アルミニウムの表面に自然酸化膜が形成されていたとしても、断面視で３ｎｍ以上にわたってパッシベーション膜２６の上面２６ｘに接するような厚さにはならない。絶縁膜３２及び３４は、断面視で５ｎｍ以上にわたってパッシベーション膜２６の上面２６ｘに接していることが好ましく、断面視で１０ｎｍ以上にわたってパッシベーション膜２６の上面２６ｘに接していることが好ましい。絶縁膜３２及び３４がパッシベーション膜２６の上面２６ｘに接する範囲が広いほど、リーク電流を抑制しやすい。

【0070】

なお、第２実施形態では、ソース電極２２及びドレイン電極２４のパッシベーション膜２６の上に乗り上げた部分の全体が酸化されて絶縁膜３２及び３４が形成されているが、ソース電極２２及びドレイン電極２４のパッシベーション膜２６の上に乗り上げた部分の一部が酸化されてもよい。すなわち、製造された半導体装置２において、ソース電極２２の上側部分２２２の一部がパッシベーション膜２６の上にあってもよく、ドレイン電極２４の上側部分２４２の一部がパッシベーション膜２６の上にあってもよい。

【0071】

（第２実施形態の第１変形例）
次に、第２実施形態の第１変形例について説明する。図１７は、第２実施形態の第１変形例に係る半導体装置を示す断面図である。

【0072】

第２実施形態の第１変形例に係る半導体装置２Ａでは、図１７に示すように、絶縁膜３２がソース電極２２の側面２２ａ及び２２ｂを覆うが、ソース電極２２の上面は絶縁膜３２により覆われていない。また、絶縁膜３４がドレイン電極２４の側面２４ａ及び２４ｂを覆うが、ドレイン電極２４の上面は絶縁膜３４により覆われていない。ソース電極２２の上面及びドレイン電極２４の上面は絶縁膜３０により覆われている。

【0073】

他の構成は第２実施形態と同様である。

【0074】

第１変形例によっても第２実施形態と同様の効果が得られる。

【0075】

（第２実施形態の第２変形例）
次に、第２実施形態の第２変形例について説明する。図１８は、第２実施形態の第２変形例に係る半導体装置を示す断面図である。

【0076】

第２実施形態の第２変形例に係る半導体装置２Ｂでは、図１８に示すように、絶縁膜３２がソース電極２２の側面２２ａ及び２２ｂの下側の一部分を覆い、側面２２ａ及び２２ｂの残部は絶縁膜３２により覆われていない。絶縁膜３２はパッシベーション膜２６の上面２６ｘに接し、パッシベーション膜２６に連なる。また、絶縁膜３４がドレイン電極２４の側面２４ａ及び２４ｂの下側の一部分を覆い、側面２４ａ及び２４ｂの残部は絶縁膜３２により覆われていない。絶縁膜３４はパッシベーション膜２６の上面２６ｘに接し、パッシベーション膜２６に連なる。側面２２ａ及び２２ｂの該残部及び側面２２ａ及び２２ｂの該残部は絶縁膜３０により覆われている。

【0077】

他の構成は第２実施形態の第１変形例と同様である。

【0078】

第２変形例によっても第２実施形態と同様の効果が得られる。

【0079】

（第２実施形態の第３変形例）
次に、第２実施形態の第３変形例について説明する。図１９は、第２実施形態の第３変形例に係る半導体装置を示す断面図である。

【0080】

第２実施形態の第３変形例に係る半導体装置２Ｃでは、図１９に示すように、ソース電極２２の上側部分２２２の側面２２ａ及び２２ｂがパッシベーション膜２６の上面２６ｘに略垂直であり、上側部分２２２の断面形状は略矩形状である。また、ドレイン電極２４の上側部分２４２の側面２４ａ及び２４ｂがパッシベーション膜２６の上面２６ｘに略垂直であり、上側部分２４２の断面形状は略矩形状である。

【0081】

絶縁膜３２はパッシベーション膜２６の上面２６ｘに接し、パッシベーション膜２６に連なる。また、絶縁膜３４はパッシベーション膜２６の上面２６ｘに接し、パッシベーション膜２６に連なる。

【0082】

他の構成は第２実施形態と同様である。

【0083】

第３変形例によっても第２実施形態と同様の効果が得られる。

【0084】

（第２実施形態の第４変形例）
次に、第２実施形態の第４変形例について説明する。図２０は、第２実施形態の第４変形例に係る半導体装置を示す断面図である。

【0085】

第２実施形態の第４変形例に係る半導体装置２Ｄでは、図２０に示すように、絶縁膜３２がソース電極２２の側面２２ａ及び２２ｂを覆うが、ソース電極２２の上面は絶縁膜３２により覆われていない。また、絶縁膜３４がドレイン電極２４の側面２４ａ及び２４ｂを覆うが、ドレイン電極２４の上面は絶縁膜３４により覆われていない。ソース電極２２の上面及びドレイン電極２４の上面は絶縁膜３０により覆われている。

【0086】

他の構成は第２実施形態の第３変形例と同様である。

【0087】

第４変形例によっても第２実施形態と同様の効果が得られる。

【0088】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0089】

１、１Ａ、２、２Ａ、２Ｂ、２Ｃ、２Ｄ：半導体装置
１０：基板
１２：核生成層
１４：チャネル層
１６：バリア層
１８：キャップ層
２０：積層構造体
２２：ソース電極
２４：ドレイン電極
２２ａ、２４ａ：側面
２２ｂ、２４ｂ：側面
２６：パッシベーション膜
２６Ｄ：ドレイン開口
２６Ｇ：ゲート開口
２６Ｓ：ソース開口
２６ｘ：上面
２８：ゲート電極
３０、３２、３４：絶縁膜
５２、５４：フォトレジスト
５２Ｄ、５２Ｓ、５４Ｄ、５４Ｓ：開口
６２：金属層
２２１、２４１：下側部分
２２２、２４２：上側部分

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】