特開 2023-167711 レギュレータ回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023167711

(43)【公開日】2023-11-24

(54)【発明の名称】レギュレータ回路

(51)【国際特許分類】

   G05F 1/56 20060101AFI20231116BHJP

【ＦＩ】

G05F1/56 320S

G05F1/56 310F

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022079097

(22)【出願日】2022-05-12

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001025

【氏名又は名称】弁理士法人レクスト国際特許事務所

(72)【発明者】

【氏名】藤野 隆良

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB09

5H430BB11

5H430CC07

5H430EE04

5H430EE18

5H430FF02

5H430FF13

5H430GG08

5H430HH03

5H430HH05

5H430LA07

5H430LA13

5H430LA15

5H430LB06

(57)【要約】      （修正有）

【課題】消費電力及び回路規模の増大を抑えて、過電流保護を行うレギュレータ回路を提供する。
【解決手段】レギュレータ回路２００は、出力電圧ＶＯＵＴを分圧した帰還電圧ＶＦと基準電圧ＶＲＥＦとの差分を表す差分電圧ＶＱを生成するオペアンプＯＰ１と、差分電圧に対応した第１の電流Ｉ１を流す第１の電流路ＨＶ＿ＭＮ０、ＭＮ３と、第１の電流路に接続されており、第１の電流をコピーした電流を出力電流Ｉｏｕｔとして出力端子ｔ３に送出するカレントミラー回路と、出力電流の電流値を所定の所定値以下に制限する過電流保護回路２０２と、を含む。過電流保護回路は、第１の電流路に接続されており、所定値に対応した電流Ｉｌｉｍｉｔを上限電流として自身のゲートで受けると共に第１の電流を自身のソースドレイン間に流す第１のトランジスタＭＮ１を含む。
【選択図】図３

【特許請求の範囲】

【請求項1】

電源電圧に基づき基準電圧に対応した電圧値を有する出力電圧を生成し出力端子から出力するレギュレータ回路であって、
前記電源電圧に基づき前記電源電圧より低い電圧値を有する低電源電圧を生成する電源回路と、
前記低電源電圧を受けて動作し、前記出力電圧を分圧した電圧と前記基準電圧との差分を表す差分電圧を生成するオペアンプと、
前記差分電圧に対応した第１の電流を流す第１の電流路と、
前記第１の電流をコピーした電流を出力電流として前記出力端子に送出するカレントミラー回路と、
前記出力電流の電流値を所定値以下に制限する過電流保護回路と、を含み、
前記過電流保護回路は、
前記第１の電流路に接続されており、前記所定値に対応した電流を上限電流として自身のゲートで受けると共に前記第１の電流を自身のソースドレイン間に流す第１のトランジスタを含むことを特徴とするレギュレータ回路。

【請求項2】

前記過電流保護回路は、
自身のゲート及びドレインが第１のノードを介して前記第１のトランジスタのゲートに接続されており、自身のソースが前記第１のトランジスタのソースに接続されている第２のトランジスタと、
前記低電源電圧に基づき前記上限電流を生成して前記第２のトランジスタのゲート及びドレインに流す第１の電流源と、を含むことを特徴とする請求項１に記載のレギュレータ回路。

【請求項3】

前記出力端子は、前記出力電流が出力される第１の端子と、前記電源電圧が出力される第２の端子と、からなり、
前記第１の端子は、バイポーラトランジスタのベース端子を外付けする為の端子であり、
前記第２の端子は、前記出力電圧の供給を受ける負荷と共に前記バイポーラトランジスタのエミッタ端子を外付けする為の端子であることを特徴とする請求項１又は２に記載のレギュレータ回路。

【請求項4】

前記過電流保護回路は、
自身のゲート及びドレインが第１のノードを介して前記第１のトランジスタのゲートに接続されており、自身のソースが前記第１のトランジスタのソースに接続されている第２のトランジスタと、
前記上限電流を生成する第１の電流源と、
前記第１の電流が前記上限電流以下である場合には前記第１の電流に対応した電流を前記第２のトランジスタのゲート及びドレインに流す一方、前記第１の電流が前記上限電流より大きい場合には前記上限電流に対応した電流を前記第２のトランジスタのゲート及びドレインに流す上限制御回路と、を含むことを特徴とする請求項１に記載のレギュレータ回路。

【請求項5】

前記上限制御回路は、
前記第１の電流をコピーした電流を帰還出力電流として送出する第１のカレントミラー回路と、
夫々のゲート同士が接続されており且つ夫々のソースで前記帰還出力電流を受ける一次側トランジスタ及び二次側トランジスタを有する第２のカレントミラー回路と、を含み、
前記一次側トランジスタのゲート及びドレインに前記第１の電流源が接続されており、
前記二次側トランジスタのドレインに前記第２のトランジスタのゲート及びドレインが接続されていることを特徴とする請求項４に記載のレギュレータ回路。

【請求項6】

小電流出力時の動作を安定化させる電流を生成し、前記第１のノードに流す第２の電流源を含むことを特徴とする請求項５に記載のレギュレータ回路。

【請求項7】

前記電源回路は、
前記電源電圧に基づき所定の定電流を生成しこれを第２のノードに送出する電流源と、
カソードが前記第２のノードに接続されており、アノードが接地ラインに接続されているツェナーダイオードと、
ゲートが前記第２のノードに接続されており、ドレインで前記電源電圧を受けることでソースから前記低電源電圧を出力するＮチャネルトランジスタと、を有することを特徴とする請求項１、２又は４のいずれか１に記載のレギュレータ回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、レギュレータ回路、特に過電流保護機能を有するレギュレータ回路に関する。

【背景技術】

【0002】

電圧値一定の電源電圧を生成し、これを電子機器等の負荷に供給するレギュレータとして、過電流に伴う素子破壊等から内部回路を保護する保護機能を備えたレギュレータ回路が提案されている（例えば特許文献１の図１０参照）。

【0003】

図１は、特許文献１に記載のレギュレータ回路８００の一例を示す回路図である。

【0004】

図１に示すレギュレータ回路８００は、電源電圧ＶＤＤ１を受け、当該電源電圧ＶＤＤ１を降圧した出力電圧ＶＯＵＴを生成し、これを負荷１４に供給する。レギュレータ回路８００は、安定化電源回路１、参照電圧生成回路２、オペアンプ３、Ｐチャネル型のトランジスタ６、１６、Ｎチャネル型のトランジスタ１５、８３０、抵抗１７及び１８を含む。 更に、レギュレータ回路８００は、Ｎチャネル型のトランジスタ１９、２０、電流源２１及びＮＯＴゲート２２からなる過電流保護回路を含んでいる。

【0005】

安定化電源回路１は、参照電圧生成回路２、オペアンプ３及び上記した過電流保護回路を、電源電圧ＶＤＤ１より低い低耐圧の素子で実現すべく設けられたものである。安定化電源回路１は、電源電圧ＶＤＤ１を降圧した電源電圧ＶＤＤ２を生成し、これを参照電圧生成回路２、オペアンプ３、電流源２１、ＮＯＴゲート２２及びトランジスタ８３０に供給する。

【0006】

参照電圧生成回路２は、電源電圧ＶＤＤ２に基づき参照電圧ＶＲＥＦを生成し、これをオペアンプ３に供給する。オペアンプ３は、出力電圧ＶＯＵＴを分圧した帰還電圧Ｖｆｂと、参照電圧ＶＲＥＦとの差分に対応した差分電圧をトランジスタ１５及び１９各々のゲートに供給する。

【0007】

トランジスタ１５は、上記差分電圧に対応した電流を耐圧保護用のトランジスタ８３０を介して、トランジスタ１６及び６から構成されるカレントミラー回路の一次側（トランジスタ１６）に流す。これにより、当該カレントミラー回路の二次側（トランジスタ６）から上記した差分電圧に対応した電流を出力電流として出力する。この際、直列接続されている抵抗１７及び１８が出力端子を介して上記出力電流を受けることで、当該出力電流に対応した出力電圧ＶＯＵＴが、当該出力端子を介して位相補償用のコンデンサ１３及び負荷１４の一端に印加される。更に、抵抗１７及び１８によって出力電圧ＶＯＵＴを分圧した電圧が、上記した帰還電圧Ｖｆｂとしてオペアンプ３に供給される。

【0008】

電流源２１は、電源電圧ＶＤＤ２に基づき、出力電流として許容し得る上限値、つまり過電流であるか否かの閾値に対応した電流値を有する上限電流を生成し、これをノードＮ５に送出する。当該上限電流によってＮＯＴゲート２２の入力容量が充電される。トランジスタ１９は、オペアンプ３から出力された差分電圧に応じた電流をノードＮ５から引き抜くことでＮＯＴゲート２２の入力容量を放電させる。

【0009】

ここで、比較的小さな出力電流がカレントミラー回路の二次側から出力されている間は、上記差分電圧も比較的小さな電圧となるので、トランジスタ１９がノードＮ５から引き抜く電流も小さくなる。よって、この際、電流源２１がノードＮ５に出力した定電流に対して、トランジスタ１９がノード５から引き抜く電流が小さいと、ノードＮ５の電圧は上昇する。

【0010】

一方、大きな出力電流がカレントミラー回路の二次側から出力されている間は、上記差分電圧も大となるので、トランジスタ１９がノードＮ５から引き抜く電流も大きくなる。よって、この際、電流源２１がノードＮ５に出力した定電流に対して、トランジスタ１９がノード５から引き抜く電流が大きいと、ノードＮ５の電圧は下降する。

【0011】

ＮＯＴゲート２２は、電源電圧ＶＤＤ２を受けて以下のように動作する。つまり、ＮＯＴゲート２２は、ノードＮ５の電圧が閾値電圧以上となる場合には、低レベルの信号をトランジスタ２０のゲートに供給する一方、ノードＮ５の電圧が当該閾値電圧より低い場合には、高レベルの信号をトランジスタ２０のゲートに供給する。

【0012】

トランジスタ２０は、高レベルの信号を受けた場合にはオフ状態となる。一方、低レベルの信号を受けた場合には、トランジスタ２０はオン状態となってトランジスタ１５のゲートを強制的に接地する。すると、カレントミラー回路（１６、６）の一次側に流れる電流が低下し、それに追従して当該カレントミラー回路の二次側に流れる電流、つまり出力電流も低下する。

【0013】

このように、出力電流が過大となる場合には、過電流保護回路（１９～２１）がトランジスタ１５のゲート電圧を強制的に低下させることで出力電流を低下させ、トランジスタ６を過大な電流から保護する。

【先行技術文献】

【特許文献】

【0014】

【特許文献1】特開２０１７－６２６８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0015】

ところで、特許文献１に記載の構成では、安定化電源回路１としてロードレギュレーション特性が低いものを採用すると、トランジスタ１９に流れる電流によって電源電圧ＶＤＤ２が変動する。それに伴いＮＯＴゲート２２を構成するトランジスタの閾値電圧が変動し、ＮＯＴゲート２２の出力がバタつくことになる。これにより、出力電流に対する上記した低下処理が断続的に繰り返し実施されるので出力電流がバタついてしまう。

【0016】

よって、特許文献１に記載のレギュレータ回路では、安定化電源回路１として、例えば図２に示すような基準電圧生成回路１０２、オペアンプ１０３、Ｐチャネル型のトランジスタ１０４、コンデンサ１３０、抵抗１７０及び１８０等から構成される、ロードレギュレーション特性が高いものを採用する必要がある。

【0017】

しかしながら、ロードレギュレーション特性が良好な安定化電源回路は、一般的に消費電力が高く且つその回路面積が大きい。よって、図２に示すような安定化電源回路が必要となる特許文献１に記載のレギュレータ回路は、消費電力及び回路規模が大きくなるという問題があった。

【0018】

そこで、本発明は、消費電力及び回路規模の増大を抑えて、過電流保護を行うことが可能なレギュレータ回路を提供することを目的とする。

【課題を解決するための手段】

【0019】

本発明に係るレギュレータ回路は、電源電圧に基づき基準電圧に対応した電圧値を有する出力電圧を生成し出力端子から出力するレギュレータ回路であって、前記電源電圧に基づき前記電源電圧より低い電圧値を有する低電源電圧を生成する電源回路と、前記低電源電圧を受けて動作し、前記出力電圧を分圧した電圧と前記基準電圧との差分を表す差分電圧を生成するオペアンプと、前記差分電圧に対応した第１の電流を流す第１の電流路と、前記第１の電流をコピーした電流を出力電流として前記出力端子に送出するカレントミラー回路と、前記出力電流の電流値を所定値以下に制限する過電流保護回路と、を含み、前記過電流保護回路は、前記第１の電流路に接続されており、前記所定値に対応した電流を上限電流として自身のゲートで受けると共に前記第１の電流を自身のソースドレイン間に流す第１のトランジスタを含む。

【発明の効果】

【0020】

本発明は、出力電圧を分圧した電圧と基準電圧との差分電圧に対応した第１の電流をコピーした電流を出力電流として生成するにあたり、所定値以下の電流を流せるように制御されたトランジスタを第１の電流が流れる第１の電流路に接続し、当該トランジスタに第１の電流を流すことで、出力電流の電流値の上限を所定値に制限している。

【0021】

かかる構成によれば、各素子を低耐圧化すべく設けた電源回路としてロードレギュレーション特性が悪いものを採用しても、出力電流をバタつかせるような過電流保護回路の誤動作を防ぐことができる。よって、素子の低耐圧化を図るべく設けた電源回路として簡易な構成を有するものを用いることができるので、レギュレータ回路自体の面積及び消費電流を低減することが可能となる。

【図面の簡単な説明】

【0022】

【図1】従来のレギュレータ回路の構成を示す回路図である。

【図2】ロードレギュレーション特性が良好な安定化電源回路の構成の一例を示す回路図である。

【図3】本発明に係る第１の実施例としてのレギュレータ回路２００の構成を示す回路図である。

【図4】レギュレータ回路２００の変形例の一例としてのレギュレータ回路２００Ａの構成を示す回路図である。

【図5】レギュレータ回路２００の変形例の他の一例としてのレギュレータ回路２００Ｂの構成を示す回路図である。

【図6】本発明に係る第２の実施例としてのレギュレータ回路２００Ｃの構成を示す回路図である。

【図7】負荷電流と、出力電流Ｉｏｕｔ、電流Ｉ１及びＩ３との対応関係を示す図である。

【図8】過電流保護回路の負荷電流に対する消費電流を、レギュレータ回路２００、２００Ａ及び２００Ｂと、レギュレータ回路２００Ｃとで対比する図である。

【図9】電源回路２０１の構成の他の一例を示す回路図である。

【発明を実施するための形態】

【0023】

以下、本発明の実施例について、図面を参照しつつ詳細に説明する。

【実施例0024】

図３は、本発明に係る第１の実施例としてのレギュレータ回路２００の構成を示す回路図である。

【0025】

当該レギュレータ回路２００は、高電源電圧ＨＶ＿ＶＤＤ及び接地電位ＶＳＳを電源端子ｔ１及び接地端子ｔ２で受け、当該高電源電圧ＨＶ＿ＶＤＤを降圧した一定の電圧値を有する出力電圧ＶＯＵＴを生成する。レギュレータ回路２００は、生成した出力電圧ＶＯＵＴを、出力端子ｔ３及びｔ４に接続されている負荷ＬＤに供給する。尚、出力端子ｔ３及びｔ４間には、負荷ＬＤと並列に位相補償用のコンデンサＣ０が接続されている。

【0026】

図３に示すように、レギュレータ回路２００は、電源端子ｔ１に接続されている電源ラインＬ１及び接地端子ｔ２に接続されている接地ラインＬｇを介して高電源電圧ＨＶ＿ＶＤＤ及び接地電位ＶＳＳを受けて動作する以下の各種回路及び回路素子を含む。すなわち、レギュレータ回路２００は、電源回路２０１、過電流保護回路２０２、基準電圧生成回路ＲＶ１、オペアンプＯＰ１、Ｐチャネル型のトランジスタＨＶ＿ＭＰ０及びＨＶ＿ＭＰ１、Ｎチャネル型のトランジスタＨＶ＿ＭＮ０及びＨＶ＿ＭＮ３、抵抗Ｒ１及びＲ２を含む。

【0027】

電源回路２０１は、基準電圧生成回路ＲＶ１、オペアンプＯＰ１及び過電流保護回路２０２を、高電源電圧ＨＶ＿ＶＤＤより低い低耐圧の素子で実現すべく設けられたものであり、電流源ＣＤ０、Ｎチャネル型のトランジスタＨＶ＿ＭＮ１、及びツェナーダイオードＤＬＺ１を含む。

【0028】

電流源ＣＤ０は、電源ラインＬ１を介して高電源電圧ＨＶ＿ＶＤＤを受け、当該高電源電圧ＨＶ＿ＶＤＤに基づき所定の定電流値を有する電流を生成し、これをバイアス電流Ｉｂｉａｓとして、ノードｎ１に送出する。当該ノードｎ１にはツェナーダイオードＤＬＺ１のカソードが接続されている。ツェナーダイオードＤＬＺ１のアノードは接地ラインＬｇに接続されている。

【0029】

トランジスタＨＶ＿ＭＮ１のドレインは電源ラインＬ１に接続されており、そのゲートがノードｎ１に接続されている。トランジスタＨＶ＿ＭＮ１のソースと自身のバックゲートが電源ラインＬ２に接続されている。トランジスタＨＶ＿ＭＮ１は、高電源電圧ＨＶ＿ＶＤＤに基づき、ノードｎ１の電圧に対応した電流を自身のソースから電源ラインＬ２に送出する。

【0030】

かかる構成により、電源回路２０１は、高電源電圧ＨＶ＿ＶＤＤを降圧した電圧を低電源電圧ＶＤＤとして電源ラインＬ２に生成する。

【0031】

基準電圧生成回路ＲＶ１は、低電源電圧ＶＤＤを受け、当該低電源電圧ＶＤＤに基づき、出力電圧ＶＯＵＴの電圧値を決定する基準電圧ＶＲＥＦを生成し、これをオペアンプＯＰ１の反転入力端子に供給する。

【0032】

抵抗Ｒ１は、その一端が出力端子ｔ３に接続されており、他端が抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は接地ラインＬｇに接続されている。抵抗Ｒ１及びＲ２は、上記した出力電圧ＶＯＵＴを分圧した電圧を帰還電圧ＶＦとしてオペアンプＯＰ１の非反転入力端子に供給する。

【0033】

オペアンプＯＰ１は、低電源電圧ＶＤＤを受けて以下の動作を行う。つまりオペアンプＯＰ１は、上記した基準電圧ＶＲＥＦと帰還電圧ＶＦとの差分を表す差分電圧ＶＱを生成し、これをトランジスタＭＮ３のゲートに供給する。

【0034】

トランジスタＨＶ＿ＭＰ０及びＨＶ＿ＭＰ１は、夫々のゲートが互いに接続されており且つ夫々のソース及びバックゲートが共に電源ラインＬ１に接続されており、トランジスタＨＶ＿ＭＰ０のゲート及びドレインが互いに接続されてなるカレントミラー回路を構成している。当該カレントミラー回路の一次側のトランジスタＨＶ＿ＭＰ０のゲート及びドレインが耐圧保護用のトランジスタＨＶ＿ＭＮ０のドレインに接続されており、二次側のトランジスタＨＶ＿ＭＰ１のドレインがノードｎ２を介して抵抗Ｒ１の一端及び出力端子ｔ３に接続されている。

【0035】

トランジスタＨＶ＿ＭＮ０のソース及びバックゲートはトランジスタＭＮ３のドレインに接続されており、そのゲートには電源ラインＬ２を介して低電源電圧ＶＤＤが印加されている。

【0036】

トランジスタＭＮ３のバックゲートは接地ラインＬｇに接続されており、ゲートには差分電圧ＶＱが供給されている。

【0037】

過電流保護回路２０２は、電流源ＣＤ１、Ｎチャネル型のトランジスタＭＮ０及びＭＮ１を含む。

【0038】

電流源ＣＤ１は、電源ラインＬ２を介して受けた低電源電圧ＶＤＤに基づき、レギュレータ回路２００が出力する出力電流として許容し得る所定の上限値、つまり過電流であるか否かの境界となる閾値を指定する電流を生成する。電流源ＣＤ１は、この生成した電流を上限電流Ｉｌｉｍｉｔとして、トランジスタＭＮ０のドレイン及びゲートに供給する。

【0039】

トランジスタＭＮ０及びＭＮ１は、夫々のゲートがノードｎ３を介して互いに接続されており且つ夫々のソース及びバックゲートが共に接地ラインＬｇに接続されており、トランジスタＭＮ０のゲート及びドレインが接続されてなるカレントミラー回路を構成している。当該カレントミラー回路の二次側のトランジスタＭＮ１のドレインがトランジスタＭＮ３のソースに接続されている。

【0040】

以下に、図３に示すレギュレータ回路２００の動作について説明する。

【0041】

まず、オペアンプＯＰ１は、出力電圧ＶＯＵＴに対応した電圧値を有する帰還電圧ＶＦと、基準電圧ＶＲＥＦとの差分を表す差分電圧ＶＱをトランジスタＭＮ３のゲートに供給する。トランジスタＭＮ３は、当該差分電圧ＶＱに対応した電流Ｉ１を、カレントミラー回路の一次側のトランジスタＨＶ＿ＭＰ０から、トランジスタＨＶ＿ＭＮ０を介して過電流保護回路２０２のトランジスタＭＮ１に送出する。これにより、電流Ｉ１に対応した電圧値を有する出力電流Ｉｏｕｔが、カレントミラー回路の二次側のトランジスタＨＶ＿ＭＰ１からノードｎ２を介して抵抗Ｒ１及び出力端子ｔ３に送出される。この際、当該出力電流Ｉｏｕｔに対応した出力電圧ＶＯＵＴが負荷ＬＤに印加されると共に、当該出力電圧ＶＯＵＴに対応した電圧値を有する帰還電圧ＶＦがオペアンプＯＰ１の非反転端子に供給される。

【0042】

よって、上記したオペアンプＯＰ１、トランジスタＭＮ３、カレントミラー回路（ＨＶ＿ＭＰ０、ＨＶ＿ＭＰ１）、抵抗Ｒ１及びＲ２による一連の処理により、基準電圧ＶＲＥＦに対応した電圧値を有する出力電圧ＶＯＵＴが負荷ＬＤに印加される。

【0043】

更に、レギュレータ回路２００には、出力電流Ｉｏｕｔが上限電流Ｉｌｉｍｉｔにて表される上限値を超える、いわゆる過大電流となることを回避させて、当該過大電流からトランジスタＨＶ＿ＭＰ１を保護する過電流保護回路２０２が設けられている。

【0044】

以下に、過電流保護回路２０２による過電流保護動作について詳細に説明する。

【0045】

まず、トランジスタＭＮ３が流せる電流Ｉ１の最大の電流値Ｉ１ｍａｘは、

【0046】

【数1】

となる。

【0047】

ここで、Ｌ_Ｎ０＝Ｌ_Ｎ１、Ｌ_{ＨＶ＿Ｐ０}＝Ｌ_{ＨＶ＿Ｐ１}
Ｌ_{ＨＶ＿Ｐ０}：トランジスタＨＶ＿ＭＰ０のゲート長
Ｌ_{ＨＶ＿Ｐ１}：トランジスタＨＶ＿ＭＰ１のゲート長
とすると、
Ｉ１ｍａｘ＝（Ｗ_Ｎ１／Ｗ_Ｎ０）・Ｉｌｉｍｉｔ
となる。

【0048】

次に、トランジスタＨＶ＿ＭＰ１が出力する出力電流Ｉｏｕｔの最大の電流値ＩＯｍａｘは、

【数2】

となる。

【0049】

ここで、Ｌ_{ＨＶ＿Ｐ０}＝Ｌ_{ＨＶ＿Ｐ１}
とすると、

【数3】

となる。

【0050】

つまり、レギュレータ回路２００が出力する出力電流Ｉｏｕｔの最大の電流値ＩＯｍａｘを、トランジスタＨＶ＿ＭＰ０、ＨＶ＿ＭＰ１０、ＭＮ０及びＭＮ１のサイズ比と、上限電流Ｉｌｉｍｉｔと、によって設定することができる。

【0051】

この際、過電流保護回路２０２では、オペアンプＯＰ１が出力した差分電圧ＶＱに応じた電流Ｉ１が流れる電流路に、所定値に対応した電流を上限電流Ｉｌｉｍｉｔとして自身のゲートで受けると共に電流Ｉ１を自身のソースドレイン間に流すトランジスタＭＮ１を接続することで、出力電流Ｉｏｕｔが過大になることを防いでいる。

【0052】

これにより、過電流保護回路２０２に供給する低電源電圧ＶＤＤに変動が生じていても、出力電流Ｉｏｕｔをバタつかせることなく、誤動作の無い過電流保護を行うことが可能となる。よって、レギュレータ回路２００に設ける電源回路２０１として、ロードレギュレーション特性が悪いものの図３に示すような簡易な構成を有する電源回路（ＣＤ０、ＨＶ＿ＭＮ１、ＤＬＺ１）を用いることができるので、回路面積及び消費電流を低減することが可能となる。

【0053】

尚、図３に示すレギュレータ回路２００では、ユニポーラ型のトランジスタＨＶ＿ＭＰ１で負荷ＬＤを駆動しているが、外付けしたバイポーラ型のトランジスタによって負荷ＬＤを駆動するようにしても良い。

【0054】

図４は、かかる点に鑑みて為されたレギュレータ回路の変形例の一例としてのレギュレータ回路２００Ａの構成を示す回路図である。

【0055】

図４に示すレギュレータ回路２００Ａは、電源ラインＬ１に接続されている電源中継端子ｔ５と、ベース接続端子ｔ６とを新たに設け、トランジスタＨＶ＿ＭＰ１のドレインを抵抗Ｒ１及び出力端子ｔ３ではなくベース接続端子ｔ６のみに接続することでオープンドレイン構成とした点を除く他の構成は図３に示すものと同一である。

【0056】

当該レギュレータ回路２００Ａでは、図４に示すように、例えば高耐圧型のバイポーラトランジスタＴＲのコレクタを電源中継端子ｔ５、ベースをベース接続端子ｔ６に夫々外付けし、エミッタを負荷ＬＤに接続する。

【0057】

図４に示す構成により、外付けされているバイポーラトランジスタＴＲのベースに流れる出力電流Ｉｏｕｔが過電流とはならないようにその電流値を制限しつつ、高負荷の負荷ＬＤを駆動することが可能となる。

【0058】

また、図３及び図４に示す一例では、過電流保護回路２０２に含まれるカレントミラー回路として、Ｎチャネル型の一対のトランジスタＭＮ０及びＭＮ１を用いたものを示しているが、Ｐチャネル型の一対のトランジスタを用いたものを採用しても良い。

【0059】

図５は、かかる点に鑑みて為されたレギュレータ回路の変形例の他の一例としてのレギュレータ回路２００Ｂの構成を示す回路図である。

【0060】

尚、図５に示す構成では、図３に示す過電流保護回路２０２に代えて過電流保護回路２０２ａを採用した点を除く他の構成は、図３に示すものと同一である。

【0061】

図５に示す過電流保護回路２０２ａは、電流源ＣＤ２、Ｐチャネル型のトランジスタＨＶ＿ＭＰ２及びＨＶ＿ＭＰ３を含む。

【0062】

トランジスタＨＶ＿ＭＰ２及びＨＶ＿ＭＰ３は、夫々のゲートがノードｎ４を介して互いに接続されており且つ夫々のソース及びバックゲートが共に電源ラインＬ１に接続されており、トランジスタＨＶ＿ＭＰ２のドレイン及びゲートが接続されてなる、カレントミラー回路を構成している。

【0063】

電流源ＣＤ２は、ノードｎ４及び接地ラインＬｇ間に接続されており、レギュレータ回路２００Ｂが出力する出力電流Ｉｏｕｔとして許容し得る上限値、つまり過電流であるか否かの閾値を表す上限電流Ｉｌｉｍｉｔをノードｎ４から引き抜く。カレントミラー回路（ＨＶ＿ＭＰ２、ＨＶ＿ＭＰ３）の二次側のトランジスタＨＶ＿ＭＰ３のドレインは、トランジスタＨＶ＿ＭＰ０及びＨＶ＿ＭＰ１各々のバックゲート及びソースに接続されている。

【0064】

レギュレータ回路２００Ｂでは、差分電圧ＶＱに応じた電流Ｉ１が流れる電流路（ＨＶ＿ＭＰ３、ＨＶ＿ＭＮ０、ＭＮ３）中に、当該電流Ｉ１の電流値を上限電流Ｉｌｉｍｉｔに対応した電流値に制限するトランジスタＨＶ＿ＭＰ３を含む過電流保護回路２０２ａを設けることで、出力電流Ｉｏｕｔが過大になることを防いでいる。

【0065】

以上、詳述したように、本発明に係るレギュレータ回路は、以下の電源回路、オペアンプ、第１の電流路、カレントミラー回路、及び過電流保護回路を含む。

【0066】

電源回路（２０１）は、電源電圧（ＨＶ＿ＶＤＤ）に基づき、この電源電圧より低い電圧値を有する低電源電圧（ＶＤＤ）を生成する。オペアンプ（ＯＰ１）は、低電源電圧（ＶＤＤ）を受けて動作し、出力電圧（ＶＯＵＴ）を分圧した電圧（ＶＦ）と基準電圧（ＶＲＥＦ）との差分を表す差分電圧（ＶＱ）を生成する。第１の電流路（ＨＶ＿ＭＮ０、ＭＮ３）には、差分電圧（ＶＱ）に対応した第１の電流（Ｉ１）が流れる。カレントミラー回路（ＨＶ＿ＭＰ０、ＨＶ＿ＭＰ１）は、第１の電流をコピーした電流を出力電流（Ｉｏｕｔ）として出力端子（ｔ３）に送出する。過電流保護回路（２０２、２０２ａ）は、第１の電流路に接続されており、所定値に対応した電流を上限電流（Ｉｌｉｍｉｔ）として自身のゲートで受けると共に第１の電流を自身のソースドレイン間に流す第１のトランジスタにより、出力電流（Ｉｏｕｔ）の電流値を所定値以下に制限する。

【0067】

これにより、当該過電流保護回路に供給する低電源電圧（ＶＤＤ）に変動が生じていても、出力電流をバタつかせることなく、誤動作の無い過電流保護を行うことが可能となる。よって、本発明に係るレギュレータ回路によれば、低耐圧回路又は低耐圧素子に供給する電源電圧（ＶＤＤ）を生成する電源回路（２０１）として、簡易な構成を有する電源回路を用いることができるので、回路面積及び消費電流を低減することが可能となる。

【実施例0068】

図６は、本発明に係る第２の実施例としてのレギュレータ回路２００Ｃの構成を示す回路図である。

【0069】

尚、レギュレータ回路２００Ｃは、図３に示す過電流保護回路２０２に代えて過電流保護回路２０２ｂを採用した点を除く他の構成は図３に示すものと同一である。よって、以下に、当該過電流保護回路２０２ｂの構成及び動作のみを説明する。

【0070】

過電流保護回路２０２ｂは、Ｐチャネル型のトランジスタＭＰ０～ＭＰ３、Ｎチャネル型のトランジスタＭＮ０、ＭＮ１、ＭＮ３及びＭＮ４、電流源ＣＤ３及びＣＤ４を含む。

【0071】

トランジスタＭＮ０及びＭＮ１は、夫々のゲートがノードｎ３を介して互いに接続されていると共に夫々のソース及びバックゲートが共に接地ラインＬｇに接続されており、且つトランジスタＭＮ０のゲート及びドレインが接続されてなるカレントミラー回路を構成している。

【0072】

電流源ＣＤ３は、電源ラインＬ２を介して低電源電圧ＶＤＤを受け、当該低電源電圧ＶＤＤに基づき、小電流出力時の動作を安定化させるために付加する電流を生成し、これをバイアス電流Ｉｂｉａｓ２としてノードｎ３に送出する。

【0073】

トランジスタＭＰ２及びＭＰ３は、夫々のゲートが互いに接続されていると共に夫々のソース及びバックゲートが共に電源ラインＬ２に接続されており、且つトランジスタＭＰ３のドレイン及びゲートが接続されてなるカレントミラー回路を構成している。このカレントミラー回路（ＭＰ２、ＭＰ３）は、基準電圧ＶＲＥＦと帰還電圧ＶＦとの差分を表す差分電圧ＶＱに対応した電流Ｉ３をコピーした電流を帰還出力電流ＩＦＢとしてトランジスタＭＰ０及びＭＰ１各々のソースに供給する。

【0074】

トランジスタＭＰ０及びＭＰ１は、夫々のゲートが互いに接続されていると共に夫々のソースがトランジスタＭＰ２のドレインに接続されており、且つトランジスタＭＰ０のドレイン及びゲートが接続されてなるカレントミラー回路を構成している。尚、トランジスタＭＰ０及びＭＰ１各々のバックゲートは電源ラインＬ２に接続されている。

【0075】

カレントミラー回路（ＭＰ０、ＭＰ１）の一次側のトランジスタＭＰ０のドレインには電流源ＣＤ４が接続されおており、二次側のトランジスタＭＰ１のドレインには、トランジスタＭＮ０のドレインが接続されている。

【0076】

電流源ＣＤ４は、レギュレータ回路２００Ｃが出力する出力電流Ｉｏｕｔとして許容し得る所定の上限値を示す上限電流ＩｌｉｍｉｔをトランジスタＭＰ０及びＭＰ１各々のゲートに流す。

【0077】

カレントミラー回路（ＭＰ２、ＭＰ３）の一次側のトランジスタＭＰ３のドレインにはトランジスタＭＮ４のドレインが接続されている。

【0078】

トランジスタＭＮ４のゲートには、オペアンプＯＰ１が出力した差分電圧ＶＱが供給されており、ソース及びバックゲートは、カレントミラー回路（ＭＮ０、ＭＮ１）の二次側のトランジスタＭＮ１のドレインに接続されている。

【0079】

以下に、過電流保護回路２０２ｂの動作について詳細に説明する。

【0080】

まず、トランジスタＭＮ１に流れる電流をＩ１、オペアンプＯＰ１から出力された差分電圧ＶＱに応じてトランジスタＭＮ３が送出する電流をＩ２、当該差分電圧ＶＱに応じてトランジスタＭＮ４が送出する電流をＩ３とする。

【0081】

この際、電流Ｉ１は、

【数4】

となる。

【0082】

ここで、Ｌ_Ｎ４＝Ｌ_Ｎ３とすると、
Ｉ１＝［１＋（Ｗ_Ｎ４／Ｗ_Ｎ３）］・Ｉ２
となる。

【0083】

また、トランジスタＭＮ１が流せる電流Ｉ１の最大の電流値Ｉ１ｍａｘは、

【数5】

となる。

【0084】

ここで、Ｌ_Ｎ０＝Ｌ_Ｎ１、Ｌ_Ｐ０＝Ｌ_Ｐ１
とすると

【数6】

となる。

【0085】

次に、トランジスタＨＶ＿ＭＰ１が流せる出力電流Ｉｏｕｔの最大の電流値ＩＯｍａｘは、

【数7】

となる。

【0086】

ここで、Ｌ_{ＨＶ＿Ｐ０}＝Ｌ_{ＨＶ＿Ｐ１}
Ｌ_{ＨＶ＿Ｐ０}：トランジスタＨＶ＿ＭＰ０のゲート長
Ｌ_{ＨＶ＿Ｐ１}：トランジスタＨＶ＿ＭＰ１のゲート長
とすると、
ＩＯｍａｘ＝（Ｗ_{ＨＶ＿Ｐ１}／Ｗ_{ＨＶ＿Ｐ０}）・Ｉ２
となる。

【0087】

ここで、トランジスタＭＮ３に流すことが可能な電流Ｉ２の最大の電流値Ｉ２ｍａｘは、

【数8】

である。

【0088】

よって、実際にトランジスタＨＶ＿ＭＰ１が流せる出力電流Ｉｏｕｔの最大の電流値ＩＯｍａｘは、

【数9】

となる。

【0089】

したがって、レギュレータ回路２００Ｃが出力する出力電流Ｉｏｕｔの最大の電流値ＩＯｍａｘを、バイアス電流Ｉｌｉｍｉｔ及びＩｂａｉｓ２と、トランジスタＨＶ＿ＭＰ０、ＨＶ＿ＭＰ１０、ＭＮ０、ＭＮ１、ＭＮ３及びＭＮ４のサイズ比で設定できる。

【0090】

このように、レギュレータ回路２００Ｃでは、出力電圧に対応した帰還電圧ＶＦと基準電圧ＶＲＥＦとの差分を表す差分電圧ＶＱに応じた電流Ｉ２（Ｉ３）が流れる電流路中に、当該電流Ｉ２（Ｉ３）の電流値を上限電流Ｉｌｉｍｉｔに対応した電流値に制限するトランジスタＭＮ１を含む過電流保護回路２０２ｂを設けることで出力電流Ｉｏｕｔが過大になることを防いでいる。

【0091】

また、過電流保護回路２０２ｂでは、カレントミラー回路（ＭＰ２、ＭＰ３）によって電流Ｉ３（＝Ｉ２）に対応した電流、つまり出力電流Ｉｏｕｔの電流値に追従した電流をコピーした電流に基づき、電流源ＣＤ４が、上限電流Ｉｌｉｍｉｔを生成する。更に、その上限電流Ｉｌｉｍｉｔに応じてトランジスタＭＮ１が流せる電流Ｉ１の最大の電流値Ｉ１ｍａｘが設定される。

【0092】

要するに、過電流保護回路２０２ｂは、第１の電流路（ＨＶ＿ＭＮ０、ＭＮ３）に接続されており、所定値に対応した電流を上限電流（Ｉｌｉｍｉｔ）として自身のゲートで受け、第１の電流（Ｉ２、Ｉ３）を自身のソースドレイン間に流す第１のトランジスタ（ＭＮ１）と共に、以下の第２のトランジスタ、第１の電流源路及び上限制御回路を有する。

【0093】

第２のトランジスタ（ＭＮ０）は、自身のゲート及びドレインが第１のノードを介して第１のトランジスタ（ＭＮ１）のゲートに接続されており、自身のソースが第１のトランジスタのソースに接続されている。第１の電流源（ＣＤ４）は、所定値（上限値）に対応した上限電流（Ｉｌｉｍｉｔ）を生成する。

【0094】

上限制御回路（ＭＰ０～ＭＰ３）は、第１の電流（Ｉ２、Ｉ３）が上限電流以下である場合には当該第１の電流に対応した電流を第２のトランジスタのゲート及びドレインに流す。一方、第１の電流が上限電流より大きい場合には、上限制御回路は、上限電流に対応した電流を第２のトランジスタのゲート及びドレインに流す。

【0095】

尚、上限制御回路は、以下の第１及び第２のカレントミラー回路を含む。

【0096】

第１のカレントミラー回路（ＭＰ２、ＭＰ３）は、基準電圧（ＶＲＥＦ）と帰還電圧（ＶＦ）との差分を示す差分電圧（ＶＱ）に応じて第１の電流路（ＨＶ＿ＭＮ０、ＭＮ３）に流れる第１の電流（Ｉ２、Ｉ３）をコピーした電流を帰還出力電流（ＩＦＢ）として送出する。第２のカレントミラー回路は、夫々のゲート同士が接続されており且つ夫々のソースで帰還出力電流を受ける一次側トランジスタ（ＭＰ０）及び二次側トランジスタ（ＭＰ１）を有する。当該一次側トランジスタ（ＭＰ０）のゲート及びドレインには第１の電流源が接続されており、二次側トランジスタ（ＭＰ１）のドレインには第２のトランジスタのゲート及びドレインが接続されている。

【0097】

かかる構成により、過電流保護回路２０２ｂでは、出力電流Ｉｏｕｔが上限の電流値ＩＯｍａｘ以下である場合には、図７に示すように、負荷ＬＤに送出される負荷電流Ｉｌｏａｄに追従して、トランジスタＭＮ１に流れる電流Ｉ１、トランジスタＭＮ４に流れる電流Ｉ３及び出力電流Ｉｏｕｔが変化する。

【0098】

よって、図３～図５に示される過電流保護回路２０２及び２０２ａでは、図８の一点鎖線にて示すように負荷電流Ｉｌｏａｄの大きさに拘わらずその消費電流が一定であるが、過電流保護回路２０２ｂでは、負荷電流Ｉｌｏａｄが上限の電流値ＩＯｍａｘ以下である場合には負荷電流Ｉｌｏａｄが小さいほど消費される消費電流が小さくなる。

【0099】

尚、図６に示すレギュレータ回路２００Ｃにおいても図４に示すように、外付けのバイポーラトランジスタＴＲで負荷ＬＤを駆動できるように、トランジスタＨＶ＿ＭＰ１をオープンドレインの形態に変形することが可能である。

【0100】

また、図６に示すレギュレータ回路２００Ｃにおいて、トランジスタＭＮ４で生成される電流Ｉ３を、オペアンプＯＰ１の電流出力能力を決定するバイアス電流に反映させるようにしても良い。これにより、負荷電流に応じてオペアンプＯＰ１の電流出力能力を調整することができ、無負荷時のオペアンプＯＰ１の消費電流を削減することが可能となる。

【0101】

また、レギュレータ回路２００、２００Ａ～２００Ｃに含まれる電源回路２０１としては、図９に示すようなコンデンサＣ２、Ｃ３、コイルＬＣ、トランジスタＱＴ及び制御回路ＣＮＴからなるスイッチングレギュレータを採用しても良い。

【0102】

図９に示すように、コンデンサＣ２の一端には高電源電圧ＨＶ＿ＶＤＤが印加されており、その他端は接地電位ＶＳＳにて接地されている。Ｎチャネル型のトランジスタＱＴのドレインには高電源電圧ＨＶ＿ＶＤＤが印加されており、そのソース及びバックゲートがコイルＬＣの一端に接続されている。コイルＬＣの他端にはコンデンサＣ３の一端及び制御回路ＣＮＴが接続されている。制御回路ＣＮＴは、コイルＬＣの他端の電圧が高電源電圧ＨＶ＿ＶＤＤよりも低い所定の電圧値になるように、トランジスタＱＴをオン及びオフの状態に交互に切り替える制御信号を生成し、これをトランジスタＱＴのゲートに供給する。これにより、コイルＬＣの他端には当該所定の電圧値を有する低電源電圧ＶＤＤが生成される。