(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023167985
(43)【公開日】2023-11-24
(54)【発明の名称】半導体装置とその製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20231116BHJP
H01L 29/06 20060101ALI20231116BHJP
H01L 21/336 20060101ALI20231116BHJP
H01L 29/12 20060101ALI20231116BHJP
H01L 29/739 20060101ALI20231116BHJP
【FI】
H01L29/78 652J
H01L29/78 653A
H01L29/78 652P
H01L29/78 652H
H01L29/78 652F
H01L29/78 652S
H01L29/78 658A
H01L29/06 301M
H01L29/06 301G
H01L29/06 301V
H01L29/78 652T
H01L29/78 655A
【審査請求】未請求
【請求項の数】8
【出願形態】OL
(21)【出願番号】P 2022079565
(22)【出願日】2022-05-13
(71)【出願人】
【識別番号】000004260
【氏名又は名称】株式会社デンソー
(71)【出願人】
【識別番号】000003207
【氏名又は名称】トヨタ自動車株式会社
(71)【出願人】
【識別番号】520124752
【氏名又は名称】株式会社ミライズテクノロジーズ
(74)【代理人】
【識別番号】110000110
【氏名又は名称】弁理士法人 快友国際特許事務所
(72)【発明者】
【氏名】花里 真理子
(72)【発明者】
【氏名】登尾 正人
(72)【発明者】
【氏名】岩橋 洋平
(57)【要約】
【課題】本明細書は、SJ構造とボディ領域を接続するつなぎ領域を備えた半導体装置において、耐圧の低下を抑制する技術を提供する。
【解決手段】半導体装置1は、セル部10Aと境界部10Bに設けられている第2導電型の複数のつなぎ領域17を備えている。複数のつなぎ領域は、半導体層10の厚み方向において複数のボトム領域14、15とボディ領域18の間に配置されており、複数のボトム領域とボディ領域に接しており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、ドリフト領域16がそれらの間隔に配置されている。
【選択図】
図2
【特許請求の範囲】
【請求項1】
半導体装置(1、2、3)であって、
セル部(10A)と、前記セル部の周囲を一巡するように配置されている外周部(10C)と、前記セル部と前記外周部の間であって前記セル部の周囲を一巡するように配置されている境界部(10B)と、に区画されている半導体層(10)と、
前記半導体層の一方の主面に設けられているトンレンチゲート(30)と、を備えており、
前記半導体層は、
前記セル部と前記境界部と前記外周部に設けられている第1導電型のドリフト領域(12、16)と、
少なくとも前記セル部と前記境界部に設けられており、前記ドリフト領域上に配置されている第2導電型のボディ領域(18)と、
前記セル部に設けられており、前記ボディ領域上に配置されている第1導電型のソース領域(19)と、
前記セル部と前記境界部に設けられている第2導電型の複数のボトム領域(14、15)であって、前記トレンチゲートよりも深い位置に配置されており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記ドリフト領域がそれらの間隔に配置されている、複数のボトム領域と、
前記セル部と前記境界部に設けられている第2導電型の複数のつなぎ領域(17)であって、前記半導体層の厚み方向において前記複数のボトム領域と前記ボディ領域の間に配置されており、前記複数のボトム領域と前記ボディ領域に接しており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記ドリフト領域がそれらの間隔に配置されている、複数のつなぎ領域と、を有しており、
前記トレンチゲートは、前記セル部に設けられており、前記半導体層の前記一方の主面から前記ソース領域と前記ボディ領域を越えて、前記複数のつなぎ領域の間に配置されている前記ドリフト領域にまで延びている、半導体装置。
【請求項2】
前記複数のボトム領域のうちの前記セル部に配置されている複数のボトム領域は、前記半導体層を平面したときに、第1方向に沿って間隔を置いて繰り返し配置されており、
前記複数のボトム領域のうちの前記境界部に配置されている複数のボトム領域は、前記セル部を一巡するとともに内外方向に沿って間隔を置いて繰り返し配置されており、
前記複数のつなぎ領域のうちの前記セル部に配置されている複数のつなぎ領域の各々は、前記半導体層を平面したときに、前記第1方向とは異なる第2方向に沿って間隔を置いて繰り返し配置されている、請求項1に記載の半導体装置。
【請求項3】
前記複数のつなぎ領域のうちの前記境界部に配置されている複数のつなぎ領域の各々は、前記半導体層を平面視したときに、その下方に配置された対応するボトム領域と重複するように平行に延びている、請求項2に記載の半導体装置。
【請求項4】
前記複数のつなぎ領域のうちの前記境界部に配置されている複数のつなぎ領域の各々は、前記半導体層を平面視したときに、その下方に配置されている前記複数のボトム領域の各々と交差するように延びている、請求項2に記載の半導体装置。
【請求項5】
前記複数のつなぎ領域のうちの前記境界部に配置されている複数のつなぎ領域の各々は、前記半導体層を平面視したときに、その下方に配置されている前記複数のボトム領域の各々に対して直交する方向に延びている、請求項4に記載の半導体装置。
【請求項6】
前記複数のつなぎ領域のうちの前記境界部に配置されている複数のつなぎ領域の短手方向の幅は、前記複数のつなぎ領域のうちの前記セル部に配置されている前記複数のつなぎ領域の短手方向の幅の10倍以下である、請求項1~5のいずれか一項に記載の半導体装置。
【請求項7】
前記半導体層が炭化珪素である、請求項1に記載の半導体装置。
【請求項8】
セル部(10A)と、前記セル部の周囲を一巡するように配置されている外周部(10C)と、前記セル部と前記外周部の間であって前記セル部の周囲を一巡するように配置されている境界部(10B)と、に区画されている半導体層(10)と、
前記半導体層の一方の主面に設けられているトンレンチゲート(30)と、を備えている半導体装置(1、2、3)の製造方法であって、
第1導電型の下側ドリフト領域(12)の上面に、第2導電型の複数のボトム領域(14、15)を形成する工程と、
前記下側ドリフト領域及び前記複数のボトム領域上に、第1導電型の上側ドリフト領域(16)を形成する工程と、
前記上側ドリフト領域上にマスクをパターニングし、そのマスクを介して前記上側ドリフト領域の上面に第2導電型不純物を導入して複数のつなぎ領域(17)を形成する工程と、
前記上側ドリフト領域及び前記複数のつなぎ領域上に第2導電型のボディ領域(18)を形成する工程と、
前記ボディ領域上に第1導電型のソース領域(19)を形成する工程と、を備えており、
前記下側ドリフト領域は、前記セル部と前記境界部と前記外周部に設けられており、
前記複数のボトム領域は、少なくとも前記セル部と前記境界部に設けられており、前記トレンチゲートよりも深い位置に配置されており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記下側ドリフト領域がそれらの間隔に配置されており、
前記上側ドリフト領域は、少なくとも前記セル部と前記境界部に設けられており、
前記複数のつなぎ領域は、少なくとも前記セル部と前記境界部に設けられており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記上側ドリフト領域がそれらの間隔に配置されており、
前記トレンチゲートは、前記セル部に設けられており、前記半導体層の前記一方の主面から前記ソース領域と前記ボディ領域を越えて、前記複数のつなぎ領域の間に配置されている前記上側ドリフト領域にまで延びている、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書が開示する技術は、半導体装置とその製造方法に関する。
【0002】
トレンチゲートを備えた半導体装置の開発が進められている。この種の半導体装置の半導体層は、セル部と、セル部の周囲を一巡するように配置されている外周部と、セル部と外周部の間であってセル部の周囲を一巡するように配置されている境界部と、に区画されている。半導体層のセル部には、トレンチゲートが設けられている。半導体層の外周部には、例えばガードリング領域等の耐圧構造が設けられている。半導体層の境界部は、セル部と外周部の間の領域である。
【0003】
特許文献1には、セル部と境界部にスーパージャンクション構造(以下、「SJ構造」という)を設けた半導体装置が開示されている。SJ構造は、少なくとも一方向に沿ってn型領域とp型領域が交互に繰り返し配置された構造である。SJ構造を備えた半導体装置は、高耐圧化と低オン抵抗化を両立することができる。
【先行技術文献】
【特許文献】
【0004】
【発明の概要】
【発明が解決しようとする課題】
【0005】
トレンチゲートを備えた半導体装置では、SJ構造をトレンチゲートよりも深い位置に形成することがある。この場合、SJ構造を構成するp型領域と、半導体層の表層部に設けられているp型ボディ領域と、を接続するp型のつなぎ領域が必要となる。本明細書は、SJ構造とボディ領域を接続するつなぎ領域を備えた半導体装置において、耐圧の低下を抑制する技術を提供する。
【課題を解決するための手段】
【0006】
本明細書が開示する半導体装置(1、2、3)は、セル部(10A)と、前記セル部の周囲を一巡するように配置されている外周部(10C)と、前記セル部と前記外周部の間であって前記セル部の周囲を一巡するように配置されている境界部(10B)と、に区画されている半導体層(10)と、前記半導体層の一方の主面に設けられているトンレンチゲート(30)と、を備えることができる。前記半導体層は、前記セル部と前記境界部と前記外周部に設けられている第1導電型のドリフト領域(12、16)と、少なくとも前記セル部と前記境界部に設けられており、前記ドリフト領域上に配置されている第2導電型のボディ領域(18)と、前記セル部に設けられており、前記ボディ領域上に配置されている第1導電型のソース領域(19)と、前記セル部と前記境界部に設けられている第2導電型の複数のボトム領域(14、15)であって、前記トレンチゲートよりも深い位置に配置されており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記ドリフト領域がそれらの間隔に配置されている、複数のボトム領域と、前記セル部と前記境界部に設けられている第2導電型の複数のつなぎ領域(17)であって、前記半導体層の厚み方向において前記複数のボトム領域と前記ボディ領域の間に配置されており、前記複数のボトム領域と前記ボディ領域に接しており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記ドリフト領域がそれらの間隔に配置されている、複数のつなぎ領域と、を有することができる。前記トレンチゲートは、前記セル部に設けられており、前記半導体層の前記一方の主面から前記ソース領域と前記ボディ領域を越えて、前記複数のつなぎ領域の間に配置されている前記ドリフト領域にまで延びている。
【0007】
上記半導体装置では、前記半導体層の前記セル部と同様に、前記半導体層の前記境界部においても、相互に間隔を置いて繰り返し配置された前記複数のつなぎ領域が形成されている。このため、前記半導体層の前記セル部と前記境界部の各々に配置されている前記複数のつなぎ領域は、概ね均質な形状となることができる。この結果、前記半導体層の前記境界部における意図しない電界集中の発生が抑えられ、耐圧低下が抑制される。
【0008】
本明細書はさらに、セル部(10A)と、前記セル部の周囲を一巡するように配置されている外周部(10C)と、前記セル部と前記外周部の間であって前記セル部の周囲を一巡するように配置されている境界部(10B)と、に区画されている半導体層(10)と、前記半導体層の一方の主面に設けられているトンレンチゲート(30)と、を備えている半導体装置(1、2、3)の製造方法を開示する。この製造方法は、第1導電型の下側ドリフト領域(12)の上面に、第2導電型の複数のボトム領域(14、15)を形成する工程と、前記下側ドリフト領域及び前記複数のボトム領域上に、第1導電型の上側ドリフト領域(16)を形成する工程と、前記上側ドリフト領域上にマスクをパターニングし、そのマスクを介して前記上側ドリフト領域の上面に第2導電型不純物を導入して複数のつなぎ領域(17)を形成する工程と、前記上側ドリフト領域及び前記複数のつなぎ領域上に第2導電型のボディ領域(18)を形成する工程と、前記ボディ領域上に第1導電型のソース領域(19)を形成する工程と、を備えることができる。前記下側ドリフト領域は、前記セル部と前記境界部と前記外周部に設けられている。前記複数のボトム領域は、少なくとも前記セル部と前記境界部に設けられており、前記トレンチゲートよりも深い位置に配置されており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記下側ドリフト領域がそれらの間隔に配置されている。前記上側ドリフト領域は、少なくとも前記セル部と前記境界部に設けられている。前記複数のつなぎ領域は、少なくとも前記セル部と前記境界部に設けられており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記上側ドリフト領域がそれらの間隔に配置されている。前記トレンチゲートは、前記セル部に設けられており、前記半導体層の前記一方の主面から前記ソース領域と前記ボディ領域を越えて、前記複数のつなぎ領域の間に配置されている前記上側ドリフト領域にまで延びている。
【0009】
上記製造方法では、前記半導体層の前記セル部と同様に、前記半導体層の前記境界部においても、相互に間隔を置いて繰り返し配置された前記複数のつなぎ領域を形成する。このため、前記半導体層の前記セル部と前記境界部の各々に前記複数のつなぎ領域を形成するときに、マスクの開口の大きさの相違に基づいて前記セル部と前記境界部の上面の削れ深さに差が生じることが抑えられる。この結果、前記半導体層の前記セル部と前記境界部の各々に配置されている前記複数のつなぎ領域は、概ね均質な形状となることができる。この結果、前記半導体層の前記境界部における意図しない電界集中の発生が抑えられ、耐圧低下が抑制される。
【図面の簡単な説明】
【0010】
【
図1】半導体層を平面視したときに、半導体層に区画されているセル部、境界部及び外周部の位置関係を示す図である。
【
図2】第1実施形態の半導体装置の要部断面図であり、
図1のII-II線に対応した断面図を模式的に示す図である。
【
図3】半導体層のセル部の要部斜視図を模式的に示す図である。
【
図4】第1実施形態の半導体装置のガードリング領域、境界部ボトム領域、セル部ボトム領域、及び、つなぎ領域のレイアウトを示す図である。
【
図5】半導体装置の製造方法のフローを示す図である。
【
図6】比較例の半導体装置を製造する過程の要部断面図を模式的に示す図である。
【
図7】比較例の半導体装置を製造する過程の要部断面図を模式的に示す図である。
【
図8】比較例の半導体装置を製造する過程の要部断面図を模式的に示す図である。
【
図9】第2実施形態の半導体装置の要部断面図であり、
図1のII-II線に対応した断面図を模式的に示す図である。
【
図10】第2実施形態の半導体装置のガードリング領域、境界部ボトム領域、セル部ボトム領域、及び、つなぎ領域のレイアウトを示す図である。
【
図11】第3実施形態の半導体装置のガードリング領域、境界部ボトム領域、セル部ボトム領域、及び、つなぎ領域のレイアウトを示す図である。
【発明を実施するための形態】
【0011】
以下、図面を参照して、本明細書が開示する技術が適用された半導体装置とその製造方法について説明する。以下の図面では、図示明瞭化を目的として、共通する構成要素についてはその一部のみに符号を付すことがある。また、各実施形態において共通する構成要素には共通の符号を付し、その説明を省略する。
【0012】
(第1実施形態)
図1~3に示されるように、半導体装置1は、MOSFETと称される種類のパワーデバイスであり、半導体層10を用いて構成されている。半導体層10の材料は、特に限定されるものではないが、例えば炭化珪素(SiC)であってもよい。なお、半導体装置1は、IGBTと称される種類のパワーデバイスであってもよい。
【0013】
図1に示されるように、半導体層10は、半導体層10を上側から見たときに(以下、「平面視したときに」という)、セル部10Aと境界部10Bと外周部10Cに区画されている。セル部10Aは、半導体層10の中央内側に区画された領域であり、後述するように、スイッチング構造が形成された領域である。境界部10Bは、セル部10Aと外周部10Cの間に区画された領域であり、セル部10Aの周囲を一巡している。外周部10Cは、セル部10A及び境界部10Bの周囲に区画された領域であり、セル部10A及び境界部10Bの周囲を一巡している。外周部10Cには、後述するように、耐圧構造が形成されている。
【0014】
図2に示されるように、半導体装置1は、半導体層10と、ドレイン電極22と、ソース電極24と、複数のトレンチゲート30と、を備えている。半導体層10は、ドレイン領域11と、下側ドリフト領域12と、複数のガードリング領域13と、複数の境界部ボトム領域14と、複数のセル部ボトム領域15と、上側ドリフト領域16と、複数のつなぎ領域17と、ボディ領域18と、複数のソース領域19と、複数のコンタクト領域20と、を有している。ここで、セル部10Aは、複数のトレンチゲート30が設けられた領域であり、ドレイン電極22とソース電極24の間を電流が流れる領域である。外周部10Cは、複数のガードリング領域13が設けられた領域であり、最内周のガードリング領域13よりも外側の領域である。境界部10Bは、セル部10Aと外周部10Cの間の領域であり、セル部10Aに設けられているトレンチゲート30の最外周側の端部から外周部10Cの最内周のガードリング領域13までの領域である。
【0015】
半導体層10の上面は、外周部10Cに対応する範囲が凹状に加工されており、境界部10Bと外周部10Cの間に段差が形成されている。換言すると、半導体層10のうちのセル部10Aと境界部10Bの部分がメサ状に構成されており、外周部10Cの上面よりも上方に突出している。
【0016】
ドレイン電極22は、半導体層10の下面を被覆するように設けられている。ドレイン電極22は、セル部10Aと境界部10Bと外周部10Cに亘って配設されており、半導体層10の下面の全体に接している。
【0017】
ソース電極24は、半導体層10の上面を被覆するように設けられている。ソース電極24は、セル部10Aと境界部10Bの一部に亘って配設されており、半導体層10の上面に形成されている層間絶縁膜の開口から露出する半導体層10の上面に接している。
【0018】
ドレイン領域11は、高濃度のn型不純物を含有するn型領域である。ドレイン領域11は、セル部10Aと境界部10Bと外周部10Cに亘って設けられており、半導体層10の下面に配置されている。ドレイン領域11は、ドレイン電極22にオーミック接触している。
【0019】
下側ドリフト領域12は、ドレイン領域11よりもn型不純物濃度が低いn型領域である。下側ドリフト領域12は、セル部10Aと境界部10Bと外周部10Cに亘って設けられている。下側ドリフト領域12は、例えば結晶成長技術を利用してドレイン領域11の表面から結晶成長して形成される。下側ドリフト領域12は、後述の上側ドリフト領域16と合わせてドリフト領域と称される。
【0020】
複数のガードリング領域13は、p型不純物を含有するp型領域である。複数のガードリング領域13の各々は、外周部10Cに設けられており、外周部10Cに沿ってセル部10A及び境界部10Bの周囲を一巡するように配置されている(
図4参照)。複数のガードリング領域13は、半導体層10を平面視したときに、内外方向(セル部10Aの中央と外周部10Cを結ぶ方向)に沿って間隔を置いて繰り返し配置されている。隣り合うガードリング領域13の間には下側ドリフト領域12の一部が配置されている。複数のガードリング領域13は、例えばイオン注入技術を利用して、下側ドリフト領域12の上面の一部にp型不純物を導入することで形成される。複数のガードリング領域13は、耐圧構造の一例である。複数のガードリング領域13の電位はフローティングである。
【0021】
複数の境界部ボトム領域14は、p型不純物を含有するp型領域である。複数の境界部ボトム領域14の各々は、境界部10Bに設けられており、境界部10Bに沿ってセル部10Aの周囲を一巡するように配置されている(
図4参照)。複数の境界部ボトム領域14は、トレンチゲート30よりも深い位置に配置されている。複数の境界部ボトム領域14は、半導体層10を平面視したときに、内外方向に沿って間隔を置いて繰り返し配置されている。隣り合う境界部ボトム領域14の間には下側ドリフト領域12の一部が配置されている。複数の境界部ボトム領域14とそれら境界部ボトム領域14の間に配置されている下側ドリフト領域12の一部は、幅及び不純物濃度が調整されてチャージバランスしており、SJ構造を構成している。なお、隣り合う境界部ボトム領域14の間に配置されている下側ドリフト領域12の一部は、下側ドリフト領域12の他の領域よりも不純物濃度が濃く調整されていてもよい。複数の境界部ボトム領域14は、例えばイオン注入技術を利用して、下側ドリフト領域12の上面の一部にp型不純物を導入することで形成される。複数の境界部ボトム領域14は、後述の複数のセル部ボトム領域15と合わせてボトム領域と称される。
【0022】
図2及び
図3に示されるように、複数のセル部ボトム領域15は、p型不純物を含有するp型領域である。複数のセル部ボトム領域15の各々は、セル部10Aに設けられており、トレンチゲート30よりも深い位置に配置されている。複数のセル部ボトム領域15は、半導体層10を平面視したときに、少なくとも一方向(この例ではy方向であり、トレンチゲート30の長手方向に直交する方向)に沿って延びているとともに、その一方向に直交する方向(この例ではx方向であり、トレンチゲート30の長手方向に平行な方向)に沿って間隔を置いて繰り返し配置されている。隣り合うセル部ボトム領域15の間には下側ドリフト領域12の一部が配置されている。複数のセル部ボトム領域15とそれらセル部ボトム領域15の間に配置されている下側ドリフト領域12の一部は、幅及び不純物濃度が調整されてチャージバランスしており、SJ構造を構成している。なお、隣り合うセル部ボトム領域15の間に配置されている下側ドリフト領域12の一部は、下側ドリフト領域12の他の領域よりもn型不純物の濃度が濃く調整されていてもよい。複数のセル部ボトム領域15は、例えばイオン注入技術を利用して、下側ドリフト領域12の上面の一部にp型不純物を導入することで形成される。
【0023】
上側ドリフト領域16は、n型不純物を含有するn型領域である。上側ドリフト領域16は、セル部10Aと境界部10Bに亘って設けられている。上側ドリフト領域16のn型不純物の濃度は、下側ドリフト領域12と同一であってもよく、下側ドリフト領域12よりも濃くてもよい。上側ドリフト領域16は、トレンチゲート30の底面及び側面の下側部分に接している。上側ドリフト領域16はまた、隣り合うセル部ボトム領域15の間に配置されている下側ドリフト領域12の一部にも接している。上側ドリフト領域16は、例えば結晶成長技術を利用して、下側ドリフト領域12及びボトム領域14、15の上面から結晶成長して形成される。
【0024】
複数のつなぎ領域17は、p型不純物を含有するp型領域である。複数のつなぎ領域17は、セル部10Aと境界部10Bに亘って設けられており、半導体層10の厚み方向(この例ではz方向)において複数のボトム領域14、15とボディ領域18の間に配置されている。複数のつなぎ領域17の各々は、その下面で複数のボトム領域14、15に接しており、その上面でボディ領域18に接している。これにより、複数のボトム領域14、15は、複数のつなぎ領域17を介してボディ領域18に電気的に接続されている。複数のつなぎ領域17の各々は、半導体層10を平面視したときに、セル部ボトム領域15の長手方向と異なる方向に沿って延びている。この例では、複数のつなぎ領域17の各々は、半導体層10を平面視したときに、セル部ボトム領域15の長手方向に直交する方向(この例ではx方向であり、トレンチゲート30の長手方向に平行な方向)に沿って延びているとともに、その方向に直交する方向(この例ではy方向であり、トレンチゲート30の長手方向に直交する方向)に沿って間隔を置いて繰り返し配置されている。隣り合うつなぎ領域17の間には上側ドリフト領域16が配置されている。複数のつなぎ領域17は、例えばイオン注入技術を利用して、上側ドリフト領域16の上面の一部にp型不純物を導入することで形成される。
【0025】
図4に示されるように、複数のつなぎ領域17の各々は、半導体層10を平面視したときに、x方向に沿って長く延びている。複数のつなぎ領域17の一部は、セル部10Aを超えて境界部10Bにも延びている。複数のつなぎ領域17の一部は、複数のセル部ボトム領域15の各々に交差するとともに複数の境界部ボトム領域14の各々にも交差している。
【0026】
図2及び
図3に示されるように、ボディ領域18は、p型不純物を含有するp型領域である。ボディ領域18は、セル部10Aと境界部10Bに亘って設けられており、上側ドリフト領域16及び複数のつなぎ領域17上に配置されている。ボディ領域18は、トレンチゲート30の側面に接しており、上側ドリフト領域16とソース領域19を隔てている。ボディ領域18は、例えば結晶成長技術を利用して、上側ドリフト領域16の上面から結晶成長して形成される。
【0027】
複数のソース領域19は、高濃度のn型不純物を含有するn型領域である。複数のソース領域19は、セル部10Aに設けられており、ボディ領域18上であって半導体層10の上面に配置されている。複数のソース領域19の各々は、トレンチゲート30の側面のうちの上側部分に接している。複数のソース領域19の各々は、半導体層10を平面視したときに、トレンチゲート30の長手方向に対して平行に伸びている。複数のソース領域19の各々は、半導体層10の上面に形成されている層間絶縁膜の開口から露出しており、ソース電極24にオーミック接触している。複数のソース領域19は、例えば結晶成長技術を利用して、ボディ領域18の上面から結晶成長したn型層によって形成される。
【0028】
複数のコンタクト領域20は、ボディ領域18よりもp型不純物を高濃度に含有するp型領域である。複数のコンタクト領域20は、セル部10Aに設けられており、ボディ領域18上であって半導体層10の上面に配置されている。複数のコンタクト領域20の各々は、半導体層10を平面視したときに、トレンチゲート30の長手方向に対して平行に伸びている。複数のコンタクト領域20の各々は、半導体層10の上面に形成されている層間絶縁膜の開口から露出しており、ソース電極24にオーミック接触している。複数のコンタクト領域20は、例えばイオン注入技術を利用して、ソース領域19を形成するためのn型層にp型不純物を導入することで形成される。なお、複数のソース領域19は、n型層に複数のコンタクト領域20をイオン注入した残部として形成される。
【0029】
複数のトレンチゲート30は、セル部10Aに設けられており、半導体層10の上面からソース領域19及びボディ領域18を超えて上側ドリフト領域16にまで延びている。複数のトレンチゲート30は、半導体層10を平面視したとき、少なくとも一方向(この例ではx方向)に沿って延びているとともに、その一方向に直交する方向(この例ではy方向)に沿って間隔を置いて繰り返し配置されている。このように、複数のトレンチゲート30は、半導体層10を平面視したとき、ストライプ状に配置されている。なお、ストライプ状の配置は一例であり、複数のトレンチゲート30は他のレイアウトで配置されてもよい。複数のトレンチゲート30の各々は、ゲート電極32とゲート絶縁膜34を有している。ゲート電極32は、ゲート絶縁膜34によって上側ドリフト領域16とボディ領域18とソース領域19から絶縁されており、層間絶縁膜によってソース電極24から絶縁されている。
【0030】
このように、セル部10Aには、ドレイン電極22、ドレイン領域11、下側ドリフト領域12、セル部ボトム領域15、上側ドリフト領域16、つなぎ領域17、ボディ領域18、ソース領域19、コンタクト領域20、ソース電極24及びトレンチゲート30等によってスイッチング構造が形成されている。
【0031】
次に、半導体装置1の動作について説明する。ドレイン電極22がソース電極24よりも高電位となるような電圧がドレイン・ソース間に印加されている状態で、ゲート電極32にゲート閾値電圧以上の電圧が印加されると、ゲート絶縁膜34に隣接する範囲のボディ領域18にチャネルが形成される。ソース領域19から供給される電子は、このチャネルを介して上側ドリフト領域16に流入する。上側ドリフト領域16に流入した電子は、下側ドリフト領域12を介してドレイン領域11に流れる。これにより、ドレイン電極22とソース電極24の間が導通し、半導体装置1がオンとなる。一方、ゲート電極32にゲート閾値電圧未満の電圧が印加されると、チャネルが消失し、半導体装置1がオフとなる。このように、半導体装置1は、ゲート電極32に印加する電圧に応じてドレイン電極22とソース電極24の間を流れる電流を制御するスイッチング素子として動作することができる。
【0032】
次に、
図5を参照し、半導体装置1の製造工程のうちの一部の工程について説明する。他の工程は、従来から既知の工程を採用することができる。
【0033】
まず、ステップS1において、ドレイン領域11として機能するSiC基板を準備し、結晶成長技術を利用して、ドレイン領域11の上面から下側ドリフト領域12を結晶成長して形成する。
【0034】
次に、ステップS2において、下側ドリフト領域12上にマスクをパターニングした後に、イオン注入技術を利用して、マスクを介して下側ドリフト領域12の上面の一部にp型不純物を導入してガードリング領域13、境界部ボトム領域14及びセル部ボトム領域15を形成する。イオン注入を実施した後に、マスクは除去される。なお、ガードリング領域13を形成する工程と境界部ボトム領域14及びセル部ボトム領域15を形成する工程を別々に実施してもよい。
【0035】
次に、ステップS3において、結晶成長技術を利用して、ガードリング領域13、境界部ボトム領域14及びセル部ボトム領域15を含む下側ドリフト領域12の上面から上側ドリフト領域16を結晶成長して形成する。
【0036】
次に、ステップS4において、上側ドリフト領域16上にマスクをパターニングした後に、イオン注入技術を利用して、マスクを介して上側ドリフト領域16の上面の一部にp型不純物を導入してつなぎ領域17を形成する。イオン注入を実施した後に、マスクは除去される。
【0037】
次に、ステップS5において、結晶成長技術を利用して、複数のつなぎ領域17を含む上側ドリフト領域16の上面からボディ領域18を結晶成長して形成する。
【0038】
次に、ステップS6において、結晶成長技術を利用して、ボディ領域18の上面からn型層を結晶成長して形成する。次に、イオン注入技術を利用して、n型層の一部にp型不純物を導入してコンタクト領域20を形成する。n型層に複数のコンタクト領域20をイオン注入した残部が複数のソース領域19となる。
【0039】
次に、ステップS7において、ソース領域19及びボディ領域18を超えて上側ドリフト領域16に達するトレンチゲート30を形成する。
【0040】
その後、ドレイン電極22及びソース電極24等を形成し、半導体装置1を完成させることができる。
【0041】
次に、複数のつなぎ領域17について説明する。複数のつなぎ領域17のうちのセル部10Aに配置されている複数のつなぎ領域17は、電流経路を確保するために、即ち、上側ドリフト領域16を設けるために半導体層10の面方向に間隔を置いて繰り返し配置されている。一方、境界部10Bは電流が流れる領域ではないので、境界部10Bにはそのような形状のつなぎ領域17は必要がない。例えば、境界部10Bの全範囲に亘る単一のつなぎ領域17を形成することが考えられる。しかしながら、このような単一のつなぎ領域17を境界部10Bに形成する場合、以下のような問題が生じることが分かってきた。
【0042】
図6~8を参照し、単一のつなぎ領域17を境界部10Bに形成する比較例の問題について説明する。
図6~
図8は、セル部10Aと境界部10Bの境界に対応した要部断面図であり、比較例における
図5のステップS4の工程を説明するための図に対応する。
【0043】
まず、
図6に示されるように、上側ドリフト領域16上にマスク42が成膜される。次に、
図7に示されるように、マスク42がパターニングされる。境界部10Bのマスク42に形成される開口は、単一のつなぎ領域17に対応して形成されており、セル部10Aのマスク42に形成される開口よりも幅広である。このため、マスク42に開口を形成するときのエッチングにおいて、境界部10Bの上面にはセル部10Aの上面よりも多くのエッチャントが供給される。このため、境界部10Bの上面が削られる深さD1が、セル部10Aの上面が削られる深さD2よりも大きく、境界部10Bの上面がセル部10Aの上面よりも深く削れてしまう。次に、
図8に示すように、イオン注入技術を利用して、上側ドリフト領域16の一部にp型不純物を導入してつなぎ領域17を形成する。このとき、境界部10Bの上面がセル部10Aの上面よりも深く削れているので、境界部10Bに形成される単一のつなぎ領域17は、セル部10Aに形成される複数のつなぎ領域17よりも深く形成される。このように、単一のつなぎ領域17を境界部10Bに形成する比較例では、セル部10Aと境界部10Bのつなぎ領域17の深さが面内でばらつくこととなり、特に境界部10Bにおいて意図しない電界集中が発生し、耐圧が低下することが懸念される。
【0044】
一方、本実施形態の半導体装置1では、セル部10Aと同様に、境界部10Bにおいても、相互に間隔を置いて繰り返し配置された複数のつなぎ領域17が形成されている。このため、セル部10Aと境界部10Bの各々に配置されている複数のつなぎ領域17は、概ね均質な形状となることができる。この結果、境界部10Bにおける意図しない電界集中の発生が抑えられ、耐圧低下が抑制される。なお、上記比較例のような面内ばらつきを抑えるためには、境界部10Bに配置される複数のつなぎ領域17の短手方向の幅(
図2におけるy方向の幅)が、セル部に配置されている複数のつなぎ領域17の短手方向の幅(
図2におけるy方向の幅)の10倍以下であってもよい。
【0045】
(第2実施形態)
図9及び
図10に、第2実施形態の半導体装置2を示す。第1実施形態の半導体装置1と同様に、半導体装置2でも、複数の境界部ボトム領域14の各々は、境界部10Bに沿ってセル部10Aの周囲を一巡するように配置されている。このため、複数の境界部ボトム領域14の各々は、半導体層10を平面視したときに、x方向に沿って延びる部分とy方向に沿って延びる部分を有している。
【0046】
複数のつなぎ領域17の各々は、半導体層10を平面視したときに、x方向に沿って長く延びている。このため、複数の境界部ボトム領域14の各々がy方向に沿って延びている部分では、複数のつなぎ領域17の各々は、半導体層10を平面視したときに、その下方に配置された複数の境界部ボトム領域14の各々に対して直交するように延びており、複数の境界部ボトム領域14の各々に交差する。これにより、複数の境界部ボトム領域14と複数のつなぎ領域17は、多くの領域で接触することができる。また、複数の境界部ボトム領域14の各々がx方向に沿って延びている部分では、複数のつなぎ領域17の各々は、半導体層10を平面視したときに、その下方に配置された対応するボトム領域14と重複するように平行に延びている。これにより、複数の境界部ボトム領域14と複数のつなぎ領域17は、大面積で接触することができる。
【0047】
半導体装置2では、境界部10Bにおいて、複数のつなぎ領域17と複数の境界部ボトム領域14が多く領域で、且つ、大面積で接することができるので、境界部ボトム領域14の電位を安定させることができる。
【0048】
(第3実施形態)
図11に、第3実施形態の半導体装置3を示す。半導体装置3では、複数の境界部ボトム領域14の各々がy方向に沿って延びている部分では、複数のつなぎ領域17の各々は、半導体層10を平面視したときに、その下方に配置された複数の境界部ボトム領域14の各々に対して直交するように延びており、複数の境界部ボトム領域14の各々に交差する。また、複数の境界部ボトム領域14の各々がx方向に沿って延びている部分でも、複数のつなぎ領域17の各々は、半導体層10を平面視したときに、その下方に配置された複数の境界部ボトム領域14の各々に対して直交するように延びており、複数の境界部ボトム領域14の各々に交差する。なお、複数の境界部ボトム領域14の各々がx方向に沿って延びている部分において、複数のつなぎ領域17の各々は、半導体層10を平面視したときに、その下方に配置された複数の境界部ボトム領域14の各々に対して傾斜する方向に延びていてもよい。
【0049】
半導体装置3でも、境界部10Bにおいて、複数のつなぎ領域17と複数の境界部ボトム領域14が多くの領域で接することができるので、境界部ボトム領域14の電位を安定させることができる。
【0050】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
【0051】
(特徴1)
本明細書が開示する半導体装置は、セル部と、前記セル部の周囲を一巡するように配置されている外周部と、前記セル部と前記外周部の間であって前記セル部の周囲を一巡するように配置されている境界部と、に区画されている半導体層と、前記半導体層の一方の主面に設けられているトンレンチゲートと、を備えることができる。前記半導体層は、前記セル部と前記境界部と前記外周部に設けられている第1導電型のドリフト領域と、少なくとも前記セル部と前記境界部に設けられており、前記ドリフト領域上に配置されている第2導電型のボディ領域と、前記セル部に設けられており、前記ボディ領域上に配置されている第1導電型のソース領域と、前記セル部と前記境界部に設けられている第2導電型の複数のボトム領域であって、前記トレンチゲートよりも深い位置に配置されており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記ドリフト領域がそれらの間隔に配置されている、複数のボトム領域と、前記セル部と前記境界部に設けられている第2導電型の複数のつなぎ領域であって、前記半導体層の厚み方向において前記複数のボトム領域と前記ボディ領域の間に配置されており、前記複数のボトム領域と前記ボディ領域に接しており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記ドリフト領域がそれらの間隔に配置されている、複数のつなぎ領域と、を有することができる。前記トレンチゲートは、前記セル部に設けられており、前記半導体層の前記一方の主面から前記ソース領域と前記ボディ領域を越えて、前記複数のつなぎ領域の間に配置されている前記ドリフト領域にまで延びている。
【0052】
(特徴2)
特徴1の半導体装置において、前記複数のボトム領域のうちの前記セル部に配置されている複数のボトム領域の各々は、前記半導体層を平面したときに、第1方向に沿って間隔を置いて繰り返し配置されていてもよい。さらに、前記複数のボトム領域のうちの前記境界部に配置されている複数のボトム領域の各々は、前記セル部を一巡するとともに内外方向に沿って間隔を置いて繰り返し配置されていてもよい。さらに、前記複数のつなぎ領域のうちの前記セル部に配置されている複数のつなぎ領域の各々は、前記半導体層を平面したときに、前記第1方向とは異なる第2方向に沿って間隔を置いて繰り返し配置されていてもよい。
【0053】
(特徴3)
特徴2の半導体装置において、前記複数のつなぎ領域のうちの前記境界部に配置されている複数のつなぎ領域の各々は、前記半導体層を平面視したときに、その下方に配置された対応するボトム領域と重複するように平行に延びていてもよい。
【0054】
(特徴4)
特徴2又は3の半導体装置において、前記複数のつなぎ領域のうちの前記境界部に配置されている複数のつなぎ領域の各々は、前記半導体層を平面視したときに、その下方に配置されている前記複数のボトム領域の各々と交差するように延びていてもよい。
【0055】
(特徴5)
特徴4の半導体装置において、前記複数のつなぎ領域のうちの前記境界部に配置されている複数のつなぎ領域の各々は、前記半導体層を平面視したときに、その下方に配置されている前記複数のボトム領域の各々に対して直交する方向に延びていてもよい。
【0056】
(特徴6)
特徴1~5のいずれか一項に記載の半導体装置において、前記複数のつなぎ領域のうちの前記境界部に配置されている複数のつなぎ領域の短手方向の幅は、前記複数のつなぎ領域のうちの前記セル部に配置されている前記複数のつなぎ領域の短手方向の幅の10倍以下であってもよい。
【0057】
(特徴7)
特徴1~6のいずれか一項に記載の半導体装置において、前記半導体層が炭化珪素であってもよい。
【0058】
(特徴8)
本明細書が開示する半導体装置の製造方法は、セル部と、前記セル部の周囲を一巡するように配置されている外周部と、前記セル部と前記外周部の間であって前記セル部の周囲を一巡するように配置されている境界部と、に区画されている半導体層と、前記半導体層の一方の主面に設けられているトンレンチゲートと、を備えている半導体装置の製造方法である。この製造方法は、第1導電型の下側ドリフト領域の上面に、第2導電型の複数のボトム領域を形成する工程と、前記下側ドリフト領域及び前記複数のボトム領域上に、第1導電型の上側ドリフト領域を形成する工程と、前記上側ドリフト領域上にマスクをパターニングし、そのマスクを介して前記上側ドリフト領域の上面に第2導電型不純物を導入して複数のつなぎ領域を形成する工程と、前記上側ドリフト領域及び前記複数のつなぎ領域上に第2導電型のボディ領域を形成する工程と、前記ボディ領域上に第1導電型のソース領域を形成する工程と、を備えることができる。前記下側ドリフト領域は、前記セル部と前記境界部と前記外周部に設けられている。前記複数のボトム領域は、少なくとも前記セル部と前記境界部に設けられており、前記トレンチゲートよりも深い位置に配置されており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記下側ドリフト領域がそれらの間隔に配置されている。前記上側ドリフト領域は、少なくとも前記セル部と前記境界部に設けられている。前記複数のつなぎ領域は、少なくとも前記セル部と前記境界部に設けられており、少なくとも一方向に沿って間隔を置いて繰り返し配置されており、これにより、前記上側ドリフト領域がそれらの間隔に配置されている。前記トレンチゲートは、前記セル部に設けられており、前記半導体層の前記一方の主面から前記ソース領域と前記ボディ領域を越えて、前記複数のつなぎ領域の間に配置されている前記上側ドリフト領域にまで延びている。
【0059】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【0060】
1、2、3:半導体装置、 10:半導体層、 10A:セル部、 10B:境界部、 10C:外周部、 11:ドレイン領域、 12:下側ドリフト領域、 13:ガードリング領域、 14:境界部ボトム領域、 15:セル部ボトム領域、 16:上側ドリフト領域、 17:つなぎ領域、 18:ボディ領域、 19:ソース領域、 20:コンタクト領域、 22:ドレイン電極、 24:ソース電極、 30:トレンチゲート