ホーム > 特許ランキング > 株式会社ブイ・テクノロジー
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023167995
(43)【公開日】2023-11-24
(54)【発明の名称】試験回路、および半導体試験装置
(51)【国際特許分類】
G01R 31/3183 20060101AFI20231116BHJP
G01R 31/3177 20060101ALI20231116BHJP
G01R 31/319 20060101ALI20231116BHJP
G01R 31/28 20060101ALI20231116BHJP
【ＦＩ】
G01R31/3183
G01R31/3177
G01R31/319
G01R31/28 A
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022079585
(22)【出願日】2022-05-13
(71)【出願人】
【識別番号】500171707
【氏名又は名称】株式会社ブイ・テクノロジー
(74)【代理人】
【識別番号】110002000
【氏名又は名称】弁理士法人栄光事務所
(72)【発明者】
【氏名】林 良彦
【テーマコード（参考）】
2G132
【Ｆターム（参考）】
2G132AA01
2G132AB02
2G132AB07
2G132AD06
2G132AD07
2G132AG01
2G132AL16
(57)【要約】
【課題】動作環境の変動により生じ得るタイミング発生回路とタイミング補正制御回路の変動量の差を抑制しつつ、処理負荷を低減する。
【解決手段】試験回路は、マスタクロックの周期刻みで遅延を発生するカウンタと、前記カウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する遅延回路と、パターン信号と、前記遅延回路からの信号に基づいて、試験に係る信号を生成する信号生成回路と、前記カウンタ、前記遅延回路、および前記信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路と、前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリから読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算し、前記カウンタと前記遅延回路の制御信号を出力する加算器とを有する。
【選択図】図２
【解決手段】試験回路は、マスタクロックの周期刻みで遅延を発生するカウンタと、前記カウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する遅延回路と、パターン信号と、前記遅延回路からの信号に基づいて、試験に係る信号を生成する信号生成回路と、前記カウンタ、前記遅延回路、および前記信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路と、前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリから読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算し、前記カウンタと前記遅延回路の制御信号を出力する加算器とを有する。
【選択図】図２
【特許請求の範囲】
【請求項1】
被試験デバイスの試験を行う半導体試験装置に用いられる試験回路であって、
マスタクロックの周期刻みで遅延を発生する第１のカウンタと、
前記第１のカウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する第１の遅延回路と、
パターン信号と、前記第１の遅延回路からの信号に基づいて、前記試験に係る信号を生成する第１の信号生成回路と、
前記第１のカウンタ、前記第１の遅延回路、および前記第１の信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路と、
前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリから読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算して、前記第１のカウンタと前記第１の遅延回路の制御信号を出力する加算器と、
を有する試験回路。
マスタクロックの周期刻みで遅延を発生する第１のカウンタと、
前記第１のカウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する第１の遅延回路と、
パターン信号と、前記第１の遅延回路からの信号に基づいて、前記試験に係る信号を生成する第１の信号生成回路と、
前記第１のカウンタ、前記第１の遅延回路、および前記第１の信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路と、
前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリから読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算して、前記第１のカウンタと前記第１の遅延回路の制御信号を出力する加算器と、
を有する試験回路。
【請求項2】
前記タイミングキャリブレーション回路は、
前記第１のカウンタに対応する第２のカウンタと、
前記第１の遅延回路に対応する第２の遅延回路と、
前記第１の信号生成回路に対応する第２の信号生成回路と、
前記第２の信号生成回路からの信号と前記マスタクロックとに基づいて、前記変動量を導出する導出回路と、
を有する、請求項１に記載の試験回路。
前記第１のカウンタに対応する第２のカウンタと、
前記第１の遅延回路に対応する第２の遅延回路と、
前記第１の信号生成回路に対応する第２の信号生成回路と、
前記第２の信号生成回路からの信号と前記マスタクロックとに基づいて、前記変動量を導出する導出回路と、
を有する、請求項１に記載の試験回路。
【請求項3】
前記タイミングキャリブレーション回路は更に、前記導出回路にて導出した変動量の信号に対するローパスフィルタを有する請求項２に記載の試験回路。
【請求項4】
前記導出回路は、
前記第２の信号生成回路からの信号と前記マスタクロックに基づく所定の周期のクロックとの位相差を検出する位相比較回路と、
前記第２の信号生成回路からの信号と前記所定の周期のクロックとの位相関係を検出する位相関係出力回路と、
前記位相差と前記位相関係を用いて、前記変動量を導出する変換回路と、
を有する、請求項２に記載の試験回路。
前記第２の信号生成回路からの信号と前記マスタクロックに基づく所定の周期のクロックとの位相差を検出する位相比較回路と、
前記第２の信号生成回路からの信号と前記所定の周期のクロックとの位相関係を検出する位相関係出力回路と、
前記位相差と前記位相関係を用いて、前記変動量を導出する変換回路と、
を有する、請求項２に記載の試験回路。
【請求項5】
前記導出回路は、前記変換回路によるセットアップ時間に対応して遅延を生じさせる遅延素子を更に有する、請求項４に記載の試験回路。
【請求項6】
前記試験回路は、
前記被試験デバイスに対する試験信号を生成する試験信号生成回路と、
前記被試験デバイスからの応答波形に基づいて、前記被試験デバイスの判定を行う判定回路と、
前記試験信号から前記被試験デバイスに対する波形信号を生成するドライバの制御信号を生成する制御信号生成回路と、
を備え、
前記第１のカウンタ、前記第１の遅延回路、前記第１の信号生成回路、前記タイミングキャリブレーション回路、および前記加算器は、前記試験信号生成回路、前記判定回路、および前記制御信号生成回路の少なくともいずれかに対応して設けられる、
請求項１に記載の試験回路。
前記被試験デバイスに対する試験信号を生成する試験信号生成回路と、
前記被試験デバイスからの応答波形に基づいて、前記被試験デバイスの判定を行う判定回路と、
前記試験信号から前記被試験デバイスに対する波形信号を生成するドライバの制御信号を生成する制御信号生成回路と、
を備え、
前記第１のカウンタ、前記第１の遅延回路、前記第１の信号生成回路、前記タイミングキャリブレーション回路、および前記加算器は、前記試験信号生成回路、前記判定回路、および前記制御信号生成回路の少なくともいずれかに対応して設けられる、
請求項１に記載の試験回路。
【請求項7】
前記試験信号生成回路に対応して設けられる前記第１の信号生成回路は、前記パターン信号に含まれるテストデータと、前記第１の遅延回路からの信号に基づいて、前記被試験デバイスに対する試験信号を生成する回路である、請求項６に記載の試験回路。
【請求項8】
前記判定回路に対応して設けられる前記第１の信号生成回路は、前記パターン信号に含まれる期待値、前記被試験デバイスからの応答波形、および前記第１の遅延回路からの信号に基づいて、前記被試験デバイスの試験結果を示す信号を生成する回路である、請求項６に記載の試験回路。
【請求項9】
前記制御信号生成回路に対応して設けられる前記第１の信号生成回路は、前記パターン信号に含まれる制御信号と、前記第１の遅延回路からの信号に基づいて、前記ドライバに対する制御信号を生成する回路である、請求項６に記載の試験回路。
【請求項10】
マスタクロックを提供する発振器と、
パターン信号を生成するパターン生成回路と、
請求項６から９のいずれか一項に記載の試験回路と、
前記試験回路にて生成された試験信号および制御信号に基づいて、前記被試験デバイスに試験波形を印加するドライバと、
前記被試験デバイスからの応答波形と、所定の電圧との比較を行う比較回路と、
を有する半導体試験装置。
パターン信号を生成するパターン生成回路と、
請求項６から９のいずれか一項に記載の試験回路と、
前記試験回路にて生成された試験信号および制御信号に基づいて、前記被試験デバイスに試験波形を印加するドライバと、
前記被試験デバイスからの応答波形と、所定の電圧との比較を行う比較回路と、
を有する半導体試験装置。
【発明の詳細な説明】
【技術分野】
【0001】
本願発明は、試験回路、および半導体試験装置に関する。
【背景技術】
【0002】
従来、半導体の製造において、半導体の品質を試験するための半導体試験装置が用いられている。半導体試験装置では、被試験体であるＤＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：被試験デバイス）に対し、処理負荷を抑えつつ、精度良く試験することが望まれている。
【0003】
例えば、特許文献１では、試験の精度に影響する遅延量変動に起因する誤差を、比較的安価な回路を用いて低減させ、タイミング精度を向上する構成が開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第４１２５１３８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
半導体試験装置では、その機能に応じて様々な回路を有し、ＤＵＴに印加する試験信号やＤＵＴからの応答波形を比較判定するタイミング精度が重要となる。試験信号や比較判定信号に対するタイミング補正制御には、様々な回路構成を適用することが可能であるが、タイミング発生と補正制御のための回路構成が異なった場合には、動作環境に応じて、正確なタイミング補正が実現できない問題がある。例えば、動作環境として、周辺温度や電源電圧などが挙げられるが、回路構成が異なれば、その動作環境の変化によるタイミング変動量の影響も異なる。
【0006】
例えば、特許文献１のタイミング回路の構成では、エッジ発生回路と変動量演算回路はそれぞれ異なる構成にて遅延制御を行っている。そのため、周辺温度などの動作環境が変化した際に生じる影響、例えば、周波数の変動割合が異なり変動割合の差がタイミング補正誤差となり、半導体試験装置のタイミング精度を劣化させる。
【0007】
上記課題を鑑み、本願発明は、動作環境の変動により生じ得るタイミング発生回路とタイミング補正制御回路の変動量の差を抑制することを可能とし、また、タイミング補正制御の処理負荷を低減することを可能とする。更には、その回路構成を用いて半導体試験装置による試験精度を向上させることを目的とする。
【課題を解決するための手段】
【0008】
上記課題を解決するために本願発明は以下の構成を有する。すなわち、被試験デバイスの試験を行う半導体試験装置に用いられる試験回路であって、
マスタクロックの周期刻みで遅延を発生する第１のカウンタと、
前記第１のカウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する第１の遅延回路と、
パターン信号と、前記第１の遅延回路からの信号に基づいて、前記試験に係る信号を生成する第１の信号生成回路と、
前記第１のカウンタ、前記第１の遅延回路、および前記第１の信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路と、
前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリから読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算して、前記第１のカウンタと前記第１の遅延回路の制御信号を出力する加算器と、
を有する。
マスタクロックの周期刻みで遅延を発生する第１のカウンタと、
前記第１のカウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する第１の遅延回路と、
パターン信号と、前記第１の遅延回路からの信号に基づいて、前記試験に係る信号を生成する第１の信号生成回路と、
前記第１のカウンタ、前記第１の遅延回路、および前記第１の信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路と、
前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリから読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算して、前記第１のカウンタと前記第１の遅延回路の制御信号を出力する加算器と、
を有する。
【0009】
また、本願発明の別の形態は以下の構成を有する。すなわち、半導体試験装置であって、
マスタクロックを提供する発振器と、
パターン信号を生成するパターン生成回路と、
試験回路と、
前記試験回路にて生成された試験信号および制御信号に基づいて、前記被試験デバイスに試験波形を印加するドライバと、
前記被試験デバイスからの応答波形と、所定の電圧との比較を行う比較回路と、
を有し、
前記試験回路は、
マスタクロックの周期刻みで遅延を発生する第１のカウンタと、
前記第１のカウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する第１の遅延回路と、
パターン信号と、前記第１の遅延回路からの信号に基づいて、前記試験に係る信号を生成する第１の信号生成回路と、
前記第１のカウンタ、前記第１の遅延回路、および前記第１の信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路と、
前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリから読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算して、前記第１のカウンタと前記第１の遅延回路の制御信号を出力する加算器と、
を有する。
マスタクロックを提供する発振器と、
パターン信号を生成するパターン生成回路と、
試験回路と、
前記試験回路にて生成された試験信号および制御信号に基づいて、前記被試験デバイスに試験波形を印加するドライバと、
前記被試験デバイスからの応答波形と、所定の電圧との比較を行う比較回路と、
を有し、
前記試験回路は、
マスタクロックの周期刻みで遅延を発生する第１のカウンタと、
前記第１のカウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する第１の遅延回路と、
パターン信号と、前記第１の遅延回路からの信号に基づいて、前記試験に係る信号を生成する第１の信号生成回路と、
前記第１のカウンタ、前記第１の遅延回路、および前記第１の信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路と、
前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリから読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算して、前記第１のカウンタと前記第１の遅延回路の制御信号を出力する加算器と、
を有する。
【発明の効果】
【0010】
本願発明により、動作環境の変動により生じ得るタイミング発生回路とタイミング補正制御回路の変動量の差を抑制でき、また、タイミング補正制御の処理負荷を低減することが可能となる。
【図面の簡単な説明】
【0011】
【図1】本願発明の一実施形態に係る半導体試験装置の構成例を示すブロック図。
【図2】本願発明の一実施形態に係る試験信号発生器の構成例を示す回路図。
【図3A】本願発明の一実施形態に係る試験信号発生器にて適用可能なタイミングキャリブレーション回路の構成例を示す回路図。
【図3B】本願発明の一実施形態に係る試験信号発生器にて適用可能なタイミングキャリブレーション回路のタイミングチャートの例図。
【図3C】本願発明の一実施形態に係る試験信号発生器にて適用可能なタイミングキャリブレーション回路の別の構成例を示す回路図。
【図4A】本願発明の一実施形態に係る試験信号発生器にて適用可能なタイミングキャリブレーション回路のタイミングチャートの例図。
【図4B】本願発明の一実施形態に係る試験信号発生器にて適用可能なタイミングキャリブレーション回路のタイミングチャートの例図。
【図5】本願発明の一実施形態に係るＤＵＴ信号検出器の構成例を示す回路図。
【図6A】本願発明の一実施形態に係るＤＵＴ信号検出器にて適用可能なタイミングキャリブレーション回路の構成例を示す回路図。
【図6B】本願発明の一実施形態に係るＤＵＴ信号検出器にて適用可能なタイミングキャリブレーション回路のタイミングチャートの例図。
【図6C】本願発明の一実施形態に係るＤＵＴ信号検出器にて適用可能なタイミングキャリブレーション回路の別の構成例を示す回路図。
【図7】本願発明の一実施形態に係るＩ／Ｏ信号発生器の構成例を示す回路図。
【図8A】本願発明の一実施形態に係るＩ／Ｏ信号発生器にて適用可能なタイミングキャリブレーション回路の構成例を示す回路図。
【図8B】本願発明の一実施形態に係るＩ／Ｏ信号発生器にて適用可能なタイミングキャリブレーション回路のタイミングチャートの例図。
【図8C】本願発明の一実施形態に係るＩ／Ｏ信号発生器にて適用可能なタイミングキャリブレーション回路の別の構成例を示す回路図。
【発明を実施するための形態】
【0012】
以下、本願発明を実施するための形態について図面などを参照して説明する。なお、以下に説明する実施形態は、本願発明を説明するための一実施形態であり、本願発明を限定して解釈されることを意図するものではなく、また、各実施形態で説明されている全ての構成が本願発明の課題を解決するために必須の構成であるとは限らない。また、各図面において、同じ構成要素については、同じ参照番号を付すことにより対応関係を示す。
【0013】
＜第１の実施形態＞
以下、本願発明の第１の実施形態について説明を行う。
以下、本願発明の第１の実施形態について説明を行う。
【0014】
本実施形態に係る半導体試験装置は、被試験デバイス（ＤＵＴ）に対して所定の電気信号を印加し、その出力値（応答値）と期待値との比較により検査を行うための装置である。特に、本実施形態に係る半導体試験装置は、ウェーハ検査工程でも、パッケージされた半導体の後工程においても利用可能である。以下の説明はウェーハ検査工程での実施形態である。
【0015】
図１は、本実施形態に係る半導体試験装置１００の概略構成を示す図である。半導体試験装置１００には、不図示のプローブカードやウェーハが接続される。ウェーハ上には、すでに試験対象である複数のＤＵＴ２００（具体的には、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの集積回路）が形成されているものとする。なお、図１に示す構成例は、本実施形態に係る構成に着目して示したものであり、半導体試験装置１００は更なる部位を備えていてよい。例えば、図１には示していないが、半導体試験装置１００は、装置全体の制御を司る制御部、テストヘッド、ステージ部、ステージ駆動部、ウェーハ搬送部、ユーザ操作部などを含んで構成されてよい。
【0016】
また、各図に示す回路や部位の入出力の接続状態、接続端子や接続線の数などは一例であり、これに限定するものではない。例えば、複数の接続端子や接続線が１つにまとめて示されている場合もあるし、省略されている場合もある。本実施形態では、代表的な構成に着目して説明を行う。
【0017】
半導体試験装置１００は、発振器１１０、パターン発生器１３０、および、複数のピン試験回路１４０を含んで構成される。発振器１１０は、半導体試験装置１００内にて共通的に用いられる原発振（マスタクロック）を供給する。パターン発生器１３０は、試験に用いられるパターン信号を発生させる。パターン信号は、予め規定されていてもよいし、半導体試験装置１００の利用者によりＤＵＴ２００に応じて指定されてもよい。本実施形態においてパターン信号には、タイミング制御信号、テストデータ、期待値、Ｉ／Ｏ信号など、いくつかの種類の信号を含むものとし、詳細については後述する。半導体試験装置１００には、試験可能なＤＵＴ２００のピン数や一度に試験するＤＵＴの数に応じて、複数のピン試験回路１４０が設けられてよい。
【0018】
複数のピン試験回路１４０はそれぞれ、試験信号発生器３００、ＤＵＴ信号検出器４００、Ｉ／Ｏ信号発生器５００、ドライバ１４１、アナログコンパレータ１４２、１４３を含んで構成される試験回路である。詳細については後述するが、本実施形態に係るタイミングキャリブレーション回路は、試験信号発生器３００、ＤＵＴ信号検出器４００、およびＩ／Ｏ信号発生器５００それぞれに対応して構成される。
【0019】
試験信号発生器３００は、発振器１１０およびパターン発生器１３０からの信号に基づいて、対応するＤＵＴ２００に対する試験信号を生成する。つまり、試験信号発生器３００は、ＤＵＴ２００に対する試験信号を生成する試験信号生成回路として機能する。試験信号発生器３００により生成された試験信号はドライバ１４１へ出力される。試験信号発生器３００の構成の詳細については後述する。
【0020】
ＤＵＴ信号検出器４００は、発振器１１０、パターン発生器１３０、アナログコンパレータ１４２、１４３からの信号に基づいて、対応するＤＵＴ２００からの応答波形が期待通りであるか判定する。つまり、ＤＵＴ信号検出器４００は、ＤＵＴ２００からの応答信号とパターン発生器１３０からの期待値に基づいて、判定を行う判定回路として機能する。ＤＵＴ信号検出器４００により検出された結果は、ＤＵＴ２００に対応付けて半導体試験装置１００の利用者に通知されたり、フェイルメモリ（不図示）などに試験結果として記録されたりする。
【0021】
Ｉ／Ｏ信号発生器５００は、発振器１１０およびパターン発生器１３０からの信号に基づいて、ドライバ１４１をハイインピーダンス状態や終端電位等に制御するための制御信号を生成する。つまり、Ｉ／Ｏ信号発生器５００は、ドライバ１４１を制御するための制御信号を生成する制御信号生成回路として機能する。Ｉ／Ｏ信号発生器５００により生成された制御信号はドライバ１４１へ出力される。
【0022】
ドライバ１４１は、試験信号発生器３００からの試験信号に基づいて、ドライバの出力電圧を決定する電源（不図示）により、所望の電圧を持った試験波形（電気信号）を形成し、対応する被試験デバイス２００へ印加する。このとき、ドライバ１４１は、Ｉ／Ｏ信号発生器５００からの制御信号に基づき、ドライバ１４１から試験信号をＤＵＴ２００へ印加したり、ＤＵＴ２００からの応答波形を受信するためにハイインピーダンス状態や終端電圧を出力したりする制御を行う。
【0023】
アナログコンパレータ１４２は、ＤＵＴ２００からの出力と、ＶＯＨとを比較し、その結果をＤＵＴ信号検出器４００へ出力する。ＶＯＨの値は予め規定され、所定の電源回路（不図示）から提供される。
【0024】
アナログコンパレータ１４３は、ＤＵＴ２００からの出力と、ＶＯＬとを比較し、その結果をＤＵＴ信号検出器４００へ出力する。ＶＯＬの値は予め規定され、所定の電源回路（不図示）から提供される。
【0025】
以下、本実施形態に係るタイミングキャリブレーション回路を含んで構成可能な試験信号発生器３００、ＤＵＴ信号検出器４００、およびＩ／Ｏ信号発生器５００の構成例についてそれぞれ説明する。
【0026】
（試験信号発生器）
図２は、本実施形態に係る試験信号発生器３００の回路構成の例を示す図である。図１にて示したように、試験信号発生器３００には、発振器１１０からのマスタクロックと、パターン発生器１３０からのパターン信号（タイミング制御信号、テストデータなど）が入力される。また、試験信号発生器３００からは、試験信号とテスト周期信号が出力される。
図２は、本実施形態に係る試験信号発生器３００の回路構成の例を示す図である。図１にて示したように、試験信号発生器３００には、発振器１１０からのマスタクロックと、パターン発生器１３０からのパターン信号（タイミング制御信号、テストデータなど）が入力される。また、試験信号発生器３００からは、試験信号とテスト周期信号が出力される。
【0027】
試験信号発生器３００は、フリップフロップ回路３０１、メモリ３０２、カウンタ３０３、複数のエッジ発生器３１０、ドライバフォーマッタ３０４、およびタイミングキャリブレーション回路３２０を含んで構成される。フリップフロップ回路３０１は、カウンタ３０３からの出力（テスト周期信号）をクロック入力とし、タイミング制御信号をテスト周期ごとに保持する。フリップフロップ回路３０１からのタイミング制御信号は、メモリ３０２および複数のエッジ発生器３１０それぞれに出力される。カウンタ３０３は、テスト周期信号が発生されている時、マスタクロックの立ち上がりエッジでメモリ３０２からの周期信号設定値（分周数Ｎ）を取り込み、クロックをＮ個計数した時点でテスト周期信号を発生する。カウンタ３０３はこの動作を繰り返して、テスト周期信号を発生する。カウンタ３０３によるテスト周期信号は、フリップフロップ回路３０１や複数のエッジ発生器３１０それぞれにも出力される。
【0028】
複数のエッジ発生器３１０はそれぞれ、メモリ３１１、加算器３１２、カウンタ３１３、および遅延回路３１４を含んで構成される。メモリ３１１にタイミング情報として格納されているエッジ信号の設定遅延時間値（タイミング設定値）の中から、フリップフロップ回路３０１の出力であるタイミング制御信号を参照先のアドレスとして用いて読み出し、タイミングキャリブレーション回路３２０からのオフセット値を加算器３１２で加算し、その値をカウンタ３１３と遅延回路３１４に設定する。カウンタ３１３への遅延時間設定値は、テスト周期信号が発生されている時、マスタクロックの立ち上がりエッジでカウンタ３１３に設定される。つまり、加算器３１２がメモリ３１１からのエッジ信号の設定遅延時間値に対して、タイミングキャリブレーション回路３２０からのオフセット値を加算することにより、タイミング変動に対する補正が行われる。ここで、カウンタ３１３は、マスタクロック周期の整数倍の遅延を行い、遅延回路３１４は、マスタクロックの周期未満の遅延を行う。つまり、遅延回路３１４は、マスタクロックの周期より細かい時間分解能での遅延を行う。なお、信号のエッジは、電位がＬｏｗ（Ｌ）レベルからＨｉｇｈ（Ｈ）レベルへ遷移すること（立ち上がり）、または、電位がＨｉｇｈ（Ｈ）レベルからＬｏｗ（Ｌ）レベルへ遷移すること（立ち下がり）を指し、ここでは立ち上がりエッジを基準とした例を用いて説明する。
【0029】
ドライバフォーマッタ３０４は、パターン発生器１３０からのテストデータ、およびエッジ発生器３１０からの信号を入力とし、試験信号を生成する信号生成回路として機能する。
【0030】
図３Ａは、本実施形態に係る試験信号発生器３００に備えられるタイミングキャリブレーション回路３２０の構成例を示す回路図である。タイミングキャリブレーション回路３２０は、エッジ発生器３１０にて生じるタイミングの変動量（オフセット値）を導出する。図２にて示したように、タイミングキャリブレーション回路３２０には、発振器１１０からのマスタクロックが入力される。
【0031】
タイミングキャリブレーション回路３２０は、分周器３２１、カウンタ３２２、遅延回路３２３、ドライバフォーマッタ３２４、フリップフロップ回路３２５、位相比較器３２６、ＲＳフリップフロップ回路３２７、負論理ＡＮＤ回路３２８、遅延素子３２９、およびカウンタ３３０を含んで構成される。分周器３２１は、マスタクロックをＮ分周し、その信号を、カウンタ３２２、およびフリップフロップ回路３２５へ出力する。カウンタ３２２は、分周器３２１から信号が出力されている時、マスタクロックの立ち上がりエッジで、後述するカウンタ３３０で得られるオフセット値に基づいて設定され、マスタクロック周期の整数倍の遅延を行う。
【0032】
遅延回路３２３は、カウンタ３３０からの信号（すなわち、タイミングキャリブレーション回路３２０にて導出したオフセット値）に基づき、マスタクロック周期未満の遅延を行い、ドライバフォーマッタ３２４へ出力する。ドライバフォーマッタ３２４は、図２に示す試験信号発生器３００が備えるドライバフォーマッタ３０４と同等の構成を有する。すなわち、図２のカウンタ３１３、遅延回路３１４、およびドライバフォーマッタ３０４の構成と、タイミングキャリブレーション回路３２０のカウンタ３２２、遅延回路３２３、およびドライバフォーマッタ３２４の構成とが対応するように設けられる。このように構成することで、動作条件などの変動によって各構成にて生じる信号の遅延を同一または略同一とすることができる。また、ドライバフォーマッタ３０４で生じる遅延が無視できる程度に小さい場合には、タイミングキャリブレーション回路３２０内のドライバフォーマッタ３２４を省略してもよい。
【0033】
フリップフロップ回路３２５は、マスタクロックと、分周器３２１からの信号を入力として、信号を位相比較器３２６へ出力する。本実施形態では、カウンタ３２２と、フリップフロップ回路３２５に同じクロック（すなわち、マスタクロック）を入力とすることで、これらの同期をとる。
【0034】
位相比較器３２６は、ドライバフォーマッタ３２４からの信号、および、フリップフロップ回路３２５からの信号を入力とし、これらの位相差に応じて信号を出力する。本例では、位相比較器３２６において、ＦＢの位相がＲに比べて遅れていれば端子Ｕ側から、位相差と同じ幅の信号をＨ（Ｈｉｇｈ）として出力する。また、位相比較器３２６において、ＦＢの位相がＲに比べて進んでいれば端子Ｄ側から、位相差と同じ幅の信号をＨ（Ｈｉｇｈ）として出力する。
【0035】
ＲＳフリップフロップ回路３２７は、位相比較器３２６からの２つの出力（図３Ａの端子Ｕと端子Ｄからの出力）を入力とし、ＦＢの位相がＲと比べて遅れていれば（すなわち、端子Ｕの値がＨである）Ｈの反転値（すなわち、Ｌ）を出力し、ＦＢの位相がＲと比べて進んでいれば（すなわち、端子Ｄの値がＨである）Ｌの反転値（すなわち、Ｈ）を出力し、位相差が無い場合は前の出力を維持する。つまり、ＲＳフリップフロップ回路３２７は、２つの入力信号の位相関係を検出し、出力する位相関係出力回路として機能する。
【0036】
負論理ＡＮＤ回路３２８は、位相比較器３２６からの２つの出力（図３Ａの端子Ｕと端子Ｄ）を入力とし、位相比較器３２６のUとDは同時にＨが出力されないので、ＵとＤのどちらかがＨになると、Ｈを出力する。負論理ＡＮＤ回路３２８の出力は、遅延素子３２９へ入力される。遅延素子３２９は、入力された信号を一定の時間遅延させ、カウンタ３３０へ出力する。ここでの一定時間は、カウンタ３３０のクロックに対するＵ／Ｄ信号のセットアップ時間に応じて規定される。具体的な例については、タイミングチャートを用いて後述する。
【0037】
カウンタ３３０は、遅延素子３２９からの信号をクロック入力、ＲＳフリップフロップ回路３２７からの信号をアップ／ダウンの切り替え用入力として、カウントを行い、カウント値をタイミングの変動量（オフセット値）として出力するアップ／ダウンカウンタである。カウンタ３３０は、Ｎ進アップダウンカウンタにて構成される。つまり、カウンタ３３０は、入力された信号を、所定のビット数のデータのタイミングの変動量（オフセット値）に変換する変換回路として機能する。
【0038】
図３Ｂは、タイミングキャリブレーション回路３２０のタイミングチャートを示し、上から順に、マスタクロック、位相比較器３２６の入力であるＲおよびＦＢを示す。ここでのマスタクロックの周期は特に限定するものではなく、ＤＵＴ２００の構成等に応じて設定されてよい。マスタクロックのＮ倍の周期の長さ（Ｎ＊ＣＬＫ）をエッジ周期Ｔｐｄ（ｅｄｇｅ）とし、本例では、Ｎ＝８の例を示している。ＦＢにおいて、太い破線はマスタクロックの周期未満においてＲに対して進んでいる状態を示し、細い破線はＲに対してマスタクロックの周期未満において遅れている状態を示している。
【0039】
図４Ａは、タイミングキャリブレーション回路３２０のタイミングチャートを示し、上から順に、マスタクロック、分周器３２１による出力、位相比較器３２６の入力であるＲおよびＦＢを示す。図４Ａの例では、ＦＢがＲに対して遅れている状態を示す。
【0040】
図４Ｂは、図４Ａに示したタイミングチャートに基づき、各信号の状態を示す。Ｒ、ＦＢ、Ｕ、Ｄは、位相比較器３２６（ＰＳＤ）の入出力に対応する。また、下の３つのタイミングチャートは、図３Ａに示したカウンタ３３０の入出力に対応し、上から順に、（１）ＲＳフリップフロップ回路３２７の出力、（２）遅延素子３２９の出力、（３）カウンタ３３０の出力を示す。なお、下の３つのタイミングチャートにおいて破線の楕円にて示すように、カウンタ３３０のアップ／ダウンのセットアップには、一定の時間を要する。そのため、図３Ａに示すように、遅延素子３２９を設けることで、このセットアップ時間に対応した遅延時間を設ける。
【0041】
図４Ｂの「Ｎ＊ＣＬＫ」で示された範囲の振る舞いを具体的に説明する。ＲがＨになるタイミングからＦＢがＨになるタイミングまで、位相比較器３２６のＵとＤは、それぞれＨとＬを出力する。この間、ＲＳフリップフロップ回路３２７のＳとＲには、それぞれＨとＬが入力されるため、ＲＳフリップフロップ回路３２７の反転出力はＬとなる（図４Ｂの（１））。したがって、カウンタ３３０は「ダウン」にセットされる。
【0042】
また、負論理ＡＮＤ回路３２８はＨを出力し、遅延素子３２９を経てカウンタ３３０のクロックに入力される（図４Ｂの（２））。この結果、カウンタ３３０のカウント数が１つ減算される。
【0043】
さらに、ＦＢがＨになったタイミング以降は、ＵとＤが共にＬになるので、ＲＳフリップフロップ回路３２７は前の出力を維持し（カウンタ３３０は「ダウン」のまま）、負論理ＡＮＤ回路３２８の出力はＬになる。
【0044】
上記のようなタイミングキャリブレーション回路３２０の構成により、ＦＢが進んで（遅れて）いる場合には、遅延回路３２３の設定値が１ＬＳＢ（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ：最下位ビット）増加（減少）し、ＦＢとＲの位相が一致したところでＵとＤは共にＬとなる。この結果、ＲＳフリップフロップ回路３２７は前の状態を維持し、負論理ＡＮＤ回路３２８の出力はＬのままになるため、アップダウンカウンタのカウント値（オフセット値）は一定値になる。なお、遅延回路３２３の設定値が上限に達した場合には、遅延回路３２３の設定値はゼロになり、カウンタ３２２のＬＳＢが＋１される。ここでのオフセット値がエッジ発生器３１０の加算器３１２に入力される。その結果、エッジ発生器３１０の残留遅延時間（設定値：０［ｎｓ］）は常にマスタクロックの周期のＮ倍になる。
【0045】
以上のように、半導体試験装置１００のピン試験回路１４０に設けられる試験信号発生器３００では、タイミングキャリブレーション回路３２０にてタイミングの変動量を導出する際の構成を、エッジ発生器３１０における構成と対応させて共通化することで、動作条件などの変動によって各構成にて生じる信号の遅延時間変動量をより精度良く補正することを可能としている。
【0046】
図３Ｃは、試験信号発生器３００のタイミングキャリブレーション回路３２０の別構成の例を示す図である。図３Ａに示したタイミングキャリブレーション回路３２０との差分は、カウンタ３３０の後にデジタルＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）３３１が設けられている点である。デジタルＬＰＦ３３１によって高周波成分を除去することで、信号のノイズを除去することができる。これにより、例えば、信号波形のジッタを除去することができる。なお、デジタルＬＰＦ３３１にて用いられるローパスフィルタの構成は特に限定するものではなく、フィルタリング対象の周波数帯域などは、半導体試験装置１００の利用者が任意に設定できてもよいし、予め規定されていてもよい。
【0047】
（ＤＵＴ信号検出器）
図５は、本実施形態に係るＤＵＴ信号検出器４００の回路構成の例を示す図である。図１にて示したように、ＤＵＴ信号検出器４００には、発振器１１０からのマスタクロック、パターン発生器１３０からのパターン信号（タイミング制御信号、期待値）、対応するＤＵＴ２００からの応答信号（図１の構成では、アナログコンパレータ１４２、１４３からの信号）が入力される。
図５は、本実施形態に係るＤＵＴ信号検出器４００の回路構成の例を示す図である。図１にて示したように、ＤＵＴ信号検出器４００には、発振器１１０からのマスタクロック、パターン発生器１３０からのパターン信号（タイミング制御信号、期待値）、対応するＤＵＴ２００からの応答信号（図１の構成では、アナログコンパレータ１４２、１４３からの信号）が入力される。
【0048】
ＤＵＴ信号検出器４００は、フリップフロップ回路４０１、メモリ４０２、カウンタ４０３、複数のエッジ発生器４１０、デジタルコンパレータ４０４、およびタイミングキャリブレーション回路４２０を含んで構成される。本実施形態に係るＤＵＴ信号検出器４００は、デジタルコンパレータ４０４以外の構成については、図２を用いて示した試験信号発生器３００と共通である。
【0049】
デジタルコンパレータ４０４は、パターン発生器１３０からの期待値、エッジ発生器４１０からの信号、および、ＤＵＴ２００からの応答信号を入力とし、パターン発生器１３０からの期待値とＤＵＴ２００からの応答信号の比較を行うことで、試験の成功または失敗を示す信号（パス／フェイル信号）を出力する。したがって、デジタルコンパレータ４０４は、試験結果を示す信号を生成する信号生成回路として機能する。パス／フェイル信号は、試験信号発生器３００の表示部（不図示）などを介して利用者に通知する際に用いられてもよいし、フェイルメモリ（不図示）などに記憶されてもよい。
【0050】
図６Ａは、本実施形態に係るＤＵＴ信号検出器４００に備えられるタイミングキャリブレーション回路４２０の構成例を示す図である。本実施形態において、タイミングキャリブレーション回路４２０の構成は、ドライバフォーマッタ３２４に代えてデジタルコンパレータ４２４が設けられている構成以外は、図３Ａに示した試験信号発生器３００のタイミングキャリブレーション回路３２０の構成と同様である。
【0051】
デジタルコンパレータ４２４は、図５に示すＤＵＴ信号検出器４００が備えるデジタルコンパレータ４０４と同等の構成を有する。すなわち、図５のカウンタ４１３、遅延回路４１４、およびデジタルコンパレータ４０４の構成と、タイミングキャリブレーション回路４２０のカウンタ４２２、遅延回路４２３、およびデジタルコンパレータ４２４の構成とが対応するように設けられる。このように構成することで、動作条件などの変動によって各構成にて生じる信号の遅延を同一または略同一とすることができる。また、デジタルコンパレータ４０４で生じる遅延が無視できる程度に小さい場合には、タイミングキャリブレーション回路４２０内のデジタルコンパレータ４２４を省略してもよい。
【0052】
図６Ｂは、タイミングキャリブレーション回路４２０のタイミングチャートを示し、図３Ｂと同様となる。また、図６Ｃは、ＤＵＴ信号検出器４００のタイミングキャリブレーション回路４２０の別構成の例を示す図であり、図３Ｃの構成例に対応する。
【0053】
（Ｉ／Ｏ信号発生器）
図７は、本実施形態に係るＩ／Ｏ信号発生器５００の回路構成の例を示す図である。図１にて示したように、Ｉ／Ｏ信号発生器５００には、発振器１１０からのマスタクロックと、パターン発生器１３０からのパターン信号（タイミング制御信号、Ｉ／Ｏ信号）が入力される。また、Ｉ／Ｏ信号発生器５００は、ドライバ１４１に対する制御信号を出力する。
図７は、本実施形態に係るＩ／Ｏ信号発生器５００の回路構成の例を示す図である。図１にて示したように、Ｉ／Ｏ信号発生器５００には、発振器１１０からのマスタクロックと、パターン発生器１３０からのパターン信号（タイミング制御信号、Ｉ／Ｏ信号）が入力される。また、Ｉ／Ｏ信号発生器５００は、ドライバ１４１に対する制御信号を出力する。
【0054】
Ｉ／Ｏ信号発生器５００は、フリップフロップ回路５０１、メモリ５０２、カウンタ５０３、複数のエッジ発生器５１０、Ｉ／Ｏフォーマッタ５０４、およびタイミングキャリブレーション回路５２０を含んで構成される。本実施形態に係るＩ／Ｏ信号発生器５００は、Ｉ／Ｏフォーマッタ５０４以外の構成については、図２を用いて示した試験信号発生器３００と共通である。
【0055】
Ｉ／Ｏフォーマッタ５０４は、パターン発生器１３０からのＩ／Ｏ信号、およびエッジ発生器５１０からの信号を入力とし、ドライバコンパレータ（本例では、ドライバ１４１）の出力を切り替えるための制御信号を生成する信号生成回路として機能する。
【0056】
図８Ａは、本実施形態に係るＩ／Ｏ信号発生器５００に備えられるタイミングキャリブレーション回路５２０の構成例を示す図である。本実施形態において、タイミングキャリブレーション回路５２０の構成は、ドライバフォーマッタ３２４に代えてＩ／Ｏフォーマッタ５２４が設けられている構成以外は、図３Ａに示した試験信号発生器３００のタイミングキャリブレーション回路３２０の構成と同様である。
【0057】
Ｉ／Ｏフォーマッタ５２４は、図７に示すＩ／Ｏ信号発生器５００が備えるＩ／Ｏフォーマッタ５０４と同等の構成を有する。すなわち、図７のカウンタ５１３、遅延回路５１４、およびＩ／Ｏフォーマッタ５０４の構成と、タイミングキャリブレーション回路５２０のカウンタ５２２、遅延回路５２３、およびＩ／Ｏフォーマッタ５２４の構成とが対応するように設けられる。このように構成することで、動作条件などの変動によって各構成にて生じる信号の遅延を同一または略同一とすることができる。また、Ｉ／Ｏフォーマッタ５０４で生じる遅延が無視できる程度に小さい場合には、タイミングキャリブレーション回路５２０内のＩ／Ｏフォーマッタ５２４を省略してもよい。
【0058】
また、図８Ｂは、タイミングキャリブレーション回路５２０のタイミングチャートを示し、図３Ｂと同様となる。また、図８Ｃは、Ｉ／Ｏ信号発生器５００のタイミングキャリブレーション回路５２０の別構成の例を示す図であり、図３Ｃの構成例に対応する。
【0059】
上述したように、タイミングキャリブレーション回路３２０、４２０、５２０はそれぞれ、変動量を導出するための回路と同じ構成を有することで、動作状況の変化の影響を同等にすることとなる。その結果、タイミングに対する変動量の導出の精度を向上させている。例えば、タイミングキャリブレーション回路の周辺温度などの動作環境が変化した場合でも、その影響は略同一となり、回路間の差異が大きくなることを抑制することができる。
【0060】
また、上述した構成では、タイミングキャリブレーション回路により導出した変動量については、１つの加算器による１回の加算のみを行うため、補正に係る処理負荷を抑えることが可能である。例えば、特許文献１に示すような構成では、タイミングの補正に係る処理において、２カ所にて除算処理を行っている。つまり、本実施形態では、除算演算よりも処理負荷の低い、加算演算を１回のみ行っているため、このような構成と比較しても処理負荷を抑制でき、装置の高速化が可能となる。更には、回路の小型化も可能となる。
【0061】
なお、本実施形態では、半導体試験装置１００が備える試験信号発生器３００、ＤＵＴ信号検出器４００、およびＩ／Ｏ信号発生器５００について、タイミングキャリブレーション回路を適用する構成を説明したが、これに限定するものではない。例えば、上記の３つの回路のうちのいずれかに本実施形態に係るタイミングキャリブレーション回路の構成を適用して、その出力であるオフセット値を他の２つの回路の加算器に入力して遅延時間変動を抑制してもよいし、複数のピン試験回路１４０のいずれか一つにキャリブレーション回路を設け、オフセット値を他のピン試験回路に分配してもよい。また、半導体試験装置１００が備える他の回路に本実施形態に係るタイミングキャリブレーション回路の構成を適用してもよい。各回路の温度や電源電圧が等しい場合には、これらの構成を適用しても、高精度で試験を行うことが可能となる。
【0062】
＜その他の実施形態＞
本願発明において、上述した１以上の実施形態の機能を実現するためのプログラムやアプリケーションを、ネットワーク又は記憶媒体等を用いてシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。
本願発明において、上述した１以上の実施形態の機能を実現するためのプログラムやアプリケーションを、ネットワーク又は記憶媒体等を用いてシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。
【0063】
また、１以上の機能を実現する回路（例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ））によって実現してもよい。
【0064】
このように、本願発明は上記の実施形態に限定されるものではなく、実施形態の各構成を相互に組み合わせることや、明細書の記載、並びに周知の技術に基づいて、当業者が変更、応用することも本願発明の予定するところであり、保護を求める範囲に含まれる。
【0065】
また、本明細書や特許請求の範囲の記載において、用語「第１の」、「第２の」は、他の構成と区別するために便宜的に用いているものである。したがって、必ずしもこれらの用語が特定の構成要素のみを限定的に解釈されることを意図するものでは無く、例えば、実施形態や構成に応じて適宜読み替えられるものとする。
【0066】
以上の通り、本明細書には次の事項が開示されている。
（１） 被試験デバイス（例えば、２００）の試験を行う半導体試験装置（例えば、１００）に用いられる試験回路（例えば、１４０）であって、
マスタクロックの周期刻みで遅延を発生する第１のカウンタ（例えば、３１３、４１３、５１３）と、
前記第１のカウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する第１の遅延回路（例えば、３１４、４１４、５１４）と、
パターン信号と、前記第１の遅延回路からの信号に基づいて、前記試験に係る信号を生成する第１の信号生成回路（例えば、３０４、４０４、５０４）と、
前記第１のカウンタ、前記第１の遅延回路、および前記第１の信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路（例えば、３２０、４２０、５２０）と、
前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリ（例えば、３１１）から読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算して、前記第１のカウンタと前記第１の遅延回路の制御信号を出力する加算器（例えば、３１２、４１２、５１２）と、
を有する試験回路。
（１） 被試験デバイス（例えば、２００）の試験を行う半導体試験装置（例えば、１００）に用いられる試験回路（例えば、１４０）であって、
マスタクロックの周期刻みで遅延を発生する第１のカウンタ（例えば、３１３、４１３、５１３）と、
前記第１のカウンタからの信号に対して前記マスタクロックの周期より細かい時間分解能で所定の遅延を発生する第１の遅延回路（例えば、３１４、４１４、５１４）と、
パターン信号と、前記第１の遅延回路からの信号に基づいて、前記試験に係る信号を生成する第１の信号生成回路（例えば、３０４、４０４、５０４）と、
前記第１のカウンタ、前記第１の遅延回路、および前記第１の信号生成回路に対応する回路構成を用いて、タイミングの変動量を導出するタイミングキャリブレーション回路（例えば、３２０、４２０、５２０）と、
前記パターン信号に含まれるタイミング制御信号によりタイミング情報が格納されたメモリ（例えば、３１１）から読み出されたタイミング設定値に、前記タイミングキャリブレーション回路にて導出した変動量を加算して、前記第１のカウンタと前記第１の遅延回路の制御信号を出力する加算器（例えば、３１２、４１２、５１２）と、
を有する試験回路。
【0067】
この構成によれば、動作環境の変動により生じ得るタイミング発生回路とタイミング補正制御回路の変動量の差を抑制でき、また、タイミング補正制御の処理負荷を低減することが可能となる。
【0068】
（２） 前記タイミングキャリブレーション回路は、
前記第１のカウンタに対応する第２のカウンタ（例えば、３２２、４２２、５２２）と、
前記第１の遅延回路に対応する第２の遅延回路（例えば、３２３、４２３、５２３）と、
前記第１の信号生成回路に対応する第２の信号生成回路（例えば、３２４、４２４、５２４）と、
前記第２の信号生成回路からの信号と前記マスタクロックとに基づいて、前記変動量を導出する導出回路（例えば、３２６～３３０、４２６～４３０、５２６～５３０）と、
を有する、（１）に記載の試験回路。
前記第１のカウンタに対応する第２のカウンタ（例えば、３２２、４２２、５２２）と、
前記第１の遅延回路に対応する第２の遅延回路（例えば、３２３、４２３、５２３）と、
前記第１の信号生成回路に対応する第２の信号生成回路（例えば、３２４、４２４、５２４）と、
前記第２の信号生成回路からの信号と前記マスタクロックとに基づいて、前記変動量を導出する導出回路（例えば、３２６～３３０、４２６～４３０、５２６～５３０）と、
を有する、（１）に記載の試験回路。
【0069】
この構成によれば、タイミング補正制御回路は、タイミング発生回路が備えるカウンタ、遅延回路、信号生成回路に対応した構成を有することで、これらにて生じるタイミングの変動量を精度良く導出することが可能となる。
【0070】
（３） 前記タイミングキャリブレーション回路は更に、前記導出回路にて導出した変動量の信号に対するローパスフィルタ（例えば、３３１、４３１、５３１）を有する（２）に記載の試験回路。
【0071】
この構成によれば、導出した信号におけるノイズを除去し、適切な信号を生成することが可能となる。
【0072】
（４） 前記導出回路は、
前記第２の信号生成回路からの信号と前記マスタクロックに基づく所定の周期のクロックとの位相差を検出する位相比較回路（例えば、３２６、４２６、５２６）と、
前記第２の信号生成回路からの信号と前記所定の周期のクロックとの位相関係を検出する位相関係出力回路（例えば、３２７、４２７、５２７）と、
前記位相差と前記位相関係を用いて、前記変動量を導出する変換回路（例えば、３３０、４３０、５３０）と、
を有する、（２）または（３）に記載の試験回路。
前記第２の信号生成回路からの信号と前記マスタクロックに基づく所定の周期のクロックとの位相差を検出する位相比較回路（例えば、３２６、４２６、５２６）と、
前記第２の信号生成回路からの信号と前記所定の周期のクロックとの位相関係を検出する位相関係出力回路（例えば、３２７、４２７、５２７）と、
前記位相差と前記位相関係を用いて、前記変動量を導出する変換回路（例えば、３３０、４３０、５３０）と、
を有する、（２）または（３）に記載の試験回路。
【0073】
この構成によれば、タイミング発生回路が備えるカウンタ、遅延回路、信号生成回路に対応した構成により得られる遅延量を簡易な構成にて導出することが可能となる。
【0074】
（５） 前記導出回路は、前記変換回路によるセットアップ時間に対応して遅延を生じさせる遅延素子（例えば、３２９、４２９、５２９）を更に有する、（４）に記載の試験回路。
【0075】
この構成によれば、変換回路による信号生成の際に要する時間に対応して信号を遅延させることで、より精度の良い遅延量の導出が可能となる。
【0076】
（６） 前記試験回路は、
前記被試験デバイスに対する試験信号を生成する試験信号生成回路（例えば、３００）と、
前記被試験デバイスからの応答波形に基づいて、前記被試験デバイスの判定を行う判定回路（例えば、４００）と、
前記試験信号から前記被試験デバイスに対する波形信号を生成するドライバ（例えば、１４１）の制御信号を生成する制御信号生成回路（例えば、５００）と、
を備え、
前記第１のカウンタ、前記第１の遅延回路、前記第１の信号生成回路、前記タイミングキャリブレーション回路、および前記加算器は、前記試験信号生成回路、前記判定回路、および前記制御信号生成回路の少なくともいずれかに対応して設けられる、
（１）から（５）のいずれかに記載の試験回路。
前記被試験デバイスに対する試験信号を生成する試験信号生成回路（例えば、３００）と、
前記被試験デバイスからの応答波形に基づいて、前記被試験デバイスの判定を行う判定回路（例えば、４００）と、
前記試験信号から前記被試験デバイスに対する波形信号を生成するドライバ（例えば、１４１）の制御信号を生成する制御信号生成回路（例えば、５００）と、
を備え、
前記第１のカウンタ、前記第１の遅延回路、前記第１の信号生成回路、前記タイミングキャリブレーション回路、および前記加算器は、前記試験信号生成回路、前記判定回路、および前記制御信号生成回路の少なくともいずれかに対応して設けられる、
（１）から（５）のいずれかに記載の試験回路。
【0077】
この構成によれば、試験回路が備える試験信号生成回路、判定回路、および信号生成回路の少なくとも１つにおいて、動作環境の変動により生じ得るタイミング発生回路とタイミング補正制御制御回路の変動量の差を抑制でき、また、タイミング補正制御の処理負荷を低減することが可能となる。
【0078】
（７） 前記試験信号生成回路に対応して設けられる前記第１の信号生成回路は、前記パターン信号に含まれるテストデータと、前記第１の遅延回路からの信号に基づいて、前記被試験デバイスに対する試験信号を生成する回路（例えば、３０４）である、（６）に記載の試験回路。
【0079】
この構成によれば、試験回路が備える試験信号生成回路において、動作環境の変動により生じ得るタイミング発生回路とタイミング補正制御回路の変動量の差を抑制でき、また、タイミング補正制御の処理負荷を低減することが可能となる。
【0080】
（８） 前記判定回路に対応して設けられる前記第１の信号生成回路は、前記パターン信号に含まれる期待値、前記被試験デバイスからの応答波形、および前記第１の遅延回路からの信号に基づいて、前記被試験デバイスの試験結果を示す信号を生成する回路（例えば、４０４）である、（６）または（７）に記載の試験回路。
【0081】
この構成によれば、試験回路が備える判定回路において、動作環境の変動により生じ得るタイミング発生回路とタイミング補正制御回路の変動量の差を抑制でき、また、タイミング補正制御の処理負荷を低減することが可能となる。
【0082】
（９） 前記制御信号生成回路に対応して設けられる前記第１の信号生成回路は、前記パターン信号に含まれる制御信号と、前記第１の遅延回路からの信号に基づいて、前記ドライバに対する制御信号を生成する回路（例えば、５０４）である、（６）から（８）のいずれかに記載の試験回路。
【0083】
この構成によれば、試験回路が備える制御信号生成回路において、動作環境の変動により生じ得るタイミング発生回路とタイミング補正制御回路の変動量の差を抑制でき、また、タイミング補正制御の処理負荷を低減することが可能となる。
【0084】
（１０） マスタクロックを提供する発振器（例えば、１１０）と、
パターン信号を生成するパターン生成回路（例えば、１３０）と、
（６）から（９）のいずれかに記載の試験回路（例えば、１４０）と、
前記試験回路にて生成された試験信号および制御信号に基づいて、前記被試験デバイスに試験波形を印加するドライバ（例えば、１４１）と、
前記被試験デバイスからの応答波形と、所定の電圧との比較を行う比較回路（例えば、１４２、１４３）と、
を有する半導体試験装置。
パターン信号を生成するパターン生成回路（例えば、１３０）と、
（６）から（９）のいずれかに記載の試験回路（例えば、１４０）と、
前記試験回路にて生成された試験信号および制御信号に基づいて、前記被試験デバイスに試験波形を印加するドライバ（例えば、１４１）と、
前記被試験デバイスからの応答波形と、所定の電圧との比較を行う比較回路（例えば、１４２、１４３）と、
を有する半導体試験装置。
【0085】
この構成によれば、半導体試験装置において、動作環境の変動により生じ得るタイミング発生回路とタイミング補正制御回路の変動量の差を抑制することを可能とし、また、タイミング補正制御の処理負荷を低減することを可能とする。更には、試験精度を向上させることが可能となる。
【産業上の利用可能性】
【0086】
本願発明は、例えば、半導体の製造における、半導体の品質を試験するための半導体試験装置に適用可能である。
【符号の説明】
【0087】
１００…半導体試験装置
１１０…発振器
１３０…パターン発生器
１４０…ピン試験回路
１４１…ドライバ
１４２、１４３…アナログコンパレータ
２００…被試験デバイス（ＤＵＴ）
３００…試験信号発生器
３０４、３２４…ドライバフォーマッタ
３１０、４１０、５１０…エッジ発生器
３１１、４１１、５１１…メモリ
３１２、４１２、５１２…加算器
３１３、３２２、４１３、４２２、５１３、５２２…カウンタ
３１４、３２３…遅延回路
３２０、４２０、５２０…タイミングキャリブレーション回路
３２６、４２６、５２６…位相比較器（ＰＳＤ）
３２７、４２７、５２７…ＲＳフリップフロップ回路
３２９、４２９、５２９…遅延素子
３３０、４３０、５３０…カウンタ
３３１、４３１、５３１…デジタルＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）
４００…ＤＵＴ信号検出器
４０４、４２４…デジタルコンパレータ
５００…Ｉ／Ｏ信号発生器
５０４、５２４…Ｉ／Ｏフォーマッタ
１１０…発振器
１３０…パターン発生器
１４０…ピン試験回路
１４１…ドライバ
１４２、１４３…アナログコンパレータ
２００…被試験デバイス（ＤＵＴ）
３００…試験信号発生器
３０４、３２４…ドライバフォーマッタ
３１０、４１０、５１０…エッジ発生器
３１１、４１１、５１１…メモリ
３１２、４１２、５１２…加算器
３１３、３２２、４１３、４２２、５１３、５２２…カウンタ
３１４、３２３…遅延回路
３２０、４２０、５２０…タイミングキャリブレーション回路
３２６、４２６、５２６…位相比較器（ＰＳＤ）
３２７、４２７、５２７…ＲＳフリップフロップ回路
３２９、４２９、５２９…遅延素子
３３０、４３０、５３０…カウンタ
３３１、４３１、５３１…デジタルＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）
４００…ＤＵＴ信号検出器
４０４、４２４…デジタルコンパレータ
５００…Ｉ／Ｏ信号発生器
５０４、５２４…Ｉ／Ｏフォーマッタ
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図5】
【図6A】
【図6B】
【図6C】
【図7】
【図8A】
【図8B】
【図8C】