特開 2023-168161 電源を有する装置および試験ボード

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023168161

(43)【公開日】2023-11-24

(54)【発明の名称】電源を有する装置および試験ボード

(51)【国際特許分類】

   G05F 1/56 20060101AFI20231116BHJP

【ＦＩ】

G05F1/56 310N

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022079850

(22)【出願日】2022-05-13

(71)【出願人】

【識別番号】390005175

【氏名又は名称】株式会社アドバンテスト

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】松浦 邦博

(72)【発明者】

【氏名】竹内 博昭

【テーマコード（参考）】

5H430

【Ｆターム（参考）】

5H430BB01

5H430BB09

5H430BB11

5H430CC05

5H430EE04

5H430EE17

5H430FF01

5H430FF13

5H430GG08

5H430HH03

5H430LA04

5H430LA06

5H430LB06

(57)【要約】      （修正有）

【課題】負荷の消費電流が急激に増加した場合においても、電圧降下を許容範囲内に抑える安定した電力を供給する電源及び試験ボードを提供する。
【解決手段】装置６００は、正電位と電源出力端子１０２との間に接続されたスイッチング素子１０５と、電源出力端子の出力電圧を目標電圧に近付けるようにスイッチング素子を制御する制御回路４２０と、電源出力端子に対して負荷である被試験デバイス（ＤＵＴ）１４５と並列に接続されたキャパシタ１５０と、電源出力端子に対してキャパシタと並列に接続され、スイッチング素子のオンオフの状態に依存せず電源出力端子から電流を流出させる電流源６６０と、を備える。
【選択図】図６

【特許請求の範囲】

【請求項1】

正電位と電源出力端子との間に接続されたスイッチング素子と、
前記電源出力端子の出力電圧を目標電圧に近付けるように前記スイッチング素子を制御する制御回路と、
前記電源出力端子に対して負荷と並列に接続されたキャパシタと、
前記電源出力端子に対して前記キャパシタと並列に接続され、前記スイッチング素子のオンオフの状態に依存せず前記電源出力端子から電流を流出させる電流源と
を備える装置。

【請求項2】

前記電流源は、前記負荷に電流が流れていない状態において、前記スイッチング素子を飽和領域に維持する電流を前記電源出力端子から流出させる請求項１に記載の装置。

【請求項3】

前記電流源は、前記電源出力端子および接地電位の間に接続された抵抗を有する請求項２に記載の装置。

【請求項4】

前記電流源は、前記電源出力端子から予め定められた大きさの電流を流出させる定電流源である請求項２に記載の装置。

【請求項5】

前記電流源は、前記電源出力端子から前記負荷へと供給する最大電流の１０％以下の電流を前記電源出力端子から流出させる請求項２に記載の装置。

【請求項6】

前記電流源は、前記電源出力端子から前記負荷へと供給する最大電流の０．０５５％以上の電流を前記電源出力端子から流出させる請求項２に記載の装置。

【請求項7】

前記スイッチング素子、および前記制御回路を有し、前記電源出力端子から電源電力を出力する電源ユニットと、
前記電源ユニットに着脱可能に接続され、前記キャパシタ、および前記負荷となる被試験デバイスを搭載するデバイス搭載部を有する試験ボードと
を備える請求項１に記載の装置。

【請求項8】

正電位と電源出力端子との間に接続されたスイッチング素子と、前記電源出力端子の出力電圧を目標電圧に近付けるように前記スイッチング素子を制御する制御回路とを有する電源ユニットに着脱可能に接続され、
被試験デバイスを搭載するデバイス搭載部と、
前記電源出力端子に対して前記被試験デバイスと並列に接続されたキャパシタと、
前記電源出力端子に対して前記キャパシタと並列に接続され、前記スイッチング素子のオンオフの状態に依存せず前記電源出力端子から電流を流出させる電流源と
を備える試験ボード。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源を有する装置および試験ボードに関する。

【背景技術】

【0002】

電源は、負荷に接続されて負荷に電源電力を供給する。安定した電源電力を負荷に供給するために、電源には、負荷の消費電流が急激に増加した場合においても、電圧降下を許容範囲内に抑えることが求められる。

【発明の概要】

【0003】

本発明の第１の態様においては、正電位と電源出力端子との間に接続されたスイッチング素子と、電源出力端子の出力電圧を目標電圧に近付けるようにスイッチング素子を制御する制御回路と、電源出力端子に対して負荷と並列に接続されたキャパシタと、電源出力端子に対してキャパシタと並列に接続され、スイッチング素子のオンオフの状態に依存せず電源出力端子から電流を流出させる電流源とを備える装置を提供する。

【0004】

上記の装置において、電流源は、負荷に電流が流れていない状態において、スイッチング素子を飽和領域に維持する電流を電源出力端子から流出させてもよい。

【0005】

上記のいずれかの装置において、電流源は、電源出力端子および接地電位の間に接続された抵抗を有してよい。

【0006】

上記のいずれかの装置において、電流源は、電源出力端子から予め定められた大きさの電流を流出させる定電流源であってよい。

【0007】

上記のいずれかの装置において、電流源は、電源出力端子から負荷へと供給する最大電流の１０％以下または５％以下の電流を電源出力端子から流出させてよい。

【0008】

上記のいずれかの装置において、電流源は、電源出力端子から負荷へと供給する最大電流の０，０２７５％以上または０．０５５％以上の電流を電源出力端子から流出させてよい。

【0009】

上記のいずれかの装置は、スイッチング素子、および制御回路を有し、電源出力端子から電源電力を出力する電源ユニットと、電源ユニットに着脱可能に接続され、キャパシタ、および負荷となる被試験デバイスを搭載するデバイス搭載部を有する試験ボードとを備えてよい。

【0010】

本発明の第２の態様においては、正電位と電源出力端子との間に接続されたスイッチング素子と、電源出力端子の出力電圧を目標電圧に近付けるようにスイッチング素子を制御する制御回路とを有する電源ユニットに着脱可能に接続され、被試験デバイスを搭載するデバイス搭載部と、電源出力端子に対して被試験デバイスと並列に接続されたキャパシタと、電源出力端子に対してキャパシタと並列に接続され、スイッチング素子のオンオフの状態に依存せず電源出力端子から電流を流出させる電流源とを備える試験ボードを提供する。

【0011】

上記の試験ボードにおいて、電流源は、被試験デバイスに電流が流れていない状態において、スイッチング素子を飽和領域に維持する電流を電源出力端子から流出させてもよい。

【0012】

上記のいずれかの試験ボードにおいて、電流源は、電源出力端子および接地電位の間に接続された抵抗を有してよい。

【0013】

上記のいずれかの試験ボードにおいて、電流源は、電源出力端子から予め定められた大きさの電流を流出させる定電流源であってよい。

【0014】

上記のいずれかの試験ボードにおいて、電流源は、電源出力端子から被試験デバイスへと供給する最大電流の１０％以下または５％以下の電流を電源出力端子から流出させてよい。

【0015】

上記のいずれかの試験ボードにおいて、電流源は、電源出力端子から被試験デバイスへと供給する最大電流の０．０２７５％以上または０．０５５％以上の電流を電源出力端子から流出させてよい。

【0016】

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0017】

【図1】第１比較例に係る装置１０の構成を示す。

【図2】電源電圧の変動を測定するために用いる擬似負荷回路２００の構成を示す。

【図3】第１比較例に係る装置１０における電源電圧の変動を示すグラフである。

【図4】第２比較例に係る装置４００の構成を示す。

【図5】第２比較例に係る装置４００における電源電圧の変動を示すグラフである。

【図6】本実施形態に係る装置６００の構成を示す。

【図7】本実施形態に係る装置６００における電源電圧の変動を示すグラフである。

【図8】本実施形態に係る装置６００におけるバイパスコンデンサ容量と電圧降下との関係を示すグラフである。

【図9】本実施形態に係る装置６００における、電流源６６０として用いる抵抗の大きさと電圧降下との関係を示すグラフである。

【図10】本実施形態に係る装置６００における、電源ユニット４０２の出力電圧が３．３Ｖである場合の電源電圧の変動を示すグラフである。

【図11】本実施形態に係る電流源６６０の一例としての定電流源１１００の構成を示す。

【発明を実施するための形態】

【0018】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0019】

図１は、第１比較例に係る装置１０の構成を示す。装置１０は、電源を有する装置の一例としての試験装置である。装置１０は、電源ユニット２０と、試験ボード３０と、試験ユニット４０とを備える。

【0020】

電源ユニット２０は、電源出力端子１０２から電源電力を出力する。電源ユニット２０は、例えばＡＣ－ＤＣコンバータ等のより上流の電源に接続され、上流の電源からの電力を用いて予め定められた大きさの出力電圧を電源出力端子１０２から出力する。

【0021】

電源ユニット２０は、スイッチング素子１０５と、スイッチング素子１１０と、制御回路１２０とを有する。スイッチング素子１０５は、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）等の半導体スイッチング素子である。スイッチング素子１０５は、第１主端子および第２主端子（例えばドレインおよびソース）と、第１主端子および第２主端子の間の接続状態を制御する制御端子（例えばゲート）とを有する。スイッチング素子１０５は、より上流の電源の正電位と電源出力端子１０２との間に主端子間が接続される。

【0022】

スイッチング素子１１０は、スイッチング素子１０５と同様に、ＭＯＳＦＥＴ等の半導体スイッチング素子である。スイッチング素子１０５は、より上流の電源の負電位（「接地電位」とも示す。）と電源出力端子１０２との間に主端子間が接続される。

【0023】

制御回路１２０は、電源出力端子１０２の出力電圧を目標電圧に近付けるようにスイッチング素子１０５およびスイッチング素子１１０を制御する。制御回路１２０は、電圧源１２５と、オペアンプ１３０と、バイアス制御回路１３５とを含む。電圧源１２５は、目標電圧を出力する定電圧源である。

【0024】

オペアンプ１３０は、試験ボード３０からフィードバックされる電源出力端子１０２の出力電圧と、電圧源１２５が出力する目標電圧との差に応じた信号を出力する。オペアンプ１３０は、目標電圧から電源出力端子１０２の出力電圧を減じた差に比例する信号を出力してよい。

【0025】

バイアス制御回路１３５は、オペアンプ１３０からの信号に応じてスイッチング素子１０５およびスイッチング素子１１０を制御する。バイアス制御回路１３５は、目標電圧から電源出力端子１０２の出力電圧を減じた差が正の場合にスイッチング素子１０５をオンとし（あるいはスイッチング素子１０５の主端子間に流れる電流を増加させ）、スイッチング素子１１０をオフとして（あるいはスイッチング素子１１０の主端子間に流れる電流を減少させて）、正電位から電源出力端子１０２へと電流を流入させ、電源出力端子１０２の出力電圧を上昇させる。バイアス制御回路１３５は、目標電圧から電源出力端子１０２の出力電圧を減じた差が負の場合にスイッチング素子１０５をオフ（あるいはスイッチング素子１０５の主端子間に流れる電流を減少させ）、スイッチング素子１１０をオンとして（あるいはスイッチング素子１１０の主端子間に流れる電流を増加させて）、電源出力端子１０２から負電位へと電流を流出させ、電源出力端子１０２の出力電圧を下降させる。これにより、制御回路１２０は、電源出力端子１０２の出力電圧を目標電圧に近付けていき、出力電圧を目標電圧から予め定められた誤差の範囲内とする。

【0026】

試験ボード３０は、電源ユニット２０および試験ユニット４０に着脱可能に接続される。なお、試験ボード３０は、試験ボード３０に搭載する被試験デバイス（ＤＵＴ）１４５のバーンイン試験用のバーンインボードであってよく、ＤＵＴ１４５の機能試験用の試験ボードであってもよい。試験ボード３０は、デバイス搭載部１４０と、キャパシタ１５０とを有する。

【0027】

デバイス搭載部１４０は、例えばＩＣソケット等であり、ＤＵＴ１４５を搭載してＤＵＴ１４５の各端子を試験ボード３０の各配線に電気的に接続する。ＤＵＴ１４５は、電源電力を消費する負荷の一例である。デバイス搭載部１４０は、ＤＵＴ１４５の電源入力端子を、試験ボード３０の電源配線を介して電源出力端子１０２に電気的に接続する。また、デバイス搭載部１４０は、ＤＵＴ１４５の１または複数の信号入出力端子を、試験ボード３０の信号配線を介して１または複数の試験端子１７０に電気的に接続する。

【0028】

キャパシタ１５０は、電源出力端子１０２に対してＤＵＴ１４５と並列に接続される。キャパシタ１５０は、「バイパスコンデンサ」とも示される。キャパシタ１５０は、電源ユニット２０よりもＤＵＴ１４５の近傍に設けられる。キャパシタ１５０は、ＤＵＴ１４５の消費電力が増加したことに応じて蓄積した電荷をＤＵＴ１４５へと供給する。これにより、キャパシタ１５０は、ＤＵＴ１４５の消費電力の瞬時的な変動を吸収し、電源出力端子１０２の出力電圧を安定化させる。電源ユニット２０内のスイッチング素子１０５、スイッチング素子１１０、および制御回路１２０と、試験ボード３０内のキャパシタ１５０とは、ＤＵＴ１４５に電源電力を供給する電源として機能する。

【0029】

試験ユニット４０は、試験ボード３０に着脱可能に接続される。試験ボード３０は、試験回路１８０を有する。試験回路１８０は、１または複数の試験端子１７０を介してＤＵＴ１４５の信号入出力端子に電気的に接続される。試験回路１８０は、ＤＵＴ１４５の動作試験を行なう。試験回路１８０は、試験用の信号（試験信号）をＤＵＴ１４５に供給し、試験信号に応答してＤＵＴ１４５が出力する応答信号が期待値と一致するか否かを判定することによりＤＵＴ１４５の良否を判定してよい。

【0030】

図２は、電源電圧の変動を測定するために用いる擬似負荷回路２００の構成を示す。擬似負荷回路２００は、電源出力端子１０２と接地電位との間に電気的に直列に接続されるスイッチング素子２１０および抵抗２２０を備える。スイッチング素子２１０は、パルス波形が制御端子に入力されると、パルス波形の立ち上がりで主端子間をオンとし、パルス波形の立ち下がりで主端子間をオフとする。抵抗２２０は、スイッチング素子２１０がオンとなったことに応じて、電源出力端子１０２の電圧を抵抗２２０の抵抗値で割った大きさのパルス電流を流す。

【0031】

図３は、第１比較例に係る装置１０における電源電圧の変動を示すグラフである。本図のグラフにおいて、横軸は時間の経過であり、縦軸は電源電圧（電源出力端子１０２の出力電圧）である。本図のグラフは、負荷として擬似負荷回路２００を用い、負荷電流を２０Ａとし、キャパシタ１５０の容量を５００μＦ、８００μＦ、および１０００μＦとしたときの、電源電圧変動のシミュレーション結果を示す。

【0032】

本図の例においては、電源ユニット２０は、定格で２．７Ｖの出力電圧を電源出力端子１０２に出力する。時刻５．００ｍｓにおいて擬似負荷回路２００内のスイッチング素子２１０がオンとなると、キャパシタ１５０の容量が５００μＦの場合には５８５ｍＶ、８００μＦの場合には５２６ｍＶ、１０００μＦの場合には４９６ｍＶの電圧降下が見られる。このように、図１の電源ユニット２０に示した構成の電源を用いる場合には、キャパシタ１５０の容量を増加させることによって瞬時的な電圧降下を抑えることができる。

【0033】

図４は、第２比較例に係る装置４００の構成を示す。装置４００は、図１に示した装置１０の変形例である。装置４００における、図１の装置１０と同じ符号を付した構成要素は、装置１０の対応する構成要素と同様の機能および構成を有するので、以下相違点を除き説明を省略する。

【0034】

第２比較例に係る装置４００は、電源ユニット２０に代えて電源ユニット４０２を備える。電源ユニット４０２は、スイッチング素子１０５と、制御回路４２０とを有する。スイッチング素子１０５は、図１のスイッチング素子１０５と同様である。第２比較例においては、図１のスイッチング素子１１０を有しない。これにより、電源ユニット４０２は、試験ボード３０からフィードバックされる電源出力端子１０２の出力電圧と目標電圧との比較結果に応じてオンオフされ、オン時に選択的に電源出力端子１０２から負電位（接地電位）へと電流を流出させるスイッチング素子を有しない構成をとる。

【0035】

制御回路４２０は、電源出力端子１０２の出力電圧を目標電圧に近付けるようにスイッチング素子１０５を制御する。第２比較例においては、制御回路４２０は、電源出力端子１０２の出力電圧が目標電圧よりも低下すると、スイッチング素子１０５をオンとして（あるいはスイッチング素子１０５の主端子間に流れる電流を増加させて）、電源出力端子１０２の出力電圧を上昇させる。その一方で、制御回路４２０は、電源出力端子１０２の出力電圧が目標電圧よりも高くなると、スイッチング素子１０５をオフとして、電源出力端子１０２の出力電圧が低下するのを待つ。これにより、制御回路４２０は、電源出力端子１０２の出力電圧を目標電圧に近付けていき、出力電圧を目標電圧から予め定められた誤差の範囲内とする。

【0036】

制御回路４２０は、電圧源１２５と、オペアンプ１３０とを含む。電圧源１２５およびオペアンプ１３０は、図１の電圧源１２５およびオペアンプ１３０と同様である。

【0037】

図５は、第２比較例に係る装置４００における電源電圧の変動を示すグラフである。本図のグラフにおいて、横軸は時間の経過であり、縦軸は電源電圧（電源出力端子１０２の出力電圧）である。本図のグラフは、負荷として擬似負荷回路２００を用い、負荷電流を２０Ａとし、キャパシタ１５０の容量を５００μＦ、８００μＦ、および１０００μＦとしたときの、電源電圧の変動のシミュレーション結果を示す。

【0038】

本図の例においては、電源ユニット４０２は、定格で３．３Ｖの出力電圧を電源出力端子１０２に出力する。時刻６．００ｍｓにおいて擬似負荷回路２００内のスイッチング素子２１０がオンとなると、キャパシタ１５０の容量が５００μＦの場合には６７０ｍＶ、８００μＦの場合には８２１ｍＶ、１０００μＦの場合には９０４ｍＶの電圧降下が見られる。このように、図４の電源ユニット４０２に示した構成の電源を用いる場合には、キャパシタ１５０の容量を増加させても必ずしも瞬時的な電圧降下を抑えることができないことがある。

【0039】

図４の電源ユニット４０２に示した電源は、吐出電流（正電位からスイッチング素子１０５を介してキャパシタ１５０およびＤＵＴ１４５へと向かう電流）を出力するが、吸込電流（キャパシタ１５０およびＤＵＴ１４５からスイッチング素子１１０を介して負電位へと向かう電流）を提供しない。このため、ＤＵＴ１４５の消費電流がほぼ０となると、スイッチング素子１０５は長期間オフとなり、スイッチング素子１０５のドレイン電流が長期間０Ａとなりうる。この結果、スイッチング素子１０５は、深い遮断領域にある状態となる。

【0040】

その後、ＤＵＴ１４５の消費電流が増加すると、制御回路４２０は、スイッチング素子１０５をオン状態に切り替えるために、スイッチング素子１０５にゲート駆動電流を供給する。この際、制御回路４２０は、スイッチング素子１０５が有するゲート－ソース間容量に電荷をチャージする必要があるので、電荷のチャージに要する時間の間スイッチング素子１０５のターンオンが遅延する。また、制御回路４２０は、電源出力端子１０２の出力電圧のフィードバックに応じて動作するフィードバック回路となっており、周波数帯域による応答遅れ、オペアンプ１３０の遅延時間等による遅延も生じる。ＤＵＴ１４５の消費電流が０から急激に増加すると、キャパシタ１５０の容量が大きい場合には、初期の出力電圧変動の検出が遅れる等の要因により、制御回路４２０によるスイッチング素子１０５のゲート－ソース電圧の上昇が遅れる。この結果、スイッチング素子１０５を深い遮断領域から飽和領域を経て線形領域に切り替えるのに時間がかかってしまい、電圧降下が却って大きくなってしまうことがある。

【0041】

図６は、本実施形態に係る装置６００の構成を示す。装置６００は、図４に示した装置４００の変形例である。装置６００における、図４の装置４００と同じ符号を付した構成要素は、装置４００と同様の機能および構成を有するので、以下相違点を除き説明を省略する。

【0042】

装置６００は、電源ユニット４０２と、試験ボード６０２と、試験ユニット４０とを備える。電源ユニット４０２および試験ユニット４０は、図４の装置４００と同様である。試験ボード６０２は、図４の試験ボード３０に対し、電流源６６０を加えた構成をとる。

【0043】

電流源６６０は、電源出力端子１０２に対してキャパシタ１５０と並列に接続される。電流源６６０は、スイッチング素子１０５のオンオフの状態に依存せず電源出力端子１０２から電流を流出させる。電流源６６０は「ブリーダ抵抗」とも示され、電流源６６０に流れる電流は「ブリーダ電流」とも示される。

【0044】

これにより、電源ユニット４０２は、ＤＵＴ１４５の消費電流が０である場合においても、電流源６６０が流出させる電流に応じたドレイン電流を流すようにスイッチング素子１０５を制御することになる。この結果、スイッチング素子１０５は、ＤＵＴ１４５の消費電流が０である場合においても、深い遮断領域の状態にならない。したがって、電源ユニット４０２は、ＤＵＴ１４５の消費電流が急激に上昇した場合でも、短い時間でスイッチング素子１０５のドレイン電流を増加させることができる。

【0045】

電流源６６０は、ＤＵＴ１４５等の負荷に電流が流れていない状態において、スイッチング素子１０５を飽和領域に維持する電流を電源出力端子１０２から流出させるようにしてよい。また、電流源６６０は、スイッチング素子１０５のオンオフに依らず常時ブリーダ電流（＞０）を電源出力端子１０２から流出させてよい。

【0046】

図７は、本実施形態に係る装置６００における電源電圧の変動を示すグラフである。本図のグラフは、横軸に時間の経過を示し、縦軸に電源電圧（電源出力端子１０２の出力電圧）を示す。本図のグラフでは、負荷として擬似負荷回路２００を用いる。本図の例において、擬似負荷回路２００は、スイッチング素子２１０がオンの場合に２０Ａの負荷電流を流すものとする。また、キャパシタ１５０の容量は、２００μＦとする。

【0047】

本図は、電流源６６０に流れる電流ＩＢが０の場合（「ＩＢ無」）、電流ＩＢが小さい場合（「ＩＢ小」、ＩＢ＝１１ｍＡ）、電流ＩＢが中くらいの場合（「ＩＢ中」、ＩＢ＝１１０ｍＡ）、電流ＩＢが大きい場合（「ＩＢ大」、ＩＢ＝１．１Ａ）の、電源電圧変動のシミュレーション結果を示す。

【0048】

本図の例においては、電流ＩＢが０である場合には１．１２Ｖもの電圧降下が生じる。これに対し、ＩＢ小、ＩＢ中、ＩＢ大と電流ＩＢを増やすにつれて、電圧降下は、０．３５Ｖ、０．２９Ｖ、０．２３Ｖと減少する。

【0049】

図８は、本実施形態に係る装置６００におけるバイパスコンデンサ容量と電圧降下との関係を示すグラフである。本図のグラフにおいて、横軸はキャパシタ１５０の容量（バイパスコンデンサの容量）であり、縦軸は電源出力端子１０２の出力電圧の電圧降下である。本図のグラフは、図１に示した構成の電源（「電源Ａ」とも示す。）、図４に示した構成の電源（「電源Ｂ」とも示す。）、および電源Ｂにおいて電流ＩＢを１．１Ａとした電源の３種類の電源のそれぞれについて、負荷電流を１０Ａおよび２０Ａとした場合の電圧降下のシミュレーション結果を示す。

【0050】

本グラフに示すように、電源Ｂの場合にはキャパシタ１５０の容量を増やすと電圧降下が大きくなってしまう。しかし、試験ボード６０２側に電流源６６０を追加した電源Ｂにおいては、電源Ａよりも電圧降下を小さくすることができる。

【0051】

図９は、本実施形態に係る装置６００における、電流源６６０として用いる抵抗の大きさと電圧降下との関係を示すグラフである。本図の例においては、電流源６６０は、電源出力端子１０２および接地電位の間に接続された抵抗を有する構成を採る。電流源６６０は、このようなブリーダ抵抗のみで構成されてよく、この場合には電流源６６０は、電源出力端子１０２の出力電圧をブリーダ抵抗の抵抗値で割った大きさのブリーダ電流を流す。本図のグラフでは、負荷として擬似負荷回路２００を用いる。本図の例において、擬似負荷回路２００は、スイッチング素子２１０がオンの場合に２０Ａの負荷電流を流すものとする。

【0052】

本図は、キャパシタ１５０の容量を２００μＦ、３００μＦ、４００μＦ、および５００μＦとした場合における電圧降下のシミュレーション結果を示す。本図において出力電圧の定格は３．３Ｖであるから、ブリーダ抵抗の大きさが３Ω、３０Ω、３００Ωの場合、ブリーダ電流は１．１Ａ、１１０ｍＡ、１１ｍＡとなる。本図に示すように、装置６００は、ブリーダ抵抗の大きさが３００Ω以上の範囲では、ブリーダ抵抗の大きさが３００Ω未満の範囲と比較して電圧降下を効果的に減らすことができる。装置６００は、ブリーダ抵抗の大きさが３００Ω以上の範囲では、抵抗値を減らしてブリーダ電流を増やしても電源変動特性が大きくは改善しない。したがって、電流源６６０は、電源出力端子１０２からＤＵＴ１４５へと供給する最大電流の０．０５５％（１１ｍＡ／２０Ａ）以上または０．０２７５％以上の電流を電源出力端子１０２から流出させるようにしてよい。

【0053】

また、電流源６６０は、電源出力端子１０２からＤＵＴ１４５へと供給する最大電流の１０％以下の電流を電源出力端子１０２から流出させれば十分である。電流源６６０は、最大電流の５％以下の電流を電源出力端子１０２から流出させるようにしてもよい。

【0054】

図１０は、本実施形態に係る装置６００における、電源ユニット４０２の出力電圧が３．３Ｖである場合の電源電圧の変動を示すグラフである。本図のグラフにおいて、横軸は時間の経過であり、縦軸は電源電圧（電源出力端子１０２の出力電圧）である。本図のグラフは、負荷として擬似負荷回路２００を用い、負荷電流を２０Ａとし、キャパシタ１５０の容量を２００μＦとし、電流源６６０として用いるブリーダ抵抗の抵抗値を３Ω、３０Ω、および３００Ωとしたときの、電源電圧変動のシミュレーション結果を示す。本図に示すように、電源ユニット４０２の出力電圧が３．３Ｖである場合には、ブリーダ抵抗の抵抗値を３Ω程度とすれば電圧降下を０．３Ｖ以内に抑えることができる。

【0055】

図１１は、本実施形態に係る電流源６６０の一例としての定電流源１１００の構成を示す。電流源６６０は、本図に示したような、電源出力端子１０２から予め定められた大きさの電流を流出させる定電流源であってよい。

【0056】

定電流源１１００は、ツェナーダイオード１１１０と、抵抗１１２０と、スイッチング素子１１３０と、抵抗１１４０とを含む。ツェナーダイオード１１１０および抵抗１１２０は、電源出力端子１０２および接地電位の間に直列に接続される。ツェナーダイオード１１１０は、アノード側が接地電位に、カソード側が抵抗１１２０に接続される。ツェナーダイオード１１１０は、カソード側の電圧をアノード側の電圧にツェナー電圧を加えた定電圧とする。抵抗１１２０は、電源出力端子１０２の出力電圧およびツェナーダイオード１１１０のカソード側の電圧の差を吸収する。

【0057】

スイッチング素子１１３０および抵抗１１４０は、電源出力端子１０２および接地電位の間に直列に接続される。スイッチング素子１１３０は、制御端子が抵抗１１２０およびツェナーダイオード１１１０の間に接続され、ツェナーダイオード１１１０のカソード側の定電圧からスイッチング素子１１３０の特性によって予め定められたゲート－ソース間の電圧降下分を減じたソース電圧を出力する。抵抗１１４０は、ソース電圧を抵抗値で割った大きさの定電流を流す。

【0058】

以上に示した装置６００によれば、スイッチング素子１０５と相補的に動作して電源出力端子１０２から電流を流出させるスイッチング素子１１０を有しない電源ユニット４０２を用いた場合においても、出力電圧の電圧降下を十分に抑制可能な電源を実現することができる。このような電源をＤＵＴ１４５の試験に用いる装置６００においては、試験の開始時にＤＵＴ１４５に電源を投入し、瞬間的に大電流の電源電力を供給し始める場合においても、出力電圧の電圧降下を十分抑制することが可能となる。

【0059】

このような電源は、ＤＵＴ１４５の試験以外の用途にも適用できる。装置６００をＤＵＴ１４５の試験以外に適用した場合にも、装置６００は、負荷の消費電流が急激に増加したことに応じて短い応答時間の間にスイッチング素子１０５に流れるドレイン電流を増加させることができ、電源出力端子１０２の出力電圧の電圧降下を低減することができる。

【0060】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【0061】

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【符号の説明】

【0062】

１０ 装置、２０ 電源ユニット、３０ 試験ボード、４０ 試験ユニット、１０２ 電源出力端子、１０５ スイッチング素子、１１０ スイッチング素子、１２０ 制御回路、１２５ 電圧源、１３０ オペアンプ、１３５ バイアス制御回路、１４０ デバイス搭載部、１４５ ＤＵＴ、１５０ キャパシタ、１７０ 試験端子、１８０ 試験回路、２００ 擬似負荷回路、２１０ スイッチング素子、２２０ 抵抗、４００ 装置、４０２ 電源ユニット、４２０ 制御回路、６００ 装置、６０２ 試験ボード、６６０ 電流源、１１００ 定電流源、１１１０ ツェナーダイオード、１１２０ 抵抗、１１３０ スイッチング素子、１１４０ 抵抗

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】