知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023168187
(43)【公開日】2023-11-24
(54)【発明の名称】電極接続構造及びその形成方法
(51)【国際特許分類】
H01L 31/10 20060101AFI20231116BHJP
H10K 30/60 20230101ALI20231116BHJP
【ＦＩ】
H01L31/10 H
H01L31/08 T
H01L31/10 A
【審査請求】有
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2022130130
(22)【出願日】2022-08-17
(31)【優先権主張番号】111118137
(32)【優先日】2022-05-13
(33)【優先権主張国・地域又は機関】TW
(71)【出願人】
【識別番号】522328068
【氏名又は名称】天光材料科技股▲ふん▼有限公司
【氏名又は名称原語表記】Ｒａｙｎｅｒｇｙ Ｔｅｋ Ｉｎｃｏｒｐｏｒａｔｉｏｎ
【住所又は居所原語表記】２Ｆ， ＮＯ． ６０， ＰＡＲＫ ＡＶＥＮＵＥ ２， ＨＳＩＮＣＨＵ ＳＣＩＥＮＣＥ ＰＡＲＫ， ＨＳＩＮＣＨＵ， ＴＡＩＷＡＮ
(74)【代理人】
【識別番号】110002295
【氏名又は名称】弁理士法人Ｍ＆Ｐａｒｔｎｅｒｓ
(72)【発明者】
【氏名】張 怡鳴
【テーマコード（参考）】
5F149
5F849
【Ｆターム（参考）】
5F149AB07
5F149AB09
5F149AB11
5F149BA14
5F149BA28
5F149CB14
5F149CB15
5F149FA11
5F149XA01
5F149XB04
5F149XB24
5F849AB07
5F849AB09
5F849AB11
5F849BA14
5F849BA28
5F849CB14
5F849CB15
5F849FA11
5F849XA02
5F849XA17
5F849XA23
5F849XB04
5F849XB24
(57)【要約】
【課題】
良好な電極接続構造を有し、かつ、現在の技術に適合した製造プロセスを有するフォトダイオードを得る
【解決手段】
電極接続構造が提供され、基板１０１と、第１の電極１０３と、第２の電極１０５と、半導体層１０７と、第３の電極１０９と、導電ブロック１１１と、を含む。
第１の電極及び第２の電極は基板に配置される。半導体層１０７は、第１の電極及び第２の電極の上部に配置される。第３の電極は、半導体層上にある。導電ブロック１１１は、半導体層及び第３の電極を貫通し、第２の電極及び第３の電極に直接接触する。導電ブロックの第１の上面と第３の電極の第２の上面とは、異なる面を有する。
【選択図】図１
良好な電極接続構造を有し、かつ、現在の技術に適合した製造プロセスを有するフォトダイオードを得る
【解決手段】
電極接続構造が提供され、基板１０１と、第１の電極１０３と、第２の電極１０５と、半導体層１０７と、第３の電極１０９と、導電ブロック１１１と、を含む。
第１の電極及び第２の電極は基板に配置される。半導体層１０７は、第１の電極及び第２の電極の上部に配置される。第３の電極は、半導体層上にある。導電ブロック１１１は、半導体層及び第３の電極を貫通し、第２の電極及び第３の電極に直接接触する。導電ブロックの第１の上面と第３の電極の第２の上面とは、異なる面を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
基板と、
前記基板に配置される第１の電極及び第２の電極と、
前記第１の電極と前記第２の電極の上部に配置される半導体層と、
前記半導体層上に配置される第３の電極と、
前記半導体層及び前記第３の電極を貫通して前記第２の電極及び前記第３の電極に直接接触する導電ブロックであって前記導電ブロックの第１の上面と前記第３の電極の第２の上面が異なる面である導電ブロックと、
を具備する電極接続構造。
前記基板に配置される第１の電極及び第２の電極と、
前記第１の電極と前記第２の電極の上部に配置される半導体層と、
前記半導体層上に配置される第３の電極と、
前記半導体層及び前記第３の電極を貫通して前記第２の電極及び前記第３の電極に直接接触する導電ブロックであって前記導電ブロックの第１の上面と前記第３の電極の第２の上面が異なる面である導電ブロックと、
を具備する電極接続構造。
【請求項2】
前記導電ブロックは、前記第３の電極の前記第２の上面を覆う延在部をさらに備える、請求項１記載の電極接続構造。
【請求項3】
前記半導体層が光活性層、キャリア輸送層、又はそれらの組み合わせからなり、前記光活性層の材料が有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせからなる、請求項１記載の電極接続構造。
【請求項4】
前記導電ブロックの第１の上面は、前記第３の電極の第２の上面より高いことを特徴とする請求項１記載の電極接続構造。
【請求項5】
前記導電ブロックの材料は、第３の電極の材料と同じである、請求項１記載の電極接続構造。
【請求項6】
前記導電ブロックの材料は、前記第３の電極の材料と異なる、請求項１記載の電極接続構造。
【請求項7】
前記第３の電極、前記導電ブロック、及び前記基板の端部上に配置され、前記第３の電極、前記導電ブロック、及び前記半導体層を完全に覆うパッケージ層をさらに備える、請求項１記載の電極接続構造。
【請求項8】
基板に第１の電極と第２の電極を形成するステップと、
前記第１の電極及び前記第２の電極上に半導体層を形成するステップと、
前記半導体層上に第３の電極を形成するステップと、
第３の電極と半導体層を貫通し、第２の電極を露出させる貫通孔を形成するステップと、
を含み、
前記貫通孔内に導電ブロックを堆積させ、導電ブロックが第２の電極と第３の電極に直接接触し、導電ブロックの第１の上面と第３の電極の第２の上面が異なる平面上にあることを特徴とする電極接続構造の形成方法。
前記第１の電極及び前記第２の電極上に半導体層を形成するステップと、
前記半導体層上に第３の電極を形成するステップと、
第３の電極と半導体層を貫通し、第２の電極を露出させる貫通孔を形成するステップと、
を含み、
前記貫通孔内に導電ブロックを堆積させ、導電ブロックが第２の電極と第３の電極に直接接触し、導電ブロックの第１の上面と第３の電極の第２の上面が異なる平面上にあることを特徴とする電極接続構造の形成方法。
【請求項9】
前記第３の電極と前記半導体層とを貫通する貫通孔を形成して前記第２の電極を露出させるステップは、
前記第３の電極上にフォトレジスト層を形成するステップと、
前記フォトレジスト層をパターニングして、前記第３の電極を露出させる開口部を形成するステップと、
開口部内の第３の電極と第３の電極の下の半導体層をエッチングして貫通孔を形成するステップと、
前記フォトレジスト層を除去するステップと、
を含む、請求項８記載の方法。
前記第３の電極上にフォトレジスト層を形成するステップと、
前記フォトレジスト層をパターニングして、前記第３の電極を露出させる開口部を形成するステップと、
開口部内の第３の電極と第３の電極の下の半導体層をエッチングして貫通孔を形成するステップと、
前記フォトレジスト層を除去するステップと、
を含む、請求項８記載の方法。
【請求項10】
前記第３の電極及び前記半導体層を貫通する貫通孔を形成して前記第２の電極を露出させるステップは、
前記第３の電極の一部と前記半導体層の一部をレーザで除去して前記貫通孔を形成するステップを含む、請求項８記載の方法。
前記第３の電極の一部と前記半導体層の一部をレーザで除去して前記貫通孔を形成するステップを含む、請求項８記載の方法。
【請求項11】
前記半導体層上に前記第３の電極を形成する前に、
前記半導体層の一部にマスクを形成するステップを含み、
前記第３の電極及び前記半導体層を貫通して前記第２の電極を露出させる貫通孔を形成するステップは、
前記マスクを除去し、前記第３の電極が前記半導体層の一部を露出させる開口部を有するステップと、
前記第３の電極上にパターン化されたフォトレジスト層を形成し、パターン化されたフォトレジスト層は、第３の電極の開口部と連通する開口部を有し、
前記第３の電極の開口部内の半導体層の部分をエッチング又はストライピングして、貫通孔を形成するステップと、
パターン化されたフォトレジスト層を除去するステップと、
を含む請求項８記載の方法。
前記半導体層の一部にマスクを形成するステップを含み、
前記第３の電極及び前記半導体層を貫通して前記第２の電極を露出させる貫通孔を形成するステップは、
前記マスクを除去し、前記第３の電極が前記半導体層の一部を露出させる開口部を有するステップと、
前記第３の電極上にパターン化されたフォトレジスト層を形成し、パターン化されたフォトレジスト層は、第３の電極の開口部と連通する開口部を有し、
前記第３の電極の開口部内の半導体層の部分をエッチング又はストライピングして、貫通孔を形成するステップと、
パターン化されたフォトレジスト層を除去するステップと、
を含む請求項８記載の方法。
【請求項12】
前記半導体層上に第３の電極を形成する前に、前記半導体層の一部分にマスクを形成するステップを含み、
ここで、前記第３の電極及び前記半導体層を貫通する貫通孔を形成して前記第２の電極を露出させるステップが、
前記マスクを除去し、前記第３の電極が、前記半導体層の一部を露出させる開口部を有するステップと、前記第３の電極の開口部にある半導体層の部分をレーザーで除去して、貫通孔を形成するステップと、
を含む、請求項８記載の方法。
ここで、前記第３の電極及び前記半導体層を貫通する貫通孔を形成して前記第２の電極を露出させるステップが、
前記マスクを除去し、前記第３の電極が、前記半導体層の一部を露出させる開口部を有するステップと、前記第３の電極の開口部にある半導体層の部分をレーザーで除去して、貫通孔を形成するステップと、
を含む、請求項８記載の方法。
【請求項13】
前記貫通孔に導電ブロックを堆積させるステップは、
前記第３の電極上にマスクを形成し、前記マスクは前記貫通孔を露出させる開口部を有し、
前記導電ブロックを前記貫通孔に堆積させるステップ、及び前記マスクを除去するステップ、
を含む、請求項８記載の方法。
前記第３の電極上にマスクを形成し、前記マスクは前記貫通孔を露出させる開口部を有し、
前記導電ブロックを前記貫通孔に堆積させるステップ、及び前記マスクを除去するステップ、
を含む、請求項８記載の方法。
【請求項14】
前記貫通孔に導電ブロックを堆積させるステップは、
前記第３の電極上及び前記貫通孔内にフォトレジスト層を形成するステップと、
前記フォトレジスト層をパターニングして、前記貫通孔を露出させる開口部を形成するステップと、
前記貫通孔に導電ブロックを堆積させるステップと、
前記フォトレジスト層を除去するステップと、
を含む、請求項８記載の方法。
前記第３の電極上及び前記貫通孔内にフォトレジスト層を形成するステップと、
前記フォトレジスト層をパターニングして、前記貫通孔を露出させる開口部を形成するステップと、
前記貫通孔に導電ブロックを堆積させるステップと、
前記フォトレジスト層を除去するステップと、
を含む、請求項８記載の方法。
【請求項15】
前記半導体層が、光活性層、キャリア輸送層、又はそれらの組み合わせからなり、
前記光活性層の材料が、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせからなる、請求項８記載の方法。
前記光活性層の材料が、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせからなる、請求項８記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、電極接続構造及びその形成方法に関するものである。
【背景技術】
【0002】
関連技術の説明
信号を駆動又は読み出すためのアクティブマトリクスを有するデバイスは、アクティブマトリクス型有機発光ダイオード（AMOLED）やフォトダイオードを用いたイメージセンサなど、多くの用途がある。
信号を駆動又は読み出すためのアクティブマトリクスを有するデバイスは、アクティブマトリクス型有機発光ダイオード（AMOLED）やフォトダイオードを用いたイメージセンサなど、多くの用途がある。
【発明の概要】
【発明が解決しようとする課題】
【0003】
しかし、半導体産業におけるフォトダイオードの小型化が徐々に進み、良好なフォトダイオードは、電極間の接触による短絡を避ける必要があり、また、電極と外部配線との接続部の材料を除去して、電流発生に影響を与えないように電極と外部配線との間の高抵抗の形成を避ける必要がある。
また、フォトダイオード材料の選択も、これまでのシリコン系材料から、有機半導体材料、量子ドット材料、或いはペロブスカイト材料へと発展してきた。また、フォトダイオードの構造も、材料の変化に対応して、下から上へ層状に積み上げる積層構造に変化している。
しかし、この製造工程で使用されるフォトレジスト薬品は、近時開発された有機半導体材料、量子ドット材料、ペロブスカイト材料に使用できない場合がある。例えば、リソグラフィ工程で使用される極性溶媒は、ペロブスカイト材料を分解する可能性があり、ペロブスカイト材料を用いたフォトダイオードのパターニングが困難である。また、電極の接続構造が良好なフォトダイオードを得ることは困難である。従って、良好な電極接続構造を有し、かつ、現在の技術に適合した製造プロセスを有するフォトダイオードをいかにして得るかは、解決すべき課題である。
また、フォトダイオード材料の選択も、これまでのシリコン系材料から、有機半導体材料、量子ドット材料、或いはペロブスカイト材料へと発展してきた。また、フォトダイオードの構造も、材料の変化に対応して、下から上へ層状に積み上げる積層構造に変化している。
しかし、この製造工程で使用されるフォトレジスト薬品は、近時開発された有機半導体材料、量子ドット材料、ペロブスカイト材料に使用できない場合がある。例えば、リソグラフィ工程で使用される極性溶媒は、ペロブスカイト材料を分解する可能性があり、ペロブスカイト材料を用いたフォトダイオードのパターニングが困難である。また、電極の接続構造が良好なフォトダイオードを得ることは困難である。従って、良好な電極接続構造を有し、かつ、現在の技術に適合した製造プロセスを有するフォトダイオードをいかにして得るかは、解決すべき課題である。
【課題を解決するための手段】
【0004】
要約
本開示は、電極接続構造に関する。いくつかの実施形態では、電極接続構造は、基板と、第１の電極と、半導体層と、第３の電極と、導電ブロックとを含む。第１の電極及び第２の電極は基板（側）に配置される。半導体層は、第１の電極と第２の電極の上部に配置される。第３の電極は、半導体層上に配置される。導電ブロックは、半導体層及び第３の電極を貫通し、第２の電極及び第３の電極に直接接触する。導電ブロックの第１の上面と第３の電極の第２の上面とは、異なる平面上にある。
本開示は、電極接続構造に関する。いくつかの実施形態では、電極接続構造は、基板と、第１の電極と、半導体層と、第３の電極と、導電ブロックとを含む。第１の電極及び第２の電極は基板（側）に配置される。半導体層は、第１の電極と第２の電極の上部に配置される。第３の電極は、半導体層上に配置される。導電ブロックは、半導体層及び第３の電極を貫通し、第２の電極及び第３の電極に直接接触する。導電ブロックの第１の上面と第３の電極の第２の上面とは、異なる平面上にある。
【0005】
いくつかの実施形態では、導電ブロックは、第３の電極の第２の上面を覆う延在部をさらに含む。
【0006】
いくつかの実施形態では、半導体層は、光活性層、キャリア輸送層、又はそれらの組合せを含む。光活性層の材料は、有機半導体、量子ドット、ペロブスカイト、又はそれらの組合せを含む。
【0007】
いくつかの実施形態では、導電ブロックの第１の上面は、第３の電極の第２の上面より高い。
【0008】
いくつかの実施形態では、導電ブロックの材料は、第３の電極の材料と同じである。
【0009】
いくつかの実施形態では、導電ブロックの材料は、第３の電極の材料と異なる。
【0010】
いくつかの実施形態では、電極接続構造は、パッケージ層を含む。パッケージ層は、第３の電極、導電ブロック、及び半導体層を完全に覆うように、基板のエッジ部分上に配置される。
【0011】
本開示は、電極接続構造を形成する方法に関するものである。いくつかの実施形態において、本方法は以下の操作を含む：基板に第１の電極及び第２の電極を形成すること、第１の電極及び第２の電極上に半導体層を形成すること、半導体層上に第３の電極を形成すること、第３の電極及び半導体層を貫通して第２の電極を露出させる貫通孔を形成すること、及び貫通孔に導電ブロックを堆積させることである。導電ブロックは、第２の電極と第３の電極とに直接接触する。導電ブロックの第１の上面と第３の電極の第２の上面とは、異なる平面上にある。
【0012】
いくつかの実施形態において、第３の電極及び半導体層を貫通して第２の電極を露出する貫通孔を形成することは、第３の電極上にフォトレジスト層を形成することと、フォトレジスト層をパターニングして第３の電極を露出する開口を形成することと、開口内の第３の電極及び第３の電極の下の半導体層をエッチングして貫通孔を形成することと、フォトレジスト層を除去することを含む。
【0013】
いくつかの実施形態において、第３の電極及び半導体層を貫通して第２の電極を露出させる貫通孔を形成することは、第３の電極の一部及び半導体層の一部をレーザで除去して貫通孔を形成することを含む。
【0014】
いくつかの実施形態では、方法は、半導体層上に第３の電極を形成する前に、半導体層の一部にマスクを形成することをさらに含み、第３の電極及び半導体層を貫通して第２の電極を露出させる貫通孔を形成することは、以下の操作を含む。第３の電極が半導体層の部分を露出させる開口部を有する、マスクを除去すること、第３の電極上にパターン化されたフォトレジスト層を形成すること、パターン化されたフォトレジスト層が第３の電極の開口部と連絡する開口部を有する、第３の電極の開口部の半導体層の部分をエッチング又はストライピングして貫通孔を形成する、及びパターン化されたフォトレジスト層を除去すること。
【0015】
いくつかの実施形態において、この方法は、半導体層上に第３の電極を形成する前に、半導体層の一部にマスクを形成することをさらに含み、第３の電極及び半導体層を貫通して第２の電極を露出する貫通孔を形成することは、マスクを除去し、第３の電極が半導体層の一部を露出する開口を有することと、レーザで第３の電極の開口にある半導体層の一部を除去して貫通孔を形成することとの操作を含む。
【0016】
いくつかの実施形態において、貫通孔に導電ブロックを堆積させることは、第３の電極上に貫通孔を露出させる開口を有するマスクを形成すること、貫通孔に導電ブロックを堆積させること、及びマスクを除去することを含む。
【0017】
いくつかの実施形態では、貫通孔内に導電ブロックを堆積させることは、第３の電極上及び貫通孔内にフォトレジスト層を形成すること、フォトレジスト層をパターニングして貫通孔を露出する開口を形成すること、貫通孔内に導電ブロックを堆積すること、及びフォトレジスト層を除去すること、を含んでいる。
【0018】
いくつかの実施形態では、半導体層は、光活性層、キャリア輸送層、又はそれらの組み合わせを含み、光活性層の材料は、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせを含む。
【図面の簡単な説明】
【0019】
本開示の態様は、添付の図と一緒に読むと、以下の詳細な説明から最もよく理解される。当業界の標準的な慣行に従って、様々な特徴は縮尺通りに描かれておらず、説明のためにのみ使用されていることに留意されたい。様々な特徴の寸法は、議論を明確にするために任意に増加又は減少させることができる。
【0020】
【発明を実施するための形態】
【0021】
詳細な説明
以下の開示は、提供される主題の異なる特徴について異なる実施形態を提供する。要素及び配置の具体例は、本開示を簡略化するために以下に記載される。これらは単なる例示であり、限定することを意図していない。例えば、第２の特徴上に第１の特徴を形成することの説明は、第１及び第２の特徴が直接接触して形成される実施形態を含んでもよく、また、第１及び第２の特徴が直接接触していなくてもよいように、第１及び第２の特徴の間に追加の特徴が形成されてもよい実施形態を含んでもよい。
以下の開示は、提供される主題の異なる特徴について異なる実施形態を提供する。要素及び配置の具体例は、本開示を簡略化するために以下に記載される。これらは単なる例示であり、限定することを意図していない。例えば、第２の特徴上に第１の特徴を形成することの説明は、第１及び第２の特徴が直接接触して形成される実施形態を含んでもよく、また、第１及び第２の特徴が直接接触していなくてもよいように、第１及び第２の特徴の間に追加の特徴が形成されてもよい実施形態を含んでもよい。
【0022】
さらに、「下（ｂｅｎｅａｔｈ）」、「下（ｂｅｌｏｗ）」、「下（ｌｏｗｅｒ）」「上（ａｂｏｖｅ）」、「上（ｕｐｐｅｒ）」、「上（ｔｏｐ）」などの空間的相対用語は、図に示すように、ある要素又は特徴の別の要素（複数可）又は特徴（複数可）に対する関係を説明するために、説明を容易にするために本明細書で使用される場合がある。空間的に相対的な用語は、図に描かれた配向に加えて、使用又は動作における要素の異なる配向を包含することを意図している。装置は、他の向き（９０度回転した向き又は他の向き）であってもよく、本明細書で使用される空間的に相対的な記述は、同様に、それに応じて解釈され得る。本明細書における議論において、特に指示しない限り、異なる図における同じ参照数字は、同じ又は類似の方法によって、又は同じ又は類似の材料を用いて形成された同じ又は類似の要素を指す。
【0023】
本開示は、基板と、第１の電極と、半導体層と、第３の電極と、導電ブロックとを含む電極接続構造を提供する。第１の電極及び第２の電極は、基板に配置される。半導体層は、第１の電極と第２の電極の上部に配置される。第３の電極は、半導体層上に配置される。導電ブロックは、半導体層及び第３の電極を貫通し、第２の電極及び第３の電極に直接接触する。導電ブロックの第１の上面と第３の電極の第２の上面とは、異なる面を有する。以下、本開示の電極接続構造について、実施形態に基づき詳細に説明する。
【0024】
図１（Ａ）～（Ｂ）は、本開示のいくつかの実施形態に係る電極接続構造の断面図であり、例えば、フォトダイオードにおける電極接続構造の断面図である。図１（Ａ）～（Ｂ）に示す実施形態では、電極接続構造は、基板１０１、第１の電極１０３、第２の電極１０５、半導体層１０７、第３の電極１０９、導電ブロック１１１、パッケージ層１１３、及び貫通孔Ｈ１を含む。いくつかの実施形態において、本開示の半導体層１０７は、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせの材料を含み、これらは、現在のリソグラフィ工程で用いられる化学物質を使用できない材料であり、溶液型プロセスによってのみ形成することが可能である。例えば、本開示の半導体層１０７は、リソグラフィプロセスの極性溶媒で分解されやすいペロブスカイト型量子ドット材料を含む。すなわち、本開示の半導体層１０７は、リソグラフィエッチングプロセスでパターニングされにくいという特徴を有する。しかし、以下の電極接続構造の形成方法により形成された電極接続構造では、半導体層１０７の特性を損なうことなく、半導体層１０７をパターニングすることができる。例えば、導電ブロック１１１が貫通孔Ｈ１を実質的に完全に埋め、第３の電極１０９及び第２の電極１０５に良好に接続されるように、貫通孔Ｈ１のパターンが形成される。
従って、貫通孔Ｈ１内に半導体層１０７が配置されることはなく、それゆえ不完全なパターニングにより抵抗値が高くなりすぎて電流の発生に影響を与えるという問題が発生しない。なお、導電ブロック１１１の材料は、第３の電極１０９の材料と同じものであっても異なるものであってもよい。さらに、導電ブロック１１１の第１の上面１１１Ｖは、第３の電極１０９の第２の上面１０９Ｖよりも高い。
従って、貫通孔Ｈ１内に半導体層１０７が配置されることはなく、それゆえ不完全なパターニングにより抵抗値が高くなりすぎて電流の発生に影響を与えるという問題が発生しない。なお、導電ブロック１１１の材料は、第３の電極１０９の材料と同じものであっても異なるものであってもよい。さらに、導電ブロック１１１の第１の上面１１１Ｖは、第３の電極１０９の第２の上面１０９Ｖよりも高い。
【0025】
次に、図１（Ａ）～（Ｂ）に示した電極接続構造について詳細に説明する。いくつかの実施形態において、基板１０１は、フレキシブルなポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリイミド（ＰＩ）などの透明基板、又は例えば非フレキシブルガラス基板やウエハ基板（シリコンウエハ）である。いくつかの実施形態では、基板１０１は、薄膜トランジスタ（ＴＦＴ）基板である。いくつかの実施形態では、基板１０１は、相補型金属酸化膜半導体（ＣＭＯＳ）基板である。いくつかの実施形態では、基板１０１は、回路である。図１（Ａ）～（Ｂ）に示す実施形態では、第１の電極１０３及び第２の電極１０５は、基板１０１（の上方）に、互いに間隔を空けて配置される。第１の電極１０３及び第２の電極１０５は基板１０１に埋め込まれているので、第１の電極１０３、第２の電極１０５、及び基板１０１によって形成される上面は実質的に平坦であり、このような比較的平坦な面上に半導体層１０７を形成するために有益である。いくつかの実施形態では、第１の電極１０３は単位電極であり、図１（Ａ）～（Ｂ）に示すように複数個あってもよく、それらは互いに離れており、アレイのような配列で半導体層１０７の画素の位置に対応する。
【0026】
引き続き、図１（Ａ）～（Ｂ）を参照する。半導体層１０７は、第１の電極１０３及び第２の電極１０５の上部に配置される。半導体層１０７は、光活性層と、必要な複数層のキャリア輸送層（不図示）とを含む。光活性層の材料は、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせを含む。例えば、（ペロブスカイト構造の）材料は、一般式ＡＢX３を有する（ハロゲン化金属）ペロブスカイト量子ドットであり、Ａはホルムアミジニウム（ＦＡ）、メチルアンモニウム（ＭＡ）、セシウム、又はそれらの組み合わせであり、Ｂは鉛、スズ、又はそれらの組み合わせであり、Xはハロゲンである。
有機半導体層は、例えば、Ｐ３ＨＴ：ＰＣＢＭ、ＰＴＢ７：ＰＣＢＭ、ＰＭ６：Ｙ６などの共役ポリマー：フラーレン誘導体、共役ポリマー：非フラーレン受容体、共役ポリマー：共役ポリマー、共役小分子：共役小分子、共役小分子：共役ポリマーなどの組み合わせが挙げられるが、これに限定されるものではない。
また、量子ドットの材料は、ＣｄＳｅ、ＣｄＳ、ＺｎＳ、ＩｎＰ、ＰｂＳなどであってもよいが、同様にこれに限定されるものではない。
有機半導体は、或いは、ＭＥＨ－ＰＰＶなどの発光型の有機半導体であってもよいが、同様にこれに限定されるものではない。これらの光活性層の材料は、光電変換効率に優れる。しかし、これらの材料は自身の特性から、スピンコートなどの溶液型プロセスによって第１の電極１０３及び第２の電極１０５上に形成されることが多い。いくつかの実施形態において、半導体層１０７は単層に限定されない。例えば、複数の層を有するスタック構造であってもよく、スタック構造において、光活性層の上下にそれぞれキャリア輸送層が配置され、第１の電極１０３及び第３の電極１０９に電子及び正孔を集めやすくすることができる。
有機半導体層は、例えば、Ｐ３ＨＴ：ＰＣＢＭ、ＰＴＢ７：ＰＣＢＭ、ＰＭ６：Ｙ６などの共役ポリマー：フラーレン誘導体、共役ポリマー：非フラーレン受容体、共役ポリマー：共役ポリマー、共役小分子：共役小分子、共役小分子：共役ポリマーなどの組み合わせが挙げられるが、これに限定されるものではない。
また、量子ドットの材料は、ＣｄＳｅ、ＣｄＳ、ＺｎＳ、ＩｎＰ、ＰｂＳなどであってもよいが、同様にこれに限定されるものではない。
有機半導体は、或いは、ＭＥＨ－ＰＰＶなどの発光型の有機半導体であってもよいが、同様にこれに限定されるものではない。これらの光活性層の材料は、光電変換効率に優れる。しかし、これらの材料は自身の特性から、スピンコートなどの溶液型プロセスによって第１の電極１０３及び第２の電極１０５上に形成されることが多い。いくつかの実施形態において、半導体層１０７は単層に限定されない。例えば、複数の層を有するスタック構造であってもよく、スタック構造において、光活性層の上下にそれぞれキャリア輸送層が配置され、第１の電極１０３及び第３の電極１０９に電子及び正孔を集めやすくすることができる。
【0027】
引き続き、図１（Ａ）～（Ｂ）を参照する。第３の電極１０９は、半導体層１０７上に配置され、第１の電極１０３との直接接触による短絡を回避するために、半導体層１０７によって下の第１の電極１０３から空間的に分離される。いくつかの実施形態では、第３の電極１０９は、図１（Ａ）～（Ｂ）に示す第１の電極１０３のように、半導体層１０７の画素位置に対応して配置された単位電極と比較して、半導体層１０７の画素の共通電極である。いくつかの実施形態において、第１の電極１０３、第２の電極１０５、及び第３の電極１０９の材料は、アルミニウム、銀、モリブデン、銅、チタン、窒化チタン（ＴｉＮ）などの金属；酸化インジウムスズ（ＩＴＯ）などの金属酸化物；カーボンナノチューブなどの炭素系材料；及び有機導電材料などであっても良い。いくつかの実施形態では、第１の電極１０３はアノードとして働き、第３の電極１０９はカソードとして働く、又は、第１の電極１０３はカソードとして働き、第３の電極１０９はアノードとして働く。アノード及びカソードは、電圧源（図示せず）に接続され、いくつかの実施形態では、半導体層１０７によって生成された電流を収集するために使用される。いくつかの実施形態では、トランジスタ回路及びキャパシタは、基板１０１内に配置される。
【0028】
引き続き、図１（Ａ）～（Ｂ）を参照する。導電ブロック１１１は、半導体層１０７及び第３の電極１０９を貫通し、第２の電極１０５の部分１０５Ａ及び第３の電極１０９に直接接触するので、第３の電極１０９は、導電ブロック１１１を介して第２の電極１０５の部分１０５Ａに接続される。いくつかの実施形態では、第３の電極１０９は、第２の電極１０５を介した接続電極として使用され、例えば、基板１０１内の駆動回路又は読取回路に接続されて、完全な電気回路を形成する。なお、導電ブロック１１１は、貫通孔Ｈ１を実質的に完全に充填しており、貫通孔Ｈ１には半導体層１０７が配置されていない。
従って、導電ブロック１１１は、第３の電極１０９及び第２の電極１０５の部分１０５Ａに良好に接続され、貫通孔Ｈ１内に半導体層１０７は存在しない。貫通孔Ｈ１に半導体層１０７が配置されていないため、抵抗値が高くなりすぎて、電流の発生に影響を与えることはない。いくつかの実施形態において、導電ブロック１１１の材料は、アルミニウム、銀、モリブデン、銅、チタン、窒化チタン（ＴｉＮ）などの金属；酸化インジウムスズ（ＩＴＯ）などの金属酸化物；カーボンナノチューブなどの炭素系材料；及び有機導電材料であってもよい。
いくつかの実施形態において、導電ブロック１１１の材料は、第３の電極１０９の材料と同じである。いくつかの実施形態では、導電ブロック１１１の材料は、第３の電極１０９の材料と異なる。しかしながら、導電ブロック１１１の材料と第３の電極１０９の材料が同じであるか異なっているかにかかわらず、導電ブロック１１１と第３の電極１０９は、例えば、導電ブロック１１１の第１の上面１１１Ｖと第３の電極１０９の第２の上面１０９Ｖが同じ平面上にないように一体的に形成されていないことに注意すべきである。図１（Ａ）と図１（Ｂ）との違いは、図１（Ｂ）の導電ブロック１１１は、第３の電極１０９の第２の上面１０９Ｖを覆い、第１の電極１０３上に配置される延在部１１１Ｃを更に含むことである。
従って、導電ブロック１１１は、第３の電極１０９及び第２の電極１０５の部分１０５Ａに良好に接続され、貫通孔Ｈ１内に半導体層１０７は存在しない。貫通孔Ｈ１に半導体層１０７が配置されていないため、抵抗値が高くなりすぎて、電流の発生に影響を与えることはない。いくつかの実施形態において、導電ブロック１１１の材料は、アルミニウム、銀、モリブデン、銅、チタン、窒化チタン（ＴｉＮ）などの金属；酸化インジウムスズ（ＩＴＯ）などの金属酸化物；カーボンナノチューブなどの炭素系材料；及び有機導電材料であってもよい。
いくつかの実施形態において、導電ブロック１１１の材料は、第３の電極１０９の材料と同じである。いくつかの実施形態では、導電ブロック１１１の材料は、第３の電極１０９の材料と異なる。しかしながら、導電ブロック１１１の材料と第３の電極１０９の材料が同じであるか異なっているかにかかわらず、導電ブロック１１１と第３の電極１０９は、例えば、導電ブロック１１１の第１の上面１１１Ｖと第３の電極１０９の第２の上面１０９Ｖが同じ平面上にないように一体的に形成されていないことに注意すべきである。図１（Ａ）と図１（Ｂ）との違いは、図１（Ｂ）の導電ブロック１１１は、第３の電極１０９の第２の上面１０９Ｖを覆い、第１の電極１０３上に配置される延在部１１１Ｃを更に含むことである。
【0029】
引き続き、図１（Ａ）～（Ｂ）を参照する。第３の電極１０９、導電ブロック１１１、及び基板１０１の端部１０１Ｂ上には、第３の電極１０９、導電ブロック１１１、及び半導体層１０７を完全に覆うようにパッケージ層１１３が形成される。パッケージ層１１３は、外部の酸素又は水分が電極接続構造内に侵入して電極（例えば、第３の電極１０９等）の酸化又は半導体層１０７中の光活性層の酸化を引き起こし、機能の正常動作に影響を与えることを防止する。いくつかの実施形態では、パッケージ層１１３の材料は、窒化シリコン、酸窒化シリコン、酸化シリコン、エポキシ樹脂等、又はそれらの組み合わせである。パッケージ層１１３は、基板１０１のエッジ部分１０１Ｂに直接接触し、パッケージ層１１３と基板１０１のエッジ部分１０１Ｂとの間に半導体層１０７が実質的に存在しないことに留意されたい。従って、パッケージ層１１３は完全な被覆を提供する。
【0030】
上記電極接続構造は、その材料特性上、溶液型塗布プロセスのみによって形成可能な半導体層１０７を含む。また、現在のリソグラフィ工程で使用される化学物質との不適合により、半導体層１０７をその上にフォトレジスト層を形成することによってパターン化することは困難である。しかし、上記電極接続構造は、半導体層１０７を貫通する貫通孔Ｈ１を有しているので、貫通孔Ｈ１内の導電ブロック１１１と第２の電極１０５の部分１０５Ａとを良好に接続できる（導電ブロック１１１と第２の電極１０５の部分１０５Ａとの間に半導体層１０７が実質的に存在しないことを意味する）。上記電極接続構造は、小型化しても上記のような特性を有する。例えば、導電ブロック１１１が充填された貫通孔Ｈ１は、マイクロメートルのオーダーしかない。
【0031】
本開示は、電極接続構造を形成する方法を提供する。いくつかの実施形態において、本方法は、以下の操作を含む：
基板（基板の上方）に第１の電極及び第２の電極を形成するステップ、
第１の電極及び第２の電極上に半導体層を形成するステップ、
半導体層上に第３の電極を形成するステップ、
第３の電極及び半導体層を貫通して第２の電極を露出する貫通孔を形成するステップ、
及び貫通孔内に導電ブロックを堆積させるステップである。
導電ブロックは、第２の電極と第３の電極とに直接接触する。導電ブロックの第１の上面と第３の電極の第２の上面とは、異なる面を有する。以下、本開示の電極接続構造の形成方法について、実施形態に従って詳細に説明する。
基板（基板の上方）に第１の電極及び第２の電極を形成するステップ、
第１の電極及び第２の電極上に半導体層を形成するステップ、
半導体層上に第３の電極を形成するステップ、
第３の電極及び半導体層を貫通して第２の電極を露出する貫通孔を形成するステップ、
及び貫通孔内に導電ブロックを堆積させるステップである。
導電ブロックは、第２の電極と第３の電極とに直接接触する。導電ブロックの第１の上面と第３の電極の第２の上面とは、異なる面を有する。以下、本開示の電極接続構造の形成方法について、実施形態に従って詳細に説明する。
【0032】
図２（Ａ）～図２－２（Ｅ）は、本開示のいくつかの実施形態による電極接続構造の形成の中間段階を示す断面図である。図３（Ａ）～（Ｂ）は、本開示のいくつかの実施形態による電極接続構造を形成する中間段階の断面図である。図４（Ａ）～図４－２（Ｅ）は、本開示のいくつかの実施形態による電極接続構造を形成する中間の段階の断面図である。図５（Ａ）～（Ｃ）は、本開示のいくつかの実施形態による電極接続構造を形成する中間の段階の断面図である。本開示の方法によって形成される電極接続構造２００、電極接続構造３００、電極接続構造４００、及び電極接続構造５００は、実質的に図１（Ａ）又は図１（Ｂ）に示されるものと同じ最終構造を有するが、異なる中間段階を有する。同じ参照数字は、実質的に同じ形成方法によって形成された実質的に同じ材料に言及し、従って、関連する詳細は以下では繰り返さない。本開示された電極接続構造の形成方法は、現在のリソグラフィプロセスの化学物質と適合することが難しく、溶液型プロセスによってのみ形成することができる半導体層１０７をパターニングするステップを含む。半導体層１０７上に直接第３の電極１０９を形成し、両者を直接接触させた後、第３の電極１０９と半導体層１０７をパターニングするか、第３の電極１０９と半導体層１０７を同時にパターニングすることにより、第３の電極１０９と半導体層１０７を貫通する貫通孔Ｈ１を得ることができる。貫通孔Ｈ１は第２の電極１０５の部分１０５aを露出させ、第２の電極１０５の部分１０５aには実質的に半導体層１０７が残存していない。従って、その後に貫通孔Ｈ１に堆積した導電ブロック１１１は、第２の電極１０５及び第３の電極１０９と良好に接続される。また、抵抗が高くなりすぎて電流の発生に影響を与えるような半導体層１０７が残存していない。すなわち、本開示の半導体層１０７が溶液型プロセスでしか形成できず、現在のリソグラフィ工程で使用される薬品と相性が悪い場合でも、本開示の方法により、上述の貫通孔Ｈ１のような所望のパターンに従って、半導体層１０７をパターン化することが可能である。
【0033】
次に、図２（Ａ）～図２－２（Ｅ）の電極接続構造を形成する中間段階の断面図について詳細に説明する。図２（Ａ）では、基板１０１上に第１の電極１０３及び第２の電極１０５が形成されており、第１の電極１０３及び第２の電極１０５は、互いに間隔をあけて基板１０１に埋め込まれる。いくつかの実施形態では、複数の第１の電極１０３は互いに離間し、アレイ配列のように後続の工程でその上に形成される半導体層１０７の画素の位置に対応する。次に、第１の電極１０３、第２の電極１０５、及び基板１０１上に、例えばスピンコートにより半導体層１０７を形成する。そして、半導体層１０７上に第３の電極１０９を形成する。いくつかの実施形態では、第３の電極１０９は、半導体層１０７と直接接触する。
【0034】
図２（Ｂ）～図２－２（Ｅ）において、第３の電極１０９及び半導体層１０７を貫通し、第２の電極１０５を露出する貫通孔Ｈ１が形成される。詳細には、図２（Ｂ）では、第３の電極１０９上にフォトレジスト層２０１が形成されており、第３の電極１０９はフォトレジスト層２０１との相性問題（相互溶解や化学反応など）を有さない。従って、適合性の問題を有する半導体層１０７とフォトレジスト層２０１を空間的に分離することができる。
いくつかの実施形態では、フォトレジスト層２０１は、第３の電極１０９に直接接触する。次に、図２（Ｃ）において、フォトレジスト層２０１は、第３の電極１０９の部分１０９Ａを露出する開口部Ｏ１及び第３の電極１０９の端部１０９Ｂを露出する開口部Ｏ２を形成するようにパターン形成される。開口部Ｏ１は、後の工程で導電ブロック１１１を堆積・充填する位置を規定する。開口部Ｏ２は、後工程においてパッケージ層１１３が成膜・充填される位置を規定する。図２－２（Ｄ）では、図２（Ｃ）も参照して、開口部Ｏ１における第３の電極１０９の部分１０９Ａ及びその下の半導体層１０７の部分１０７Ａがエッチングされて貫通孔Ｈ１が形成される。また、第３の電極１０９の端部１０９Ｂと、その下の半導体層１０７の端部１０７Ｂとがエッチングされ、より深い開口部Ｏ３が形成される。貫通孔Ｈ１は第２の電極１０５の部分１０５Ａを露出させ、開口部Ｏ３は基板１０１のエッジ部１０１Ｂを露出させる。次に、図２－２（Ｅ）において、図２－２（Ｄ）のフォトレジスト層２０１を除去する。
いくつかの実施形態では、フォトレジスト層２０１は、第３の電極１０９に直接接触する。次に、図２（Ｃ）において、フォトレジスト層２０１は、第３の電極１０９の部分１０９Ａを露出する開口部Ｏ１及び第３の電極１０９の端部１０９Ｂを露出する開口部Ｏ２を形成するようにパターン形成される。開口部Ｏ１は、後の工程で導電ブロック１１１を堆積・充填する位置を規定する。開口部Ｏ２は、後工程においてパッケージ層１１３が成膜・充填される位置を規定する。図２－２（Ｄ）では、図２（Ｃ）も参照して、開口部Ｏ１における第３の電極１０９の部分１０９Ａ及びその下の半導体層１０７の部分１０７Ａがエッチングされて貫通孔Ｈ１が形成される。また、第３の電極１０９の端部１０９Ｂと、その下の半導体層１０７の端部１０７Ｂとがエッチングされ、より深い開口部Ｏ３が形成される。貫通孔Ｈ１は第２の電極１０５の部分１０５Ａを露出させ、開口部Ｏ３は基板１０１のエッジ部１０１Ｂを露出させる。次に、図２－２（Ｅ）において、図２－２（Ｄ）のフォトレジスト層２０１を除去する。
【0035】
図２－２（Ｅ）、図１（Ａ）、及び図１（Ｂ）を参照する。図２－２（Ｅ）に示す実施形態では、導電ブロック１１１が貫通孔Ｈ１内に堆積される。次に、第３の電極１０９、導電ブロック１１１、及び基板１０１のエッジ部１０１Ｂ上にパッケージ層１１３を成膜し、図１（Ａ）又は図１（Ｂ）に示す電極接続構造を得ることができる。なお、貫通孔Ｈ１に導電ブロック１１１を成膜する中間工程の詳細については、後述の図６－図９（Ｃ）を参照すること。形成された導電ブロック１１１は、第２の電極１０５と第３の電極１０９に直接接触し、電極接続が良好で、かつ、第３の電極の第１の上面１１１Ｖと第２の上面１０９Ｖが同一平面上にない特徴を有する（図１（Ａ）又は図１（Ｂ）に示すように）。
【0036】
次に、図３（Ａ）、図３（Ｂ）の電極接続構造３００を形成する中間段階の断面図について詳細に説明する。図３（Ａ）において、基板１０１に第１の電極１０３及び第２の電極１０５が形成され、第１の電極１０３、第２の電極１０５、及び基板１０１上に半導体層１０７が形成され、半導体層１０７上に第３の電極１０９が形成される。図３（Ａ）の実施形態については、図２（Ａ）の実施形態を参照し、ここでは繰り返さない。
【0037】
図３（Ｂ）において、第３の電極１０９と半導体層１０７を貫通し、第２の電極１０５を露出する貫通孔Ｈ１が形成される。詳細には、レーザ３０１を用いて、第３の電極１０９の部分１０９Ａと半導体層１０７の部分１０７Ａを同時に除去し、貫通孔Ｈ１を形成する。また、レーザ３０３とレーザ３０５とを用いて、第３の電極１０９のエッジ部１０９Ｂと半導体層１０７のエッジ部１０７Ｂとを同時に除去し、開口部Ｏ４が形成される。レーザーリフトオフを用いることで、半導体層１０７と相性の悪いフォトレジスト層でパターニングを行うことを回避することができる。また、レーザ３０１を用いて第３の電極１０９の部分１０９Ａと半導体層１０７の部分１０７Ａを同時に除去し、レーザ３０３及びレーザ３０５を用いて第３の電極１０９の端部１０９Ｂと半導体層１０７の端部１０７Ｂを同時に除去することにより、第３の電極１０９及び半導体層１０７を同時に貫通する貫通穴Ｈ１を確実に得ることができ、第２の電極１０５の部分１０５Ａと基板１０１の端部１０１Ｂとに整合する開口部Ｏ４を得ておくことも可能である。すなわち、貫通孔Ｈ１は第２の電極１０５の部分１０５Ａを露出させ、開口部Ｏ４は基板１０１のエッジ部分１０１Ｂを露出させる。
【0038】
図３（Ｂ）、図１（Ａ）、及び図１（Ｂ）を参照する。図３（Ｂ）に示す実施形態では、貫通孔Ｈ１に導電ブロック１１１を成膜し、第３の電極１０９、導電ブロック１１１、及び基板１０１の縁部分１０１Ｂにパッケージ層を成膜して、図１（Ａ）又は図１（Ｂ）に示す電極接続構造を得ることができる。なお、貫通孔Ｈ１に導電ブロック１１１を成膜する中間工程の詳細については、図６～図９（Ｃ）を参照すること。形成された導電ブロック１１１は、第２の電極１０５と第３の電極１０９に直接接触し、電極接続が良好で、かつ、第３の電極の第１の上面１１１Ｖと第２の上面１０９Ｖが同一平面上にない（図１（Ａ）又は図１（Ｂ）に示す）特徴を有する。
【0039】
次に、図４（Ａ）～図４－２（Ｅ）の電極接続構造４００を形成する中間段階断面図について詳細に説明する。図４（Ａ）において、基板１０１に第１の電極１０３及び第２の電極１０５が形成され、第１の電極１０３、第２の電極１０５、及び基板１０１上に半導体層１０７が形成される。図４（Ａ）の実施形態については、上記図２（Ａ）の実施形態を参照し、ここでは繰り返さない。
【0040】
図４（Ｂ）～図４－２（Ｅ）において、第３の電極１０９及び半導体層１０７を貫通し、第２の電極１０５を露出する貫通孔Ｈ１が形成される。図４Ｂにおいて、半導体層１０７上に第３の電極１０９を形成する前に、半導体層１０７の部分１０７Ａ及び端部１０７Ｂにマスク４０１を形成して、導電ブロック１１１が堆積及び充填される位置と、パッケージ層１１３が後続工程で堆積及び充填される位置をそれぞれ定義することを更に含む。いくつかの実施形態では、第３の電極１０９は、真空コーティングのような非溶液プロセスによって半導体層１０７上に形成される。一方、図４（Ｃ）を参照すると、マスク４０１を用いて半導体層１０７の部分１０７Ａ及びエッジ部分１０７Ｂを覆うことにより、半導体層１０７上に形成された第３の電極１０９をパターニングし、マスク４０１を除去した後、第３の電極１０９に開口部Ｏ５及び開口部Ｏ６を形成して半導体層１０７の部分１０７Ａ及びエッジ部分１０７Ｂをそれぞれ露出させる。図４（Ｃ）では、第３の電極１０９上にパターン化されたフォトレジスト層４０２が形成されており、パターン化されたフォトレジスト層４０２には、第３の電極の開口部Ｏ５及び開口部Ｏ６と連絡する開口部Ｏ７及び開口部Ｏ８がそれぞれ形成される。第３の電極１０９は、パターニングされたフォトレジスト層４０２と、例えば、相互溶解や化学反応などの相性問題がなく、相性問題がある半導体層１０７とパターニングされたフォトレジスト層４０２とを空間的に分離することが可能である。図４－２（Ｄ）（図４（Ｃ）も参照）において、パターニングされたフォトレジスト層４０２によって保護されていない部分、すなわち、第３の電極１０９の開口部Ｏ５における半導体層１０７の部分１０７Ａがエッチングされて貫通孔Ｈ１が形成される。また、第３の電極１０９の開口部Ｏ６における半導体層１０７の端部１０７Ｂは、エッチングされて開口部Ｏ９を形成する。貫通孔Ｈ１及び開口部Ｏ９は、それぞれ第３の電極１０９及び半導体層１０７を貫通し、第２の電極１０５の部分１０５Ａ及び基板１０１のエッジ部分１０１Ｂをそれぞれ露出させる。図４－２（Ｅ）では、図４（Ｄ）のパターン化されたフォトレジスト層４０２を除去する。
【0041】
図４－２（Ｅ）、図１（Ａ）、及び図１（Ｂ）を参照する。図４－２（Ｅ）に示す実施形態では、貫通孔Ｈ１に導電ブロック１１１を堆積させ、その後、第３の電極１０９、導電ブロック１１１、及び基板１０１の縁部分１０１Ｂにパッケージ層１１３を堆積させて、図１（Ａ）又は図１（Ｂ）に示す電極接続構造を得ることができる。なお、貫通孔Ｈ１に導電ブロック１１１を成膜する中間工程の詳細については、後述の図６～図９（Ｃ）を参照されたい。形成された導電ブロック１１１は、第２の電極１０５と第３の電極１０９に直接接触し、電極接続が良好で、かつ、第３の電極の第１の上面１１１Ｖと第２の上面１０９Ｖが同一平面上にない（図１（Ａ）又は図１（Ｂ）に示す）特徴を有する。
【0042】
次に、図５（Ａ）～図５（Ｃ）の電極接続構造５００を形成する中間段階断面図について詳細に説明する。図５（Ａ）において、基板１０１に第１の電極１０３及び第２の電極１０５が形成され、第１の電極１０３、第２の電極１０５及び基板１０１上に半導体層１０７が形成される。 図５（Ａ）の実施形態については、上記図２（Ａ）の実施形態を参照し、ここでは繰り返さないものとする。
【0043】
図５（Ｂ）～図５（Ｃ）において、第３の電極１０９及び半導体層１０７を貫通し、第２の電極１０５を露出する貫通孔Ｈ１が形成される。図５（Ｂ）において、半導体層１０７上に第３の電極１０９を形成する前に、半導体層１０７の部分１０７Ａ及び端部１０７Ｂにマスク５０１を形成して、導電ブロック１１１が堆積及び充填される位置と、パッケージ層１１３が後続工程で堆積及び充填される位置をそれぞれ定義することを含む。いくつかの実施形態では、第３の電極１０９は、真空コーティングのような非溶液プロセスによって半導体層１０７上に形成される。半導体層１０７の部分１０７Ａ及びエッジ部分１０７Ｂをマスク５０１で覆って半導体層１０７上に形成された第３の電極１０９をパターニングし、マスク５０１を除去した後、第３の電極１０９に開口部Ｏ１０及び開口部Ｏ１１を形成して半導体層１０７の部分１０７Ａ及びエッジ部分１０７Ｂをそれぞれ露呈させる。図５（Ｃ）では、図５（Ｂ）も参照しながら、レーザ５０３を用いて、第３の電極１０９の開口部Ｏ１０における半導体層１０７の部分１０７Ａを除去し、貫通孔Ｈ１を形成する。レーザ５０５及びレーザ５０７を用いて、第３の電極１０９の開口部Ｏ１１における半導体層１０７の端部１０７Ｂを除去し、開口部Ｏ１２を形成する。レーザリフトオフを用いることで、半導体層１０７と相性の悪いフォトレジスト層によるパターニングを回避することができる。また、第３の電極１０９及び半導体層１０７を貫通し、第２の電極１０５の部分１０５Ａと整合する貫通孔Ｈ１を確実に得ることができ、基板１０１の端部１０１Ｂと整合する開口部Ｏ１２を得ることができる。すなわち、貫通孔Ｈ１は第２の電極１０５の部分１０５Ａを露出させ、開口部Ｏ１２は基板１０１のエッジ部１０１Ｂを露出させる。
【0044】
図５（Ｃ）、図１（Ａ）、及び図１（Ｂ）を参照する。図５（Ｃ）に示す実施形態では、貫通孔Ｈ１に導電ブロック１１１を成膜し、第３の電極１０９、導電ブロック１１１、及び基板１０１のエッジ部１０１Ｂにパッケージ層１１３を成膜して図１（Ａ）又は図１（Ｂ）に示す電極接続構造を得ることができる。なお、貫通孔Ｈ１に導電ブロック１１１を成膜する中間工程の詳細については、後述の図６～図９（Ｃ）を参照されたい。形成された導電ブロック１１１は、第２の電極１０５と第３の電極１０９とに直接接触し、電極接続が良好で、第３の電極の第１の上面１１１Ｖと第２の上面１０９Ｖとが同一平面上にない（図１（Ａ）又は図１（Ｂ）に示す）特徴を有する。
【0045】
図６は、本開示のいくつかの実施形態における方法に従って貫通孔内に導電ブロックを堆積させる中間段階の断面図である。図７は、本開示のいくつかの実施形態における方法に従って、貫通孔内に導電ブロックを堆積させる中間段階の断面図である。図８（Ａ）～（Ｃ）は、本開示のいくつかの実施形態における、方法に従って貫通孔内に導電ブロックを堆積させる中間段階の断面図である。図９（Ａ）～９（Ｃ）は、本開示のいくつかの実施形態における、方法に従って貫通孔内に導電ブロックを堆積させる中間段階の断面図である。図１（Ａ）又は図１（Ｂ）に示すような最終的な電極接続構造は、例えば、図６、図７、図８（Ａ）～図８（Ｃ）、又は図９（Ａ）～図９（Ｃ）の方法といった、貫通孔内に導電ブロックを堆積させる上記の方法により、図２－２（Ｅ）の電極接続構造２００、図３（Ｂ）の電極接続構造３００、図４－２（Ｅ）の電極接続構造４００、及び図５（Ｃ）の電極接続構造５００から得ることができる。
【0046】
次に、図６の貫通孔Ｈ１に導電ブロック１１１を堆積させる方法について詳細に説明する。図６において、第３の電極１０９上にマスク６０１を形成する。マスク６０１は、貫通孔Ｈ１を露出させる開口部Ｏ１３を有する。開口部Ｏ１３の孔径Ｌ２は、貫通孔Ｈ１の孔径Ｌ１より大きく、第２の電極１０５の幅L３より小さいので、導電ブロック１１１を成膜する際に貫通孔Ｈ１を完全に充填することが可能である。さらに、導電ブロック１１１を透明材料で形成しない実施形態では、半導体層１０７から第３の電極１０９に向かって光が出射する際に、導電ブロック１１１が発光を阻害することを防止することも可能である。貫通孔Ｈ１に導電ブロック１１１を成膜した後、マスク６０１を除去し、その後、第３の電極１０９、導電ブロック１１１、基板１０１の端部１０１Ｂにパッケージ層１１３を形成して、図１（Ａ）に示すような電極接続構造を得ることができる。
【0047】
次に、図７の貫通孔Ｈ１に導電ブロック１１１を成膜する方法について詳細に説明する。図７において、第３の電極１０９上にマスク７０１を形成する。マスク７０１は、貫通孔Ｈ１を露出させる開口部Ｏ１４を有する。第１の電極１０３の上方に配置される開口部Ｏ１４の孔径Ｌ４は、貫通孔Ｈ１の孔径Ｌ１より大きく、第３の電極１０９の幅L５より小さい。導電ブロック１１１は、貫通孔Ｈ１に堆積した際に貫通孔Ｈ１を完全に埋めるだけでなく、第３の電極１０９の第２の上面１０９Ｖを覆う延在部１１１Ｃを有するため、第３の電極１０９との接触面積が増加し抵抗値が低下する。貫通孔Ｈ１に導電ブロック１１１を成膜した後、マスク７０１を除去し、第３の電極１０９、導電ブロック１１１、及び基板１０１の縁部分１０１Ｂにパッケージ層１１３を形成し、図１（Ｂ）に示すような電極接続構造を得る。
【0048】
次に、図８（Ａ）～（Ｃ）の貫通孔Ｈ１に導電ブロック１１１を成膜する方法について詳細に説明する。図８（Ａ）において、第３の電極１０９上、貫通孔Ｈ１内、及び基板１０１のエッジ部１０１Ｂ上にフォトレジスト層８０１を形成する。次に、図８（Ｂ）において、フォトレジスト層８０１をパターニングして開口部Ｏ１５を形成し、貫通孔Ｈ１を露出させる。開口部Ｏ１５は、最終的な電極接続構造における導電ブロック１１１の位置を規定するものである。開口部Ｏ１５の孔径Ｌ６は、貫通孔Ｈ１の孔径Ｌ１より大きく、かつ、第２の電極１０５の幅L３より小さくなる。従って、図８（Ｃ）を参照して説明される工程で、導電ブロック１１１は、開口部Ｏ１５内に蒸着され貫通孔Ｈ１に完全に埋め込まれ、開口部Ｏ１５外に蒸着された導電ブロック１１１とその下層の第３の電極１０９の間にはフォトレジスト層８０１が介在され、後続工程でフォトレジスト層８０１を除去するときに開口部Ｏ１５の外に形成された導電ブロック１１１を除去することができる。すなわち、最終的に得られる電極接続構造は、開口部Ｏ１５の内部にのみ導電ブロック１１１が形成され、開口部Ｏ１５の外部（例えば、第１の電極１０３上）に導電ブロック１１１は形成されない。引き続き図８（Ｃ）を参照すると、導電ブロック１１１は、貫通孔Ｈ１内及びフォトレジスト層８０１上に堆積される。フォトレジスト層８０１をフォトレジスト層上の導電ブロック１１１とともに除去して、導電ブロック１１１が開口部Ｏ１５内にのみ配置され、その後、第３の電極１０９、導電ブロック１１１及び基板１０１の端部１０１Ｂ上にパッケージ層１１３を形成して図１（Ａ）に示す電極接続構造物を得る。
【0049】
次に、図９（Ａ）～（Ｃ）の貫通孔Ｈ１に導電ブロック１１１を成膜する方法について詳細に説明する。図９（Ａ）において、第３の電極１０９上、貫通孔Ｈ１内、及び基板１０１のエッジ部１０１Ｂ上にフォトレジスト層９０１を形成する。次に、図９（Ｂ）において、フォトレジスト層９０１をパターニングして開口部Ｏ１６を形成し、貫通孔Ｈ１を露出させる。開口部Ｏ１６は、最終的な電極接続構造における導電ブロック１１１の位置を規定するものである。第１の電極１０３の上方に配置される開口部Ｏ１６の孔径Ｌ７は、貫通孔Ｈ１の孔径Ｌ１より大きく、第３の電極１０９の幅L５より小さい。導電ブロック１１１は、図９Ｃを参照した後工程で開口部Ｏ１６に堆積すると、貫通孔Ｈ１を完全に埋めることができ、導電ブロック１１１は、第３の電極１０９の第２の上面１０９Ｖを覆う延在部１１１Ｃを有する。開口部Ｏ１６の外側に導電ブロック１１１を成膜すると、導電ブロック１１１と下方の基板１０１のエッジ部１０１Ｂとの間にフォトレジスト層９０１が介在される。すなわち、最終的に得られる電極接続構造は、貫通孔Ｈ１内に配置される導電ブロック１１１だけでなく、第１の電極１０３上に配置される延出部１１１Ｃも有することになる。
引き続き図９Ｃを参照すると、貫通孔Ｈ１内及びフォトレジスト層９０１上に導電ブロック１１１を成膜する。そして、フォトレジスト層９０１上の導電ブロック１１１とともにフォトレジスト層９０１を除去して、開口部Ｏ１６にのみ配置される導電ブロック１１１を得て、次に、第３の電極１０９、導電ブロック１１１及び基板１０１の端部１０１Ｂ上にパッケージ層１１３を形成して図１（Ｂ）のように電極接続構造を得ることができる。
引き続き図９Ｃを参照すると、貫通孔Ｈ１内及びフォトレジスト層９０１上に導電ブロック１１１を成膜する。そして、フォトレジスト層９０１上の導電ブロック１１１とともにフォトレジスト層９０１を除去して、開口部Ｏ１６にのみ配置される導電ブロック１１１を得て、次に、第３の電極１０９、導電ブロック１１１及び基板１０１の端部１０１Ｂ上にパッケージ層１１３を形成して図１（Ｂ）のように電極接続構造を得ることができる。
【0050】
上記の電極接続構造の形成方法は、半導体層１０７（溶液型プロセスによってのみ電極接続構造上に塗布可能）がリソグラフィプロセスで使用する薬品に直接接触することを防止するものである。すなわち、上記の方法では、半導体層１０７がリソグラフィ工程で使用される薬液と接触することを防ぐため、相互溶解や化学反応などの材料特性による不適合の問題が発生する。導電ブロック１１１と第２の電極１０５の部分１０５Ａとが良好に接続されるように（導電ブロック１１１と第２の電極１０５の部分１０５Ａとの間に半導体層１０７が実質的に存在しないことを意味する）、パターン化された半導体層１０７を得ることができる。また、パッケージ層１１３は、基板１０１の端部１０１Ｂと良好に接触している（パッケージ層１１３と基板１０１の端部１０１Ｂとの間には、実質的に半導体層１０７が存在しないことを意味する）。また、電極接続構造は、小型化後も上記のような特性を有する。 また、本開示では、先に第３の電極１０９をパターニングしてから導電ブロック１１１を成膜するので、導電ブロック１１１と第３の電極１０９は一体的に形成されることはない。また、両者は同じ材料で形成されるだけでなく、異なる材料で形成され、例えば、導電ブロック１１１の第１の上面１１１Ｖと第３の電極１０９の第２の上面１０９Ｖが同一平面上にない特徴を有していてもよい。
【0051】
本開示は、当業者が現在開示されている態様をよりよく理解できるように、いくつかの実施形態の特徴を説明した。当業者は、本明細書に提示された実施形態の同じ目的を遂行し、及び／又は同じ利点を達成するための他のプロセス及び構造を設計又は修正するための基礎として、いつでも本開示を利用し得ることを認識するべきである。また、当業者は、そのような同等の構造が本開示の精神及び範囲から逸脱しないこと、並びに、本開示の精神及び範囲から逸脱することなく本明細書に様々な変更、置換及び修正を加えることができることを認識するべきである。
【図1】
【図2】
【図2-2】
【図3】
【図4】
【図4-2】
【図5】
【図6】
【図7】
【図8】
【図9】
【手続補正書】
【提出日】2023-08-24
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
基板と、
前記基板に配置される複数の第１の電極及び前記基板に配置される第２の電極と、
複数の前記第１の電極と前記第２の電極の上部に配置される半導体層と、
前記半導体層上に配置される画素の共通電極である第３の電極と、
前記半導体層及び前記第３の電極を貫通して前記第２の電極及び前記第３の電極に直接接触する導電ブロックであって前記導電ブロックの第１の上面と前記第３の電極の第２の上面が異なる面である導電ブロックと、
を具備し、複数の前記第1の電極は前記半導体層における前記画素の位置に対応してアレイ状に配列された単位電極である電極接続構造。
前記基板に配置される複数の第１の電極及び前記基板に配置される第２の電極と、
複数の前記第１の電極と前記第２の電極の上部に配置される半導体層と、
前記半導体層上に配置される画素の共通電極である第３の電極と、
前記半導体層及び前記第３の電極を貫通して前記第２の電極及び前記第３の電極に直接接触する導電ブロックであって前記導電ブロックの第１の上面と前記第３の電極の第２の上面が異なる面である導電ブロックと、
を具備し、複数の前記第1の電極は前記半導体層における前記画素の位置に対応してアレイ状に配列された単位電極である電極接続構造。
【請求項2】
前記導電ブロックは、前記第３の電極の前記第２の上面を覆う延在部をさらに備える、請求項１記載の電極接続構造。
【請求項3】
前記半導体層が光活性層、キャリア輸送層、又はそれらの組み合わせからなり、前記光活性層の材料が有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせからなる、請求項１記載の電極接続構造。
【請求項4】
前記導電ブロックの第１の上面は、前記第３の電極の第２の上面より高いことを特徴とする請求項１記載の電極接続構造。
【請求項5】
前記導電ブロックの材料は、第３の電極の材料と同じである、請求項１記載の電極接続構造。
【請求項6】
前記導電ブロックの材料は、前記第３の電極の材料と異なる、請求項１記載の電極接続構造。
【請求項7】
前記第３の電極、前記導電ブロック、及び前記基板の端部上に配置され、前記第３の電極、前記導電ブロック、及び前記半導体層を完全に覆うパッケージ層をさらに備える、請求項１記載の電極接続構造。
【請求項8】
基板に複数の第１の電極と第２の電極とを形成するステップと、
複数の前記第１の電極及び前記第２の電極上に半導体層を形成するステップと、
前記半導体層上に画素の共通電極である第３の電極を形成するステップと、
第３の電極と半導体層を貫通し、第２の電極を露出させる貫通孔を形成するステップと、
を含み、
複数の前記第1の電極は前記半導体層における前記画素の位置に対応してアレイ状に配列された単位電極であり、
前記貫通孔内に導電ブロックを堆積させ、導電ブロックが第２の電極と第３の電極に直接接触し、導電ブロックの第１の上面と第３の電極の第２の上面が異なる平面上にあることを特徴とする電極接続構造の形成方法。
複数の前記第１の電極及び前記第２の電極上に半導体層を形成するステップと、
前記半導体層上に画素の共通電極である第３の電極を形成するステップと、
第３の電極と半導体層を貫通し、第２の電極を露出させる貫通孔を形成するステップと、
を含み、
複数の前記第1の電極は前記半導体層における前記画素の位置に対応してアレイ状に配列された単位電極であり、
前記貫通孔内に導電ブロックを堆積させ、導電ブロックが第２の電極と第３の電極に直接接触し、導電ブロックの第１の上面と第３の電極の第２の上面が異なる平面上にあることを特徴とする電極接続構造の形成方法。
【請求項9】
前記第３の電極と前記半導体層とを貫通する貫通孔を形成して前記第２の電極を露出させるステップは、
前記第３の電極上にフォトレジスト層を形成するステップと、
前記フォトレジスト層をパターニングして、前記第３の電極を露出させる開口部を形成するステップと、
開口部内の第３の電極と第３の電極の下の半導体層をエッチングして貫通孔を形成するステップと、
前記フォトレジスト層を除去するステップと、
を含む、請求項８記載の方法。
前記第３の電極上にフォトレジスト層を形成するステップと、
前記フォトレジスト層をパターニングして、前記第３の電極を露出させる開口部を形成するステップと、
開口部内の第３の電極と第３の電極の下の半導体層をエッチングして貫通孔を形成するステップと、
前記フォトレジスト層を除去するステップと、
を含む、請求項８記載の方法。
【請求項10】
前記第３の電極及び前記半導体層を貫通する貫通孔を形成して前記第２の電極を露出させるステップは、
前記第３の電極の一部と前記半導体層の一部をレーザーで除去して前記貫通孔を形成するステップを含む、請求項８記載の方法。
前記第３の電極の一部と前記半導体層の一部をレーザーで除去して前記貫通孔を形成するステップを含む、請求項８記載の方法。
【請求項11】
前記半導体層上に前記第３の電極を形成する前に、
前記半導体層の一部にマスクを形成するステップを含み、
前記第３の電極及び前記半導体層を貫通して前記第２の電極を露出させる貫通孔を形成するステップは、
前記マスクを除去し、前記第３の電極が前記半導体層の一部を露出させる開口部を有するステップと、
前記第３の電極上にパターン化されたフォトレジスト層を形成し、パターン化されたフォトレジスト層は、第３の電極の開口部と連通する開口部を有し、
前記第３の電極の開口部内の半導体層の部分をエッチング又はストライピングして、貫通孔を形成するステップと、
パターン化されたフォトレジスト層を除去するステップと、
を含む請求項８記載の方法。
前記半導体層の一部にマスクを形成するステップを含み、
前記第３の電極及び前記半導体層を貫通して前記第２の電極を露出させる貫通孔を形成するステップは、
前記マスクを除去し、前記第３の電極が前記半導体層の一部を露出させる開口部を有するステップと、
前記第３の電極上にパターン化されたフォトレジスト層を形成し、パターン化されたフォトレジスト層は、第３の電極の開口部と連通する開口部を有し、
前記第３の電極の開口部内の半導体層の部分をエッチング又はストライピングして、貫通孔を形成するステップと、
パターン化されたフォトレジスト層を除去するステップと、
を含む請求項８記載の方法。
【請求項12】
前記半導体層上に第３の電極を形成する前に、前記半導体層の一部分にマスクを形成するステップを含み、
ここで、前記第３の電極及び前記半導体層を貫通する貫通孔を形成して前記第２の電極を露出させるステップが、
前記マスクを除去し、前記第３の電極が、前記半導体層の一部を露出させる開口部を有するステップと、前記第３の電極の開口部にある半導体層の部分をレーザーで除去して、貫通孔を形成するステップと、
を含む、請求項８記載の方法。
ここで、前記第３の電極及び前記半導体層を貫通する貫通孔を形成して前記第２の電極を露出させるステップが、
前記マスクを除去し、前記第３の電極が、前記半導体層の一部を露出させる開口部を有するステップと、前記第３の電極の開口部にある半導体層の部分をレーザーで除去して、貫通孔を形成するステップと、
を含む、請求項８記載の方法。
【請求項13】
前記貫通孔に導電ブロックを堆積させるステップは、
前記第３の電極上にマスクを形成し、前記マスクは前記貫通孔を露出させる開口部を有し、
前記導電ブロックを前記貫通孔に堆積させるステップ、及び前記マスクを除去するステップ、
を含む、請求項８記載の方法。
前記第３の電極上にマスクを形成し、前記マスクは前記貫通孔を露出させる開口部を有し、
前記導電ブロックを前記貫通孔に堆積させるステップ、及び前記マスクを除去するステップ、
を含む、請求項８記載の方法。
【請求項14】
前記貫通孔に導電ブロックを堆積させるステップは、
前記第３の電極上及び前記貫通孔内にフォトレジスト層を形成するステップと、
前記フォトレジスト層をパターニングして、前記貫通孔を露出させる開口部を形成するステップと、
前記貫通孔に導電ブロックを堆積させるステップと、
前記フォトレジスト層を除去するステップと、
を含む、請求項８記載の方法。
前記第３の電極上及び前記貫通孔内にフォトレジスト層を形成するステップと、
前記フォトレジスト層をパターニングして、前記貫通孔を露出させる開口部を形成するステップと、
前記貫通孔に導電ブロックを堆積させるステップと、
前記フォトレジスト層を除去するステップと、
を含む、請求項８記載の方法。
【請求項15】
前記半導体層が、光活性層、キャリア輸送層、又はそれらの組み合わせからなり、
前記光活性層の材料が、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせからなる、請求項８記載の方法。
前記光活性層の材料が、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせからなる、請求項８記載の方法。