特開 2023-168195 半導体層のパターニング方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023168195

(43)【公開日】2023-11-24

(54)【発明の名称】半導体層のパターニング方法

(51)【国際特許分類】

   H01L 27/146 20060101AFI20231116BHJP

   H01L 31/10 20060101ALI20231116BHJP

【ＦＩ】

H01L27/146 C

H01L31/10 A

【審査請求】有

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2022151777

(22)【出願日】2022-09-22

(31)【優先権主張番号】111117724

(32)【優先日】2022-05-11

(33)【優先権主張国・地域又は機関】TW

(71)【出願人】

【識別番号】522328068

【氏名又は名称】天光材料科技股▲ふん▼有限公司

【氏名又は名称原語表記】Ｒａｙｎｅｒｇｙ Ｔｅｋ Ｉｎｃｏｒｐｏｒａｔｉｏｎ

【住所又は居所原語表記】２Ｆ， ＮＯ． ６０， ＰＡＲＫ ＡＶＥＮＵＥ ２， ＨＳＩＮＣＨＵ ＳＣＩＥＮＣＥ ＰＡＲＫ， ＨＳＩＮＣＨＵ， ＴＡＩＷＡＮ

(74)【代理人】

【識別番号】110002295

【氏名又は名称】弁理士法人Ｍ＆Ｐａｒｔｎｅｒｓ

(72)【発明者】

【氏名】張 怡鳴

【テーマコード（参考）】

4M118

5F149

5F849

【Ｆターム（参考）】

4M118AA10

4M118AB01

4M118BA05

4M118BA14

4M118BA19

4M118CA02

4M118CA40

4M118CB20

4M118EA14

4M118FB13

4M118HA26

4M118HA27

5F149AA01

5F149AB11

5F149BA28

5F149FA05

5F149GA05

5F149XA01

5F149XA61

5F849AA01

5F849AB11

5F849BA28

5F849FA05

5F849GA05

5F849XA17

5F849XA67

(57)【要約】      （修正有）

【課題】材料をきれいに、適切な位置で除去する半導体層のパターニング方法を提供する。
【解決手段】半導体層のパターニング方法は、先ず、基板上１０１に第１の電極１０３及び第２の電極１０５を形成する。次いで、第２の電極１０５の一部に第１部分を有し、基板のエッジ部分に第２部分を有するパターニングされたポリマー層を基板１０１上に形成することで、パターン化されたポリマー層、基板１０１及び第１の電極の上に半導体層１０７を堆積する。その後、第１部分１０３におけるパターン化されたポリマー層及び第１部分上の半導体層を除去して、第２の電極１０５の部分を露出させる貫通孔Ｈ１を半導体層１０７に形成し、導電ブロック１０９を半導体層１０７上及び貫通孔Ｈ１内に堆積する。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体層をパターニングする方法であって、
基板上に第１の電極と第２の電極を形成するステップと、
前記基板上にパターン化されたポリマー層を形成し、前記パターン化されたポリマー層は、前記第２の電極の一部に位置する第１部分と、前記基板のエッジ部分に位置する第２部分とを有するように構成し、
パターン化されたポリマー層、基板、及び前記第１の電極の上に半導体層を堆積させるステップと、
前記第１部分における前記パターン化されたポリマー層及び前記半導体層を除去して、貫通孔を形成し、前記第２の電極の部分を露出させるステップと、
前記半導体層上及び前記貫通孔内に導電ブロックを堆積させるステップと、
を含む方法。

【請求項2】

以下のステップをさらに含む、請求項１記載の方法。
前記第２部分における前記パターン化されたポリマー層及び前記半導体層を除去して基板のエッジ部分を露出させる一方、
前記第１部分における前記パターン化されたポリマー層及び前記第１部分に位置する半導体層をそれぞれ除去するステップ。

【請求項3】

以下のステップをさらに含む、請求項１記載の方法。
前記半導体層及び前記貫通孔上に前記導電ブロックを成膜した後、
前記第２部分における前記パターン化されたポリマーと、前記第２部分に位置する前記半導体層とを除去して、前記基板のエッジ部分を露出させるステップ。

【請求項4】

前記半導体層が、光活性層、キャリア輸送層、又はそれらの組み合わせからなり、光活性層の材料が、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせからなる、請求項１記載の方法。

【請求項5】

前記パターン化されたポリマー層が、エポキシ樹脂、ポリイミド、アクリル、又はそれらの組み合わせからなる、請求項１記載の方法。

【請求項6】

前記パターン化されたポリマー層の第２部分は、上面から見て、前記基板のエッジ部分に位置する連続的な形状を有する、請求項１記載の方法。

【請求項7】

前記貫通孔内の前記導電ブロックが前記貫通孔を完全に充填する、請求項１記載の方法。

【請求項8】

前記第１部分における前記パターン化されたポリマー層が、機械的に引き剥がされることによって除去される、請求項１記載の方法。

【請求項9】

以下のステップをさらに含む、請求項１記載の方法。
前記半導体層上及び前記貫通孔内に前記導電ブロックを堆積させた後、前記基板のエッジ部分にパッケージ層を形成するステップ。

【請求項10】

以下のステップをさらに含む、請求項１～９のいずれか１項記載の方法。
前記基板上に前記パターン化されたポリマー層を形成する前に、前記基板上に離型層を形成するステップと、
前記第１部分における離型層を除去することにより前記第１部分におけるパターン化されたポリマー層及び前記第１部分上に位置する半導体層を除去するステップ。

【請求項11】

以下のステップをさらに含む、請求項１０記載の方法。
前記第２部分におけるパターン化されたポリマー層、前記第２部分上の半導体層、及び前記第２部分における剥離層を除去して、基板のエッジ部分を露出させるステップ。

【請求項12】

以下のステップをさらに含む、請求項１０記載の方法。
前記パターン化されたポリマー層の第２部分、前記第２部分上の半導体層、及び前記第２部分の下の剥離層を除去して、前記第１部分の下の剥離層を除去しながら、前記基板の端部を露出させるステップ。

【請求項13】

以下のステップをさらに含む、請求項１０記載の方法。
前記半導体層上及び前記貫通孔内に導電ブロックを堆積させた後、
前記第２部分におけるパターン化されたポリマー層、前記第２部分上の半導体層、及び前記第２部分の下の剥離層を前記除去して、前記基板のエッジ部分を露出させるステップ。

【請求項14】

前記剥離層が、水溶性ポリマー、フッ素含有有機分子、又はそれらの組み合わせからなる、請求項１０記載の方法。

【請求項15】

水溶性ポリマーが、ヒドロキシル基、エーテル基、アミン基、又はスルホン酸基を有する、請求項１４記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体層をパターニングする方法に関するものである。

【背景技術】

【0002】

関連技術の説明
アクティブマトリクス駆動又は読み出し信号を持つデバイスは、アクティブマトリクス型有機ＥＬ（AMOLED）やフォトダイオードを用いたイメージセンサーなど、多くの用途がある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

しかし、半導体産業におけるフォトダイオードの小型化が徐々に進み、良好なフォトダイオードは、電極と外部配線との接続部の材料を除去して、電流発生に影響を与えないように電極と外部配線との間の高抵抗の形成を避ける必要がある。
さらに、良好なパッケージを形成し、機能デバイスの安定性を維持するためには、フォトダイオードの周囲の材料も除去する必要がある。そのため、フォトダイオードの製造工程では、材料をきれいに除去すること、適切な位置で除去することが非常に重要である。

【0004】

また、フォトダイオード材料の選択も、これまでのシリコン系材料から、有機半導体材料、量子ドット材料、或いはペロブスカイト材料へと発展してきた。また、フォトダイオードの構造も、材料の変化に対応して、下から上へ層状に積み上げる積層構造に変化している。
しかし、この製造工程で使用されるフォトレジスト薬品は、近時開発された有機半導体材料、量子ドット材料、ペロブスカイト材料に使用できない場合がある。例えば、リソグラフィ工程で使用される極性溶媒は、ペロブスカイト材料を分解する可能性があり、ペロブスカイト材料を用いたフォトダイオードのパターニングが困難である。また、電極の接続構造が良好なフォトダイオードを得ることは困難である。
従って、良好な電極接続構造を有し、かつ、現在の技術に適合した製造プロセスを有するフォトダイオードをいかにして得るかは、解決すべき課題である。

【課題を解決するための手段】

【0005】

本開示は、半導体層をパターニングする方法に関する。いくつかの実施形態において、本方法は、以下の操作を含む：基板上に第１の電極（第１電極）及び第２の電極（第２電極）を形成する。基板上にパターン化されたポリマー層を形成し、パターン化されたポリマー層は、第２の電極の一部分に位置する第１部分と、基板のエッジ部分に位置する第２部分とを有する。半導体層は、パターン化されたポリマー層、基板、及び第１の電極上に堆積される。パターン化されたポリマー層の第１部分及び第１部分上に位置する半導体層を除去して、半導体層に貫通孔（スルーホール）を形成し、第２の電極の部分を露出させる。半導体層上及び貫通孔内に導電ブロックを堆積させる。

【0006】

いくつかの実施形態では、方法は、パターン化されたポリマー層の第２部分及び第２部分上に位置する半導体層を除去して基板のエッジ部分を露出させる一方で、パターン化されたポリマー層の第１部分及び第１部分上に位置する半導体層を除去するステップを含む。
いくつかの実施形態において、本方法は、半導体層及び貫通孔上に導電ブロックを堆積させた後、第２部分におけるパターン化されたポリマー層及び第２部分上に位置する半導体層を除去して基板の端部を露出させるステップを含む。

【0007】

いくつかの実施形態では、半導体層は、光活性層、キャリア輸送層、又はそれらの組合せを含む。光活性層の材料は、有機半導体、量子ドット、ペロブスカイト、又はそれらの組合せを含む。

【0008】

いくつかの実施形態では、パターン化されたポリマー層は、エポキシ樹脂、ポリイミド、アクリル、又はそれらの組み合わせを含む。
いくつかの実施形態において、パターン化されたポリマー層の第２部分は、上面図において基板のエッジ部分に位置する連続的な形状を有する。

【0009】

ある実施形態では、貫通孔内の導電ブロックは、貫通孔を完全に充填する。

【0010】

いくつかの実施形態では、パターン化されたポリマー層の第１部分は、機械的に引き剥がすことによって除去される。

【0011】

いくつかの実施形態において、本方法は、半導体層上及び貫通孔内に導電ブロックを堆積させた後、基板のエッジ部分上にパッケージ層（封止層）を形成するステップをさらに含む。

【0012】

いくつかの実施形態では、方法は、基板上にパターン化されたポリマー層を形成する前に基板上に離型層を形成するステップと、パターン化されたポリマー層の第１部分及び第１部分上に位置する半導体層を除去しながら第１部分の下にある離型層を除去するステップとを含む。

【0013】

いくつかの実施形態では、この方法は、パターン化されたポリマー層の第２部分、第２部分上の半導体層、及び第２部分の下の剥離層（リリース層）を除去して、基板の端部を露出させるステップを含む。

【0014】

いくつかの実施形態では、この方法は、パターン化されたポリマー層の第２部分、第２部分上の半導体層、及び第２部分の下の離型層を除去して、第１部分の下の離型層を除去しながら、基板の端部を露出させるステップを含む。

【0015】

いくつかの実施形態において、本方法は、半導体層上及び貫通孔内に導電ブロックを堆積させた後、基板の端部を露出させるために、パターン化されたポリマー層の第２部分、第２部分上の半導体層、及び第２部分の下の離型層を除去するステップを含む。

【0016】

いくつかの実施形態において、剥離層は、水溶性ポリマー、フッ素含有有機分子、又はそれらの組み合わせを含む。

【0017】

いくつかの実施形態では、水溶性ポリマーは、ヒドロキシル基、エーテル基、アミン基、又はスルホン酸基を有する。

【図面の簡単な説明】

【0018】

図面略図
本開示の添付図面を読むとき、本開示の様々な態様の理解が以下の説明から示唆される。標準的な業界慣行に従って、様々な特徴寸法は縮尺通りに描かれていないことに留意されたい。様々な特徴寸法は、議論を明確にするために任意に増加又は減少させることができる。

【0019】

【図1】図１は、本開示のいくつかの実施形態に従って形成されたフォトダイオード構造の断面図である。

【図2】図２は、本開示のいくつかの実施形態による、フォトダイオード構造を形成するために半導体層をパターニングする方法のフローチャートである。

【図3】図３は、剥離層を含む本開示のいくつかの実施形態によるフォトダイオード構造を形成するために半導体層をパターニングする方法のフロー図である。

【図4】図４は、本開示のいくつかの実施形態による、フォトダイオード構造を形成するために半導体層をパターニングする中間段階の断面図である。

【図5】図５は、本開示のいくつかの実施形態による、フォトダイオード構造を形成するために半導体層をパターニングする中間段階の断面図である。

【図6】図６は、本開示のいくつかの実施形態による、フォトダイオード構造を形成するために半導体層をパターニングする中間段階の断面図である。

【図7】図７は、本開示のいくつかの実施形態による、フォトダイオード構造を形成するために半導体層をパターニングする中間段階の上面図である。

【図8】図８Ａ～８Ｂは、本開示のいくつかの実施形態によるフォトダイオード構造を形成するために半導体層をパターニングする中間段階断面図である。

【図9】図９Ａ～９Ｃは、本開示のいくつかの実施形態による、フォトダイオード構造を形成するために半導体層をパターニングする中間段階断面図である。

【図10】図１０は、剥離層を含む本開示のいくつかの実施形態によるフォトダイオード構造を形成するために半導体層をパターニングする中間段階断面図である。

【図11】図１１は、剥離層を含む本開示のいくつかの実施形態によるフォトダイオード構造を形成するために半導体層をパターニングする中間段階断面図である。

【図12】図１２は、剥離層を含む本開示のいくつかの実施形態によるフォトダイオード構造を形成するために半導体層をパターニングする中間段階断面図である。

【図13】図１３は、剥離層を含む本開示のいくつかの実施形態によるフォトダイオード構造を形成するために半導体層をパターニングする中間段階上面図である。

【図14】図１４Ａ～１４Ｂは、剥離層を含む本開示のいくつかの実施形態によるフォトダイオード構造を形成するために半導体層をパターニングする中間段階断面図である。

【図15】図１５Ａ～１５Ｃは、剥離層を含む本開示のいくつかの実施形態によるフォトダイオード構造を形成するために半導体層をパターニングする中間段階断面図である。

【発明を実施するための形態】

【0020】

詳細な説明
本開示の異なる特徴を説明するために、異なる実施形態が以下に提供される。本開示を簡略化するために、要素及び構成の具体例が以下に示される。もちろん、これらは例示に過ぎず、限定することを意図していない。例えば、第１特徴部が第２特徴部の上方に形成されているという以下の説明には、第１特徴部と第２特徴部とが直接接触して形成されている実施形態が含まれてもよく、また、第１特徴部と第２特徴部とが直接接触して形成されないように第１特徴部と第２特徴部の間に他の特徴部が形成されている実施形態が含まれてもよい。

【0021】

さらに、図中のある要素又は特徴と別の要素又は特徴との関係を説明するために、下及び上などの空間的に相対的な用語が本明細書で使用される場合がある。図に描かれた向きに加えて、空間的に相対的な用語は、使用又は操作における装置の異なる向きを包含することを意図している。装置は、他の向き（９０度回転又は他の向き）であってもよく、空間的相対を用いた本明細書の説明も同様に、それに応じて解釈され得る。本明細書における議論において、特に指示しない限り、異なる図における同じ参照番号は、同じ又は類似の材料を用いて同じ又は類似の方法によって形成された同じ又は類似の要素を指す。

【0022】

本開示は、半導体層をパターニングする方法を提供し、本方法は、以下の操作を含む。基板上に第１の電極及び第２の電極を形成する。基板上にパターン化されたポリマー層を形成し、パターン化されたポリマー層は、第２の電極の部分上に第１部分を有し、基板の端部部分上に第２部分を有する。半導体層は、パターン化されたポリマー層、基板、及び第１の電極上に堆積される。第１部分におけるパターン化されたポリマー層と第１部分上の半導体層を除去して、半導体層に貫通孔を形成し、第２の電極の部分を露出させる。半導体層上及び貫通孔内に導電ブロックを堆積させる。以下、本開示の半導体層のパターニング方法について、実施形態に基づき詳細に説明する。

【0023】

図１は、本開示のいくつかの実施形態に従って形成されたフォトダイオード構造の断面図である。図２及び図３は、本開示のいくつかの実施形態による、フォトダイオード構造を形成するために半導体層をパターニングする方法のフローチャートである。図２と図３との違いは、図３の方法は、離型層を形成し除去するステップをさらに含むことである。図１のフォトダイオード構造は、基板１０１、第１の電極１０３、第２の電極１０５、半導体層１０７、導電ブロック１０９、パッケージ層１１１、及び貫通孔Ｈ１を含み、半導体層１０７は、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせなどの、現在のリソグラフィー工程で用いられる化学物質と非相溶で溶液型工程で形成する必要がある物質を含むことができる。すなわち、図１に示す半導体層１０７は、パターニングが困難であるという特徴を有する。しかし、半導体層１０７をパターニングする目的は、図２及び図３に示すように、半導体層１０７をパターン化されたポリマー層（例えば、後述するパターン化されたポリマー層１１３）上に形成する方法によって達成することが可能である。パターン化されたポリマー層１１３が形成される位置は、半導体層１０７がパターン化されようとする位置に相当する。例えば、第２の電極１０５の部分１０５aは、半導体層１０７の貫通孔Ｈ１の位置に対応する。このように、基板１０１上にパターン化されたポリマー層１１３を形成した状態で半導体層１０７を形成すると、パターン化されたポリマー層を除去することにより、その下にパターン化されたポリマー層を有する半導体層１０７も同時に除去でき、基板１０１上にパターン化されたポリマー層のない半導体層１０７を残存させて半導体層のパターニングの目的を達成することができる。

【0024】

次に、図２の半導体層をパターニングする方法２００によって形成された図１のフォトダイオード構造体を詳細に説明する。図２の動作２０２において、図４のフォトダイオード構造を形成する中間段階の断面図を参照して、基板１０１上に第１の電極１０３及び第２の電極１０５を形成する。いくつかの実施形態において、基板１０１は、フレキシブルなポリエチレンテレフタレート（PET）、ポリエチレンナフタレート（PEN）、ポリイミド（PI）などの透明基板や、例えば、非フレキシブルガラス基板、シリコンウェハ状基板などである。いくつかの実施形態では、基板１０１は、薄膜トランジスタ（TFT）基板である。いくつかの実施形態では、基板１０１は、相補型金属酸化膜半導体（ＣMOS）基板である。いくつかの実施形態では、基板１０１は、回路を含む。図１及び図４に示す実施形態では、第１の電極１０３及び第２の電極１０５は、互いに空間的に分離されている。いくつかの実施形態では、第１の電極１０３は、単位電極である。図１及び図４に示すように複数あってもよく、それらは互いに分離され、後の工程でその上に形成される半導体層１０７の画素（図示せず）の位置に対応するアレイのように配置される。いくつかの実施形態では、第２の電極１０５は、図１に示すように、後続の工程でその上に形成される導電ブロック１０９を接続し、基板１０１内の駆動回路又は読み出し回路（図示せず）を接続して電気回路を形成する接続電極とされる。なお、説明のために、本開示の基板１０１は、素子単位の基板であり、本開示で提供される図面には、単一の素子単位が概略的に描かれているに過ぎないことに留意されたい。しかし、当業者は、実際のプロセスにおいて、基板が複数の要素ユニットの共通の基板であるように、複数の要素ユニットが存在する可能性があることを知るべきである。そして、後述する動作は、共通基板に対して行われる。共通基板上にパターン化されたポリマー層を形成するなどの操作により、各素子ユニットは、後述する貫通孔及びパッケージ層を含む、本開示で提供する図面のようなフォトダイオード構造を形成することができる。

【0025】

次に、図２の動作２０４において、図５のフォトダイオード構造体を形成する中間段階の断面図も参照する。基板１０１上にパターン化されたポリマー層１１３を形成し、パターン化されたポリマー層１１３は、第２の電極１０５の部分１０５Ａ上に第１部分１１３Ａを有し、基板１０１の縁部分１０１Ｂ上に第２部分１１３Ｂを有し、これらは後の工程でその上に半導体層１０７を形成するパターンの位置を規定する。すなわち、第１部分１１３Ａは、図１のフォトダイオード構造における半導体層１０７の貫通孔Ｈ１の位置を規定し、導電ブロック１０９が貫通孔Ｈ１を充填した後に第２の電極１０５に接続して電気回路を形成できるようにする。第２部分１１３Ｂは、パッケージ層１１１が凹部Ｈ２を覆って、正常な機能に影響を与える可能性のある外部の酸素又は水分の浸入からフォトダイオード構造を保護できるように、図１のフォトダイオード構造における半導体層１０７の凹部Ｈ２の位置を規定する。いくつかの実施形態において、パターン化されたポリマー層１１３は、エポキシ樹脂、ポリイミド、アクリル、又はそれらの組み合わせを含んでもよく、この場合、ポリイミドは、例えば、一般的なポリイミド又は感光性ポリイミドアミンである。いくつかの実施形態では、パターン化されたポリマー層１１３は、熱、光、又は化学的手段によって硬化又は架橋することができる他の材料も含んでもよい。パターン化されたポリマー層１１３は、後続のプロセスで除去（剥離）される際に破損又は破壊されないように機械的な強靱性（mechanical toughness）を有し、リソグラフィプロセス又は必要なエッチングプロセスによってパターン化することもできることに留意されたい。
いくつかの実施形態では、パターン化されたポリマー層１１３は、スクリーン印刷、インクジェット、又はステンシル印刷などの印刷によって、基板１０１上に第１部分１１３Ａ及び第２部分１１３Ｂと直接形成される。いくつかの実施形態では、パターン化されたポリマー層１１３は、基板１０１上にポリマー層（図示せず）を露光及び現像して、第１部分１１３Ａ及び第２部分１１３Ｂを形成することによって形成される。いくつかの実施形態では、パターン化されたポリマー層１１３は、基板１０１上のポリマー層（図示せず）上にドライフィルムフォトレジスト層を積層し、ドライフィルムフォトレジスト層の露光及び現像によって第１部分１１３Ａ及び第２部分１１３Ｂを規定した後にポリマー層をエッチングして第１部分１１３Ａ及び第２部分１１３Ｂを有するパターン化されたポリマー層１１３を得、最後に、ドライフィルムフォトレジスト層を剥がすことによって形成されている。
いくつかの実施形態では、パターン化されたポリマー層１１３は、基板１０１上のポリマー層（図示せず）上にフォトレジスト層（図示せず）をスピンコーティングし、ドライフィルムフォトレジスト層を露光及び現像して第１部分１１３Ａ及び第２部分１１３Ｂを規定した後にポリマー層をエッチングして第１部分１１３Ａ及び第２部分１１３Ｂを有するパターン化されたポリマー層１１３を得、最後に、ドライフィルムフォトレジスト層を除去して形成される。

【0026】

次に、図２の動作２０６において、図６及び図７のフォトダイオード構造を形成する中間段階の断面図及び上面図を参照して、パターン化されたポリマー層１１３、基板１０１及び第１の電極１０３上に半導体層１０７を成膜する。半導体層１０７は、光活性層及び必要な複数層のキャリア輸送層（図示せず）を含み、光活性層の材料は、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせを含むことができ、例えば、一般式ＡＢX_３ を有するペロブスカイト鉱物量子ドットは、Ａがホルムアミジニウム（FＡ）、メチルアンモニウム（MＡ）、セシウム又はその組み合わせであり得る。Ｂは鉛、スズ、又はそれらの組み合わせ、Xはハロゲン、又は P３HTなどの有機半導体層である。PＣＢM、PTＢ７：PＣＢM、PM６：Y６、共役ポリマー：フラーレン誘導体、共役ポリマー：非フラーレン受容体、共役ポリマー：共役ポリマー、共役低分子：共役低分子、共役低分子：共役ポリマーなどが挙げられるが、これに限定されるものではなく、セレン化カドミウム（ＣdSe）、硫化カドミウム（ＣdS）、硫化亜鉛（ZnS）、リン化インジウム（InP）、硫化鉛（PbS）等の量子ドット材料、ポリ［２-メトキシ-５-（２-エチルヘキシロキシ）-１，４-フェニレンビニレン］（MEH-SPV）等の発光型の有機半導体が挙げられるが、これらに限定されるものではない、としている。光活性層の材料は、光電変換効率に優れるが、それ自体の特性から、スピンコートなどの溶液型プロセスで形成されることが多い。いくつかの実施形態では、半導体層１０７は単層に限定されず、例えば、複数層のスタック構造を有し、それぞれが光活性層の上下にキャリア輸送層を有し、後述する半導体層１０７上の第１の電極１０３及び導電ブロック１０９に電子及び正孔を集めるのに役立っている場合がある。

【0027】

図７の上面図において、線Ａ－Ａは図６の断面位置を示し、点線は半導体層１０７に覆われたパターン化されたポリマー層１１３の第１部分１１３Ａ及び第２部分１１３Ｂの透視位置を示している。

【0028】

なお、パターン化されたポリマー層１１３の第２部分１１３Ｂは、図７に示す上面図において、基板１０１の縁部分１０１Ｂに連続した形状を有しており、長方形の（基板１０１の）周囲を連続的に包囲するように、帯状にフォトダイオード構造の基板の端縁部に配置されるものであり、半導体層１０７の下層の第１の電極１０３などの内部素子を囲んでいることに注目されたい。

【0029】

次に、図２の操作２０８Ａにおいて、フォトダイオード構造の中間段階における断面図である図８Ａも参照する。パターン化されたポリマー層１１３の第１部分１１３Ａとその上の半導体層１０７を除去して、半導体層１０７に凹部Ｈ２を形成して基板１０１の端部部分１０１Ｂを露出させる。図７において、パターン化されたポリマー層１１３の第２部分１１３Ｂは、上面視で基板１０１のエッジ部分１０１Ｂに連続した形状を有することが知られており、従って、図６に示すように第２部分１１３Ｂの左右部分を除去して図８Ａに示すような凹部Ｈ２を得ることは、実質的に一体として除去することである。いくつかの実施形態では、パターン化されたポリマー層１１３は、機械的に引き剥がされる。パターン化されたポリマー層１１３は機械的靭性を有するので、引き剥がしの際に破損したり、破断したりすることはない。パターン化された半導体層１０７は、操作２０８Ａによって得られ、その上に残留する半導体層１０７のない貫通孔Ｈ１凹部Ｈ２のパターンを実質的に有する。本開示によって提供される半導体層のパターン化方法は、それ自身の特性（リソグラフィ工程で使用される溶媒と混和する、又は化学反応を引き起こすなど）によりリソグラフィ工程と不適合である半導体層１０７をパターン化するだけではなく、フォトダイオード構造を小型化した後に、所望のパターンに従って半導体層１０７をパターン化するために使用することも可能である。

【0030】

次に、図２の動作２１０Ａにおいて、フォトダイオード構造を形成する中間段階の断面図である図８Ｂも参照して、半導体層１０７上及び貫通孔Ｈ１内に導電ブロック１０９を成膜する。貫通孔Ｈ１内の導電ブロック１０９は、貫通孔Ｈ１を完全に充填し、第２の電極１０５の部分１０５Ａと良好に接続されているので、貫通孔Ｈ１内には半導体層１０７が存在せず、半導体層の高い抵抗値による電流発生への影響はない。
また、半導体層１０７上の導電ブロック１０９は、半導体層１０７によって第１の電極１０３から空間的に分離されており、第１の電極１０３との直接接触による短絡を回避することができる。

【0031】

いくつかの実施形態では、半導体層１０７上の導電ブロック１０９は、図１に示す第１の電極１０３のような半導体層１０７内の画素位置に対応して配置された単位電極と比較して、半導体層１０７内の画素の共通電極となる。いくつかの実施形態において、導電ブロック１０９の材料は、アルミニウム、銀、モリブデン、銅、チタン、窒化チタン（TiN）などの金属；酸化インジウムスズ（ITO）などの金属酸化物；カーボンナノチューブなどの炭素系材料；及び有機導電材料などであってもよい。

【0032】

いくつかの実施形態では、第１の電極１０３はアノードとして働き、半導体層１０７上の導電ブロック１０９はカソードとして働く、又は、第１の電極１０３はカソードとして働き、半導体層１０７上の導電ブロック１０９はアノードとして働く。いくつかの実施形態では、アノード及びカソードは、半導体層１０７によって生成された電流を集めるために、電圧源（図示せず）に接続される。

【0033】

いくつかの実施形態では、トランジスタ回路及びキャパシタは、基板１０１に配置される。いくつかの実施形態において、導電ブロック１０９を堆積する方法は、以下の操作を含む：導電ブロック１０９を堆積する前に、半導体層１０７をその上に有する基板１０１上にマスク（図示せず）を形成し、従って、マスクは基板１０１の縁部分１０１Ｂを覆い、その中の半導体層１０７及び貫通孔Ｈ１を露出し、次にマスクからの露出部分に導電ブロック１０９を堆積し、次にマスクを除去して図８の横断面図で示すフォトダイオード構造物を取得することである。
図８Ｂでは、このとき、マスクで覆われた基板１０１のエッジ部１０１Ｂには、半導体層１０７の凹部Ｈ２のパターンが保持されており、その後の工程でその上にパッケージ層１１１を形成することが可能である。

【0034】

次に、図２の動作２１２Ａにおいて、図８Ｂに示すように、基板１０１のエッジ部１０１Ｂにパッケージ層１１１を形成し、図１に示すようなフォトダイオード構造を得る。いくつかの実施形態では、パッケージ層１１１の材料は、窒化シリコン、酸窒化シリコン、酸化シリコン、エポキシ樹脂等、又はそれらの組み合わせを含む。

【0035】

次に、図２の操作２０６に戻って、操作２０８Ａを継続してパターン化されたポリマー層１１３の第１部分１１３Ａ及び第２部分１１３Ｂ（第１部分１１３Ａ及び第２部分１１３Ｂにおけるパターン化されたポリマー層１１３）を同時に除去することに加えて、操作２０８Ｂを行い、パターン化されたポリマー層１１３の第１部分１１３Ａのみ（第１部分１１３Ａのみにおけるパターン化されたポリマー層１１３）を除去することができる。
操作２０８Ｂでは、図９Ａ、フォトダイオード構造を形成する中間段階の断面図を参照する。パターニングされたポリマー層１１３の第１部分１１３Ａ及びその上の半導体層１０７を除去して半導体層１０７に貫通孔Ｈ１を形成し、第２の電極１０５の部分１０５Ａを露出させる。次に、動作２１０Ｂにおいて、図９Ｂを参照する。フォトダイオード構造を形成する中間段階の断面図であり、半導体層１０７上及び貫通孔Ｈ１内に導電ブロック１０９を蒸着させる。このとき、パターン化されたポリマー層１１３の第２部分１１３Ｂが基板１０１のエッジ部分１０１Ｂ上に残っているため、第２部分１１３Ｂを利用して導電ブロック１０９を蒸着する位置を規定することができ、これにより、前記動作２１０Ａで導電ブロック１０９をパターニングするための追加マスクを形成するなどの追加プロセス動作のコスト低減や、導電ブロック１０９の材料のうちパターニング困難な材料に対してより多様化させることが可能である。次に、動作２１２Ｂにおいて、フォトダイオード構造を形成する中間段階の断面図である図９Ｃを参照する。半導体層１０７上及び貫通孔Ｈ１内に導電ブロック１０９を堆積した後、パターン化されたポリマー層１１３の第２部分１１３Ｂ及びその上の半導体層１０７を除去する。また、半導体層１０７に凹部Ｈ２を形成し、基板１０１のエッジ部１０１Ｂを露出させる。操作２０８Ａ～２１０Ａとは異なり、操作２０８Ｂ～２１２Ｂは、異なるプロセス段階における異なる位置、すなわち、第１部分１１３Ａと第２部分１１３Ｂのパターン化されたポリマー層１１３を選択的に除去できるため、半導体層１０７のパターン化も選択的に達成でき、プロセス方法がより多様化される。なお、動作２０８Ｂ及び動作２１２Ｂは動作２０８Ａと基本的に同じであり、動作２１０Ｂは動作２１０Ａと基本的に同じであり、ここでは詳細な説明は繰り返さない。結論として、操作２０８Ｂ～２１２Ｂは、半導体層１０７の貫通孔Ｈ１及び凹部Ｈ２のパターンを得るための操作２０８Ａ～２１０Ａと同じであり、フォトダイオード構造の小型化後も本開示が提供する方法を用いて、所望のパターンに従って半導体層１０７をパターン化することが可能である。操作２０８Ｂ～２１２Ｂの後、操作２１４Ｂを行い、図９Ｃに示すように、基板１０１の端部１０１Ｂにパッケージ層１１１を形成して、図１に示すようなフォトダイオード構造を得る。動作２１４Ｂは、基本的に動作２１２Ａと同じであり、ここでは詳細な説明は繰り返さない。

【0036】

次に、図３の半導体層をパターニングする方法３００によって形成された図１のフォトダイオード構造について詳細に説明する。図２とは異なり、図３の方法３００は、離型層の形成及び除去をさらに含む。離型層は、低表面エネルギー及び／又は低接着性を有する材料を含んでもよい。いくつかの実施形態では、離型層は、水溶性ポリマー、フッ素含有有機分子、又はそれらの組み合わせを含んでもよい。具体的には、水溶性ポリマーは、ヒドロキシル基、エーテル基、スルホン酸基、及び／又はアミン基などのカチオン性基、アニオン性基、又は極性非イオン性基を有するポリマー材料を指す。いくつかの実施形態において、水溶性ポリマーは、ポリビニルアルコール、ポリスチレンスルホン酸、ポリアクリルアミド、又はそれらの組み合わせを含むことができるが、これらに限定されない。いくつかの実施形態において、フッ素含有有機分子は、ポリ（１，１，２，２-テトラフルオロエチレン）（PTFE）、ポリ（１，１-ジフルオロエチレン）（PVDF）、上記分子の誘導体、又はこれらの組み合わせなどのフッ素系ポリマーを含んでもよい。離型層の目的は、基板上のパターン化されたポリマー層の粘着力を低下させ、その後の工程で基板からのパターン化されたポリマー層の除去を容易にすることであることに留意されたい。詳細には、図２の方法２００において、パターン化されたポリマー層１１３は、基板１０１と直接接触して形成され、高い粘着性を有する。パターン化されたポリマー層１１３を基板１０１から剥離しやすくするために、基板１０１とパターン化されたポリマー層１１３との間に剥離性のよい剥離層を形成する。図３の動作３０２では、図１０も参照して、フォトダイオード構造を形成する中間段階の断面図であり、基板１０１上に第１の電極１０３及び第２の電極１０５を形成し、その上に剥離層１１５を形成してからパターニングされた高分子層を形成している。離型層１１５を形成する以外の動作３０２は、基本的に動作２０２と同じであり、ここでは詳細な説明は繰り返さない。

【0037】

次に、図３の操作３０４において、図１１のフォトダイオード構造を形成する中間段階の断面図も参照して、基板１０１上、より正確には基板１０１の上の離型層１１５上にパターン化されたポリマー層１１３が形成される。離型層１１５を除き、動作３０４は基本的に動作２０４と同様であり、ここでは詳細な説明は繰り返さない。また、剥離層１１５はパターン化されたポリマー層１１３よりも基板１０１から剥離しやすいため、操作２０４と同様の方法でポリマー層（図示せず）をパターン化する場合、図１１に示すように、パターン化された剥離層１１５（図示せず）を同時に得ることができる。例えば、基板１０１上にポリマー層（図示せず）を露光・現像して第１部分１１３Ａ及び第２部分１１３Ｂを形成することにより、パターン化されたポリマー層１１３を形成する実施形態では、剥離層１１５が基板１０１から剥離しやすいため、ポリマー層を現像してパターン化されたポリマー層１１３を形成すると、未硬化ポリマー層の下の剥離層１１５も現像・除去されることになる。すなわち、操作３０４では、操作２０４のようなパターン化されたポリマー層１１３の形成に加えて、パターン化離型層１１５の形成も行う。パターン化されたポリマー層１１３と同様に、パターン化離型層１１５は、図１１に示すように、第２の電極１０５の部分１０５Ａ上に第１部分１１５Ａを有し、基板１０１の縁部分１０１Ｂ上に第２部分１１５Ｂを有する。

【0038】

次に、図３の動作３０６において、図１２及び図１３のフォトダイオード構造を形成する中間段階の断面図及び上面図も参照して、パターン化されたポリマー層１１３、基板１０１、及び第１の電極１０３上に半導体層１０７を成膜する。離型層１１５を除き、動作３０６は基本的に動作２０６と同様であり、ここでは詳細な説明は繰り返さない。

【0039】

次に、図３の操作３０８Ａにおいて、図１４Ａも参照して、フォトダイオード構造を形成する中間段階の断面図、パターン化されたポリマー層１１３の第１部分１１３Ａ及びその上の半導体層１０７を除去して、半導体層１０７に貫通孔Ｈ１を形成し、第２の電極１０５の部分１０５Ａを露出させる。操作２０８Ａと比較して、操作３０８Ａは、さらに、離型層１１５を含む。離型層１１５は、その上のパターン化されたポリマー層１１３及び半導体層１０７の第１部分１１３Ａを除去するときに、基板１０１からより容易に剥離されるので、その下の離型層１１５も同時に除去され、すなわち、離型層１１５の第１部分１１５Ａが除去される。操作２０８Ａと同様に、操作３０８Ａは、パターン化されたポリマー層１１３及びその上の半導体層１０７の第１部分１１３Ａを除去する際に、パターン化されたポリマー層１１３の第２部分１１３Ｂを同時に除去して半導体層１０７に凹部Ｈ２を形成して基板１０１の縁部分１０１Ｂを露出させるステップをさらに含む。同様に、パターン化されたポリマー層１１３及びその上の半導体層１０７の第２部分１１３Ｂを除去すると、その下の離型層１１５も同時に除去され、すなわち、離型層１１５の第２部分１１５Ｂが除去される。剥離層１１５を除いて、操作３０８Ａは基本的に操作２０８Ａと同じであり、詳細はここでは繰り返さない。全体として、操作３０８Ａは、半導体層１０７における貫通孔Ｈ１及び凹部Ｈ２のパターンを得るための操作２０８Ａと同じであり、本開示によって提供される方法は、フォトダイオード構造が小型化された後でも所望のパターンに従って半導体層１０７をパターン化することが可能である。

【0040】

次に、図３の動作３１０Ａにおいて、フォトダイオード構造を形成する中間段階の断面図である図１４Ｂも参照して、半導体層１０７上及び貫通孔Ｈ１内に導電ブロック１０９を成膜する。貫通孔Ｈ１内の導電ブロック１０９は、貫通孔Ｈ１を完全に充填し、第２の電極１０５の部分１０５Ａに良好に接続される。なお、貫通孔Ｈ１内には半導体層１０７が存在しないため、抵抗値が高くなりすぎて電流の発生に影響を与えることはない。また、半導体層１０７上の導電ブロック１０９は、半導体層１０７によって第１の電極１０３と空間的に分離されており、第１の電極１０３との直接接触による短絡を回避している。動作３１０Ａは、基本的に動作２１０Ａと同様であり、ここでは詳細な説明は繰り返さない。

【0041】

次に、図３の動作１３２Ａにおいて、基板１０１の端部１０１Ｂにパッケージ層１１１を形成し（図１４Ｂに示すように）、フォトダイオード構造（図１に示すような構造）を得る。動作１３２Ａは、基本的に動作２１２Ａと同じであり、ここでは詳細な説明は繰り返さない。

【0042】

次に、図３の動作３０６に戻り、パターン化されたポリマー層１１３の第１部分１１３Ａと第２部分１１３Ｂを同時に除去する動作３０８Ａを継続することに加えて、パターン化されたポリマー層１１３の第１部分１１３Ａのみを除去する動作３０８Ｂを行うことができる。操作３０８Ｂでは、図１５Ａ、フォトダイオード構造を形成する中間段階の断面図も参照して、パターニングされたポリマー層１１３の第１部分１１３Ａ及びその上の半導体層１０７を除去して半導体層１０７に貫通孔Ｈ１を形成し、第２の電極１０５の部分１０５Ａを露出させる。なお、動作３０８Ｂでは、さらに離型層１１５を含むので、その上のパターニングされたポリマー層１１３及び半導体層１０７の第１部分１１３Ａが除去されると、その下の離型層１１５も同時に除去され、すなわち、離型層１１５の第１部分１１５Ａが除去されることになる。
次に、操作３１０Ｂにおいて、図１５Ｂ、フォトダイオード構造を形成する中間段階の断面図も参照して、半導体層１０７上及び貫通孔Ｈ１内に導電ブロック１０９を堆積させる。離型層１１５を除き、動作３１０Ｂは基本的に動作２１０Ｂと同様であり、ここでは詳細な説明は繰り返さない。

【0043】

次に、動作３１２Ｂでは、フォトダイオード構造を形成する中間段階の断面図である図１５Ｃも参照して、半導体層１０７上及び貫通孔Ｈ１内に導電ブロック１０９を堆積した後、パターン化されたポリマー層１１３及びその上の半導体層１０７の第２部分１１３Ｂを除去して半導体層１０７に凹部Ｈ２を形成して基板１０１の縁部分１０１Ｂを露出させる。同様に、パターン化されたポリマー層１１３及びその上の半導体層１０７の第２部分１１３Ｂが除去されると、その下の剥離層１１５も同時に除去され、すなわち、剥離層１１５の第２部分１１５Ｂが除去される。操作３０８Ａ～３１０Ａとは異なり、操作３０８Ｂ～３１２Ｂは、第１部分１１３Ａと第２部分１１３Ｂというように、異なるプロセス段階における異なる位置のパターン化されたポリマー層１１３を選択的に除去できるので、半導体層１０７のパターニングも選択的に達成でき、プロセス方法がより多様化される。

【0044】

なお、動作３０８Ｂ及び動作３１２Ｂは動作３０８Ａと基本的に同じであり、動作３１０Ｂは動作３１０Ａと基本的に同じであり、ここでは詳細な説明は繰り返さない。結論として、操作３０８Ｂ～３１２Ｂは、半導体層１０７の貫通孔Ｈ１及び凹部Ｈ２のパターンを得るための操作３０８Ａ～３１０Ａと同じであり、本開示が提供する方法は、フォトダイオード構造を小型化した後でも所望のパターンに従って半導体層１０７をパターン化することが可能である。操作３０８Ｂ～３１２Ｂの後、操作３１４Ｂを行い、基板１０１のエッジ部１０１Ｂ上にパッケージ層１１１を形成して（図１５Ｃに示すように）フォトダイオード構造（図１に示すような）を取得する。動作３１４Ｂは、基本的に動作１３２Ａと同じであり、詳細はここでは繰り返さない。

【0045】

本開示は、半導体層をパターニングする方法を提供する。溶液型プロセスによってのみフォトダイオード構造上に塗布することができる半導体層１０７は、パターニングされたポリマー層１１３上に形成される。半導体層１０７をその上にパターン化されたポリマー層１１３を有する基板１０１上に形成する場合、その下のパターン化されたポリマー層１１３を除去することによって、半導体層１０７を同時に除去することができる。その下にパターン化されたポリマー層１１３を有しない半導体層１０７が残る。これにより、半導体層１０７における貫通孔Ｈ１や凹部Ｈ２などの所望のパターンを得ることができ、半導体層１０７をパターニングする目的を達成するとともに、半導体層１０７がその特性上リソグラフィー工程で使用する薬品との相性が悪くなるという課題を解決することができる。

【0046】

上記は、当業者が本開示の態様をより良く理解できるように、いくつかの実施形態の特徴を概説したものである。当業者は、本明細書に提示された実施形態と同じ目的を遂行し、及び／又は同じ利点を達成するための他のプロセス及び構造を設計又は修正するための基礎として、いつでも本開示を利用できることを理解すべきである。また、当業者は、そのような同等の構造は、本開示の精神及び範囲から逸脱せず、本開示の精神及び範囲から逸脱することなく、本明細書において様々な変更、置換、及び修正を行うことができることを理解するべきである。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【手続補正書】

【提出日】2023-11-15

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

半導体層をパターニングする方法であって、
基板上に第１の電極と第２の電極を形成するステップと、
前記基板上にパターン化されたポリマー層を形成し、前記パターン化されたポリマー層は、前記第２の電極の一部に位置する第１部分と、前記基板のエッジ部分に位置する第２部分とを有するように構成するステップと、
パターン化されたポリマー層、基板、及び前記第１の電極の上に光活性層、キャリア輸送層、又はそれらの組み合わせを含む半導体層を堆積させるステップと、
前記パターン化されたポリマー層の前記第１部分及び前記第１部分上に位置する前記半導体層を除去して、前記半導体層に貫通孔を形成し、前記第２の電極の部分を露出させるステップと、
前記半導体層上及び前記貫通孔内に導電ブロックを堆積させるステップと、
を含む方法。

【請求項2】

前記パターン化されたポリマー層の前記第１部分及び前記第１部分上に位置する前記半導体層を除去する一方、
前記パターン化されたポリマー層の前記第２部分及び前記第２部分上に位置する前記半導体層を除去して基板のエッジ部分を露出させるステップを含む、請求項１記載の方法。

【請求項3】

以下のステップをさらに含む、請求項１記載の方法。
前記半導体層及び前記貫通孔上に前記導電ブロックを堆積させた後、
前記パターン化されたポリマー層の前記第２部分と、前記第２部分に位置する前記半導体層とを除去して、前記基板のエッジ部分を露出させるステップ。

【請求項4】

前記光活性層の材料が、有機半導体、量子ドット、ペロブスカイト、又はそれらの組み合わせからなる、請求項１記載の方法。

【請求項5】

前記パターン化されたポリマー層が、エポキシ樹脂、ポリイミド、アクリル、又はそれらの組み合わせからなる、請求項１記載の方法。

【請求項6】

前記パターン化されたポリマー層の第２部分は、上面から見て、前記基板のエッジ部分に位置する連続的な形状を有する、請求項１記載の方法。

【請求項7】

前記貫通孔内の前記導電ブロックが前記貫通孔を完全に充填する、請求項１記載の方法。

【請求項8】

前記パターン化されたポリマー層の前記第１部分が、機械的に引き剥がされることによって除去される、請求項１記載の方法。

【請求項9】

前記半導体層上及び前記貫通孔内に前記導電ブロックを堆積させた後、前記基板のエッジ部分にパッケージ層を形成するステップを含む、請求項１記載の方法。

【請求項10】

前記基板上に前記パターン化されたポリマー層を形成する前に、前記基板上に離型層を形成するステップと、
前記パターン化されたポリマー層の前記第１部分及び前記第１部分上に位置する半導体層を除去する一方、前記第１部分下の離型層を除去するステップとを含む、請求項１～９のいずれか１項記載の方法。

【請求項11】

前記パターン化されたポリマー層の前記第２部分、前記第２部分上の前記半導体層、及び前記第２部分下の離型層を除去して、基板のエッジ部分を露出させるステップを含む、請求項１０記載の方法。

【請求項12】

前記パターン化されたポリマー層の前記第２部分、前記第２部分上の半導体層、及び前記第２部分の下の離型層を除去して、前記第１部分の下の離型層を除去しながら、前記基板のエッジ部分を露出させるステップを含む、請求項１０記載の方法。

【請求項13】

前記半導体層上及び前記貫通孔内に導電ブロックを堆積させた後、
前記パターン化されたポリマー層の前記第２部分、前記第２部分上の半導体層、及び前記第２部分の下の離型層を除去して、前記基板のエッジ部分を露出させるステップを含む、請求項１０記載の方法。

【請求項14】

前記離型層が、水溶性ポリマー、フッ素含有有機分子、又はそれらの組み合わせからなる、請求項１０記載の方法。

【請求項15】

水溶性ポリマーが、ヒドロキシル基、エーテル基、アミン基、又はスルホン酸基を有する、請求項１４記載の方法。