特開 2023-168338 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023168338

(43)【公開日】2023-11-24

(54)【発明の名称】表示装置

(51)【国際特許分類】

   H01L 29/786 20060101AFI20231116BHJP

   H01L 21/28 20060101ALI20231116BHJP

   H01L 29/417 20060101ALI20231116BHJP

   H01L 21/336 20060101ALI20231116BHJP

   G09F 9/30 20060101ALI20231116BHJP

   G02F 1/19 20190101ALN20231116BHJP

   G02F 1/167 20190101ALN20231116BHJP

   G02F 1/1368 20060101ALN20231116BHJP

   H10K 50/00 20230101ALN20231116BHJP

   H10K 59/12 20230101ALN20231116BHJP

【ＦＩ】

H01L29/78 618B

H01L21/28 301B

H01L29/50 M

H01L29/78 616V

H01L29/78 618F

H01L29/78 619A

H01L29/78 617T

H01L29/78 618Z

H01L21/28 301R

G09F9/30 338

G09F9/30 348A

G02F1/19 501

G02F1/167

G02F1/1368

H10K50/00

H10K59/12

【審査請求】有

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023142056

(22)【出願日】2023-09-01

(62)【分割の表示】P 2021142093の分割

【原出願日】2010-09-14

(31)【優先権主張番号】P 2009215084

(32)【優先日】2009-09-16

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】山崎 舜平

(72)【発明者】

【氏名】坂倉 真之

(72)【発明者】

【氏名】渡邊 了介

(72)【発明者】

【氏名】坂田 淳一郎

(72)【発明者】

【氏名】秋元 健吾

(72)【発明者】

【氏名】宮永 昭治

(72)【発明者】

【氏名】廣橋 拓也

(72)【発明者】

【氏名】岸田 英幸

(57)【要約】

【課題】電気特性が良好で信頼性の高いトランジスタ及び当該トランジスタを用いた表示
装置を提供する。
【解決手段】チャネル領域に酸化物半導体を用いたボトムゲート型のトランジスタであっ
て、加熱処理により脱水化または脱水素化された酸化物半導体層を活性層に用い、該活性
層は、微結晶化した表層部の第１の領域と、その他の部分の第２の領域で形成されている
。この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や
酸素の脱離によるｎ型化や寄生チャネル発生の抑制、及びソース電極及びドレイン電極と
の接触抵抗を下げることができる。
【選択図】図１

【特許請求の範囲】

【請求項1】

ゲート電極層と、
チャネルが形成される領域を有する酸化物半導体層と、
前記ゲート電極層と前記酸化物半導体層との間に位置する領域を有する第１の絶縁層と、
ソース電極層及びドレイン電極層と、
前記ソース電極層上に位置する領域及び前記ドレイン電極層上に位置する領域を有する第２の絶縁層と、
前記ソース電極層及び前記ドレイン電極層の一方と電気的に接続された画素電極と、
を有し、
前記ソース電極層及び前記ドレイン電極層の一方は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム及びスカンジウムから選ばれた一つ又は複数の金属材料を有する第１の導電層を有し、
前記第１の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記ソース電極層及び前記ドレイン電極層の他方は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム及びスカンジウムから選ばれた一つ又は複数の金属材料を有する第２の導電層を有し、
前記第２の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
前記チャネルが形成される領域は、ナノクリスタルを有し、
前記酸化物半導体層は、前記酸化物半導体層の下に位置する前記第１の絶縁層と接する領域を有し、
前記酸化物半導体層は、前記酸化物半導体層の上に位置する前記第２の絶縁層と接する領域を有し、
平面視において、前記酸化物半導体層の周縁は全て前記ゲート電極層と重なっている表示装置。

【請求項2】

ゲート電極層と、
チャネルが形成される領域を有する酸化物半導体層と、
前記ゲート電極層と前記酸化物半導体層との間に位置する領域を有する第１の絶縁層と、
ソース電極層及びドレイン電極層と、
前記ソース電極層上に位置する領域及び前記ドレイン電極層上に位置する領域を有する第２の絶縁層と、
前記ソース電極層及び前記ドレイン電極層の一方と電気的に接続された画素電極と、
を有し、
前記ソース電極層及び前記ドレイン電極層の一方は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム及びスカンジウムから選ばれた一つ又は複数の金属材料を有する第１の導電層を有し、
前記第１の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記ソース電極層及び前記ドレイン電極層の他方は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム及びスカンジウムから選ばれた一つ又は複数の金属材料を有する第２の導電層を有し、
前記第２の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
前記酸化物半導体層は、炭素濃度が、１×１０^２０ａｔｏｍｓ／ｃｍ^３以下の領域を有し、
前記チャネルが形成される領域は、ナノクリスタルを有し、
前記酸化物半導体層は、前記酸化物半導体層の下に位置する前記第１の絶縁層と接する領域を有し、
前記酸化物半導体層は、前記酸化物半導体層の上に位置する前記第２の絶縁層と接する領域を有し、
平面視において、前記酸化物半導体層の周縁は全て前記ゲート電極層と重なっている表示装置。

【請求項3】

ゲート電極層と、
チャネルが形成される領域を有する酸化物半導体層と、
前記ゲート電極層と前記酸化物半導体層との間に位置する領域を有する第１の絶縁層と、
ソース電極層及びドレイン電極層と、
前記ソース電極層上に位置する領域及び前記ドレイン電極層上に位置する領域を有する第２の絶縁層と、
前記ソース電極層及び前記ドレイン電極層の一方と電気的に接続された画素電極と、
を有し、
前記ソース電極層及び前記ドレイン電極層の一方は、第１の導電層を有し、
前記第１の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記ソース電極層及び前記ドレイン電極層の他方は、第２の導電層を有し、
前記第２の導電層は、前記酸化物半導体層の上面と接する領域と、前記酸化物半導体層の側面と接する領域と、を有し、
前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
前記チャネルが形成される領域は、ナノクリスタルを有し、
前記酸化物半導体層は、前記酸化物半導体層の下に位置する前記第１の絶縁層と接する領域を有し、
前記酸化物半導体層は、前記酸化物半導体層の上に位置する前記第２の絶縁層と接する領域を有し、
前記第２の絶縁層は、酸化シリコンを有し、
平面視において、前記酸化物半導体層の周縁は全て前記ゲート電極層と重なっている表示装置（ただし、前記酸化物半導体層の組成が前記第１の導電層の組成と同じであり、且つ前記酸化物半導体層の組成が前記第２の導電層の組成と同じである表示装置を除く）。

【請求項4】

請求項１乃至３のいずれか一において、
前記酸化物半導体層は、第１の領域と、前記第１の領域上に位置し且つ前記第１の領域とは結晶構造が異なる第２の領域と、を有する表示装置。

【請求項5】

請求項１乃至４のいずれか一において、
前記第２の絶縁層は、酸化シリコンを有する表示装置。

【請求項6】

請求項１乃至５のいずれか一において、
前記第１の絶縁層は、酸化シリコンを有する表示装置。

【請求項7】

請求項１乃至６のいずれか一において、
前記酸化物半導体層は、前記チャネルが形成される領域よりも低抵抗である領域を有する表示装置。

【請求項8】

請求項１乃至７のいずれか一において、
前記酸化物半導体層は、端部がテーパ形状を有する表示装置。

【請求項9】

請求項１乃至８のいずれか一において、
前記ナノクリスタルは、粒子サイズが１ｎｍ以上２０ｎｍ以下である表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

酸化物半導体を用いるトランジスタと、当該トランジスタを用いた表示装置に関する。

【背景技術】

【0002】

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数ｎｍ以上数百ｎｍ以下程
度）を用いてトランジスタを構成する技術が注目されている。トランジスタはＩＣや電気
光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子と
して開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いられている。
酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透光性
電極材料として用いられている。

【0003】

金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化スズ、酸化インジウム、酸化亜鉛などがあり、このよ
うな半導体特性を示す金属酸化物をチャネル形成領域に用いるトランジスタが既に知られ
ている（特許文献１及び特許文献２）。

【0004】

また、酸化物半導体を適用したトランジスタは、非晶質としては比較的電界効果移動度が
高い。そのため、当該トランジスタを用いて、表示装置などの駆動回路を構成することも
できる。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２００７－１２３８６１号公報

【特許文献2】特開２００７－９６０５５号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

表示装置等において、画素部（画素回路とも言う）と駆動回路部を同一基板上に形成する
場合、画素部に用いるトランジスタには、優れたスイッチング特性、例えばオンオフ比が
大きいことが要求され、駆動回路に用いるトランジスタには高速動作が要求される。

【0007】

特に、表示装置の画素密度が高い程、表示画像の書き込み時間が短くなるため、駆動回路
に用いるトランジスタは高速で動作することが好ましい。

【0008】

本明細書で開示する本発明の一態様は、上記課題を解決するトランジスタ及び表示装置に
関する。

【課題を解決するための手段】

【0009】

本明細書で開示する本発明の一態様は、チャネル領域を形成する酸化物半導体層において
、その表層部には微結晶層で構成された結晶領域を有し、その他の部分は非晶質、非晶質
領域中に微結晶が点在した非晶質と微結晶の混合物であるか、またはその全体が微結晶群
で形成されたトランジスタである。また、当該トランジスタを含んで構成される駆動回路
部及び画素部を同一基板上に形成した表示装置である。

【0010】

本明細書で開示する本発明の一態様は、ゲート電極層と、ゲート電極層上にゲート絶縁層
と、ゲート絶縁層上に酸化物半導体層と、ゲート絶縁層上に酸化物半導体層の一部と重な
るソース電極層及びドレイン電極層と、酸化物半導体層と接する酸化物絶縁層と、を有し
、酸化物半導体層は、表層部の第１の領域と、その他の部分の第２の領域で形成されてい
ることを特徴とするトランジスタである。

【0011】

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。

【0012】

また、本明細書で開示する本発明の他の一態様は、ゲート電極層と、ゲート電極層上にゲ
ート絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層上に
ソース電極層及びドレイン電極層の一部と重なる酸化物半導体層と、酸化物半導体層と接
する酸化物絶縁層と、を有し、酸化物半導体層は、表層部の第１の領域と、その他の部分
の第２の領域で形成されていることを特徴とするトランジスタである。

【0013】

上記酸化物半導体層の第１の領域は、膜表面に対し垂直方向にｃ軸配向をした微結晶で形
成されている。

【0014】

また、上記酸化物半導体層の第２の領域は、非晶質、非晶質領域中に微結晶が点在した非
晶質と微結晶の混合物であるか、またはその全体が微結晶で形成されている。

【0015】

酸化物半導体層には、ＲＴＡ法等で高温短時間の脱水または脱水素化処理をしたものを用
いる。この加熱工程により、酸化物半導体層の表層部は微結晶で構成された結晶領域を有
するようになり、その他の部分は非晶質、非晶質領域中に微結晶が点在した非晶質と微結
晶の混合物であるか、またはその全体が微結晶群となる。

【0016】

この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や酸
素の脱離によるｎ型化による電気特性の劣化を防止することができる。また、酸化物半導
体層の表層部は、バックチャネル側であり、微結晶で構成された結晶領域を有することで
寄生チャネルの発生を抑えることができる。また、チャネルエッチ型の構造においては、
結晶領域を有することで導電率が向上した表層部とソース電極及びドレイン電極との接触
抵抗を下げることができる。

【0017】

また、本発明の一態様であるトランジスタを用いて、駆動回路部及び画素部を同一基板上
に形成し、液晶素子、発光素子、または電気泳動素子などを用いて表示装置を作製するこ
とができる。

【0018】

また、本明細書で開示する本発明の他の一態様は、同一基板上にトランジスタを有する画
素部と駆動回路部を有し、トランジスタは、ゲート電極層と、ゲート電極層上にゲート絶
縁層と、ゲート絶縁層上に酸化物半導体層と、ゲート絶縁層上に酸化物半導体層の一部と
重なるソース電極層及びドレイン電極層と、酸化物半導体層と接する酸化物絶縁層と、を
有し、酸化物半導体層は、表層部の第１の領域と、その他の部分の第２の領域で形成され
ていることを特徴とする表示装置である。

【0019】

また、本明細書で開示する本発明の他の一態様は、同一基板上にトランジスタを有する画
素部と駆動回路部を有し、トランジスタは、ゲート電極層と、ゲート電極層上にゲート絶
縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層上にソース
電極層及びドレイン電極層の一部と重なる酸化物半導体層と、酸化物半導体層と接する酸
化物絶縁層と、を有し、酸化物半導体層は、表層部の第１の領域と、その他の部分の第２
の領域で形成されていることを特徴とする表示装置である。

【0020】

上記酸化物半導体層の第１の領域は、膜表面に対し垂直方向にｃ軸配向をした微結晶で形
成されており、第２の領域は、非晶質、非晶質領域中に微結晶が点在した非晶質と微結晶
の混合物であるか、またはその全体が微結晶で形成されている。

【発明の効果】

【0021】

酸化物半導体層を用いたトランジスタにおいて、該酸化物半導体層の表層部は結晶領域を
有し、その他の部分は非晶質、非晶質と微結晶の混合物であるか、またはその全体が微結
晶である構成とすることによって、電気特性が良好で信頼性の高いトランジスタ及び表示
装置を作製することができる。

【図面の簡単な説明】

【0022】

【図1】トランジスタを説明する断面図。

【図2】トランジスタの断面工程図。

【図3】トランジスタの断面工程図。

【図4】トランジスタを説明する平面図。

【図5】トランジスタを説明する平面図。

【図6】トランジスタを説明する平面図。

【図7】トランジスタを説明する平面図。

【図8】ゲート配線端子部の平面図及び断面図。

【図9】トランジスタを説明する平面図。

【図10】トランジスタを説明する断面図。

【図11】表示装置の使用形態の例を説明する図。

【図12】表示装置の一例を示す外観図。

【図13】表示装置を説明する断面図。

【図14】表示装置を説明するブロック図。

【図15】信号線駆動回路の構成およびタイミングチャートを説明する図。

【図16】シフトレジスタの構成を示す回路図。

【図17】シフトレジスタの構成を示す回路図、及びシフトレジスタの動作を説明するタイミングチャート。

【図18】表示装置の画素等価回路を説明する図。

【図19】表示装置を説明する断面図。

【図20】表示装置を説明する断面図及び平面図。

【図21】表示装置を説明する断面図。

【図22】表示装置を説明する断面図及び平面図。

【図23】テレビジョン装置、及びデジタルフォトフレームの例を示す外観図。

【図24】遊技機の例を示す外観図。

【図25】携帯電話機の一例を示す外観図。

【図26】酸化物半導体層の断面ＴＥＭ写真。

【図27】酸化物半導体層の断面ＴＥＭ写真。

【図28】酸化物半導体層の断面ＴＥＭ写真。

【図29】酸化物半導体層の断面ＴＥＭ写真及び電子線回折パターン。

【図30】酸化物半導体層のＥＤＸ分析スペクトル。

【図31】酸化物半導体層のＸ線回折チャート。

【図32】酸化物半導体層のＳＩＭＳ分析デプスプロファイル。

【図33】科学計算の概要を説明する図。

【図34】科学計算の概要を説明する図。

【図35】科学計算の結果を説明する図。

【図36】酸化物半導体の結晶構造を説明する図。

【図37】－ＢＴ試験前後のトランジスタのＩ－Ｖ特性。

【図38】酸化物半導体層のＳＩＭＳ分析デプスプロファイル。

【図39】酸化物半導体層のＳＩＭＳ分析デプスプロファイル。

【発明を実施するための形態】

【0023】

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い
、その繰り返しの説明は省略する。

【0024】

（実施の形態１）
本実施の形態では、トランジスタの構造について、図１を用いて説明する。

【0025】

図１（Ａ）は、チャネルエッチ型のトランジスタの断面図であり、その平面図を図４（Ａ
）に示す。図１（Ａ）は、図４（Ａ）における線Ａ１－Ａ２の断面図となっている。

【0026】

図１に示すトランジスタは、基板１００上にゲート電極層１０１、ゲート絶縁層１０２、
表層部に結晶領域１０６を有する酸化物半導体層１０３、ソース電極層１０５ａ及びドレ
イン電極層１０５ｂを含む。また、表層部に結晶領域１０６を有する酸化物半導体層１０
３、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上に酸化物絶縁層１０７が設けら
れている。

【0027】

なお、図１（Ａ）では通常のチャネルエッチ型のトランジスタとして、ソース電極層１０
５ａとドレイン電極層１０５ｂとの間で酸化物半導体層の一部がエッチングされた構造を
示したが、図１（Ｂ）に示すように酸化物半導体層がエッチングされずに表層部の結晶領
域が残されている構造としても良い。

【0028】

ゲート電極層１０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タ
ングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分
とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層または積層
で形成することができる。電極層にアルミニウムや銅などの低抵抗金属材料を用いる場合
は、耐熱性や腐食性の問題から高融点金属材料と組み合わせて用いると良い。高融点金属
材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカ
ンジウム等を用いることができる。

【0029】

また、画素部の開口率を向上させる目的として、ゲート電極層１０１に酸化インジウム、
酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミ
ニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導
電層を用いることもできる。

【0030】

ゲート絶縁層１０２には、酸化シリコン、酸窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化アルミニウム、酸化タンタルなどの単層膜または積層膜を用いることができる
。これらは、ＣＶＤ法やスパッタ法などで形成することができる。

【0031】

また、酸化物半導体膜は、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を用いる
ことができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一つまたは複数
の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧａ及
びＣｏなどがある。ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体
膜のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導
体とよび、その薄膜をＩｎ－Ｇａ－Ｚｎ－Ｏ系膜ともよぶこととする。

【0032】

酸化物半導体層１０３はスパッタ法を用いて形成する。膜厚は、１０ｎｍ以上３００ｎｍ
以下とし、好ましくは２０ｎｍ以上１００ｎｍ以下とする。ただし、図１（Ａ）の様に酸
化物半導体層１０３の一部がエッチングされる構造となる場合は、デバイスの完成時には
上記膜厚よりも薄い領域を有するようになる。

【0033】

酸化物半導体層１０３は、ＲＴＡ法等で高温短時間の脱水化または脱水素化処理をしたも
のを用いる。脱水化または脱水素化処理は、高温のガス（窒素、または希ガス等の不活性
ガス）や光を用いて、５００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度
）で１分間以上１０分間以下程度、好ましくは６５０℃で３分間以上６分間以下程度のＲ
ＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法
を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温
度でも処理することができる。

【0034】

酸化物半導体層１０３は、成膜された段階では多くの未結合手を有する非晶質な層である
が、上記脱水化または脱水素化処理としての加熱工程を行うことで、近距離にある未結合
手同士が結合し合い、秩序化された非晶質構造とすることができる。また、秩序化が発展
すると、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物であるか、またはその
全体が微結晶群で形成されるようになる。ここで、微結晶の粒子サイズは１ｎｍ以上２０
ｎｍ以下の所謂ナノクリスタルであり、一般的にマイクロクリスタルと呼ばれる微結晶粒
子よりも小さいサイズである。

【0035】

また、結晶領域１０６である酸化物半導体層１０３の表層部は、層表面に対し垂直方向に
ｃ軸配向をした微結晶層が形成されることが好ましく、この場合、ｃ軸方向に結晶の長軸
を有し、短軸方向は１ｎｍ以上２０ｎｍ以下となる。

【0036】

この様な構成をした酸化物半導体層の表層部は微結晶で構成された緻密な結晶領域が存在
するため、表層部からの水分の再侵入や酸素の脱離によるｎ型化による電気特性の劣化を
防止することができる。また、酸化物半導体層の表層部は、バックチャネル側であり、ｎ
型化の防止は寄生チャネルの抑制にも効果がある。また、結晶領域を有することで導電率
が向上した表層部とソース電極層１０５ａまたはドレイン電極層１０５ｂとの接触抵抗を
下げることができる。

【0037】

ここで、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系膜は、用いる酸化物半導体成膜用ターゲットによって、
成長しやすい結晶構造が異なる。例えば、モル数比がＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝
１：１：１となるＩｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲットを用いてＩ
ｎ－Ｇａ－Ｚｎ－Ｏ系膜を成膜し、加熱工程を経て結晶化させた場合、Ｉｎ酸化物層の間
にはＧａとＺｎを含む１層または２層の酸化物層が混在する六方晶系層状化合物型の結晶
構造となりやすい。また、モル数比がＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２のタ
ーゲットを用いて成膜し、加熱工程を経て結晶化させた場合は、Ｉｎ酸化物層で挟まれる
ＧａとＺｎを含む酸化物層は２層となりやすい。安定な結晶構造は後者のＧａとＺｎを含
む酸化物層が２層のものであり、結晶成長も起こりやすく、モル数比がＩｎ_２Ｏ_３：Ｇａ
_２Ｏ_３：ＺｎＯ＝１：１：２のターゲットを用いて成膜し、加熱工程を経て結晶化させた
場合は、表層からゲート絶縁膜界面までつながった結晶が形成されることがある。なお、
モル数比は原子数比と言い換えても良い。

【0038】

なお、図１０（Ａ）に示すように、工程の順序によっては酸化物半導体層１０３の側面部
には結晶領域は形成されず、側面部を除く上層部のみに結晶領域１０６は形成される。た
だし、側面部の面積比率は小さく、この場合においても上述した効果は維持される。

【0039】

ソース電極層１０５ａ及びドレイン電極層１０５ｂは、第１の導電層１１２ａ、１１２ｂ
、第２の導電層１１３ａ、１１３ｂ、第３の導電層１１４ａ、１１４ｂからなる３層構造
となっている。これらの材料としては、前述したゲート電極層１０１と同様の材料を用い
ることができる。

【0040】

また、ゲート電極層１０１と同様に前述の透光性を有する酸化物導電層をソース電極層１
０５ａ及びドレイン電極層１０５ｂに用いることで画素部の透光性を向上させ、開口率を
高くすることもできる。

【0041】

また、ソース電極層１０５ａ及びドレイン電極層１０５ｂとなる前述の金属膜と酸化物半
導体層１０３のそれぞれの間に前述の酸化物導電層を形成し、接触抵抗を低減させること
もできる。

【0042】

酸化物半導体層１０３、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上には、チャ
ネル保護層として機能する酸化物絶縁層１０７を有する。酸化物絶縁層にはスパッタ法を
用いる無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜
、または酸窒化アルミニウム膜などを用いる。

【0043】

また、各部位の構成材料は同様で図１０（Ｂ）に示すようなボトムコンタクト構造のトラ
ンジスタを形成することもできる。

【0044】

図１０（Ｂ）に示すトランジスタは、基板１００上にゲート電極層１０１、ゲート絶縁層
１０２、ソース電極層１０５ａ及びドレイン電極層１０５ｂ、表層部の結晶領域１０６を
含む酸化物半導体層１０３を有する。また、ゲート絶縁層１０２、ソース電極層１０５ａ
及びドレイン電極層１０５ｂ、酸化物半導体層１０３上に酸化物絶縁層１０７が設けられ
ている。

【0045】

この構造においても、酸化物半導体層１０３は非晶質、非晶質領域中に微結晶が点在した
非晶質と微結晶の混合物であるか、またはその全体が微結晶群であり、その表層部のみに
微結晶層で構成された結晶領域１０６を有する。この様な構成をした酸化物半導体層を用
いることにより、チャネルエッチ型と同様に表層部からの水分の再侵入や酸素の脱離によ
るｎ型化による電気特性の劣化を防止することができる。また、酸化物半導体層の表層部
は、バックチャネル側であり、微結晶層で構成された結晶領域を有することで寄生チャネ
ルの発生を抑えることができる。

【0046】

以上の様な構成とすることにより、信頼性が高く、電気特性の向上したトランジスタを提
供することができる。

【0047】

なお、本実施の形態では、チャネルエッチ型のトランジスタの例を示したが、チャネル保
護型のトランジスタを用いることもできる。また、ソース電極層及びドレイン電極層上に
重なる酸化物半導体層を有するボトムコンタクト型のトランジスタを用いることもできる
。

【0048】

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。

【0049】

（実施の形態２）
本実施の形態では、実施の形態１で示したチャネルエッチ型トランジスタを含む表示装置
の作製工程を例として、図２乃至図９を用いて説明する。図２と図３は断面図で、図４乃
至図７は平面図であり、図４乃至図７の線Ａ１－Ａ２及び線Ｂ１－Ｂ２は、図２及び図３
の断面図Ａ１－Ａ２、Ｂ１－Ｂ２に対応している。

【0050】

まず、基板１００を準備する。基板１００には、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法
で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐え
うる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金な
どの金属基板の表面に絶縁膜を設けた基板を適用しても良い。

【0051】

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体からなる基板を用いても良い。

【0052】

また、基板１００上に下地膜として絶縁膜を形成してもよい。下地膜には、酸化シリコン
膜、窒化シリコン膜、酸窒化シリコン膜、または窒化酸化シリコン膜の単層、または積層
を用いることができる。これらは、ＣＶＤ法やスパッタ法等で形成することができる。基
板１００としてガラス基板の様な可動イオンを含有する基板を用いる場合、下地膜として
窒化シリコン膜、窒化酸化シリコン膜などの窒素を含有する膜を用いることで、可動イオ
ンが半導体層に侵入することを防ぐことができる。

【0053】

次に、ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１を
形成するための導電膜をスパッタ法や真空蒸着法で基板１００全面に成膜する。次いで、
第１のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要
な部分を除去して配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１０８
、及び第１の端子１２１）を形成する。このとき、ゲート電極層１０１の上方に成膜する
膜の段切れ防止のために、ゲート電極層１０１の端部はテーパー形状になるようにエッチ
ングするのが好ましい。この段階での断面図を図２（Ａ）に示した。なお、この段階での
平面図が図４（Ｂ）に相当する。

【0054】

ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、
スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、または
これらの金属材料を成分とする窒化物を用いて、単層または積層で形成することができる
。電極層にアルミニウムや銅などの低抵抗金属材料を用いる場合は、耐熱性や腐食性の問
題から高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデ
ン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いること
ができる。

【0055】

例えば、ゲート電極層１０１の積層構造としては、アルミニウム上にモリブデンが積層さ
れた二層の積層構造、銅上にモリブデンを積層した二層構造、銅上に窒化チタン若しくは
窒化タンタルを積層した二層構造、または窒化チタンとモリブデンを積層した二層構造が
好ましい。３層の積層構造としては、アルミニウム、アルミニウムとシリコンの合金、ア
ルミニウムとチタンの合金またはアルミニウムとネオジムの合金を中間層とし、タングス
テン、窒化タングステン、窒化チタンまたはチタンを上下の層として積層した構造が好ま
しい。

【0056】

このとき、一部の電極層や配線層に透光性を有する酸化物導電層を用いて開口率を向上さ
せることもできる。例えば、酸化物導電層には酸化インジウム、酸化インジウム酸化スズ
合金、酸化インジウム酸化亜鉛合金、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アル
ミニウム、または酸化亜鉛ガリウム等を用いることができる。

【0057】

次いで、ゲート電極層１０１上にゲート絶縁層１０２を成膜する。ゲート絶縁層１０２は
、膜厚を５０ｎｍ以上２５０ｎｍ以下とし、ＣＶＤ法やスパッタ法などで形成する。

【0058】

例えば、ゲート絶縁層１０２として、膜厚１００ｎｍの酸化シリコン膜をスパッタ法で形
成する。勿論、ゲート絶縁層１０２は、酸化シリコン膜に限定されるものでなく、酸窒化
シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル
膜などの絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い
。

【0059】

また、ゲート絶縁層１０２として、有機シランガスを用いたＣＶＤ法により酸化シリコン
層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ）、テ
トラメチルシラン（ＴＭＳ）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オ
クタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ
）、トリエトキシシラン（ＴＲＩＥＳ）、トリスジメチルアミノシラン（ＴＤＭＡＳ）等
のシリコン含有化合物を用いることができる。

【0060】

また、ゲート絶縁層１０２として、アルミニウム、イットリウム、またはハフニウムの酸
化物、窒化物、酸窒化物、または窒化酸化物を用いることができる。また、それらの化合
物を少なくとも２種以上含む化合物を用いても良い。

【0061】

なお、本明細書において、酸窒化物とは、その組成として、窒素原子よりも酸素原子の数
が多い物質のことを指し、窒化酸化物とは、その組成として、酸素原子より窒素原子の数
が多い物質のことを指す。例えば、酸窒化シリコン膜とは、その組成として、窒素原子よ
りも酸素原子の数が多く、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂ
ａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ
：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に
、濃度範囲として酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原
子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子
％以下の範囲で含まれるものをいう。また、窒化酸化シリコン膜とは、その組成として、
酸素原子より窒素原子の数が多く、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲
として酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリ
コンが２５原子％以上３５原子％以下、水素が１０原子％以上３０原子％以下の範囲で含
まれるものをいう。但し、酸窒化シリコンまたは窒化酸化シリコンを構成する原子の合計
を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に
含まれるものとする。

【0062】

なお、酸化物半導体層１０３を形成するための酸化物半導体膜を成膜する前に、アルゴン
ガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層の表面に付着して
いるゴミを除去することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にＲＦ
電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲
気に酸素、Ｎ_２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ_２、
ＣＦ_４などを加えた雰囲気で行ってもよい。逆スパッタ処理後、大気に曝すことなく酸化
物半導体膜を成膜することによって、ゲート絶縁層１０２と酸化物半導体層１０３の界面
にゴミや水分が付着するのを防ぐことができる。

【0063】

次いで、ゲート絶縁層１０２上に、膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ
以上４０ｎｍ以下の酸化物半導体膜を形成する。

【0064】

酸化物半導体膜としては、四元系金属酸化物膜であるＩｎ－Ｓｎ－Ｇａ－Ｚｎ－Ｏ膜や、
三元系金属酸化物膜であるＩｎ－Ｇａ－Ｚｎ－Ｏ膜、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ膜、Ｉｎ－Ａ
ｌ－Ｚｎ－Ｏ膜、Ｓｎ－Ｇａ－Ｚｎ－Ｏ膜、Ａｌ－Ｇａ－Ｚｎ－Ｏ膜、Ｓｎ－Ａｌ－Ｚｎ
－Ｏ系や、二元系金属酸化物膜であるＩｎ－Ｚｎ－Ｏ膜、Ｓｎ－Ｚｎ－Ｏ膜、Ａｌ－Ｚｎ
－Ｏ膜、Ｚｎ－Ｍｇ－Ｏ膜、Ｓｎ－Ｍｇ－Ｏ膜、Ｉｎ－Ｍｇ－Ｏ膜や、Ｉｎ－Ｏ膜、Ｓｎ
－Ｏ膜、Ｚｎ－Ｏ膜などの酸化物半導体膜を用いることができる。また、上記酸化物半導
体膜にＳｉＯ_２を含んでもよい。

【0065】

ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体成膜用ターゲット（モル数比がＩｎ
_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１、または、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝
１：１：２）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、
直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。なお
、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一にしやすい。本
実施の形態では、酸化物半導体膜として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体成膜用タ
ーゲットを用いてスパッタ法により膜厚３０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系膜を成膜する
。

【0066】

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法、直流電源を用いる
ＤＣスパッタ法、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法がある。ＲＦ
スパッタ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜等の導
電性を有する膜を成膜する場合に用いられる。

【0067】

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に成膜することもできる。

【0068】

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。

【0069】

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
を化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基
板にも電圧をかけるバイアススパッタ法もある。

【0070】

次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、Ｉｎ－Ｇａ－Ｚ
ｎ－Ｏ系膜をエッチングする。エッチングには、クエン酸やシュウ酸などの有機酸をエッ
チャントとして用いることができる。ここでは、ＩＴＯ０７Ｎ（関東化学社製）を用いた
ウェットエッチングにより、不要な部分を除去してＩｎ－Ｇａ－Ｚｎ－Ｏ系膜を島状にし
、酸化物半導体層１０３を形成する。酸化物半導体層１０３の端部をテーパー状にエッチ
ングすることで、段差形状による配線の段切れを防ぐことができる。なお、ここでのエッ
チングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。

【0071】

次いで、酸化物半導体層の脱水化または脱水素化を行う。この脱水化または脱水素化を行
う第１の加熱処理は、高温のガス（窒素、または希ガス等の不活性ガス）や光を用いて５
００℃以上７５０℃以下（若しくはガラス基板の歪点以下の温度）で１分間以上１０分間
以下程度、好ましくは６５０℃で３分間以上６分間以下程度のＲＴＡ（Ｒａｐｉｄ Ｔｈ
ｅｒｍａｌ Ａｎｎｅａｌ）処理で行うことができる。ＲＴＡ法を用いれば、短時間に脱
水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することがで
きる。この段階での断面図を図２（Ｂ）、平面図を図５に示す。なお、加熱処理は、この
タイミングに限らず、フォトリソグラフィ工程や成膜工程の前後などで複数回行っても良
い。

【0072】

ここで、酸化物半導体層１０３の表層部は第１の加熱処理によって結晶化し、微結晶で構
成された結晶領域１０６を有するようになる。また、酸化物半導体層１０３のその他の領
域は、非晶質、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物であるか、また
はその全体が微結晶群となる。なお、結晶領域１０６は酸化物半導体層１０３の一部であ
り、以降、酸化物半導体層１０３の表記には、結晶領域１０６は含まれるものとする。

【0073】

なお、本明細書では、窒素、または希ガス等の不活性気体雰囲気下での加熱処理を脱水化
または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ_２とし
て脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離す
ることを含めて脱水化または脱水素化と便宜上呼ぶこととする。

【0074】

脱水化または脱水素化を行った酸化物半導体層は大気に触れさせることなく、水または水
素を再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層
をｎ型化（ｎ^－、ｎ^＋など）、即ち低抵抗化させた後、ｉ型化させて高抵抗とした酸化物
半導体層を用いたトランジスタは、そのしきい値電圧値（Ｖｔｈ）が正であり、所謂ノー
マリーオフ特性を示す。表示装置に用いるトランジスタは、ゲート電圧が０Ｖにできるだ
け近い正のしきい値電圧であることが好ましい。アクティブマトリクス型の表示装置にお
いては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置
の性能を左右する。特に、トランジスタのしきい値電圧は重要である。トランジスタのし
きい値電圧値が負であると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流
が流れる、所謂ノーマリーオン特性となり、該トランジスタで構成した回路を制御するこ
とが困難となる。また、しきい値電圧値が正であっても、その絶対値が高いトランジスタ
の場合には、駆動電圧が足りずにスイッチング動作そのものができないことがある。ｎチ
ャネル型のトランジスタの場合は、ゲート電圧として正の電圧を印加してはじめてチャネ
ルが形成されて、ドレイン電流が流れ出すトランジスタであることが望ましい。駆動電圧
を高くしないとチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形
成されてドレイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向
きである。

【0075】

脱水化または脱水素化を行った温度から降温させる際の雰囲気は、昇温時または加熱処理
時の雰囲気と異なる雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った
同じ炉で大気に触れさせることなく、炉の中を高純度の酸素ガス、Ｎ_２Ｏガス、または超
乾燥エア（露点が－４０℃以下、好ましくは－６０℃以下）で満たして冷却を行うことが
できる。

【0076】

なお、第１の加熱処理においては、雰囲気中に、水、水素などが含まれないことが好まし
い。または、加熱処理装置に導入する不活性ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とする。

【0077】

上記、不活性気体雰囲気下での加熱処理を行った場合、酸化物半導体層は加熱処理により
酸素欠乏型となってｎ型化（ｎ^－、ｎ^＋など）、即ち低抵抗化する。その後、酸化物半導
体層に接する酸化物絶縁層の形成を行うことにより酸化物半導体層を酸素過剰な状態とす
ることでｉ型化、即ち高抵抗化させているとも言える。これにより、電気特性が良好で信
頼性のよいトランジスタを作製することができる。

【0078】

また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層
の一部が結晶化することがある。第１の加熱処理後は、酸素欠乏型となって低抵抗化した
酸化物半導体層１０３となる。第１の加熱処理後は、成膜直後の酸化物半導体膜よりもキ
ャリア濃度が高まり、好ましくは１×１０^１８／ｃｍ^３以上のキャリア濃度を有するよう
になる。

【0079】

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に第２のフォトリソグラ
フィ工程を行う。この場合は、島状となった酸化物半導体層１０３の一部には結晶領域は
形成されず、側面部を除く上層部のみに結晶領域１０６は形成される（図１０（Ａ）参照
。）

【0080】

次いで、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去してゲート電極層１０１と同じ材料の配線や電極層に達するコンタ
クトホールを形成する。このコンタクトホールは、後に形成する導電膜と上記配線等と接
続するために設ける。

【0081】

次に、酸化物半導体層１０３およびゲート絶縁層１０２上に導電層として、第１の導電層
１１２、第２の導電層１１３、第３の導電層１１４をスパッタ法や真空蒸着法で成膜する
。この段階での断面図を図２（Ｃ）に示す。

【0082】

第１の導電層１１２、第２の導電層１１３、第３の導電層１１４の材料としては、前述し
たゲート電極層１０１と同様の材料を用いることができる。

【0083】

ここでは、第１の導電層１１２及び第３の導電層１１４に耐熱性導電性材料であるチタン
を用い、第２の導電層１１３にネオジムを含むアルミニウム合金を用いる。この様な構成
にすることで、アルミニウムの低抵抗性を活かしつつ、ヒロックの発生を低減することが
できる。なお、本実施の形態では３層構造の導電層としたが、これに限られることはなく
、単層構造、２層構造、または４層以上の構造としてもよい。例えば、チタンの単層構造
としてもよいし、シリコンを含むアルミニウムとの積層構造としてもよい。

【0084】

次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３１を形成し、エッチン
グにより不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂ、酸化
物半導体層１０３及び接続電極１２０を形成する。この際のエッチング方法としてウェッ
トエッチングまたはドライエッチングを用いる。例えば、第１の導電層１１２及び第３の
導電層１１４にチタンを、第２の導電層１１３にネオジムを含むアルミニウム合金を用い
る場合には、過酸化水素水または加熱塩酸をエッチャントに用いてウェットエッチングす
ることができる。このエッチング工程において、酸化物半導体層１０３の一部がエッチン
グされ、ソース電極層１０５ａとドレイン電極層１０５ｂの間に膜厚の薄い領域を有する
酸化物半導体層１０３となる。この段階での断面図を図３（Ａ）、平面図を図６に示す。

【0085】

このとき、第１の導電層１１２及び第３の導電層１１４と酸化物半導体層１０３のエッチ
ングの選択比が十分取れる条件でエッチングの加工を行えば、図１（Ｂ）に示すような表
層部の結晶領域が残されているトランジスタの構造となる。

【0086】

また、第１の導電層１１２、第２の導電層１１３、第３の導電層１１４、酸化物半導体層
１０３のエッチングは、過酸化水素水または加熱塩酸を用いることで全てエッチングする
ことができる。従って、ソース電極層１０５ａまたはドレイン電極層１０５ｂ及び酸化物
半導体層１０３の端部に段差などが生じることはない。また、ウェットエッチングを用い
るために、エッチングが等方的に行われ、ソース電極層１０５ａ及びドレイン電極層１０
５ｂの端部は、レジストマスク１３１より後退する。以上の工程で酸化物半導体層１０３
及び結晶領域１０６をチャネル形成領域とするトランジスタ１７０が作製できる。

【0087】

ここで、ゲート電極層１０１と同様に前述の透光性を有する酸化物導電層をソース電極層
１０５ａ及びドレイン電極層１０５ｂに用いることで画素部の透光性を向上させ、開口率
を高くすることもできる。

【0088】

また、ソース電極層１０５ａ及びドレイン電極層１０５ｂとなる前述の金属膜と酸化物半
導体層のそれぞれの間に前述の酸化物導電層を形成し、接触抵抗を低減させることもでき
る。

【0089】

また、この第４のフォトリソグラフィ工程において、ソース電極層１０５ａ及びドレイン
電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１
２２はソース配線（ソース電極層１０５ａまたはドレイン電極層１０５ｂを含むソース配
線）と電気的に接続されている。

【0090】

また、端子部において、接続電極１２０は、ゲート絶縁層１０２に形成されたコンタクト
ホールを介して端子部の第１の端子１２１と直接接続される。なお、ここでは図示しない
が、上述した工程と同じ工程を経て駆動回路のトランジスタのソース配線あるいはドレイ
ン配線とゲート電極が直接接続される。

【0091】

また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、及
び低コスト化が図れる。

【0092】

次いで、レジストマスク１３１を除去し、トランジスタ１７０を覆う酸化物絶縁層１０７
を形成する。酸化物絶縁層１０７には、酸化シリコン膜、酸窒化シリコン膜、酸化アルミ
ニウム膜、酸化タンタル膜などを用いることができる。

【0093】

本実施の形態では、酸化物絶縁層として酸化珪素膜をスパッタ法を用いて成膜する。成膜
時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする
。ここで、成膜時に水、水素等の不純物を混入させない方法として、成膜前に減圧下で１
５０℃以上３５０℃以下の温度で２分間以上１０分間以下のプリベークを行い、大気に触
れることなく酸化物絶縁層を形成することが望ましい。酸化珪素膜のスパッタ法による成
膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的に
はアルゴン）及び酸素の混合雰囲気下において行うことができる。また、ターゲットには
、酸化珪素ターゲットまたは珪素ターゲットを用いることができる。例えば、珪素ターゲ
ットを用いて、酸素、及び希ガス雰囲気下でスパッタ法により酸化珪素を形成することが
できる。低抵抗化した酸化物半導体層に接して形成する酸化物絶縁層には、水分や、水素
イオンや、ＯＨ^－などの不純物を含まず、これらが外部から侵入することをブロックする
無機絶縁膜を用いることが好ましい。

【0094】

本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０
．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ－Ｓ間距離）を８９ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパル
スＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。

【0095】

次いで、不活性ガス雰囲気下で第２の加熱処理（好ましくは２００℃以上４００℃以下、
例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲気下で２５０℃、１時間の
第２の加熱処理を行う。または、第１の加熱処理と同様に高温短時間のＲＴＡ処理を行っ
ても良い。第２の加熱処理では、酸化物絶縁層１０７が酸化物半導体層１０３と接した状
態で加熱されるため、第１の加熱処理でｎ型となって低抵抗化された酸化物半導体層１０
３に酸化物絶縁層１０７より酸素が供給されて酸素過剰な状態となり、酸化物半導体層１
０３をｉ型化（高抵抗化）することができる。

【0096】

本実施の形態では、酸化珪素膜成膜後に第２の加熱処理を行ったが、加熱処理のタイミン
グは酸化珪素膜成膜以降であれば問題なく、酸化珪素膜成膜直後に限定されるものではな
い。

【0097】

また、ソース電極層１０５ａ及びドレイン電極層１０５ｂに耐熱性のある材料を用いる場
合には、第２の加熱処理のタイミングで、第１の加熱処理条件を用いた工程を行うことが
できる。この場合、加熱処理は酸化珪素膜成膜後の１回のみとすることも可能である。

【0098】

次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁層１
０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成
する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２
７、接続電極１２０に達するコンタクトホール１２６も形成する。この段階での断面図を
図３（Ｂ）に示す。

【0099】

次いで、レジストマスクを除去した後、透光性導電膜を成膜する。透光性導電膜には、酸
化インジウム（Ｉｎ_２Ｏ_３）や酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、以
降ＩＴＯと略記）などの材料を用いることができ、スパッタ法や真空蒸着法などで形成す
る。この様な材料のエッチング処理は塩酸系の溶液を用いて行う。ただし、ＩＴＯはエッ
チングの残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸
化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ、以降ＩＺＯと略記）を用いても良い。

【0100】

次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り透光性導電膜の不要な部分を除去して画素電極層１１０を形成する。ここで、容量部に
おけるゲート絶縁層１０２及び酸化物絶縁層１０７を誘電体として、容量配線１０８と画
素電極層１１０とで保持容量が形成される。

【0101】

また、この第６のフォトリソグラフィ工程及びエッチング工程において、第１の端子１２
１及び第２の端子１２２のそれぞれの上方に透光性導電層１２８、１２９を形成する。透
光性導電層１２８、１２９は、ＦＰＣとの接続に用いられる電極または配線となる。第１
の端子１２１と接続された透光性導電層１２８は、ゲート配線の入力端子として機能する
接続用の端子電極となる。また、第２の端子１２２上に形成された透光性導電層１２９は
、ソース配線の入力端子として機能する接続用の端子電極となる。

【0102】

次いで、レジストマスクを除去する。この段階での断面図を図３（Ｃ）、平面図を図７に
示す。

【0103】

また、図８（Ａ１）、図８（Ａ２）は、この段階でのゲート配線端子部の平面図及び断面
図をそれぞれ図示している。図８（Ａ１）は、図８（Ａ２）中のＣ１－Ｃ２線に沿った断
面図に相当する。図８（Ａ１）において、保護絶縁膜１５４および接続電極１５３上に形
成される透光性導電層１５５は、入力端子として機能する接続用の端子電極である。また
、図８（Ａ１）において、ゲート配線と同じ材料で形成される第１の端子１５１とソース
配線と同じ材料で形成される接続電極１５３は、ゲート絶縁層１５２を介して重なり、一
部が直接接して導通している。また、接続電極１５３と透光性導電層１５５は、保護絶縁
膜１５４に設けられたコンタクトホールで直接接して導通している。

【0104】

また、図８（Ｂ１）、及び図８（Ｂ２）は、ソース配線端子部の平面図及び断面図をそれ
ぞれ図示している。また、図８（Ｂ１）は、図８（Ｂ２）中のＤ１－Ｄ２線に沿った断面
図に相当する。図８（Ｂ１）において、保護絶縁膜１５４および接続電極１５０上に形成
される透光性導電層１５５は、入力端子として機能する接続用の端子電極である。また、
図８（Ｂ１）において、ゲート配線と同じ材料で形成される第２の端子１５６は、ソース
配線と電気的に接続される接続電極１５０とゲート絶縁層１５２を介して重なっている。
第２の端子１５６は、接続電極１５０とは電気的に接続しておらず、第２の端子１５６を
接続電極１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、
ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、
接続電極１５０は、保護絶縁膜１５４に設けられたコンタクトホールで透光性導電層１５
５と電気的に接続している。

【0105】

ゲート配線、ソース配線、及び容量配線は、画素密度に応じて複数本設けられるものであ
る。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の
第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれ
の端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い
。

【0106】

この様に６回のフォトリソグラフィ工程を用いて、チャネルエッチ型のトランジスタ１７
０及び保持容量部を完成させることができる。これらがマトリクス状に配置された画素部
を構成することにより、アクティブマトリクス型の表示装置を作製するための一方の基板
とすることができる。本明細書では、便宜上、この様な基板をアクティブマトリクス基板
と呼ぶ。

【0107】

アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。

【0108】

また、本実施の形態は、図７の画素構成に限定されない。他の画素構成例の平面図を図９
に示す。図９では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜
及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び
容量配線と接続する第３の端子は省略することができる。なお、図９において、図７と同
じ部分には同じ符号を用いている。

【0109】

アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された液晶素子
を駆動することによって、画像が形成される。詳しくは選択された液晶素子に含まれる画
素電極と対向電極との間に電圧が印加されることによって、液晶層の光学変調が行われ、
この光学変調が画像として観察者に認識される。

【0110】

液晶表示装置の動画表示においては、液晶分子自体の応答が遅いため、残像が生じるとい
う問題がある。この様な残像を低減するため、全面黒表示を１フレームおきに行う、所謂
、黒挿入と呼ばれる駆動技術がある。

【0111】

また、通常の垂直同期周波数を１．５倍、好ましくは２倍以上にすることで応答速度を改
善するとともに各フレーム内の分割された複数フィールド毎に書き込む階調を選択する、
所謂、倍速駆動と呼ばれる駆動技術もある。

【0112】

また、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源な
どを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で
間欠点灯駆動する駆動技術もある。例えば、ＬＥＤを用いる場合は、白色単色のＬＥＤに
限らず、３色以上のＬＥＤを用いることもできる。また、複数のＬＥＤを独立して制御で
きるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを
同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため
、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効
果が図れる。

【0113】

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。

【0114】

また、発光表示装置を作製する場合、発光素子の低電源電位側の電極（カソードとも呼ぶ
）は、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電位、例え
ばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示装置を作
製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従って、端
子部には、電源供給線と電気的に接続する第５の端子を設ける。

【0115】

なお、本実施の形態では、チャネルエッチ型のトランジスタを例として作製方法を説明し
たが、工程の順序を入れ替えることにより、ボトムコンタクト構造のトランジスタを作製
することも可能である。

【0116】

また、トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に
対して、画素部のトランジスタの保護用の保護回路を同一基板上に設けることが好ましい
。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ましい。

【0117】

以上の工程により、電気特性が良好で信頼性の高いトランジスタ及び該トランジスタを用
いた表示装置を提供することができる。

【0118】

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。

【0119】

（実施の形態３）
本実施の形態では、同一基板上に作製したトランジスタで構成された駆動回路の一部及び
画素部を動作させる例について説明する。

【0120】

本実施の形態では、実施の形態１に従ったトランジスタの作製方法を用いて、同一基板上
に画素部及び駆動回路部を形成する。なお、実施の形態１に示すトランジスタは、ｎチャ
ネル型トランジスタであり、該駆動回路部は、ｎチャネル型トランジスタのみで構成する
ことができる一部の回路に限られる。

【0121】

アクティブマトリクス型表示装置のブロック図の一例を図１４（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、及び信号線駆動回路５３０４が配置されている。画素部５３０１には、
複数の信号線が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走
査線駆動回路５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている
。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に
配置されている。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎ
ｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントロ
ーラ、制御ＩＣともいう）に接続されている。

【0122】

図１４（Ａ）に示す第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、及
び信号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。その
ため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる
。また、基板５３００と外部の駆動回路との接続部（ＦＰＣ等）を減らすことができるた
め、信頼性や歩留まりの向上を図ることができる。

【0123】

なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対して、第１の
走査線駆動回路用スタート信号（ＧＳＰ１）（スタート信号はスタートパルスともいう）
、走査線駆動回路用クロック信号（ＧＣＫ１）等を供給する。また、第２の走査線駆動回
路５３０３に対しては、第２の走査線駆動回路用スタート信号（ＧＳＰ２）、走査線駆動
回路用クロック信号（ＧＣＫ２）等を供給する。

【0124】

また、信号線駆動回路５３０４に対しては、信号線駆動回路用スタート信号（ＳＳＰ）、
信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデ
オ信号ともいう）、ラッチ信号（ＬＡＴ）等を供給するものとする。なお各クロック信号
は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫ
Ｂ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２、ま
たは第２の走査線駆動回路５３０３の一方は省略することが可能である。

【0125】

図１４（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、電界効果移動度が比較的小さいトランジスタを用いても、画素部と同一基板
上に駆動回路の一部を構成することができる。従って、コストの低減や歩留まりの向上な
どを図ることができる。

【0126】

次に、ｎチャネル型トランジスタで構成する信号線駆動回路の構成及び動作の一例につい
て、図１５（Ａ）、図１５（Ｂ）を用いて説明する。

【0127】

信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１～５６０２＿Ｎ（Ｎは自然
数）で構成される。また、スイッチング回路５６０２＿１～５６０２＿Ｎは、各々、トラ
ンジスタ５６０３＿１～５６０３＿ｋ（ｋは自然数）で構成される。ここで、トランジス
タ５６０３＿１～５６０３＿ｋは、ｎチャネル型トランジスタである。

【0128】

信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例として説明する
。トランジスタ５６０３＿１～５６０３＿ｋの第１端子は、各々、配線５６０４＿１～５
６０４＿ｋと接続される。トランジスタ５６０３＿１～５６０３＿ｋの第２端子は、各々
、信号線Ｓ１～Ｓｋと接続される。トランジスタ５６０３＿１～５６０３＿ｋのゲートは
、配線５６０５＿１と接続される。

【0129】

シフトレジスタ５６０１は、配線５６０５＿１～５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１～５６
０２＿Ｎを順番に選択する機能を有する。

【0130】

スイッチング回路５６０２＿１は、配線５６０４＿１～５６０４＿ｋと信号線Ｓ１～Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１～５６０４＿ｋの電位を信号線Ｓ１～Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。またト
ランジスタ５６０３＿１～５６０３＿ｋは、各々、配線５６０４＿１～５６０４＿ｋと信
号線Ｓ１～Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１～５６０４＿ｋの電
位を信号線Ｓ１～Ｓｋに供給する機能を有する。このように、トランジスタ５６０３＿１
～５６０３＿ｋは、各々、スイッチとしての機能を有する。

【0131】

なお、配線５６０４＿１～５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報または画像信号に応じたアナ
ログ信号である場合が多い。

【0132】

次に、図１５（Ａ）の信号線駆動回路の動作について、図１５（Ｂ）のタイミングチャー
トを参照して説明する。図１５（Ｂ）には、信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１～Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１～Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１～５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１～期間ＴＮに分割される。期間Ｔ１～ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。

【0133】

なお、本実施の形態の図面において、信号波形のなまり等は、明瞭化のために誇張して表
記している場合がある。従って、必ずしもそのスケールには限定されない。

【0134】

期間Ｔ１～期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１～５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。このとき、トランジスタ５
６０３＿１～５６０３＿ｋはオンになり、配線５６０４＿１～５６０４＿ｋと、信号線Ｓ
１～Ｓｋとが導通状態になる。そして、配線５６０４＿１～５６０４＿ｋには、Ｄａｔａ
（Ｓ１）～Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）は、各
々、トランジスタ５６０３＿１～５６０３＿ｋを介して、選択される行に属する画素のう
ち、１列目～ｋ列目の画素に書き込まれる。こうして、期間Ｔ１～ＴＮにおいて、選択さ
れた行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込まれる
。

【0135】

以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。

【0136】

なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１、
または２に示すトランジスタで構成される回路を用いることが可能である。この場合、シ
フトレジスタ５６０１が有する全てのトランジスタを単極性のトランジスタで構成するこ
とができる。

【0137】

次に、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（Ｓ
Ｐ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素の
トランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタ
を一斉にＯＮにしなくてはならないので、バッファには大きな電流を流すことが可能なも
のが用いられる。

【0138】

走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１６及び図１７を用いて説明する。

【0139】

シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図１６（Ａ）参照）。シフトレジスタの第１のパル
ス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の配線１１より第１の
クロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２、第３の配線１３よ
り第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信号ＣＫ４が供給され
る。

【0140】

また、第１のパルス出力回路１０＿１では、第５の配線１５からのスタートパルスＳＰ１
（第１のスタートパルス）が入力される。また２段目以降の第ｎのパルス出力回路１０＿
ｎ（ｎは、２以上Ｎ以下の自然数）には、一段前段のパルス出力回路からの信号（前段信
号ＯＵＴ（ｎ－１）という）が入力される。

【0141】

また、第１のパルス出力回路１０＿１には、２段後段の第３のパルス出力回路１０＿３か
らの信号が入力される。同様に、または２段目以降の第ｎのパルス出力回路１０＿ｎには
、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵ
Ｔ（ｎ＋２）という）が入力される。

【0142】

従って、各段のパルス出力回路からは、後段及び／または前段のパルス出力回路に入力す
るための第１の出力信号（ＯＵＴ（１）（ＳＲ）～ＯＵＴ（Ｎ）（ＳＲ））、別の回路等
に入力される第２の出力信号（ＯＵＴ（１）～ＯＵＴ（Ｎ））が出力される。なお、図１
６（Ａ）に示すように、シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋
２）が入力されないため、一例としては、別途第２のスタートパルスＳＰ２、第３のスタ
ートパルスＳＰ３をそれぞれ入力する構成とすればよい。

【0143】

なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）～第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。

【0144】

第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１～
第４の配線１４のいずれかと電気的に接続されている。例えば、図１６（Ａ）において、
第１のパルス出力回路１０＿１では、第１の入力端子２１が第１の配線１１と電気的に接
続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３
が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２では
、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３
の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続さ
れている。

【0145】

第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１６（Ｂ）参
照）。

【0146】

第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ
１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力
端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルス
が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２
６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の
出力信号ＯＵＴ（１）が出力されていることとなる。

【0147】

なお、第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎには、３端子のト
ランジスタの他に、４端子のトランジスタ２８（図１６（Ｃ）参照）を用いることができ
る。なお、本明細書において、トランジスタが半導体層を介して二つのゲート電極を有す
る場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲ
ート電極を上方のゲート電極とも呼ぶ。トランジスタ２８は、下方のゲート電極に入力さ
れる第１の制御信号Ｇ１及び上方のゲート電極に入力される第２の制御信号Ｇ２によって
、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行うことのできる素子である。

【0148】

酸化物半導体をトランジスタのチャネル形成領域を含む半導体層に用いた場合、製造工程
により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。そのため
、チャネル形成領域を含む半導体層に酸化物半導体を用いたトランジスタでは、しきい値
電圧の制御を行うことのできる構成が好適である。図１６（Ｃ）に示すトランジスタ２８
は、チャネル形成領域の上下にゲート絶縁層を介してゲート電極が設けられており、上方
及び／または下方のゲート電極の電位を制御することにより、しきい値電圧を所望の値に
制御することができる。

【0149】

次に、パルス出力回路の具体的な回路構成の一例について、図１６（Ｄ）を用いて説明す
る。

【0150】

図１６（Ｄ）に示したパルス出力回路は、第１のトランジスタ３１～第１３のトランジス
タ４３を有している。また、上述した第１の入力端子２１～第５の入力端子２５、及び第
１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが供給される電
源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、及び低電源電位ＶＳＳが供
給される電源線５３を有し、それぞれに接続された第１のトランジスタ３１～第１３のト
ランジスタ４３に対して信号、または電源電位を供給する。

【0151】

ここで図１６（Ｄ）の各電源線の電源電位の大小関係は、第１の電源電位ＶＤＤは第２の
電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大き
い電位とする。なお、第１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）は
、一定の間隔でＨレベルとＬレベルを繰り返す信号であり、例えば、ＨレベルのときはＶ
ＤＤ、ＬレベルのときはＶＳＳとする。

【0152】

なお、電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動
作に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えるこ
とができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。

【0153】

また、図１６（Ｄ）に図示するように、第１のトランジスタ３１～第１３のトランジスタ
４３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ
３９には、図１６（Ｃ）で示した４端子のトランジスタ２８を用いることが好ましい。

【0154】

第１のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９は、ソー
スまたはドレインとなる電極の一方が接続されたノードの電位をゲート電極の制御信号に
よって切り替えることが求められる。また、ゲート電極に入力される制御信号に対する応
答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減する
ことができるトランジスタであることが好ましい。従って、４端子のトランジスタを用い
ることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力回
路とすることができる。なお、図１６（Ｄ）では第１の制御信号Ｇ１及び第２の制御信号
Ｇ２が同じ制御信号としたが、異なる制御信号が入力される構成としてもよい。

【0155】

図１６（Ｄ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極
（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されて
いる。

【0156】

第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が第９
のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジスタ３
４のゲート電極に電気的に接続されている。

【0157】

第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、第２端
子が第１の出力端子２６に電気的に接続されている。

【0158】

第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第２端子が第１
の出力端子２６に電気的に接続されている。

【0159】

第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、第２端子が第２
のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接
続され、ゲート電極が第４の入力端子２４に電気的に接続されている。

【0160】

第６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２
のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接
続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第５の入力端子２５に
電気的に接続されている。

【0161】

第７のトランジスタ３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８
のトランジスタ３８の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び
上方のゲート電極）が第３の入力端子２３に電気的に接続されている。

【0162】

第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び第４の
トランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び
上方のゲート電極）が第２の入力端子２２に電気的に接続されている。

【0163】

第９のトランジスタ３９は、第１端子が第１のトランジスタ３１の第２端子及び第２のト
ランジスタ３２の第２端子に電気的に接続され、第２端子が第３のトランジスタ３３のゲ
ート電極及び第１０のトランジスタ４０のゲート電極に電気的に接続され、ゲート電極（
下方のゲート電極及び上方のゲート電極）が電源線５２に電気的に接続されている。

【0164】

第１０のトランジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２
端子が第２の出力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の
第２端子に電気的に接続されている。

【0165】

第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接続され、第２端子が第
２の出力端子２７に電気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電
極及び第４のトランジスタ３４のゲート電極に電気的に接続されている。

【0166】

第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端子が第
２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電
極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。

【0167】

第１３のトランジスタ４３は、第１端子が電源線５３に電気的に接続され、第２端子が第
１の出力端子２６に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲート電
極（下方のゲート電極及び上方のゲート電極）に電気的に接続されている。

【0168】

図１６（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする（図１７（Ａ）参照）。

【0169】

図１７（Ａ）に、図１６（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示す。

【0170】

具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルス（ＳＰ１）が入力され、第５
の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力
信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（
１）が出力される。

【0171】

なお、トランジスタとは、ゲートと、ドレインと、ソースを含む少なくとも三つの端子を
有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレイ
ン領域とチャネル領域とソース領域を介して電流を流すことが出来る。ここで、ソースと
ドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソースま
たはドレインであるかを限定することが困難である。そこで、ソース及びドレインとして
機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合の一例として
は、それぞれを第１端子、第２端子と表記する場合がある。

【0172】

なお、図１７（Ａ）において、ノードＡを浮遊状態とすることによりブートストラップ動
作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持するため、一
方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。

【0173】

ここで、図１７（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートを図１７（Ｂ）に示す。なお、シフトレジスタが走査線駆動回路である場合、
図１７（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当する
。

【0174】

なお、図１７（Ａ）に示すように、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以
下のような利点がある。

【0175】

ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。

【0176】

そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９を設け
ておくことにより、ブートストラップ動作によりノードＡの電位は上昇するものの、第１
のトランジスタ３１の第２端子の電位の上昇を生じないようにすることができる。つまり
、第９のトランジスタ３９を設けることにより、第１のトランジスタ３１のゲートとソー
スの間に印加される負のバイアス電圧の値を小さくすることができる。よって、本実施の
形態の回路構成とすることにより、第１のトランジスタ３１のゲートとソースの間に印加
される負のバイアス電圧も小さくできるため、ストレスによる第１のトランジスタ３１の
劣化を抑制することができる。

【0177】

なお、第９のトランジスタ３９は、第１のトランジスタ３１の第２端子と第３のトランジ
スタ３３のゲートとの間に第１端子と第２端子を介して接続されるように設ければよい。
なお、本実施形態でのパルス出力回路を複数具備するシフトレジスタの場合、走査線駆動
回路より段数の多い信号線駆動回路では、第９のトランジスタ３９を省略してもよく、ト
ランジスタ数を削減できる利点がある。

【0178】

なお、第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物
半導体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電
界効果移動度を高めることができる。そのため、劣化の度合いを低減することが出来るた
め、回路内の誤動作が低減される。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線
に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。

【0179】

なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８ゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。

【0180】

なお、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８の
トランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトラン
ジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３
８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電位
が低下することで生じるノードＢの電位の低下が、第７のトランジスタ３７のゲート電極
の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生
じることとなる。

【0181】

一方、図１７（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８の
トランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトラン
ジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ
３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電
位が低下することで生じるノードＢの電位の低下を第８のトランジスタ３８のゲート電極
の電位の低下による一回に低減することができる。

【0182】

そのため、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電
極）に第３の入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８
のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロ
ック信号ＣＫ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電
位の変動回数が低減され、ノイズを低減することが出来るからである。

【0183】

このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。

【0184】

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。

【0185】

（実施の形態４）
本実施の形態では、実施の形態１及び２に示すトランジスタを画素部、及び駆動回路に用
いて形成した表示機能を有する表示装置について説明する。

【0186】

表示装置には表示素子が含まれる。表示素子としては液晶素子（液晶表示素子ともいう）
、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電
圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅ
ｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど
、電気的作用によりコントラストが変化する表示媒体を用いることもできる。

【0187】

なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープが取り付けられたモジュール、ＴＡＢテープの先にプリント配線板が設
けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によ
りＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。

【0188】

本実施の形態では、表示装置の一形態に相当する液晶表示パネルの外観及び断面について
、図２０を用いて説明する。図２０（Ａ１）、（Ａ２）は、液晶表示パネルの上面図であ
り、図２０（Ｂ）は、図２０（Ａ１）、（Ａ２）のＭ－Ｎにおける断面図に相当する。該
液晶表示パネルは、酸化物半導体層を含むトランジスタ４０１０、４０１１が形成された
第１の基板４００１と第２の基板４００６との間にシール材４００５で液晶素子４０１３
が封止された構成をしている。

【0189】

第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４を囲むよ
うにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路
４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線
駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６と
によって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材
４００５によって囲まれている領域とは異なる領域に、単結晶半導体または多結晶半導体
で形成された信号線駆動回路４００３が実装されている。

【0190】

なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図２０（Ａ１）は、Ｃ
ＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、ＴＡＢ
法により信号線駆動回路４００３を実装する例である。

【0191】

また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１を例示してい
る。トランジスタ４０１０上には絶縁層４０２０、４０２１が設けられ、トランジスタ４
０１１上には絶縁層４０２０が設けられている。

【0192】

トランジスタ４０１０、４０１１には、実施の形態１及び２で説明した酸化物半導体層を
含む信頼性の高いトランジスタを適用することができる。本実施の形態において、トラン
ジスタ４０１０、４０１１はｎチャネル型トランジスタである。

【0193】

絶縁層４０４４上において、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャ
ネル形成領域と重なる位置には導電層４０４０が設けられている。導電層４０４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
るトランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層
４０４０は、トランジスタ４０１１のゲート電極層と同電位とすることで第２のゲート電
極層として機能させることができる。また、導電層４０４０にトランジスタ４０１１のゲ
ート電極層の電位と異なる電位を与えても良い。また、導電層４０４０の電位はＧＮＤ、
０Ｖ、或いはフローティング状態であってもよい。

【0194】

また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的
に接続されている。そして液晶素子４０１３の対向電極層４０３１は、第２の基板４００
６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが
重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電
極層４０３１には、それぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ
ている。なお、図示はしていないが、カラーフィルタは、第１の基板４００１または第２
の基板４００６のどちら側に設けても良い。

【0195】

なお、第１の基板４００１、第２の基板４００６としては、ガラス、セラミックス、プラ
スチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ
－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フ
ィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。

【0196】

また、液晶層４００８の厚さ（セルギャップ）を制御するために柱状のスペーサ４０３５
設けられている。スペーサ４０３５は、絶縁膜を選択的にエッチングすることで得られる
。なおスペーサの形状は、柱状に限定されるものではなく、例えば、球状のスペーサを用
いていても良い。

【0197】

また、対向電極層４０３１は、トランジスタ４０１０と同一基板上に設けられる共通電位
線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を
介して対向電極層４０３１と共通電位線を電気的に接続することができる。なお、導電性
粒子はシール材４００５に含有させる。

【0198】

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用いる
。ブルー相を示す液晶とカイラル剤を含む液晶組成物は、応答速度が１０μｓｅｃ以上１
００μｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性
が小さい。なお、ブルー相を用いる場合は、図２０の構成に限らず、対向電極層４０３１
に相当する電極層が画素電極層４０３０と同じ基板側に形成された構造の、所謂横電界モ
ードの構成を用いても良い。

【0199】

なお、本実施の形態は透過型液晶表示装置の例であるが、反射型液晶表示装置や半透過型
液晶表示装置にも適用できる。

【0200】

また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。

【0201】

また、本実施の形態では、トランジスタ起因の表面凹凸の低減、及び信頼性を向上させる
ため、トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶
縁層４０２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金
属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保
護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、窒
化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸窒化アルミニウム膜、
または窒化酸化アルミニウム膜を単層、または積層で形成すればよい。本実施の形態では
保護膜をスパッタ法で形成する例を示すが、特に限定されず他の方法を用いても良い。

【0202】

本実施の形態では、保護膜として積層構造の絶縁層４０２０を成膜する。ここでは、絶縁
層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を成膜する。保護膜とし
て酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウ
ム膜のヒロック防止に効果がある。

【0203】

また、保護膜の二層目として、スパッタ法を用いて窒化シリコン膜を成膜する。保護膜と
して窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、
トランジスタの電気特性を変化させることを抑制することができる。

【0204】

なお、保護膜を形成した後に、酸化物半導体層のアニール（３００℃以上４００℃以下）
を行ってもよい。

【0205】

また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１には、アクリル樹
脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を
有する有機材料を用いることができる。また、上記有機材料の他に、低誘電率材料（ｌｏ
ｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス
）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させるこ
とで、絶縁層４０２１を形成してもよい。

【0206】

なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－
Ｓｉ結合を含む樹脂である。シロキサン系樹脂の置換基には有機基（例えばアルキル基や
アリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良
い。

【0207】

絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を液体材料で形成する場合、ベーク
する工程で同時に、酸化物半導体層のアニール（３００℃以上４００℃以下）を行っても
よい。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで、工程を削
減することができる。

【0208】

画素電極層４０３０、対向電極層４０３１には、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、
酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いること
ができる。

【0209】

また、画素電極層４０３０、対向電極層４０３１は、導電性高分子（導電性ポリマーとも
いう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成し
た画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７
０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が
０．１Ω・ｃｍ以下であることが好ましい。

【0210】

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。

【0211】

また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８を介して供給されている。

【0212】

本実施の形態では、接続端子電極４０１５は、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜で形成され、端子電極４０１６は、トランジスタ４０１０、４０１１の
ソース電極層及びドレイン電極層と同じ導電膜で形成されている。

【0213】

接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。

【0214】

また図２０においては、信号線駆動回路４００３を第１の基板４００１に実装している例
を示しているが、本実施の形態はこの構成に限定されず、走査線駆動回路、信号線駆動回
路の一部のみ、または走査線駆動回路の一部のみを実装しても良い。

【0215】

図２１は、実施の形態１及び２に示すトランジスタが形成された基板２６００を用いて液
晶表示モジュールを構成する一例を示している。

【0216】

図２１は液晶表示モジュールの一例であり、基板２６００と対向基板２６０１がシール材
２６０２により固着され、その間にトランジスタ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。基板２６００と対向基板２６０１の外側に
は偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管
２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板
２６０９により基板２６００の配線回路部２６０８と接続され、コントロール回路や電源
回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有し
た状態で積層してもよい。

【0217】

液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌ
ｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。

【0218】

以上により、信頼性の高い液晶表示パネルを構成することができる。

【0219】

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。

【0220】

（実施の形態５）
本実施の形態では、実施の形態１及び２に示すトランジスタを適用した表示装置として電
子ペーパーの例を示す。

【0221】

図１３は、表示装置の例としてアクティブマトリクス型の電子ペーパーを示す。表示装置
に用いられるトランジスタ５８１としては、実施の形態１及び２で示すトランジスタを適
用することができる。

【0222】

図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を第１の電極層及び第２の電極
層の間に配置し、第１の電極層と第２の電極層の間に電位差を生じさせて球形粒子の向き
を制御することにより、表示を行う方法である。

【0223】

トランジスタ５８１は、ボトムゲート構造のトランジスタであり、ソース電極層またはド
レイン電極層が、絶縁層５８５、５８４、および５８３に形成された開口部で第１の電極
層５８７と電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には
、黒色領域５９０ａ、白色領域５９０ｂ、及び液体で満たされているキャビティ５９４を
含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で
充填されている（図１３参照）。本実施の形態においては、第１の電極層５８７が画素電
極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、トラン
ジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。

【0224】

また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子を封入した直径１０μｍ以上２０
０μｍ以下程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設け
られるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると
、白い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することがで
きる。この原理を応用した表示素子が電気泳動表示素子であり、電気泳動表示素子を用い
たデバイスは一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子
に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場
所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であ
っても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き
表示装置（半導体装置、または表示装置を具備する半導体装置ともいう）を遠ざけた場合
であっても、表示された像を保存しておくことが可能となる。

【0225】

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。

【0226】

（実施の形態６）
本実施の形態では、実施の形態１及び２に示すトランジスタを用いた表示装置として発光
表示装置の例を示す。表示装置が有する表示素子としては、ここではエレクトロルミネッ
センスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子
は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、
前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

【0227】

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。

【0228】

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。

【0229】

なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。図１８は、デジタル時
間階調駆動を適用可能な画素構成の一例を示す図である。

【0230】

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は、実施の形態１及び２で示した、酸化物半導体層をチャネル形成領域に用いるｎチャネ
ル型のトランジスタを１つの画素に２つ用いる例を示す。

【0231】

画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１は、ゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の
一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が
駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は
、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４
０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている
。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同
一基板上に形成される共通電位線と電気的に接続される。

【0232】

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして、それ
より低い電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良
い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６
４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との
電位差が発光素子６４０４の発光に必要な電圧以上となるようにそれぞれの電位を設定す
る。

【0233】

なお、容量素子６４０３は、駆動用トランジスタ６４０２のゲート容量を代用して省略す
ることも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領
域とゲート電極との間で容量が形成されていてもよい。

【0234】

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。

【0235】

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合も信号の入力を異な
らせることで、図１８と同じ画素構成を用いることができる。

【0236】

アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

【0237】

なお、図１８に示す画素構成は、これに限定されない。例えば、図１８に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ、または論理回路などを追加してもよい
。

【0238】

次に、発光素子の構成について、図１９を用いて説明する。ここでは、駆動用トランジス
タがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１９（Ａ）、（Ｂ）
、（Ｃ）の表示装置に用いられるトランジスタ７００１、７０１１、７０２１は、実施の
形態１及び２で説明したトランジスタを用いることができる。

【0239】

発光素子は、光を取り出すために少なくとも陽極または陰極の一方が透明であればよい。
例えば、トランジスタ形成した基板とは逆側の面から光を取り出す上面射出構造、基板側
の面から光を取り出す下面射出構造がある。また、それらを組み合わせた両面射出構造の
発光素子もあり、本発明の画素構成はどの射出構造の発光素子にも用いることができる。

【0240】

下面射出構造の発光素子について図１９（Ａ）を用いて説明する。

【0241】

トランジスタ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１
３側に射出する場合の画素の断面図を示す。図１９（Ａ）では、トランジスタ７０１１の
ドレイン電極層と電気的に接続された透光性導電層７０１７上に、発光素子７０１２の第
１の電極７０１３が形成されており、第１の電極７０１３上にＥＬ層７０１４、第２の電
極７０１５が順に積層されている。

【0242】

透光性導電層７０１７としては、酸化タングステンを含むインジウム酸化物、酸化タング
ステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを
含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性導電膜を用いることができる。

【0243】

また、発光素子の第１の電極７０１３には様々な材料を用いることができる。例えば、第
１の電極７０１３を陰極として用いる場合は、仕事関数が比較的小さい材料、例えば、ア
ルカリ金属（Ｌｉ、Ｃｓなど）、アルカリ土類金属（Ｍｇ、Ｃａ、Ｓｒなど）、アルカリ
金属やアルカリ土類金属を含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）、またはＹｂやＥｒ
等の希土類金属等が好ましい。図１９（Ａ）では、第１の電極７０１３の膜厚は、光を透
過する程度（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例えば膜厚２０ｎｍのアルミ
ニウム膜を第１の電極７０１３として用いる。

【0244】

なお、透光性導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性
導電層７０１７と第１の電極７０１３を形成してもよい。この場合は、同じレジストマス
クを用いてエッチングすることができる。

【0245】

また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜、または有機ポリシロ
キサンを用いて形成する。隔壁７０１９として感光性の樹脂材料を用いる場合、レジスト
マスクを形成する工程を省略することができる。

【0246】

また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも
発光層を含めば良く、単層に限らず、複数の層の積層で構成されていても良い。ＥＬ層７
０１４が複数の層で構成されている場合、陰極として機能する第１の電極７０１３上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、こ
れらのうち、発光層以外の層を全て設ける必要はない。

【0247】

また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極
７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
してもよい。ただし、第１の電極７０１３を陰極として機能させ、第１の電極７０１３上
に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが
、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできる。

【0248】

また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０１５を陽極として用いる場合は、比較的仕事関数が
大きい材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、Ｚｎ
Ｏなどの透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６とし
て、光を遮光する金属、または光を反射する金属等を用いる。本実施の形態では、第２の
電極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。

【0249】

第１の電極７０１３、ＥＬ層７０１４、及び第２の電極７０１５が積層されている領域が
発光素子７０１２に相当する。図１９（Ａ）に示した素子構造の場合、発光素子７０１２
から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。

【0250】

なお、図１９（Ａ）において、発光素子７０１２から発せられる光は、カラーフィルタ層
７０３３を通過し、絶縁層７０３２、酸化物絶縁層７０３１、ゲート絶縁層７０３０、及
び基板７０１０を通過して射出させる。

【0251】

カラーフィルタ層７０３３は、インクジェット法などの液滴吐出法や、印刷法、フォトリ
ソグラフィ技術を用いたエッチング方法などで形成することができる。

【0252】

また、カラーフィルタ層７０３３は、オーバーコート層７０３４及び保護絶縁層７０３５
で覆われる。なお、図１９（Ａ）では、オーバーコート層７０３４は薄い膜厚で図示して
いるが、カラーフィルタ層７０３３に起因する凹凸を平坦化する機能も有している。なお
、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料で形成することができる。

【0253】

また、保護絶縁層７０３５、オーバーコート層７０３４、カラーフィルタ層７０３３、絶
縁層７０３２及び酸化物絶縁層７０３１に形成されたドレイン電極層に達するコンタクト
ホールは、隔壁７０１９と重なる位置に配置する。

【0254】

次に、両面射出構造の発光素子について、図１９（Ｂ）を用いて説明する。

【0255】

図１９（Ｂ）では、トランジスタ７０２１のドレイン電極層と電気的に接続された透光性
導電層７０２７上に、発光素子７０２２に含まれる第１の電極７０２３、ＥＬ層７０２４
、及び第２の電極７０２５が順に積層されている。

【0256】

透光性導電層７０２７には、酸化タングステンを含むインジウム酸化物、酸化タングステ
ンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含む
インジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの透光性導電膜を用いることができる。

【0257】

また、第１の電極７０２３には様々な材料を用いることができる。例えば、第１の電極７
０２３を陰極として用いる場合には、比較的仕事関数が小さい材料、例えば、アルカリ金
属（Ｌｉ、Ｃｓなど）、アルカリ土類金属（Ｍｇ、Ｃａ、Ｓｒなど）、アルカリ金属やア
ルカリ土類金属を含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）、またはＹｂやＥｒ等の希土
類金属等が好ましい。本実施の形態では、第１の電極７０２３を陰極として用い、その膜
厚は、光を透過する程度（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例えば膜厚２０
ｎｍのアルミニウム膜を第１の電極７０２３として用いる。

【0258】

なお、透光性導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングして透光性
導電層７０２７と第１の電極７０２３を形成しても良い。この場合、同じレジストマスク
を用いてエッチングすることができる。

【0259】

また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。

【0260】

また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、少なくとも
発光層を含めば良く、単層に限らず、複数の層の積層で構成されていても良い。ＥＬ層７
０２４が複数の層で構成されている場合、陰極として機能する第１の電極７０２３上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、こ
れらのうち、発光層以外の層を全て設ける必要はない。

【0261】

また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし
、第１の電極７０２３を陰極として機能させ、第１の電極７０２３上に電子注入層、電子
輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路部の電圧
上昇を抑制でき、消費電力を少なくできる。

【0262】

また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０２５を陽極として用いる場合は、比較的仕事関数が
大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いるこ
とができる。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含む
ＩＴＯ膜を形成する。

【0263】

第１の電極７０２３、ＥＬ層７０２４、及び第２の電極７０２５が積層されている領域が
発光素子７０２２に相当する。図１９（Ｂ）に示した素子構造の場合、発光素子７０２２
から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２３側の
両方に射出する。

【0264】

なお、図１９（Ｂ）において、発光素子７０２２から第１の電極７０２３側に発せられる
一方の光は、カラーフィルタ層７０４３を通過し、絶縁層７０４２、酸化物絶縁層７０４
１、第１のゲート絶縁層７０４０、及び基板７０２０を通過して射出させる。

【0265】

カラーフィルタ層７０４３は、インクジェット法などの液滴吐出法や、印刷法、フォトリ
ソグラフィ技術を用いたエッチング方法などで形成することができる。

【0266】

また、カラーフィルタ層７０４３は、オーバーコート層７０４４及び保護絶縁層７０４５
で覆われる。

【0267】

また、保護絶縁層７０４５、オーバーコート層７０４４、カラーフィルタ層７０４３、絶
縁層７０４２及び酸化物絶縁層７０４１に形成されたドレイン電極層に達するコンタクト
ホールは、隔壁７０２９と重なる位置に配置する。

【0268】

ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。

【0269】

次に、上面射出構造の発光素子について、図１９（Ｃ）を用いて説明する。

【0270】

図１９（Ｃ）では、トランジスタ７００１のドレイン電極層と電気的に接続された発光素
子７００２の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７０
０４、第２の電極７００５が順に積層されている。

【0271】

また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７０
０３を陰極として用いる場合、比較的仕事関数が小さい材料、例えば、アルカリ金属（Ｌ
ｉ、Ｃｓなど）、アルカリ土類金属（Ｍｇ、Ｃａ、Ｓｒなど）、アルカリ金属やアルカリ
土類金属を含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）、またはＹｂやＥｒ等の希土類金属
等が好ましい。

【0272】

また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。

【0273】

また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも
発光層を含めば良く、単層に限らず、複数の層の積層で構成されていても良い。ＥＬ層７
００４が複数の層で構成されている場合、陰極として機能する第１の電極７００３上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、こ
れらのうち、発光層以外の層を全て設ける必要はない。

【0274】

また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層
、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。

【0275】

本実施の形態では、チタン膜、アルミニウム膜、チタン膜の順に積層した積層膜上に、ホ
ール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭ
ｇ：Ａｇ合金薄膜とＩＴＯとの積層を形成する。

【0276】

ただし、トランジスタ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子
輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における
電圧上昇を抑制することができ、消費電力を少なくすることができる。

【0277】

第２の電極７００５は、光を透過する透光性を有する導電性材料を用いて形成し、例えば
酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化
物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジ
ウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの
透光性導電膜を用いても良い。

【0278】

第１の電極７００３、ＥＬ層７００４、及び第２の電極７００５が積層されている領域が
発光素子７００２に相当する。図１９（Ｃ）に示した画素の場合、発光素子７００２から
発せられる光は、矢印で示すように第２の電極７００５側に射出する。

【0279】

また、トランジスタ７００１のドレイン電極層は、酸化物絶縁層７０５１、保護絶縁層７
０５２及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と
電気的に接続する。

【0280】

平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エ
ポキシ等の樹脂材料を用いることができる。また、上記樹脂材料の他に、低誘電率材料（
ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガ
ラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させ
ることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、
特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、
スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、
ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることが
できる。

【0281】

また、第１の電極７００３と、隣り合う画素の第１の電極を絶縁するために隔壁７００９
を設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂
膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９として感光性
の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。

【0282】

また、図１９（Ｃ）の構造においてフルカラー表示を行う場合は、例えば、発光素子７０
０２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、隣り合う他
方の発光素子を青色発光素子とする。また、これら３色の発光素子だけでなく白色素子を
加えた４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。

【0283】

また、配置する複数の発光素子を全て白色発光素子として、発光素子７００２上方にカラ
ーフィルタなどを有する封止基板を配置する構成とし、フルカラー表示ができる発光表示
装置を作製してもよい。白色などの単色の発光を示す材料を形成し、カラーフィルタや色
変換層を組み合わせることによりフルカラー表示を行うことができる。

【0284】

もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。

【0285】

また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。

【0286】

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。

【0287】

なお、発光素子の駆動を制御するトランジスタと発光素子が電気的に接続されている例を
示したが、該トランジスタと発光素子との間に電流制御用トランジスタが接続されている
構成であってもよい。

【0288】

なお本実施の形態で示す表示装置は、図１９に示した構成に限定されるものではなく、本
発明の技術的思想に基づく各種の変形が可能である。

【0289】

次に、実施の形態１及び２に示すトランジスタを適用した表示装置の一形態に相当する発
光表示パネル（発光パネルともいう）の外観及び断面について、図２２を用いて説明する
。図２２は、第１の基板上に形成されたトランジスタ及び発光素子を、第２の基板との間
にシール材によって封止したパネルの上面図であり、図２２（Ｂ）は、図２２（Ａ）のＨ
－Ｉにおける断面図に相当する。

【0290】

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。

【0291】

また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、
４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有して
おり、図２２（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆
動回路４５０３ａに含まれるトランジスタ４５０９を例示している。

【0292】

トランジスタ４５０９、４５１０には、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系膜を酸化物半導体層とし
て含む信頼性の高い実施の形態１及び２に示すトランジスタを適用することができる。本
実施の形態において、トランジスタ４５０９、４５１０はｎチャネル型トランジスタであ
る。

【0293】

絶縁層４５４４上において、駆動回路用のトランジスタ４５０９の酸化物半導体層のチャ
ネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物
半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後における
トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導電層４
５４０は、トランジスタ４５０９のゲート電極層と同電位とすることで、第２のゲート電
極層として機能させることもできる。また、導電層４５４０にトランジスタ４５０９のゲ
ート電極層と異なる電位を与えても良い。また、導電層４５４０の電位は、ＧＮＤ、０Ｖ
、或いはフローティング状態であってもよい。

【0294】

また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電
極層４５１７は、トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に
接続されている。なお、発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。

【0295】

隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
隔壁４５２０は、感光性の材料を用い、側壁が曲率を有する傾斜面となるような開口部を
第１の電極層４５１７上に形成することが好ましい。

【0296】

電界発光層４５１２は、単層に限らず、複数の層の積層で構成されていても良い。

【0297】

発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。

【0298】

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。

【0299】

本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、トランジスタ４５０９、４５１
０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。

【0300】

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。

【0301】

発光素子４５１１から光が取り出される方向に位置する基板には、透光性を有さなければ
ならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアク
リルフィルムのような透光性を有する材料を用いる。

【0302】

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態では、窒素を用い
る。

【0303】

また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

【0304】

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途形成された単結晶半導体または多結晶半導体によって形成された駆動回路が実装さ
れたものでもよい。また、信号線駆動回路のみ、走査線駆動回路のみ、またはそれらの一
部のみを別途形成して実装しても良く、本実施の形態は図２２の構成に限定されない。

【0305】

以上の工程により、信頼性の高い発光表示装置（表示パネル）を構成することができる。

【0306】

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。

【0307】

（実施の形態７）
実施の形態１及び２に示すトランジスタを適用した表示装置は、電子ペーパーに用いるこ
とができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用
いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポス
ター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に
適用することができる。電子機器の一例を図１１、図１２に示す。

【0308】

図１１（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれ
ば短時間で広告の表示を変えることができる。なお、ポスター２６３１は、無線で情報を
送受信できる構成としてもよい。

【0309】

また、図１１（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用い
れば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩
れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成
としてもよい。

【0310】

また、図１２は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０
３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行う
ことができる。このような構成により、紙の書籍を閲覧する様な形態で操作することが可
能となる。

【0311】

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１２では表示部２７０５）に文章を表示し、左側の表示部
（図１２では表示部２７０７）に画像を表示することができる。

【0312】

また、図１２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。

【0313】

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。

【0314】

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。

【0315】

（実施の形態８）
実施の形態１及び２に示すトランジスタを用いた表示装置は、さまざまな電子機器（遊技
機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テ
レビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカ
メラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電
話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大
型ゲーム機などが挙げられる。

【0316】

図２３（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。

【0317】

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルの切り替えや音量の操作を行うことができ、表示部９６０３
に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモ
コン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよ
い。

【0318】

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

【0319】

図２３（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。

【0320】

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

【0321】

また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

【0322】

図２４（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２４（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい、または赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を
備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発
明に係る表示装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とす
ることができる。図２４（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログ
ラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を
行って情報を共有する機能を有する。なお、図２４（Ａ）に示す携帯型遊技機が有する機
能はこれに限定されず、様々な機能を有することができる。

【0323】

図２４（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９
９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９
９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限
定されず、少なくとも本発明に係る表示装置を備えた構成であればよく、その他付属設備
が適宜設けられた構成とすることができる。

【0324】

図２５（Ａ）は、携帯電話機の一例を示している。携帯電話機１０００は、筐体１００１
に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、ス
ピーカ１００５、マイク１００６などを備えている。

【0325】

図２５（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力することができる。また、通話やメールの送受信などの操作は、表示部１００２
を指などで触れることにより行うことができる。

【0326】

表示部１００２の画面には主として３つのモードがある。第１は、画像の表示を主とする
表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表
示モードと入力モードの２つのモードが混合した表示＋入力モードである。

【0327】

例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。

【0328】

また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。

【0329】

また、画面モードの切り替えは、表示部１００２を触れること、または筐体１００１の操
作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画
のデータであれば表示モード、テキストデータであれば入力モードに切り替える。

【0330】

また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。

【0331】

表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２を掌や指で触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

【0332】

図２５（Ｂ）も携帯電話機の一例である。図２５（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００を有しており、表示機能を有す
る表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能であ
る。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示
装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能
のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９
４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信
又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテ
リーを有する。

【0333】

なお、本実施の形態に示す構成は、他の実施の形態に示した構成と適宜組み合わせて用い
ることができることとする。

【0334】

（実施の形態９）
酸化物半導体層と金属層または酸化物絶縁層が接触すると酸素が移動する現象が起こる。
本実施の形態では、酸化物半導体層が非晶質の場合と結晶の場合との違いについて、上記
現象に対する科学計算結果を説明する。

【0335】

図３３は、本発明の一態様であるトランジスタの構造において、酸化物半導体層とソース
電極及びドレイン電極となる金属層、及び酸化物半導体層と酸化物絶縁層が接触した状態
の模式図である。図の矢印方向は、それぞれが接触した状態もしくは、加熱した状態での
それぞれ酸素の移動方向を示している。

【0336】

ｉ型の酸化物半導体層は、酸素欠損を起こすとｎ型の導電性を示すようになり、逆に酸素
欠損でｎ型となっている酸化物半導体層は、酸素を過剰に供給されることでｉ型となる。
実際のデバイスプロセスではこの効果を利用し、ソース電極及びドレイン電極となる金属
層と接する酸化物半導体層では、金属側に酸素が引っ張られ、その接した領域の一部（膜
厚が薄い場合は膜厚方向全体）が酸素欠損を起こしてｎ型化し、金属層と良好な接触を得
ることができる。また、酸化物絶縁層と接する酸化物半導体層には、酸化物絶縁層から酸
素が供給され、その接した領域の一部が（膜厚が薄い場合は膜厚方向全体）が酸素過剰と
なってｉ型化し、トランジスタのチャネル形成領域として機能するようになる。

【0337】

本発明の一態様では、酸化物半導体層とソース電極及びドレイン電極となる金属層、及び
酸化物半導体層と酸化物絶縁層が接触する領域には、酸化物半導体の結晶領域が形成され
ている。従って、上記金属層または酸化物絶縁層と接触する領域が非晶質の酸化物半導体
層である場合との違いについて、酸素の移動形態を科学計算によって確かめた。

【0338】

科学計算に用いたモデルは、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の非晶質及び結晶構造で、直方体の
長手方向片側の領域から酸素を１０％欠損させたものを用いた（図３４参照。）計算内容
は、６５０℃の加速条件下で１０ｎｓｅｃ後の酸素の分布を比較するものである。それぞ
れの条件を表１、表２に示す。

【0339】

【表1】

【0340】

【表2】

【0341】

計算結果として、図３５（Ａ）に非晶質を用いた場合の酸素の分布、図３５（Ｂ）に結晶
を用いた場合の酸素の分布に示す。点線が初期（Ｉｎｉｔｉａｌ）、実線が結果（１０ｎ
ｓｅｃ後）である。分布の変化から、非晶質、結晶を問わず酸素が移動していることがわ
かる。

【0342】

酸素欠損有りの領域における計算前後での酸素原子の増加率は、非晶質で１５．９％、結
晶で１１．３％であった。つまり、非晶質の方が結晶よりも酸素が動きやすく、酸素欠損
を埋めやすいという結果となった。すなわち、結晶内では非晶質よりも比較的酸素は動き
にくいことになる。

【0343】

従って、本発明の一態様における酸化物半導体層に結晶領域を有する構造においても、酸
化物半導体層が非晶質の場合と同様に酸素の移動が起こることが確認された。また、結晶
内では非晶質よりも比較的酸素は動きにくいことから、酸化物半導体層からの酸素の脱離
を抑える効果があることが確認できた。

【0344】

なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。

【実施例0345】

本実施例では、ＲＴＡ法を用いて高温短時間で脱水化または脱水素化した酸化物半導体膜
の状態についてＴＥＭ分析法、ＴＥＭ―ＥＤＸ分析法、Ｘ線回折法、ＳＩＭＳ分析法を用
いて解析した結果を説明する。

【0346】

解析に用いた試料は、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１（モル数比）の酸化
物半導体成膜用ターゲットを使用して、実施の形態２に従って作製したＩｎ－Ｇａ－Ｚｎ
－Ｏ系膜である。また、試料は、ＲＴＡ装置を用い窒素ガス雰囲気中で６５０℃、６分間
の加熱工程を行った試料Ａ、比較として、電気炉を用い窒素ガス雰囲気中で４５０℃、１
時間の加熱工程を行った試料Ｂ、非加熱の状態の試料Ｃ（ａｓ－ｄｅｐｏ）、の３種類と
した。

【0347】

先ず、それぞれの試料の結晶状態を調べるために、高分解能透過電子顕微鏡（日立製作所
製「Ｈ９０００－ＮＡＲ」：ＴＥＭ）を用いて、その断面を加速電圧３００ｋＶで観察し
た。図２６に試料Ａ、図２７に試料Ｂ、図２８に試料Ｃの断面写真を示す。なお、それぞ
れの図の（Ａ）は低倍写真（２００万倍）、（Ｂ）は高倍写真（４００万倍）である。

【0348】

図２６に示すＲＴＡ法で６５０℃、６分間の加熱を行った試料Ａは、その断面において、
表層部に連続した格子像が観察された。特に図２６（Ｂ）の高倍写真では、白枠で囲んだ
領域に明瞭な格子像が観察され、揃った微結晶の存在が示唆されている。このことから、
ＲＴＡ法で６５０℃、６分間程度の短時間の加熱においてＩｎ－Ｇａ－Ｚｎ－Ｏ系膜の表
層部は結晶化し、結晶領域を有するようになることが明らかとなった。なお、表層部を除
くその他の領域においては、連続した明瞭な格子像は観察されず、非晶質領域の所々に微
結晶粒子が浮いている様子が確認された。微結晶の粒子サイズは２ｎｍ以上４ｎｍ以下の
所謂ナノクリスタルであった。

【0349】

一方、図２７（試料Ｂ）及び図２８（試料Ｃ）の断面写真からは膜厚方向のどの領域にお
いても明瞭な格子像は観察されず、非晶質であることが確認された。

【0350】

図２９（Ａ）及び（Ｂ）には、ＲＴＡ法で６５０℃、６分間の加熱を行った試料Ａの表層
部の拡大写真と結晶領域の電子線回折パターンを示す。表層部の拡大写真（図２９（Ａ）
）には、格子像が並ぶ方向を示した１～５の矢印が示してあり、膜の表面に対して垂直方
向に結晶が成長していることがわかる。図２９（Ｂ）に示す電子線回折パターンは、矢印
番号の３の位置で観測されたもので、ｃ軸方向の配向が確認されている。また、この電子
線回折パターンと既知の格子定数を比較した結果、結晶構造はＩｎ_２Ｇａ_２ＺｎＯ_７であ
ることが判明した（図３６参照。）

【0351】

図３０は、試料Ａの表層部断面のＴＥＭ―ＥＤＸ（エネルギー分散型Ｘ線分光法）分析結
果である。モル数比Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１の原料ターゲットを用
いたのに対し、表層部の組成比は、ＩｎまたはＧａが１に対してＺｎが０．３以上０．４
以下の比率となり、Ｚｎが若干欠乏していることがわかった。

【0352】

次に同じ３種類の試料について、Ｘ線回折法にて結晶状態を分析した結果を図３１に示す
。それぞれの試料のチャートにおいて、２θ＝３０～３６°に見られるピークがＩｎ－Ｇ
ａ－Ｚｎ－Ｏ系材料に由来する情報であり、ブロードであることから非晶質状態を反映し
ている。しかしながら、ＲＴＡ法で６５０℃、６分間の加熱を行った試料Ａは試料Ｂ、試
料Ｃよりもピーク位置が低角側にあり、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系結晶材料で最も強い回折
強度を示す（００９）面や（１０１）面から得られる回折ピークの存在を示唆している。
従って、Ｘ線回折法においても試料Ａに結晶領域があることが確認された。

【0353】

次に試料Ａ、試料Ｃの膜中水素濃度、炭素濃度、窒素濃度のそれぞれについての、ＳＩＭ
Ｓ（二次イオン質量分析法）分析結果を図３２に示す。横軸は試料表面からの深さを示し
ており、左端の深さ０ｎｍの位置が試料最表面（酸化物半導体層の最表面）に相当し、分
析は表面側より行っている。

【0354】

図３２（Ａ）は水素濃度プロファイルを示している。試料Ａのプロファイルから、試料Ｃ
のプロファイルよりも一桁以上水素濃度が減少していることが判明し、ＲＴＡ法で６５０
℃、６分間の加熱によって脱水化または脱水素化が効果的に行われていることが確認され
た。なお、試料Ａのプロファイル及び試料Ｃのプロファイルは、試料と同じＩｎ－Ｇａ－
Ｚｎ－Ｏ系酸化物半導体層で作製した標準試料を用いて定量したものである。

【0355】

なお、ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる積層膜界面近傍のデ
ータを正確に得ることが困難であることが知られている。本分析においては、膜中の正確
なデータを得るために約４０ｎｍの膜厚のうち、深さ１５ｎｍ以降３５ｎｍ以内のプロフ
ァイルを評価の対象とした。

【0356】

試料Ｃのプロファイルから、脱水素化を行っていない酸化物半導体層中に、水素が約３×
１０^２０ａｔｏｍｓ／ｃｍ^３以上、約５×１０^２０ａｔｏｍｓ／ｃｍ^３以下、平均水素濃
度で約４×１０^２０ａｔｏｍｓ／ｃｍ^３含まれていることがわかる。また、試料Ａのプロ
ファイルから、脱水素化により、酸化物半導体層中の平均水素濃度を約２×１０^１９ａｔ
ｏｍｓ／ｃｍ^３に低減できていることがわかる。

【0357】

図３２（Ｂ）には炭素濃度プロファイル、図３２（Ｃ）には窒素濃度プロファイルをそれ
ぞれ示す。水素濃度プロファイルと異なり、どちらも試料Ａと試料Ｃとの明確な違いは確
認されず、ＲＴＡ法で６５０℃、６分間の加熱による炭素及び窒素成分の脱離または混入
は無いことが明かとなった。また、図３８に「Ｈ」＋「Ｏ」の二次イオン強度、図３９に
「Ｈ_２」＋「Ｏ」の二次イオン強度の検出結果を示す。どちらも高い温度で処理した試料
の強度が低くなっており、ＲＴＡ法で６５０℃、６分間の加熱でも水分またはＯＨの脱離
が効率よく行われていることがわかった。

【0358】

以上の解析結果により、ＲＴＡ法で６５０℃、６分間の短時間に加熱した試料は、その表
層部に結晶領域が存在することが確認できた。また、酸化物半導体層中の水素濃度を１／
１０以下に低減できることが確認できた。

【実施例0359】

本実施例では、実施の形態１で作製したトランジスタについて－ＢＴ試験を行った結果を
説明する。

【0360】

トランジスタの信頼性を調べるための手法の一つに、バイアス－熱ストレス試験（以下、
ＢＴ試験という）がある。ＢＴ試験は加速試験の一種であり、長期間の使用によって起こ
るトランジスタの特性変化を、短時間で評価することができる。特に、ＢＴ試験前後にお
けるトランジスタのしきい値電圧の変化量は、信頼性を調べるための重要な指標となる。
ＢＴ試験前後において、しきい値電圧の変化量が少ないほど、信頼性が高いトランジスタ
であるといえる。

【0361】

具体的には、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、ト
ランジスタのソースおよびドレインを同電位とし、ゲートにソースおよびドレインとは異
なる電位を一定時間印加する。基板温度は、試験目的に応じて適宜設定すればよい。また
、ゲートに印加する電位がソースおよびドレインの電位よりも高い場合を＋ＢＴ試験とい
い、ゲートに印加する電位がソースおよびドレインの電位よりも低い場合を－ＢＴ試験と
いう。

【0362】

ＢＴ試験の試験強度は、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間に
より決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲートと、ソースお
よびドレインの電位差をゲート絶縁膜の膜厚で除して決定される。例えば、膜厚が１００
ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖ
とすればよい。

【0363】

なお、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の
中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただ
し、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差の
ことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い
。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、
電圧を電位と読み替えてもよいこととする。

【0364】

－ＢＴ試験は、基板温度を１５０℃、ゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍ、
印加時間を１時間として行った。

【0365】

まず、－ＢＴ試験対象となるトランジスタの初期特性を測定するため、基板温度を４０℃
とし、ソース－ドレイン間電圧（以下、ドレイン電圧またはＶｄともいう）を１Ｖとし、
ソース－ゲート間電圧（以下、ゲート電圧またはＶｇともいう）を－２０Ｖ～＋２０Ｖま
で変化させたときのソース－ドレイン電流（以下、ドレイン電流またはＩｄともいう）の
変化特性、すなわちＶｄが１Ｖの時のＶｇ－Ｉｄ特性を測定した。ここでは基板温度を試
料表面への吸湿対策として４０℃としているが、特に問題がなければ、基板温度を室温（
２５℃）として測定してもかまわない。

【0366】

次に、Ｖｄを１０Ｖとして同様の測定を行い、Ｖｄが１０Ｖの時のＶｇ－Ｉｄ特性を測定
した。

【0367】

次に、基板温度を１５０℃まで上昇させた後、トランジスタのソースおよびドレインの電
位を０Ｖとした。続いて、ゲート絶縁膜へ印加される電界強度が２ＭＶ／ｃｍとなるよう
にゲートに電圧を印加した。ここでは、トランジスタのゲート絶縁膜の厚さが１００ｎｍ
であったため、ゲートに－２０Ｖを印加し、そのまま１時間保持した。ここでは印加時間
を１時間としたが、目的に応じて適宜時間を変更してもよい。

【0368】

次に、ゲート、ソースおよびドレインへ電圧を印加したまま、基板温度を４０℃まで下げ
た。この時、基板温度が下がりきる前に電圧の印加をやめてしまうと、余熱の影響により
－ＢＴ試験でトランジスタに与えられたダメージが回復されてしまうため、電圧は印加し
たまま基板温度を下げる必要がある。基板温度が４０℃になった後、電圧の印加を終了さ
せた。なお、厳密には降温時間も印加時間に加える必要があるが、実際には数分で４０℃
まで下げることができたため、これを誤差範囲内と考え、降温時間は印加時間に加えてい
ない。

【0369】

次に、初期特性の測定と同じ条件で、Ｖｄが１Ｖの時と１０Ｖの時のＶｇ－Ｉｄ特性をそ
れぞれ測定し、－ＢＴ試験後のＶｇ－Ｉｄ特性を得た。

【0370】

図３７（Ａ）に、－ＢＴ試験前後におけるトランジスタのＶｇ－Ｉｄ特性を示す。図３７
（Ａ）の横軸はゲート電圧（Ｖｇ）で、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）
を対数目盛で示している。

【0371】

図３７（Ｂ）は、図３７（Ａ）に示す部位９００を拡大した図である。初期特性９０１は
、Ｖｄが１Ｖの時の－ＢＴ試験前のトランジスタのＶｇ－Ｉｄ特性であり、初期特性９１
１は、Ｖｄが１０Ｖの時の－ＢＴ試験前のトランジスタのＶｇ－Ｉｄ特性である。また、
－ＢＴ９０２は、－ＢＴ試験後の、Ｖｄが１Ｖの時のトランジスタのＶｇ－Ｉｄ特性であ
り、－ＢＴ９１２は、－ＢＴ試験後の、Ｖｄが１０Ｖの時のトランジスタのＶｇ－Ｉｄ特
性である。

【0372】

図３７から、初期特性９０１及び初期特性９１１に比べ、－ＢＴ９０２及び－ＢＴ９１２
は、全体がプラス方向へ僅かにシフトしていることがわかる。しかしながら、シフト量は
０．５Ｖ以下とごく僅かであり、本実施の形態１で作製したトランジスタは、－ＢＴ試験
における信頼性が高いトランジスタであることが確認できた。