特開2023-168735IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特開2023-168735

技術分野

この発明は、半導体スイッチング素子のゲート駆動装置

要約特許出願時に添付された[要約書]

【課題】 主回路配線インダクタンスを利用せずに、スイッチングごとにサージ電圧の抑制量を調整することが可能なゲート駆動装置を提供する。
【解決手段】 ゲート駆動装置１００は、第１の端子および第２の端子と、第１の端子および第２の端子間のオンオフを制御するゲート端子とを有する半導体スイッチング素子Ｑ１をオンオフ駆動するゲート駆動回路１０と、第１の端子および第２の端子を通過する電流の電流変化率を検出する検出部であるロゴスキーコイル２０と、半導体スイッチング素子Ｑ１のターンオフ時に検出部によって検出される負の電流変化率の大きさに応じて、ゲート端子の電荷をゲート駆動回路１０に放電させる放電電流を減少させるゲート電流調整回路４０と、を有する。
【選択図】図１

発明が解決しようとする課題[発明の詳細な説明]から抜粋

特許文献１に開示されたゲート駆動装置２００では、主回路配線インダクタンスに発生する誘起電圧を検出し、この誘起電圧の大きさに応じてゲート電荷の放電速度を遅くする方向に変化させるので、スイッチングごとにサージ電圧の抑制量を調整することができる。しかしながら、電力変換装置等の半導体スイチング素子として、ＳｉＣなどの高速デバイスが用いられる場合、Ｓｉデバイスが用いられる場合よりも高いサージ電圧の発生が懸念されるため、主回路配線の一巡インダクタンスを極力小さくする設計が要求される（数十ｎＨ程度）。特許文献１のように、主回路配線インダクタンスの一部分を利用する構成は、主回路配線インダクタンスの増加を招くので、設計難易度が上がり実現が困難となる可能性がある。

課題を解決するための手段[発明の詳細な説明]から抜粋

この発明の一態様によるゲート駆動装置は、第１の端子および第２の端子と、前記第１の端子および前記第２の端子間のオンオフを制御するゲート端子とを有する半導体スイッチング素子をオンオフ駆動するゲート駆動回路と、前記第１の端子および前記第２の端子間を通過する電流の電流変化率を検出する検出部と、前記半導体スイッチング素子のターンオフ時に前記検出部によって検出される負の電流変化率の大きさに応じて、前記ゲ・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

この発明の一態様であるゲート駆動装置によれば、第１の端子および第２の端子を通過する電流の電流変化率を検出部が検出し、ゲート電流調整回路は、半導体スイッチング素子のターンオフ時に検出部によって検出される負の電流変化率の大きさに応じて、ゲート端子の電荷をゲート駆動回路に放電させる放電電流を減少させる。従って、このゲート駆動装置によれば、主回路配線インダクタンスを利用せずに、スイッチングごとに半導体スイッチング素子に発生するサージ電圧の抑制量を調整することができる。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 この発明の一実施形態であるゲート駆動装置の構成を示す回路図である。
【図2】 同ゲート駆動装置の具体的な回路構成を示す回路図である。
【図3】 同ゲート駆動装置のゲート電流調整回路に用いられるＭＯＳＦＥＴの出力電流特性を例示する図である。
【図4】 同実施形態の動作例を示す波形図である。
【図5】 同実施形態の他の動作例を示す波形図である。
【図6】 従来のゲート駆動装置の構成を示す回路図である。

選択図 図1出願人が指定した本件の代表的な図

１００……ゲート駆動装置、１０……ゲート駆動回路、Ｒｇ……ゲート抵抗、Ｑ１……半導体スイッチング素子、２０……ロゴスキーコイル、３０……誘起電圧検出回路、４０……ゲート電流調整回路、ＶＣＣ，ＶＥＥ……直流電源、ＳＷ１，ＳＷ２……スイッチ、１１……インバータ、Ｒ１，Ｒ２，Ｒ３……抵抗、４１……ＭＯＳＦＥＴ、Ｄ１，Ｄ２……ダイオード。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.