特開 2023-168735 ゲート駆動装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023168735

(43)【公開日】2023-11-29

(54)【発明の名称】ゲート駆動装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20231121BHJP

   H03K 17/16 20060101ALI20231121BHJP

   H03K 17/687 20060101ALI20231121BHJP

   H03K 17/08 20060101ALI20231121BHJP

【ＦＩ】

H02M1/08 A

H03K17/16 M

H03K17/687 A

H03K17/08 C

【審査請求】有

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2022080018

(22)【出願日】2022-05-16

(11)【特許番号】

(45)【特許公報発行日】2022-08-02

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110003177

【氏名又は名称】弁理士法人旺知国際特許事務所

(74)【代理人】

【識別番号】100111763

【弁理士】

【氏名又は名称】松本 隆

(72)【発明者】

【氏名】松原 邦夫

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA12

5H740BC01

5H740BC02

5H740HH06

5H740JA01

5H740JB02

5H740MM11

5J055AX26

5J055AX56

5J055BX16

5J055CX13

5J055DX13

5J055DX22

5J055EY01

5J055EY12

5J055EY21

5J055GX01

5J055GX02

5J055GX04

5J055GX05

(57)【要約】

【課題】 主回路配線インダクタンスを利用せずに、スイッチングごとにサージ電圧の抑制量を調整することが可能なゲート駆動装置を提供する。
【解決手段】 ゲート駆動装置１００は、第１の端子および第２の端子と、第１の端子および第２の端子間のオンオフを制御するゲート端子とを有する半導体スイッチング素子Ｑ１をオンオフ駆動するゲート駆動回路１０と、第１の端子および第２の端子を通過する電流の電流変化率を検出する検出部であるロゴスキーコイル２０と、半導体スイッチング素子Ｑ１のターンオフ時に検出部によって検出される負の電流変化率の大きさに応じて、ゲート端子の電荷をゲート駆動回路１０に放電させる放電電流を減少させるゲート電流調整回路４０と、を有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１の端子および第２の端子と、前記第１の端子および前記第２の端子間のオンオフを制御するゲート端子とを有する半導体スイッチング素子をオンオフ駆動するゲート駆動回路と、
前記第１の端子および前記第２の端子を通過する電流の電流変化率を検出する検出部と、
前記半導体スイッチング素子のターンオフ時に前記検出部によって検出される負の電流変化率の大きさに応じて、前記ゲート端子の電荷を前記ゲート駆動回路に放電させる放電電流を減少させるゲート電流調整回路と、
を有するゲート駆動装置。

【請求項2】

前記検出部は、前記半導体スイッチング素子に流れる電流の電流路が挿入されたロゴスキーコイルを含む請求項１に記載のゲート駆動装置。

【請求項3】

前記ロゴスキーコイルに発生する誘起電圧を検出し、前記電流変化率が負である期間だけ前記誘起電圧に応じた調整信号を出力する誘起電圧検出回路を有し、
前記ゲート電流調整回路は、前記調整信号に応じて前記放電電流を減少させる請求項２に記載のゲート駆動装置。

【請求項4】

前記ゲート電流調整回路は、前記第１の端子に接続された引き込みノードから前記調整信号に応じた電流を引き込み、この引き込んだ電流に応じて前記放電電流を減少させる請求項３に記載のゲート駆動装置。

【請求項5】

前記ゲート電流調整回路は、前記調整信号の値が第１の値である場合には、前記第１の値に応じた第１の電流を前記引き込みノードから引き込み、前記調整信号の値が前記第１の値より大きい第２の値である場合に前記第２の値に応じた電流であって、前記第１の電流より大きい第２の電流を前記引き込みノードから引き込む請求項４に記載のゲート駆動装置。

【請求項6】

前記半導体スイッチング素子は、炭化ケイ素、窒化ガリウム、酸化ガリウムおよびダイアモンドの少なくとも１つを主材料とするワイドバンドギャップ半導体素子である請求項１に記載のゲート駆動装置。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、半導体スイッチング素子のゲート駆動装置に関する。

【背景技術】

【0002】

電力変換装置等のパワーエレクトロニクス機器では、半導体スイッチング素子の大電流化および高速化が進んでいる。半導体スイッチング素子の大電流化および高速化が進むと、半導体スイッチング素子のターンオフ時に発生するサージ電圧が過大になり、半導体スイッチング素子の破壊等の問題が発生する。

【0003】

ここで、サージ電圧を抑制するために、半導体スイッチング素子のスイッチング速度を低下させるという対策が考えられる。しかし、スイッチング速度を低下させると、スイッチング損失の増大を招く問題がある。

【0004】

そこで、特許文献１は、図６に示すゲート駆動装置２００を提案している。図６において、半導体スイッチング素子２１１は、ダイオードが逆並列接続されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor；金属酸化膜半導体構造の電界効果トランジスタ）であり、電力変換装置（図示略）の主回路に設けられている。ゲートドライバ２０１は、ゲート電圧発生ノードからゲート抵抗Ｒｇを介して半導体スイッチング素子２１１のゲート端子にゲート電圧を供給し、半導体スイッチング素子２１１のオンオフ駆動を行う。インダクタ２１２は、半導体スイッチング素子２１１に接続された主回路配線のインダクタンスである。ゲート放電電流調整回路２２０は、抵抗Ｒ１１およびＲ１２により構成されている。ここで、抵抗Ｒ１１は、一端がゲートドライバ２０１の基準ノードに接続され、他端がインダクタ２１２の上流側（すなわち、半導体スイッチング素子２１１側）に接続されている。また、抵抗Ｒ１２は、一端がゲートドライバ２０１の基準ノードに接続され、他端がインダクタ２１２の下流側に接続されている。ゲートドライバ２０１は、基準ノードの電位を基準として、ゲート電圧を発生し、ゲート電圧発生ノードから出力する。

【0005】

このゲート駆動装置２００において、ゲートドライバ２０１のゲート電圧発生ノードから半導体スイッチング素子２１１をオフさせるゲート電圧が出力されると、半導体スイッチング素子２１１のゲート端子の電荷をゲートドライバ２０１に放電させる放電電流が流れる。この放電電流は、ゲート抵抗Ｒｇ→ゲートドライバ２０１→抵抗Ｒ１１と抵抗Ｒ１２の並列回路という経路を介して流れ、半導体スイッチング素子２１１のゲート－ソース間電圧を低下させる。そして、半導体スイッチング素子２１１のゲート－ソース間電圧が低下すると、半導体スイッチング素子２１１に流れるドレイン電流が急激に減少し、インダクタ２１２に負の誘起電圧が発生する。この誘起電圧により抵抗Ｒ１２および抵抗Ｒ１１に電流が流れる。これにより抵抗Ｒ１１が接続されたゲートドライバ２１の基準ノードの電位は、半導体スイッチング素子Ｑ１のソース端子の電位よりも抵抗Ｒ１１の電圧降下分だけ上昇する。この結果、半導体スイッチング素子２１１のゲート端子の電荷の放電速度が減少し、半導体スイッチング素子５１を流れる主回路電流の電流変化率（この場合、負の電流変化率）の大きさが低下し、サージ電圧が抑制される。

【先行技術文献】

【特許文献】

【0006】

【特許文献1】国際公開第２０２０／０９５３５１号

【発明の概要】

【発明が解決しようとする課題】

【0007】

特許文献１に開示されたゲート駆動装置２００では、主回路配線インダクタンスに発生する誘起電圧を検出し、この誘起電圧の大きさに応じてゲート電荷の放電速度を遅くする方向に変化させるので、スイッチングごとにサージ電圧の抑制量を調整することができる。しかしながら、電力変換装置等の半導体スイチング素子として、ＳｉＣなどの高速デバイスが用いられる場合、Ｓｉデバイスが用いられる場合よりも高いサージ電圧の発生が懸念されるため、主回路配線の一巡インダクタンスを極力小さくする設計が要求される（数十ｎＨ程度）。特許文献１のように、主回路配線インダクタンスの一部分を利用する構成は、主回路配線インダクタンスの増加を招くので、設計難易度が上がり実現が困難となる可能性がある。

【0008】

この発明は、以上説明した事情に鑑みてなされたものであり、主回路配線インダクタンスを利用せずに、スイッチングごとにサージ電圧の抑制量を調整することが可能なゲート駆動装置を提供することを目的とする。

【課題を解決するための手段】

【0009】

この発明の一態様によるゲート駆動装置は、第１の端子および第２の端子と、前記第１の端子および前記第２の端子間のオンオフを制御するゲート端子とを有する半導体スイッチング素子をオンオフ駆動するゲート駆動回路と、前記第１の端子および前記第２の端子間を通過する電流の電流変化率を検出する検出部と、前記半導体スイッチング素子のターンオフ時に前記検出部によって検出される負の電流変化率の大きさに応じて、前記ゲート端子の電荷を前記ゲート駆動回路に放電させる放電電流を減少させるゲート電流調整回路と、を有することを特徴とする。

【0010】

好ましい態様において、前記検出部は、前記半導体スイッチング素子に流れる電流の電流路が挿入されたロゴスキーコイルを含む。

【0011】

他の好ましい態様において、ゲート駆動装置は、前記ロゴスキーコイルに発生する誘起電圧を検出し、前記電流変化率が負である期間だけ前記誘起電圧に応じた調整信号を出力する誘起電圧検出回路を有し、前記ゲート電流調整回路は、前記調整信号に応じて前記放電電流を減少させる。

【0012】

他の好ましい態様において、前記ゲート電流調整回路は、前記第１の端子に接続された引き込みノードから前記調整信号に応じた電流を引き込み、この引き込んだ電流に応じて前記放電電流を減少させる。

【0013】

具体的には、前記ゲート電流調整回路は、前記調整信号の値が第１の値である場合には、前記第１の値に応じた第１の電流を前記引き込みノードから引き込み、前記調整信号の値が前記第１の値より大きい第２の値である場合に前記第２の値に応じた電流であって、前記第１の電流より大きい第２の電流を前記引き込みノードから引き込む。

【0014】

好ましい態様において、ゲート駆動装置の駆動対象である前記半導体スイッチング素子は、炭化ケイ素、窒化ガリウム、酸化ガリウムおよびダイアモンドの少なくとも１つを主材料とするワイドバンドギャップ半導体素子である。

【発明の効果】

【0015】

この発明の一態様であるゲート駆動装置によれば、第１の端子および第２の端子を通過する電流の電流変化率を検出部が検出し、ゲート電流調整回路は、半導体スイッチング素子のターンオフ時に検出部によって検出される負の電流変化率の大きさに応じて、ゲート端子の電荷をゲート駆動回路に放電させる放電電流を減少させる。従って、このゲート駆動装置によれば、主回路配線インダクタンスを利用せずに、スイッチングごとに半導体スイッチング素子に発生するサージ電圧の抑制量を調整することができる。

【図面の簡単な説明】

【0016】

【図1】この発明の一実施形態であるゲート駆動装置の構成を示す回路図である。

【図2】同ゲート駆動装置の具体的な回路構成を示す回路図である。

【図3】同ゲート駆動装置のゲート電流調整回路に用いられるＭＯＳＦＥＴの出力電流特性を例示する図である。

【図4】同実施形態の動作例を示す波形図である。

【図5】同実施形態の他の動作例を示す波形図である。

【図6】従来のゲート駆動装置の構成を示す回路図である。

【発明を実施するための形態】

【0017】

以下、図面を参照しつつこの発明の実施形態について説明する。図１はこの発明の一実施形態であるゲート駆動装置１００の構成を示す回路図である。このゲート駆動装置１００は、電力変換装置（図示略）の主回路に設けられた半導体スイッチング素子Ｑ１のオンオフ駆動を行い、半導体スイッチング素子Ｑ１に主回路電流Ｉｄを流す装置である。この例において、半導体スイッチング素子Ｑ１は、ダイオードが逆並列接続されたＭＯＳＦＥＴである。このＭＯＳＦＥＴは、第１の端子としてのソース端子Ｓと、第２の端子としてのドレイン端子Ｄと、第１の端子および第２の端子間のオンオフを制御するゲート端子Ｇとを有する半導体スイッチング素子である。半導体スイッチング素子Ｑ１は、炭化ケイ素、窒化ガリウム、酸化ガリウム、およびダイアモンドの少なくとも１つを主材料とするワイドバンドギャップ半導体素子であってもよい。

【0018】

ゲート駆動装置１００は、ゲート駆動回路１０と、ゲート抵抗Ｒｇと、ロゴスキーコイル２０と、誘起電圧検出回路３０と、ゲート電流調整回路４０とを含む。ここで、ゲート駆動回路１０は、半導体スイッチング素子Ｑ１をオンオフ駆動するためのゲート電圧を、ゲート抵抗Ｒｇを介して半導体スイッチング素子Ｑ１のゲート端子Ｇに供給する回路である。ロゴスキーコイル２０には、半導体スイッチング素子Ｑ１のソース端子Ｓに接続された主回路配線が挿入される。この主回路配線には、半導体スイッチング素子Ｑ１からの主回路電流Ｉｄが流れる。この主回路電流Ｉｄにより主回路配線の周囲に磁界が発生し、主回路電流Ｉｄが変化すると、主回路配線の周囲の磁界が変化する。ロゴスキーコイル２０は、この主回路電流Ｉｄの変化によって主回路配線の周囲に発生する磁界の変化に応じた誘起電圧Ｖ１を出力する。すなわち、ロゴスキーコイル２０は、第１の端子および第２の端子を通過する主回路電流Ｉｄの電流変化率ｄＩｄ／ｄｔを検出することにより誘起電圧Ｖ１を出力する検出部である。

【0019】

誘起電圧検出回路３０は、ターンオフ時にロゴスキーコイル２０が出力する誘起電圧Ｖ１を検出し、調整信号である調整電圧Ｖ２に変換する回路である。ゲート電流調整回路４０は、ターンオフ時に半導体スイッチング素子Ｑ１のゲート端子の電荷をゲート駆動回路１０に放電させる放電電流を調整電圧Ｖ２に応じて減少させる回路である。すなわち、ゲート電流調整回路４０は、半導体スイッチング素子Ｑ１のターンオフ時にロゴスキーコイル２０によって検出される負の電流変化率の大きさに応じて、ゲート端子Ｇの電荷をゲート駆動回路１０に放電させる放電電流を減少させる回路である。

【0020】

以上のように、本実施形態では、半導体スイッチング素子Ｑ１に流れる電流Ｉｄの電流変化率ｄＩｄ／ｄｔを検出するロゴスキーコイル２０を設け、ターンオフ時に、このロゴスキーコイル２０が発生する誘起電圧Ｖ１に基づいて、半導体スイッチング素子Ｑ１のゲート端子の電荷の放電速度の調整を行う。従って、本実施形態によれば、主回路配線のインダクタンスを用いることなく、スイッチングごとに、半導体スイッチング素子Ｑ１が発生するサージ電圧を電流変化率ｄＩｄ／ｄｔに応じた適切な量だけ抑制することができる。

【0021】

図２は本実施形態によるゲート駆動装置１００の具体的な回路構成を示す回路図である。図２において、ゲート駆動回路１０は、直流電源ＶＣＣおよびＶＥＥと、スイッチＳＷ１およびＳＷ２と、ダイオードＤ２と、インバータ１１とを有する。

【0022】

直流電源ＶＣＣの負極は、直流電源ＶＥＥの正極に接続されている。この直流電源ＶＣＣおよびＶＥＥの共通接続ノードは、ゲート電流調整回路４０の抵抗Ｒ１を介して半導体スイッチング素子Ｑ１の第１の端子（すなわち、ソース端子Ｓ）に接続されている。直流電源ＶＣＣの正極はスイッチＳＷ１の一端に接続され、スイッチＳＷ１の他端はダイオードＤ２のアノードに接続されている。このスイッチＳＷ１およびダイオードＤ２の共通接続ノードはゲート抵抗Ｒｇを介して半導体スイッチング素子Ｑ１のゲート端子Ｇに接続されている。ダイオードＤ２のカソードはスイッチＳＷ２の一端に接続され、スイッチＳＷ２の他端は直流電源ＶＥＥの負極に接続されている。

【0023】

ゲート駆動回路１０には、半導体スイッチング素子Ｑ１のオンオフを指令する制御信号が供給される。この制御信号はスイッチＳＷ１に供給される一方、インバータ１１によって反転されてスイッチＳＷ２に供給される。

【0024】

制御信号がＨレベルの場合、スイッチＳＷ１がＯＮ、スイッチＳＷ２がＯＦＦとなる。これにより直流電源ＶＣＣの出力電圧がスイッチＳＷ１、抵抗ＲｇおよびＲ１を介して半導体スイッチング素子Ｑ１のゲート端子Ｇおよびソース端子Ｓ間に印加され、半導体スイッチング素子Ｑ１のターンオン駆動が行われる。

【0025】

制御信号がＬレベルの場合、スイッチＳＷ１がＯＦＦ、スイッチＳＷ２がＯＮとなる。これにより直流電源ＶＥＥの出力電圧の極性を反転した電圧がスイッチＳＷ２、ダイオードＤ２、抵抗ＲｇおよびＲ１を介して半導体スイッチング素子Ｑ１のゲート端子Ｇおよびソース端子Ｓ間に印加され、半導体スイッチング素子Ｑ１のターンオフ駆動が行われる。

【0026】

誘起電圧検出回路３０は、ロゴスキーコイル２０の両端間に直列接続された抵抗Ｒ３およびダイオードＤ１により構成されている。ここで、ダイオードＤ１のカソードは、抵抗Ｒ３の一端に接続されている。また、ダイオードＤ１のアノードは、ロゴスキーコイル２０の一端に接続され、かつ、直流電源ＶＥＥの負極に接続されたｂ点に接続されている。

【0027】

本実施形態では、ロゴスキーコイル２０に挿入された主回路配線に流れる主回路電流Ｉｄが減少して、電流変化率ｄＩｄ／ｄｔの極性が負になった場合に、正の誘起電圧Ｖ１＝－ｋ・ｄＩｄ／ｄｔ（ｋは負の比例定数）がロゴスキーコイル２０から出力され、調整電圧Ｖ２としてダイオードＤ１のカソードおよびアノード間に印加される。また、本実施形態では、ロゴスキーコイル２０に挿入された配線に流れる主回路電流Ｉｄが増加して、電流変化率ｄＩｄ／ｄｔの極性が正になった場合には、誘起電圧Ｖ１の極性は負となり、この誘起電圧Ｖ１がダイオードＤ１によって短絡されるため、調整電圧Ｖ２は約０Ｖとなる。

【0028】

ゲート電流調整回路４０は、抵抗Ｒ１およびＲ２と、ＭＯＳＦＥＴ４１とを有する。抵抗Ｒ１は、一端が直流電源ＶＣＣおよびＶＥＥの共通接続ノードに接続され、他端は半導体スイッチング素子Ｑ１のソース端子Ｓに接続されたａ点に接続されている。抵抗Ｒ２は、一端がａ点に接続され、他端はＭＯＳＦＥＴ４１のドレインに接続されている。本実施形態では、ａ点が放電電流を減少させる電流を引き込むための引き込み点となっている。ＭＯＳＦＥＴ４１は、ゲート端子が抵抗Ｒ３およびダイオードＤ１の共通接続ノードに接続され、ソース端子がｂ点に接続されている。

【0029】

本実施形態において、ゲート電流調整回路４０のＭＯＳＦＥＴ４１は、半導体スイッチング素子Ｑ１のターンオフ時に、調整電圧Ｖ２に応じた電流を引き込み点であるａ点から引き込むことによりａ点の電位を低下させる（負方向に変化させ）。この結果、半導体スイッチング素子Ｑ１のゲート端子Ｇおよびソース端子Ｓを介してａ点に電流が引き込まれ、ゲート端子Ｇの電荷をゲート駆動回路１０に放電させる放電電流（図２に示すゲート電流Ｉｇと逆極性の電流）が減少する。これによりゲート端子Ｇの電荷の放電速度が低下し、ターンオフの動作が遅延される。

【0030】

図３はゲート電流調整回路４０のＭＯＳＦＥＴ４１の出力電流特性を例示する図である。図３において、横軸はＭＯＳＦＥＴ４１のドレイン－ソース間電圧Ｖ（ＭＯＳ）であり、縦軸はＭＯＳＦＥＴ４１のドレイン電流Ｉ（ＭＯＳ）である。一般的なＭＯＳＦＥＴと同様、ＭＯＳＦＥＴ４１の出力電流特性には、ドレイン－ソース間電圧Ｖ（ＭＯＳ）の増加に略比例して応じてドレイン電流Ｉ（ＭＯＳ）が増加する線形領域と、ドレイン電流Ｉ（ＭＯＳ）が飽和する飽和領域とがある。本実施形態では、直流電源ＶＥＥの出力電圧に略一致する電圧がＭＯＳＦＥＴ４１のドレイン－ソース間に与えられ、ＭＯＳＦＥＴ４１は飽和領域で動作する。

【0031】

図３に示すように、飽和領域において、ＭＯＳＦＥＴ４１のドレイン電流Ｉ（ＭＯＳ）は、ゲート－ソース間電圧ＶＧＳがＶＧＳ１→ＶＧＳ２→…→ＶＧＳ６と増加するのに応じて増加する。そして、本実施形態では、誘起電圧検出回路３０から出力される調整電圧Ｖ２がＭＯＳＦＥＴ４１のゲート－ソース間に印加される。従って、本実施形態によれば、主回路電流の電流変化率ｄＩｄ／ｄｔに比例した調整電圧Ｖ２が第１の値ＶＧＳ２である場合には、この第１の値ＶＧＳ２に応じた第１の電流Ｉｄ２がＭＯＳＦＥＴ４１に引き込まれる。また、主回路電流の電流変化率－ｄＩｄ／ｄｔに比例した調整電圧Ｖ２が第１の値ＶＧＳ２より大きい第２の値ＶＧＳ４である場合には、この第２の値ＶＧＳ４に応じた電流であって、第１の電流Ｉｄ２より大きい第２の電流Ｉｄ４がＭＯＳＦＥＴ４１に引き込まれ、ターンオフ動作の遅延が大きくなる。

【0032】

図４および図５は、ゲート駆動装置１００の動作例を示す波形図である。ここで、図４はターンオフ時において主回路電流の電流変化率－ｄＩｄ／ｄｔが大きい場合の動作例を示しており、図５は図４よりも電流変化率－ｄＩｄ／ｄｔが小さい場合の動作例を示している。

【0033】

図４および図５において、ターンオフ時、半導体スイッチング素子Ｑ１のゲート－ソース間電圧ＶＧＳが低下を開始すると、半導体スイッチング素子Ｑ１のゲート端子Ｇの電荷をゲート駆動回路１０に放電させる放電電流、すなわち、負のゲート電流Ｉｇが流れる。この負のゲート電流Ｉｇの大きさはピークに達した後、低下し始める。

【0034】

一方、ターンオフ時、ミラー期間が終了すると、半導体スイッチング素子Ｑ１のドレイン端子Ｄおよびソース端子Ｓ間を流れる主回路電流Ｉｄが減少する。この結果、主回路電流Ｉｄの電流変化率ｄＩｄ／ｄｔの極性が負となり、この負の電流変化率ｄＩｄ／ｄｔの大きさ（絶対値）に比例した正の調整電圧Ｖ２が誘起電圧検出回路３０から出力され、この調整電圧Ｖ２に応じたドレイン電流Ｉ（ＭＯＳ）がａ点からＭＯＳＦＥＴ４１に引き込まれる。これにより引き込み点であるａ点の電位が低下し、半導体スイッチング素子Ｑ１のゲート端子Ｇの電荷をゲート駆動回路１０に放電させる放電電流（図４および図５ではゲート電流Ｉｇ）を減少させる。

【0035】

このように放電電流が減少すると、ゲート－ソース間電圧ＶＧＳの低下の勾配は緩やかになり、主回路電流Ｉｄの低下の勾配も緩やかになる。この効果を分かりやすくするため、図４および図５には本実施形態の動作が実線で示されるとともに、比較例として、ゲート電流調整回路４０が設けられていないゲート駆動装置の動作が破線で示されている。図４および図５に示すように、本実施形態によれば、比較例に比べて、ターンオフ時のゲート－ソース間電圧ＶＧＳの低下の勾配が緩やかになり、主回路電流Ｉｄの低下の勾配も緩やかになる。また、本実施形態によれば、ターンオフ時に主回路電流Ｉｄの低下の勾配が緩やかになるため、半導体スイッチング素子Ｑ１のドレイン－ソース間電圧ＶＤＳに発生するサージ電圧がサージ電圧許容値以内に抑制される（図４参照）。

【0036】

また、本実施形態では、スイッチングごとに、主回路電流Ｉｄの負の電流変化率ｄＩｄ／ｄｔの大きさに応じた適切な量だけ半導体スイッチング素子Ｑ１に流す放電電流を減少させ、サージ電圧を抑制することができる。図４の例では、ターンオフ時に発生する主回路電流Ｉｄの負の電流変化率ｄＩｄ／ｄｔの絶対値が大きく、大きなドレイン電流Ｉ（ＭＯＳ）がａ点からＭＯＳＦＥＴ４１に引き込まれる。このため、放電電流（ゲート電流Ｉｇ）の減少量が大きくなり、サージ電圧の抑制量も大きくなる。これに対し、図５の例では、図４の例よりも、ターンオフ時に発生する主回路電流Ｉｄの負の電流変化率ｄＩｄ／ｄｔの絶対値が小さく、小さなドレイン電流Ｉ（ＭＯＳ）がａ点からＭＯＳＦＥＴ４１に引き込まれる。このため、図４の例よりも、放電電流Ｉｇの減少量が小さくなり、サージ電圧の抑制量も小さくなる。

【0037】

ところで、逆回復動作時において、半導体スイッチング素子Ｑ１の逆回復電流がピークに到達して低下するとき、正の調整電圧Ｖ２が誘起電圧検出回路３０から出力される。このとき、仮にダイオードＤ２がなかったとすると、半導体スイッチング素子Ｑ１のゲート端子Ｇおよびソース端子Ｓ間→抵抗Ｒ２→ＭＯＳＦＥＴ４１→スイッチＳＷ２→抵抗Ｒｇ→半導体スイッチング素子Ｑ１のゲート端子Ｇおよびソース端子Ｓ間というループを電流が流れ、逆バイアス状態にある半導体スイッチング素子Ｑ１のゲート端子Ｇの電荷を不必要に放電させて、逆バイアス電圧を低下させる（浅くする）こととなる。しかしながら、本実施形態では、このループ内にダイオードＤ２が設けられているため、このようなゲート端子Ｇの電荷を不必要に放電させる電流の発生が阻止される。

【0038】

また、ターンオン動作では、主回路電流Ｉｄがピークに達して低下するときに、負の電流変化率ｄＩｄ／ｄｔが発生して、ゲート電流調整回路４０のＭＯＳＦＥＴ４１がａ点からドレイン電流Ｉ（ＭＯＳ）を引き込む。しかし、ＭＯＳＦＥＴ４１が引き込むドレイン電流Ｉ（ＭＯＳ）は、直流電源ＶＣＣ→スイッチＳＷ１→抵抗Ｒｇ→半導体スイッチング素子Ｑ１のゲート－ソース間→抵抗Ｒ２→ＭＯＳＦＥＴ４１→直流電源ＶＥＥ→直流電源ＶＣＣというループを流れ、半導体スイッチング素子Ｑ１のゲート端子Ｇに対する充電電流と同方向に流れ、充電電流を増加させるので、ターンオン動作に悪影響を与えない。

【0039】

以上説明したように、本実施形態のゲート駆動装置１００によれば、第１の端子および第２の端子を通過する電流の電流変化率を検出部であるロゴスキーコイル２０が検出し、ゲート電流調整回路４０は、半導体スイッチング素子Ｑ１のターンオフ時に検出部によって検出される負の電流変化率の大きさに応じて、ゲート端子の電荷をゲート駆動回路に放電させる放電電流を減少させる。従って、このゲート駆動装置１００によれば、主回路配線インダクタンスを利用せずに、スイッチングごとに半導体スイッチング素子Ｑ１に発生するサージ電圧の抑制量を調整することができる。

【0040】

以上、この発明の一実施形態について説明したが、この発明には他にも実施形態が考えられる。

【0041】

（１）上記実施形態において、誘起電圧検出回路３０は、調整信号として、負の電流変化率の大きさに応じた調整電圧を出力したが、負の電流変化率の大きさに応じた調整電流を出力してもよい。この場合、ゲート電流調整回路４０は、調整電流に応じた大きさの電流をａ点から引き込むようにすればよい。

【0042】

（２）上記実施形態では、ａ点から電流を引き込むことによりゲート端子Ｇの電荷を放電させる放電電流を減少させたが、他の手段により放電電流を減少させてもよい。例えば調整電圧Ｖ２に応じた量だけゲート抵抗Ｒｇの抵抗値を高くすることにより放電電流を減少させてもよい。

【符号の説明】

【0043】

１００……ゲート駆動装置、１０……ゲート駆動回路、Ｒｇ……ゲート抵抗、Ｑ１……半導体スイッチング素子、２０……ロゴスキーコイル、３０……誘起電圧検出回路、４０……ゲート電流調整回路、ＶＣＣ，ＶＥＥ……直流電源、ＳＷ１，ＳＷ２……スイッチ、１１……インバータ、Ｒ１，Ｒ２，Ｒ３……抵抗、４１……ＭＯＳＦＥＴ、Ｄ１，Ｄ２……ダイオード。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】