(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023170451
(43)【公開日】2023-12-01
(54)【発明の名称】光トランシーバ
(51)【国際特許分類】
H04B 10/40 20130101AFI20231124BHJP
G06F 3/00 20060101ALI20231124BHJP
【FI】
H04B10/40
G06F3/00 B
G06F3/00 D
【審査請求】未請求
【請求項の数】6
【出願形態】OL
(21)【出願番号】P 2022082222
(22)【出願日】2022-05-19
(71)【出願人】
【識別番号】000154325
【氏名又は名称】住友電工デバイス・イノベーション株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100136722
【弁理士】
【氏名又は名称】▲高▼木 邦夫
(74)【代理人】
【識別番号】100174399
【弁理士】
【氏名又は名称】寺澤 正太郎
(74)【代理人】
【識別番号】100124800
【弁理士】
【氏名又は名称】諏澤 勇司
(72)【発明者】
【氏名】田中 弘巳
【テーマコード(参考)】
5K102
【Fターム(参考)】
5K102AD01
5K102AH01
5K102AH02
5K102AH23
5K102AH24
5K102AH26
5K102AN01
5K102PB11
5K102PH01
5K102PH31
5K102PH47
5K102PH50
5K102RD04
5K102RD05
5K102RD26
5K102RD28
(57)【要約】
【課題】活線挿入の際の伝送装置内でのシリアル通信に対する影響を低減する。
【解決手段】光トランシーバ1Aは、シリアル通信用の信号端子P
SCL,P
SDAと、信号端子P
SCL,P
SDAに対して活線挿入の方向に沿って並んで配置された信号端子P
LPMode,P
ePPSとを有するコネクタ65と、光トランシーバ1Aが活線挿入されたとき、信号端子P
SCL,P
SDAがホスト装置50に接続された後に切替信号を生成するCPU9と、信号端子P
LPMode,P
ePPSと内部回路との間を非接続状態及び接続状態に切り替えるスイッチ62,63と、を備え、信号端子P
LPMode,P
ePPSは活線挿入される際に信号端子P
SCL,P
SDAよりも先に挿入され、スイッチ62,63は、活線挿入されていないときに非接続状態にし、活線挿入されたときに切替信号に応じて接続状態にする。
【選択図】
図5
【特許請求の範囲】
【請求項1】
第1の方向に沿って伝送装置に活線挿入される光トランシーバであって、
シリアル通信用の第1の信号端子及び第2の信号端子と、前記第1の信号端子に対して前記第1の方向に沿って並んで配置された第3の信号端子と、前記第2の信号端子に対して前記第1の方向に沿って並んで配置された第4の信号端子と、を有するコネクタと、
前記光トランシーバが前記伝送装置に活線挿入されたとき、前記コネクタを介して前記伝送装置に電気的に接続される内部回路と、
前記第3の信号端子と前記内部回路との間を非接続状態及び接続状態のいずれか一方にする第1のスイッチと、
前記第4の信号端子と前記内部回路との間を非接続状態及び接続状態のいずれか一方にする第2のスイッチと、を備え、
前記第3の信号端子は、前記光トランシーバが前記伝送装置に活線挿入される際に、前記第1の信号端子よりも先に前記伝送装置の接続部に挿入され、
前記第4の信号端子は、前記光トランシーバが前記伝送装置に活線挿入される際に、前記第2の信号端子よりも先に前記伝送装置の接続部に挿入され、
前記内部回路は、前記第1の信号端子および前記第2の信号端子が前記伝送装置に電気的に接続された後に切替信号を生成し、
前記第1のスイッチは、前記光トランシーバが前記伝送装置に活線挿入されていないときに前記第3の信号端子を非接続状態にし、前記光トランシーバが前記伝送装置に活線挿入されたときに前記第3の信号端子を前記切替信号に応じて接続状態にし、
前記第2のスイッチは、前記光トランシーバが前記伝送装置に活線挿入されていないときに前記第4の信号端子を非接続状態にし、前記光トランシーバが前記伝送装置に活線挿入されたときに前記第4の信号端子を前記切替信号に応じて接続状態にする、
光トランシーバ。
【請求項2】
前記第1のスイッチは、前記コネクタが前記伝送装置の接続部に嵌合していないときに前記第3の信号端子と前記内部回路との間を非接続状態とし、
前記第2のスイッチは、前記コネクタが前記伝送装置の接続部に嵌合していないときに前記第4の信号端子を非接続状態とする、
請求項1に記載の光トランシーバ。
【請求項3】
前記内部回路は、前記光トランシーバの前記伝送装置への活線挿入が完了した後に前記切替信号を生成する、
請求項1に記載の光トランシーバ。
【請求項4】
前記コネクタは、
前記第1の信号端子に対して前記第1の方向に交差する面に沿って並んで配置された第1の電源端子と、
前記第3の信号端子に対して前記第1の方向に交差する面に沿って並んで配置された第3の電源端子と、をさらに備え、
前記第3の電源端子は、前記第1の電源端子と絶縁されており、
前記内部回路は、前記切替信号を生成する切替信号回路を含み、
前記切替信号回路は、前記第1の電源端子を介して前記伝送装置から電源電圧の供給を受ける、
請求項1に記載の光トランシーバ。
【請求項5】
前記コネクタは、
前記第2の信号端子に対して前記第1の方向に交差する面に沿って並んで配置された第2の電源端子と、
前記第4の信号端子に対して前記第1の方向に交差する面に沿って並んで配置された第4の電源端子と、をさらに備え、
前記第4の電源端子は、前記第2の電源端子と絶縁されており、
前記切替信号回路は、前記第2の電源端子を介して前記伝送装置から前記電源電圧の供給を受ける、
請求項4に記載の光トランシーバ。
【請求項6】
切替信号回路をさらに備え、
前記切替信号回路は、前記伝送装置から前記コネクタを経由して所定の電源電圧を受けることによって動作し、前記コネクタが前記伝送装置の接続部に嵌合した後に前記切替信号を生成する、
請求項1に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、光トランシーバに関するものである。
【背景技術】
【0002】
特許文献1には、単一の中央処理部と複数の光データリンクとを含んで構成された伝送装置が記載されている。この伝送装置においては、単一の中央処理部から複数の光データリンクに対してシリアル通信によってデータ信号を送信する際に、セレクタが目的の光データリンクを選択して、選択した光データリンクにのみクロック信号を出力する。
【先行技術文献】
【特許文献】
【0003】
【発明の概要】
【発明が解決しようとする課題】
【0004】
複数の光トランシーバ(例えば、特許文献1に記載の光データリンクに相当する)を内蔵する従来の伝送装置は、挿抜方向に端子が並んだコネクタを用いて光トランシーバを活線挿抜することが可能に構成される。このような構成の伝送装置においては、光トランシーバを活線挿入する際に、伝送装置内でのシリアル通信に対する影響を低減することが求められる。
【0005】
本開示は、活線挿入の際の伝送装置内でのシリアル通信に対する影響を低減することが可能な光トランシーバを提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本開示の一側面に係る光トランシーバは、第1の方向に沿って伝送装置に活線挿入される光トランシーバであって、シリアル通信用の第1の信号端子及び第2の信号端子と、第1の信号端子に対して第1の方向に沿って並んで配置された第3の信号端子と、第2の信号端子に対して第1の方向に沿って並んで配置された第4の信号端子と、を有するコネクタと、光トランシーバが伝送装置に活線挿入されたとき、コネクタを介して伝送装置に電気的に接続される内部回路と、第3の信号端子と内部回路との間を非接続状態及び接続状態のいずれか一方にする第1のスイッチと、第4の信号端子と内部回路との間を非接続状態及び接続状態のいずれか一方にする第2のスイッチと、を備え、第3の信号端子は、光トランシーバが伝送装置に活線挿入される際に、第1の信号端子よりも先に伝送装置の接続部に挿入され、第4の信号端子は、光トランシーバが伝送装置に活線挿入される際に、第2の信号端子よりも先に伝送装置の接続部に挿入され、内部回路は、第1の信号端子および第2の信号端子が伝送装置に電気的に接続された後に切替信号を生成し、第1のスイッチは、光トランシーバが伝送装置に活線挿入されていないときに第3の信号端子を非接続状態にし、光トランシーバが伝送装置に活線挿入されたときに第3の信号端子を切替信号に応じて接続状態にし、第2のスイッチは、光トランシーバが伝送装置に活線挿入されていないときに第4の信号端子を非接続状態にし、光トランシーバが伝送装置に活線挿入されたときに第4の信号端子を切替信号に応じて接続状態にする。
【発明の効果】
【0007】
本開示によれば、活線挿入の際の伝送装置内でのシリアル通信に対する影響を低減することができる。
【図面の簡単な説明】
【0008】
【
図1】本開示の一実施形態に係る光トランシーバの構成を示すブロック図である。
【
図2】
図1のCPUの詳細構成の一例を示すブロック図である。
【
図3】本開示の一実施形態に係る光トランシーバを複数含む伝送装置の構成例を示す図である。
【
図4】本開示の一実施形態に係る光トランシーバを複数含む伝送装置の構成例を示す図である。
【
図5】光トランシーバの内部の要部の構成を示す図である。
【
図6】光トランシーバのコネクタの端子配置を示す平面図である。
【
図7】光トランシーバのコネクタの端子配置を示す平面図である。
【
図8】ホスト装置側のレセプタクルコネクタの構造を示す断面図である。である。
【
図9】ホスト装置において送受信されるシリアル通信用電文の発生タイミング、及び、本実施形態に係る光トランシーバの内部回路における接続状態の変化のタイミングを示すタイミングチャートである。
【
図10】本開示の変形例に係る光トランシーバの要部の構成を示す図である。
【
図11】本開示の別の変形例に係る光トランシーバの全体構成を示す図である。
【
図12】本開示の別の変形例に係る光トランシーバの要部の構成を示す図である。
【
図13】本開示の別の変形例に係る光トランシーバの要部の構成を示す図である。
【
図14】
図13の選択信号回路の構成の一例を示す回路図である。
【発明を実施するための形態】
【0009】
本開示の第1側面に係る光トランシーバは、第1の方向に沿って伝送装置に活線挿入される光トランシーバであって、シリアル通信用の第1の信号端子及び第2の信号端子と、第1の信号端子に対して第1の方向に沿って並んで配置された第3の信号端子と、第2の信号端子に対して第1の方向に沿って並んで配置された第4の信号端子と、を有するコネクタと、光トランシーバが伝送装置に活線挿入されたとき、コネクタを介して伝送装置に電気的に接続される内部回路と、第3の信号端子と内部回路との間を非接続状態及び接続状態のいずれか一方にする第1のスイッチと、第4の信号端子と内部回路との間を非接続状態及び接続状態のいずれか一方にする第2のスイッチと、を備え、第3の信号端子は、光トランシーバが伝送装置に活線挿入される際に、第1の信号端子よりも先に伝送装置の接続部に挿入され、第4の信号端子は、光トランシーバが伝送装置に活線挿入される際に、第2の信号端子よりも先に伝送装置の接続部に挿入され、内部回路は、第1の信号端子および第2の信号端子が伝送装置に電気的に接続された後に切替信号を生成し、第1のスイッチは、光トランシーバが伝送装置に活線挿入されていないときに第3の信号端子を非接続状態にし、光トランシーバが伝送装置に活線挿入されたときに第3の信号端子を切替信号に応じて接続状態にし、第2のスイッチは、光トランシーバが伝送装置に活線挿入されていないときに第4の信号端子を非接続状態にし、光トランシーバが伝送装置に活線挿入されたときに第4の信号端子を切替信号に応じて接続状態にする。
【0010】
上記第1側面によれば、伝送装置に対して光トランシーバの活線挿入を開始した際に、第3の信号端子及び第4の信号端子のそれぞれが、伝送装置の接続部における第1の信号端子の接続用端子及び第2の信号端子の接続用端子に一時的に接触した場合に、第3の信号端子及び第4の信号端子と光トランシーバの内部回路との間が非接続状態に設定される。さらに、光トランシーバの活線挿入が完了すると、内部回路によって切替信号が生成され、第1のスイッチ及び第2のスイッチにより、第3の信号端子及び第4の信号端子と光トランシーバの内部回路との間が接続状態に設定される。これにより、光トランシーバを活線挿入する際に、光トランシーバの第3の信号端子及び第4の信号端子のそれぞれが伝送装置側のシリアル通信用の接続用端子に一時的に接触した場合であっても、伝送装置側のシリアル通信のための接続用端子に光トランシーバの内部回路を介して意図されない電圧が印加されることを防止でき、伝送装置内で継続中のシリアル通信に対する影響を低減することができる。
【0011】
本開示の第2側面に係る光トランシーバは、上記第1側面において、第1のスイッチは、コネクタが伝送装置の接続部に嵌合していないときに第3の信号端子と内部回路との間を非接続状態とし、第2のスイッチは、コネクタが伝送装置の接続部に嵌合していないときに第4の信号端子を非接続状態とする。この場合、第1のスイッチ及び第2のスイッチは、それぞれ、光トランシーバの活線挿入が完了する前に、第3の信号端子及び第4の信号端子を非接続状態とする。その結果、光トランシーバの活線挿入の途中に、伝送装置側のシリアル通信用の接続用端子に意図されていない電圧が印加されることを防止でき、伝送装置内でのシリアル通信に対する影響を確実に低減することができる。
【0012】
また、本開示の第3側面に係る光トランシーバは、上記第1側面または上記第2側面において、内部回路は、光トランシーバの伝送装置への活線挿入が完了した後に切替信号を生成する。この場合、第1のスイッチ及び第2のスイッチは、それぞれ、光トランシーバの活線挿入が完了した後に、第3の信号端子及び第4の信号端子を接続状態とする。これにより、光トランシーバに対して伝送装置内において安定して起動処理を開始させることできる。
【0013】
また、本開示の第4側面に係る光トランシーバは、上記第1側面、上記第2側面、上記第3側面のいずれかにおいて、コネクタは、第1の信号端子に対して第1の方向に交差する面に沿って並んで配置された第1の電源端子と、第3の信号端子に対して第1の方向に交差する面に沿って並んで配置された第3の電源端子と、をさらに備え、第3の電源端子は、第1の電源端子と絶縁されており、内部回路は、切替信号を生成する切替信号回路を含み、切替信号回路は、第1の電源端子を介して伝送装置から電源電圧の供給を受ける。かかる構成により、光トランシーバの活線挿入が開始された後に、第1の信号端子が伝送装置のシリアル通信ための接続用端子に接続されたタイミングで、第1の電源端子が伝送装置側の接続部に接続される。それに応じて、伝送装置から第1の電源端子を介して電源電圧の供給を受けたことに応じて、第3の信号端子及び第4の信号端子が非接続状態から接続状態に切り替えられる。これにより、伝送装置側のシリアル通信のための接続用端子に意図されていない電圧が印加されることを確実に回避できる。
【0014】
また、本開示の第5側面に係る光トランシーバは、上記第1側面、上記第2側面、上記第3側面、上記第4側面のいずれかにおいて、コネクタは、第2の信号端子に対して第1の方向に交差する面に沿って並んで配置された第2の電源端子と、第4の信号端子に対して第1の方向に交差する面に沿って並んで配置された第4の電源端子と、をさらに備え、第4の電源端子は、第2の電源端子と絶縁されており、切替信号回路は、第2の電源端子を介して伝送装置から電源電圧の供給を受ける。この場合、光トランシーバの活線挿入が開始された後に、第2の信号端子が伝送装置のシリアル通信のための接続用端子に接続されたタイミングで、第2の電源端子が伝送装置側の接続部に接続される。それに応じて、伝送装置から第2の電源端子を介して電源電圧の供給を受けたことに応じて、第3の信号端子及び第4の信号端子が非接続状態から接続状態に切り替えられる。これにより、伝送装置側のシリアル通信のための接続用端子に意図されていない電圧が印加されることを確実に回避できる。
【0015】
また、本開示の第5側面に係る光トランシーバは、上記第1側面において、切替信号回路をさらに備え、切替信号回路は、伝送装置からコネクタを経由して所定の電源電圧を受けることによって動作し、コネクタが伝送装置の接続部に嵌合した後に切替信号を生成する。かかる構成によれば、伝送装置側のシリアル通信のための接続用端子に意図されていない電圧が印加されることを確実に回避できる。
【0016】
以下、本開示の実施形態について、図面を参照しながら説明する。なお、図面の説明において同一要素には同一符号を付し、重複する説明は省略する。
【0017】
(光トランシーバの内部回路の概要構成)
【0018】
図1は、本開示の一実施形態に係る光トランシーバ1Aの概略構成を示すブロック図である。この光トランシーバ1Aは、例えば、光通信システム等で光信号を送受信するために使用される機器である。光トランシーバ1Aは、例えば、光合波機能、光分波機能、光-電気相互変換機能、電気波形整形機能等を備える。光トランシーバ1Aは、例えば、SFP-DD MSA(Small Form-factor Pluggable Double Density Multi-Source Agreement)に準拠して112Gbpsの高速光通信を実現する。同図に示すように、光トランシーバ1Aは、外部のホスト装置(伝送装置)50に装着されて、ホスト装置50と信号線および電源線等を介して電気的に接続されることにより他のホスト装置に装着された光トランシーバと光ファイバケーブルや中継装置等を介して双方向で通信を行うことが可能とされており、例えば、集積回路(IC)3、光送信デバイスであるTOSA(Transmitter Optical Sub-assembly)5、光受信デバイスであるROSA(Receiver Optical Sub-assembly)7、演算装置であるCPU(切替信号回路)9、及びリセット回路(切替信号回路)11を含んで構成されている。光トランシーバ1Aは、例えば、ホスト装置50の備えるケージに活線挿入されてホスト装置50に装着される。
【0019】
TOSA5は、例えば、2チャネルの光信号を生成するための発光素子である2つのレーザダイオード、光合波器等を内蔵している。ここで、チャネルは電気信号あるいは光信号を伝達する伝送路を意味し、複数のチャネルは互いに並行に設置された、それぞれ独立な信号を伝送する複数の伝送路を意味する。このTOSA5は、外部のホスト装置50からの2チャネルの電気信号(電気入力信号)TXを基に、互いにピーク波長の異なる2チャネルの光信号を生成し、それらの光信号を合波して一つの光出力信号Ooutとして出力する。光出力信号Ooutは、互いにピーク波長の異なる2つの光信号が波長分割多重通信(WDM)のために多重化された信号である。ROSA7は、2チャネルの光信号を受信するための受光素子である2つのフォトダイオード、光分波器等を内蔵している。このROSA7は、外部から光入力信号Oinを受け、光入力信号Oinを互いにピーク波長の異なる2チャネルの光信号に分波する。光入力信号Oinは、互いにピーク波長の異なる2つの光信号が波長分割多重通信(WDM)のために多重化された信号である。さらに、ROSA7は、それぞれの2チャネルの光信号を2つのフォトダイオードでそれぞれ受光して、それらの光信号を光電流(電気信号)に変換する。集積回路3は、例えば、CDR(Clock Data Recovery)部、LDD(Laser Diode Driver)部、TIA(Transimpedance Amplifier)部等を2チャネル分内蔵している。集積回路3のLDD部は、例えば、2チャネルの電気信号TXを基にTOSA5内の2つのレーザダイオードをそれぞれ変調し光信号を出力させるための回路ユニットである。LDD部は、レーザダイオードの代わりに光変調器を駆動して、連続光から電気信号TXに応じて変調された光信号を生成してもよい。LDD部は、送信のために電気信号を光信号に変換する光送信部の一例である。集積回路3のTIA部は、例えば、ROSA7内の2チャネルのフォトダイオードから出力された2つの光電流のそれぞれを電気信号(電気出力信号)RXに変換する回路ユニットである。TIA部は、受信した光信号を電気信号に変換する光受信部の一例である。集積回路3のCDR部は、例えば、外部からの2つの電気信号TX、及びTIA回路部からの2つの電気信号RXをそれぞれ波形整形する回路ユニットである。このCDR部から再生出力される電気信号TX,RXは、例えば、変調速度28Gbaud(56Gbpsに相当)×2チャネルのPAM4(4 Pulse Amplitude Modulation)信号である。CDR部は、例えば、2つのNRZ信号から1つのPAM4信号を生成するため信号処理や前方誤り訂正のための符号化を行ってもよい。CDR部は、送受信のために電気信号の信号処理を行う信号処理部の一例である。なお、LDD部はTOSA5に内蔵されていても良いし、TIA部はROSA7に内蔵されていてもよい。上述の回路ユニットは、回路の機能または構成の一つのまとまりとなっており、複数の回路ユニットが一つの半導体チップの上に集積化されていてもよいし、個々の回路ユニットがそれぞれ単一の半導体チップの上に形成されていてもよい。個々の回路ユニットが、単一のICまたはLSIとして構成されている場合は、それらのICまたはLSIがプリント回路基板上に実装されて制御回路全体を構成してもよい。
【0020】
CPU9は、ワンチップマイクロコントローラ、FPGA(Field Programmable Gate Array)あるいはCPLD(Complex Programmable Logic Device)等のロジック回路、又はこれらの組み合わせによって構成された演算装置である。CPU9は、内部に格納されたマイクロプログラム(例えば、ファームウェア)及び設定データをそれぞれ実行または参照して、光送信部及び光受信部の動作の監視・制御を実行する。
【0021】
上記構成の光トランシーバ1Aには、例えば、ホスト装置50との間で電気信号TX,RXを含む各種信号を送受信するための複数の信号線が設けられている。詳細には、CPU9には、外部のホスト装置50とのI2C(Inter-Integrated Circuit)等のシリアル通信用の通信線L1が接続され、これによりホスト装置50による光トランシーバ1Aの内部の監視、又は光トランシーバ1Aの動作制御が可能とされている。例えば、監視・制御のためのフレーム構成やコマンド等が予め定められており、ホスト装置50は、CPU9にコマンドを送信して光トランシーバ1Aの監視・制御を行う。また、光トランシーバ1Aには、ホスト装置50から光トランシーバ1Aの動作状態をローパワーモードとハイパワーモードとの間で切り替えるための制御信号LPModeを受信するための信号線L2が接続されている。ハイパワーモードは、例えば、光トランシーバ1Aが情報伝送のために通常の動作として光信号の送受信を行う動作状態であり、ローパワーモードは、例えば、光信号の送受信を中止して光送信部および光受信部の消費電力を低減する待機状態である。信号線L2は、例えば、光トランシーバ1Aの内部においてCPU9に接続されている。さらに、光トランシーバ1Aには、ホスト装置50に通常の動作状態からの逸脱あるいは異常の検出を知らせるアラーム信号を通知するための信号線、及び、ホスト装置50からCPU9をリセットするためのリセット信号を受け取るための信号線等の他の信号線(図示せず)も接続される。それらの信号線も光トランシーバ1AにおいてCPU9に接続されていてもよい。加えて、集積回路3には、ホスト装置50から2チャネル分の電気信号TXを受信するための複数の信号線L4、及び、ホスト装置50に向けて2チャネル分の電気信号RXを送信するための複数の信号線L5が接続される。電気信号TXおよび電気信号RXは、例えば、50Gbps以上の信号速度を有する場合があり、1つの電気信号が差動信号として伝送される。また、集積回路3には、ホスト装置50から所定の周波数(例えば、数十MHz)のクロック信号ePPSを受信するための信号線L3も接続される。このクロック信号ePPSは集積回路3の内部のクロック周波数を所定の周波数に設定するために用いられる。さらに、光トランシーバ1Aの内部には、ホスト装置50から光トランシーバ1Aの実装状態を検出した検出信号Mod_ABSを伝達するための信号線L6が接続されている。
【0022】
また、光トランシーバ1Aには、ホスト装置50から電源の供給を受ける電源線L7,L8も設けられている。電源線L7は、例えば、ホスト装置50から光送信用電源電圧VccT,VccT1を供給するための配線であり、電源線L8は、例えば、ホスト装置50から光受信用電源電圧VccR,VccR1を供給するための配線である。電源線L7,L8は、光トランシーバ1Aの動作に必要な電源電圧および電源電流をホスト装置50から供給するために複数の配線によって構成されていてもよい。電源線L7を経由して供給された光送信用電源電圧VccT,VccT1と、電源線L8を経由して供給された光受信用電源電圧VccR,VccR1とは、例えば、光トランシーバ1Aの内部のリセット回路11によって統合され、統合された電源電圧は、CPU9、集積回路3、及び光トランシーバ1A内のその他の回路に供給される。このように複数の系統に分割された電源電圧を統合することにより、光トランシーバ1A内に大電流の供給が可能とされる。リセット回路11は、光送信用電源電圧VccT,VccT1あるいは光受信用電源電圧VccR,VccR1の立ち上がり(供給開始)を検出して、その検出を契機にCPU9を起動する(またはリブートする)機能も有する。
【0023】
図2には、CPU9の詳細構成の一例を示している。CPU9は、プロセッサ(演算回路)19、不揮発性メモリ(フラッシュROM)21、揮発性メモリ(RAM)23、温度センサ25、外部通信用の通信インタフェース27、内部通信用の通信インタフェース29、タイマカウンタ31、A/D変換器17、外部入力ピン33、外部出力ピン35、及びこれらを内部で通信可能に接続する内部バスBUSを備える。CPU9に内蔵されるフラッシュROM21は、プロセッサ19が参照または実行するデータ及びプログラムを格納する。通信インタフェース27は、ホスト装置50との間のシリアル通信用の通信インタフェースである。通信インタフェース29は、集積回路3等の内部回路とのシリアル通信用の通信インタフェースである。外部入力ピンは、信号を入力するための配線を接続する端子(ピン)だけでなく、外部から入力される信号のレベルをCPU9内部の信号のレベルに変換する入力回路、内部バスへのアクセス可否を制御するための機能等も有する。外部出力ピンは、信号を出力するための配線を接続する端子(ピン)だけでなく、CPU9内部の信号のレベルを外部に出力する信号のレベルに変換する出力回路、信号の出力可否を制御するための機能等も有する。
【0024】
(光トランシーバを含む伝送装置の接続構成)
次に、
図3及び
図4を参照して、上述した構成の光トランシーバ1Aを複数含む伝送装置の構成例を説明する。
【0025】
図3に示す伝送装置100Aは、ホスト装置50、複数の光トランシーバ1A、温度センサ53、EEPROM(Electrically Erasable Programmable Read-Only Memory)を含んで構成される。複数の光トランシーバ1Aは、それぞれ、専用の通信線SCLと専用の通信線SDAによってホスト装置50と接続され、ホスト装置50から共通のスレーブアドレスを指定した上でデータを送受信するI2Cのシリアル通信が可能とされている。ここで、通信線SCLはクロック信号の伝送用の信号線であり、通信線SDAはデータ信号の伝送用の信号線であり、通信線L
1(
図1参照)によって、それぞれの光トランシーバ1AのCPU9に対して接続される。ホスト装置50および光トランシーバ1Aは、通信線L
1を介して光トランシーバ1Aの監視制御のための通信を行う。例えば、ホスト装置50は、マスタとしてコマンドやデータを通信線SDAに送出し、スレーブアドレスを指定された光トランシーバ1Aは、スレーブとして通信線SDAから受信したコマンドあるいはデータに応じて処理を行う。これらの光トランシーバ1Aの他に、一つの光トランシーバ1Aが、例えば、温度センサ53及びEEPROM55とともに、クロック信号を伝送する1本の通信線SCL及び他の光トランシーバ1Aと共通化されて1本の通信バスを構成する通信線SDAによって、ホスト装置50と接続されている。上記一つの光トランシーバ1A、温度センサ53、及びEEPROM55には別々のスレーブアドレスが予め割り当てられ、ホスト装置50からそれぞれのスレーブアドレスを指定して相手先を指定した上で、上記一つの光トランシーバ1A、温度センサ53、あるいはEEPROM55との間でデータを送受信するI2Cのシリアル通信が可能とされている。例えば、温度センサ53は、温度を検出するためのセンサ素子と、センサ素子からの温度検出信号をシリアル通信可能なデジタル信号に変換するセンサ回路と、を有し、通信線SCLおよび通信線SDAを介してホスト装置50とシリアル通信を行うための機能を有している。EEPROM55は、例えば、CPU9が実行可能なプログラム、又は光トランシーバ1Aの監視制御を行う際に参照される情報等を格納している。このような構成の伝送装置100Aにおいては、複数の光トランシーバ1Aの活線挿抜が可能に構成されている。例えば、光トランシーバ1Aは、ホスト装置50にホット・プラガブル(hot-pluggable)な光トランシーバとして構成されており、ホスト装置50の電気コネクタに電源電圧が供給された状態で光トランシーバ1Aの端子が接続可能となっている。光トランシーバ1Aがホスト装置50に活線挿入されるとき、通信線SCLおよび通信線SDAには温度センサ53およびEEPROM55がホスト装置50とシリアル通信可能な状態で接続されている。従って、光トランシーバ1Aには、活線挿入された際に温度センサ53あるいはEEPROM55とホスト装置50との間のシリアル通信への影響を低減するための仕組みが設けられる(詳細は後述する)。
【0026】
図4に示す伝送装置100Bは、上記伝送装置100Aと同様な構成要素を含んでいるが、上記伝送装置100Aとはシリアル通信のための通信線SCL,SDAの構成が異なる。すなわち、伝送装置100Bでは、通信線SDAが全ての光トランシーバ1A、温度センサ53およびEEPROM55で共有された通信バスとされ、通信線SCLが、同一のスレーブアドレスが割り当てられた複数の光トランシーバ1Aに対して別々に設けられ、温度センサ53及びEEPROM55は、一つの光トランシーバ1Aに対して設けられた1本の通信線SCLに接続されている。以下、単一の通信線SDAにスレーブとして接続されている複数の構成要素を総称してスレーブ機器ということがある。このような接続構成により、ホスト装置50からそれぞれのスレーブ機器のスレーブアドレスを指定してシリアル通信の相手先を指定し、相手先のスレーブ機器に接続されている通信線SCL上にクロック信号を供給することにより、所望の相手先のスレーブ機器との間のシリアル通信が可能にされている。このような構成の伝送装置100Bにおいても、複数の光トランシーバ1Aの活線挿抜が可能に構成されている。従って、光トランシーバ1Aには、活線挿入された際に既に通信線SDAに接続されていてシリアル通信可能な状態にある他のスレーブ機器とホスト装置50との間のシリアル通信への影響を低減するための仕組みが設けられる(詳細は後述する)。
【0027】
(光トランシーバの要部の構成)
図5は、光トランシーバ1Aの内部の要部の構成を示す図である。ここでは、上記のシリアル通信への影響の低減のための仕組みに関わる回路部のみを示し、他の回路部の図示が省略されている。光トランシーバ1Aには、制御信号LPModeを受信するための信号線L
2に接続されたスイッチ(第1のスイッチ)62と、クロック信号ePPSを受信するための信号線L
3に接続されたスイッチ(第2のスイッチ)63とが設けられる。スイッチ62は、信号線L
2とCPU9との電気的接続をオン/オフするスイッチであり、スイッチ63は、信号線L
3と集積回路3との電気的接続をオン/オフするスイッチであり、機械式のスイッチであってもよいし、半導体を内蔵した電子的スイッチであってもよい。スイッチ62,63は、それぞれ、CPU9からの所定電圧レベルの制御信号である選択信号(切替信号)Selectを受けた際に、非接続状態(オフ)から接続状態(オン)に切り替えて接続状態を維持するように構成されている。光トランシーバ1Aがホスト装置50から電源電圧の供給を受けていない状態では、CPU9から選択信号Selectが発生せず、スイッチ62,63は、それぞれ非接続状態を維持する。そのようなスイッチ62、63の一例としては、例えば、アナログスイッチがある。アナログスイッチの一例としては、米国マキシム・インテグレーテッド社の製品番号MAX14689が挙げられる。アナログスイッチMAX14689は、1つのパッケージに中に互いに独立な2つのスイッチを備える。電源電圧が供給されていない状態では、それぞれのスイッチはハイ・インピーダンス状態となる。上述の非接続状態は、ハイ・インピーダンス状態ともいう。
【0028】
次に、光トランシーバ1Aのホスト装置50との接続用の電気コネクタ(コネクタ)65の構造について説明する。
図6は、コネクタ65の1段目の信号端子および電源端子の配置を示し、
図7は、2段目の信号端子および電源端子の配置を示す。
図6及び
図7は、コネクタ65の光トランシーバ1Aの活線挿入の方向に沿った信号端子の配置を示し、方向A
INが活線挿入の方向(第1の方向)を示している。例えば、光トランシーバ1Aが方向A
INに向かってホスト装置50の備えるケージに挿入され、コネクタ65がケージ内のレセプタクルコネクタと嵌合することによって、それぞれのコネクタの備える端子同士が接続されてホスト装置50から電源電圧が供給される。それに応じて、光トランシーバ1Aは、起動処理を開始する。レセプタクルコネクタについては後述する。
【0029】
光トランシーバ1Aにおいて、
図6に示される1段目の端子は、プリント基板の一方の面(下面)に形成され、
図7に示される2段目の端子は、プリント基板の一方の面と反対の他方の面(上面)に形成される。すなわち、コネクタ65は、プリント基板の一方の面に
図6に示す1段目の構造を有し、プリント基板の他方の面に
図7に示す2段目の構造を有する。
図6および
図7は、プリント基板のそれぞれの面を面外方向から平面視したときの端子の配置を示している。1段目において、面内において方向A
INに垂直な方向(横方向)に沿って並ぶ複数の端子Pが2列で配置されている。同様に、2段目において、面内において横方向に沿って並ぶ複数の端子Pが2列で配置されている。したがって、横方向に沿って複数の端子が並ぶ列と横方向に沿って複数の端子が並ぶ列とが方向A
INに沿って配置されている。
図6および
図7において、先端65aは、光トランシーバ1Aがホスト装置50に活線挿入されるとき、上述のプリント基板のホスト装置50側の一端を表している。
【0030】
1段目におけるコネクタ65の先端65a側から2列目の中央の位置には、シリアル通信の通信線SCLとの接続用であって、光トランシーバ1Aの内部で通信線L1と接続されている信号端子(第1の信号端子)PSCLと、シリアル通信の通信線SDAとの接続用であって、光トランシーバ1Aの内部で通信線L1と接続されている信号端子(第2の信号端子)PSDAと、検出信号Mod_ABSを伝達するために光トランシーバ1Aの内部で信号線L6と接続されている信号端子(第5の信号端子)PMod_ABSとが横方向に沿って並んで配置されている。そして、1段目における先端65a側から1列目においては、信号端子PSCLに対して方向AINに沿って並ぶ位置に、制御信号LPModeを受信するために内部で信号線L2と接続されている信号端子(第3の信号端子)PLPModeが設けられ、信号端子PSDAに対して方向AINに沿って並ぶ位置に、クロック信号ePPSを受信するために内部で信号線L3と接続されている信号端子(第4の信号端子)PePPSが設けられている。したがって、1段目の1列目および2列目において、信号端子PSCL,PLPModeは、横方向において同じ位置に配置されている。同様に、1段目の1列目および2列目において、信号端子PSDA,信PePPSは、横方向において同じ位置に配置されている。
【0031】
また、2段目におけるコネクタ65の先端65a側から2列目の中央の位置には、光受信用電源電圧VccRの供給用であって光トランシーバ1Aの内部で電源線L8と接続されている電源端子(第1の電源端子)PRと、光送信用電源電圧VccTの供給用であって光トランシーバ1Aの内部で電源線L7と接続されている電源端子(第2の電源端子)PTが横方向に沿って並んで配置されている。すなわち、この電源端子PR,PTは、方向AINに垂直に交差する面(交差面)に沿って、信号端子PSCL,PSDAに並んで配置されている。そして、2段目における先端65a側から1列目においては、電源端子PRに対して方向AINに沿って並ぶ位置に、光受信用電源電圧VccR1の供給用であって内部で電源線L8と接続されている電源端子(第3の電源端子)PR1が設けられ、電源端子PTに対して方向AINに沿って並ぶ位置に、光送信用電源電圧VccT1の供給用であって内部で電源線L7と接続されている電源端子(第4の電源端子)PT1が設けられている。すなわち、この電源端子PR1,PT1は、交差面に沿って、信号端子PLPMode,PePPSに並んで配置されている。したがって、2段目の1列目および2列目において、電源端子PR,PR1は、横方向において同じ位置に配置されている。同様に、2段目の1列目および2列目において、電源端子PT,PT1は、横方向において同じ位置に配置されている。2段目の電源端子PR,PTおよび1段目の信号端子PSCL,PSDAは、それぞれの面の2列目に配置されており、電源端子PR1,PT1および信号端子PLPMode,PePPSは、それぞれの面の1列目に配置されている。
【0032】
図8は、ホスト装置50側の上記コネクタ65との接続用のレセプタクルコネクタ67の構造を示す断面図である。このように、レセプタクルコネクタ(接続部)67は、コネクタ65の構造に対応して2段の接点部67a,67bを有しており、1段目の接点部67aには、コネクタ65の1段目の先端65aから1列目の端子Pとの接続用の端子69aと、コネクタ65の1段目の先端65aから2列目の端子Pとの接続用の端子71aとが、活線挿入の方向A
INに沿って並んで設けられている。また、同様に、2段目の接点部67bには、コネクタ65の2段目の先端65aから1列目の端子Pとの接続用の端子69bと、コネクタ65の2段目の先端65aから2列目の端子Pとの接続用の端子71bとが、活線挿入の方向A
INに沿って並んで設けられている。このような活線挿入の方向A
INに沿って2列の端子が設けられた構造のレセプタクルコネクタ67を有するホスト装置50に対して、光トランシーバ1Aを活線挿入する際には、コネクタ65の1列目の端子は、レセプタクルコネクタ67におけるコネクタ65の2列目の端子との接続用の端子71aに一時的に接触してから端子69aに到達して永続的に接続されることとなる。具体的には、コネクタ65の信号端子P
LPModeは、レセプタクルコネクタ67における信号端子P
SCLの接続用の端子71aを通過する間に接触してから、信号端子P
LPModeの接続用の端子69aに最終的に接続される。つまり、信号端子P
SCLよりも信号端子P
LPModeの方が先にレセプタクルコネクタ67に挿入される。また、コネクタ65の信号端子P
ePPSは、レセプタクルコネクタ67における信号端子P
SDAの接続用の端子71aに一時的に接触してから、信号端子P
ePPSの接続用の端子69aに永続的に接続される。つまり、信号端子P
SDAよりも信号端子P
ePPSの方が先にレセプタクルコネクタ67に挿入される。なお、1列目の端子について、2段目の電源端子P
R1,P
T1の方が1段目の信号端子P
LPMode,P
ePPSよりもレセプタクルコネクタ67のそれぞれに対応する端子に先に接続されるように端子の位置および形状が設定されている。例えば、方向A
INにおいて、2段目の電源端子P
R1,P
T1の一端は、1段目の信号端子P
LPMode,P
ePPSの一端よりも先端65aに近い位置に形成されている。同様に、2列目の端子について、2段目の電源端子P
R,P
Tの方が1段目の信号端子P
SCL,P
SDAよりもレセプタクルコネクタ67のそれぞれに対応する端子に先に接続されるように端子の位置および形状が設定されている。例えば、方向A
INにおいて、2段目の電源端子P
R,P
Tの一端は、1段目の信号端子P
SCL,P
SDAの一端よりも先端65aに近い位置に形成されている。
【0033】
図5に戻って、CPU9のスイッチ62,63の動作について説明する。CPU9は、光トランシーバ1Aが活線挿入されてコネクタ65がレセプタクルコネクタ67に完全に挿入された後に、光送信用電源電圧VccT,VccT1あるいは光受信用電源電圧VccR,VccR1の立ち上がりを検出したリセット回路11から起動指示を受ける。それに応じて、CPU9は、起動処理を開始し、その起動処理の過程で選択信号Selectを発生させてスイッチ62,63に伝達する。その結果、光トランシーバ1Aの活線挿入が完了したタイミングで、信号端子P
LPModeとCPU9との間が非接続状態から接続状態に切り替えられると共に、信号端子P
ePPSと集積回路3との間が非接続状態から接続状態に切り替えられる。
【0034】
以上説明した光トランシーバ1Aによれば、ホスト装置50に対して光トランシーバ1Aの活線挿入を開始した際に、信号端子PLPMode,PePPSのそれぞれが、ホスト装置50のレセプタクルコネクタ67における信号端子PSCLの接続用の端子71a及び信号端子PSDAの接続用の端子71aに一時的に接触した場合に、信号端子PLPMode,PePPSと光トランシーバ1Aの内部回路との間が非接続状態に設定される。さらに、光トランシーバ1Aの活線挿入が完了すると、CPU9によって選択信号Selectが生成され、スイッチ62及びスイッチ63により、信号端子PLPMode,PePPSと光トランシーバ1Aの内部回路との間が接続状態に設定される。これにより、光トランシーバ1Aを活線挿入する際に、光トランシーバ1Aの信号端子PLPMode,PePPSのそれぞれがホスト装置50側のシリアル通信用の接続用端子71aに一時的に接触した場合であっても、ホスト装置50側のシリアル通信のための接続用端子71aに光トランシーバ1Aの内部回路を介して意図されない電圧が印加されることを防止でき、伝送装置100A,100B内で継続中の他のスレーブ機器のシリアル通信に対する影響を低減することができる。
【0035】
ところで、コネクタ65は、信号端子PLPMode、PePPS、PSCL,PSDAの他にも信号端子を有している。光トランシーバ1Aがホスト装置50に活線挿入されたとき、光トランシーバ1Aの内部回路(インターフェース回路)は、それらの信号端子を介してホスト装置50と電気的に接続される。なお、光トランシーバ1Aは、ホスト装置50と電気的に接続される以外の回路を備えていてもよい。本開示において、光トランシーバ1Aが内部に備える回路であって、コネクタ65を介してホスト装置50と電気的に接続される回路を特に内部回路という。内部回路は、例えば、集積回路3、CPU9を含む。
【0036】
ここで、本実施形態においては、スイッチ62は、光トランシーバ1Aにホスト装置50から電源電圧が供給されていないときに信号端子PLPModeを非接続状態とし、スイッチ63は、光トランシーバ1Aにホスト装置50から電源電圧が供給されていないときに信号端子PePPSを非接続状態としている。この場合、スイッチ62及びスイッチ63は、それぞれ、光トランシーバ1Aの活線挿入がされる前の光トランシーバ1Aにホスト装置50から電源供給がされていないときに、信号端子PLPMode,PePPSを非接続状態とする。その結果、光トランシーバ1Aの活線挿入の際に、ホスト装置50側のシリアル通信用の接続用端子71aに意図されていない電圧が印加されることを防止でき、伝送装置100A,100B内での光トランシーバ1Aの活線挿入による他のスレーブ機器のシリアル通信に対する影響を確実に低減することができる。
【0037】
また、本実施形態においては、CPU9は、ホスト装置50から光トランシーバ1Aに対する電源電圧の供給開始がリセット回路11によって検出されたことを契機に選択信号Selectを生成している。この場合、スイッチ62及びスイッチ63は、それぞれ、光トランシーバ1Aの活線挿入が完了して光トランシーバ1Aのコネクタとホスト装置50のレセプタクルコネクタ67が完全に嵌合してホスト装置50から光トランシーバ1Aへ電源供給が開始された後に、信号端子PLPMode,PePPSを接続状態とする。これにより、光トランシーバ1Aを伝送装置100A,100B内で安定して起動処理を開始させることできる。
【0038】
図9には、ホスト装置50において光トランシーバ1A以外のスレーブ機器によって送受信されるシリアル通信の電文の発生タイミング、及び、本実施形態に係る光トランシーバ1Aの内部回路における接続状態の変化のタイミングを示すタイミングチャートである。このように、ホスト装置50において光トランシーバ1A以外のスレーブ機器によってシリアル通信の電文(Read/Write 電文)がホスト装置50との間で送受信されている間に光トランシーバ1Aのホスト装置50への活線挿入が開始されると、電源端子P
R,P
T,P
R1,P
T1、信号端子P
LPMode,P
ePPS,P
SCL,P
SDAの順番で、レセプタクルコネクタ67の接点部67a,67bに対する状態が非接続状態(N.C.:Non Connect)から接続状態(C.:Connect)に変化する。より詳細には、電源端子P
R1,P
T1のそれぞれの一端は、他の端子の一端よりも先端65aに近く、先端65aからほぼ同じ距離に設けられているので、電源端子P
R1,P
T1は活線挿入開始後に最初に互いにほぼ同じタイミングで一時的に接続状態となる。すなわち、この活線挿入の過程で、電源端子P
R1,P
T1のそれぞれは、レセプタクルコネクタ67の電源端子P
R,P
Tの接続用の端子71bを通過してから電源端子P
R1,P
T1の接続用の端子69bに到達して接続されるため、一瞬電源電圧Vccに上昇してから下降し、再度電源電圧Vccに上昇する。続いて、信号端子P
LPMode,P
ePPSのそれぞれの一端は、他の2列目の端子よりも先端65aに近く、先端65aからほぼ同じ距離に設けられているので、物理的には、信号端子P
LPMode,P
ePPSが次にレセプタクルコネクタ67の端子に接触する。より詳細には、信号端子P
LPMode,P
ePPSのそれぞれは、レセプタクルコネクタ67の信号端子P
SCL,P
SDAの接続用の端子71aに一時的に接触してから信号端子P
LPMode,P
ePPSの接続用の端子69aに到達して接続される。そのため、スイッチ62,63が存在しない場合には、ホスト装置50側のシリアル通信用の通信線SCL,SDAと光トランシーバ1A側の信号端子P
LPMode,P
ePPSが接続されることで、光トランシーバ1Aの内部回路から通信線SCL,SDAにローレベル電圧あるいは中間電圧が印加される可能性があり、ホスト装置50におけるシリアル通信に影響が出る虞がある。本実施形態では、ホスト装置50側の通信線SCL,SDAに信号端子P
LPMode,P
ePPSが接続される可能性のあるタイミング(
図9の期間T
1)で、スイッチ62,63の作用により信号端子P
LPMode,P
ePPSが非接続状態に維持されるので、ホスト装置50における光トランシーバ1A以外のスレーブ機器のシリアル通信への影響を防止できる。
【0039】
活線挿入が完了すると、光トランシーバ1Aのコネクタ65とホスト装置50のレセプタクルコネクタ67とにおいて、それぞれの対応する端子同士が電気的に接続される。このとき、電源端子PR,PT,PR1,PT1が接続状態になった後に信号端子PLPMode,PePPS,PSCL,PSDAが接続状態となる。なお、信号端子PSCL,PSDAは、内部回路に直接接続され、信号端子PLPMode,PePPSは、CPU9によって生成される選択信号Selectによってスイッチ62、63が接続状態になってから光トランシーバ1Aの内部回路に接続される。したがって、信号端子PSCL,PSDAが内部回路に接続された後に、所定の時間だけ遅延して信号端子PLPMode,PePPSが内部回路に接続されてもよい。なお、PR1,PT1を介して供給されるVccR1、VccT1は上述したように活線挿入の間に一時的に電源電圧Vccに上昇するが、そのときにはCPU9が起動を開始してSelect信号を出力しないように内部回路を構成する。例えば、CPU9には、電源端子PR,PTを介して電源電圧Vccを供給するように電源配線を構成しておく。
【0040】
ここで、上述のアナログスイッチMAX14689によってスイッチ62、63を構成する場合の一例について説明する。アナログスイッチMAX14689は、1つの端子COM1を制御信号CBによって2つの端子NC1、NO1のいずれか一方に接続するスイッチを有する。端子NC1は、常時接続端子(Normally Closed Terminal)で、制御信号CBがハイレベルにならない限り端子COM1は、端子NC1に接続されている。端子NO1は、常時非接続端子(Normally Open Terminal)で、制御信号CBがハイレベルになったときのみ端子COM1は、端子NO1に接続される。したがって、光トランシーバ1Aにおいて、端子COM1を信号端子PLPModeに接続し、端子NO1を内部回路に接続し、さらに選択信号Selectが制御信号CBとして入力されるようにスイッチ62を実装することによって、光トランシーバ1Aがホスト装置50に活線挿入されてスイッチ62に選択信号Selectが入力されるまでは、信号線L2は光トランシーバ1Aの内部回路と非接続状態となる。なお、このときに、例えば、端子NC1には内部回路を接続せずにオープンとしておく。
【0041】
これにより、活線挿入の際にホスト装置50のレセプタクルコネクタ67のシリアル通信用の接続用端子71aに一時的に信号端子PLPModeが接触しても信号線L2へ影響が生じることを回避できる。クロック信号ePPSについても、スイッチ63をスイッチ62と同様に実装することによって、活線挿入の際に、ホスト装置50のレセプタクルコネクタ67の接続用端子71aに一時的に信号端子PePPSが接触しても信号線L3へ影響が生じることを回避できる。
【0042】
以上、好適な実施の形態において本開示の原理を図示し説明してきたが、本開示は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本開示は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【0043】
図10は、本開示の変形例に係る光トランシーバ1Bの要部の構成を示す図である。
図10に示されるように、本変形例の光トランシーバ1Bは、選択信号Selectを生成するための構成が光トランシーバ1Aと異なっている。
【0044】
すなわち、光トランシーバ1Bは、入力が信号端子P
Mod_ABSに接続されて選択信号Selectを生成してスイッチ62,63に出力する反転回路(切替信号回路)INVを備える。光トランシーバ1Bにおいて、信号端子P
Mod_ABSはグランド配線GNDに抵抗素子Rを介して接続されている。グランド配線GNDは、コネクタ65のグランド端子に接続される配線であり、光トランシーバ1Bがホスト装置50に活線挿入されたときに、グランド電位(接地電位)に設定される。ホスト装置50において、光トランシーバ1Bが活線挿入されていない状態では、信号端子P
Mod_ABSに接続されるレセプタクルコネクタ67の端子は、ハイレベルとなるように構成されている。光トランシーバ1Bがホスト装置50に活線挿入されたとき、信号端子P
Mod_ABSに係る信号Mod_ABSが抵抗素子Rによって接地電位にプルダウンされてローレベルに設定される。ホスト装置50は、信号Mod_ABSのハイレベルからローレベルへの変化を検出することにより、光トランシーバ1Bが活線挿入されたことを検知する。反転回路INVは、例えば、コネクタ65の電源端子P
R,P
Tから電源電圧Vccの供給を受ける。反転回路INVの出力は、電源電圧Vccの供給を受けていないときは、ローレベルとなるように構成されている。光トランシーバ1Bがホスト装置50に活線挿入されると、反転回路INVは、電源端子P
R,P
Tから電源電圧Vccの供給を受けて出力をローレベルからハイレベルに変化させる。スイッチ62、63は、例えば、選択信号Selectがローレベルに設定されたときに非接続状態となり、選択信号Selectがハイレベルに設定されたときに導通状態となるように構成することができる。本変形例によれば、光トランシーバ1Bの活線挿入が完了して電源端子P
R,P
Tがホスト装置50側のレセプタクルコネクタ67に接続されたタイミングで、反転回路INVが電源電圧Vccを受けて動作し、出力をローレベルからハイレベルに変化させる。反転回路INVの出力をスイッチ62、63の選択信号Selectとして使用することにより、信号端子P
LPMode,P
ePPSが非接続状態から接続状態に切り替えられる。これにより、ホスト装置50側のシリアル通信のための接続用端子71aに意図されていない電圧が印加されることを確実に回避できる。なお、反転回路INVに電源電圧Vccが供給されて出力がハイレベルになるまでに遅延時間が生じる。したがって、
図9に示されるのと同様に、信号端子P
LPMode,P
ePPSは、P
SCL,P
SDAが接続状態になるよりも遅れて接続状態となる。
【0045】
図11は、本開示の別の変形例に係る光トランシーバ1Cの全体構成を示す図であり、
図12は光トランシーバ1Cの要部の構成を示す図である。
図11及び
図12に示されるように、本変形例の光トランシーバ1Cは、電源電圧を内部回路に供給するための構成、および選択信号Selectを生成するための構成が光トランシーバ1Aと異なっている。
【0046】
すなわち、光トランシーバ1Cは、電源線L9,L10を含み、電源線L9は、ホスト装置50から光送信用電源電圧VccT及び光受信用電源電圧VccRを供給するための線路であり、電源線L10は、ホスト装置50から光送信用電源電圧VccT1及び光受信用電源電圧VccR1を供給するための線路である。そして、電源線L9は、光トランシーバ1Cの内部でコネクタ65の電源端子PT,PRと接続され、電源線L10は、光トランシーバ1Cの内部でコネクタ65の電源端子PT1,PR1と接続され、電源線L9、電源端子PT、及び電源端子PRは、電源線L10、電源端子PT1、電源端子PR1と絶縁されている。電源線L10は、集積回路3等の内部回路に電源線として接続されることにより、それらの回路に光送信用電源電圧VccT1及び光受信用電源電圧VccR1を供給する。電源線L9は、リセット回路11Cを経由してCPU9等の内部回路に電源線として接続されることにより、リセット回路11を経由してそれらの回路に光送信用電源電圧VccT及び光受信用電源電圧VccRを供給する。
【0047】
また、光トランシーバ1Cのリセット回路11Cは、光トランシーバ1Cが活線挿入されてコネクタ65の2段目2列目の電源端子PT,PRからの電源供給を受けると、電源電圧が所定電圧(例えば、2.9V)以上に上昇したことを検出したタイミングで、CPU9への電源供給を開始するとともに、スイッチ62,63に選択信号Selectを生成し出力する。
【0048】
本変形例によれば、光トランシーバ1Cの活線挿入が開始された後に、信号端子PSCL,PSDAがホスト装置50のシリアル通信ための接続用端子71aに接続されたタイミングで、電源端子PT,PRがホスト装置50側の接続用端子71bに接続される。それに応じて、ホスト装置50から電源端子PT,PRを介して電源電圧VccT,VccRの供給を受けたことに応じて、信号端子PLPMode,PePPSが非接続状態から接続状態に切り替えられる。これにより、ホスト装置50側のシリアル通信のための接続用端子71aに意図されていない電圧が印加されることを確実に回避できる。
【0049】
図13は、本開示のさらに別の変形例に係る光トランシーバ1Dの要部の構成を示す図である。
図13に示されるように、本変形例の光トランシーバ1Dは、電源電圧を内部回路に供給するための構成、および選択信号Selectを生成するための構成が光トランシーバ1Aと異なっている。より詳細には、光トランシーバ1Dは、リセット回路11Cに代えて選択信号回路(切替信号回路)11Dを備える点で光トランシーバ1Cと相違する。
図14は、選択信号回路11Dの回路構成の一例を示している。
【0050】
選択信号回路11Dは、例えば、互いに直列に接続された抵抗素子R1、R2を備える。抵抗素子R1および抵抗素子R2が互いに接続された接点は、選択信号Selectを生成する。抵抗素子R1の接点の反対の一端は、グランド配線GNDに接続されている。抵抗素子R2の接点と反対の一端は、電源配線を介してコネクタ65の電源端子PT、PRに接続されている。光トランシーバ1Dがホスト装置50に活線挿入されて、ホスト装置50から電源端子PT、PRに電源電圧Vccが供給される直前には、抵抗素子R1および抵抗素子R2の接点は、抵抗素子R1によってプルダウンされるため、選択信号Selectはローレベルに設定されている。光トランシーバ1Dの活線挿入が完了すると、電源端子PT、PRに電源電圧Vccが供給され、抵抗素子R1および抵抗素子R2の接点は、それぞれの抵抗素子の抵抗値に応じた電圧値に設定される。例えば、抵抗素子R1の抵抗値R1が9KΩに設定され、抵抗素子R2の抵抗値R2が1KΩに設定されたとき、電源電圧Vccが3.3Vのとき、接点の電圧値は、2.97Vとなる。これは、選択信号Selectのハイレベルに相当する。したがって、光トランシーバ1Dの活栓挿入が完了する前後にて、選択信号回路11Dは、ローレベルからハイレベルに変化する信号を生成して選択信号Selectとして出力する。
【0051】
本変形例によれば、光トランシーバ1Dの活線挿入が開始された後に、信号端子PSCL,PSDAがホスト装置50のシリアル通信ための接続用端子71aに接続されたタイミングで、電源端子PT,PRがホスト装置50側の接続用端子71bに接続される。それに応じて、ホスト装置50から電源端子PT,PRを介して電源電圧Vccの供給を受けたことに応じて、選択信号回路11Dが選択信号Selectを生成する。これにより、スイッチ62、63が切り替わって信号端子PLPMode,PePPSが非接続状態から接続状態に切り替えられる。これにより、ホスト装置50側のシリアル通信のための接続用端子71aに意図されていない電圧が印加されることを確実に回避できる。
【0052】
なお、選択信号回路11Dにおいて、抵抗素子R1に並列に容量素子C1が接続されていてもよい。選択信号Selectが、ローレベルからハイレベルに変化するとき、抵抗素子R2を介して接点に流れ込む電流によって容量素子C1が充電されるため、接点の電圧の上昇が遅くなる。より詳細には、抵抗素子R2を介して接点に流れ込む電流の一部は、抵抗素子R1を介してグランド配線に流れ込み、抵抗素子R2を介して接点に流れ込む電流から抵抗素子R1を介してグランド配線に流れ込む電流を差し引いた電流が、容量素子C1を充電するのに使用される。したがって、抵抗素子R1、R2のそれぞれの抵抗値に対して容量素子C1の容量値を適当に設定することによって選択信号Selectを所定の時間だけ遅延させて生成することができる。これにより、
図9に示されるのと同様に、信号端子P
LPMode,P
ePPSは、P
SCL,P
SDAが接続状態になるよりも遅れて接続状態となる。
【0053】
なお、上記実施形態及び上記変形例にかかる光トランシーバ1A,1B,1C,1Dは、SFP-DD MSAに準拠した光トランシーバとして実施し得るが、他の標準規格に準拠したものであってもよい。例えば、QSFP-DD(Quad Small Form-factor Pluggable Double Density) MSAに準拠したものであってもよい。この場合、上記実施形態及び上記変形例における制御信号LPMode及びクロック信号ePPSに対応する信号線及び信号端子は、信号VS2(Module Vendor Specific 2)及び信号VS3(Module Vendor Specific 3)に対応する信号線及び信号端子に読み替えられる。
【符号の説明】
【0054】
1A,1B,1C,1D…光トランシーバ
3…集積回路
5…TOSA
7…ROSA
9…CPU(内部回路)
11,11C…リセット回路(切替信号回路)
11D…選択信号回路(切替信号回路)
17…A/D変換器
19…プロセッサ(演算回路)
21…フラッシュROM
23…RAM
25,53…温度センサ
27,29…通信インタフェース
31…タイマカウンタ
33…外部入力ピン
35…外部出力ピン
50…ホスト装置
55…EEPROM
65…コネクタ
62…スイッチ(第1のスイッチ)
63…スイッチ(第2のスイッチ)
67a,67b…接点部
69a,69b,71a,71b,P…端子
67…レセプタクルコネクタ(接続部)
100A,100B…伝送装置
AIN…活線挿入の方向(第1の方向)
C1…容量素子
INV…反転回路(内部回路)
PePPS…信号端子(第4の信号端子)
PLPMode…信号端子(第3の信号端子)
PMod_ABS…信号端子(第5の信号端子)
PR…電源端子(第1の電源端子)
PR1…電源端子(第3の電源端子)
PSCL…信号端子(第1の信号端子)
PSDA…信号端子(第2の信号端子)
PT…電源端子(第2の電源端子)
PT1…電源端子(第4の電源端子)
L2,L3,L4,L5,L6…信号線
L1,SCL,SDA…通信線
L7,L8,L9,L10…電源線
R,R1,R2…抵抗素子
Oin…光入力信号
Oout…光出力信号