特開 2023-170521 設備機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023170521

(43)【公開日】2023-12-01

(54)【発明の名称】設備機器

(51)【国際特許分類】

   G06F 8/654 20180101AFI20231124BHJP

【ＦＩ】

G06F8/654

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2022082344

(22)【出願日】2022-05-19

(71)【出願人】

【識別番号】000004709

【氏名又は名称】株式会社ノーリツ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】輿水 連太郎

【テーマコード（参考）】

5B376

【Ｆターム（参考）】

5B376CA11

(57)【要約】      （修正有）

【課題】制御ソフトウェアの更新の際に、更新後の制御プログラムによる制御を正常に実行する設備機器を提供する。
【解決手段】設備機器１の制御基板５において、マイクロコンピュータ１０の内部メモリ１５は、制御プログラムを不揮発的に記憶する。ＣＰＵ１１は、内部メモリ１５に記憶された制御プログラムを実行して設備機器１の動作を制御する。外部メモリ２０は、制御プログラムの実行時に使用されるデータを不揮発的に記憶する。制御プログラムは、外部メモリ２０におけるアドレスと記憶データとの対応関係を示すメモリマップを含む。ＣＰＵ１１は、制御プログラムを更新する際に、旧バージョンプログラム及び新バージョンプログラムの間でメモリマップの内容が異なるときには、旧バージョンプログラムのメモリマップに従って外部メモリ２０に記憶されていたデータを、新バージョンプログラムのメモリマップに従うアドレスに移動させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

設備機器であって、
制御プログラムを記憶する不揮発性の第１メモリと、
前記制御プログラムの実行時に使用されるデータを記憶する不揮発性の第２メモリと、
前記第１メモリに記憶された前記制御プログラムを実行して前記設備機器の動作を制御するとともに、前記第１メモリ及び前記第２メモリのデータ読出及びデータ書込を制御する制御部とを備え、
前記制御プログラムは、前記第２メモリにおけるアドレスと記憶データとの対応関係を示すメモリマップを含み、
前記制御部は、前記第１メモリに記憶される前記制御プログラムを第１プログラムから第２プログラムに更新する際に、前記第１プログラム及び前記第２プログラムの間で前記メモリマップの内容が異なるときには、前記第１プログラムの前記メモリマップに従って前記第２メモリに記憶されていたデータを、前記第２プログラムの前記メモリマップに従うアドレスに移動させる、設備機器。

【請求項2】

前記メモリマップの内容が異なるときに移動されるデータは、前記第２メモリから読出されて第３メモリに一時的に記憶された後、前記第２メモリの前記第２プログラムに含まれる前記メモリマップに従うアドレスに前記第３メモリから移動される、請求項１記載の設備機器。

【請求項3】

前記メモリマップの内容が異なるときに移動されるデータは、前記第１プログラムの前記メモリマップに従って記憶されるアドレスと、前記第２プログラムの前記メモリマップに従って記憶されるアドレスとが異なるデータである、請求項２記載の設備機器。

【請求項4】

前記制御部は、マイクロコンピュータに内蔵され、
前記第１メモリは、前記マイクロコンピュータの内蔵メモリであり、
前記第２メモリは、前記マイクロコンピュータの外部に配置された不揮発性メモリである、請求項１記載の設備機器。

【請求項5】

前記制御部は、マイクロコンピュータに内蔵され、
前記第１メモリは、前記マイクロコンピュータの内蔵メモリであり、
前記第２メモリ及び前記第３メモリは、前記マイクロコンピュータの外部に配置された不揮発性メモリの異なる領域を用いて構成される、請求項２記載の設備機器。

【請求項6】

前記制御プログラムは、前記メモリマップのバージョンを示すマップバージョンデータを更に含み、
前記制御部は、前記マップバージョンデータ同士を比較することによって、前記第１プログラム及び前記第２プログラムの間で前記メモリマップの内容が異なる否かを判定する、請求項１～５のいずれか１項に記載の設備機器。

【請求項7】

前記第２メモリは、予め定められたアドレスに前記マップバージョンデータを記憶し、
前記制御部は、前記第１メモリに記憶される前記制御プログラムを前記第１プログラムから前記第２プログラムに更新する際に、前記第２メモリに記憶されていたデータを前記第２プログラムの前記メモリマップに従って移動した後に、前記第２メモリに記憶される前記マップバージョンデータを更新する、請求項６記載の設備機器。

【請求項8】

設備機器であって、
制御プログラムを記憶する不揮発性の第１メモリと、
前記制御プログラムの実行時に使用されるデータを記憶する不揮発性の第２メモリと、
前記第１メモリに記憶された前記制御プログラムを実行して前記設備機器の動作を制御するとともに、前記第１メモリ及び前記第２メモリのデータ読出及びデータ書込を制御する制御部とを備え、
前記制御プログラムは、前記第２メモリにおけるアドレスと記憶データとの対応関係を示すメモリマップを含み、
前記第１メモリに記憶される前記制御プログラムを第１プログラムから第２プログラムに更新する際に、前記第１プログラムの第１メモリマップと、前記第２プログラムの第２メモリマップとの内容が異なるときに、前記第２メモリマップでの前記記憶データのうち、前記第１メモリマップでは記憶されていなかったデータは前記第１メモリマップでは不使用のアドレスに記憶される一方で、前記第１メモリマップでも記憶されていたデータは、前記第１メモリマップと共通のアドレスに記憶される様に、前記第２メモリマップは設定される、設備機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は設備機器に関し、より特定的には、制御ソフトウェアを更新可能な設備機器に関する。

【背景技術】

【0002】

各種の設備機器において、配設後にソフトウェアをバージョンアップ等のために更新することが行われている。例えば、特開２０２０－１３４０９６号公報（特許文献１）には、給湯装置に代表される温水供給装置において、サーバから受信した更新プログラムをマイクロコンピュータに書き込むことによって、制御プログラムをバージョンアップする構成が記載されている。

【0003】

特許文献１には、更新プログラムの書込処理の実行中に、温水供給装置内の負荷の一部（例えば、循環ポンプ又はヒータ）の作動を許容することで、ソフトウェア更新時における不具合、例えば、配管の凍結、又は、排気の逆流の発生を防止する制御が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２０－１３４０９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

設備機器では、マイクロコンピュータが制御プログラムによる制御を実行する際に使用するデータを、当該制御プログラムが格納される第１メモリとは別個の第２メモリに記憶するメモリ構成が用いられることがある。特に、第２メモリをＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）等のデータ書換可能な不揮発メモリで構成することで、停電等によってマイクロコンピュータがリセットされても第２メモリのデータが消失しないため、再起動したマイクロコンピュータは、同じデータを用いて同様の制御を実行することが可能となる。

【0006】

しかしながら、上述のメモリ構成では、第１メモリの制御プログラムを更新する際に、制御で使用される第２メモリにおけるアドレス及び記憶データの対応関係が当該更新前後で異なる場合において、第１メモリが第２メモリから適切にデータを取得できなるケースが懸念される。これにより、更新後の制御プログラムによる制御が正常に実行できなくなる虞がある。

【0007】

本発明はこの様な問題点を解決するためになされたものであって、本発明の目的は、制御プログラムを記憶する第１メモリと、当該制御プログラムの実行時に使用するデータを記憶する第２メモリとを備えるメモリ構成の設備機器において、制御ソフトウェアの更新の際に、更新後の制御プログラムによる制御を正常に実行することである。

【課題を解決するための手段】

【0008】

本発明のある局面では、設備機器が提供される。設備機器は、制御プログラムを記憶する不揮発性の第１メモリと、制御プログラムの実行時に使用されるデータを記憶する不揮発性の第２メモリと、制御部とを含む。制御部は、第１メモリに記憶された制御プログラムを実行して設備機器の動作を制御するとともに、第１メモリ及び第２メモリのデータ読出及びデータ書込を制御する。制御プログラムは、第２メモリにおけるアドレスと記憶データとの対応関係を示すメモリマップを含む。制御部は、第１メモリに記憶される制御プログラムを第１プログラムから第２プログラムに更新する際に、第１プログラム及び第２プログラムの間でメモリマップの内容が異なるときには、第１プログラムのメモリマップに従って第２メモリに記憶されていたデータを、第２プログラムのメモリマップに従うアドレスに移動させる。

【発明の効果】

【0009】

本発明によれば、制御プログラムを記憶する第１メモリと、当該制御プログラムの実行時に使用するデータを記憶する第２メモリとを備えるメモリ構成の設備機器において、制御ソフトウェアの更新の際に、第２メモリにおけるアドレス及び記憶データの対応関係が変わっても、更新後の制御プログラムによる制御を正常に実行することができる。

【図面の簡単な説明】

【0010】

【図1】本実施の形態に係る設備機器のメモリ構成を説明するブロック図である。

【図2】図１に示された外部メモリでの制御ソフトウェア更新によるアドレス割付の変更例を説明する図表が示される。

【図3】本実施の形態に係る設備機器での制御ソフトウェアの更新処理の処理手順を説明するフローチャートである。

【図4】外部メモリでの記憶データの処理例を説明する概念図である。

【図5】外部メモリにおけるアドレス割付の変形例を説明する図表である。

【図6】外部メモリにおけるアドレス割付の他の変形例を説明する図表である。

【発明を実施するための形態】

【0011】

以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお以下では、図中の同一又は相当部分には同一符号を付して、その説明は原則的に繰返さないものとする。

【0012】

図１は、本実施の形態に係る設備機器のメモリ構成を説明するブロック図である。

【0013】

図１を参照して、設備機器１は、制御基板５を備える。制御基板５には、当該設備機器の動作を制御するためのマイクロコンピュータ１０と、マイクロコンピュータ１０の外部に設けられた外部メモリ２０とが搭載される。マイクロコンピュータ１０は、ＣＰＵ（Central Processing Unit）１１と、内部メモリ１５と、メモリ１７とを含む。

【0014】

内部メモリ１５は、非破壊読出型の不揮発性メモリで構成されて、制御プログラムを格納する。ＣＰＵ１１が内部メモリ１５に格納された制御プログラムを実行することで、ユーザ指示に従って設備機器１を動作させるための制御動作が実行される。

【0015】

メモリ１７は、ＲＡＭ（Random Access Memory）等の揮発性メモリによって構成されて、上述の制御動作時に使用される。マイクロコンピュータ１０の電源投入時（停電後の再投入を含む）には、メモリ１７の記憶データはリセットされる。

【0016】

外部メモリ２０は、ＥＥＰＲＯＭ等の非破壊読出型の不揮発性メモリで構成される。従って、停電時、及び、停電後のマイクロコンピュータ１０の電源再投入によるリセット処理時にも、外部メモリ２０の記憶データは維持される。外部メモリ２０に対しては、マイクロコンピュータ１０（ＣＰＵ１１）によって、データ読出及びデータ書込の両方が可能である。

【0017】

本実施の形態に係る設備機器１では、バージョンアップ等のための制御ソフトウェア更新の際には、マイクロコンピュータ１０に対するプログラム書込処理により、内部メモリ１５に対して、更新後の制御プラグラムが書き込まれる。即ち、本実施の形態に係るプログラム書込処理では、設備機器１の外部から、外部メモリ２０に対して直接的に書込処理は実行されず、マイクロコンピュータ１０（ＣＰＵ１１）によって、外部メモリ２０の記憶データが書き込まれる。

【0018】

尚、上述したプログラム書込処理は、図示しないサーバからのダウンロードによって実行されてもよく、作業員等がプログラム書込のための機器をマイクロコンピュータ１０に対して接続することで実行されてもよい。

【0019】

外部メモリ２０には、上述した様に、制御プログラムの実行時に使用されるデータが記憶されている。以下では、制御ソフトウェアの更新前後において、外部メモリ２０でのアドレス及び記憶データの対応関係、即ち、アドレス割付が変更される際の制御について説明する。

【0020】

図２には、外部メモリ２０でのアドレス割付が変更される例を説明するための図表が示される。

【0021】

図２を参照して、外部メモリ２０におけるアドレス割付は、メモリマップによって定義される。メモリマップは、制御プログラムに含まれる。図２には、制御ソフトウェア更新前の制御プログラム（以下、「旧バージョンプログラム」とも称する）でのメモリマップ１と、制御ソフトウェア更新後の制御プログラム（以下、「新バージョンプログラム」とも称する）でのメモリマップ２とが示される。各アドレスには、所定ビット数のデータが格納される。

【0022】

メモリマップ１では、アドレス「００１」には、メモリマップのバージョンを示すマップバージョンデータＭＰＶが記憶され、アドレス「００２」には、マップバージョンデータＭＰＶのチェックデータ（代表的には、チェックサム）ＣＨＫＭが記憶される。アドレス「００３」及び「００４」には、設備機器１の２桁分の機種データＣＤ１，ＣＤ２が記憶され、アドレス「００５」には、機種データＣＤ１，ＣＤ２のチェックデータＣＨＫＣが記憶される。

【0023】

更に、アドレス「００６」～「００８」には、制御プログラムの３桁分の属性データＳＦ１～ＳＦ３が記憶され、アドレス「００９」には、属性データＳＦ１～ＳＦ３のチェックデータＣＨＫＳが記憶される。

【0024】

上述の設備機器１の機種データ、及び、制御プログラムの属性データに基づいて、設備機器１での制御では、一部機能のオンオフ（有効／無効）、又は、制御パラメータ値の切替等が行われる。これにより、例えば、機種毎に適合されたきめ細かい動作制御や、上位機種又はバージョンアップ（アップグレード）したプログラムでの機能追加等を実現することができる。

【0025】

メモリマップ２では、制御ソフトウェアのバージョンアップに対応して、機種データ及び属性データの桁数が増加していることが理解される。

【0026】

メモリマップ２では、アドレス「００１」には、メモリマップ１と同様に、マップバージョンデータＭＰＶが記憶され、アドレス「００２」には、マップバージョンデータＭＰＶのチェックデータＣＨＫＭが記憶される。

【0027】

一方で、アドレス「００３」～「００７」には、設備機器１の５桁分の機種データＣＤ１～ＣＤ５が記憶され、アドレス「００８」には、機種データＣＤ１～ＣＤ５のチェックデータＣＨＫＣが記憶される。更に、アドレス「００９」～「０１２」には、制御プログラムの４桁分の属性データＳＦ１～ＳＦ４が記憶され、アドレス「０１３」には、属性データＳＦ１～ＳＦ４のチェックデータＣＨＫＳが記憶される。

【0028】

この様に、メモリマップ２では、メモリマップ１と比較して、機種データＣＤ３～ＣＤ５、及び、属性データＳＦ４が新たに記憶されるため、一部のアドレス「００５」～「０１３」において、アドレス割付が変更されている。

【0029】

制御ソフトウェア更新の際には、メモリマップ２の内容をマイクロコンピュータ１０（内部メモリ１５）に格納することで、外部メモリ２０からマイクロコンピュータ１０へ適切なデータを読出すことが可能となる。

【0030】

一方で、メモリマップ２では、アドレス「００５」～「０１３」の記憶データは、メモリマップ１とは異なっている。このため、メモリマップ１においてアドレス「００６」～「００８」に記憶されていた属性データＳＦ１～ＳＦ３については、制御ソフトウェア更新の際に、破壊されることなく、メモリマップ２での新アドレス「００９」～「０１１」に移動する必要がある。

【0031】

この点を考慮して、本実施の形態に係る設備機器１では、図３に示されるフローチャートに従って、制御ソフトウェアの更新処理が実行される。図３に示された制御処理は、マイクロコンピュータ１０のＣＰＵ１１によって実行することができる。

【0032】

図３を参照して、ＣＰＵ１１は、ステップ（以下、単に「Ｓ」と表記する）１１０では、制御ソフトウェアの更新処理後の制御プログラム（「制御Ｐ」とも表記する）、即ち、新バージョンプログラムの内部メモリ１５への書込が完了したか否かを判定する。上述の様に、新バージョンプログラムには、当該プログラムでの外部メモリ２０のメモリマップが含まれる。

【0033】

ＣＰＵ１１は、制御Ｐ（新バージョンプログラム）の書込が完了すると、Ｓ１１０をＹＥＳ判定として、Ｓ１２０以降に処理を進める。一方で、制御Ｐの書込が完了するまでは（Ｓ１１０のＮＯ判定時）、Ｓ１２０以降の処理は開始されない。

【0034】

ＣＰＵ１１０は、Ｓ１２０では、制御ソフトウェア更新前の旧バージョンプログラムに対応した外部メモリ２０のメモリマップ、即ち、現在のメモリマップのバージョンを取得する。例えば、Ｓ１２０では、図２で説明した、マップバージョンデータＭＰＶが、外部メモリ２０のアドレス「００１」から読出される。

【0035】

ＣＰＵ１１０は、Ｓ１３０では、内部メモリ１５に書き込まれた新バージョンプログラムでのメモリマップのバージョンを取得する。例えば、Ｓ１３０では、新バージョンプログラムでのマップバージョンデータＭＰＶが、内部メモリ１５から読出される。

【0036】

ＣＰＵ１１は、Ｓ１４０では、旧バージョンプログラムから新バージョンプログラムへの変更によってメモリマップの内容に変更があるか否かが判定される。例えば、Ｓ１４０では、旧バージョンプログラムのマップバージョンデータＭＰＶ（Ｓ１２０）と、新バージョンプログラムのマップバージョンデータＭＰＶ（Ｓ１３０）とが比較される。

【0037】

ＣＰＵ１１は、メモリマップが変更される場合（Ｓ１４０のＹＥＳ判定時）には、Ｓ１５０により旧バージョンプログラムに対応して外部メモリ２０に現在記憶されているデータを読出して、Ｓ１６０により、Ｓ１５０での読出データを一時的に退避させる。例えば、Ｓ１６０では、外部メモリ２０内の別領域に、Ｓ１５０で読出されたデータが書き込まれる。尚、Ｓ１６０では、内部メモリ１５内の一部領域、メモリ１７内の一部領域、又は、図１中に示されない他メモリの一部領域へのデータ書込によって、Ｓ１５０で読出されたデータを退避させることも可能である。

【0038】

更に、ＣＰＵ１１は、Ｓ１７０では、Ｓ１６０で一時的に退避されたデータを、外部メモリ２０において、新バージョンプログラムのメモリマップによって指定されたアドレスに割り当てて書き込む。ＣＰＵ１１は、Ｓ１８０では、外部メモリ２０に記憶されるメモリマップのバージョン（ＭＰＶ）を、新バージョンプログラムの値に更新する。

【0039】

一方で、ＣＰＵ１１は、メモリマップの内容に変更がない場合（Ｓ１４０のＮＯ判定時）には、Ｓ１９０により、外部メモリ２０の記憶内容を保持して、制御ソフトウェアの更新処理を終了する。

【0040】

図４には、図３のフローチャートに従う外部メモリ２０での記憶データの処理例が示される。図４では、旧バージョンプログラムでは図２に示されたメモリマップ１が用いられ、新バージョンプログラムでは、図２でのメモリマップ２が用いられるときの処理例が示される。

【0041】

図２で説明した様に、メモリマップ１とメモリマップ２との間では、アドレス割付が異なっており、このためメモリマップのバージョンが異なる。これに対応して、メモリマップ１ではＭＰＶ＝１であり、メモリマップ２ではＭＰＶ＝２であるものとする。

【0042】

図４を参照して、内部メモリ１５内の領域１５ｘには、内部メモリ１５に記憶されている制御プログラムに対応するメモリマップのマップバージョンデータＭＰＶが記憶される。又、外部メモリ２０は、メモリマップで指定される領域２１（例えば、アドレス「００１」～「０１４」）と、メモリマップでの指定外の領域２５（例えば、アドレス「Ｘ０１」～「Ｘ１０」）とに区分される。

【0043】

図４（ａ）には、内部メモリ１５への新バージョンプログラムの書込が完了した、図３のＳ１１０がＹＥＳ判定とされた時点での記憶データが示される。内部メモリ１５の領域１５ｘには、新バージョンプログラムに対応するメモリマップのバージョンを示す、ＭＰＶ＝２が記憶される。一方で、外部メモリ２０には、旧バージョンプログラムに対応するメモリマップ１に従って、アドレス「００１」には、ＭＰＶ＝１が記憶されている。アドレス「００２」～「００９」には、メモリマップ１でのアドレス割付に従ったデータ群が、図２と同様に記憶されている。

【0044】

図４（ａ）の状態の後、図３のＳ１４０では、内部メモリ１５（１５ｘ）に記憶されているマップバージョンデータＭＰＶと、外部メモリ２０（アドレス「００１」）に記憶されているマップバージョンデータＭＰＶとの比較により、メモリマップの内容が変更される場合であると判定される。

【0045】

図４（ｂ）には、図３のＳ１６０の処理後の状態が示される。例えば、Ｓ１５０ではメモリマップ１で指定されるアドレス「００２」～「００９」のデータが読出されて、Ｓ１６０では、領域２５のアドレス「Ｘ０２」～「Ｘ０９」に書き込まれる。これにより、メモリマップ１及びメモリマップ２の両方での記憶データである、機種データＣＤ１及びＣＤ２と、属性データＳＦ１～ＳＦ３とが、メモリマップ２で使用される領域２１から一時的に退避して、領域２５に格納される。

【0046】

図４（ｃ）では、メモリマップ２のアドレス割付に従って、領域２１のアドレス「００２」～「０１３」にデータが書き込まれる。この際に、メモリマップ１でも使用されていた、機種データＣＤ１及びＣＤ２と、属性データＳＦ１～ＳＦ３とについては、一時的に書き込まれた領域２５から、メモリマップ２によって割付けられた新アドレスに書き込まれる。

【0047】

図４（ｃ）の例では、メモリマップ２に従って、アドレス「００３」及び「００４」に機種データＣＤ１及びＣＤ２が書き込まれるとともに、アドレス「００９」～「０１１」に属性データＳＦ１～ＳＦ３が書き込まれる。これにより、メモリマップ１からメモリマップ２への切替において、外部メモリ２０のデータを破壊することなく、正しい値を移動することができている。

【0048】

尚、メモリマップ２で追加された機種データＣＤ３～ＣＤ５及び属性データＳＦ４が記憶される、アドレス「００５」～「００７」及び「０１２」には、この段階では、予め定められた初期値「ＺＺ」が書き込まれる。以降の新バージョンプログラムの実行時に、これらのデータは、適宜、正しい値に書換えられる。

【0049】

更に、図４（ｄ）では、図３のＳ１８０に対応して、内部メモリ１５に記憶されたマップバージョンデータＭＰＶの値が、外部メモリ２０（アドレス「００１」）に書き込まれる。これにより、外部メモリ２０に記憶されるマップバージョンデータＭＰＶは、制御ソフトウェアの更新処理後の新バージョンプログラムにおけるメモリマップに対応するマップバージョンデータＭＰＶに更新される。

【0050】

以上説明した様に、本実施の形態に係る設備装置では、制御プログラム更新の際に、旧バージョンプログラムと新バージョンプログラムとの間で外部メモリ２０でのアドレス割付が変更される場合にも、旧バージョンプログラムのメモリマップに従って外部メモリ２０に記憶されていたデータを、新バージョンプログラムのメモリマップに従ったアドレスに移動させることができる。これにより、アドレス割付が変更された場合でも、更新後の制御プログラム（新バージョンプログラム）の実行時には、外部メモリ２０の記憶データを正しく用いることができる。即ち、更新後の制御プログラムによる制御を正常に実行することができる。

【0051】

更に、Ｓ１６０（図３）で説明した様に、旧バージョンプログラムのメモリマップでの外部メモリ２０の記憶データを一時的に退避させた後に、外部メモリ２０の新バージョンプログラムのメモリマップに従うアドレスに移動させることにより、データの破壊をより確実に防止することができる。尚、この際に一時的に退避させるデータの対象は、旧バージョンプログラムのメモリマップでの記憶データのうちの、旧バージョンプログラム及び新バージョンプログラムのそれぞれのメモリマップの間で、記憶されるアドレスが異なるデータに限定することも可能である。

【0052】

本実施の形態において、マイクロコンピュータ１０のＣＰＵ１１及び内部メモリ１５は「制御部」及び「第１メモリ」の一実施例にそれぞれ対応し、外部メモリ２０（図４の例では、領域２１）は「第２メモリ」の一実施例に対応する。尚、図４の例では、外部メモリ２０の領域２５が「第３メモリ」の一実施例に対応するが、上述の通り、「第３メモリ」は、外部メモリ２０とは異なるメモリに設けることも可能である。又、旧バージョンプログラムは「第１プログラム」、新バージョンプログラムは「第２プログラム」の一実施例にそれぞれ対応する。

【0053】

尚、図２～図４では、外部メモリ２０のアドレス割付を定めるメモリマップのバージョンを示すマップバージョンデータＭＰＶを導入することで、制御ソフトウェアの更新処理において外部メモリ２０でのアドレス割付（メモリマップ）が変更されるか否かを判定する例を説明した。しかしながら、この様なマップバージョンデータＭＰＶの導入は必須ではなく、メモリマップ間での使用領域（アドレス数）の比較、又は、その他の情報の比較によって、図３のＳ１４０での判定を実行することも可能である。

【0054】

或いは、メモリマップ間でのアドレス割付の違いの態様によっては、Ｓ１６０（図３）でのデータ一時退避を要することなく、メモリマップの切替に対応して、外部メモリ２０の記憶データを更新することも可能である。

【0055】

図５は、外部メモリにおけるアドレス割付の変形例を説明する図表である。

【0056】

図５に示される様に、メモリマップ２でのアドレス割付について、機種データＣＤ１～ＣＤ５及び属性データＳＦ１～ＳＦ４を、メモリマップ１で不使用のアドレス「０１０」～「０２０」を用いて記憶する様に定めることも可能である。

【0057】

この際には、図３のＳ１４０においてメモリマップの変更ありと判定された際に、メモリマップ１の下で、機種データＣＤ１，ＣＤ２（２桁分）及び属性データＳＦ１～ＳＦ３（３桁分）が記憶されていた外部メモリ２０のアドレスに対しては、メモリマップ２の下では不使用となる。尚、当該アドレス「００３」～「００９」はメモリマップ２では不使用となるが、これらのアドレスの記憶データは、少なくとも図３の処理が完了するまでは、消去することなく維持することが好ましい。データ移動処理中にＣＰＵリセットが生じた場合にも、データを復旧可能とするためである。

【0058】

従って、図５のケースでは、Ｓ１６０（図３）によるデータの一時的な退避を行うことなく、Ｓ１５０及びＳ１７０（図３）の処理によって、メモリマップ１の下での記憶データを、メモリマップ２の下で割付けられたアドレスに移動することができる。この様に、データの一時退避（Ｓ１６０）を省略して、メモリマップの変更に伴う外部メモリ２０でのデータ移動を実現することも可能である。

【0059】

図６は、外部メモリにおけるアドレス割付の他の変形例を説明する図表である。

【0060】

図６に示される様に、メモリマップ２でのアドレス割付について、メモリマップ２での記憶データのうち、新たな記憶データを用いて記憶する一方で、メモリマップ１と共通する記憶データについては、メモリマップ１と同じアドレスに記憶する様に設定することも可能である。

【0061】

例えば、図６の例では、メモリマップ２の記憶データのうち、メモリマップ１でも記憶されていた機種データＣＤ１，ＣＤ２及び属性データＳＦ１～ＳＦ３は、メモリマップ１と共通に、アドレス「００３」，「００４」，「００６」～「００８」にそれぞれ記憶される。一方で、メモリマップ１では記憶されていなかった機種データＣＤ３～ＣＤ５及び属性データＳＦ４は、メモリマップ１では不使用のアドレス「０１０」～「０１３」にそれぞれ記憶される。

【0062】

図６のケースでは、図３で説明した、記憶データの移動、又は、移動及び一時的な退避のための処理を伴うことなく、メモリマップの変更に対応させて、外部メモリ２０での記憶データのアドレス設定を適切化することができる。これにより、更新後の制御プログラムによる制御を正常に実行することができる。

【0063】

今回開示された実施の形態は全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。

【符号の説明】

【0064】

１ 設備機器、５ 制御基板、１０ マイクロコンピュータ、１５ 内部メモリ、１５ｘ 領域（内部メモリ内）、１７ メモリ、２０ 外部メモリ、２１，２５ 領域（外部メモリ内）、ＣＤ１～ＣＤ５ 機種データ（各桁）、ＣＨＫＭ，ＣＨＫＣ，ＣＨＫＳ チェックデータ、ＭＰＶ マップバージョンデータ、ＳＦ１～ＳＦ４ 属性データ（各桁）。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】