知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023171065
(43)【公開日】2023-12-01
(54)【発明の名称】撮像装置
(51)【国際特許分類】
H04N 25/76 20230101AFI20231124BHJP
H01L 27/146 20060101ALI20231124BHJP
【ＦＩ】
H04N5/374
H01L27/146 E
H01L27/146 A
【審査請求】未請求
【請求項の数】8
【出願形態】ＯＬ
(21)【出願番号】P 2022083283
(22)【出願日】2022-05-20
(71)【出願人】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
(74)【代理人】
【識別番号】100137235
【弁理士】
【氏名又は名称】寺谷 英作
(74)【代理人】
【識別番号】100131417
【弁理士】
【氏名又は名称】道坂 伸一
(72)【発明者】
【氏名】荘保 信
(72)【発明者】
【氏名】向井 裕人
(72)【発明者】
【氏名】佐藤 嘉晃
(72)【発明者】
【氏名】三宅 康夫
(72)【発明者】
【氏名】高木 誠司
(72)【発明者】
【氏名】西村 佳壽子
(72)【発明者】
【氏名】赤松 秀治
(72)【発明者】
【氏名】長谷川 大陽
(72)【発明者】
【氏名】辻岡 竣祐
(72)【発明者】
【氏名】石川 雄一
(72)【発明者】
【氏名】柴田 修
【テーマコード（参考）】
4M118
5C024
【Ｆターム（参考）】
4M118AA10
4M118AB01
4M118BA05
4M118BA07
4M118CA14
4M118CB14
4M118CB20
4M118DD04
4M118FA06
4M118FA26
4M118FA38
4M118FB23
4M118FB24
4M118GD03
5C024AX19
5C024CX54
5C024CY17
5C024CY41
5C024EX03
5C024GX05
5C024GX16
5C024GY31
5C024GY39
5C024HX17
(57)【要約】
【課題】それぞれ簡易に構成された複数の画素によって、シャッタ動作が異なる複数の画像を得ることができる撮像装置を提供する。
【解決手段】撮像装置１００は、複数の単位画素セル１０と、電圧供給回路３２と、制御回路３９とを備える。単位画素セル１０は、画素電極１１と、対向電極１２と、光電変換層１５と、電荷蓄積領域とを含む。複数の単位画素セル１０は、複数の第１画素ブロック１０ｂｇと、複数の第２画素ブロックｂｒとを構成する。制御回路３９は、複数の第１画素ブロック１０ｂｇのそれぞれに対して、対向電極１２と画素電極１１との間に第１電圧を同じタイミングで印加することにより露光期間を形成し、第２電圧を同じタイミングで印加することにより非露光期間を形成するグローバルシャッタ動作を、電圧供給回路３２に行わせ、複数の第２画素ブロック１０ｂｒのそれぞれに対してローリングシャッタ動作を行わせる。
【選択図】図１
【解決手段】撮像装置１００は、複数の単位画素セル１０と、電圧供給回路３２と、制御回路３９とを備える。単位画素セル１０は、画素電極１１と、対向電極１２と、光電変換層１５と、電荷蓄積領域とを含む。複数の単位画素セル１０は、複数の第１画素ブロック１０ｂｇと、複数の第２画素ブロックｂｒとを構成する。制御回路３９は、複数の第１画素ブロック１０ｂｇのそれぞれに対して、対向電極１２と画素電極１１との間に第１電圧を同じタイミングで印加することにより露光期間を形成し、第２電圧を同じタイミングで印加することにより非露光期間を形成するグローバルシャッタ動作を、電圧供給回路３２に行わせ、複数の第２画素ブロック１０ｂｒのそれぞれに対してローリングシャッタ動作を行わせる。
【選択図】図１
【特許請求の範囲】
【請求項1】
行列状に配置された複数の画素と、
電圧供給回路と、
制御回路と、
を備え、
前記複数の画素のそれぞれは、
画素電極と、
前記画素電極に対向する対向電極と、
前記画素電極と前記対向電極との間に位置し、光を信号電荷に変換する光電変換層と、
前記画素電極に電気的に接続され、前記信号電荷を蓄積する電荷蓄積領域と、
を含み、
前記複数の画素は、１行以上の行毎に複数の画素ブロックを構成し、
前記複数の画素ブロックは、複数の第１画素ブロックと、複数の第２画素ブロックと、を含み、
前記制御回路は、
前記複数の第１画素ブロックのそれぞれに対して、前記対向電極と前記画素電極との間に第１電圧を同じタイミングで印加することにより露光期間を形成し、前記対向電極と前記画素電極との間に第２電圧を同じタイミングで印加することにより非露光期間を形成するグローバルシャッタ動作を、前記電圧供給回路に行わせ、
前記複数の第２画素ブロックのそれぞれに対してローリングシャッタ動作を行わせる、
撮像装置。
電圧供給回路と、
制御回路と、
を備え、
前記複数の画素のそれぞれは、
画素電極と、
前記画素電極に対向する対向電極と、
前記画素電極と前記対向電極との間に位置し、光を信号電荷に変換する光電変換層と、
前記画素電極に電気的に接続され、前記信号電荷を蓄積する電荷蓄積領域と、
を含み、
前記複数の画素は、１行以上の行毎に複数の画素ブロックを構成し、
前記複数の画素ブロックは、複数の第１画素ブロックと、複数の第２画素ブロックと、を含み、
前記制御回路は、
前記複数の第１画素ブロックのそれぞれに対して、前記対向電極と前記画素電極との間に第１電圧を同じタイミングで印加することにより露光期間を形成し、前記対向電極と前記画素電極との間に第２電圧を同じタイミングで印加することにより非露光期間を形成するグローバルシャッタ動作を、前記電圧供給回路に行わせ、
前記複数の第２画素ブロックのそれぞれに対してローリングシャッタ動作を行わせる、
撮像装置。
【請求項2】
前記対向電極は、同じ画素ブロック内の複数の画素間で連続し、異なる画素ブロック間で分離しており、
前記電圧供給回路は、前記複数の第１画素ブロックのそれぞれに対応する前記対向電極に電気的に接続される、
請求項１に記載の撮像装置。
前記電圧供給回路は、前記複数の第１画素ブロックのそれぞれに対応する前記対向電極に電気的に接続される、
請求項１に記載の撮像装置。
【請求項3】
前記電圧供給回路は、前記複数の第１画素ブロックのそれぞれに含まれる各画素の前記画素電極に容量を介して接続される、
請求項１に記載の撮像装置。
請求項１に記載の撮像装置。
【請求項4】
前記複数の第１画素ブロックのそれぞれでは、
前記対向電極と前記画素電極との間に前記第１電圧が印加されているときには、前記信号電荷は前記光電変換層から前記画素電極に移動し、
前記対向電極と前記画素電極との間に前記第２電圧が印加されているときには、前記信号電荷の前記光電変換層から前記画素電極への移動が抑制される、
請求項１に記載の撮像装置。
前記対向電極と前記画素電極との間に前記第１電圧が印加されているときには、前記信号電荷は前記光電変換層から前記画素電極に移動し、
前記対向電極と前記画素電極との間に前記第２電圧が印加されているときには、前記信号電荷の前記光電変換層から前記画素電極への移動が抑制される、
請求項１に記載の撮像装置。
【請求項5】
前記複数の画素ブロックのそれぞれは、同じ１行に属する複数の画素からなる、
請求項１に記載の撮像装置。
請求項１に記載の撮像装置。
【請求項6】
前記複数の画素ブロックのそれぞれは、２行以上の同じ行に属する複数の画素からなる、
請求項１に記載の撮像装置。
請求項１に記載の撮像装置。
【請求項7】
前記複数の第１画素ブロックのそれぞれと、前記複数の第２画素ブロックのそれぞれとは、交互に配置されている、
請求項１に記載の撮像装置。
請求項１に記載の撮像装置。
【請求項8】
処理回路をさらに備え、
前記処理回路は、前記複数の第１画素ブロックから得られた第１画像データと、前記複数の第２画素ブロックから得られた第２画像データとに基づいて、前記撮像装置から被写体までの距離を検出する、
請求項１から７のいずれか１項に記載の撮像装置。
前記処理回路は、前記複数の第１画素ブロックから得られた第１画像データと、前記複数の第２画素ブロックから得られた第２画像データとに基づいて、前記撮像装置から被写体までの距離を検出する、
請求項１から７のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、撮像装置に関する。
【背景技術】
【0002】
埋め込みフォトダイオードを用いたイメージセンサが広く用いられている。埋め込みフォトダイオードに代えて、半導体基板の上方に光電変換素子を配置した構造も提案されている（特許文献１を参照）。特許文献１に記載の撮像装置は、画素電極と、対向電極と、これらの間に挟まれた光電変換膜とを含む光電変換素子を有する。光電変換素子で生成され、画素電極によって収集された信号電荷は、電荷蓄積ノードに蓄積される。電荷蓄積ノードに蓄積された信号電荷は、画素信号として垂直信号線に読み出される。
【0003】
また、同様の構成を用いてグローバルシャッタを可能としたものも提案されている（特許文献２および３を参照）。特許文献２および３に記載の撮像装置は、光電変換膜に印加する電界を全画素同時に制御することにより、全画素同時に露光を行っている。特許文献２および３の開示内容の全てを本明細書に援用する。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１９－０５４４９９号公報
【特許文献2】国際公開第２０１７／０９４２２９号
【特許文献3】米国特許出願公開第２０１８／００２０１７１号明細書
【特許文献4】特許第５５５３７２７号公報
【特許文献5】特許第６９０３８７４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
それぞれ簡易に構成された複数の画素によって、シャッタ動作が異なる複数の画像が得られると有用である。
【課題を解決するための手段】
【0006】
本開示の一態様に係る撮像装置は、行列状に配置された複数の画素と、電圧供給回路と、制御回路と、を備える。前記複数の画素のそれぞれは、画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に位置し、光を信号電荷に変換する光電変換層と、前記画素電極に電気的に接続され、前記信号電荷を蓄積する電荷蓄積領域と、を含む。前記複数の画素は、１行以上の行毎に複数の画素ブロックを構成する。前記複数の画素ブロックは、複数の第１画素ブロックと、複数の第２画素ブロックと、を含む。前記制御回路は、前記複数の第１画素ブロックのそれぞれに対して、前記対向電極と前記画素電極との間に第１電圧を同じタイミングで印加することにより露光期間を形成し、前記対向電極と前記画素電極との間に第２電圧を同じタイミングで印加することにより非露光期間を形成するグローバルシャッタ動作を、前記電圧供給回路に行わせ、前記複数の第２画素ブロックのそれぞれに対してローリングシャッタ動作を行わせる。
【発明の効果】
【0007】
本開示によれば、それぞれ簡易に構成された複数の画素によって、シャッタ動作が異なる複数の画像を得ることができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
（本開示の一態様に至った経緯）
本発明者らは、「背景技術」の欄において記載した従来の撮像装置に関し、以下の問題が生じることを見出した。
本発明者らは、「背景技術」の欄において記載した従来の撮像装置に関し、以下の問題が生じることを見出した。
【0010】
特許文献１に記載の撮像装置は、ローリングシャッタ動作を行う撮像装置である。ローリングシャッタ動作を行う撮像装置では、例えば、リセット動作を行うことにより露光期間を開始し、露光期間の終了後に読み出し動作を行う。露光期間の開始時点を決めるリセット動作は、電子シャッタとも呼ばれる。電子シャッタおよび読み出し動作は、行毎に順次に行われる。そのため、高速で移動する被写体を撮像した場合、被写体像に歪みが生じる。この歪みは、ローリングシャッタ歪みと呼ばれる。ローリングシャッタ歪みの大きさは、異なる行の間の露光期間のずれと、撮像装置から被写体までの距離と、その被写体の撮像装置に対する相対速度とに依存する。そのため、ローリングシャッタ動作により撮像された画像は、被写体までの距離と、その被写体の相対速度とに関する情報を含み得る。
【0011】
また、特許文献２および３に記載の撮像装置は、グローバルシャッタ動作を行う撮像装置である。グローバルシャッタ動作を行う撮像装置では、露光期間が各行で共通であるため、つまり、各行の露光が同じタイミングで行われるため、高速で移動する被写体を撮像した場合でも被写体像に歪みは生じない。
【0012】
また、特許文献５に記載の撮像装置は、グローバルシャッタ動作を行うエリアと、ローリングシャッタ動作を行うエリアとを有する撮像素子を備えている。また、それらのエリアに含まれる複数の画素は、フォトダイオードと、そのフォトダイオードから信号を読み出す読出部とを備える。この読出部は、グローバルシャッタ動作のための専用の回路と、ローリングシャッタ動作のための専用の回路とを備えている。つまり、１画素に、２種類のシャッタ動作用の回路が備えられている。したがって、特許文献５に記載の撮像装置では、複数の画素のそれぞれは複雑な回路構成を有する。
【0013】
本発明者らは、それぞれ簡易に構成された複数の画素によって、１回の撮像により、ローリングシャッタ動作による画像と、グローバルシャッタ動作による画像とを、取得することができる新規な構成に至った。本構成により取得した画像を用いることにより、例えば被写体までの距離を高精度に測定することができる。
【0014】
例えば、本開示の一態様に係る撮像装置は、行列状に配置された複数の画素と、電圧供給回路と、制御回路と、を備える。前記複数の画素のそれぞれは、画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に位置し、光を信号電荷に変換する光電変換層と、前記画素電極に電気的に接続され、前記信号電荷を蓄積する電荷蓄積領域と、を含む。前記複数の画素は、１行以上の行毎に複数の画素ブロックを構成する。前記複数の画素ブロックは、複数の第１画素ブロックと、複数の第２画素ブロックと、を含む。前記制御回路は、前記複数の第１画素ブロックのそれぞれに対して、前記対向電極と前記画素電極との間に第１電圧を同じタイミングで印加することにより露光期間を形成し、前記対向電極と前記画素電極との間に第２電圧を同じタイミングで印加することにより非露光期間を形成するグローバルシャッタ動作を、前記電圧供給回路に行わせ、前記複数の第２画素ブロックのそれぞれに対してローリングシャッタ動作を行わせる。
【0015】
これにより、１回の撮像により、ローリングシャッタ動作による画像と、グローバルシャッタ動作による画像とを取得することができる。また、複数の画素のそれそれは、画素電極、対向電極、光電変換層、および電荷蓄積領域を備え、グローバルシャッタ動作のための専用の回路、ローリングシャッタ動作のための専用の回路などを備えていない。したがって、それらの画素の構成を簡易化することができる。その結果、それぞれ簡易に構成された複数の画素によって、シャッタ動作が異なる複数の画像を得ることができる。なお、同じタイミングは、本開示の効果を奏する範囲において実質的に同じタイミングという意味であって、厳密に同じタイミングに限定されない。
【0016】
また、前記対向電極は、同じ画素ブロック内の複数の画素間で連続し、異なる画素ブロック間で分離していてもよい。前記電圧供給回路は、前記複数の第１画素ブロックのそれぞれに対応する前記対向電極に電気的に接続されていてもよい。
【0017】
これにより、電圧供給回路は、複数の第１画素ブロックのそれぞれについて、対向電極の電位を切り替えることによって、その第１画素ブロックに含まれる各画素の対向電極と画素電極との間の電圧を第１電圧と第２電圧とに切り替えることができる。その結果、複数の第１画素ブロックのそれぞれで行われる露光期間と非露光期間との切り換えのタイミングを、一致させ易くすることができる。
【0018】
また、前記電圧供給回路は、前記複数の第１画素ブロックのそれぞれに含まれる各画素の前記画素電極に容量を介して接続されていてもよい。
【0019】
これにより、電圧供給回路は、複数の第１画素ブロックのそれぞれに含まれる各画素の電荷蓄積領域および画素電極の電位を、容量を介して切り替えることによって、その画素の対向電極と画素電極との間の電圧を第１電圧と第２電圧とに切り替えることができる。
【0020】
また、前記複数の第１画素ブロックのそれぞれでは、前記対向電極と前記画素電極との間に前記第１電圧が印加されているときには、前記信号電荷は前記光電変換層から前記画素電極に移動してもよい。前記対向電極と前記画素電極との間に前記第２電圧が印加されているときには、前記信号電荷の前記光電変換層から前記画素電極への移動が抑制されてもよい。
【0021】
これにより、対向電極と画素電極との間に第１電圧が印加されているときには、露光期間が形成され、対向電極と画素電極との間に第２電圧が印加されているときには、非露光期間が形成される。したがって、対向電極と画素電極との間の電圧の切り替えによって、露光期間と非露光期間との切り替えを適切に行うことができる。
【0022】
また、前記複数の画素ブロックのそれぞれは、同じ１行に属する複数の画素からなっていてもよい。
【0023】
これにより、行毎にシャッタ動作を独立して制御できる。さらに、グローバルシャッタ動作により得られる画像と、ローリングシャッタ動作により得られる画像とを、それぞれ行単位で構成することができ、高画質化を図ることができる。
【0024】
また、前記複数の画素ブロックのそれぞれは、２行以上の同じ行に属する複数の画素からなっていてもよい。
【0025】
これにより、対向電極の、画素ブロック毎に分離した部分の幅が広くなるので、抵抗を低くすることができる。また、対向電極の、画素ブロック毎に分離した部分の単位面積当たりの寄生容量も低減しうる。このため、対向電極に対するセトリングの時定数が小さくなるので、セトリング期間を短くすることができ、撮像装置の動作を高速化することができる。
【0026】
また、前記複数の第１画素ブロックのそれぞれと、前記複数の第２画素ブロックのそれぞれとは、交互に配置されていてもよい。
【0027】
これにより、グローバルシャッタ動作により得られる画像と、ローリングシャッタ動作により得られる画像との位置ずれを抑えることができる。
【0028】
また、前記撮像装置は、処理回路をさらに備えてもよい。前記処理回路は、前記複数の第１画素ブロックから得られた第１画像データと、前記複数の第２画素ブロックから得られた第２画像データとに基づいて、前記撮像装置から被写体までの距離を検出してもよい。
【0029】
例えば、撮像装置が移動しながら、静止している被写体を撮像する場合、第２画像データに映し出されている被写体の像は、その撮像装置の速度と、撮像装置から被写体までの距離とに応じた大きさで歪む。この歪みの大きさは、第１画像データに映し出されている被写体の像を基準に特定され得る。したがって、処理回路は、例えば撮像装置の速度を用いれば、その第１画像データと第２画像データとに基づいて、被写体までの距離を適切に検出することができる。その結果、撮像装置を測距装置として効果的に用いることができる。
【0030】
以下では、実施の形態について、図面を参照しながら具体的に説明する。
【0031】
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【0032】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略または簡略化する。
【0033】
また、本明細書において、平行または垂直などの要素間の関係性を示す用語、および、長方形などの要素の形状を示す用語、ならびに、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
【0034】
また、本明細書において、「上方」および「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」および「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【0035】
【0036】
図１に示す撮像装置１００は、行列状に配置された複数の単位画素セル１０を含む画素アレイＰＡを有する。図１は、４つの単位画素セル１０が２行２列のマトリクス状に配置された例を模式的に示している。言うまでもないが、撮像装置１００における単位画素セル１０の数および配置は、図１に示す例に限定されない。
【0037】
各単位画素セル１０は、撮像装置１００が備える画素の一例であり、光電変換部１３および信号検出回路１４を有する。後に図面を参照して説明するように、光電変換部１３は、互いに対向する２つの電極の間に挟まれた光電変換層を有し、入射した光を受けて信号を生成する。光電変換部１３は、その全体が、単位画素セル１０毎に独立した素子である必要はなく、光電変換部１３の例えば一部分が複数の単位画素セル１０にまたがっていてもよい。光電変換部１３の具体的な構造の詳細は、後述する。
【0038】
信号検出回路１４は、光電変換部１３によって生成された信号を検出する回路である。この例では、信号検出回路１４は、信号検出トランジスタ２４およびアドレストランジスタ２６を含んでいる。信号検出トランジスタ２４およびアドレストランジスタ２６は、典型的には、電界効果トランジスタ（ＦＥＴ）である。ここでは、信号検出トランジスタ２４およびアドレストランジスタ２６として、ＮチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例示する。
【0039】
図１において模式的に示すように、信号検出トランジスタ２４の制御端子（ここではゲート）は、光電変換部１３との電気的な接続を有する。光電変換部１３によって生成される信号電荷（具体的には、正孔または電子）は、信号検出トランジスタ２４のゲートと光電変換部１３との間の電荷蓄積ノード４１に蓄積される。電荷蓄積ノード４１は、フローティングディフュージョンノードとも呼ばれる。
【0040】
各単位画素セル１０の光電変換部１３は、さらに、感度制御線４２との接続を有している。図１に例示する構成において、感度制御線４２は、撮像装置１００が備える電圧供給回路３２に接続されている。
【0041】
電圧供給回路３２は、撮像装置１００の動作時、感度制御線４２を介して光電変換部１３に少なくとも２種類の電圧を行毎に個別に供給し得る。電圧供給回路３２は、特定の電源回路に限定されず、所定の電圧を生成する回路であってもよく、あるいは、他の電源から供給された電圧を所定の電圧に変換する回路であってもよい。後に詳しく説明するように、予め定められた１以上の行において、電圧供給回路３２から光電変換部１３に供給される電圧が、互いに異なる複数の電圧の間で切り替えられることにより、光電変換部１３からの電荷蓄積ノード４１への信号電荷の蓄積の開始および終了が制御される。換言すれば、予め定められた１以上の行において、電圧供給回路３２から光電変換部１３に供給される電圧を切り替えることによって、露光期間と非露光期間との切り替えが実行される。なお、予め定められた１以上の行は、後述のグローバルシャッタ動作に用いられる行であり、他の１以上の行は、後述のローリングシャッタ動作に用いられる行である。電圧供給回路３２は、上述の他の１以上の行のそれぞれに対しては、撮像装置１００の動作時、２種類の電圧のうちの一方の電圧を継続的に供給する。撮像装置１００の動作の例は、後述する。
【0042】
各単位画素セル１０は、電源電圧ＶＤＤを供給する電源線４０との接続を有する。図示するように、電源線４０には、信号検出トランジスタ２４の入力端子（例えばドレイン）が接続されている。電源線４０がソースフォロア電源として機能することにより、信号検出トランジスタ２４は、光電変換部１３によって生成された信号を増幅して出力する。
【0043】
信号検出トランジスタ２４の出力端子（ここではソース）には、アドレストランジスタ２６の入力端子（ここではドレイン）が接続されている。アドレストランジスタ２６の出力端子（ここではソース）は、画素アレイＰＡの列毎に配置された複数の垂直信号線４７のうちの１つに接続されている。アドレストランジスタ２６の制御端子（ここではゲート）は、アドレス制御線４６に接続されており、アドレス制御線４６の電位を制御することにより、信号検出トランジスタ２４の出力を、対応する垂直信号線４７に選択的に読み出すことができる。
【0044】
図示する例では、アドレス制御線４６は、垂直走査回路３６に接続されている。垂直走査回路３６は、行走査回路とも呼ばれる。垂直走査回路３６は、アドレス制御線４６に所定の電圧を印加することにより、各行に配置された複数の単位画素セル１０を行単位で選択する。これにより、選択された単位画素セル１０の信号の読み出しが実行される。
【0045】
垂直信号線４７は、複数の単位画素セル１０からの信号が入力される出力信号線の一例であり、画素アレイＰＡからの画素信号を周辺回路へ伝達する主信号線である。垂直信号線４７には、カラム信号処理回路３７が接続される。カラム信号処理回路３７は、行信号蓄積回路とも呼ばれる。カラム信号処理回路３７は、相関二重サンプリング（ＣＤＳ）に代表される雑音抑圧信号処理およびアナログ－デジタル変換（ＡＤ変換）などを行う。図示するように、カラム信号処理回路３７は、画素アレイＰＡにおける単位画素セル１０の各列に対応して設けられる。
【0046】
これらのカラム信号処理回路３７には、水平信号読み出し回路３８が接続される。水平信号読み出し回路３８は、列走査回路とも呼ばれる。水平信号読み出し回路３８は、複数のカラム信号処理回路３７から水平共通信号線４９に信号を順次読み出す。
【0047】
図１に例示する構成において、単位画素セル１０は、リセットトランジスタ２８を有する。リセットトランジスタ２８は、例えば、信号検出トランジスタ２４およびアドレストランジスタ２６と同様に、電界効果トランジスタであり得る。以下では、特に断りの無い限り、リセットトランジスタ２８としてＮチャネルＭＯＳＦＥＴを適用した例を説明する。図示するように、リセットトランジスタ２８は、リセット電圧Ｖｒを供給するリセット電圧線４４と、電荷蓄積ノード４１との間に接続される。リセットトランジスタ２８の制御端子（ここではゲート）は、リセット制御線４８に接続されている。リセット制御線４８の電位を制御することによって、電荷蓄積ノード４１の電位をリセット電圧Ｖｒにリセットすることができる。この例では、リセット制御線４８が、垂直走査回路３６に接続されている。したがって、垂直走査回路３６がリセット制御線４８に所定の電圧を印加することにより、各行に配置された複数の単位画素セル１０を行単位でリセットすることが可能である。
【0048】
この例では、リセットトランジスタ２８にリセット電圧Ｖｒを供給するリセット電圧線４４が、リセット電圧源３４に接続されている。リセット電圧源３４は、リセット電圧供給回路とも呼ばれる。リセット電圧源３４は、撮像装置１００の動作時にリセット電圧線４４に所定のリセット電圧Ｖｒを供給可能な構成を有していればよく、上述の電圧供給回路３２と同様に、特定の電源回路に限定されない。電圧供給回路３２およびリセット電圧源３４の各々は、単一の電圧供給回路の一部分であってもよいし、独立した別個の電圧供給回路であってもよい。なお、電圧供給回路３２およびリセット電圧源３４の一方または両方が、垂直走査回路３６の一部分であってもよい。あるいは、電圧供給回路３２からの感度制御電圧および／またはリセット電圧源３４からのリセット電圧Ｖｒが、垂直走査回路３６を介して各単位画素セル１０に供給されてもよい。
【0049】
信号電荷として正孔を用いる場合には、リセット電圧Ｖｒとして、信号検出回路１４のグランドを用いることも可能である。この場合、各単位画素セル１０にグランドを供給する電圧供給回路（図１において不図示）と、リセット電圧源３４とを共通化し得る。また、電源線４０とリセット電圧線４４とを共通化できるので、画素アレイＰＡにおける配線を単純化し得る。ただし、リセット電圧Ｖｒと信号検出回路１４のグランドとに互いに異なる電圧を用いることは、撮像装置１００のより柔軟な制御を可能にする。
【0050】
撮像装置１００は、電圧供給回路３２および垂直走査回路３６を制御する制御回路３９を備える。制御回路３９は、電圧供給回路３２および垂直走査回路３６を制御することによって、１回の撮像で、画素アレイＰＡに対してグローバルシャッタ動作とローリングシャッタ動作とを同時に実行させる。つまり、制御回路３９は、１回の撮像で、予め定められた１以上の行のそれぞれに含まれる単位画素セル１０に対してグローバルシャッタ動作を実行させる。そのグローバルシャッタ動作が行われているときに、制御回路３９は、他の１以上の行のそれぞれに含まれる単位画素セル１０に対してローリングシャッタ動作を実行させる。
【0051】
【0052】
図２は、本実施の形態に係る撮像装置１００の単位画素セル１０の例示的なデバイス構造を示す模式的な断面図である。図３は、本実施の形態に係る撮像装置１００の単位画素セル１０と対向電極１２との関係を示す模式的な平面図である。
【0053】
図２に例示する構成では、上述の信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８が、半導体基板２０に形成されている。半導体基板２０は、その全体が半導体である基板に限定されない。半導体基板２０は、感光領域が形成される側の表面に半導体層が設けられた絶縁性基板などであってもよい。ここでは、半導体基板２０としてＰ型シリコン（Ｓｉ）基板を用いる例を説明する。
【0054】
半導体基板２０は、不純物領域（ここではＮ型領域）２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓと、単位画素セル１０間の電気的な分離のための素子分離領域２０ｔとを有する。ここでは、素子分離領域２０ｔは、不純物領域２４ｄと不純物領域２８ｄとの間にも設けられている。素子分離領域２０ｔは、例えば所定の注入条件のもとでアクセプターのイオン注入を行うことによって形成される。
【0055】
不純物領域２６ｓ、２４ｓ、２４ｄ、２８ｄおよび２８ｓは、典型的には、半導体基板２０内に形成された拡散層である。図２に模式的に示すように、信号検出トランジスタ２４は、不純物領域２４ｓおよび２４ｄと、ゲート電極２４ｇとを含む。ゲート電極２４ｇは、例えばポリシリコン電極である。不純物領域２４ｓは、信号検出トランジスタ２４の例えばソース領域として機能する。不純物領域２４ｄは、信号検出トランジスタ２４の例えばドレイン領域として機能する。不純物領域２４ｓと不純物領域２４ｄとの間に、信号検出トランジスタ２４のチャネル領域が形成される。
【0056】
同様に、アドレストランジスタ２６は、不純物領域２６ｓおよび２４ｓと、図１に示されるアドレス制御線４６に接続されたゲート電極２６ｇとを含む。ゲート電極２６ｇは、例えばポリシリコン電極である。この例では、信号検出トランジスタ２４およびアドレストランジスタ２６は、不純物領域２４ｓを共有することによって互いに電気的に接続されている。不純物領域２６ｓは、アドレストランジスタ２６の例えばソース領域として機能する。不純物領域２６ｓは、図１に示される垂直信号線４７との接続を有する。
【0057】
リセットトランジスタ２８は、不純物領域２８ｄおよび２８ｓと、図１に示されるリセット制御線４８に接続されたゲート電極２８ｇとを含む。ゲート電極２８ｇは、例えばポリシリコン電極である。不純物領域２８ｓは、リセットトランジスタ２８の例えばソース領域として機能する。不純物領域２８ｓは、図１に示されるリセット電圧線４４との接続を有する。
【0058】
半導体基板２０上には、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８を覆うように層間絶縁層５０が配置されている。層間絶縁層５０は、例えばシリコン酸化物、シリコン窒化物、オルトケイ酸テトラエチル（ＴＥＯＳ）などの絶縁材料を用いて形成されている。図２に示すように、層間絶縁層５０中には、配線層５６が配置され得る。配線層５６は、典型的には、銅などの金属から形成され、例えば、上述の垂直信号線４７などの配線をその一部に含み得る。層間絶縁層５０中の絶縁層の層数、および、層間絶縁層５０中に配置される配線層５６に含まれる層数は、任意に設定可能であり、図２に示す例に限定されない。
【0059】
層間絶縁層５０上には、上述の光電変換部１３が配置される。別の言い方をすれば、本実施の形態では、画素アレイＰＡを構成する複数の単位画素セル１０が、半導体基板２０上に形成されている。半導体基板２０上に２次元に配列された複数の単位画素セル１０は、感光領域を形成する。感光領域は、画素領域とも呼ばれる。隣接する２つの単位画素セル１０間の距離（すなわち、画素ピッチ）は、例えば２μｍ程度であり得る。
【0060】
光電変換部１３は、画素電極１１と、対向電極１２と、これらの間に配置された光電変換層１５とを含む。この例では、対向電極１２および光電変換層１５は、複数の単位画素セル１０にまたがって形成されている。
【0061】
画素電極１１は、単位画素セル１０毎に設けられており、隣接する他の単位画素セル１０の画素電極１１と空間的に分離されることによって、他の単位画素セル１０の画素電極１１から電気的に分離されている。
【0062】
画素電極１１の電位に対する対向電極１２の電位を制御することにより、光電変換によって光電変換層１５内に生じた正孔－電子対のうち、正孔および電子のいずれか一方を、画素電極１１によって収集することができる。例えば信号電荷として正孔を利用する場合、画素電極１１よりも対向電極１２の電位を高くすることにより、画素電極１１によって正孔を選択的に収集することが可能である。以下では、信号電荷として正孔を利用する場合を例示する。もちろん、信号電荷として電子を利用することも可能である。
【0063】
対向電極１２に対向する画素電極１１は、対向電極１２と画素電極１１との間に適切なバイアス電圧が与えられることにより、光電変換層１５において光電変換によって発生した正および負の電荷のうちの一方を収集する。画素電極１１は、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。
【0064】
画素電極１１は、遮光性の電極であってもよい。例えば、画素電極１１として、厚さが１００ｎｍのＴａＮ電極を形成することにより、十分な遮光性を実現し得る。画素電極１１を遮光性の電極とすることにより、半導体基板２０に形成されたトランジスタのチャネル領域または不純物領域への、光電変換層１５を通過した光の入射を抑制し得る。なお、半導体基板２０に形成されたトランジスタとは、例えば、信号検出トランジスタ２４、アドレストランジスタ２６およびリセットトランジスタ２８の少なくともいずれかである。
【0065】
上述の配線層５６を利用して層間絶縁層５０内に遮光膜を形成してもよい。半導体基板２０に形成されたトランジスタのチャネル領域への光の入射を抑制することにより、トランジスタの特性のシフト、例えば閾値電圧の変動などを抑制し得る。また、半導体基板２０に形成された不純物領域への光の入射を抑制することにより、不純物領域における意図しない光電変換によるノイズの混入を抑制し得る。このように、半導体基板２０への光の入射の抑制は、撮像装置１００の信頼性の向上に貢献する。
【0066】
図２に模式的に示すように、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５４を介して、信号検出トランジスタ２４のゲート電極２４ｇに接続されている。言い換えれば、信号検出トランジスタ２４のゲートは、画素電極１１との電気的な接続を有する。プラグ５２および配線５３は、例えば銅などの金属から形成される。プラグ５２、配線５３およびコンタクトプラグ５４は、信号検出トランジスタ２４と光電変換部１３との間の電荷蓄積ノード４１（図１参照）の少なくとも一部を構成する。配線５３は、配線層５６の一部であり得る。また、画素電極１１は、プラグ５２、配線５３およびコンタクトプラグ５５を介して、不純物領域２８ｄにも接続されている。図２に例示する構成において、信号検出トランジスタ２４のゲート電極２４ｇ、プラグ５２、配線５３、コンタクトプラグ５４および５５、ならびに、リセットトランジスタ２８のソース領域およびドレイン領域の一方である不純物領域２８ｄは、画素電極１１によって収集された信号電荷を蓄積する電荷蓄積領域として機能する。
【0067】
画素電極１１によって信号電荷が収集されることにより、電荷蓄積領域に蓄積された信号電荷の量に応じた電圧が、信号検出トランジスタ２４のゲートに印加される。信号検出トランジスタ２４は、この電圧を増幅する。信号検出トランジスタ２４によって増幅された電圧が、信号電圧としてアドレストランジスタ２６を介して選択的に読み出される。
【0068】
対向電極１２は、典型的には、透明な導電性材料から形成される透明電極である。対向電極１２は、光電変換層１５において光が入射される側に配置される。したがって、光電変換層１５には、対向電極１２を透過した光が入射する。なお、撮像装置１００によって検出される光は、可視光の波長範囲（例えば、３８０ｎｍ以上７８０ｎｍ以下）内の光に限定されない。本明細書における「透明」は、検出しようとする波長範囲の光の少なくとも一部を透過することを意味し、可視光の波長範囲全体にわたって光を透過することは必須ではない。本明細書では、赤外線および紫外線を含めた電磁波全般を、便宜上「光」と表現する。対向電極１２には、例えば、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＦＴＯ、ＳｎＯ２、ＴｉＯ２、ＺｎＯ２などの透明導電性酸化物（Transparent Conducting Oxide（ＴＣＯ））を用いることができる。
【0069】
本実施の形態では、図３に示すように、対向電極１２は、同じ画素ブロック１０ｂ内の複数の単位画素セル１０間で連続し、異なる画素ブロック１０ｂ間で分離している。ここで、画素ブロック１０ｂはそれぞれ、同じ１行に属する複数の単位画素セル１０からなる。言い換えると、複数の単位画素セル１０は、１行毎に複数の画素ブロック１０ｂを構成している。
【0070】
対向電極１２は、複数の画素ブロック１０ｂと一対一に対応する複数の電極片１２ｂを有する。複数の電極片１２ｂは、行毎に設けられており、互いに分離している。各電極片１２ｂは、行方向に長尺な長方形状を有する。例えば、電極片１２ｂは、同じ１行に属する複数の単位画素セル１０の各々の画素電極１１を覆っている。隣り合う電極片１２ｂ間には、絶縁層が配置されていてもよい。
【0071】
図１を参照して説明したように、対向電極１２は、電圧供給回路３２に接続された感度制御線４２との接続を有する。感度制御線４２は、電極片１２ｂ毎に設けられている。したがって、電極片１２ｂ毎に、対応する感度制御線４２を介して、電圧供給回路３２から所望の大きさの感度制御電圧を、対応する画素ブロック１０ｂに属する複数の単位画素セル１０の間に一括して印加することが可能である。
【0072】
後に詳しく説明するように、電圧供給回路３２は、露光期間と非露光期間との間で互いに異なる電圧を対向電極１２の各電極片１２ｂに供給する。本明細書において、「露光期間」は、光電変換により生成される正および負の電荷の一方である信号電荷を電荷蓄積領域に蓄積するための期間を意味し、「電荷蓄積期間」と呼んでもよい。また、本明細書では、撮像装置の動作中であって露光期間以外の期間を「非露光期間」と呼ぶ。なお、「非露光期間」は、光電変換部１３への光の入射が遮断されている期間に限定されず、光電変換部１３に光が照射されている期間を含んでいてもよい。また「非露光期間」は、寄生感度の発生により意図せずに信号電荷が電荷蓄積領域に蓄積される期間を含む。
【0073】
光電変換層１５は、画素電極１１と対向電極１２との間に位置し、光を信号電荷に変換する。具体的には、光電変換層１５は、入射する光を受けて正孔－電子対を発生させる。発生した正孔および電子のいずれかが信号電荷である。
【0074】
光電変換層１５は、例えば、有機材料から形成される。有機材料は、例えば、有機半導体材料である。有機半導体材料としては、例えば、近赤外領域に吸収波長を有するスズナフタロシアニンを含む材料を利用することができるが、これに限定されない。光電変換層１５としては、所望の波長領域に吸収波長を有する１種類以上の光電変換材料を利用することができる。
【0075】
例えば、光電変換層１５は、ｐ型半導体層と、ｎ型半導体層と、ｐ型半導体層およびｎ型半導体層間に位置する混合層と、を含んでもよい。ｐ型半導体層は、例えば、ドナー性有機半導体材料を用いて形成されている。ｎ型半導体層は、例えば、アクセプター性有機半導体材料を用いて形成されている。混合層は、例えば、ｐ型半導体およびｎ型半導体のバルクヘテロ接合構造層である。バルクヘテロ接合層は、例えば特許文献４（特許第５５５３７２７号公報）において詳細に説明されており、参考のため、特許文献４の開示内容を全て本明細書に援用する。
【0076】
また、光電変換層１５は、光電変換材料を用いて形成された層以外の機能層を１層以上含んでもよい。例えば、光電変換層１５は、機能層として、正孔ブロック層、電子ブロック層、正孔輸送層および電子輸送層の少なくとも１つを含んでもよい。
【0077】
なお、光電変換層１５は、対向電極１２と同様に、所定の領域毎に分離して設けられていてもよい。例えば、光電変換層１５は、単位画素セル１０毎、または、電極片１２ｂ毎に分離して設けられていてもよい。
【0078】
［光電変換層における光電流特性］
続いて、光電変換層における光電流特性について、図４を用いて説明する。
続いて、光電変換層における光電流特性について、図４を用いて説明する。
【0079】
図４は、本実施の形態に係る撮像装置１００の光電変換層１５の光電流特性の一例を示すグラフである。図４中、太い実線のグラフは、光が照射された状態における、光電変換層１５の例示的な電流－電圧特性（Ｉ－Ｖ特性）を示している。なお、図４には、光が照射されていない状態におけるＩ－Ｖ特性の一例も、太い破線によってあわせて示されている。
【0080】
図４は、一定の照度のもとで、光電変換層１５の２つの主面の間に印加するバイアス電圧を変化させたときの主面間の電流密度の変化を示している。本明細書において、バイアス電圧における順方向および逆方向は、以下のように定義される。光電変換層１５が、層状のｐ型半導体および層状のｎ型半導体の接合構造を有する場合には、ｎ型半導体の層よりもｐ型半導体の層の電位が高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。他方、ｎ型半導体の層よりもｐ型半導体の層の電位が低くなるようなバイアス電圧を逆方向のバイアス電圧と定義する。
【0081】
有機半導体材料を用いた場合も、無機半導体材料を用いた場合と同様に、順方向および逆方向を定義することができる。光電変換層１５がバルクヘテロ接合構造を有する場合、上述の特許文献４で示されるように、電極に対向する、バルクヘテロ接合構造の２つの主面のうちの一方の表面には、ｎ型半導体よりもｐ型半導体が多く現れ、他方の表面には、ｐ型半導体よりもｎ型半導体が多く現れる。したがって、ｎ型半導体よりもｐ型半導体が多く現れた主面側の電位が、ｐ型半導体よりもｎ型半導体が多く現れた主面側の電位よりも高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。
【0082】
図４に示すように、光電変換層１５の光電流特性は、概略的には、３つの電圧範囲によって特徴づけられる。第１電圧範囲は、逆バイアスの電圧範囲であって、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する電圧範囲である。第１電圧範囲は、光電変換層１５の主面間に印加されるバイアス電圧の増大に従って光電流が増大する電圧範囲といってもよい。第２電圧範囲は、順バイアスの電圧範囲であって、順方向バイアス電圧の増大に従って出力電流密度が増大する電圧範囲である。つまり、第２電圧範囲は、光電変換層１５の主面間に印加されるバイアス電圧の増大に従って順方向電流が増大する電圧範囲である。第３電圧範囲は、第１電圧範囲と第２電圧範囲の間の電圧範囲である。
【0083】
第１電圧範囲、第２電圧範囲および第３電圧範囲は、リニアな縦軸および横軸を用いたときにおける光電流特性のグラフの傾きによって区別され得る。参考のため、図４では、第１電圧範囲および第２電圧範囲のそれぞれにおけるグラフの平均的な傾きを、それぞれ、破線Ｌ１および破線Ｌ２によって示している。図４に例示されるように、第１電圧範囲、第２電圧範囲および第３電圧範囲における、バイアス電圧の増加に対する出力電流密度の変化率は、互いに異なっている。第３電圧範囲は、バイアス電圧に対する出力電流密度の変化率が、第１電圧範囲における変化率および第２電圧範囲における変化率よりも小さい電圧範囲として定義される。あるいは、Ｉ－Ｖ特性を示すグラフにおける立ち上がり（立ち下がり）の位置に基づいて、第３電圧範囲が決定されてもよい。第３電圧範囲は、典型的には、－１Ｖよりも大きく、かつ、＋１Ｖよりも小さい。第３電圧範囲では、バイアス電圧を変化させても、光電変換層１５の主面間の電流密度は、ほとんど変化しない。図４に例示されるように、第３電圧範囲では、電流密度の絶対値は、典型的には１００μＡ／ｃｍ２以下である。
【0084】
［電圧供給回路３２の構成と撮像装置１００の動作の例］
図５は、本実施の形態に係る撮像装置１００の単位画素セル１０と対向電極１２との関係と、電圧供給回路３２の構成の一例とを示す模式的な平面図である。
図５は、本実施の形態に係る撮像装置１００の単位画素セル１０と対向電極１２との関係と、電圧供給回路３２の構成の一例とを示す模式的な平面図である。
【0085】
本実施の形態に係る撮像装置１００は、図３に示すように、複数の画素ブロック１０ｂを備える。ここで、その複数の画素ブロック１０ｂは、図５に示すように、複数の第１画素ブロック１０ｂｇと、複数の第２画素ブロック１０ｂｒとを含む。複数の第１画素ブロック１０ｂｇは、グローバルシャッタ動作に用いられ、上述の予め定められた１以上の行に相当する。複数の第２画素ブロック１０ｂｒは、ローリングシャッタ動作に用いられ、上述の他の１以上の行に相当する。このような複数の第１画素ブロック１０ｂｇのそれぞれと、複数の第２画素ブロック１０ｂｒのそれぞれとは、図５に示すように、交互に配置されている。つまり、隣り合う２つの第１画素ブロック１０ｂｇの間には１つの第２画素ブロック１０ｂｒが配置され、隣り合う２つの第２画素ブロック１０ｂｒの間には１つの第１画素ブロック１０ｂｇが配置されている。別の言い方をすれば、複数の画素ブロック１０ｂの並び方向に沿って、偶数番目に第１画素ブロック１０ｂｇが配置され、奇数番目に第２画素ブロック１０ｂｒが配置されている。
【0086】
電圧供給回路３２は、グローバルシャッタ動作用の第１電圧供給回路３２Ｇと、ローリングシャッタ動作用の第２電圧供給回路３２Ｒとを備える。第１電圧供給回路３２Ｇは、感度制御線４２のうちの第１感度制御線４２ｇを介して、複数の第１画素ブロック１０ｂｇのそれぞれの電極片１２ｂに接続されている。言い換えれば、電圧供給回路３２は、複数の第１画素ブロック１０ｂｇのそれぞれに対応する対向電極１２に電気的に接続される。
【0087】
このような第１電圧供給回路３２Ｇは、制御回路３９による制御に応じて、複数の第１画素ブロック１０ｂｇがグローバルシャッタ動作を行うように、それらの第１画素ブロック１０ｂｇに属する各単位画素セル１０に電圧を供給する。言い換えれば、制御回路３９は、複数の第１画素ブロック１０ｂｇのグローバルシャッタ動作を電圧供給回路３２に行わせる。そのグローバルシャッタ動作は、複数の第１画素ブロック１０ｂｇのそれぞれに対して、対向電極１２と画素電極１１との間に第１電圧を同じタイミングで印加することにより露光期間を形成し、対向電極１２と画素電極１１との間に第２電圧を同じタイミングで印加することにより非露光期間を形成する動作である。第１電圧は、例えば、図４の第１電圧範囲に含まれる電圧である。第２電圧は、例えば、図４の第３電圧範囲に含まれる電圧である。したがって、複数の第１画素ブロック１０ｂｇのそれぞれでは、対向電極１２と画素電極１１との間に第１電圧が印加されているときには、信号電荷は光電変換層から画素電極に移動する。つまり、露光期間が形成される。また、対向電極１２と画素電極１１との間に第２電圧が印加されているときには、信号電荷の光電変換層１５から画素電極１１への移動が抑制される。つまり、非露光期間が形成される。
【0088】
第２電圧供給回路３２Ｒは、感度制御線４２のうちの第２感度制御線４２ｒを介して、複数の第２画素ブロック１０ｂｒのそれぞれの電極片１２ｂに接続されている。言い換えれば、電圧供給回路３２は、複数の第２画素ブロック１０ｂｒのそれぞれに対応する対向電極１２に電気的に接続される。このような第２電圧供給回路３２Ｒは、複数の第２画素ブロック１０ｂｒがローリングシャッタ動作を行うように、それらの第２画素ブロック１０ｂｒに属する各単位画素セル１０に電圧を供給する。例えば、第２電圧供給回路３２Ｒは、複数の第２画素ブロック１０ｂｒのそれぞれに対して、対向電極１２と画素電極１１との間に第１電圧を継続的に印加する。このような第１電圧が継続的に印加されている状態において、制御回路３９は、例えば垂直走査回路３６を制御することによって、複数の第２画素ブロック１０ｂｒのそれぞれに対してローリングシャッタ動作を行わせる。
【0089】
続いて、図１から図５を適宜参照しながら、撮像装置１００における動作の一例について、図６を用いて説明する。簡単のため、以下の説明では、画素アレイＰＡに含まれる単位画素セル１０の行数が合計８行である場合における動作の例を説明する。その合計８行は、それぞれ第１画素ブロック１０ｂｇに対応する第ＧＳ＿０行から第ＧＳ＿３行の計４行と、それぞれ第２画素ブロック１０ｂｒに対応する第ＲＳ＿０行から第ＲＳ＿３行の計４行との総和である。なお、第ＧＳ＿０行、第ＧＳ＿１行、第ＧＳ＿２行、および第ＧＳ＿３行は、それぞれ偶数番目の行である。また、第ＲＳ＿０行、第ＲＳ＿１行、第ＲＳ＿２行、および第ＲＳ＿３行は、それぞれ奇数番目の行である。つまり、これらの行は、第ＲＳ＿０行、第ＧＳ＿０行、第ＲＳ＿１行、第ＧＳ＿１行、第ＲＳ＿２行、第ＧＳ＿２行、第ＲＳ＿３行、第ＧＳ＿３行の順に配列されている。
【0090】
図６は、本実施の形態に係る撮像装置１００における動作の一例を説明するための図である。図６は、同期信号の立ち下がりまたは立ち上がりのタイミングと、光電変換層１５に印加されるバイアス電圧の大きさの時間的変化と、画素アレイＰＡの各行におけるリセットおよび露光のタイミングとを合わせて示している。
【0091】
より具体的には、図６中の一番上のグラフは、垂直同期信号Ｖｓｓの立ち下がりまたは立ち上がりのタイミングを示す。上から２番目のグラフは、水平同期信号Ｈｓｓの立ち下がりまたは立ち上がりのタイミングを示している。水平同期信号Ｈｓｓのパルス間隔が、１Ｈで表される１水平期間である。垂直同期信号Ｖｓｓのパルス間隔が、１Ｖで表される１垂直期間である。１垂直期間は、１フレーム期間に相当する。
【0092】
これらのグラフの下においてＩＴＯ＿Ｒで表されるグラフは、第２感度制御線４２ｒを介して第２電圧供給回路３２Ｒから、各第２画素ブロック１０ｂｒの電極片１２ｂに印加されるバイアス電圧Ｖｂの時間的変化の一例を示している。さらに、ＩＴＯ＿Ｇで表されるグラフは、第１感度制御線４２ｇを介して第１電圧供給回路３２Ｇから、各第１画素ブロック１０ｂｇの電極片１２ｂに印加されるバイアス電圧Ｖｂの時間的変化の一例を示している。ＩＴＯ＿Ｒは、第２画素ブロック１０ｂｒ毎に設けられた電極片１２ｂとみなすことができる。ＩＴＯ＿Ｇは、第１画素ブロック１０ｂｇ毎に設けられた電極片１２ｂとみなすことができる。
【0093】
さらにその下のＧＳ＿０からＧＳ＿３で表されるチャートは、画素アレイＰＡの各第１画素ブロック１０ｂｇにおけるリセットおよび露光のタイミングを模式的に示す。さらにその下のＲＳ＿０からＲＳ＿３で表されるチャートは、画素アレイＰＡの各第２画素ブロック１０ｂｒにおけるリセットおよび露光のタイミングを模式的に示す。具体的には、ＧＳ＿０からＧＳ＿３はそれぞれ、ＩＴＯ＿Ｇに対応する第１画素ブロック１０ｂｇに属する単位画素セル１０の動作を表している。ＲＳ＿０からＲＳ＿３はそれぞれ、ＩＴＯ＿Ｒに対応する第２画素ブロック１０ｂｒに属する単位画素セル１０の動作を表している。例えば、ＧＳ＿０は、画素アレイＰＡの偶数番目の行である第ＧＳ＿０行に属する複数の単位画素セル１０の動作を示している。ＧＳ＿１、ＧＳ＿２およびＧＳ＿３についても、ＧＳ＿０と同様、画素アレイＰＡの偶数番目の行である第ＧＳ＿１行、第ＧＳ＿２行および第ＧＳ＿３行に属する複数の単位画素セル１０の動作をそれぞれ示している。これらの行に属する複数の単位画素セル１０の動作は、ＩＴＯ＿Ｇが示す電圧の変化によって制御される。ＲＳ＿０は、画素アレイＰＡの奇数番目の行である第ＲＳ＿０行に属する複数の単位画素セル１０の動作を示している。ＲＳ＿１、ＲＳ＿２およびＲＳ＿３についても、ＲＳ＿０と同様、画素アレイＰＡの奇数番目の行である第ＲＳ＿１行、第ＲＳ＿２行および第ＲＳ＿３行に属する複数の単位画素セル１０の動作をそれぞれ示している。これらの行に属する複数の単位画素セル１０の動作は、ＩＴＯ＿Ｒが示す電圧によって制御される。
【0094】
ＧＳ＿０からＧＳ＿３とＲＳ＿０からＲＳ＿３とで表される各チャートは、矩形の枠内の網掛けの有無および種類によって、動作の内容を表している。具体的には、網掛けの無い白塗りの矩形は、露光状態であることを表している。すなわち、白塗りの矩形が占める期間（以下、単に「白塗りの期間」と記載する）は、対応する行に属する単位画素セル１０の露光期間である。斜線の網掛けが付された矩形、および、ドットの網掛けが付された矩形はいずれも、露光状態ではないことを表している。すなわち、斜線の網掛けが付された矩形、または、ドットの網掛けが付された矩形が占める期間は、対応する行に属する単位画素セル１０の非露光期間である。このうち、ドットの網掛けが付された矩形が占める期間（以下、単に「ドットの期間」と記載する）は、対応する行に属する単位画素セル１０の信号読み出し、リセットおよびリセット読み出しを行う期間である。すなわち、ドットの期間は、信号読み出しを行う読み出し期間と、電荷蓄積領域のリセットおよびリセット後の読み出しを行うリセット期間、との合計期間である。
【0095】
本実施の形態では、制御回路３９は、電圧供給回路３２および垂直走査回路３６を制御することによって、１フレーム期間毎に、画素アレイＰＡに対してグローバルシャッタ動作とローリングシャッタ動作とを同時に実行させる。グローバルシャッタ動作では、第ＧＳ＿０行から第ＧＳ＿３行の各第１画素ブロック１０ｂｇにおいて、露光期間から非露光期間への切り替えのタイミングが同じであり、かつ、非露光期間から露光期間への切り替えのタイミングが同じである。他方、ローリングシャッタ動作では、第ＲＳ＿０行から第ＲＳ＿３行の各第２画素ブロック１０ｂｒにおいて、露光期間から非露光期間への切り替えのタイミング、および、非露光期間から露光期間への切り替えのタイミングが異なる。
【0096】
具体的には、グローバルシャッタ動作では、第１電圧供給回路３２Ｇは、第１電圧を各第１画素ブロック１０ｂｇの対向電極１２に同時に印加することにより露光期間を形成する。第１電圧は、例えば、図４の第１電圧範囲に含まれる電圧である。また、第１電圧供給回路３２Ｇは、第２電圧を第１画素ブロック１０ｂｇの対向電極１２に同時に印加することにより非露光期間を形成する。第２電圧は、例えば、図４の第３電圧範囲に含まれる電圧である。
【0097】
他方、ローリングシャッタ動作では、第２電圧供給回路３２Ｒは、１フレーム期間中、第１電圧を各第２画素ブロック１０ｂｒの対向電極１２に継続的に印加する。そして、垂直走査回路３６による信号読み出し、リセット、およびリセット読み出しのための処理が行われることによって、露光期間と非露光期間とが形成される。また、垂直走査回路３６は、その処理を第２画素ブロック１０ｂｒ毎に異なるタイミングで行う。その結果、各第２画素ブロック１０ｂｒにおいて、露光期間から非露光期間への切り替えのタイミング、および、非露光期間から露光期間への切り替えのタイミングが異なる。
【0098】
以下、第ＧＳ＿０行から第ＧＳ＿３行におけるグローバルシャッタ動作について、先に詳細に説明する。
【0099】
画像の取得においては、まず、画素アレイＰＡ中の各第１画素ブロック１０ｂｇに含まれる各々の単位画素セル１０の電荷蓄積領域のリセットが実行される。例えば、図６に示すように、垂直同期信号Ｖｓｓに基づき、時刻ｔ０で、第ＧＳ＿０行に属する複数の単位画素セル１０のリセットを開始する。なお、直前のフレームで露光が行われている場合には、リセットの前に画素信号の読み出しが行われ、リセットの後にもリセット後の信号（すなわち、リセット信号）の読み出しが行われる。
【0100】
第ＧＳ＿０行に属する単位画素セル１０のリセットにおいては、第ＧＳ＿０行のアドレス制御線４６の電位を制御することにより、そのアドレス制御線４６にゲートが接続されているアドレストランジスタ２６をオンする。さらに、第ＧＳ＿０行のリセット制御線４８の電位の制御により、そのリセット制御線４８にゲートが接続されているリセットトランジスタ２８をオンする。これにより、電荷蓄積ノード４１とリセット電圧線４４とが接続され、電荷蓄積領域にリセット電圧Ｖｒが供給される。すなわち、信号検出トランジスタ２４のゲート電極２４ｇおよび光電変換部１３の画素電極１１の電位が、リセット電圧Ｖｒにリセットされる。その後、垂直信号線４７を介して、第ＧＳ＿０行の単位画素セル１０からリセット後の画素信号を読み出す。このときに得られる画素信号は、リセット電圧Ｖｒの大きさに対応した画素信号である。画素信号の読み出し後、リセットトランジスタ２８およびアドレストランジスタ２６をオフとする。
【0101】
本実施の形態では、図６に模式的に示すように、水平同期信号Ｈｓｓにあわせて、第ＧＳ＿０行から第ＧＳ＿３行の各行に属する画素のリセットを行単位で順次に実行する。以下では、水平同期信号Ｈｓｓのパルスの間隔、換言すれば、ある行が選択されてから次の行が選択されるまでの期間を「１Ｈ期間」と呼ぶことがある。この例では、時刻ｔ０から時刻ｔ１までの期間が１Ｈ期間に相当する。
【0102】
ここで、時刻ｔ０から時刻ｔ４の期間においては、画素電極１１と対向電極１２との間の電位差が上述の第３電圧範囲となるような電圧Ｖ３が、各第１画素ブロック１０ｂｇの対向電極１２に印加されている。つまり、第１電圧供給回路３２Ｇから、第ＧＳ＿０行から第ＧＳ＿３行の各行にある対向電極１２の電極片１２ｂにその電圧Ｖ３が印加されている。言い方を変えれば、時刻ｔ０から露光期間の開始時刻ｔ４までの期間において、光電変換部１３の光電変換層１５は、第３電圧範囲のバイアス電圧が印加された状態にある。
【0103】
光電変換層１５に第３電圧範囲のバイアス電圧が印加された状態では、光電変換層１５からの電荷蓄積領域への信号電荷の移動は、ほとんど起こらない。これは、光電変換層１５に第３電圧範囲のバイアス電圧が印加された状態では、光の照射によって生じた正および負の電荷のほとんどが、速やかに再結合し、画素電極１１によって収集される前に消滅してしまうためであると推測される。したがって、光電変換層１５に第３電圧範囲のバイアス電圧が印加された状態では、光電変換層１５に光が入射しても、電荷蓄積領域への信号電荷の蓄積は、ほとんど起こらない。そのため、露光期間以外の期間における、意図しない感度の発生が抑制される。なお、意図しない感度は、寄生感度とも呼ばれる。このように、光電変換層１５へのバイアス電圧を第３電圧範囲とすることによって感度を速やかに０に落とし得る。バイアス電圧を第３電圧範囲とした状態では、画素電極１１による信号電荷の収集が行われないので、露光していない状態と同じになる。バイアス電圧を第３電圧範囲としている期間は、図６に示すように、非露光期間となる。なお、第３電圧範囲のバイアス電圧を印加するための電圧Ｖ３は、一例として０Ｖであるが、０Ｖに限定されない。電圧Ｖ３は、第２電圧の一例であり、非露光期間を形成するための電圧である。
【0104】
第ＧＳ＿０行から第ＧＳ＿３行では、時刻ｔ４に、ＩＴＯ＿Ｇに対応する電極片１２ｂに印加される電圧が電圧Ｖ３と異なる電圧Ｖｅに切り替わることによって露光期間が開始される。露光期間は、電圧供給回路３２が、対向電極１２の電極片１２ｂに印加する電圧を電圧Ｖ３とは異なる電圧Ｖｅに切り替えることによって開始される。電圧Ｖｅは、第１電圧の一例であり、露光期間を形成するための電圧である。電圧Ｖｅは、例えば、画素電極１１と対向電極１２との間の電位差が上述の第１電圧範囲となるような電圧である。電圧Ｖｅは、例えば１０Ｖ程度である。対向電極１２に電圧Ｖｅが印加されることにより、光電変換層１５中の信号電荷（この例では正孔）が画素電極１１によって収集され、電荷蓄積領域に蓄積される。つまり、信号電荷が電荷蓄積ノード４１に蓄積される。
【0105】
第１電圧供給回路３２Ｇが、ＩＴＯ＿Ｇに対応する電極片１２ｂに印加する電圧を、時刻ｔ８で再び電圧Ｖ３に切り替えることにより、露光期間が終了する。このように、本実施の形態における第ＧＳ＿０行から第ＧＳ＿３行では、対向電極１２の電極片１２ｂに印加する電圧が電圧Ｖ３と電圧Ｖｅとの間で切り替えられることによって、露光期間と非露光期間とが切り替えられる。また、図６から分かるように、本実施の形態では、第ＧＳ＿０行から第ＧＳ＿３行では、それぞれ互いに異なるタイミングでリセットが順次行われ、同じタイミングで露光期間と非露光期間とが切り替えられる。
【0106】
水平同期信号Ｈｓｓに基づき、画素アレイＰＡの各行に属する単位画素セル１０からの信号の読み出しを行う。この例では、時刻ｔ８から、第ＧＳ＿０行から第ＧＳ＿３行の各行に属する単位画素セル１０からの信号の読み出しが行単位で順次に実行されている。以下では、ある行に属する単位画素セル１０が選択されてからその行に属する単位画素セル１０が再び選択されるまでの期間を「１Ｖ期間」と呼ぶことがある。
【0107】
この例では、時刻ｔ０から時刻ｔ８までの期間が１Ｖ期間に相当する。露光期間の終了後における、第ＧＳ＿０行に属する単位画素セル１０からの信号の読み出しにおいては、第ＧＳ＿０行のアドレストランジスタ２６をオンする。これにより、露光期間において電荷蓄積領域に蓄積された電荷量に対応した画素信号が垂直信号線４７に出力される。画素信号の読み出しに続けて、リセットトランジスタ２８をオンして単位画素セル１０のリセットを行う。リセット後に、リセットトランジスタ２８を再びオフとする。そして、リセットトランジスタ２８をオフとした後の信号（すなわち、リセット信号）を読み出す。リセット信号の読み出し後、アドレストランジスタ２６をオフとする。画素アレイＰＡの各行に属する単位画素セル１０からの画素信号とリセット信号との差分をとることにより、固定ノイズを除去した信号が得られる。
【0108】
このように、本実施の形態では、第ＧＳ＿０から第ＧＳ＿３行の対向電極１２に印加する電圧が電圧Ｖ３と電圧Ｖｅとの間で切り替えられることによって、露光期間と非露光期間とが切り替えられる。図６から分かるように、第ＧＳ＿０から第ＧＳ＿３行における露光期間の開始および終了は、複数の第１画素ブロック１０ｂｇに含まれる全ての画素において同時に行われる。その結果、撮像装置１００においてグローバルシャッタ動作が実行される。また、露光期間は、読み出し動作をしている期間を除いて、１Ｈ期間からほぼ１Ｖ期間にわたって自由に選択することができる。なお、ほぼ１Ｖ期間とは、具体的には、１Ｖから、読み出し動作をしている期間を除く残りの期間である。
【0109】
一方、第ＲＳ＿０行から第ＲＳ＿３行では、ローリングシャッタ動作が行われる。つまり、ＩＴＯ＿Ｒのグラフのように、第２電圧供給回路３２Ｒは、第ＲＳ＿０行から第ＲＳ＿３行の各行における対向電極１２に電圧Ｖｅを常時印加する。これにより、光電変換層１５中の信号電荷（この例では正孔）が画素電極１１によって収集され、電荷蓄積領域に蓄積される。つまり、信号電荷が電荷蓄積ノード４１に蓄積される。この信号電荷の蓄積は、信号読み出し、リセットおよびリセット読み出しを除く期間において行われる。ローリングシャッタ動作では、このように信号電荷が蓄積される期間が露光期間であって、それ以外の期間、すなわち、信号読み出し、リセットおよびリセット読み出しが行われる期間が、非露光期間である。本実施の形態における第ＲＳ＿０行から第ＲＳ＿３行では、時刻ｔ０から時刻ｔ４にかけて、互いに異なるタイミングで非露光期間が開始されて終了される。具体的には、第ＲＳ＿０行では、時刻ｔ０から時刻ｔ１にかけて非露光期間が形成され、その時刻ｔ１から露光期間が開始される。第ＲＳ＿１行では、第ＲＳ＿０行と比べて１Ｈ期間遅れ、時刻ｔ１から時刻ｔ２にかけて非露光期間が形成され、その時刻ｔ２から露光期間が開始される。同様に、第ＲＳ＿２行では、第ＲＳ＿１行と比べて１Ｈ期間遅れ、時刻ｔ２から時刻ｔ３にかけて非露光期間が形成され、その時刻ｔ３から露光期間が開始される。第ＲＳ＿３行では、第ＲＳ＿２行と比べて１Ｈ期間遅れ、時刻ｔ３から時刻ｔ４にかけて非露光期間が形成され、その時刻ｔ４から露光期間が開始される。このように、第ＲＳ＿０行から第ＲＳ＿３行において、露光期間および非露光期間が互いに異なるタイミングで行われる。すなわちローリングシャッタ動作が行われる。
【0110】
このように、本実施の形態では、対向電極１２を２つのグループに分割し、それぞれ独立に制御することによりローリングシャッタ動作に基づく画像と、グローバルシャッタ動作に基づく画像とを同時に取得することが可能である。また、複数の単位画素セル１０のそれそれは、画素電極１１、対向電極１２、光電変換層１５、および電荷蓄積領域を備え、グローバルシャッタ動作のための専用の回路、ローリングシャッタ動作のための専用の回路などを備えていない。したがって、それらの単位画素セル１０の構成を簡易化することができる。その結果、それぞれ簡易に構成された複数の単位画素セル１０によって、シャッタ動作が異なる複数の画像を得ることができる。
【0111】
また、本実施の形態では、対向電極１２は、複数の画素ブロック１０ｂのうち、同じ画素ブロック１０ｂ内の複数の単位画素セル１０間で連続し、異なる画素ブロック１０ｂ間で分離している。電圧供給回路３２は、複数の第１画素ブロック１０ｂｇのそれぞれに対応する対向電極１２に電気的に接続されている。これにより、電圧供給回路３２は、複数の第１画素ブロック１０ｂｇのそれぞれについて、対向電極１２の電位を切り替えることによって、その第１画素ブロック１０ｂｇに含まれる各単位画素セル１０の対向電極１２と画素電極１１との間の電圧を第１電圧と第２電圧とに切り替えることができる。その結果、複数の第１画素ブロック１０ｂｇのそれぞれで行われる露光期間と非露光期間との切り換えのタイミングを、一致させ易くすることができる。
【0112】
また、本実施の形態では、複数の第１画素ブロック１０ｂｇのそれぞれでは、対向電極１２と画素電極１１との間に第１電圧が印加されているときには、信号電荷は光電変換層１５から画素電極１１に移動する。対向電極１２と画素電極１１との間に第２電圧が印加されているときには、信号電荷の光電変換層１５から画素電極１１への移動が抑制される。これにより、対向電極１２と画素電極１１との間に第１電圧が印加されているときには、露光期間が形成され、対向電極１２と画素電極１１との間に第２電圧が印加されているときには、非露光期間が形成される。したがって、対向電極１２と画素電極１１との間の電圧の切り替えによって、露光期間と非露光期間との切り替えを適切に行うことができる。
【0113】
また、本実施の形態では、複数の画素ブロック１０ｂのそれぞれは、同じ１行に属する複数の単位画素セル１０からなっている。これにより、行毎にシャッタ動作を独立して制御できる。さらに、グローバルシャッタ動作により得られる画像と、ローリングシャッタ動作により得られる画像とを、それぞれ行単位で構成することができ、高画質化を図ることができる。
【0114】
また、本実施の形態では、複数の第１画素ブロック１０ｂｇのそれぞれと、複数の第２画素ブロック１０ｂｒのそれぞれとは、交互に配置されていている。これにより、グローバルシャッタ動作により得られる画像と、ローリングシャッタ動作により得られる画像との位置ずれを抑えることができる。
【0115】
なお、図６に示す例では、第ＧＳ＿０行および第ＲＳ＿０行のそれぞれのドットの期間は、同一であって、共に時刻ｔ０から時刻ｔ１までの期間である。同様に、第ＧＳ＿１行および第ＲＳ＿１行のそれぞれのドットの期間も、同一であって、共に時刻ｔ１から時刻ｔ２までの期間である。第ＧＳ＿２行および第ＲＳ＿２行のそれぞれのドットの期間も、同一であって、第ＧＳ＿３行および第ＲＳ＿３行のそれぞれのドットの期間も、同一である。つまり、１つの第１画素ブロック１０ｂｇに対応する行のドットの期間と、１つの第２画素ブロック１０ｂｒに対応する行のドットの期間とは、同一である。
【0116】
しかし、図１に示す撮像装置１００の構成では、第１画素ブロック１０ｂｇと第２画素ブロック１０ｂｒとでは、信号読み出し、リセットおよびリセット読み出しは、そのドットの期間の全てにわたって行われることはない。例えば、１つのドットの期間内で、第１画素ブロック１０ｂｇおよび第２画素ブロック１０ｂｒのそれぞれに対する、信号読み出し、リセットおよびリセット読み出しが、シーケンシャルに行われてもよい。例えば、第１画素ブロック１０ｂｇに対する、信号読み出し、リセットおよびリセット読み出しが先に行われ、その後に、第２画素ブロック１０ｂｒに対する、信号読み出し、リセットおよびリセット読み出しが行われてもよい。
【0117】
また、図１に示す撮像装置１００では、画素アレイＰＡの列毎に、１つの垂直信号線４７と１つのカラム信号処理回路３７とが配置されているが、２つの垂直信号線４７と２つのカラム信号処理回路３７とが配置されていてもよい。この場合、２つの垂直信号線４７のうちの一方と、２つのカラム信号処理回路３７のうちの一方とは、第１画素ブロック１０ｂｇに用いられる。そして、２つの垂直信号線４７のうちの他方と、２つのカラム信号処理回路３７のうちの他方とは、第２画素ブロック１０ｂｒに用いられる。したがって、この場合には、第１画素ブロック１０ｂｇに対する、信号読み出し、リセットおよびリセット読み出しと、第２画素ブロック１０ｂｒに対する、信号読み出し、リセットおよびリセット読み出しとが、同時に行われてもよい。
【0118】
また、本実施の形態におけるローリングシャッタ動作では、ドットの期間の終了時に露光期間が開始される。しかし、電子シャッタを用いることによって、ドットの期間の終了から所定の期間経過後に、露光期間が開始されてもよい。電子シャッタは、露光期間の開始時点を決めるリセット動作であって、上述のドットの期間において行われるリセットと同一の動作である。この電子シャッタを用いることによって、ローリングシャッタ動作が行われる各行の露光期間を調整することができる。その結果、グローバルシャッタ動作の露光期間の長さと、ローリングシャッタ動作の露光期間の長さとを容易に一致させることができる。
【0119】
（実施の形態２）
続いて、実施の形態２について説明する。
続いて、実施の形態２について説明する。
【0120】
実施の形態２に係る撮像装置１００は、実施の形態１と比較して、ローリングシャッタ動作が相違する。以下では、実施の形態１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。
【0121】
図７は、本実施の形態に係る撮像装置１００の単位画素セル１０と対向電極１２との関係と、電圧供給回路３２の構成の一例とを示す模式的な平面図である。
【0122】
電圧供給回路３２は、グローバルシャッタ動作用の第１電圧供給回路３２Ｇと、ローリングシャッタ動作用の第２電圧供給回路３２Ｒａとを備える。第１電圧供給回路３２Ｇは、感度制御線４２のうちの第１感度制御線４２ｇを介して、複数の第１画素ブロック１０ｂｇのそれぞれの電極片１２ｂに接続されている。このような第１電圧供給回路３２Ｇは、複数の第１画素ブロック１０ｂｇがグローバルシャッタ動作を行うように、それらの第１画素ブロック１０ｂｇに属する各単位画素セル１０に電圧を供給する。第２電圧供給回路３２Ｒａは、第２画素ブロック１０ｂｒ毎に、感度制御線４２のうちの第２感度制御線４２ｒを介して、その第２画素ブロック１０ｂｒの電極片１２ｂに接続されている。このような第２電圧供給回路３２Ｒａは、それらの第２画素ブロック１０ｂｒに属する各単位画素セル１０に電圧を供給する。このとき、第２電圧供給回路３２Ｒａは、実施の形態１の第２電圧供給回路３２Ｒとは異なり、第２画素ブロック１０ｂｒ毎に、その第２画素ブロック１０ｂｒの電極片１２ｂに印加されるバイアス電圧Ｖｂを変化させる。
【0123】
図８は、本実施の形態に係る撮像装置１００における動作の一例を説明するための図である。
【0124】
第１電圧供給回路３２Ｇは、ＩＴＯ＿Ｇのグラフのように、実施の形態１と同様、各第１画素ブロック１０ｂｇの電極片１２ｂに印加されるバイアス電圧Ｖｂを電圧Ｖ３と電圧Ｖｅとの間で切り替える。そして、垂直走査回路３６は、実施の形態１と同様、第ＧＳ＿０行から第ＧＳ＿３行の各行に対して、信号読み出し、リセットおよびリセット読み出しのための処理を実行する。
【0125】
ここで、ＩＴＯ＿Ｒ０からＩＴＯ＿Ｒ３で表されるグラフはそれぞれ、第２感度制御線４２ｒを介して第２電圧供給回路３２Ｒａから、第２画素ブロック１０ｂｒの電極片１２ｂに印加されるバイアス電圧Ｖｂの時間的変化の一例を示している。具体的には、ＩＴＯ＿Ｒ０、ＩＴＯ＿Ｒ１、ＩＴＯ＿Ｒ２、およびＩＴＯ＿Ｒ３、は、第ＲＳ＿０行、第ＲＳ＿１行、第ＲＳ＿２行、および第ＲＳ＿３行の第２画素ブロック１０ｂｒに対応するバイアス電圧Ｖｂの時間的変化の一例をそれぞれ示す。ＩＴＯ＿Ｒ０からＩＴＯ＿Ｒ３はそれぞれ、第２画素ブロック１０ｂｒ毎に設けられた電極片１２ｂとみなすことができる。
【0126】
ＩＴＯ＿Ｒ０からＩＴＯ＿Ｒ３のグラフのように、本実施の形態における第２電圧供給回路３２Ｒａは、各第２画素ブロック１０ｂｒの電極片１２ｂに印加されるバイアス電圧Ｖｂを電圧Ｖ３と電圧Ｖｅとの間で切り替える。さらに、第２電圧供給回路３２Ｒａは、そのバイアス電圧Ｖｂの切り替えのタイミングを、各第２画素ブロック１０ｂｒで異ならせる。
【0127】
具体的には、第ＲＳ＿０行では、時刻ｔ０から時刻ｔ４にかけて、画素電極１１と対向電極１２との間の電位差が上述の第３電圧範囲となるような電圧Ｖ３が、その第ＲＳ＿０行に対応する第２画素ブロック１０ｂｒの電極片１２ｂに印加される。次に、時刻ｔ４から時刻ｔ８にかけて、画素電極１１と対向電極１２との間の電位差が上述の第１電圧範囲となるような電圧Ｖｅが、その第ＲＳ＿０行に対応する第２画素ブロック１０ｂｒの電極片１２ｂに印加される。その結果、第ＲＳ＿０行では、時刻ｔ０から時刻ｔ４の期間は、非露光期間に設定され、時刻ｔ４から時刻ｔ８の期間は、露光期間に設定される。
【0128】
第ＲＳ＿１行では、第ＲＳ＿０行と比べて１Ｈ期間遅れ、時刻ｔ１から時刻ｔ５にかけて、その第ＲＳ＿１行に対応する第２画素ブロック１０ｂｒの電極片１２ｂに電圧Ｖ３が印加される。次に、時刻ｔ５から時刻ｔ９にかけて、その第ＲＳ＿１行に対応する第２画素ブロック１０ｂｒの電極片１２ｂに電圧Ｖｅが印加される。その結果、第ＲＳ＿１行では、時刻ｔ１から時刻ｔ５の期間は、非露光期間に設定され、時刻ｔ５から時刻ｔ９の期間は、露光期間に設定される。このように、第ＲＳ＿１行における露光期間と非露光期間との切り換えのタイミングは、第ＲＳ＿０行における露光期間と非露光期間との切り換えのタイミングから１Ｈ期間ずらされる。同様に、第ＲＳ＿２行における露光期間と非露光期間との切り換えのタイミングは、第ＲＳ＿１行における露光期間と非露光期間との切り換えのタイミングから１Ｈ期間ずらされる。さらに、第ＲＳ＿３行における露光期間と非露光期間との切り換えのタイミングは、第ＲＳ＿２行における露光期間と非露光期間との切り換えのタイミングから１Ｈ期間ずらされる。
【0129】
このように、本実施の形態では、ローリングシャッタ動作においても、グローバルシャッタ動作と同様、対向電極１２の電極片１２ｂに印加されるバイアス電圧Ｖｂが切り替えられる。
【0130】
なお、本実施の形態においても、実施の形態１と同様、撮像装置１００では、画素アレイＰＡの列毎に、２つの垂直信号線４７と２つのカラム信号処理回路３７とが配置されていてもよい。この場合には、第１画素ブロック１０ｂｇに対する、信号読み出し、リセットおよびリセット読み出しと、第２画素ブロック１０ｂｒに対する、信号読み出し、リセットおよびリセット読み出しとを、同時に行うことができる。
【0131】
（実施の形態３）
続いて、実施の形態３について説明する。
続いて、実施の形態３について説明する。
【0132】
実施の形態１および２では、画素電極１１と対向電極１２との間の電位差を電圧Ｖ３と電圧Ｖｅとの間で切り替えるときには、その対向電極１２の電位を制御する。一方、実施の形態３では、電荷蓄積領域、すなわち電荷蓄積ノード４１の電位を制御することによって、画素電極１１と対向電極１２との間の電位差を電圧Ｖ３と電圧Ｖｅとの間で切り替える。以下では、実施の形態１または２との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。
【0133】
【0134】
図９に示す撮像装置２００の電圧供給回路３２は、電位設定回路３３と、第１電位切替回路３３Ｇと、第２電位切替回路３３Ｒとを備える。電位設定回路３３は、行毎に設けられている感度制御線４２に接続されている。
【0135】
第１電位切替回路３３Ｇは、画素アレイＰＡのうちのグローバルシャッタ動作を行う各行、すなわち偶数番目の各行に設けられている第１電位制御線４３ｇに接続されている。第２電位切替回路３３Ｒは、画素アレイＰＡのうちのローリングシャッタ動作を行う各行、すなわち奇数番目の各行に設けられている第２電位制御線４３ｒに接続されている。また、画素アレイＰＡに含まれる各単位画素セル１０は、容量２９を備える。なお、容量２９は、具体的には静電容量であって、コンデンサとも呼ばれる。グローバルシャッタ動作を行う行に属する単位画素セル１０の容量２９は、その行に設けられている第１電位制御線４３ｇと、その単位画素セル１０の電荷蓄積ノード４１との間に接続されている。ローリングシャッタ動作を行う行に属する単位画素セル１０の容量２９は、その行に設けられている第２電位制御線４３ｒと、その単位画素セル１０の電荷蓄積ノード４１との間に接続されている。
【0136】
また、本実施の形態では、撮像装置２００は、列毎に２本の垂直信号線を備える。つまり、図９に示されるように、撮像装置２００は、列毎に垂直信号線４７ａおよび垂直信号線４７ｂを備える。垂直信号線４７ａは、例えば、奇数番目の行に属する単位画素セル１０に接続されている。垂直信号線４７ｂは、例えば、偶数番目の行に属する単位画素セル１０に接続されている。
【0137】
垂直信号線４７ａおよび垂直信号線４７ｂには、カラム信号処理回路３７ａおよびカラム信号処理回路３７ｂがそれぞれ接続されている。カラム信号処理回路３７ａおよび３７ｂは、実施の形態１に係るカラム信号処理回路３７と同じである。
【0138】
以上のように、２本の垂直信号線が設けられていることで、２行の単位画素セル１０からの信号を同時に読み出すことが可能である。
【0139】
図１０は、本実施の形態に係る撮像装置２００の単位画素セル１０と対向電極１２との関係と、電圧供給回路３２の構成の一例とを示す模式的な平面図である。
【0140】
各第１画素ブロック１０ｂｇに対応する対向電極１２の電極片１２ｂと、各第２画素ブロック１０ｂｒに対応する対向電極１２の電極片１２ｂとは、感度制御線４２を介して電位設定回路３３に接続されている。電位設定回路３３は、それらの対向電極１２の電極片１２ｂに電圧（例えば１０Ｖ程度）を常時印加する。
【0141】
第１電位切替回路３３Ｇは、各第１画素ブロック１０ｂｇに対応する第１電位制御線４３ｇの電位を切り替える。ここで、第１電位切替回路３３Ｇは、第１電位制御線４３ｇを介して複数の第１画素ブロック１０ｂｇのそれぞれに含まれる各単位画素セル１０に接続されている。さらに、その第１電位制御線４３ｇは、単位画素セル１０内の容量２９を介して電荷蓄積ノード４１および画素電極１１に接続されている。つまり、電圧供給回路３２の第１電位切替回路３３Ｇは、複数の第１画素ブロック１０ｂｇのそれぞれに含まれる各単位画素セル１０の画素電極１１に容量２９を介して接続される。
【0142】
これにより、容量２９を介して第１電位制御線４３ｇに接続されている電荷蓄積ノード４１の電位も切り替えられる。その結果、実施の形態１および２と同様、第１画素ブロック１０ｂｇに属する各単位画素セル１０における画素電極１１と対向電極１２との間の電位差を、電圧Ｖｅと電圧Ｖ３との間で切り替えられることができる。
【0143】
同様に、第２電位切替回路３３Ｒは、各第２画素ブロック１０ｂｒに対応する第２電位制御線４３ｒの電位を切り替える。ここで、第２電位切替回路３３Ｒは、第２電位制御線４３ｒを介して複数の第２画素ブロック１０ｂｒのそれぞれに含まれる各単位画素セル１０に接続されている。さらに、その第２電位制御線４３ｒは、単位画素セル１０内の容量２９を介して電荷蓄積ノード４１および画素電極１１に接続されている。つまり、電圧供給回路３２の第２電位切替回路３３Ｒは、複数の第２画素ブロック１０ｂｒのそれぞれに含まれる各単位画素セル１０の画素電極１１に容量２９を介して接続される。
【0144】
これにより、容量２９を介して第２電位制御線４３ｒに接続されている電荷蓄積ノード４１の電位も切り替えられる。その結果、実施の形態２と同様、第２画素ブロック１０ｂｒに属する各単位画素セル１０における画素電極１１と対向電極１２との間の電位差を、電圧Ｖｅと電圧Ｖ３との間で切り替えられることができる。
【0145】
図１１は、本実施の形態に係る撮像装置２００における動作の一例を説明するための図である。
【0146】
ＣＣ＿Ｇで表されるグラフは、複数の第１画素ブロック１０ｂｇのそれぞれに含まれる各単位画素セル１０の電荷蓄積ノード４１における電位の時間的変化の一例を示している。なお、その電荷蓄積ノード４１における電位の時間的変化のタイミングは、第１電位制御線４３ｇにおける電位の時間的変化のタイミングと一致する。また、電荷蓄積ノード４１における電位は、容量２９の大きさに応じて、第１電位制御線４３ｇの電位と略一致し得る。
【0147】
上述の複数の第１画素ブロック１０ｂｇは、例えば、第ＧＳ＿０行から第ＧＳ＿３行に対応する第１画素ブロック１０ｂｇである。これらの第１画素ブロック１０ｂｇの電荷蓄積ノード４１の電位は、第１電位切替回路３３Ｇによって同一のタイミングで切り替えられる。例えば、電荷蓄積ノード４１に印加される電圧は、１０Ｖ程度と０Ｖ程度との間で切り替えられる。
【0148】
ＣＣ＿Ｒ０からＣＣ＿Ｒ３で表されるグラフはそれぞれ、複数の第２画素ブロック１０ｂｒの何れか１つに含まれる各単位画素セル１０の電荷蓄積ノード４１における電位の時間的変化の一例を示している。なお、その電荷蓄積ノード４１における電位の時間的変化のタイミングは、第２電位制御線４３ｒにおける電位の時間的変化のタイミングと一致する。また、電荷蓄積ノード４１における電位は、容量２９の大きさに応じて、第２電位制御線４３ｒの電位と略一致し得る。
【0149】
上述の複数の第２画素ブロック１０ｂｒは、例えば、第ＲＳ＿０行から第ＲＳ＿３行に対応する第２画素ブロック１０ｂｒである。これらの第２画素ブロック１０ｂｒの電荷蓄積ノード４１の電位は、第２電位切替回路３３Ｒによって互いに異なるタイミングで切り替えられる。この場合にも、上述と同様、例えば、電荷蓄積ノード４１に印加される電圧は、１０Ｖ程度と０Ｖ程度との間で切り替えられる。
【0150】
ＣＣ＿ＧおよびＣＣ＿Ｒ０からＣＣ＿Ｒ３で表されるグラフのように、本実施の形態では、実施の形態２における対向電極１２の電位の制御と逆の制御が、電荷蓄積ノード４１に対して行われる。これにより、本実施の形態でも、第ＧＳ＿０行から第ＧＳ＿３行および第ＲＳ＿０行から第ＲＳ＿３行に対して、実施の形態２と同様のタイミングで、画素電極１１と対向電極１２との間の電位差を電圧Ｖ３と電圧Ｖｅとの間で切り替えることができる。つまり、電圧供給回路３２は、複数の第１画素ブロック１０ｂｇのそれぞれに含まれる各単位画素セル１０の電荷蓄積領域および画素電極１１の電位を、容量２９を介して切り替える。これによって、その単位画素セル１０の対向電極１２と画素電極１１との間の電圧を、第１電圧と第２電圧とに切り替えることができる。その結果、実施の形態２と同様に、本実施の形態では、第ＧＳ＿０行から第ＧＳ＿３行が、グローバルシャッタ動作を行い、第ＲＳ＿０行から第ＲＳ＿３行が、ローリングシャッタ動作を行う。
【0151】
また、本実施の形態では、垂直信号線４７ａは、例えば、第ＲＳ＿０行、第ＲＳ＿１行、第ＲＳ＿２行、および第ＲＳ＿３行の単位画素セル１０に接続されている。垂直信号線４７ｂは、例えば、第ＧＳ＿０行、第ＧＳ＿１行、第ＧＳ＿２行、および第ＧＳ＿３行の単位画素セル１０に接続されている。したがって、第ＧＳ＿０行と第ＲＳ＿０行とのそれぞれの単位画素セル１０から同時に信号読み出しを行うことができる。同様に、第ＧＳ＿１行と第ＲＳ＿１行とのそれぞれの単位画素セル１０から同時に信号読み出しを行うことができる。このように、グローバルシャッタ動作を行う１つの行と、ローリングシャッタ動作を行う１つの行とから同時に信号読み出しを行うことができる。これにより、信号の読み出し速度を向上することができるため、高速に撮像することができる。
【0152】
なお、本実施の形態では、各列に設けられる垂直信号線の数は２本であるが、実施の形態１または２と同様に、１本であってもよい。この場合には、例えば、第ＧＳ＿０行と第ＲＳ＿０行とのそれぞれの単位画素セル１０からの信号読み出しは、シーケンシャルに行われる。
【0153】
なお、本実施の形態では、グローバルシャッタ動作およびローリングシャッタ動作の両方に対して、電荷蓄積ノード４１の電位の切り替えが行われる。しかし、何れか一方のシャッタ動作に対して、電荷蓄積ノード４１の電位の切り替えが行われ、他方のシャッタ動作に対しては、実施の形態１または２のように、対向電極１２の電位の切り替えが行われてもよい。また、グローバルシャッタ動作に対して、電荷蓄積ノード４１の電位の切り替えが行われ、ローリングシャッタ動作に対しては、実施の形態１のように、電荷蓄積ノード４１および対向電極１２の電位の切り替えが行われなくてもよい。この場合、ローリングシャッタ動作の露光期間および非露光期間は、信号読み出し、リセット動作、およびリセット読み出しのタイミングによって設定される。また、この場合には、電子シャッタが行われてもよく、行われなくてもよい。
【0154】
また、本実施の形態では、対向電極１２は、同じ画素ブロック１０ｂ内の複数の単位画素セル１０間で連続し、異なる画素ブロック１０ｂ間で分離している。しかし、対向電極１２は、異なる画素ブロック１０ｂ間で分離されることなく連続していてもよい。
【0155】
（実施の形態４）
続いて、実施の形態４について説明する。
続いて、実施の形態４について説明する。
【0156】
実施の形態４に係る撮像装置は、実施の形態１と比較して、画素ブロックに含まれる単位画素セルの行数が相違する。以下では、実施の形態１との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。
【0157】
図１２は、本実施の形態に係る撮像装置３００の単位画素セル１０と対向電極２１２との関係を示す模式的な平面図である。本実施の形態では、複数の単位画素セル１０は、ｉ行以上の行毎に複数の画素ブロック２１０ｂを構成する。ここで、ｉは、２以上の整数である。言い換えれば、複数の画素ブロック２１０ｂのそれぞれは、２行以上の同じ行に属する複数の画素からなる。図１２に示される例では、ｉ＝２である。複数の画素ブロック２１０ｂはそれぞれ、隣り合う２行分の単位画素セル１０を含んでいる。以下では、ｉ＝２である場合を例に説明するが、ｉは、３以上であってもよい。
【0158】
本実施の形態に係る対向電極２１２は、ｉ行毎に分離されている。具体的には、対向電極２１２は、複数の画素ブロック２１０ｂと一対一に対応する複数の電極片２１２ｂを有する。図１２に示すように、複数の電極片２１２ｂは、２行毎に設けられており、互いに分離している。つまり、電極片２１２ｂは、同じ２行に属する複数の単位画素セル１０の各々の画素電極１１を覆っている。
【0159】
実施の形態１と同様に、電圧供給回路３２は、電極片２１２ｂ毎に、印加する電圧の大きさおよびタイミングを制御することができる。これにより、画素ブロック２１０ｂ毎に、対応する画素ブロック２１０ｂに属する単位画素セル１０の状態を制御することができる。
【0160】
図１３は、本実施の形態に係る対向電極２１２の各電極片２１２ｂと電圧供給回路３２との接続形態の一例を示す模式的な平面図である。
【0161】
複数の画素ブロック２１０ｂは、図１３に示すように、複数の第１画素ブロック２１０ｂｇと、複数の第２画素ブロック２１０ｂｒとを含む。複数の第１画素ブロック２１０ｂｇは、グローバルシャッタ動作に用いられ、複数の第２画素ブロック２１０ｂｒは、ローリングシャッタ動作に用いられる。このような複数の第１画素ブロック２１０ｂｇのそれぞれと、複数の第２画素ブロック２１０ｂｒのそれぞれとは、図１３に示すように、交互に配置されている。つまり、隣り合う２つの第１画素ブロック２１０ｂｇの間には１つの第２画素ブロック２１０ｂｒが配置され、隣り合う２つの第２画素ブロック２１０ｂｒの間には１つの第１画素ブロック２１０ｂｇが配置されている。別の言い方をすれば、複数の画素ブロック２１０ｂの並び方向に沿って、偶数番目に第１画素ブロック２１０ｂｇが配置され、奇数番目に第２画素ブロック２１０ｂｒが配置されている。
【0162】
電圧供給回路３２は、例えば実施の形態１と同様、グローバルシャッタ動作用の第１電圧供給回路３２Ｇと、ローリングシャッタ動作用の第２電圧供給回路３２Ｒとを備える。第１電圧供給回路３２Ｇは、感度制御線４２のうちの第１感度制御線４２ｇを介して、複数の第１画素ブロック２１０ｂｇのそれぞれの電極片２１２ｂに接続されている。このような第１電圧供給回路３２Ｇは、複数の第１画素ブロック２１０ｂｇがグローバルシャッタ動作を行うように、それらの第１画素ブロック２１０ｂｇに属する各単位画素セル１０に電圧を供給する。第２電圧供給回路３２Ｒは、感度制御線４２のうちの第２感度制御線４２ｒを介して、複数の第２画素ブロック２１０ｂｒのそれぞれの電極片２１２ｂに接続されている。このような第２電圧供給回路３２Ｒは、複数の第２画素ブロック２１０ｂｒがローリングシャッタ動作を行うように、それらの第２画素ブロック２１０ｂｒに属する各単位画素セル１０に電圧を供給する。これにより、本実施の形態に係る撮像装置３００は、実施の形態１と同様の処理動作、つまり図６に示す処理動作を行う。この場合、図６に示す第ＧＳ＿０行および第ＧＳ＿１行に共通の電極片２１２ｂに対してバイアス電圧Ｖｂが印加され、第ＧＳ＿２行および第ＧＳ＿３行に共通の電極片２１２ｂに対してバイアス電圧Ｖｂが印加される。同様に、第ＲＳ＿０行および第ＲＳ＿１行に共通の電極片２１２ｂに対してバイアス電圧Ｖｂが印加され、第ＲＳ＿２行および第ＲＳ＿３行に共通の電極片２１２ｂに対してバイアス電圧Ｖｂが印加される。したがって、画素アレイＰＡは、２行毎に、グローバルシャッタ動作を行う領域と、ローリングシャッタ動作を行う領域とに分離される。
【0163】
以上のように、本実施の形態に係る撮像装置２００では、複数の単位画素セル１０は、２行以上の行毎に画素ブロック２１０ｂを構成しており、対向電極２１２は、画素ブロック２１０ｂ毎に分離して設けられている。すなわち、対向電極２１２は、複数行にまたがる電極片２１２ｂを有する。
【0164】
これにより、対向電極２１２の電極片２１２ｂの個数を減らすことができるので、電極片２１２ｂを駆動するために必要なバッファ回路を削減できる。例えば、電極片２１２ｂ毎にバッファ回路を１つずつ設ければよい。また、複数の電極片２１２ｂを形成するための加工精度が低くてもよい。
【0165】
また、電極片２１２ｂの線幅（すなわち、列方向の長さ）が広くなるので、電極片２１２ｂの抵抗が低くなる。また、電極片２１２ｂの寄生容量が小さくなる可能性がある。これらより、電極片２１２ｂの抵抗をＲ、電極片２１２ｂの寄生容量をＣとした場合、電極片２１２ｂのセトリングの時定数はＲＣで表される。このため、電極片２１２ｂのセトリングの時定数が小さくなる可能性があり、セトリング期間を短くすることができうる。
【0166】
なお、本実施の形態における画素ブロック２１０ｂおよび電極片２１２ｂは、実施の形態１だけでなく、実施の形態２および３にも適用し得る。
【0167】
（実施の形態５）
続いて、実施の形態５について説明する。
続いて、実施の形態５について説明する。
【0168】
実施の形態５は、上述した各実施の形態に係る撮像装置を備える撮像システムである。以下では、各実施の形態との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。
【0169】
図１４は、本実施の形態に係る撮像システム４００の一例を示すブロック図である。図１４に示す撮像システム４００は、概略的には、カメラ部４８０と、表示部４９０とを有する。カメラ部４８０および表示部４９０は、単一の装置の２つの部分であってもよいし、それぞれが独立した別個の装置であってもよい。図１４に示すように、カメラ部４８０は、光学系４１０、撮像装置１００、システムコントローラ４２０および画像形成回路４３０を備える。表示部４９０は、信号処理回路４５０および表示装置４６０を備える。
【0170】
光学系４１０は、絞り、手振れ補正レンズ、ズームレンズおよびフォーカスレンズなどを含む。光学系４１０が有するレンズの数は、要求される機能に応じて適宜決定される。
【0171】
システムコントローラ４２０は、カメラ部４８０が備える各処理部を制御する。システムコントローラ４２０は、例えばＣＰＵ（Central Processing Unit）などの半導体集積回路であり、例えば、光学系４１０におけるレンズの駆動回路に制御信号を送出する。この例では、システムコントローラ４２０は、撮像装置１００の動作の制御も行う。例えば、システムコントローラ４２０は、垂直走査回路３６の駆動を制御する。システムコントローラ４２０の制御に基づいて、電圧供給回路３２から感度制御線４２に印加される電圧の切り替えが実行されてもよい。システムコントローラ４２０は、１以上のメモリを含み得る。
【0172】
画像形成回路４３０は、撮像装置１００の出力に基づいて画像を形成するように構成されている。画像形成回路４３０は、例えばＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field-Programmable Gate Array）などであり得る。画像形成回路４３０は、メモリを含んでいてもよい。
【0173】
図１４に示す例では、画像形成回路４３０は、出力バッファ４４０を有している。画像形成回路４３０は、出力バッファ４４０を介して、生成した画像のデータを表示部４９０に出力する。画像形成回路４３０から出力されるデータは、典型的には、ＲＡＷデータであり、例えば１２ビット幅の信号である。画像形成回路４３０から出力されるデータは、例えばＨ．２６４規格に準拠して圧縮されたデータであってもよい。
【0174】
表示部４９０の信号処理回路４５０は、画像形成回路４３０からの出力を受け取る。画像形成回路４３０からの出力は、カメラ部４８０に対する接続および取り外しが自在に構成された外部記録媒体（例えばフラッシュメモリデバイス）に一旦保存されてもよい。つまり、画像形成回路４３０からの出力が、外部記録媒体を介して表示部４９０に渡されてもよい。
【0175】
信号処理回路４５０は、例えば、ガンマ補正、色補間、空間補間およびオートホワイトバランスなどの処理を行う。信号処理回路４５０は、典型的には、ＤＳＰ、ＩＳＰ（Image Signal Processor）などである。
【0176】
表示装置４６０は、液晶ディスプレイ、有機ＥＬ（Electroluminescence）ディスプレイなどである。表示装置４６０は、信号処理回路４５０からの出力信号に基づいて画像を表示する。表示部４９０は、パーソナルコンピュータ、スマートフォンなどであり得る。
【0177】
なお、図１４では、撮像システム４００が撮像装置１００を備える例を示したが、撮像システム４００は、撮像装置２００または３００を備えてもよい。
【0178】
（実施の形態６）
続いて、実施の形態６について説明する。
続いて、実施の形態６について説明する。
【0179】
実施の形態６は、実施の形態５に係るカメラ部４８０を備える測距装置である。以下では、各実施の形態との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。
【0180】
図１５は、本実施の形態に係る測距装置を備える車両の一例を示す図である。
【0181】
車両１０００は、測距装置５００と、車速検出部６００とを備える。車速検出部６００は、車両１０００の速度を車速として検出し、その検出された車速を示す車速情報を測距装置５００に出力する。例えば、車速検出部６００は、車両１０００の車輪の回転に応じて出力されるパルス信号に基づいて車速を検出する。なお、車速検出部６００は、パルス信号に基づく手法に限らず、他の任意の手法によって車速を検出してもよい。また、車速検出部６００は、車両１０００に備えられている、車速を扱うＥＣＵ（Electronic Control Unit）から、車速情報を取得することによって、車速を検出してもよい。測距装置５００は、上記実施の形態５に係るカメラ部４８０を備える。そして、測距装置５００は、カメラ部４８０によって得られる画像データと、車速検出部６００から出力される車速情報とを用いて、カメラ部４８０から測距対象物までの距離を測定し、その距離を示す測距情報を出力する。なお、その測距対象物は、カメラ部４８０によって撮像される被写体である。
【0182】
図１６は、測距装置５００の構成の一例を示すブロック図である。
【0183】
測距装置５００は、カメラ部４８０、歪み検出部５１０、距離導出部５０３、およびシャッタ制御部５０４を備える。
【0184】
シャッタ制御部５０４は、車速検出部６００から出力される車速情報を取得し、その車速情報によって示される車速に応じてカメラ部４８０のシャッタパラメータを設定する。さらに、シャッタ制御部５０４は、その設定されたシャッタパラメータを示すシャッタ情報を、距離導出部５０３に出力する。シャッタパラメータは、例えば、上記実施の形態１～５に係る撮像装置による撮像に用いられる１Ｈ、１Ｖなどである。
【0185】
カメラ部４８０は、１フレーム期間毎に、ＧＳ画像データとＲＳ画像データとを歪み検出部５１０に出力する。ＧＳ画像データは、上記実施の形態１～４の何れかに係る撮像装置のグローバルシャッタ動作によって得られるデータである。ＲＳ画像データは、上記実施の形態１～４の何れかに係る撮像装置のローリングシャッタ動作によって得られるデータである。また、カメラ部４８０は、それらの画像データを得る場合には、シャッタ制御部５０４によって設定されたシャッタパラメータにしたがってグローバルシャッタ動作およびローリングシャッタ動作を行う。
【0186】
歪み検出部５１０は、カメラ部４８０からＧＳ画像データおよびＲＳ画像データを取得する。そして、歪み検出部５１０は、それらの画像データから測距対象物の形状の歪みの大きさを検出する。その歪みは、具体的には、ＧＳ画像データに映し出されている測距対象物の形状に対する、ＲＳ画像データに映し出されているその測距対象物の形状の歪みである。なお、このような歪みは、ローリングシャッタ歪みとも呼ばれる。また、歪み検出部５１０は、直線検出部５０１と、角度検出部５０２とを備える。
【0187】
直線検出部５０１は、カメラ部４８０からＧＳ画像データおよびＲＳ画像データを取得し、そのＧＳ画像データおよびＲＳ画像データのそれぞれについて、その画像データに映し出されている像に含まれる１以上のエッジを検出する。これらの検出されるエッジは、直線状のエッジである。そして、直線検出部５０１は、その直線状の複数のエッジを示すエッジ情報を角度検出部５０２に出力する。そのエッジ情報は、例えば、ＧＳ画像データおよびＲＳ画像データのそれぞれにおいて、検出されたエッジが示されている情報である。
【0188】
角度検出部５０２は、直線検出部５０１からエッジ情報を取得し、そのエッジ情報によって示されている複数のエッジから、ＧＳ画像データとＲＳ画像データとで互いに対応する２つのエッジを特定する。この２つのエッジは、ＧＳ画像データとＲＳ画像データとのそれぞれに映し出されている同一の測距対象物の同一の部位のエッジである。そして、角度検出部５０２は、特定された２つの直線状のエッジ間の角度を検出する。この角度がローリングシャッタ歪みの一例である。そして、角度検出部５０２は、そのエッジ間の角度を示す角度情報を距離導出部５０３に出力する。
【0189】
距離導出部５０３は、角度情報、シャッタ情報および車速情報を、角度検出部５０２、シャッタ制御部５０４および車速検出部６００から取得する。そして、距離導出部５０３は、角度情報、シャッタ情報および車速情報に基づいて、測距対象物までの距離を導出する。つまり、距離導出部５０３は、角度検出部５０２によって検出された角度と、シャッタ制御部５０４によって設定されたシャッタパラメータと、車速検出部６００から出力される車速情報と基づいて、測距対象物までの距離を導出する。これにより、カメラ部４８０からその測距対象物までの距離が測定される。
【0190】
なお、本実施の形態では、測距装置５００は、シャッタ制御部５０４を備えるが、シャッタ制御部５０４を備えていなくてもよい。つまり、シャッタパラメータが制御されることなく固定されていてもよい。このような場合には、距離導出部５０３は、少なくとも角度情報および車速情報に基づいて、距離を導出してもよい。また、カメラ部４８０は車両１０００に固定されているため、車速は、カメラ部４８０の移動速度であると言える。したがって、本実施の形態における距離導出部５０３は、カメラ部４８０の移動速度を取得し、その移動速度と、歪み検出部５１０によって検出された歪みの大きさとに基づいて、カメラ部４８０から測距対象物までの距離を導出する。
【0191】
なお、本実施の形態における測距装置５００が備えるカメラ部４８０の数は、１つに限らず、２つ以上であってもよい。
【0192】
図１７は、車両１０００に取り付けられているカメラ部４８０の位置および撮像範囲の一例を示す図である。なお、図１７の（ａ）は、車両１０００を鉛直上方から見た状態を示し、図１７の（ｂ）は、車両１０００を前方から見た状態を示す。
【0193】
車両１０００は、例えば図１７の（ａ）に示すように、４つのカメラ部４８０を備える。言い換えれば、図１７の例では、測距装置５００は、４つのカメラ部４８０を備えている。この場合、シャッタ制御部５０４は、４つのカメラ部４８０のそれぞれに対してシャッタパラメータを設定する。さらに、歪み検出部５１０は、４つのカメラ部４８０のそれぞれについて、そのカメラ部４８０から出力されるＧＳ画像データおよびＲＳ画像データに基づいて、ローリングシャッタ歪みを検出する。なお、車両１０００には、それぞれ１つのカメラ部４８０が備えられた４つの測距装置５００が搭載されていてもよい。これにより、４つのカメラ部４８０のそれぞれについて、そのカメラ部４８０から、そのカメラ部４８０で撮像された測距対象物までの距離が導出される。
【0194】
４つのカメラ部４８０は、例えば図１７の（ａ）に示すように、車両１０００の前方、後方、左側、および右側を撮像し得るようにその車両１０００に配置される。このとき、車両１０００の走行に応じて、４つのカメラ部４８０のそれぞれから出力されるＲＳ画像データにおいて歪みが生じ易いように、これらの４つのカメラ部４８０が車両１０００に取り付けられる。例えば、４つのカメラ部４８０のそれぞれが備える画素アレイＰＡの各行が、その画素アレイＰＡに投影される被写体の像の動きの方向に沿うように、４つのカメラ部４８０が車両１０００に取り付けられる。その被写体の像の動きの方向は、その被写体が静止している場合には、カメラ部４８０の動きの方向である。また、カメラ部４８０が車両１０００に固定されるため、その被写体の像の動きの方向は、車両１０００の走行方向または旋回方向であるとも言える。したがって、４つのカメラ部４８０のそれぞれが備える画素アレイＰＡの各行が、それらのカメラ部４８０の動きの方向、すなわち車両１０００の走行方向または旋回方向に沿うように、４つのカメラ部４８０が車両１０００に取り付けられる。具体的な一例では、画素アレイＰＡの各行が水平方向に沿うように、４つのカメラ部４８０が取り付けられる。
【0195】
より具体的には、図１７の（ｂ）に示すように、４つのカメラ部４８０のうち、車両１０００の右側および左側に取り付けられる２つのカメラ部４８０は、車両１０００が前方または後方に移動すると、その車両１０００と共に前後方向に移動する。この場合、その２つのカメラ部４８０のそれぞれの画素アレイＰＡに投影される被写体の像は、水平方向または前後方向に移動する。したがって、その２つのカメラ部４８０は、画素アレイＰＡの各行がその水平方向または前後方向に沿うように車両１０００に取り付けられる。
【0196】
図１８は、測距装置５００によって距離が測定される状況の一例を示す図である。
【0197】
測距装置５００を備えた車両１０００は、例えば駐車場を走行する。このとき、測距装置５００は、その駐車場に既に駐車されている他の車両１００１がカメラ部４８０によって撮像されたときには、その車両１００１までの距離を測定する。あるいは、測距装置５００は、その駐車場に既に駐車されている他の車両１００２がカメラ部４８０によって撮像されたときには、その車両１００２までの距離を測定する。具体的には、測距装置５００は、車両１００１における各特徴部分Ｅまでの距離、または、車両１００２における各特徴部分Ｅまでの距離を測定する。この場合、車両１００１の各特徴部分Ｅ、車両１００２の各特徴部分Ｅなどが、測距対象物として扱われる。
【0198】
上述の特徴部分Ｅは、一方向に沿う例えば直線状のエッジとしてカメラ部４８０によって撮像される部分である。画素アレイＰＡに投影されるそのエッジは、車両１０００の走行または旋回によって、画素アレイＰＡの各行の方向に沿って移動し、かつ、画素アレイＰＡの複数の行にまたがる。そのため、その特徴部分Ｅにおけるローリングシャッタ歪みが生じ得る。
【0199】
【0200】
例えば、車両１０００は、図１９に示すように、停車中のトラック１００３の右側を通過する。このとき、車両１０００に搭載されている測距装置５００のカメラ部４８０は、そのトラック１００３の右側面を撮像する。そして、カメラ部４８０は、トラック１００３を撮像することによって、トラック１００３の各特徴部分が映し出されたＧＳ画像データとＲＳ画像データとを出力する。
【0201】
図２０は、ローリングシャッタ歪みの一例を示す図である。
【0202】
【0203】
歪み検出部５１０の直線検出部５０１は、そのＧＳ画像データおよびＲＳ画像のそれぞれからエッジ検出を行う。具体的には、直線検出部５０１は、画素アレイＰＡの複数の行を横切る直線状のエッジを検出する。つまり、画素アレイＰＡの各行に対して平行でないエッジが検出される。例えば、図２０の例のように、直線検出部５０１は、ＧＳ画像データから、トラック１００３の特徴部分Ｅの像である直線状のエッジＥｇ１を検出し、他の特徴部分Ｅの像である直線状のエッジＥｇ２を検出する。さらに、直線検出部５０１は、ＲＳ画像データから、トラック１００３の特徴部分Ｅの像である直線状のエッジＥｒ１を検出し、他の特徴部分Ｅの像である直線状のエッジＥｒ２を検出する。ＧＳ画像データおよびＲＳ画像データのそれぞれによって示される画像の水平方向は、画素アレイＰＡの各行に対して平行である。したがって、検出される上述のエッジＥｇ１、Ｅｇ２、Ｅｒ１、およびＥｒ２のそれぞれは、画素アレイＰＡの各行に対して平行でない。このようなエッジの検出は、ディープラーニングなどの機械学習によって行われてもよく、他の周知の技術を用いて行われてもよい。
【0204】
角度検出部５０２は、ＧＳ画像データに含まれるエッジと、ＲＳ画像データに含まれるエッジとの対応付けを行う。例えば、ＧＳ画像データに映し出されているエッジＥｇ１と、ＲＳ画像データに映し出されているエッジＥｒ１とは、同じトラック１００３の後端にある特徴部分Ｅの像である。したがって、角度検出部５０２は、エッジＥｇ１とエッジＥｒ１とを対応付ける。同様に、ＧＳ画像データに映し出されているエッジＥｇ２と、ＲＳ画像データに映し出されているエッジＥｒ２とは、同じトラック１００３の前方にある特徴部分Ｅの像である。したがって、角度検出部５０２は、エッジＥｇ２とエッジＥｒ２とを対応付ける。このようなエッジの対応付けは、エッジのペアリングとも呼ばれる。また、対応付けられた２つのエッジの組は、ペアとも呼ばれる。なお、エッジの対応付けは、ディープラーニングなどの機械学習によって行われてもよく、他の周知の技術を用いて行われてもよい。
【0205】
次に、角度検出部５０２は、図２０の（ｃ）に示すように、対応付けられたエッジ間の角度を検出する。図２０の（ｃ）は、ＧＳ画像データとＲＳ画像データとのそれぞれの画像を重ね合わせて、エッジ間の角度を分かり易く示した図である。具体的には、角度検出部５０２は、エッジＥｇ１とエッジＥｒ１との間の角度θ１を検出し、エッジＥｇ２とエッジＥｒ２との間の角度θ２を検出する。
【0206】
距離導出部５０３は、ＧＳ画像データおよびＲＳ画像データが出力されたときの車両１０００の車速と、検出された角度θ１と、そのときのシャッタパラメータとに基づいて、エッジＥｇ１およびエッジＥｒ１に対応する特徴部分Ｅの距離を導出する。その距離は、具体的には、カメラ部４８０から、トラック１００３の後端にある特徴部分Ｅまでの距離である。同様に、距離導出部５０３は、ＧＳ画像データおよびＲＳ画像データが出力されたときの車両１０００の車速と、検出された角度θ２と、そのときのシャッタパラメータとに基づいて、エッジＥｇ２およびエッジＥｒ２に対応する特徴部分Ｅの距離を導出する。その距離は、具体的には、カメラ部４８０から、トラック１００３の前方にある特徴部分Ｅまでの距離である。
【0207】
その距離の導出では、距離導出部５０３は、車両１０００の車速として、車速検出部６００から出力される車速情報に示される車速を用いる。また、距離導出部５０３は、テーブルを用いて距離を導出する。そのテーブルは、角度と、車速と、シャッタパラメータと、距離とを関連付けて示す。このようなテーブルは、距離導出部５０３に保持されていてもよく、測距装置５００に備えられているメモリに格納されていてもよい。具体的には、距離導出部５０３は、テーブルを参照し、上述の２種類の画像データが出力されたときの車両１０００の車速と、検出された角度θ１と、そのときのシャッタパラメータとに関連付けられている距離を、そのテーブルから特定する。そして、距離導出部５０３は、その特定された距離を、トラック１００３の後端にある特徴部分Ｅの距離として導出する。距離導出部５０３は、検出された角度θ２に対しても同様の処理を行うことによって、トラック１００３の前方にある特徴部分Ｅの距離を導出する。
【0208】
なお、本実施の形態における距離導出部５０３は、距離の導出にテーブルを用いるが、そのテーブルの代わりに関数が用いられてもよい。その関数は、角度と車速とシャッタパラメータとから、距離を算出するための関数である。あるいは、機械学習モデルが用いられてもよい。この機械学習モデルは、角度と車速とシャッタパラメータとの入力に対して、距離が出力されるように学習が行われたモデルである。距離導出部５０３は、例えば、上述の２種類の画像データが出力されたときの車両１０００の車速と、検出された角度と、そのときのシャッタパラメータとを、その機械学習モデルに入力することによって、特徴部分Ｅの距離を導出する。
【0209】
図２１は、測距装置５００の処理動作の一例を示すフローチャートである。
【0210】
測距装置５００のシャッタ制御部５０４は、車速検出部６００から車速情報を取得する（ステップＳ１）。そして、シャッタ制御部５０４は、その車速情報によって示される車速に基づいて、カメラ部４８０に対してシャッタパラメータを設定する（ステップＳ２）。例えば、シャッタ制御部５０４は、車速が遅いほど、シャッタパラメータである１Ｈおよび１Ｖを長くし、逆に、車速が速いほど、シャッタパラメータである１Ｈおよび１Ｖを短くする。
【0211】
カメラ部４８０は、ステップＳ２で設定されたシャッタパラメータに基づいて撮像を行う。つまり、カメラ部４８０は、そのシャッタパラメータにしたがって、グローバルシャッタ動作（すなわちＧＳ）と、ローリングシャッタ動作（すなわちＲＳ）とを実行する。その結果、カメラ部４８０は、ＧＳ画像データとＲＳ画像データとを取得し、それらの画像データを出力する（ステップＳ３）。
【0212】
次に、直線検出部５０１は、ステップＳ３で出力されたＧＳ画像データおよびＲＳ画像データのそれぞれから、１以上のエッジを検出する（ステップＳ４）。つまり、直線検出部５０１は、１以上の直線状のエッジをＧＳ画像データから検出し、１以上の直線状のエッジをＲＳ画像データから検出する。そして、角度検出部５０２は、ＧＳ画像データに含まれる１つの特徴部分Ｅに対応するエッジと、ＲＳ画像データに含まれるその１つの特徴部分Ｅに対応するエッジとを対応付けることによって、エッジのペアを決定する（ステップＳ５）。ＧＳ画像データおよびＲＳ画像データのそれぞれに、複数の特徴部分Ｅがエッジとして映し出されていれば、角度検出部５０２は、その複数の特徴部分Ｅのそれぞれについて、ペアを決定する。
【0213】
次に、角度検出部５０２は、そのペアごとに、そのペアに含まれる２つのエッジの間の角度を検出する（ステップＳ６）。そして、距離導出部５０３は、ステップＳ６で検出された角度と、ステップＳ２で設定されたシャッタパラメータと、ステップＳ１で取得された車速情報によって示される車速とに基づいて、特徴部分Ｅの距離を導出する（ステップＳ７）。なお、シャッタパラメータが車速に関わらず固定にされている場合、あるいは、シャッタパラメータが車速から一意に決定される場合には、距離導出部５０３は、角度と車速とに基づいて、距離を導出する。
【0214】
このように、本実施の形態では、グローバルシャッタ動作とローリングシャッタ動作とを行う１つのカメラ部４８０によって測距対象物までの距離が導出される。したがって、例えばステレオ画像を得るために複数のカメラを備える装置と場合と比べて、測距装置５００の構成の簡略化を容易に図ることができる。また、２種類のシャッタ動作が同時に行われるため、ステレオ画像を得るために互いに異なるタイミングで複数回撮像が行われる場合と比べて、距離の導出にかかる時間を短縮することができ、測距の遅延を抑制することができる。さらに、測距の精度を高めることができる。
【0215】
（実施の形態７）
続いて、実施の形態７について説明する。
続いて、実施の形態７について説明する。
【0216】
実施の形態７は、測距の機能を有する撮像装置である。以下では、各実施の形態との相違点を中心に説明を行い、共通点の説明を省略または簡略化する。
【0217】
図２２は、本実施の形態に係る撮像装置の例示的な回路構成を示す模式的な図である。
【0218】
本実施の形態に係る撮像装置１００ａは、実施の形態１の撮像装置１００に含まれる各構成要素を備え、さらに、処理回路３１を備える。処理回路３１は、例えば、実施の形態５の画像形成回路４３０と、実施の形態６の歪み検出部５１０および距離導出部５０３とを備える。なお、処理回路３１は、シャッタ制御部５０４を備えていてもよい。処理回路３１は、水平信号読み出し回路３８から水平共通信号線４９を介して出力される信号を取得する。そして、処理回路３１は、その信号に基づいて、グローバルシャッタ動作に基づくＧＳ画像データと、ローリングシャッタ動作に基づくＲＳ画像データとを生成する。そして、処理回路３１は、実施の形態６の測距装置５００と同様の処理を行うことによって、被写体である測距対象物までの距離を導出する。
【0219】
このように、本実施の形態では、処理回路３１は、複数の第１画素ブロック１０ｂｇから得られたＧＳ画像データと、複数の第２画素ブロック１０ｂｒから得られたＲＳ画像データとに基づいて、撮像装置１００ａから被写体までの距離を検出する。例えば、撮像装置１００ａが移動しながら、静止している被写体を撮像する場合、ＲＳ画像データに映し出されている被写体の像は、その撮像装置１００ａの速度と、撮像装置１００ａから被写体までの距離とに応じた大きさで歪む。この歪みの大きさは、ＧＳ画像データに映し出されている被写体の像を基準に特定され得る。したがって、処理回路３１は、例えば撮像装置１００ａの速度を用いれば、そのＧＳ画像データとＲＳ画像データとに基づいて、被写体までの距離を適切に検出することができる。その結果、撮像装置１００ａを測距装置として効果的に用いることができる。
【0220】
なお、本実施の形態では、撮像装置１００ａは、実施の形態１の撮像装置１００に含まれる各構成要素を備えるが、それらの構成要素の代わりに、実施の形態２～４の何れかの撮像装置に含まれる各構成要素を備えてもよい。このような場合でも、撮像装置１００ａを測距装置として効果的に用いることができる。
【0221】
（他の実施の形態）
以上、１つまたは複数の態様に係る撮像装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、および、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
以上、１つまたは複数の態様に係る撮像装置について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、および、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。
【0222】
例えば、撮像装置が備える各トランジスタが、ＮチャネルＭＯＳＦＥＴである例を示したが、ＰチャネルＭＯＳＦＥＴでもよい。また、各トランジスタは、ＭＯＳＦＥＴ以外のＦＥＴであってもよく、バイポーラトランジスタであってもよい。各トランジスタがバイポーラトランジスタである場合、上述した説明において、ゲート、ソース、ドレインはそれぞれ、ベース、エミッタ、コレクタに置き換えられる。
【0223】
また、上記の各実施の形態は、特許請求の範囲またはその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。
【産業上の利用可能性】
【0224】
本開示の撮像装置は、例えばイメージセンサに適用可能である。本開示の撮像装置は、デジタルカメラ、医療用カメラ、ロボット用カメラなどに用いることができる。
【符号の説明】
【0225】
１０ 単位画素セル
１０ｂ、２１０ｂ 画素ブロック
１０ｂｇ、２１０ｂｇ 第１画素ブロック
１０ｂｒ、２１０ｂｒ 第２画素ブロック
１１ 画素電極
１２、２１２ 対向電極
１２ｂ、２１２ｂ 電極片
１３ 光電変換部
１４ 信号検出回路
１５ 光電変換層
２０ 半導体基板
２０ｔ 素子分離領域
２４ 信号検出トランジスタ
２４ｄ、２４ｓ、２６ｓ、２８ｄ、２８ｓ 不純物領域
２４ｇ、２６ｇ、２８ｇ ゲート電極
２６ アドレストランジスタ
２８ リセットトランジスタ
２９ 容量
３１ 処理回路
３２ 電圧供給回路
３２Ｇ 第１電圧供給回路
３２Ｒ、３２Ｒａ 第２電圧供給回路
３３ 電位設定回路
３３Ｇ 第１電位切替回路
３３Ｒ 第２電位切替回路
３４ リセット電圧源
３６ 垂直走査回路
３７、３７ａ、３７ｂ カラム信号処理回路
３８ 水平信号読み出し回路
３９ 制御回路
４０ 電源線
４１ 電荷蓄積ノード
４２ 感度制御線
４２ｇ 第１感度制御線
４２ｒ 第２感度制御線
４３ｇ 第１電位制御線
４３ｒ 第２電位制御線
４４ リセット電圧線
４６ アドレス制御線
４７、４７ａ、４７ｂ 垂直信号線
４８ リセット制御線
４９ 水平共通信号線
５０ 層間絶縁層
５２ プラグ
５３ 配線
５４、５５ コンタクトプラグ
５６ 配線層
１００、１００ａ、２００、３００ 撮像装置
４００ 撮像システム
４１０ 光学系
４２０ システムコントローラ
４３０ 画像形成回路
４４０ 出力バッファ
４５０ 信号処理回路
４６０ 表示装置
４８０ カメラ部
４９０ 表示部
５００ 測距装置
５０１ 直線検出部
５０２ 角度検出部
５０３ 距離導出部
５０４ シャッタ制御部
５１０ 歪み検出部
６００ 車速検出部
１０００、１００１、１００２ 車両
１００３ トラック
１０ｂ、２１０ｂ 画素ブロック
１０ｂｇ、２１０ｂｇ 第１画素ブロック
１０ｂｒ、２１０ｂｒ 第２画素ブロック
１１ 画素電極
１２、２１２ 対向電極
１２ｂ、２１２ｂ 電極片
１３ 光電変換部
１４ 信号検出回路
１５ 光電変換層
２０ 半導体基板
２０ｔ 素子分離領域
２４ 信号検出トランジスタ
２４ｄ、２４ｓ、２６ｓ、２８ｄ、２８ｓ 不純物領域
２４ｇ、２６ｇ、２８ｇ ゲート電極
２６ アドレストランジスタ
２８ リセットトランジスタ
２９ 容量
３１ 処理回路
３２ 電圧供給回路
３２Ｇ 第１電圧供給回路
３２Ｒ、３２Ｒａ 第２電圧供給回路
３３ 電位設定回路
３３Ｇ 第１電位切替回路
３３Ｒ 第２電位切替回路
３４ リセット電圧源
３６ 垂直走査回路
３７、３７ａ、３７ｂ カラム信号処理回路
３８ 水平信号読み出し回路
３９ 制御回路
４０ 電源線
４１ 電荷蓄積ノード
４２ 感度制御線
４２ｇ 第１感度制御線
４２ｒ 第２感度制御線
４３ｇ 第１電位制御線
４３ｒ 第２電位制御線
４４ リセット電圧線
４６ アドレス制御線
４７、４７ａ、４７ｂ 垂直信号線
４８ リセット制御線
４９ 水平共通信号線
５０ 層間絶縁層
５２ プラグ
５３ 配線
５４、５５ コンタクトプラグ
５６ 配線層
１００、１００ａ、２００、３００ 撮像装置
４００ 撮像システム
４１０ 光学系
４２０ システムコントローラ
４３０ 画像形成回路
４４０ 出力バッファ
４５０ 信号処理回路
４６０ 表示装置
４８０ カメラ部
４９０ 表示部
５００ 測距装置
５０１ 直線検出部
５０２ 角度検出部
５０３ 距離導出部
５０４ シャッタ制御部
５１０ 歪み検出部
６００ 車速検出部
１０００、１００１、１００２ 車両
１００３ トラック
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】