特開2023-171128半導体基板、テンプレート基板、半導体基板の製造方法および製造装置、半導体デバイスの製造方法および製造装置、半導体デバイス
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023171128
(43)【公開日】2023-12-01
(54)【発明の名称】半導体基板、テンプレート基板、半導体基板の製造方法および製造装置、半導体デバイスの製造方法および製造装置、半導体デバイス
(51)【国際特許分類】
H01L 21/20 20060101AFI20231124BHJP
H01L 21/205 20060101ALI20231124BHJP
【ＦＩ】
H01L21/20
H01L21/205
【審査請求】未請求
【請求項の数】30
【出願形態】ＯＬ
(21)【出願番号】P 2022083374
(22)【出願日】2022-05-20
(71)【出願人】
【識別番号】000006633
【氏名又は名称】京セラ株式会社
(74)【代理人】
【識別番号】110000338
【氏名又は名称】弁理士法人 ＨＡＲＡＫＥＮＺＯ ＷＯＲＬＤ ＰＡＴＥＮＴ ＆ ＴＲＡＤＥＭＡＲＫ
(72)【発明者】
【氏名】村川 賢太郎
(72)【発明者】
【氏名】正木 克明
【テーマコード（参考）】
5F045
5F152
【Ｆターム（参考）】
5F045AA04
5F045AB14
5F045AB17
5F045AB18
5F045AC08
5F045AC12
5F045AF02
5F045AF04
5F045AF09
5F045AF13
5F045AF19
5F045CA12
5F045DB01
5F152LL05
5F152LM02
5F152LM04
5F152LM05
5F152LM08
5F152LM09
5F152LN03
5F152LN32
5F152LN34
5F152LN35
5F152LP02
5F152LP08
5F152MM09
5F152MM18
5F152NN03
5F152NN05
5F152NN09
5F152NN13
5F152NN27
5F152NP09
5F152NP13
5F152NP14
5F152NP29
5F152NQ09
(57)【要約】
【課題】ベース基板とベース半導体部とが分離し易い半導体基板を提供する。
【解決手段】半導体基板１０は、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部Ｂ２を含むマスク部５と開口部Ｋとを有するマスクパターン６と、窒化物半導体を含み、開口部Ｋ上および第２部Ｂ２上に位置するベース半導体部８と、を備える。
【選択図】図１
【解決手段】半導体基板１０は、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部Ｂ２を含むマスク部５と開口部Ｋとを有するマスクパターン６と、窒化物半導体を含み、開口部Ｋ上および第２部Ｂ２上に位置するベース半導体部８と、を備える。
【選択図】図１
【特許請求の範囲】
【請求項1】
ベース基板と、
第１部および前記第１部よりも厚い第２部を含むマスク部と開口部とを有するマスクパターンと、
窒化物半導体を含み、前記開口部上および前記第２部上に位置するベース半導体部と、を備える、半導体基板。
第１部および前記第１部よりも厚い第２部を含むマスク部と開口部とを有するマスクパターンと、
窒化物半導体を含み、前記開口部上および前記第２部上に位置するベース半導体部と、を備える、半導体基板。
【請求項2】
前記第１部および前記第２部は、第１膜を含み、
前記第２部は、前記第１膜上に前記第１膜とは構成材料の異なる第２膜を含み、
前記第１部は、前記第１膜が露出する部位を有する、請求項１に記載の半導体基板。
前記第２部は、前記第１膜上に前記第１膜とは構成材料の異なる第２膜を含み、
前記第１部は、前記第１膜が露出する部位を有する、請求項１に記載の半導体基板。
【請求項3】
前記第１膜は、前記第２膜よりも所定のエッチャントに対するエッチングレートが高い、請求項２に記載の半導体基板。
【請求項4】
前記第２膜は、前記第１膜よりも緻密性が高い、請求項２に記載の半導体基板。
【請求項5】
前記第２膜は、前記第１膜よりも前記窒化物半導体に対する反応性が低い、請求項２に記載の半導体基板。
【請求項6】
前記第２膜は、前記第１膜よりも表面粗さが小さい、請求項２に記載の半導体基板。
【請求項7】
前記第２部は、平面視で前記開口部に隣接する、請求項１に記載の半導体基板。
【請求項8】
前記第１膜は、前記第２膜よりも薄い、請求項２に記載の半導体基板。
【請求項9】
前記マスク部は、前記第１膜と、前記第１膜上に位置し、前記第２膜と構成材料が同じ膜とを含む第３部を含み、
前記第２部および前記第３部の間に前記第１部が位置する、請求項２に記載の半導体基板。
前記第２部および前記第３部の間に前記第１部が位置する、請求項２に記載の半導体基板。
【請求項10】
前記マスク部および前記開口部は平面視において長手形状であり、
前記第１部は、前記第２部よりも幅が小さい、請求項１に記載の半導体基板。
前記第１部は、前記第２部よりも幅が小さい、請求項１に記載の半導体基板。
【請求項11】
前記マスク部および前記開口部は長手形状であり、
前記第１部は、前記開口部よりも幅が大きい、請求項１に記載の半導体基板。
前記第１部は、前記開口部よりも幅が大きい、請求項１に記載の半導体基板。
【請求項12】
前記ベース半導体部と隣り合い、前記第３部と重なる隣接半導体部を含み、
前記ベース半導体部および隣接半導体部のギャップ下に前記第１部が位置する、請求項９に記載の半導体基板。
前記ベース半導体部および隣接半導体部のギャップ下に前記第１部が位置する、請求項９に記載の半導体基板。
【請求項13】
前記第１膜の下面が前記ベース基板と接し、前記第１膜のエッジが前記ベース半導体部に接し、前記第１膜の上面が前記第２膜と接する、請求項２に記載の半導体基板。
【請求項14】
前記第１部および前記第２部の構成材料が同じである、請求項１に記載の半導体基板。
【請求項15】
前記ベース半導体部は、前記開口部上に位置する部分よりも前記第２部上に位置する部分の方が、貫通転位密度が小さい、請求項１に記載の半導体基板。
【請求項16】
前記ベース基板はシリコン基板およびシード結晶を含み、
前記第１膜は酸化シリコンを含み、
前記第２膜は窒化シリコンを含み、
前記窒化物半導体はＧａＮ系半導体である、請求項２に記載の半導体基板。
前記第１膜は酸化シリコンを含み、
前記第２膜は窒化シリコンを含み、
前記窒化物半導体はＧａＮ系半導体である、請求項２に記載の半導体基板。
【請求項17】
ベース基板と、
第１部および前記第１部よりも厚い第２部を含むマスク部と開口部とを含むマスクパターンとを備える、テンプレート基板。
第１部および前記第１部よりも厚い第２部を含むマスク部と開口部とを含むマスクパターンとを備える、テンプレート基板。
【請求項18】
ベース基板と、第１部および前記第１部よりも厚い第２部を含むマスク部と開口部とを有するマスクパターンとを備えるテンプレート基板を準備する工程と、
窒化物半導体を含み、前記開口部上および前記第２部上に位置するベース半導体部を形成する工程とを含む、半導体基板の製造方法。
窒化物半導体を含み、前記開口部上および前記第２部上に位置するベース半導体部を形成する工程とを含む、半導体基板の製造方法。
【請求項19】
ベース基板と、第１部および前記第１部よりも厚い第２部を含むマスク部と開口部とを含むマスクパターンと、窒化物半導体を含み、前記開口部上および前記第２部上に位置するベース半導体部とを備える半導体基板を準備する工程と、
前記マスク部のエッチングを、前記第１部から前記第２部への順に進める工程とを含む、半導体デバイスの製造方法。
前記マスク部のエッチングを、前記第１部から前記第２部への順に進める工程とを含む、半導体デバイスの製造方法。
【請求項20】
ベース基板と、マスク部と開口部とを含むマスクパターンと、窒化物半導体を含み、前記マスク部と重なるベース半導体部とを備える半導体基板を準備する工程と、
前記マスク部に、前記ベース半導体部と重なる第２部よりも薄く、前記ベース半導体部と重ならない第１部を形成する工程と、
前記マスク部のエッチングを、前記第１部から前記第２部への順に進める工程とを含む、半導体デバイスの製造方法。
前記マスク部に、前記ベース半導体部と重なる第２部よりも薄く、前記ベース半導体部と重ならない第１部を形成する工程と、
前記マスク部のエッチングを、前記第１部から前記第２部への順に進める工程とを含む、半導体デバイスの製造方法。
【請求項21】
前記エッチングによって、前記ベース基板と前記ベース半導体部との間に空隙が生じる、請求項１９または２０に記載の半導体デバイスの製造方法。
【請求項22】
前記第２部および前記第１部が第１膜を含み、
前記第１部では前記第１膜上に前記第１膜とは構成材料の異なる第２膜が位置し、前記第２部では前記第１膜が露出し、
前記第１膜は、前記第２膜よりも所定のエッチャントに対するエッチングレートが高く、
前記エッチングにおいて前記第１膜を除去する、請求項１９または２０に記載の半導体デバイスの製造方法。
前記第１部では前記第１膜上に前記第１膜とは構成材料の異なる第２膜が位置し、前記第２部では前記第１膜が露出し、
前記第１膜は、前記第２膜よりも所定のエッチャントに対するエッチングレートが高く、
前記エッチングにおいて前記第１膜を除去する、請求項１９または２０に記載の半導体デバイスの製造方法。
【請求項23】
前記第１膜を除去した後に前記第２膜の少なくとも一部が残置する、請求項２２に記載の半導体デバイスの製造方法。
【請求項24】
前記エッチングの前に、前記ベース半導体部および機能半導体部を含む積層体を形成する工程を含む、請求項１９または２０に記載の半導体デバイスの製造方法。
【請求項25】
前記積層体は長手形状であり、
前記ベース基板上において、前記積層体を、短手方向に平行な断面が出るように分割する工程を含む、請求項２４に記載の半導体デバイスの製造方法。
前記ベース基板上において、前記積層体を、短手方向に平行な断面が出るように分割する工程を含む、請求項２４に記載の半導体デバイスの製造方法。
【請求項26】
前記エッチングの後に、前記ベース半導体部を支持基板に保持させた状態で前記ベース半導体部と前記ベース基板とを離隔する、請求項１９または２０に記載の半導体デバイスの製造方法。
【請求項27】
前記ベース基板はシリコン基板およびシード結晶を含み、
前記第１膜は酸化シリコンを含み、
前記第２膜は窒化シリコンを含み、
前記窒化物半導体はＧａＮ系半導体である、請求項２２に記載の半導体デバイスの製造方法。
前記第１膜は酸化シリコンを含み、
前記第２膜は窒化シリコンを含み、
前記窒化物半導体はＧａＮ系半導体である、請求項２２に記載の半導体デバイスの製造方法。
【請求項28】
請求項２０または２１に記載の各工程を行う、半導体デバイスの製造装置。
【請求項29】
窒化物半導体を含むベース半導体部と、
前記ベース半導体部の上方に位置する機能半導体部と、
前記機能半導体部の上方に位置するアノードと、
前記ベース半導体部の下面に接する保護膜とを備える、半導体デバイス。
前記ベース半導体部の上方に位置する機能半導体部と、
前記機能半導体部の上方に位置するアノードと、
前記ベース半導体部の下面に接する保護膜とを備える、半導体デバイス。
【請求項30】
前記ベース半導体部の上面には、平面視で前記保護膜と重なる第１領域と、平面視で前記保護膜と重ならず、前記第１領域よりも貫通転位密度が大きい第２領域とが含まれる、請求項２９に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体基板等に関する。
【背景技術】
【0002】
特許文献１には、ＥＬＯ（Epitaxial Lateral Overgrowth）法を用いて、ＧａＮ系半導体層を、ＧａＮ系基板、異種基板等のベース基板上に形成する手法が開示されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１３－２５１３０４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１の手法では、結晶成長させた半導体層とベース基板との分離が容易でない。
【課題を解決するための手段】
【0005】
本開示にかかる半導体基板は、ベース基板と、第１部および前記第１部よりも厚い第２部を含むマスク部と開口部とを含むマスクパターンと、窒化物半導体を含み、前記開口部上および前記第２部上に位置するベース半導体部と、を備える。
【発明の効果】
【0006】
前記半導体基板では、ベース基板と前記ベース半導体部とを分離し易くなる。
【図面の簡単な説明】
【0007】
【図1】本実施形態に係る半導体基板の構成を示す断面図である。
【図2】本実施形態に係る半導体基板の構成を示す平面図である。
【図3】本実施形態に係る半導体基板の別構成を示す断面図である。
【図4】本実施形態に係るテンプレート基板の構成を示す断面図である。
【図5】本実施形態に係るテンプレート基板の別構成を示す断面図である。
【図6】本実施形態に係る半導体基板の製造方法を示すフローチャートである。
【図7】本実施形態に係る半導体基板の製造方法を示す断面図である。
【図8】本実施形態に係る半導体基板の製造装置を示すブロック図である。
【図9】本実施形態に係る半導体デバイスの製造方法を示すフローチャートである。
【図10】本実施形態に係る半導体デバイスの製造方法を示す断面図である。
【図11】本実施形態に係る半導体デバイスの製造装置を示すブロック図である。
【図12】本実施形態に係る半導体デバイスの製造方法を示す断面図である。
【図13】本実施形態に係る半導体デバイスの製造方法を示す平面図である。
【図14】本実施形態に係る半導体デバイスの別の製造方法を示す断面図である。
【図15】本実施形態に係る半導体デバイスの別の製造方法を示す断面図である。
【図16】本実施形態に係る半導体デバイスの別の製造方法を示すフローチャートである。
【図17】本実施形態に係る半導体デバイスの製造方法を示す断面図である。
【図18】本実施形態に係る半導体デバイスの別の製造方法を示す断面図である。
【図19】本実施形態に係る半導体デバイス（レーザ体）の構成例を示す断面図である。
【図20】ベース基板の構成例を示す断面図である。
【図21】実施例１にかかる半導体基板の製造方法を示す断面図である。
【図22】実施例２にかかる半導体デバイスの製造方法を示す平面図である。
【図23】実施例２にかかる半導体デバイスの製造方法を示すフローチャートである。
【図24】実施例２にかかる半導体デバイス（レーザアレイ基板）の構成例を示す斜視図である。
【発明を実施するための形態】
【0008】
（半導体基板）
図１は、本実施形態に係る半導体基板の構成を示す断面図である。図２は、本実施形態に係る半導体基板の構成を示す平面図である。図１および図２に示すように、本実施形態に係る半導体基板１０は、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部Ｂ２を含むマスク部５と開口部Ｋとを含むマスクパターン６と、窒化物半導体を含み、開口部Ｋおよび第２部Ｂ２上に位置する（平面視で第２部Ｂ２と重なる）ベース半導体部８とを備える。第１部Ｂ１の上面については、全部または一部が露出している状態（上方にベース半導体部８が存在しない状態）でよい。ベース半導体部８は、ベース半導体層、窒化物半導体層（例えば、窒化物半導体結晶）であってもよい。
図１は、本実施形態に係る半導体基板の構成を示す断面図である。図２は、本実施形態に係る半導体基板の構成を示す平面図である。図１および図２に示すように、本実施形態に係る半導体基板１０は、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部Ｂ２を含むマスク部５と開口部Ｋとを含むマスクパターン６と、窒化物半導体を含み、開口部Ｋおよび第２部Ｂ２上に位置する（平面視で第２部Ｂ２と重なる）ベース半導体部８とを備える。第１部Ｂ１の上面については、全部または一部が露出している状態（上方にベース半導体部８が存在しない状態）でよい。ベース半導体部８は、ベース半導体層、窒化物半導体層（例えば、窒化物半導体結晶）であってもよい。
【0009】
半導体基板１０によれば、マスク部５におけるベース基板ＢＳとの界面（第２部Ｂ２とベース基板ＢＳの界面）がエッチングされ易くなるため、ベース半導体部８とベース基板ＢＳとの分離が容易になる。
【0010】
ベース半導体部８は主材料として窒化物半導体を含む。窒化物半導体は、例えば、ＡｌｘＧａyＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）と表すことができ、具体例として、ＧａＮ系半導体、ＡｌＮ（窒化アルミニウム）、ＩｎＡｌＮ（窒化インジウムアルミニウム）、ＩｎＮ（窒化インジウム）を挙げることができる。ＧａＮ系半導体とは、ガリウム原子（Ｇａ）および窒素原子（Ｎ）を含む半導体であり、典型的な例として、ＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ、ＩｎＧａＮを挙げることができる。
【0011】
ベース半導体部８は、ドープ型（例えば、ドナーを含むｎ型）でもノンドープ型でもよい。半導体基板とは、窒化物半導体を含む基板という意味であり、ベース基板ＢＳが窒化物半導体以外の半導体（例えば、シリコン系半導体）あるいは非半導体を含んでいてもよい。ベース基板ＢＳおよびマスクパターン６を含めてテンプレート基板ＴＳと呼ぶことがある。
【0012】
ベース半導体部８は、シード領域Ｓ（ベース基板ＢＳ上面における開口部Ｋから露出した領域）を起点として、ＥＬＯ（Epitaxial Lateral Overgrowth）法によって形成することができる。シード領域Ｓは、ベース半導体部８の成長の起点となる領域であってもよい。ベース半導体部８の厚み方向はｃ軸方向（＜０００１＞方向）であってもよい。開口部Ｋは長手形状であり、その幅方向はベース半導体部８のａ軸方向（＜１１－２０＞方向）であってもよい。半導体基板１０では、ベース基板ＢＳからベース半導体部８への向きを「上向き」とする。半導体基板１０の法線方向と平行な視線で対象物を視る（透視的な場合を含む）ことを「平面視」と呼ぶことがある。
【0013】
マスクパターン６はベース基板ＢＳ上に形成される。マスクパターン６の開口部Ｋは、ベース基板ＢＳの上面の一部（シード領域Ｓ）を露出させ、ベース半導体部８の成長を開始させる成長開始用ホールの機能を有し、マスク部５は、ベース半導体部８を横方向成長させる選択成長用マスク（成長抑制領域）の機能を有する。マスクパターン６では、複数の開口部Ｋが、ベース半導体部８の＜１１－２０＞方向（ａ軸方向：Ｘ方向）に並んでいてもよい。
【0014】
マスク部５の第１部Ｂ１および第２部Ｂ２は第１膜Ｆ１を含んでもよい。第２部Ｂ２は、第１膜Ｆ１上に、第１膜Ｆ１とは構成材料の異なる第２膜Ｆ２を含んでもよい。第１部Ｂ１は、第１膜Ｆ１が露出する部位を有してもよい。
【0015】
第１膜Ｆ１は、第２膜Ｆ２よりも所定のエッチャントに対するエッチングレートが高くてもよい。第１膜Ｆ１および第２膜Ｆ２が無機絶縁膜であって、所定のエッチャントが無機絶縁膜に用いられるエッチャント、例えばフッ化水素酸（ＨＦ）であってもよい。第２膜Ｆ２は、第１膜Ｆ１よりも緻密性が高くてもよい。第２膜Ｆ２は、第１膜Ｆ１よりも窒化物半導体に対する反応性が低くてもよい。第２膜Ｆ２は、第１膜Ｆ１よりも表面粗さが小さくてもよい。第１膜Ｆ１の光反射率と第２膜Ｆ２の光反射率とが異なっていてもよい。第１膜Ｆ１は、第２膜Ｆ２よりも薄くてもよい。
【0016】
マスク部５の第２部Ｂ２は、平面視で開口部Ｋに隣接してもよい。マスク部５は、第１膜Ｆ１と、第１膜Ｆ１上に位置し、第２膜Ｆ２と構成材料が同じ膜とを含む第３部Ｂ３を有し、第２部Ｂ２および第３部Ｂ３の間に第１部Ｂ１が位置してもよい。ベース半導体部８は畝状であってもよい。半導体基板１０は、ベース半導体部８と隣り合い、マスク部５の第３部Ｂ３と重なる隣接半導体部８Ａ（複数のベース半導体部８に含まれる）を含み、ベース半導体部８および隣接半導体部８ＡのギャップＧ下に第１部Ｂ１が位置してもよい。
【0017】
図２に示すように、マスク部５および開口部Ｋは平面視で長手形状であり、第１部Ｂ１は、第２部Ｂ２よりも幅が小さくてもよい。マスク部５および開口部Ｋは平面視で長手形状であり、第１部Ｂ１は、開口部Ｋよりも幅が大きくてもよい。平面視において、ベース半導体部８は第１部Ｂ１と重ならなくてもよい。
【0018】
第１膜Ｆ１の下面がベース基板ＢＳと接し、第１膜Ｆ１のエッジＥがベース半導体部８に接し、第１膜Ｆ１の上面が第２膜Ｆ２と接してもよい。ベース半導体部８は、開口部Ｋ上に位置する部分よりも第２部Ｂ２上に位置する部分の方が、貫通転位密度が小さくてもよい。
【0019】
ベース基板ＢＳはシリコン基板およびシード結晶を含み、第１膜Ｆ１の構成材料が酸化シリコン（ＳｉＯｘ）であり、第２膜Ｆ２の構成材料が窒化シリコン（ＳｉＮｘ）であり、ベース半導体部８に含まれる窒化物半導体がＧａＮ系半導体であってもよい。図１および図２では、第１部Ｂ１が酸化シリコン膜の単層膜で構成され、第２部Ｂ２および第３部Ｂ３それぞれが酸化シリコン膜と窒化シリコン膜の積層膜で構成され、ベース半導体部８がＧａＮ結晶であってもよい。
【0020】
図３は、本実施形態に係る半導体基板の別構成を示す断面図である。図３に示すように、マスク部５の第１部Ｂ１および第２部Ｂ２並びに第３部Ｂ３の構成材料が同じであってもよい。例えば、第１部Ｂ１および第２部Ｂ２並びに第３部Ｂ３を単層膜Ｆで形成し、第１部Ｂ１を単層膜Ｆの薄膜部、第２部Ｂ２および第３部Ｂ３を単層膜Ｆの厚膜部で構成してもよい。単層膜Ｆの（Ｂ１、Ｂ２およびＢ３共通の）構成材料として窒化シリコン（ＳｉＮｘ）を用いてもよい。
（テンプレート基板）
図４は、本実施形態に係るテンプレート基板の構成を示す断面図である。図４のテンプレート基板ＴＳは、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部を含むマスク部５と開口部Ｋとを含むマスクパターン６とを備え、第１部Ｂ１が第１膜Ｆ１で構成され、第２部Ｂ２が第１膜Ｆ１および第２膜Ｆ２で構成される。図５は、本実施形態に係るテンプレート基板の別構成を示す断面図である。図５に示すように、マスク部５の第１部Ｂ１および第２部Ｂ２が同材料で構成されていてもよく、第１部Ｂ１が単層膜Ｆの薄膜部で構成され、第２部Ｂ２が単層膜Ｆの厚膜部で構成されてもよい。
（テンプレート基板）
図４は、本実施形態に係るテンプレート基板の構成を示す断面図である。図４のテンプレート基板ＴＳは、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部を含むマスク部５と開口部Ｋとを含むマスクパターン６とを備え、第１部Ｂ１が第１膜Ｆ１で構成され、第２部Ｂ２が第１膜Ｆ１および第２膜Ｆ２で構成される。図５は、本実施形態に係るテンプレート基板の別構成を示す断面図である。図５に示すように、マスク部５の第１部Ｂ１および第２部Ｂ２が同材料で構成されていてもよく、第１部Ｂ１が単層膜Ｆの薄膜部で構成され、第２部Ｂ２が単層膜Ｆの厚膜部で構成されてもよい。
【0021】
（半導体基板の製造方法）
図６は、本実施形態に係る半導体基板の製造方法を示すフローチャートである。図７は、本実施形態に係る半導体基板の製造方法を示す断面図である。図６および図７に示す半導体基板の製造方法は、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部Ｂ２を含むマスク部５と開口部Ｋとを有するマスクパターン６とを備えるテンプレート基板ＴＳを準備する工程（Ｓ１０）と、窒化物半導体を含み、開口部Ｋ上および第２部Ｂ２上に位置するベース半導体部８を形成する工程（Ｓ２０）とを含む。
図６は、本実施形態に係る半導体基板の製造方法を示すフローチャートである。図７は、本実施形態に係る半導体基板の製造方法を示す断面図である。図６および図７に示す半導体基板の製造方法は、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部Ｂ２を含むマスク部５と開口部Ｋとを有するマスクパターン６とを備えるテンプレート基板ＴＳを準備する工程（Ｓ１０）と、窒化物半導体を含み、開口部Ｋ上および第２部Ｂ２上に位置するベース半導体部８を形成する工程（Ｓ２０）とを含む。
【0022】
第１部Ｂ１が第１膜Ｆ１で構成され、第２部Ｂ２が第１膜Ｆ１および第２膜Ｆ２で構成されてもよい。第１膜Ｆ１（例えば、酸化シリコン）の上層に形成された第２膜Ｆ２（窒化シリコン）のパターニングには、リフトオフ法、ドライエッチング、あるいはウェットエッチングを用いることができる。マスク部５上におけるベース半導体部８の成長範囲を第２部Ｂ２上にとどめておくことで、ベース半導体部８の転位（結晶欠陥）を低減させることができる。
【0023】
図８は、本実施形態に係る半導体基板の製造装置を示すブロック図である。図８の半導体基板の製造装置５０は、Ｓ１０の工程を行う装置Ａ１０と、Ｓ２０の工程を行う装置Ａ２０と、装置Ａ１０および装置Ａ２０を制御する装置Ａ３０を備える。
【0024】
（半導体デバイスの製造方法）
図９は、本実施形態に係る半導体デバイスの製造方法を示すフローチャートである。図１０は、本実施形態に係る半導体デバイスの製造方法を示す断面図である。図９および図１０に示す半導体デバイスの製造方法は、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部Ｂ２を含むマスク部５と開口部Ｋとを含むマスクパターン６と、窒化物半導体を含み、開口部Ｋ上および第２部Ｂ２上に位置するベース半導体部８とを備える半導体基板１０を準備する工程（Ｓ３０）と、マスク部５のエッチングを、第１部Ｂ１から第２部Ｂ２への順に進める工程（Ｓ４０）とを含む。マスク部５のエッチングを、第１部Ｂ１から第２部Ｂ２への順に進めることで、マスク部５におけるベース基板ＢＳとの界面（第２部Ｂ２とベース基板ＢＳの界面）が除去され易くなる。これにより、ベース半導体部８とベース基板ＢＳとの分離が容易になる。
図９は、本実施形態に係る半導体デバイスの製造方法を示すフローチャートである。図１０は、本実施形態に係る半導体デバイスの製造方法を示す断面図である。図９および図１０に示す半導体デバイスの製造方法は、ベース基板ＢＳと、第１部Ｂ１および第１部Ｂ１よりも厚い第２部Ｂ２を含むマスク部５と開口部Ｋとを含むマスクパターン６と、窒化物半導体を含み、開口部Ｋ上および第２部Ｂ２上に位置するベース半導体部８とを備える半導体基板１０を準備する工程（Ｓ３０）と、マスク部５のエッチングを、第１部Ｂ１から第２部Ｂ２への順に進める工程（Ｓ４０）とを含む。マスク部５のエッチングを、第１部Ｂ１から第２部Ｂ２への順に進めることで、マスク部５におけるベース基板ＢＳとの界面（第２部Ｂ２とベース基板ＢＳの界面）が除去され易くなる。これにより、ベース半導体部８とベース基板ＢＳとの分離が容易になる。
【0025】
図１１は、本実施形態に係る半導体デバイスの製造装置を示すブロック図である。図１１の半導体デバイスの製造装置７０は、Ｓ３０の工程を行う装置Ａ３０と、Ｓ４０の工程を行う装置Ａ４０と、装置Ａ３０および装置Ａ４０を制御する装置Ａ５０を備える。
【0026】
図１２は、本実施形態に係る半導体デバイスの製造方法を示す断面図である。図１３は、本実施形態に係る半導体デバイスの製造方法を示す平面図である。図１２および図１３に示すように、第１部Ｂ１および第２部Ｂ２が第１膜Ｆ１を含み、第２部Ｂ２では第１膜Ｆ１上に第１膜Ｆ１とは構成材料の異なる第２膜Ｆ２が位置し、第２部Ｂ２では第１膜Ｆ１が露出し、第１膜Ｆ１は、第２膜Ｆ２よりも所定のエッチャントに対するエッチングレートが高い。したがって、マスク部５のエッチング（例えば、ウェットエッチング）においては、下側の第１膜Ｆ１が速やかに除去され、ベース基板ＢＳとベース半導体部８との間に空隙を生じさせることができる。ベース基板ＢＳはシリコン基板およびシード結晶を含み、第１膜Ｆ１は酸化シリコンを含み、第２膜Ｆ２は窒化シリコンを含み、ベース半導体部８に含まれる窒化物半導体がＧａＮ系半導体（例えば、ＧａＮ）であってもよい。
【0027】
マスク部の表面材料は、ＥＬＯ形成層（ベース半導体部）に転位が入り難いという観点から窒化シリコンの方が好ましいが、一方で、ベース半導体部の剥離前にマスク部を除去する際には、窒化シリコンのエッチングレートが非常に小さいため、マスク除去に時間がかかるという課題がある。マスク以外の絶縁膜（例えば、酸化シリコン膜）が同時に除去されるおそれもある。
【0028】
本実施形態では、第１膜Ｆ１（例えば、酸化シリコン）および第２膜Ｆ２（例えば、窒化シリコン）の積層膜において第２膜Ｆ２の一部領域が貫かれて第１膜Ｆ１が露出しているマスクパターン６を形成する。このようなマスクパターン６を用いて窒化物半導体（例えば、ＧａＮ系半導体）のＥＬＯを行うことで、隣り合うベース半導体部８（例えば、畝状）のギャップＧ下に第１膜Ｆ１が露出している部分（第１部Ｂ１）ができる。このため、ギャップＧ内にウェットエッチャント（例えば、フッ化水素酸）を浸漬させたときに第１膜Ｆ１が速やかに除去される。
【0029】
第１膜Ｆ１を除去することで上側の第２膜Ｆ２がリフトオフされてよいし、第２膜Ｆ２の少なくとも一部が、ベース半導体部８の下面に保護膜ＺＦとして残置してもよい。保護膜ＺＦを残すことで、ベース半導体部８をベース基板ＢＳから剥離する際に生じうるベース半導体部８の割れを防ぐことができる。
マスク以外の絶縁膜が存在する場合は、マスク部５のエッチング前にレジスト等で保護すればよい。マスク以外の絶縁膜に、フッ酸（ＨＦ）への耐性がある材料（例えば、ＺｒＯ２）を用いてもよい。
マスク以外の絶縁膜が存在する場合は、マスク部５のエッチング前にレジスト等で保護すればよい。マスク以外の絶縁膜に、フッ酸（ＨＦ）への耐性がある材料（例えば、ＺｒＯ２）を用いてもよい。
【0030】
図１２および図１３に示すように、マスク部５のエッチング前に、ベース半導体部８および上層部Ｍを含む積層体ＪＴを形成してもよい。マスク部５のエッチング前に、Ｙ方向を長手方向とする積層体ＪＴを、短手方向（Ｘ方向）に平行な断面が出るように分割してもよい。マスク部５のエッチング後に、ベース半導体部８を支持基板ＴＫに保持させた状態でベース半導体部８とベース基板ＢＳとを離隔してもよい。
【0031】
図１４は、本実施形態に係る半導体デバイスの別の製造方法を示す断面図である。図１４に示すように、第１部Ｂ１および第２部Ｂ２の構成材料を同じとしてもよい。例えば、第１部Ｂ１を単層膜Ｆの薄膜部、第２部Ｂ２を単層膜Ｆの厚膜部で構成し、第１部Ｂ１および第２部Ｂ２（単層膜Ｆ）の構成材料として窒化シリコンを用いてもよい。厚みの小さな第１部Ｂ１を除去することで第２部Ｂ２の側面が露出し、マスク部５におけるベース基板ＢＳとの界面（第２部Ｂ２とベース基板ＢＳの界面）が除去され易くなる。これにより、ベース半導体部８とベース基板ＢＳとの分離が容易になる。
【0032】
図１５は、本実施形態に係る半導体デバイスの別の製造方法を示す断面図である。図１５に示すように、積層体ＪＴにリッジ側面を覆う絶縁膜ＰＵが含まれる場合には、絶縁膜ＰＵのドライエッチングに引き続いて（同じエッチングマスクを用いたドライエッチングによって）第１膜Ｆ１を除去してもよい。
【0033】
図１６は、本実施形態に係る半導体デバイスの別の製造方法を示すフローチャートである。図１７は、本実施形態に係る半導体デバイスの製造方法を示す断面図である。図１６および図１７に示す半導体デバイスの製造方法は、ベース基板と、マスク部と開口部とを含むマスクパターンと、窒化物半導体を含み、開口部Ｋおよびマスク部５上に位置するベース半導体部８とを備える半導体基板１０を準備する工程（Ｓ５０）と、マスク部５に、ベース半導体部８と重ならない第１部Ｂ１を、ベース半導体部８と重なる第２部Ｂ２よりも薄く形成する工程（Ｓ６０）と、マスク部５のエッチングを、第１部Ｂ１から第２部Ｂ２への順に進める工程（Ｓ７０）とを含む。マスク部５のエッチングを、第１部Ｂ１から第２部Ｂ２への順に進めることで、マスク部５におけるベース基板ＢＳとの界面（第２部Ｂ２とベース基板ＢＳの界面）が除去され易くなる。これにより、ベース半導体部８とベース基板ＢＳとの分離が容易になる。
【0034】
図１８は、本実施形態に係る半導体デバイスの別の製造方法を示す断面図である。図１８に示すように、積層体ＪＴにリッジ側面を覆う絶縁膜ＰＵが含まれる場合には、絶縁膜ＰＵのドライエッチングに引き続いて（同じエッチングマスクを用いたドライエッチングによって）、第２膜Ｆ２を除去してもよい。第１膜Ｆ１は、ウェットエッチングで除去することができる。絶縁膜ＰＵと第２膜Ｆ２とが同材料であってもよい。
【0035】
図１９は、本実施形態に係る半導体デバイスの構成例を示す断面図である。図１９に示すように、レーザ体ＬＴ（半導体デバイス）は、窒化物半導体を含むベース半導体部８と、ベース半導体部８上に位置する上層部Ｍと、ベース半導体部８の下面に接する保護膜ＺＦとを備える。上層部Ｍは、ベース半導体部８上に位置する機能半導体部９（活性部およびリッジ９Ｒを含む）と、機能半導体部９の上方に位置する、アノードＥ１およびカソードＥ２と、リッジ９Ｒのサイドに位置する絶縁膜ＰＵとを有する。
【0036】
ベース半導体部８の上面には、平面視で保護膜ＺＦと重なる第１領域Ａ１と、平面視で保護膜ＺＦと重ならず、第１領域Ａ１よりも貫通転位密度が大きい第２領域Ａ２とが含まれてもよい。保護膜ＺＦが絶縁膜（例えば、窒化シリコン膜）であってもよい。
【0037】
図２０は、ベース基板の構成例を示す断面図である。ベース基板ＢＳは、ベース半導体部８と格子定数の異なる異種基板である主基板１を有してもよい。ベース半導体部８がＧａＮ系半導体を含み、異種基板である主基板１がシリコン基板であってもよい。異種基板としては、シリコン基板のほかに、サファイア（Ａｌ２Ｏ３）基板、シリコンカーバイド（ＳｉＣ）基板等を挙げることができる。主基板１の面方位は、例えば、シリコン基板の（１１１）面、サファイア基板の（０００１）面、ＳｉＣ基板の６Ｈ－ＳｉＣ（０００１）面である。これらは例示であって、ベース半導体部８をＥＬＯ法で成長させることができる基板および面方位であれば何でもよい。
【0038】
ベース基板ＢＳが、主基板１と主基板１上の下地部４とを含み、ベース半導体部８は、開口部Ｋに露出する下地部４の上面（シード領域Ｓ）から成長してもよい。下地部４は、窒化物半導体を含んでよい。下地部４は、バッファ部およびシード部の少なくとも一方を含んでもよい。すなわち、下地部４がシード部で構成されていてもよいし、下地部４がバッファ部（主基板側）およびシード部（ベース半導体部側）で構成されていてもよい。バッファ部としては、ＧａＮ系半導体、ＡｌＮ、ＳｉＣ等を用いることができる。シード部としては、窒化物半導体（例えば、ＧａＮ系半導体）を用いることができる。ベース基板ＢＳが、ＧａＮ、ＳｉＣ等の自立型単結晶基板（例えば、バルク結晶から切り出されたウェハ）で構成され、単結晶基板上にマスクパターン６が配されていてもよい。
【0039】
（実施例１）
図２１は、実施例１にかかる半導体基板の製造方法を示す断面図である。図２１では、ベース基板ＢＳ上に、ストライプ状の複数のマスク部５を含むマスクパターン６が設けられている。マスク部５は、例えば幅５２μｍの積層絶縁膜（ＳｉＯｘ／ＳｉＮｘ）からなり、ベース半導体部８のｍ軸方向を長手方向とする。マスク部５のストライプのピッチは５５μｍとしている。マスクパターン６上に、例えばトリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ３）を用いた有機金属気相成長（ＭＯＣＶＤ）により、ベース半導体部８（窒化物半導体部）を成長させる（ＥＬＯ法）。
図２１は、実施例１にかかる半導体基板の製造方法を示す断面図である。図２１では、ベース基板ＢＳ上に、ストライプ状の複数のマスク部５を含むマスクパターン６が設けられている。マスク部５は、例えば幅５２μｍの積層絶縁膜（ＳｉＯｘ／ＳｉＮｘ）からなり、ベース半導体部８のｍ軸方向を長手方向とする。マスク部５のストライプのピッチは５５μｍとしている。マスクパターン６上に、例えばトリメチルガリウム（ＴＭＧ）とアンモニア（ＮＨ３）を用いた有機金属気相成長（ＭＯＣＶＤ）により、ベース半導体部８（窒化物半導体部）を成長させる（ＥＬＯ法）。
【0040】
初期成長部８ｐは、ベース半導体部８の横方向成長の起点となる。初期成長層８ｐは、例えば、３０ｎｍ～１０００ｎｍあるいは５０ｎｍ～４００ｎｍ、または７０ｎｍ～３５０ｎｍの厚さに形成することができる。初期成長部８ｐがマスク部５からわずかに突出している状態から横方向成長させることで、ベース半導体部８のｃ軸方向（厚み方向）への成長を抑え、ベース半導体部８を高速にかつ高結晶性をもって横方向成長させることができ、消費原料も低減する。これにより、薄く広く低欠陥のベース半導体部８（ＧａＮ等の窒化物半導体の結晶体）を低コストで形成することができる。
【0041】
隣り合う２つの開口部Ｋから逆向きに横方向成長したベース半導体部８同士がマスク部５上で接触（会合）せず、ギャップ（間隙）Ｇをもつことで、ベース半導体部８の内部応力を低減することができる。これにより、ベース半導体部８に生じるクラック、欠陥（転位）を低減することができる。この効果は、主基板１が異種基板である場合に特に効果的となる。ギャップＧの幅は、例えば、１０μｍ以下、５μｍ以下、３μｍ以下、または２μｍ以下とすることができる。
、ベース半導体部８のうち、初期成長部８ｐ上に位置する部分は、貫通転位が多い転位継承部となり、マスク部５上の部分（ウイング部）は、転位継承部と比較して貫通転位密度が１／１０以下である低欠陥部ＹＳ（図１９の第１領域Ａ１）となる。貫通転位とは、ベース半導体部８中を、そのｃ軸方向（＜０００１＞方向）に延びる転位（欠陥）である。低欠陥部ＹＳの貫通転位密度は、例えば、５×１０６〔個／ｃｍ２〕以下とすることができる。後述のように、ベース半導体部８の上方に発光部を含む活性部（活性層）を形成する場合は、低欠陥部ＹＳの上方に（平面視で低欠陥部ＹＳを重なるように）発光部を配することができる。
、ベース半導体部８のうち、初期成長部８ｐ上に位置する部分は、貫通転位が多い転位継承部となり、マスク部５上の部分（ウイング部）は、転位継承部と比較して貫通転位密度が１／１０以下である低欠陥部ＹＳ（図１９の第１領域Ａ１）となる。貫通転位とは、ベース半導体部８中を、そのｃ軸方向（＜０００１＞方向）に延びる転位（欠陥）である。低欠陥部ＹＳの貫通転位密度は、例えば、５×１０６〔個／ｃｍ２〕以下とすることができる。後述のように、ベース半導体部８の上方に発光部を含む活性部（活性層）を形成する場合は、低欠陥部ＹＳの上方に（平面視で低欠陥部ＹＳを重なるように）発光部を配することができる。
【0042】
低欠陥部ＹＳについては、厚みｄ１に対するａ軸方向のサイズＷ１の比（Ｗ１／ｄ１）を、例えば２．０以上とすることができる。実施例１の手法を用いれば、Ｗ１／ｄ１を、１．５以上、２．０以上、４．０以上、５．０以上、７．０以上、あるいは１０．０以上とすることができる。Ｗ１／ｄ１を、１．５以上とすることで、後工程においてベース半導体部８の分割工程（例えば、断面がｍ面となる分割工程）が容易になることがわかっている。また、ベース半導体部８の内部応力が低減し、半導体基板１０の反りが低減する。
【0043】
ベース半導体部８のアスペクト比（厚みに対するＸ方向のサイズの比＝ＷＬ／ｄ１）は、３．５以上、５．０以上、６．０以上、８．０以上、１０以上、１５以上、２０以上、３０以上、あるいは５０以上とすることができる。また、実施例１の手法を用いれば、開口部Ｋの幅ＷＫに対するベース半導体部８のＸ方向のサイズＷＬの比（ＷＬ／ＷＫ）を、３．５以上、５．０以上、６．０以上、８．０以上、１０以上、１５以上、２０以上、３０以上、あるいは５０以上とすることができ、低欠陥部の比率を高めることができる。図２１に示すベース半導体部８（初期成長部８ｐを含む）は、窒化物半導体結晶（例えば、ＧａＮ結晶、ＡｌＧａＮ結晶、ＩｎＧａＮ結晶、あるいはＩｎＡｌＧａＮ結晶）とすることができる。
【0044】
（実施例２）
図２２は、実施例２にかかる半導体デバイスの製造方法を示す平面図である。図２３は、実施例２にかかる半導体デバイスの製造方法を示すフローチャートである。図２４は、実施例２にかかる半導体デバイス（レーザアレイ基板）の構造例を示す斜視図である。図２２～図２４に示す導体デバイスの製造方法は、第１部Ｂ１および第２部Ｂ２を含むマスク部５を有するマスクパターン６と、マスクパターン６上に位置するベース半導体部８とを備える半導体基板１０を準備する工程と、ベース半導体部８および機能半導体部９（例えば図１５参照）を含む積層体ＪＴを形成する工程と、ベース基板ＢＳ上において、Ｙ方向を長手方向とする積層体ＪＴを、短手方向（Ｘ方向）に平行な断面が出るように分割する工程と、マスク部５のエッチングを、第１部Ｂ１から第２部Ｂ２への順に進める工程と、ベース半導体部８を支持基板ＴＫに保持させた状態でベース半導体部８とベース基板ＢＳとを離隔する工程と、支持基板ＴＫを分割する工程とを含んでもよい。
図２２は、実施例２にかかる半導体デバイスの製造方法を示す平面図である。図２３は、実施例２にかかる半導体デバイスの製造方法を示すフローチャートである。図２４は、実施例２にかかる半導体デバイス（レーザアレイ基板）の構造例を示す斜視図である。図２２～図２４に示す導体デバイスの製造方法は、第１部Ｂ１および第２部Ｂ２を含むマスク部５を有するマスクパターン６と、マスクパターン６上に位置するベース半導体部８とを備える半導体基板１０を準備する工程と、ベース半導体部８および機能半導体部９（例えば図１５参照）を含む積層体ＪＴを形成する工程と、ベース基板ＢＳ上において、Ｙ方向を長手方向とする積層体ＪＴを、短手方向（Ｘ方向）に平行な断面が出るように分割する工程と、マスク部５のエッチングを、第１部Ｂ１から第２部Ｂ２への順に進める工程と、ベース半導体部８を支持基板ＴＫに保持させた状態でベース半導体部８とベース基板ＢＳとを離隔する工程と、支持基板ＴＫを分割する工程とを含んでもよい。
【0045】
ベース基板ＢＳ上での積層体ＪＴの分割によって、複数のレーザ体（レーザチップ、半導体デバイス）ＬＴが形成されてもよい。レーザ体ＬＴの共振器端面（例えば、ｍ面）が、積層体ＪＴの劈開（ｍ面劈開）によって形成されてもよい。
【0046】
ベース半導体部８がｎ型半導体結晶（例えば、ｎ型ＧａＮ）であってもよい。積層体ＪＴの機能半導体部９（例えば図１５参照）がＧａＮ系半導体を含んでいてもよい。機能半導体部９は、活性部（例えば、量子井戸構造等の活性層）およびｐ型半導体部を含んでもよく、活性部の下にｎ型半導体部（例えば、リグロース層、ｎ型コンタクト層）を含んでもよい。機能半導体部９の活性部が発光部を含む場合は、ベース半導体部８の低欠陥部（第２部Ｂ２と重なる部分）の上方、すなわち、平面視で低欠陥部と重なるように発光部を配することができる。これにより、発光効率を高めることができる。
【0047】
図２４に示すように、レーザアレイ基板２０では複数のレーザ体ＬＴが２次元配置されていてもよい。支持基板ＴＫに第１および第２電極パッドＰ１・Ｐ２が設けられ、第１および第２電極パッドＰ１・Ｐ２がレーザ体ＬＴのアノードおよびカソードに接続されてもよい。
【0048】
図２２に示すように、レーザアレイ基板２０をバー状に（支持基板ＴＫとともに）分断することで、複数のレーザ体ＬＴが一次元配置されたレーザアレイ基板２１（１次元配置型）を形成してもよい。レーザアレイ基板２１において各レーザ体ＬＴの共振器端面に反射鏡膜ＲＦをコートしてもよい。レーザアレイ基板２１をさらに分断して、レーザ素子２２（半導体デバイス）を形成してもよい。図２２および図２３ではベース基板ＢＳ上で積層体ＪＴを分割しているが、これに限定されない。例えば、積層体ＪＴをテープ等に１回以上転写した後に、テープ上で積層体ＪＴを分割（例えば、劈開分割）し、複数のレーザ体としてもよい。
【0049】
（附記事項）
以上の開示は例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が当業者にとって自明となるのであるから、これら変形形態も実施形態に含まれることに留意されたい。
以上の開示は例示および説明を目的とするものであり、限定を目的とするものではない。これら例示および説明に基づけば、多くの変形形態が当業者にとって自明となるのであるから、これら変形形態も実施形態に含まれることに留意されたい。
【符号の説明】
【0050】
１ 主基板
４ 下地部
５ マスク部
６ マスクパターン
８ ベース半導体部
１０ 半導体基板
２０ ２１ レーザアレイ基板（半導体デバイス）
２２ レーザ素子（半導体デバイス）
ＬＴ レーザ体（半導体デバイス）
ＢＳ ベース基板
ＴＳ テンプレート基板
ＴＫ 支持基板
Ｋ 開口部
Ｇ ギャップ
Ｆ１ 第１膜
Ｆ２ 第２膜
Ｂ１ 第１部
Ｂ２ 第２部
４ 下地部
５ マスク部
６ マスクパターン
８ ベース半導体部
１０ 半導体基板
２０ ２１ レーザアレイ基板（半導体デバイス）
２２ レーザ素子（半導体デバイス）
ＬＴ レーザ体（半導体デバイス）
ＢＳ ベース基板
ＴＳ テンプレート基板
ＴＫ 支持基板
Ｋ 開口部
Ｇ ギャップ
Ｆ１ 第１膜
Ｆ２ 第２膜
Ｂ１ 第１部
Ｂ２ 第２部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】