特開 2023-171260 半導体素子の形成方法及び半導体素子の形成のための基板処理システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023171260

(43)【公開日】2023-12-01

(54)【発明の名称】半導体素子の形成方法及び半導体素子の形成のための基板処理システム

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20231124BHJP

【ＦＩ】

H01L21/88 J

H01L21/88 B

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2023060906

(22)【出願日】2023-04-04

(31)【優先権主張番号】10-2022-0061550

(32)【優先日】2022-05-19

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】520236767

【氏名又は名称】サムス カンパニー リミテッド

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】キム、ミニョン

(72)【発明者】

【氏名】リ、ハンリン

(72)【発明者】

【氏名】キム、ユンサン

【テーマコード（参考）】

5F033

【Ｆターム（参考）】

5F033GG00

5F033GG01

5F033HH07

5F033HH13

5F033HH19

5F033JJ07

5F033JJ11

5F033JJ18

5F033JJ19

5F033JJ21

5F033JJ32

5F033JJ33

5F033NN06

5F033NN07

5F033QQ09

5F033QQ12

5F033QQ16

5F033QQ20

5F033QQ28

5F033QQ32

5F033QQ37

5F033QQ44

5F033QQ48

5F033TT01

5F033TT07

5F033VV04

5F033VV08

5F033VV09

5F033VV10

5F033XX08

5F033XX34

(57)【要約】      （修正有）

【課題】工程コストを低減すると共に、基板の損傷を減少させることができる半導体素子の形成方法及びそのための基板処理システムを提供する。
【解決手段】方法は、電力伝達のための少なくとも１つの埋め込みパワーレールが形成された半導体基板の後面上に、前記少なくとも１つの埋め込みパワーレールと少なくとも部分的に整列するように少なくとも１つの金属触媒層を形成するステップと、半導体基板にエッチング液を供給し、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて、少なくとも１つの金属触媒層が半導体基板の内部に下降しながら、少なくとも１つの金属触媒層と少なくとも１つの埋め込みパワーレールとの間の前記半導体基板を異方性エッチングして、少なくとも１つの後面ビアホールを形成するステップと、を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

電力伝達のための少なくとも１つの埋め込みパワーレールが形成された半導体基板の後面上に、前記少なくとも１つの埋め込みパワーレールと少なくとも部分的に整列するように少なくとも１つの金属触媒層を形成するステップと、
前記半導体基板にエッチング液を供給して、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて前記少なくとも１つの金属触媒層が前記半導体基板の内部に下降しながら、前記少なくとも１つの金属触媒層と前記少なくとも１つの埋め込みパワーレールとの間の前記半導体基板を異方性エッチングして、少なくとも１つの後面ビアホールを形成するステップとを含む、半導体素子の形成方法。

【請求項2】

前記少なくとも１つの後面ビアホールを形成するステップにおいて、前記半導体基板のエッチングは、前記少なくとも１つの埋め込みパワーレール上で少なくとも部分的に停止するように行う、請求項１に記載の半導体素子の形成方法。

【請求項3】

前記少なくとも１つの埋め込みパワーレールは、前記半導体基板の後面上から見たとき、少なくとも上部及び側壁がライナー絶縁層で取り囲まれており、
前記少なくとも１つの後面ビアホールを形成するステップにおいて、前記半導体基板のエッチングは、前記少なくとも１つの金属触媒層が前記ライナー絶縁層と少なくとも部分的に接触しながら停止するように行う、請求項２に記載の半導体素子の形成方法。

【請求項4】

前記少なくとも１つの金属触媒層の直径又は幅は、前記少なくとも１つの埋め込みパワーレールの幅よりも小さいかまたは同一であり、
前記半導体基板の断面から見たとき、前記少なくとも１つの金属触媒層が前記少なくとも１つの埋め込みパワーレールと垂直に整列して離隔配置されるか、または前記少なくとも１つの埋め込みパワーレールの幅内で垂直に離隔配置される、請求項１に記載の半導体素子の形成方法。

【請求項5】

前記少なくとも１つの埋め込みパワーレールは、前記半導体基板に形成された複数の埋め込みパワーレールを含み、
前記少なくとも１つの金属触媒層は、前記半導体基板の後面上に前記複数の埋め込みパワーレールと少なくとも部分的にそれぞれ整列するように形成された複数の金属触媒層を含む、請求項１に記載の半導体素子の形成方法。

【請求項6】

前記半導体基板の後面上に、前記複数の埋め込みパワーレールと少なくとも部分的に整列した開口を有するパッシベーション絶縁層を形成するステップをさらに含み、
前記少なくとも１つの金属触媒層を形成するステップは、前記パッシベーション絶縁層の前記開口内に前記複数の金属触媒層をそれぞれ形成するステップを含む、請求項５に記載の半導体素子の形成方法。

【請求項7】

前記パッシベーション絶縁層を形成するステップは、
前記パッシベーション絶縁層上に前記開口を露出するフォトレジスト層を形成するステップと、
前記フォトレジスト層をエッチング保護層として前記パッシベーション絶縁層をエッチングして前記開口を形成するステップとを含み、
前記少なくとも１つの金属触媒層を形成するステップは、
前記フォトレジスト層が残留した前記パッシベーション絶縁層上に金属触媒層を形成するステップと、
リフトオフ法を用いて前記金属触媒層の前記フォトレジスト層上の一部分を除去して、前記開口内に残留する前記複数の金属触媒層を形成するステップとを含む、請求項６に記載の半導体素子の形成方法。

【請求項8】

前記少なくとも１つの後面ビアホールの底面に下降した前記少なくとも１つの金属触媒層を除去するステップと、
前記少なくとも１つの後面ビアホールの少なくとも側壁上にライナー誘電層を形成するステップと、
前記少なくとも１つの後面ビアホールを埋めるように埋め込み導電層を形成するステップとをさらに含む、請求項１に記載の半導体素子の形成方法。

【請求項9】

前記金属触媒層を除去するステップの後に、前記少なくとも１つの後面ビアホールによって露出された、前記少なくとも１つの埋め込みパワーレール上のライナー絶縁層の少なくとも一部分を除去して、前記少なくとも１つの埋め込みパワーレールを露出するステップをさらに含む、請求項８に記載の半導体素子の形成方法。

【請求項10】

前記ライナー誘電層を形成するステップは、
前記少なくとも１つの後面ビアホールの内面上に前記ライナー誘電層を形成するステップと、
前記少なくとも１つの後面ビアホールの側壁上に前記ライナー誘電層が残留するように、前記少なくとも１つの後面ビアホールの底面上の前記ライナー誘電層を部分的に除去するステップとを含む、請求項８に記載の半導体素子の形成方法。

【請求項11】

前記ライナー誘電層を部分的に除去するステップは、異方性プラズマエッチングを用いる、請求項１０に記載の半導体素子の形成方法。

【請求項12】

前記ライナー誘電層が部分的に除去された前記少なくとも１つの後面ビアホールの内面上に、前記少なくとも１つの埋め込みパワーレールと連結されるように拡散防止層を形成するステップをさらに含み、
前記埋め込み導電層は、前記拡散防止層と連結されるように前記少なくとも１つの後面ビアホール内に形成される、請求項１０に記載の半導体素子の形成方法。

【請求項13】

前記少なくとも１つの埋め込みパワーレール、前記少なくとも１つの金属触媒層及び前記埋め込み導電層は同じ金属を含む、請求項８に記載の半導体素子の形成方法。

【請求項14】

前記少なくとも１つの埋め込みパワーレール、前記少なくとも１つの金属触媒層及び前記埋め込み導電層はルテニウム（Ｒｕ）を含む、請求項１３に記載の半導体素子の形成方法。

【請求項15】

前記少なくとも１つの後面ビアホールを形成するステップにおいて、前記エッチング液は、Ｈ_２Ｏ_２とＨＦの混合液を含む、請求項１に記載の半導体素子の形成方法。

【請求項16】

電力伝達のための少なくとも１つの埋め込みパワーレールが形成された半導体基板を搬入又は搬出するための基板インアウトモジュールと、
前記半導体基板の後面上に、前記少なくとも１つの埋め込みパワーレールと少なくとも部分的に整列するように少なくとも１つの金属触媒層を形成するための金属蒸着モジュールと、
前記半導体基板にエッチング液を供給して、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて前記少なくとも１つの金属触媒層が前記半導体基板の内部に下降しながら、前記少なくとも１つの金属触媒層と前記少なくとも１つの埋め込みパワーレールとの間の前記半導体基板を異方性エッチングして、少なくとも１つの後面ビアホールを形成するための金属促進ケミカルエッチングモジュールとを含む、半導体素子の形成のための基板処理システム。

【請求項17】

前記少なくとも１つの後面ビアホールの少なくとも側壁上にライナー誘電層を形成するための誘電層蒸着モジュールをさらに含む、請求項１６に記載の半導体素子の形成のための基板処理システム。

【請求項18】

前記少なくとも１つの後面ビアホールの底面に下降した前記少なくとも１つの金属触媒層を除去するための湿式エッチングモジュールをさらに含む、請求項１６に記載の半導体素子の形成のための基板処理システム。

【請求項19】

前記金属蒸着モジュールは、前記少なくとも１つの後面ビアホールを埋めるための埋め込み導電層の形成のために用いられる、請求項１６に記載の半導体素子の形成のための基板処理システム。

【請求項20】

電力伝達のための少なくとも１つの埋め込みパワーレールが形成された半導体基板の後面上に、前記少なくとも１つの埋め込みパワーレールと少なくとも部分的に整列するように少なくとも１つの金属触媒層を形成するステップと、
前記半導体基板にエッチング液を供給して、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて前記少なくとも１つの金属触媒層が前記半導体基板の内部に下降しながら、前記少なくとも１つの金属触媒層の下部の前記半導体基板を異方性エッチングするが、前記少なくとも１つの埋め込みパワーレール上のライナー絶縁層が少なくとも部分的に露出されながら停止するように、前記少なくとも１つの金属触媒層と前記少なくとも１つの埋め込みパワーレールとの間の前記半導体基板をエッチングして、少なくとも１つの後面ビアホールを形成するステップと、
前記少なくとも１つの後面ビアホールの底面に下降した前記少なくとも１つの金属触媒層を除去するステップと、
前記少なくとも１つの後面ビアホールによって露出された、前記少なくとも１つの埋め込みパワーレール上の前記ライナー絶縁層の少なくとも一部分を除去するステップと、
前記少なくとも１つの後面ビアホールの少なくとも側壁上にライナー誘電層を形成するステップと、
前記ライナー誘電層が部分的に除去された前記少なくとも１つの後面ビアホールの内面上に、前記少なくとも１つの埋め込みパワーレールと連結されるように拡散防止層を形成するステップと、
前記少なくとも１つの後面ビアホールを埋めるように埋め込み導電層を形成するステップとを含む、半導体素子の形成方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体の製造に関し、半導体素子の形成方法及びそのための基板処理システムに関する。

【背景技術】

【0002】

半導体素子の集積度が高くなるにつれ、半導体素子だけでなく配線構造も複雑になっている。これによって、半導体素子の電力伝達のための配線の抵抗が高くなり、電力伝達過程において配線で電圧降下が占める比重が大きくなっている。そのため、高集積半導体素子において低抵抗電力網の設計が求められている。

【0003】

例えば、半導体基板に埋め込みパワーレールを設置し、この埋め込みパワーレールに電力伝達のための貫通ビア電極を接続する構造が開発されている。通常、このような貫通ビア電極、例えば、貫通基板ビア（ｔｈｒｏｕｇｈ ｓｕｂｓｔｒａｔｅ ｖｉａ、ＴＳＶ）は、レーザ穴あけまたはプラズマエッチングを用いて形成されている。

【0004】

しかし、このような方法は工程コストを上昇させるという問題があり、さらに、プラズマエッチングの場合、基板内にプラズマによるイオン損傷（ｉｏｎ ｄａｍａｇｅ）を誘発することがある。そのため、工程コストを低減すると共に、基板の損傷を減少させることができる方法が求められている。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、前述した問題点を解決するためのものであって、工程コストを低減すると共に、基板の損傷を減少させることができる半導体素子の形成方法及びそのための基板処理システムを提供することを目的とする。しかし、このような課題は例示的なものであって、これによって本発明の範囲が限定されるものではない。

【課題を解決するための手段】

【0006】

上記技術的課題を解決するための本発明の一態様に係る半導体素子の形成方法は、電力伝達のための少なくとも１つの埋め込みパワーレールが形成された半導体基板の後面上に、前記少なくとも１つの埋め込みパワーレールと少なくとも部分的に整列するように少なくとも１つの金属触媒層を形成するステップと、前記半導体基板にエッチング液を供給して、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて前記少なくとも１つの金属触媒層が前記半導体基板の内部に下降しながら、前記少なくとも１つの金属触媒層と前記少なくとも１つの埋め込みパワーレールとの間の前記半導体基板を異方性エッチングして、少なくとも１つの後面ビアホールを形成するステップとを含む。

【0007】

前記半導体素子の形成方法によれば、前記少なくとも１つの後面ビアホールを形成するステップにおいて、前記半導体基板のエッチングは、前記少なくとも１つの埋め込みパワーレール上で少なくとも部分的に停止するように行うことができる。

【0008】

前記半導体素子の形成方法によれば、前記少なくとも１つの埋め込みパワーレールは、前記半導体基板の後面上から見たとき、少なくとも上部及び側壁がライナー絶縁層で取り囲まれており、前記少なくとも１つの後面ビアホールを形成するステップにおいて、前記半導体基板のエッチングは、前記少なくとも１つの金属触媒層が前記ライナー絶縁層と少なくとも部分的に接触しながら停止するように行うことができる。

【0009】

前記半導体素子の形成方法によれば、前記少なくとも１つの金属触媒層の直径又は幅は、前記少なくとも１つの埋め込みパワーレールの幅よりも小さいかまたは同一であり、前記半導体基板の断面から見たとき、前記少なくとも１つの金属触媒層が前記少なくとも１つの埋め込みパワーレールと垂直に整列して離隔配置されるか、または前記少なくとも１つの埋め込みパワーレールの幅内で垂直に離隔配置されてもよい。

【0010】

前記半導体素子の形成方法によれば、前記少なくとも１つの埋め込みパワーレールは、前記半導体基板に形成された複数の埋め込みパワーレールを含み、前記少なくとも１つの金属触媒層は、前記半導体基板の後面上に前記複数の埋め込みパワーレールと少なくとも部分的にそれぞれ整列するように形成された複数の金属触媒層を含むことができる。

【0011】

前記半導体素子の形成方法によれば、前記半導体基板の後面上に、前記複数の埋め込みパワーレールと少なくとも部分的に整列した開口を有するパッシベーション絶縁層を形成するステップをさらに含み、前記少なくとも１つの金属触媒層を形成するステップは、前記パッシベーション絶縁層の前記開口内に前記複数の金属触媒層をそれぞれ形成するステップを含むことができる。

【0012】

前記半導体素子の形成方法によれば、前記パッシベーション絶縁層を形成するステップは、前記パッシベーション絶縁層上に前記開口を露出するフォトレジスト層を形成するステップと、前記フォトレジスト層をエッチング保護層として前記パッシベーション絶縁層をエッチングして前記開口を形成するステップとを含み、前記少なくとも１つの金属触媒層を形成するステップは、前記フォトレジスト層が残留した前記パッシベーション絶縁層上に金属触媒層を形成するステップと、リフトオフ法を用いて前記金属触媒層の前記フォトレジスト層上の一部分を除去して、前記開口内に残留する前記複数の金属触媒層を形成するステップとを含むことができる。

【0013】

前記半導体素子の形成方法によれば、前記少なくとも１つの後面ビアホールの底面に下降した前記少なくとも１つの金属触媒層を除去するステップと、前記少なくとも１つの後面ビアホールの少なくとも側壁上にライナー誘電層を形成するステップと、前記少なくとも１つの後面ビアホールを埋めるように埋め込み導電層を形成するステップとをさらに含むことができる。

【0014】

前記半導体素子の形成方法によれば、前記金属触媒層を除去するステップの後に、前記少なくとも１つの後面ビアホールによって露出された、前記少なくとも１つの埋め込みパワーレール上のライナー絶縁層の少なくとも一部分を除去して、前記少なくとも１つの埋め込みパワーレールを露出するステップをさらに含むことができる。

【0015】

前記半導体素子の形成方法によれば、前記ライナー誘電層を形成するステップは、前記少なくとも１つの後面ビアホールの内面上に前記ライナー誘電層を形成するステップと、前記少なくとも１つの後面ビアホールの側壁上に前記ライナー誘電層が残留するように、前記少なくとも１つの後面ビアホールの底面上の前記ライナー誘電層を部分的に除去するステップとを含むことができる。

【0016】

前記半導体素子の形成方法によれば、前記ライナー誘電層を部分的に除去するステップは、異方性プラズマエッチングを用いることができる。

【0017】

前記半導体素子の形成方法によれば、前記ライナー誘電層が部分的に除去された前記少なくとも１つの後面ビアホールの内面上に、前記少なくとも１つの埋め込みパワーレールと連結されるように拡散防止層を形成するステップをさらに含み、前記埋め込み導電層は、前記拡散防止層と連結されるように前記少なくとも１つの後面ビアホール内に形成され得る。

【0018】

前記半導体素子の形成方法によれば、前記少なくとも１つの埋め込みパワーレール、前記少なくとも１つの金属触媒層及び前記埋め込み導電層は同じ金属を含むことができる。

【0019】

前記半導体素子の形成方法によれば、前記少なくとも１つの埋め込みパワーレール、前記少なくとも１つの金属触媒層及び前記埋め込み導電層はルテニウム（Ｒｕ）を含むことができる。

【0020】

前記半導体素子の形成方法によれば、前記少なくとも１つの後面ビアホールを形成するステップにおいて、前記エッチング液は、Ｈ_２Ｏ_２とＨＦの混合液を含むことができる。

【0021】

上記技術的課題を解決するための本発明の他の態様に係る基板処理方法は、電力伝達のための少なくとも１つの埋め込みパワーレールが形成された半導体基板の後面上に、前記少なくとも１つの埋め込みパワーレールと少なくとも部分的に整列するように少なくとも１つの金属触媒層を形成するステップと、前記半導体基板にエッチング液を供給して、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて前記少なくとも１つの金属触媒層が前記半導体基板の内部に下降しながら、前記少なくとも１つの金属触媒層の下部の前記半導体基板を異方性エッチングするが、前記少なくとも１つの埋め込みパワーレール上のライナー絶縁層が少なくとも部分的に露出されながら停止するように、前記少なくとも１つの金属触媒層と前記少なくとも１つの埋め込みパワーレールとの間の前記半導体基板をエッチングして、少なくとも１つの後面ビアホールを形成するステップと、前記少なくとも１つの後面ビアホールの底面に下降した前記少なくとも１つの金属触媒層を除去するステップと、前記少なくとも１つの後面ビアホールによって露出された、前記少なくとも１つの埋め込みパワーレール上の前記ライナー絶縁層の少なくとも一部分を除去するステップと、前記少なくとも１つの後面ビアホールの少なくとも側壁上にライナー誘電層を形成するステップと、前記ライナー誘電層が部分的に除去された前記少なくとも１つの後面ビアホールの内面上に、前記少なくとも１つの埋め込みパワーレールと連結されるように拡散防止層を形成するステップと、前記少なくとも１つの後面ビアホールを埋めるように埋め込み導電層を形成するステップとを含むことができる。

【0022】

上記技術的課題を解決するための本発明の更に他の態様に係る基板処理システムは、電力伝達のための少なくとも１つの埋め込みパワーレールが形成された半導体基板を搬入又は搬出するための基板インアウトモジュールと、前記半導体基板の後面上に、前記少なくとも１つの埋め込みパワーレールと少なくとも部分的に整列するように少なくとも１つの金属触媒層を形成するための金属蒸着モジュールと、前記半導体基板にエッチング液を供給して、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて前記少なくとも１つの金属触媒層が前記半導体基板の内部に下降しながら、前記少なくとも１つの金属触媒層と前記少なくとも１つの埋め込みパワーレールとの間の前記半導体基板を異方性エッチングして、少なくとも１つの後面ビアホールを形成するための金属促進ケミカルエッチングモジュールとを含む。

【0023】

前記基板処理システムによれば、前記少なくとも１つの後面ビアホールの少なくとも側壁上にライナー誘電層を形成するための誘電層蒸着モジュールをさらに含むことができる。

【0024】

前記基板処理システムによれば、前記少なくとも１つの後面ビアホールの底面に下降した前記少なくとも１つの金属触媒層を除去するための湿式エッチングモジュールをさらに含むことができる。

【0025】

前記基板処理システムによれば、前記金属蒸着モジュールは、前記少なくとも１つの後面ビアホールを埋めるための埋め込み導電層の形成のために用いられ得る。

【発明の効果】

【0026】

前記のようになされた本発明の一部の実施例に係る半導体素子の形成方法及びそのための基板処理システムによれば、工程コストを低減すると共に、基板の損傷を減少させることができる。もちろん、このような効果によって本発明の範囲が限定されるものではない。

【図面の簡単な説明】

【0027】

【図1】本発明の一実施例に係る半導体素子の形成方法を示す概略的なフローチャートである。

【図2】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図3】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図4】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図5】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図6】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図7】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図8】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図9】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図10】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図11】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図12】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図13】本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【図14】本発明の他の実施例に係る半導体素子の形成方法の一部を示す断面図である。

【図15】本発明の一実施例に係る半導体素子の形成のための基板処理システムを示す概略図である。

【図16】本発明の他の実施例に係る半導体素子の形成のための基板処理システムを示す概略図である。

【発明を実施するための形態】

【0028】

以下、添付の図面を参照して、本発明の好ましい様々な実施例を詳細に説明する。

【0029】

本発明の実施例は、当該技術分野における通常の知識を有する者に本発明をさらに完全に説明するために提供されるものであり、下記の実施例は様々な他の形態に変形可能であり、本発明の範囲が下記の実施例に限定されるものではない。むしろ、これらの実施例は、本開示をさらに充実かつ完全にし、当業者に本発明の思想を完全に伝達するために提供されるものである。また、図面において各層の厚さや大きさは、説明の便宜及び明確性のために誇張されたものである。

【0030】

以下、本発明の実施例は、本発明の理想的な実施例を概略的に示す図面を参照して説明する。図面において、例えば、製造技術及び／又は公差（ｔｏｌｅｒａｎｃｅ）によって、図示された形状の変形が予想され得る。したがって、本発明の思想の実施例は、本明細書に図示された領域の特定の形状に制限されたものと解釈されてはならず、例えば、製造上招かれる形状の変化を含まなければならない。

【0031】

図１は、本発明の一実施例に係る半導体素子の形成方法を示す概略的なフローチャートであり、図２乃至図１３は、本発明の一実施例に係る半導体素子の形成方法を示す断面図である。

【0032】

図１乃至図５を参照すると、半導体基板１０５の後面１０８上に少なくとも１つの金属触媒層１４０を形成することができる（Ｓ１０）。例えば、少なくとも１つの金属触媒層１４０は、半導体基板１０５の後面１０８上に、少なくとも１つの埋め込みパワーレール１２０と少なくとも部分的に整列するように形成されてもよい。

【0033】

半導体基板１０５は、半導体物質、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またはシリコン－ゲルマニウム（Ｓｉ－Ｇｅ）などを含む基板を指すことができる。半導体基板１０５において半導体物質は単結晶構造を有することができ、さらに、バルク単結晶構造に加えてエピタキシャル層をさらに含むことができる。半導体基板１０５は、様々な形状を有することができ、例えば、ウエハ形状を有することができる。

【0034】

さらに、半導体基板１０５には、基準面を表示するために、フラットゾーン、ノッチなどの表示構造が形成され得る。一部の実施例において、半導体基板１０５は、半導体物質以外に、半導体物質上に形成された積層物構造をさらに含むものとして理解され得る。図２乃至図５において、半導体基板１０５は、その前面１０６が下に向かい、その後面１０８が上に向かうようにひっくり返して配置されたものとして理解され得る。

【0035】

図２に示されたように、半導体基板１０５には素子構造１１０が形成され得る。素子構造１１０は、半導体基板１０５を用いて形成され得、例えば、半導体基板１０５の前面１０６に形成されるか、または半導体基板１０５に一部の構造が形成され、他の構造は半導体基板１０５の前面１０６上に積層されて形成されてもよい。

【0036】

一部の実施例において、素子構造１１０は、能動素子、例えば、電界効果トランジスタ（ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）、ダイオード（ｄｉｏｄｅ）及びバイポーラ接合トランジスタ（ｂｉｐｏｌａｒ ｊｕｎｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ、ＢＪＴ）のうちの１つ以上の集積構造を含むことができる。例えば、電界効果トランジスタ（ＦＥＴ）は、平面型ゲート（ｐｌａｎａｒ ｇａｔｅ）構造のモスフェット（ＭＯＳＦＥＴ）、リセスゲート（ｒｅｃｅｓｓ ｇａｔｅ）構造のモスフェット、ゲートオールアラウンド（ｇａｔｅ ａｌｌ ａｒｏｕｎｄ、ＧＡＡ）構造のモスフェット、フィン（ｆｉｎ）構造のモスフェットなどの様々な構造を有することができる。さらに、素子構造１１０は、能動素子と共に、受動素子、例えば、抵抗（ｒｅｓｉｓｔｏｒ）、インダクタ（ｉｎｄｕｃｔｏｒ）及びキャパシタ（ｃａｐａｃｉｔｏｒ）のうちの１つ以上の集積構造をさらに含むこともできる。

【0037】

さらに、素子構造１１０上には、これらの素子を接続するための多層配線構造がさらに形成され得る。

【0038】

半導体基板１０５には、少なくとも１つの埋め込みパワーレール１２０が形成され得る。埋め込みパワーレール１２０は、素子構造１１０への電力伝達のために用いられ得る。例えば、素子構造１１０の駆動のための少なくとも１つの電源端子に埋め込みパワーレール１２０が接続され得る。

【0039】

素子構造１１０は複数の能動素子を含むことができ、各能動素子は少なくとも一対の電源端子を含むことができる。例えば、モスフェットは、ドレイン電極に駆動電圧（Ｖｄｄ）が印加され、ソース電極に基準電圧（Ｖｓｓ）が接続され、ゲート電極にワードライン電圧が印加され得る。少なくとも１つの埋め込みパワーレール１２０は、能動素子への電力伝達のために半導体基板１０５に形成された複数の埋め込みパワーレール１２０を含むことができる。埋め込みパワーレール１２０の数は、素子構造１１０の電力伝達端子の数に応じて適宜選択され得る。

【0040】

一部の実施例において、埋め込みパワーレール１２０は、少なくとも一部分がライナー絶縁層１２２で取り囲まれるように形成され得る。例えば、半導体基板１０５の後面１０８上から見たとき、少なくとも上部及び側壁がライナー絶縁層１２２で取り囲まれていてもよい。より具体的に説明すると、埋め込みパワーレール１２０が半導体基板１０５内に形成される際に、半導体基板１０５と埋め込みパワーレール１２０との間の絶縁のために、埋め込みパワーレール１２０は、全体的にライナー絶縁層１２２で取り囲まれるように配置され得る。例えば、ライナー絶縁層１２２は、適切な絶縁物質、例えば、酸化物（ｏｘｉｄｅ）、窒化物（ｎｉｔｒｉｄｅ）及び／又は酸窒化物（ｏｘｙｎｉｔｒｉｄｅ）を含むことができる。

【0041】

埋め込みパワーレール１２０は、ライナー絶縁層１２２内の埋め込み導電物質を含むことができる。例えば、埋め込み導電物質は、適切な導電物、例えば、タングステン（Ｗ）、ルテニウム（Ｒｕ）、金（Ａｕ）、白金（Ｐｔ）などを含むことができる。さらに、埋め込みパワーレール１２０は、このような埋め込み導電物質の形成前にライナー絶縁層１２２上に拡散防止層をさらに形成することができる。一方、拡散防止層も導電物質により形成されるという点で、埋め込み導電物質が拡散防止層を含むものと理解されることもできる。

【0042】

一部の実施例において、埋め込みパワーレール１２０は、半導体基板１０５内または半導体基板１０５上の絶縁層内に形成されてもよい。この場合、この絶縁層の少なくとも一部分がライナー絶縁層１２２として理解されることもできる。

【0043】

一部の実施例において、半導体基板１０５は、素子構造１１０の形成後、その後面１０８からその厚さを薄くすることができる。例えば、バックグラインディング（ｂａｃｋ ｇｒｉｎｄｉｎｇ）工程などを通じて半導体基板１０５の後面が薄くなることができる。これによって、半導体基板１０５の後面１０８から埋め込みパワーレール１２０までの深さは、約１０００ｎｍ以内、例えば、１００～５００ｎｍの深さに減らすことができる。

【0044】

以下では、金属触媒層１４０の形成ステップ（Ｓ１０）の一実施例についてより具体的に説明する。

【0045】

図２及び図３を参照すると、半導体基板１０５の後面１０８上に、埋め込みパワーレール１２０と少なくとも部分的に整列した開口１３４を有するパッシベーション絶縁層１３０を形成することができる。

【0046】

より具体的に説明すると、図２に示されたように、半導体基板１０５の後面１０８上にパッシベーション絶縁層１３０を形成することができる。例えば、パッシベーション絶縁層１３０は、適切な絶縁物質、例えば、酸化物（ｏｘｉｄｅ）、窒化物（ｎｉｔｒｉｄｅ）及び／又は酸窒化物（ｏｘｙｎｉｔｒｉｄｅ）を含むことができる。

【0047】

図３に示されたように、パッシベーション絶縁層１３０上に開口１３４を露出するフォトレジスト層１３２を形成することができる。例えば、パッシベーション絶縁層１３０上に全体的にフォトレジスト層１３２を形成した後、露光（ｅｘｐｏｓｕｒｅ）及び現像（ｄｅｖｅｌｏｐ）工程を用いてフォトレジスト層１３２をパターニングして開口１３４の上部を露出することができる。

【0048】

次いで、フォトレジスト層１３２をエッチング保護層として、パッシベーション絶縁層１３０をエッチングして開口１３４を形成することができる。例えば、パッシベーション絶縁層１３０のエッチングは、乾式エッチング、例えば、プラズマエッチングを用いることができる。

【0049】

図４を参照すると、フォトレジスト層１３２が残留したパッシベーション絶縁層１３０上に金属触媒層１４０を形成することができる。金属触媒層１４０は、後述するように、金属促進ケミカルエッチング（ｍｅｔａｌ ａｓｓｉｓｔｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ、ＭＡＣＥ）のための金属触媒を含むことができる。一部の実施例において、金属促進ケミカルエッチング（ＭＡＣＥ）は、触媒金属を用いるという点で、触媒促進ケミカルエッチング（ｃａｔａｌｙｓｔ ａｓｓｉｓｔｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈｉｎｇ）と呼ばれることもできる。

【0050】

例えば、金属触媒層１４０は、触媒の役割を行う様々な金属を含むことができる。例えば、金属触媒層１４０は、触媒金属として、ルテニウム（Ｒｕ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）などを含むことができる。一部の実施例において、触媒金属として、金（Ａｕ）又は銅（Ｃｕ）などは深いレベルの不純物を半導体基板１０５内に残すことがあるため排除され、ルテニウム（Ｒｕ）又はタングステン（Ｗ）が選択され得る。さらに、触媒金属としてルテニウム（Ｒｕ）は、タングステン（Ｗ）に比べて比抵抗が低いという利点がある。金属触媒層１４０は、適切な蒸着法、例えば、化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）、原子層蒸着（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）などを用いて形成されてもよい。

【0051】

図５を参照すると、リフトオフ（ｌｉｆｔ ｏｆｆ）法を用いて金属触媒層１４０のフォトレジスト層１３２上の一部分を除去して、開口１３４内に残留する複数の金属触媒層１４０を形成することができる。これによって、金属触媒層１４０は、パッシベーション絶縁層１３０の開口１３４内にそれぞれ形成され得る。

【0052】

金属触媒層１４０は、半導体基板１０５の後面１０８上で埋め込みパワーレール１２０と少なくとも部分的に整列するように形成されることもできる。金属触媒層１４０の個数は、後述する埋め込みパワーレール１２０との連結のための後面ビアホール１４５の個数に応じて１つ又は複数で適宜選択され得る。

【0053】

一部の実施例において、金属触媒層１４０の直径又は幅は、埋め込みパワーレール１２０の幅よりも小さいかまたは同一であってもよい。さらに、半導体基板１０５の断面から見たとき、金属触媒層１４０は、埋め込みパワーレール１２０と垂直にそれぞれ整列して離隔配置されるか、または埋め込みパワーレール１２０の幅内で垂直に離隔配置されてもよい。このような構造によれば、半導体基板１０５の後面１０８上で投影して見たとき、金属触媒層１４０は、埋め込みパワーレール１２０の一部分と重なるように配置されるか、または埋め込みパワーレール１２０内に含まれるように配置され得る。

【0054】

前述によれば、金属触媒層１４０は、リフトオフ法を用いて比較的低いコストで形成され得る。

【0055】

但し、リフトオフ法では精密な微細パターンを形成することが容易でないという点で、本発明の他の実施例において、精密な微細パターンが必要な場合、金属触媒層１４０は、リフトオフ法の代わりに、フォトリソグラフィ（ｐｈｏｔｏ ｌｉｔｈｏｇｒａｐｈｙ）法を用いて形成されることもできる。

【0056】

図１４は、本発明の他の実施例に係る半導体素子の形成方法の一部を示す断面図である。

【0057】

図１４を参照すると、半導体基板１０５の後面１０８上に金属触媒層１４０を形成した後、その上に開口１３４ａを有するフォトレジスト層１３２ａを形成することができる。フォトレジスト層１３２ａは、コーティング工程、露光工程及び現像工程を用いてパターンの形態で形成され得る。次いで、フォトレジスト層１３２ａをエッチング保護膜として用いて金属触媒層１４０をエッチングして、埋め込みパワーレール１２０と少なくとも部分的に整列した金属触媒層１４０を形成することができる。この場合、パッシベーション絶縁層１３０が省略されてもよい。

【0058】

再び図１及び図６を参照すると、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて半導体基板１０５をエッチングして少なくとも１つの後面ビアホール１４５を形成することができる（Ｓ２０）。例えば、このステップ（Ｓ２０）において、少なくとも１つの後面ビアホール１４５は、半導体基板１０５にエッチング液を供給して、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて少なくとも１つの金属触媒層１４０が半導体基板１０５の内部に下降しながら、少なくとも１つの金属触媒層１４０と少なくとも１つの埋め込みパワーレール１２０との間の半導体基板１０５を異方性エッチングして形成され得る。

【0059】

より具体的に説明すると、図６に示されたように、半導体基板１０５にエッチング液を供給して金属促進ケミカルエッチング（ＭＡＣＥ）を誘導することができる。例えば、エッチング液は、半導体基板１０５のエッチングのために、酸化剤と酸化物除去剤の混合液を含むことができる。酸化剤としては、ＨＮＯ_３またはＨ_２Ｏ_２などを含むことができ、酸化物除去剤としては、フッ素（Ｆ）または塩素（Ｃｌ）化合物、例えば、ＨＦなどを含むことができる。例えば、エッチング液は、液滴の形態で半導体基板１０５上に提供されるか、または半導体基板１０５がエッチング液中に浸漬されて半導体基板１０５にエッチング液が供給されてもよい。

【0060】

通常の湿式エッチング法は等方性エッチングを誘導するが、金属促進ケミカルエッチング（ＭＡＣＥ）は、エッチング液を用いる湿式エッチング法の一種として理解され得るが、異方性エッチングを誘導することができる。すなわち、金属触媒層１４０がない場合、エッチング液による半導体基板１０５のエッチングは非常に遅く進行し得る。しかし、金属促進ケミカルエッチング（ＭＡＣＥ）によれば、金属触媒層１４０の下部では速い半導体基板１０５のエッチングが起こりながら金属触媒層１４０が下降して、異方性エッチングが行われ得る。

【0061】

例えば、半導体基板１０５上に金属触媒層１４０がある場合、金属触媒層１４０から電子の伝達を受けて酸化剤が還元され得る。さらに、金属触媒層１４０の直下で半導体物質と金属触媒との間で電子の伝達が起こり、酸化剤が供給されて半導体物質が酸化して半導体物質がエッチングされ得る。結果的に、金属促進ケミカルエッチング（ＭＡＣＥ）は、還元反応と酸化反応が同時に対をなして起こる一種のマイクロ電池（ｍｉｃｒｏ ｇａｌｖａｎｉｃ ｃｅｌｌ）反応と類似しているといえる。

【0062】

これによって、金属促進ケミカルエッチング（ＭＡＣＥ）によれば、金属触媒層１４０の下部の半導体基板１０５の局部的エッチングが起こり、その界面で物質の移動が起こり得る。これによって、金属触媒層１４０の下部の半導体基板１０５がエッチングされながら、金属触媒層１４０が半導体基板１０５の中に浸透して異方性エッチングが誘導され得る。これによって、プラズマ損傷を誘発しないと共に、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて複数の後面ビアホール１４５が形成され得る。

【0063】

一部の実施例において、少なくとも１つの後面ビアホール１４５を形成するステップ（Ｓ２０）において、金属促進ケミカルエッチング（ＭＡＣＥ）による半導体基板１０５のエッチングは、少なくとも１つの埋め込みパワーレール１２０上で少なくとも部分的に停止するように行われ得る。例えば、複数の後面ビアホール１４５のエッチングは、複数の埋め込みパワーレール１２０上で少なくとも部分的に停止するようにそれぞれ行われ得る。

【0064】

より具体的に説明すると、後面ビアホール１４５を形成するステップにおいて、半導体基板１０５のエッチングは、金属触媒層１４０がライナー絶縁層１２２と少なくとも部分的に接触しながら停止するように行われ得る。すなわち、金属促進ケミカルエッチング（ＭＡＣＥ）は、金属触媒層１４０と埋め込みパワーレール１２０との間の半導体基板１０５がエッチング完了して、金属触媒層１４０が埋め込みパワーレール１２０上のライナー絶縁層１２２に会いながら自動的に停止することができる。

【0065】

例えば、半導体基板１０５の断面上で金属触媒層１４０が埋め込みパワーレール１２０と全体的に整列された場合、後面ビアホール１４５は、埋め込みパワーレール１２０上で埋め込みパワーレール１２０に整列するように形成され得る。

【0066】

他の例として、半導体基板１０５の断面上で金属触媒層１４０が埋め込みパワーレール１２０内に配置された場合、後面ビアホール１４５は、埋め込みパワーレール１２０の幅の範囲内で埋め込みパワーレール１２０に整列するように形成され得る。この場合、後面ビアホール１４５のエッチングは、埋め込みパワーレール１２０上のライナー絶縁層１２２上で全体的に停止することができ、後面ビアホール１４５の底面に下降した金属触媒層１４０の底面はライナー絶縁層１２２と全体的に接触することができる。

【0067】

一方、一部の実施例において、金属触媒層１４０が埋め込みパワーレール１２０と部分的にのみ整列されることも可能である。この場合、後面ビアホール１４５は、その一部分が埋め込みパワーレール１２０上のライナー絶縁層１２２上に繋がり、他の部分は埋め込みパワーレール１２０の側面に乗って下部に一部繋がり得る。

【0068】

図７を参照すると、後面ビアホール１４５の底面に下降した金属触媒層１４０を除去することができる。これによって、後面ビアホール１４５によって、埋め込みパワーレール１２０上のライナー絶縁層１２２が露出され得る。例えば、金属触媒層１４０は、半導体基板１０５内のプラズマ損傷を誘発しないように、湿式エッチングまたは化学的乾式エッチングを用いて除去することができる。他の例として、金属触媒層１４０の厚さが大きくないという点でプラズマエッチングを用いることもできる。

【0069】

図８を参照すると、金属触媒層１４０を除去した後、後面ビアホール１４５によって露出された埋め込みパワーレール１２０上のライナー絶縁層１２２の少なくとも一部分を除去することができる。これによって、埋め込みパワーレール１２０が後面ビアホール１４５によって露出され得る。

【0070】

例えば、ライナー絶縁層１２２の除去は、半導体基板１０５内のプラズマ損傷を誘発しないように、湿式エッチングまたは化学的乾式エッチングを用いて除去することができる。他の例として、ライナー絶縁層１２２の厚さが大きくないという点でプラズマエッチングを用いることもできる。

【0071】

図９及び図１０を参照すると、後面ビアホール１４５の少なくとも側壁上にライナー誘電層１５２を形成することができる。例えば、ライナー誘電層１５２は、酸化物、絶縁物及び酸窒化物の一つまたは複層構造を含むことができる。

【0072】

より具体的に説明すると、図９に示されたように、後面ビアホール１４５の少なくとも内面上にライナー誘電層１５２を形成することができる。次いで、図１０に示されたように、後面ビアホール１４５の側壁上にライナー誘電層１５２が残留するように、後面ビアホール１４５の底面上のライナー誘電層１５２を部分的に除去することができる。例えば、ライナー誘電層１５２を部分的に除去するステップは、異方性プラズマエッチングを用いることができる。

【0073】

図１及び図１１乃至図１３を参照すると、少なくとも１つの後面ビアホール１４５内に埋め込み導電層１５６を形成することができる（Ｓ３０）。

【0074】

より具体的に説明すると、図１１に示されたように、ライナー誘電層１２２が部分的に除去された後面ビアホール１４５の内面上に、埋め込みパワーレール１２０と連結されるように拡散防止層１５４を形成することができる。例えば、拡散防止層１５４は、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）などの金属あるいは金属窒化物を含むか、またはその積層構造を含むことができる。

【0075】

次いで、図１２に示されたように、後面ビアホール１４５を少なくとも埋めるように埋め込み導電層１５６を形成することができる。埋め込み導電層１５６は、拡散防止層１５４と連結され得る。例えば、埋め込み導電層１５６は、適切な金属、例えば、ルテニウム（Ｒｕ）、タングステン（Ｗ）、銅（Ｃｕ）などを含むことができる。

【0076】

次いで、図１３に示されたように、埋め込み導電層１５６を平坦化しながら複数個に分離することができる。例えば、埋め込み導電層１５６の平坦化は、化学的機械的研磨法（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）またはエッチバック（ｅｔｃｈ ｂａｃｋ）などを用いることができる。

【0077】

さらに、埋め込み導電層１５６を平坦化しながら、半導体基板１０５の後面１０８上に存在する拡散防止層１５４の一部分も除去して、拡散防止層１５４を複数個に分離することができる。

【0078】

これによって、埋め込み導電層１５６が拡散防止層１５４を介して埋め込みパワーレール１２０とそれぞれ接続され得る。埋め込み導電層１５６は、埋め込みパワーレール１２０を外部端子と接続させる後面ビア電極として用いられ得る。

【0079】

このような構造によれば、埋め込みパワーレール１２０を、埋め込み導電層１５６、すなわち後面ビア電極を用いて外部電力と接続することができる。したがって、埋め込みパワーレール１２０と外部電力の接続抵抗を大きく低下させることで、配線による電圧降下を低減することができるので電力伝達効率を向上させることができる。

【0080】

前述したように製造された半導体素子１００は、半導体基板１０５、このような半導体基板１０５に形成された少なくとも１つの埋め込みパワーレール１２０、及び半導体基板１０５の後面１０８を通って埋め込みパワーレール１２０に接続された埋め込み導電層１５６を含むことができる。少なくとも１つの埋め込みパワーレール１２０、例えば、複数の埋め込みパワーレール１２０は、素子構造１１０及び素子構造１１０への電力伝達のために半導体基板１０５内に形成され得る。埋め込み導電層１５６、すなわち後面ビア電極は、埋め込みパワーレール１２０に連結された後面ビアホール１４５を埋めて形成され得る。

【0081】

以下では、前述した半導体素子１００を製造するための装置について説明する。

【0082】

図１５は、本発明の一実施例に係る半導体素子の形成のための基板処理システム２００を示す概略図である。

【0083】

図１５を参照すると、基板処理システム２００は、金属蒸着モジュール２２０、金属促進ケミカルエッチングモジュール２３５、湿式エッチングモジュール２４０、及び誘電層蒸着モジュール２２５のうちの２つ以上を含むことができる。

【0084】

より具体的に説明すると、金属蒸着モジュール２２０は、半導体基板１０５の後面１０８上に、少なくとも１つの埋め込みパワーレール１２０と少なくとも部分的に整列するように少なくとも１つの金属触媒層１４０を形成するのに用いることができる。例えば、金属蒸着モジュール２２０は、金属蒸着のためのスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）装置、化学気相蒸着（ＣＶＤ）装置、及び原子層蒸着（ＡＬＤ）装置のうちの１つであってもよい。

【0085】

さらに、金属蒸着モジュール２２０は、少なくとも１つの後面ビアホール１４５を埋めるための埋め込み導電層１５６を形成するのに用いることもできる。この場合、金属蒸着モジュール２２０内で金属触媒層１４０と埋め込み導電層１５６をいずれも形成できるので、基板処理システム２００を単純化することができる。さらに、金属触媒層１４０と埋め込み導電層１５６が同じ金属である場合、金属蒸着モジュール２２０において同じ工程により金属触媒層１４０と埋め込み導電層１５６を形成することができる。

【0086】

一部の実施例において、埋め込みパワーレール１２０、金属触媒層１４０及び埋め込み導電層１５６のうちの２つ以上または全てが同じ金属である場合、金属蒸着モジュール２２０において同じ金属が同一または類似の工程により形成されることもできる。例えば、埋め込みパワーレール１２０、金属触媒層１４０及び埋め込み導電層１５６のうちの２つ以上または全ては、ルテニウム（Ｒｕ）、タングステン（Ｗ）、白金（Ｐｔ）、金（Ａｕ）、銅（Ｃｕ）などを同一に含むことができ、また、深いレベルの不純物を低減させる必要がある場合、ルテニウム（Ｒｕ）またはタングステン（Ｗ）を同一に含むことができ、さらに、低い比抵抗を考慮する場合、ルテニウム（Ｒｕ）を含むことができる。

【0087】

但し、この実施例の変形された形態において、埋め込みパワーレール１２０、金属触媒層１４０及び埋め込み導電層１５６の蒸着を分離する場合、その金属物質は互いに同一でなくてもよい。

【0088】

金属促進ケミカルエッチングモジュール２３５は、半導体基板１０５にエッチング液を供給して、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて少なくとも１つの金属触媒層１４０が半導体基板１０５の内部に下降しながら、少なくとも１つの金属触媒層１４０と少なくとも１つの埋め込みパワーレール１２０との間の半導体基板１０５を異方性エッチングして、少なくとも１つの後面ビアホール１４５を形成するのに用いることができる。例えば、金属促進ケミカルエッチングモジュール２３５は、エッチング液を満たすことができるエッチング槽（ｅｔｃｈ ｂａｔｈ）を有する湿式エッチング装置で構成されるか、または半導体基板１０５上にエッチング液を噴射できるエッチング液噴射装置で構成されてもよい。

【0089】

湿式エッチングモジュール２４０は、少なくとも１つの後面ビアホール１４５の底面に下降した少なくとも１つの金属触媒層１４０を除去するのに用いることができる。さらに、湿式エッチングモジュール２４０は、半導体基板１０５を洗浄するのに用いることもできる。

【0090】

一部の実施例において、金属促進ケミカルエッチングモジュール２３５及び湿式エッチングモジュール２４０は一つに統一され、金属促進ケミカルエッチング（ＭＡＣＥ）と金属触媒層１４０のエッチング時のエッチング液を異ならせることもできる。

【0091】

誘電層蒸着モジュール２２５は、少なくとも１つの後面ビアホール１４５の少なくとも側壁上にライナー誘電層１５２を形成するのに用いることができる。例えば、誘電層蒸着モジュール２２５は、化学気相蒸着（ＣＶＤ）または原子層蒸着（ＡＬＤ）装置で構成されてもよい。

【0092】

半導体素子１００の製造のために、基板処理システム２００において、半導体基板１０５は金属蒸着モジュール２２０にローディングされ得る。例えば、半導体基板１０５は、容器５０内に収納されて金属蒸着モジュール２２０のローディングポートに配置され得る。

【0093】

一部の実施例において、容器５０としては、前面開放一体式ポッド（Ｆｒｏｎｔ Ｏｐｅｎ Ｕｎｉｆｉｅｄ Ｐｏｄ、ＦＯＵＰ）のような密閉用タイプが使用されてもよい。容器５０内には複数の半導体基板１０５、例えばウエハが収納され得る。容器５０は、工場内のオーバーヘッドトランスファー（Ｏｖｅｒｈｅａｄ ｔｒａｎｓｆｅｒ）、オーバーヘッドコンベア（Ｏｖｅｒｈｅａｄ ｃｏｎｖｅｙｏｒ）、または自動案内車両（Ａｕｔｏｍａｔｉｃ ｇｕｉｄｅｄ ｖｅｈｉｃｌｅ）のような移送装置（図示せず）、ロボットまたは作業者によってローディングポートに載置され得る。

【0094】

半導体基板１０５は、金属蒸着モジュール２２０にローディングされて金属触媒層１４０がその後面１０８上に形成され、金属促進ケミカルエッチングモジュール２３５に移送されて、その一部分がエッチングされて後面ビアホール１４５が形成され、湿式エッチングモジュール２４０に移送されて金属触媒層１４０がエッチングされ、誘電層蒸着モジュール２２５に移送されてライナー誘電層１５２が形成され、金属蒸着モジュール２２０に移送されて埋め込み導電層１５６が形成され得る。

【0095】

基板処理システム２００によれば、後面ビアホール１４５及び埋め込み導電層１５６の形成工程のほとんどが単一のシステム内で行われ得る。

【0096】

図１６は、本発明の他の実施例に係る半導体素子の形成のための基板処理システム２００ａを示す概略図である。基板処理システム２００ａは、図１５の基板処理システム２００において一部の構成を付加又は変形したものであって、互いに参照できるところ、実施例において重複する説明は省略する。

【0097】

図１６を参照すると、基板処理システム２００ａは、基板インアウトモジュール２１０、金属蒸着モジュール２２０、金属促進ケミカルエッチングモジュール２３５、湿式エッチングモジュール２４０及び誘電層蒸着モジュール２２５を含むことができる。

【0098】

金属蒸着モジュール２２０及び誘電層蒸着モジュール２２５は、真空状態で工程が行われ、金属促進ケミカルエッチングモジュール２３５及び湿式エッチングモジュール２４０は、大気状態で工程が行われ得る。基板インアウトモジュール２１０は、大気状態で容器５０がローディング又はアンローディングされ、基板インアウトモジュール２１０から金属蒸着モジュール２２０又は誘電層蒸着モジュール２２５に半導体基板１０５が移送される際には真空状態に転換され得る。基板インアウトモジュール２１０は、大気状態で容器５０がローディングされ、基板インアウトモジュール２１０から金属促進ケミカルエッチングモジュール２３５又は湿式エッチングモジュール２４０に半導体基板１０５が移送される際には大気状態を維持することができる。

【0099】

付加的に、第１トランスファーモジュール２１５が、基板インアウトモジュール２１０と金属蒸着モジュール２２０との間、及び基板インアウトモジュール２１０と誘電層蒸着モジュール２２５との間にさらに介在していてもよい。第１トランスファーモジュール２１５内には移送ロボット２１７が設置され得る。第１トランスファーモジュール２１５は、真空状態で、基板インアウトモジュール２１０と金属蒸着モジュール２２０との間、基板インアウトモジュール２１０と誘電層蒸着モジュール２２５との間、または金属蒸着モジュール２２０と誘電層蒸着モジュール２２５との間で半導体基板１０５を移送することができる。

【0100】

付加的に、第２トランスファーモジュール２３０が、基板インアウトモジュール２１０と金属促進ケミカルエッチングモジュール２３５との間、及び基板インアウトモジュール２１０と湿式エッチングモジュール２４０との間にさらに介在していてもよい。第２トランスファーモジュール２３０内には移送ロボット２３２が設置され得る。第２トランスファーモジュール２３０は、大気状態で、基板インアウトモジュール２１０と金属促進ケミカルエッチングモジュール２３５との間、基板インアウトモジュール２１０と湿式エッチングモジュール２４０との間、または金属促進ケミカルエッチングモジュール２３５と湿式エッチングモジュール２４０との間で半導体基板１０５を移送することができる。

【0101】

選択的に、基板インアウトモジュール２１０内の容器５０は、第１トランスファーモジュール２１５内の移送ロボット２１７または第２トランスファーモジュール２３０内の移送ロボット２３２が接近できるように、第１トランスファーモジュール２１５あるいは第２トランスファーモジュール２３０の方向に回転することもできる。

【0102】

選択的に、基板インアウトモジュール２１０と第１トランスファーモジュール２１５との間及び／又は基板インアウトモジュール２１０と第２トランスファーモジュール２３０との間に、半導体基板１０５の円滑な移送又は回転などのためにバッファモジュールがさらに付加されてもよい。

【0103】

前述した基板処理システム２００，２００ａによれば、半導体基板１０５のローディングから、金属触媒層１４０、ライナー誘電層１５２及び埋め込み導電層１５６の形成と、後面ビアホール１４５の形成のための半導体基板１０５のエッチング及び金属触媒層１４０のエッチングなどが、全て同一のシステム内で行われ得る。これによって、蒸着工程及びエッチング工程などを一つの基板処理システム２００ａ内で行うことができるので、容器５０の移送を最小化することができ、工程処理時間を短縮することができるので経済性を確保することができる。

【0104】

前述した半導体素子の形成方法及び基板処理システム２００，２００ａにおいて、埋め込みパワーレール１２０は素子構造１１０への電力伝達のためのものとして説明された。しかし、前述した実施例の変形された例において、埋め込みパワーレール１２０は、電力伝達と共にまたは電力伝達以外に信号伝達用として使用されることもできる。したがって、このように埋め込みパワーレール１２０が信号伝達用として使用される場合、埋め込み導電ラインと呼ばれもする。したがって、前述した説明において埋め込みパワーレール１２０を埋め込み導電ラインに変更することができ、このような説明を参照して、埋め込み導電ラインに連結されるように、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて半導体基板１０５をエッチングして後面ビアホール１４５が形成され、その後、埋め込み導電層１５６を形成するステップまで行われ得る。したがって、前述した半導体素子の形成方法及び基板処理システム２００，２００ａによれば、半導体基板１０５内に形成された埋め込み導電ラインに接続される後面ビア電極の構造の形成時に、金属促進ケミカルエッチング（ＭＡＣＥ）を用いて後面ビアホール１４５を形成することによって、後面ビアホール１４５内のプラズマ損傷を抑制すると共に、製造コストを低減することができる。

【0105】

本発明は、図面に示された実施例を参考にして説明されたが、これは例示的なものに過ぎず、当該技術分野における通常の知識を有する者であれば、これから様々な変形及び均等な他の実施例が可能であるということが理解できるであろう。したがって、本発明の真の技術的な保護範囲は、添付の特許請求の範囲の技術的思想によって定められなければならない。

【符号の説明】

【0106】

１００ 半導体素子
１０５ 半導体基板
１２０ 埋め込みパワーレール
１４０ 金属触媒層
１４５ 後面ビアホール
１５６ 埋め込み導電層
２００，２００ａ 基板処理システム
２２０ 金属蒸着モジュール
２２５ 誘電層蒸着モジュール
２３５ 金属促進ケミカルエッチングモジュール
２４０ 湿式エッチングモジュール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】