知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023172013
(43)【公開日】2023-12-06
(54)【発明の名称】半導体装置及びその製造方法
(51)【国際特許分類】
H01L 25/07 20060101AFI20231129BHJP
H01L 23/48 20060101ALI20231129BHJP
H02M 7/48 20070101ALI20231129BHJP
【ＦＩ】
H01L25/04 C
H01L23/48 G
H02M7/48 Z
【審査請求】有
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2022083549
(22)【出願日】2022-05-23
(11)【特許番号】
(45)【特許公報発行日】2023-07-28
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110002941
【氏名又は名称】弁理士法人ぱるも特許事務所
(72)【発明者】
【氏名】新 一貴
(72)【発明者】
【氏名】石井 隆一
(72)【発明者】
【氏名】後閑 博
【テーマコード（参考）】
5H770
【Ｆターム（参考）】
5H770AA22
5H770AA24
5H770DA03
5H770DA41
5H770PA21
5H770QA01
5H770QA05
5H770QA06
5H770QA08
5H770QA12
5H770QA13
5H770QA21
(57)【要約】
【課題】端子の位置ずれ及び端子の接続不良を抑制すると共に、一巡Ｌｓを低減し、小型化した半導体装置及びその製造方法を得ること
【解決手段】第二の導電体から、第一の導電板よりも第一方向の一方側に延出した第一ダミー端子、第四の導電体から、第一の導電板よりも第一方向の他方側に延出した第二ダミー端子、及び第三の導電体から、第三の導電板と第四の導電板との間を通って、第二方向の一方側に延出し、第三の導電板に接続された第二のＡＣ端子に接続された第三ダミー端子を備え、第一ダミー端子、第二ダミー端子、第一の制御端子、第二の制御端子、第二のＡＣ端子、第一のＡＣ端子、Ｎ端子、及びＰ端子の端部を露出させた状態で、第一の導電板、第二の導電板、第三の導電板、第四の導電板、第一のスイッチング素子、第二のスイッチング素子、第一の導電体、第二の導電体、第三の導電体、及び第四の導電体が樹脂部材により封止されている。
【選択図】図１
【解決手段】第二の導電体から、第一の導電板よりも第一方向の一方側に延出した第一ダミー端子、第四の導電体から、第一の導電板よりも第一方向の他方側に延出した第二ダミー端子、及び第三の導電体から、第三の導電板と第四の導電板との間を通って、第二方向の一方側に延出し、第三の導電板に接続された第二のＡＣ端子に接続された第三ダミー端子を備え、第一ダミー端子、第二ダミー端子、第一の制御端子、第二の制御端子、第二のＡＣ端子、第一のＡＣ端子、Ｎ端子、及びＰ端子の端部を露出させた状態で、第一の導電板、第二の導電板、第三の導電板、第四の導電板、第一のスイッチング素子、第二のスイッチング素子、第一の導電体、第二の導電体、第三の導電体、及び第四の導電体が樹脂部材により封止されている。
【選択図】図１
【特許請求の範囲】
【請求項1】
第一方向の幅よりも前記第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板と、
前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置され、前記第一方向の一方側から他方側に間隔を空けて並べられた第二の導電板、第三の導電板、及び第四の導電板と、
前記第一の導電板の一方の面上に、前記第一方向の一方側から他方側に間隔を空けて並べられ、他方の面が前記第一の導電板の一方の面に接続された３個の第一のスイッチング素子と、
他方の面が、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に、接続された第二のスイッチング素子の３個と、
前記第一方向に延出し、３個の前記第二のスイッチング素子のそれぞれの一方の面に接続された第一の導電体と、
前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面と前記第二の導電板の一方の面とを接続した第二の導電体と、
前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面と前記第三の導電板の一方の面とを接続した第三の導電体と、
前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面と前記第四の導電板の一方の面とを接続した第四の導電体と、
制御端子として、前記第一の導電板の前記第二方向の他方側に間隔を空けて配置され、３個の前記第一のスイッチング素子のそれぞれに接続された第一の制御端子の３組と、
前記制御端子として、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて配置され、３個の前記第二のスイッチング素子のそれぞれに接続された第二の制御端子の３組と、
ＡＣ端子として、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続され、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に延出した第二のＡＣ端子の３個と、
前記ＡＣ端子として、前記第二の導電体、前記第三の導電体、及び前記第四の導電体のそれぞれから前記第一の導電板よりも前記第二方向の他方側に延出した第一のＡＣ端子の３個と、
Ｎ端子として、前記第一の導電体から前記第二の導電板よりも前記第一方向の一方側に延出した第一のＮ端子、及び前記第一の導電体から前記第四の導電板よりも前記第一方向の他方側に延出した第二のＮ端子の一方または双方と、
Ｐ端子として、前記第一の導電板の前記第一方向の一方側の一方の面に接続され、前記第一の導電板よりも前記第一方向の一方側に延出した第一のＰ端子、及び前記第一の導電板の前記第一方向の他方側の一方の面に接続され、前記第一の導電板よりも前記第一方向の他方側に延出した第二のＰ端子の一方または双方と、
前記第二の導電体から、前記第一の導電板よりも前記第一方向の一方側に延出した第一ダミー端子と、
前記第四の導電体から、前記第一の導電板よりも前記第一方向の他方側に延出した第二ダミー端子と、
前記第三の導電体から、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に延出し、前記第三の導電板に接続された前記第二のＡＣ端子に接続された第三ダミー端子と、を備え、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記Ｎ端子、及び前記Ｐ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体が樹脂部材により封止されている半導体装置。
前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置され、前記第一方向の一方側から他方側に間隔を空けて並べられた第二の導電板、第三の導電板、及び第四の導電板と、
前記第一の導電板の一方の面上に、前記第一方向の一方側から他方側に間隔を空けて並べられ、他方の面が前記第一の導電板の一方の面に接続された３個の第一のスイッチング素子と、
他方の面が、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に、接続された第二のスイッチング素子の３個と、
前記第一方向に延出し、３個の前記第二のスイッチング素子のそれぞれの一方の面に接続された第一の導電体と、
前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面と前記第二の導電板の一方の面とを接続した第二の導電体と、
前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面と前記第三の導電板の一方の面とを接続した第三の導電体と、
前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面と前記第四の導電板の一方の面とを接続した第四の導電体と、
制御端子として、前記第一の導電板の前記第二方向の他方側に間隔を空けて配置され、３個の前記第一のスイッチング素子のそれぞれに接続された第一の制御端子の３組と、
前記制御端子として、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて配置され、３個の前記第二のスイッチング素子のそれぞれに接続された第二の制御端子の３組と、
ＡＣ端子として、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続され、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に延出した第二のＡＣ端子の３個と、
前記ＡＣ端子として、前記第二の導電体、前記第三の導電体、及び前記第四の導電体のそれぞれから前記第一の導電板よりも前記第二方向の他方側に延出した第一のＡＣ端子の３個と、
Ｎ端子として、前記第一の導電体から前記第二の導電板よりも前記第一方向の一方側に延出した第一のＮ端子、及び前記第一の導電体から前記第四の導電板よりも前記第一方向の他方側に延出した第二のＮ端子の一方または双方と、
Ｐ端子として、前記第一の導電板の前記第一方向の一方側の一方の面に接続され、前記第一の導電板よりも前記第一方向の一方側に延出した第一のＰ端子、及び前記第一の導電板の前記第一方向の他方側の一方の面に接続され、前記第一の導電板よりも前記第一方向の他方側に延出した第二のＰ端子の一方または双方と、
前記第二の導電体から、前記第一の導電板よりも前記第一方向の一方側に延出した第一ダミー端子と、
前記第四の導電体から、前記第一の導電板よりも前記第一方向の他方側に延出した第二ダミー端子と、
前記第三の導電体から、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に延出し、前記第三の導電板に接続された前記第二のＡＣ端子に接続された第三ダミー端子と、を備え、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記Ｎ端子、及び前記Ｐ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体が樹脂部材により封止されている半導体装置。
【請求項2】
前記第二の導電体から、前記第二の導電板と前記第三の導電板との間を通って、前記第二方向の一方側に延出し、前記第二の導電板に接続された前記第二のＡＣ端子に接続された第四ダミー端子を備えた請求項１に記載の半導体装置。
【請求項3】
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第二のＡＣ端子、前記第一のＡＣ端子、及び前記Ｐ端子である複数の対象端子の前記樹脂部材から露出した端部は、前記複数の対象端子の周囲を取り囲むフレームと一体形成されており、
前記フレームの側の前記複数の対象端子の部分が、切断される切断部である請求項１に記載の半導体装置。
前記フレームの側の前記複数の対象端子の部分が、切断される切断部である請求項１に記載の半導体装置。
【請求項4】
前記第一のＮ端子と前記第二のＮ端子の双方、及び前記第一のＰ端子と前記第二のＰ端子の双方を備え、
前記第一のＮ端子及び前記第一のＰ端子の前記第一方向の一方側の端部と、前記第二のＮ端子及び前記第二のＰ端子の前記第一方向の他方側の端部との間の前記第一方向の距離を第一方向の距離とし、
前記第二の制御端子及び前記第二のＡＣ端子の前記第二方向の一方側の端部と、前記第一の制御端子及び前記第一のＡＣ端子の前記第二方向の他方側の端部との間の前記第二方向の距離を第二方向の距離とし、
第一方向の距離が、第二方向の距離の２．１倍以下である請求項１に記載の半導体装置。
前記第一のＮ端子及び前記第一のＰ端子の前記第一方向の一方側の端部と、前記第二のＮ端子及び前記第二のＰ端子の前記第一方向の他方側の端部との間の前記第一方向の距離を第一方向の距離とし、
前記第二の制御端子及び前記第二のＡＣ端子の前記第二方向の一方側の端部と、前記第一の制御端子及び前記第一のＡＣ端子の前記第二方向の他方側の端部との間の前記第二方向の距離を第二方向の距離とし、
第一方向の距離が、第二方向の距離の２．１倍以下である請求項１に記載の半導体装置。
【請求項5】
前記第一のＮ端子及び前記第二のＮ端子の一方と、一方の前記Ｎ端子と同じ前記第一方向の側に設けられた一方の前記Ｐ端子とを備え、
前記一方のＮ端子及び前記一方のＰ端子の前記樹脂部材から露出した前記第一方向の端部と、前記一方のＮ端子及び前記一方のＰ端子とは反対側の前記第一方向の前記樹脂部材の端部との間の前記第一方向の距離を第一方向の距離とし、
前記第二の制御端子及び前記第二のＡＣ端子の前記第二方向の一方側の端部と、前記第一の制御端子及び前記第一のＡＣ端子の前記第二方向の他方側の端部との間の前記第二方向の距離を第二方向の距離とし、
第一方向の距離が、第二方向の距離の１．２倍以下である請求項１に記載の半導体装置。
前記一方のＮ端子及び前記一方のＰ端子の前記樹脂部材から露出した前記第一方向の端部と、前記一方のＮ端子及び前記一方のＰ端子とは反対側の前記第一方向の前記樹脂部材の端部との間の前記第一方向の距離を第一方向の距離とし、
前記第二の制御端子及び前記第二のＡＣ端子の前記第二方向の一方側の端部と、前記第一の制御端子及び前記第一のＡＣ端子の前記第二方向の他方側の端部との間の前記第二方向の距離を第二方向の距離とし、
第一方向の距離が、第二方向の距離の１．２倍以下である請求項１に記載の半導体装置。
【請求項6】
前記第一のスイッチング素子及び前記第二のスイッチング素子のそれぞれが、シリコン半導体素子またはワイドバンドギャップ半導体素子から形成された、ＭＯＳＦＥＴまたはＲＣ－ＩＧＢＴの１個の素子で構成されている請求項１から５のいずれか１項に記載の半導体装置。
【請求項7】
前記第一のスイッチング素子及び前記第二のスイッチング素子のそれぞれが、シリコン半導体素子またはワイドバンドギャップ半導体素子から形成された、ＩＧＢＴ及びダイオードを含む複数の素子で構成されている請求項１から５のいずれか１項に記載の半導体装置。
【請求項8】
第一方向の幅よりも前記第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板と、第二の導電板と、第三の導電板と、第四の導電板と、３個の第一のスイッチング素子と、３個の第二のスイッチング素子と、一つの方向に延出し、一方の端部に第一のＮ端子、他方の端部に第二のＮ端子が設けられた第一の導電体と、３個の第二のＡＣ端子、第一のＡＣ端子及び第一ダミー端子が設けられた第二の導電体、第一のＡＣ端子及び一つの前記第二のＡＣ端子に接続された第三ダミー端子が設けられた第三の導電体、第一のＡＣ端子及び第二ダミー端子が設けられた第四の導電体、３組の第一の制御端子、３組の第二の制御端子、第一のＰ端子、及び第二のＰ端子である複数の枠内端子、及び枠状のフレームを有し、前記枠内端子が前記フレームの内側に配置され、前記枠内端子が前記フレームと一体形成されたリードフレームと、を準備する部材準備工程と、
前記第二の導電板、前記第三の導電板、及び前記第四の導電板を、前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置し、前記第一方向の一方側から他方側に間隔を空けて並べ、３個の前記第一のスイッチング素子を、前記第一の導電板の一方の面上に前記第一方向の一方側から他方側に間隔を空けて並べて、３個の前記第一のスイッチング素子の他方の面を前記第一の導電板の一方の面に接続し、３個の前記第二のスイッチング素子の他方の面のそれぞれを、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に接続する第一接続工程と、
前記第一の導電板、前記第二の導電板、前記第三の導電板、及び前記第四の導電板が、前記フレームの内側に収まるように前記リードフレームを移動し、前記第一の導電板よりも前記第二方向の他方側に３個の前記第一のＡＣ端子のそれぞれが延出し、前記第一の導電板よりも前記第一方向の一方側に前記第一ダミー端子が延出し、前記第一の導電板よりも前記第一方向の他方側に前記第二ダミー端子が延出し、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に前記第三ダミー端子が延出するように配置した状態で、前記第二の導電体の他方の面と前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第三の導電体の他方の面と前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第四の導電体の他方の面と前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第二の導電体の前記第二方向の一方側に延出した部分の端部と前記第二の導電板の前記第二方向の他方側の一方の面とを接続し、前記第三の導電体の前記第二方向の一方側に延出した部分の端部と前記第三の導電板の前記第二方向の他方側の一方の面とを接続し、前記第四の導電体の前記第二方向の一方側に延出した部分の端部と前記第四の導電板の前記第二方向の他方側の一方の面とを接続し、前記第一の導電板よりも前記第一方向の一方側に前記第一のＰ端子が延出するように配置した状態で、前記第一のＰ端子を前記第一の導電板の前記第一方向の一方側の一方の面に接続し、前記第一の導電板よりも前記第一方向の他方側に前記第二のＰ端子が延出するように配置した状態で、前記第二のＰ端子を前記第一の導電板の前記第一方向の他方側の一方の面に接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に、３個の前記第二のＡＣ端子が延出するように配置した状態で、３個の前記第二のＡＣ端子のそれぞれの前記第二方向の他方側の端部を、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続し、前記第一の導電板の前記第二方向の他方側に間隔を空けて３組の前記第一の制御端子のそれぞれを配置した状態で、３個の前記第一のスイッチング素子のそれぞれに３組の前記第一の制御端子のそれぞれを接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて３組の前記第二の制御端子のそれぞれを配置した状態で、３個の前記第二のスイッチング素子のそれぞれに３組の前記第二の制御端子のそれぞれを接続する第二接続工程と、
前記第一の導電体を前記第一方向に延出するように、３個の前記第二のスイッチング素子の上に配置し、前記第一の導電体から前記第二の導電板よりも前記第一方向の一方側に前記第一のＮ端子が延出し、前記第一の導電体から前記第四の導電板よりも前記第一方向の他方側に前記第二のＮ端子が延出するように配置した状態で、前記第一の導電体の他方の面と３個の前記第二のスイッチング素子のそれぞれの一方の面とを接続する第三接続工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記第一のＮ端子、前記第二のＮ端子、前記第一のＰ端子、及び前記第二のＰ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体を樹脂部材により封止する封止工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記第一のＰ端子、及び前記第二のＰ端子の前記フレームの側の部分を切断する切断工程と、を備えた半導体装置の製造方法。
前記第二の導電板、前記第三の導電板、及び前記第四の導電板を、前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置し、前記第一方向の一方側から他方側に間隔を空けて並べ、３個の前記第一のスイッチング素子を、前記第一の導電板の一方の面上に前記第一方向の一方側から他方側に間隔を空けて並べて、３個の前記第一のスイッチング素子の他方の面を前記第一の導電板の一方の面に接続し、３個の前記第二のスイッチング素子の他方の面のそれぞれを、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に接続する第一接続工程と、
前記第一の導電板、前記第二の導電板、前記第三の導電板、及び前記第四の導電板が、前記フレームの内側に収まるように前記リードフレームを移動し、前記第一の導電板よりも前記第二方向の他方側に３個の前記第一のＡＣ端子のそれぞれが延出し、前記第一の導電板よりも前記第一方向の一方側に前記第一ダミー端子が延出し、前記第一の導電板よりも前記第一方向の他方側に前記第二ダミー端子が延出し、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に前記第三ダミー端子が延出するように配置した状態で、前記第二の導電体の他方の面と前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第三の導電体の他方の面と前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第四の導電体の他方の面と前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第二の導電体の前記第二方向の一方側に延出した部分の端部と前記第二の導電板の前記第二方向の他方側の一方の面とを接続し、前記第三の導電体の前記第二方向の一方側に延出した部分の端部と前記第三の導電板の前記第二方向の他方側の一方の面とを接続し、前記第四の導電体の前記第二方向の一方側に延出した部分の端部と前記第四の導電板の前記第二方向の他方側の一方の面とを接続し、前記第一の導電板よりも前記第一方向の一方側に前記第一のＰ端子が延出するように配置した状態で、前記第一のＰ端子を前記第一の導電板の前記第一方向の一方側の一方の面に接続し、前記第一の導電板よりも前記第一方向の他方側に前記第二のＰ端子が延出するように配置した状態で、前記第二のＰ端子を前記第一の導電板の前記第一方向の他方側の一方の面に接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に、３個の前記第二のＡＣ端子が延出するように配置した状態で、３個の前記第二のＡＣ端子のそれぞれの前記第二方向の他方側の端部を、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続し、前記第一の導電板の前記第二方向の他方側に間隔を空けて３組の前記第一の制御端子のそれぞれを配置した状態で、３個の前記第一のスイッチング素子のそれぞれに３組の前記第一の制御端子のそれぞれを接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて３組の前記第二の制御端子のそれぞれを配置した状態で、３個の前記第二のスイッチング素子のそれぞれに３組の前記第二の制御端子のそれぞれを接続する第二接続工程と、
前記第一の導電体を前記第一方向に延出するように、３個の前記第二のスイッチング素子の上に配置し、前記第一の導電体から前記第二の導電板よりも前記第一方向の一方側に前記第一のＮ端子が延出し、前記第一の導電体から前記第四の導電板よりも前記第一方向の他方側に前記第二のＮ端子が延出するように配置した状態で、前記第一の導電体の他方の面と３個の前記第二のスイッチング素子のそれぞれの一方の面とを接続する第三接続工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記第一のＮ端子、前記第二のＮ端子、前記第一のＰ端子、及び前記第二のＰ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体を樹脂部材により封止する封止工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記第一のＰ端子、及び前記第二のＰ端子の前記フレームの側の部分を切断する切断工程と、を備えた半導体装置の製造方法。
【請求項9】
第一方向の幅よりも前記第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板と、第二の導電板と、第三の導電板と、第四の導電板と、３個の第一のスイッチング素子と、３個の第二のスイッチング素子と、一つの方向に延出した第一の導電体と、３個の第二のＡＣ端子、第一のＡＣ端子及び第一ダミー端子が設けられた第二の導電体、第一のＡＣ端子及び一つの前記第二のＡＣ端子に接続された第三ダミー端子が設けられた第三の導電体、第一のＡＣ端子及び第二ダミー端子が設けられた第四の導電体、３組の第一の制御端子、３組の第二の制御端子、第一のＰ端子、第二のＰ端子、第一のＮ端子、及び第二のＮ端子である複数の枠内端子、及び枠状のフレームを有し、前記枠内端子が前記フレームの内側に配置され、前記枠内端子が前記フレームと一体形成されたリードフレームと、を準備する部材準備工程と、
前記第二の導電板、前記第三の導電板、及び前記第四の導電板を、前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置し、前記第一方向の一方側から他方側に間隔を空けて並べ、３個の前記第一のスイッチング素子を、前記第一の導電板の一方の面上に前記第一方向の一方側から他方側に間隔を空けて並べて、３個の前記第一のスイッチング素子の他方の面を前記第一の導電板の一方の面に接続し、３個の前記第二のスイッチング素子の他方の面のそれぞれを、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に接続する第一接続工程と、
前記第一の導電板、前記第二の導電板、前記第三の導電板、及び前記第四の導電板が、前記フレームの内側に収まるように前記リードフレームを移動し、前記第一の導電板よりも前記第二方向の他方側に３個の前記第一のＡＣ端子のそれぞれが延出し、前記第一の導電板よりも前記第一方向の一方側に前記第一ダミー端子が延出し、前記第一の導電板よりも前記第一方向の他方側に前記第二ダミー端子が延出し、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に前記第三ダミー端子が延出するように配置した状態で、前記第二の導電体の他方の面と前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第三の導電体の他方の面と前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第四の導電体の他方の面と前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第二の導電体の前記第二方向の一方側に延出した部分の端部と前記第二の導電板の前記第二方向の他方側の一方の面とを接続し、前記第三の導電体の前記第二方向の一方側に延出した部分の端部と前記第三の導電板の前記第二方向の他方側の一方の面とを接続し、前記第四の導電体の前記第二方向の一方側に延出した部分の端部と前記第四の導電板の前記第二方向の他方側の一方の面とを接続し、前記第一の導電板よりも前記第一方向の一方側に前記第一のＰ端子が延出するように配置した状態で、前記第一のＰ端子を前記第一の導電板の前記第一方向の一方側の一方の面に接続し、前記第一の導電板よりも前記第一方向の他方側に前記第二のＰ端子が延出するように配置した状態で、前記第二のＰ端子を前記第一の導電板の前記第一方向の他方側の一方の面に接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に、３個の前記第二のＡＣ端子が延出するように配置した状態で、３個の前記第二のＡＣ端子のそれぞれの前記第二方向の他方側の端部を、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続し、前記第一の導電板の前記第二方向の他方側に間隔を空けて３組の前記第一の制御端子のそれぞれを配置した状態で、３個の前記第一のスイッチング素子のそれぞれに３組の前記第一の制御端子のそれぞれを接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて３組の前記第二の制御端子のそれぞれを配置した状態で、３個の前記第二のスイッチング素子のそれぞれに３組の前記第二の制御端子のそれぞれを接続する第二接続工程と、
前記第一の導電体を前記第一方向に延出するように、３個の前記第二のスイッチング素子の上に配置し、前記第二の導電板よりも前記第一方向の一方側に前記第一のＮ端子が延出し、前記第四の導電板よりも前記第一方向の他方側に前記第二のＮ端子が延出するように配置した状態で、前記第一の導電体の他方の面と３個の前記第二のスイッチング素子のそれぞれの一方の面とを接続し、前記第一の導電体の前記第一方向の一方側と前記第一のＮ端子の前記第一方向の他方側とを接続し、前記第一の導電体の第一方向の他方側と前記第二のＮ端子の前記第一方向の一方側とを接続する第三接続工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記第一のＮ端子、前記第二のＮ端子、前記第一のＰ端子、及び前記第二のＰ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体を樹脂部材により封止する封止工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記第一のＰ端子、前記第二のＰ端子、前記第一のＮ端子、及び前記第二のＮ端子の前記フレームの側の部分を切断する切断工程と、を備えた半導体装置の製造方法。
前記第二の導電板、前記第三の導電板、及び前記第四の導電板を、前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置し、前記第一方向の一方側から他方側に間隔を空けて並べ、３個の前記第一のスイッチング素子を、前記第一の導電板の一方の面上に前記第一方向の一方側から他方側に間隔を空けて並べて、３個の前記第一のスイッチング素子の他方の面を前記第一の導電板の一方の面に接続し、３個の前記第二のスイッチング素子の他方の面のそれぞれを、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に接続する第一接続工程と、
前記第一の導電板、前記第二の導電板、前記第三の導電板、及び前記第四の導電板が、前記フレームの内側に収まるように前記リードフレームを移動し、前記第一の導電板よりも前記第二方向の他方側に３個の前記第一のＡＣ端子のそれぞれが延出し、前記第一の導電板よりも前記第一方向の一方側に前記第一ダミー端子が延出し、前記第一の導電板よりも前記第一方向の他方側に前記第二ダミー端子が延出し、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に前記第三ダミー端子が延出するように配置した状態で、前記第二の導電体の他方の面と前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第三の導電体の他方の面と前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第四の導電体の他方の面と前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第二の導電体の前記第二方向の一方側に延出した部分の端部と前記第二の導電板の前記第二方向の他方側の一方の面とを接続し、前記第三の導電体の前記第二方向の一方側に延出した部分の端部と前記第三の導電板の前記第二方向の他方側の一方の面とを接続し、前記第四の導電体の前記第二方向の一方側に延出した部分の端部と前記第四の導電板の前記第二方向の他方側の一方の面とを接続し、前記第一の導電板よりも前記第一方向の一方側に前記第一のＰ端子が延出するように配置した状態で、前記第一のＰ端子を前記第一の導電板の前記第一方向の一方側の一方の面に接続し、前記第一の導電板よりも前記第一方向の他方側に前記第二のＰ端子が延出するように配置した状態で、前記第二のＰ端子を前記第一の導電板の前記第一方向の他方側の一方の面に接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に、３個の前記第二のＡＣ端子が延出するように配置した状態で、３個の前記第二のＡＣ端子のそれぞれの前記第二方向の他方側の端部を、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続し、前記第一の導電板の前記第二方向の他方側に間隔を空けて３組の前記第一の制御端子のそれぞれを配置した状態で、３個の前記第一のスイッチング素子のそれぞれに３組の前記第一の制御端子のそれぞれを接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて３組の前記第二の制御端子のそれぞれを配置した状態で、３個の前記第二のスイッチング素子のそれぞれに３組の前記第二の制御端子のそれぞれを接続する第二接続工程と、
前記第一の導電体を前記第一方向に延出するように、３個の前記第二のスイッチング素子の上に配置し、前記第二の導電板よりも前記第一方向の一方側に前記第一のＮ端子が延出し、前記第四の導電板よりも前記第一方向の他方側に前記第二のＮ端子が延出するように配置した状態で、前記第一の導電体の他方の面と３個の前記第二のスイッチング素子のそれぞれの一方の面とを接続し、前記第一の導電体の前記第一方向の一方側と前記第一のＮ端子の前記第一方向の他方側とを接続し、前記第一の導電体の第一方向の他方側と前記第二のＮ端子の前記第一方向の一方側とを接続する第三接続工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記第一のＮ端子、前記第二のＮ端子、前記第一のＰ端子、及び前記第二のＰ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体を樹脂部材により封止する封止工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記第一のＰ端子、前記第二のＰ端子、前記第一のＮ端子、及び前記第二のＮ端子の前記フレームの側の部分を切断する切断工程と、を備えた半導体装置の製造方法。
【請求項10】
第一方向の幅よりも前記第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板と、第二の導電板と、第三の導電板と、第四の導電板と、３個の第一のスイッチング素子と、３個の第二のスイッチング素子と、一つの方向に延出し、一方の端部にＮ端子が設けられた第一の導電体と、３個の第二のＡＣ端子、第一のＡＣ端子及び第一ダミー端子が設けられた第二の導電体、第一のＡＣ端子及び一つの前記第二のＡＣ端子に接続された第三ダミー端子が設けられた第三の導電体、第一のＡＣ端子及び第二ダミー端子が設けられた第四の導電体、３組の第一の制御端子、３組の第二の制御端子、及びＰ端子である複数の枠内端子、及び枠状のフレームを有し、前記枠内端子が前記フレームの内側に配置され、前記枠内端子が前記フレームと一体形成されたリードフレームと、を準備する部材準備工程と、
前記第二の導電板、前記第三の導電板、及び前記第四の導電板を、前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置し、前記第一方向の一方側から他方側に間隔を空けて並べ、３個の前記第一のスイッチング素子を、前記第一の導電板の一方の面上に前記第一方向の一方側から他方側に間隔を空けて並べて、３個の前記第一のスイッチング素子の他方の面を前記第一の導電板の一方の面に接続し、３個の前記第二のスイッチング素子の他方の面のそれぞれを、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に接続する第一接続工程と、
前記第一の導電板、前記第二の導電板、前記第三の導電板、及び前記第四の導電板が、前記フレームの内側に収まるように前記リードフレームを移動し、前記第一の導電板よりも前記第二方向の他方側に３個の前記第一のＡＣ端子のそれぞれが延出し、前記第一の導電板よりも前記第一方向の一方側に前記第一ダミー端子が延出し、前記第一の導電板よりも前記第一方向の他方側に前記第二ダミー端子が延出し、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に前記第三ダミー端子が延出するように配置した状態で、前記第二の導電体の他方の面と前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第三の導電体の他方の面と前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第四の導電体の他方の面と前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第二の導電体の前記第二方向の一方側に延出した部分の端部と前記第二の導電板の前記第二方向の他方側の一方の面とを接続し、前記第三の導電体の前記第二方向の一方側に延出した部分の端部と前記第三の導電板の前記第二方向の他方側の一方の面とを接続し、前記第四の導電体の前記第二方向の一方側に延出した部分の端部と前記第四の導電板の前記第二方向の他方側の一方の面とを接続し、前記第一の導電板よりも前記第一方向の一方側に前記Ｐ端子が延出するように配置した状態で、前記Ｐ端子を前記第一の導電板の前記第一方向の一方側の一方の面に接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に、３個の前記第二のＡＣ端子が延出するように配置した状態で、３個の前記第二のＡＣ端子のそれぞれの前記第二方向の他方側の端部を、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続し、前記第一の導電板の前記第二方向の他方側に間隔を空けて３組の前記第一の制御端子のそれぞれを配置した状態で、３個の前記第一のスイッチング素子のそれぞれに３組の前記第一の制御端子のそれぞれを接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて３組の前記第二の制御端子のそれぞれを配置した状態で、３個の前記第二のスイッチング素子のそれぞれに３組の前記第二の制御端子のそれぞれを接続する第二接続工程と、
前記第一の導電体を前記第一方向に延出するように、３個の前記第二のスイッチング素子の上に配置し、前記第一の導電体から前記第二の導電板よりも前記第一方向の一方側に前記Ｎ端子が延出するように配置した状態で、前記第一の導電体の他方の面と３個の前記第二のスイッチング素子のそれぞれの一方の面とを接続する第三接続工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記Ｎ端子、及び前記Ｐ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体を樹脂部材により封止する封止工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、及び前記Ｐ端子の前記フレームの側の部分を切断する切断工程と、を備えた半導体装置の製造方法。
前記第二の導電板、前記第三の導電板、及び前記第四の導電板を、前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置し、前記第一方向の一方側から他方側に間隔を空けて並べ、３個の前記第一のスイッチング素子を、前記第一の導電板の一方の面上に前記第一方向の一方側から他方側に間隔を空けて並べて、３個の前記第一のスイッチング素子の他方の面を前記第一の導電板の一方の面に接続し、３個の前記第二のスイッチング素子の他方の面のそれぞれを、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に接続する第一接続工程と、
前記第一の導電板、前記第二の導電板、前記第三の導電板、及び前記第四の導電板が、前記フレームの内側に収まるように前記リードフレームを移動し、前記第一の導電板よりも前記第二方向の他方側に３個の前記第一のＡＣ端子のそれぞれが延出し、前記第一の導電板よりも前記第一方向の一方側に前記第一ダミー端子が延出し、前記第一の導電板よりも前記第一方向の他方側に前記第二ダミー端子が延出し、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に前記第三ダミー端子が延出するように配置した状態で、前記第二の導電体の他方の面と前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第三の導電体の他方の面と前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第四の導電体の他方の面と前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面とを接続し、前記第二の導電体の前記第二方向の一方側に延出した部分の端部と前記第二の導電板の前記第二方向の他方側の一方の面とを接続し、前記第三の導電体の前記第二方向の一方側に延出した部分の端部と前記第三の導電板の前記第二方向の他方側の一方の面とを接続し、前記第四の導電体の前記第二方向の一方側に延出した部分の端部と前記第四の導電板の前記第二方向の他方側の一方の面とを接続し、前記第一の導電板よりも前記第一方向の一方側に前記Ｐ端子が延出するように配置した状態で、前記Ｐ端子を前記第一の導電板の前記第一方向の一方側の一方の面に接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に、３個の前記第二のＡＣ端子が延出するように配置した状態で、３個の前記第二のＡＣ端子のそれぞれの前記第二方向の他方側の端部を、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続し、前記第一の導電板の前記第二方向の他方側に間隔を空けて３組の前記第一の制御端子のそれぞれを配置した状態で、３個の前記第一のスイッチング素子のそれぞれに３組の前記第一の制御端子のそれぞれを接続し、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて３組の前記第二の制御端子のそれぞれを配置した状態で、３個の前記第二のスイッチング素子のそれぞれに３組の前記第二の制御端子のそれぞれを接続する第二接続工程と、
前記第一の導電体を前記第一方向に延出するように、３個の前記第二のスイッチング素子の上に配置し、前記第一の導電体から前記第二の導電板よりも前記第一方向の一方側に前記Ｎ端子が延出するように配置した状態で、前記第一の導電体の他方の面と３個の前記第二のスイッチング素子のそれぞれの一方の面とを接続する第三接続工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記Ｎ端子、及び前記Ｐ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体を樹脂部材により封止する封止工程と、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、及び前記Ｐ端子の前記フレームの側の部分を切断する切断工程と、を備えた半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、半導体装置及びその製造方法に関するものである。
【背景技術】
【0002】
半導体装置は、ＭＯＳＦＥＴ、ＲＣ－ＩＧＢＴ、及びＩＧＢＴとダイオードなどのスイッチング素子を複数備えたスイッチング素子群により、ｎ相ｎアームを２ｎ個のスイッチング単位でモジュール内に収めた装置である。スイッチング素子群を１つのモジュールに内蔵するために、バスバー及び制御信号の配線がモジュール内に引き回されている。近年、大電力用のスイッチング素子を実装した半導体装置の実装工程の簡略化、小型化、及び高周波ノイズの発生源となるアーム構成のパワー主回路に寄生する一巡ループインダクタンス（以下、一巡Ｌｓと称する）の低減が進められている。
【0003】
実装工程を簡略化した半導体装置の構成が開示されている（例えば特許文献１参照）。特許文献１に開示された構成では、一枚のリードフレームを用いて、６ｉｎ１モジュールを製造している。また、一巡Ｌｓを低減したパワーモジュールの構成が開示されている（例えば特許文献２、非特許文献１参照）。特許文献２に開示された構成では、７相７アーム３０デバイスを１１モジュール化し、Ｐ端子とＮ端子を平行に横方向、左右両端から出してモジュールの上に配置することで一巡Ｌｓを低減している。非特許文献１では、３相６ｉｎ１モジュールにおけるＰ端子とＮ端子を、短辺方向に縦に１アームごと独立させて設けることで一巡Ｌｓを低減している。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１２－８９７９４号公報
【特許文献2】特許第６６６５９２６号公報
【非特許文献】
【0005】
【非特許文献1】高下卓馬ほか、ＲＣ－ＩＧＢＴを搭載した車載用第３世代直接水冷型パワーモジュールの高速動作化、富士電機技報、２０１６、Ｖｏｌ．８９、ｎｏ．４、ｐ．２６６－２６９
【非特許文献2】宮地幸祐ほか、集積回路の配線インダクタンスの解析モデルの測定による検証、情報処理学会研究報告、２００３－ＳＬＤＭ－１１０、ｐ．３７－４２
【発明の概要】
【発明が解決しようとする課題】
【0006】
上記特許文献１においては、一枚のリードフレームを用いて６ｉｎ１モジュールを製造しているため、実装工程を簡略化し、装置を小型化することができる。しかしながら、製造時に、３本のＡＣ端子、Ｐ端子、及びＮ端子は全て入り口しかリードフレームに固定されていないため、各端子の端部が自重で落ちてしまってはんだが不足した接合になり、はんだの強度が低下したり、はんだが溢れたり、各スイッチング素子上のはんだの量及び端子ずれを吸収できない構造なので、端子の位置ずれ及び端子の接続不良が生じるという課題があった。また、各ＡＣ端子の端部は素子上の接続を経由してＬｏｗ Ｓｉｄｅの各相のヒートスプレッダに接続され、Ｎ端子の端部は中央の素子上の接続を経由して左側の素子に接続されている。そのため、上述した素子上におけるはんだ接合の不良が散発することに加え、他の接続を経由した端部のはんだ接続のずれは矯正されず、経由する接続部における端子のずれに加えて端子のずれが広がるため、さらに端子の位置ずれ及び端子の接続不良が発生することになる。また、Ｐ端子とＮ端子は、非特許文献１で示された縦方向の１ペア出しであるため、一巡Ｌｓの低減は期待できないと考えられる。
【0007】
上記特許文献２においては、Ｐ端子とＮ端子を平行に横方向、左右両側から出しているため、一巡Ｌｓを低減することはできる。しかしながら、３相３アームを２組分横に並べているため、上記非特許文献１のように１アーム毎の一巡Ｌｓの経路を縦方向に設けた縦出しの場合の長さに比べると、横配線端子間は４倍の長さがある。そのため、両端接続で寄生インダクタンスが約半分となることを考慮しても、非特許文献１の構成のおおよそ２倍の一巡Ｌｓとなることが予測される。例えば、平行平板化の寄生相互インダクタンスにより、一巡Ｌｓをある程度相殺することはできる。しかしながら、モジュール内の配線においては、縦方向でも横方向でもレイアウト次第で同様の効果は存在するものの、Ｐ端子及びＮ端子から引き出されるバスバーは、バスバー同士及び素子との絶縁と確保した上で、各素子と一か所以上接続しなければならないため、配線長さの寄生自己インダクタンスを全て相殺するほど寄生相互インダクタンスは大きくならない。
【0008】
上記非特許文献１においては、Ｐ端子とＮ端子を短辺方向に縦に１アームごと独立させて設けたため、一巡Ｌｓを低減することはできる。しかしながら、２ｉｎ１構造を横に並べて３相とした構造であるため、一巡Ｌｓは１アームの主回路長の制限を受けているので、一巡Ｌｓの低減効果が小さいという課題があった。また、Ｐ端子とＮ端子の反対側に、６スイッチング単位の制御信号がＡＣ端子を挟んで長辺方向に並べられており、３つのＡＣ端子と６スイッチング単位の制御信号群が長辺側の長さ制約となるため、半導体装置を小型化できないという課題があった。
【0009】
そこで、本願は、端子の位置ずれ及び端子の接続不良を抑制すると共に、一巡Ｌｓを低減し、小型化した半導体装置及びその製造方法を得ることを目的としている。
【課題を解決するための手段】
【0010】
本願に開示される半導体装置は、第一方向の幅よりも第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板と、第一の導電板と同一平面上に、第一の導電板の第二方向の一方側に間隔を空けて配置され、第一方向の一方側から他方側に間隔を空けて並べられた第二の導電板、第三の導電板、及び第四の導電板と、第一の導電板の一方の面上に、第一方向の一方側から他方側に間隔を空けて並べられ、他方の面が第一の導電板の一方の面に接続された３個の第一のスイッチング素子と、他方の面が、第二の導電板、第三の導電板、及び第四の導電板のそれぞれの一方の面に、接続された第二のスイッチング素子の３個と、第一方向に延出し、３個の第二のスイッチング素子のそれぞれの一方の面に接続された第一の導電体と、第一方向の一方側に配置された第一のスイッチング素子の一方の面と第二の導電板の一方の面とを接続した第二の導電体と、第一方向の中央に配置された第一のスイッチング素子の一方の面と第三の導電板の一方の面とを接続した第三の導電体と、第一方向の他方側に配置された第一のスイッチング素子の一方の面と第四の導電板の一方の面とを接続した第四の導電体と、制御端子として、第一の導電板の第二方向の他方側に間隔を空けて配置され、３個の第一のスイッチング素子のそれぞれに接続された第一の制御端子の３組と、制御端子として、第二の導電板、第三の導電板、及び第四の導電板のそれぞれの第二方向の一方側に間隔を空けて配置され、３個の第二のスイッチング素子のそれぞれに接続された第二の制御端子の３組と、ＡＣ端子として、第二の導電板、第三の導電板、及び第四の導電板のそれぞれの第二方向の一方側の一方の面に接続され、第二の導電板、第三の導電板、及び第四の導電板よりも第二方向の一方側に延出した第二のＡＣ端子の３個と、ＡＣ端子として、第二の導電体、第三の導電体、及び第四の導電体のそれぞれから第一の導電板よりも第二方向の他方側に延出した第一のＡＣ端子の３個と、Ｎ端子として、第一の導電体から第二の導電板よりも第一方向の一方側に延出した第一のＮ端子、及び第一の導電体から第四の導電板よりも第一方向の他方側に延出した第二のＮ端子の一方または双方と、Ｐ端子として、第一の導電板の第一方向の一方側の一方の面に接続され、第一の導電板よりも第一方向の一方側に延出した第一のＰ端子、及び第一の導電板の第一方向の他方側の一方の面に接続され、第一の導電板よりも第一方向の他方側に延出した第二のＰ端子の一方または双方と、第二の導電体から、第一の導電板よりも第一方向の一方側に延出した第一ダミー端子と、第四の導電体から、第一の導電板よりも第一方向の他方側に延出した第二ダミー端子と、第三の導電体から、第三の導電板と第四の導電板との間を通って、第二方向の一方側に延出し、第三の導電板に接続された第二のＡＣ端子に接続された第三ダミー端子と、を備え、第一ダミー端子、第二ダミー端子、第一の制御端子、第二の制御端子、第一のＡＣ端子、第二のＡＣ端子、Ｎ端子、及びＰ端子の端部を露出させた状態で、第一の導電板、第二の導電板、第三の導電板、第四の導電板、第一のスイッチング素子、第二のスイッチング素子、第一の導電体、第二の導電体、第三の導電体、及び第四の導電体が樹脂部材により封止されているものである。
【0011】
本願に開示される半導体装置の製造方法は、第一方向の幅よりも第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板と、第二の導電板と、第三の導電板と、第四の導電板と、３個の第一のスイッチング素子と、３個の第二のスイッチング素子と、一つの方向に延出し、一方の端部に第一のＮ端子、他方の端部に第二のＮ端子が設けられた第一の導電体と、３個の第二のＡＣ端子、第一のＡＣ端子及び第一ダミー端子が設けられた第二の導電体、第一のＡＣ端子及び第二のＡＣ端子に接続された第三ダミー端子が設けられた第三の導電体、第一のＡＣ端子及び第二ダミー端子が設けられた第四の導電体、３組の第一の制御端子、３組の第二の制御端子、第一のＰ端子、及び第二のＰ端子である複数の枠内端子、及び枠状のフレームを有し、枠内端子がフレームの内側に配置され、枠内端子がフレームと一体形成されたリードフレームと、を準備する部材準備工程と、第二の導電板、第三の導電板、及び第四の導電板を、第一の導電板と同一平面上に、第一の導電板の第二方向の一方側に間隔を空けて配置し、第一方向の一方側から他方側に間隔を空けて並べ、３個の第一のスイッチング素子を、第一の導電板の一方の面上に第一方向の一方側から他方側に間隔を空けて並べて、３個の第一のスイッチング素子の他方の面を第一の導電板の一方の面に接続し、３個の第二のスイッチング素子の他方の面のそれぞれを、第二の導電板、第三の導電板、及び第四の導電板のそれぞれの一方の面に接続する第一接続工程と、第一の導電板、第二の導電板、第三の導電板、及び第四の導電板が、フレームの内側に収まるようにリードフレームを移動し、第一の導電板よりも第二方向の他方側に３個の第一のＡＣ端子のそれぞれが延出し、第一の導電板よりも第一方向の一方側に第一ダミー端子が延出し、第一の導電板よりも第一方向の他方側に第二ダミー端子が延出し、第三の導電板と第四の導電板との間を通って、第二方向の一方側に第三ダミー端子が延出するように配置した状態で、第二の導電体の他方の面と第一方向の一方側に配置された第一のスイッチング素子の一方の面とを接続し、第三の導電体の他方の面と第一方向の中央に配置された第一のスイッチング素子の一方の面とを接続し、第四の導電体の他方の面と第一方向の他方側に配置された第一のスイッチング素子の一方の面とを接続し、第二の導電体の第二方向の一方側に延出した部分の端部と第二の導電板の第二方向の他方側の一方の面とを接続し、第三の導電体の第二方向の一方側に延出した部分の端部と第三の導電板の第二方向の他方側の一方の面とを接続し、第四の導電体の第二方向の一方側に延出した部分の端部と第四の導電板の第二方向の他方側の一方の面とを接続し、第一の導電板よりも第一方向の一方側に第一のＰ端子が延出するように配置した状態で、第一のＰ端子を第一の導電板の第一方向の一方側の一方の面に接続し、第一の導電板よりも第一方向の他方側に第二のＰ端子が延出するように配置した状態で、第二のＰ端子を第一の導電板の第一方向の他方側の一方の面に接続し、第二の導電板、第三の導電板、及び第四の導電板よりも第二方向の一方側に、３個の第二のＡＣ端子が延出するように配置した状態で、３個の第二のＡＣ端子のそれぞれの第二方向の他方側の端部を、第二の導電板、第三の導電板、及び第四の導電板のそれぞれの第二方向の一方側の一方の面に接続し、第一の導電板の第二方向の他方側に間隔を空けて３組の第一の制御端子のそれぞれを配置した状態で、３個の第一のスイッチング素子のそれぞれに３組の第一の制御端子のそれぞれを接続し、第二の導電板、第三の導電板、及び第四の導電板のそれぞれの第二方向の一方側に間隔を空けて３組の第二の制御端子のそれぞれを配置した状態で、３個の第二のスイッチング素子のそれぞれに３組の第二の制御端子のそれぞれを接続する第二接続工程と、第一の導電体を第一方向に延出するように、３個の第二のスイッチング素子の上に配置し、第一の導電体から第二の導電板よりも第一方向の一方側に第一のＮ端子が延出し、第一の導電体から第四の導電板よりも第一方向の他方側に第二のＮ端子が延出するように配置した状態で、第一の導電体の他方の面と３個の第二のスイッチング素子のそれぞれの一方の面とを接続する第三接続工程と、第一ダミー端子、第二ダミー端子、第一の制御端子、第二の制御端子、第一のＡＣ端子、第二のＡＣ端子、第一のＮ端子、第二のＮ端子、第一のＰ端子、及び第二のＰ端子の端部を露出させた状態で、第一の導電板、第二の導電板、第三の導電板、第四の導電板、第一のスイッチング素子、第二のスイッチング素子、第一の導電体、第二の導電体、第三の導電体、及び第四の導電体を樹脂部材により封止する封止工程と、第一ダミー端子、第二ダミー端子、第一の制御端子、第二の制御端子、第一のＡＣ端子、第二のＡＣ端子、第一のＰ端子、及び第二のＰ端子のフレームの側の部分を切断する切断工程とを備えたものである。
【発明の効果】
【0012】
本願に開示される半導体装置によれば、第一ダミー端子、第二ダミー端子、及び第三ダミー端子を備え、第一ダミー端子、第二ダミー端子、第一の制御端子、第二の制御端子、第一のＡＣ端子、第二のＡＣ端子、Ｎ端子、及びＰ端子の端部を露出させた状態で、第一の導電板、第二の導電板、第三の導電板、第四の導電板、第一のスイッチング素子、第二のスイッチング素子、第一の導電体、第二の導電体、第三の導電体、及び第四の導電体が樹脂部材により封止されているため、第二の導電体、第三の導電体、及び第四の導電体のそれぞれが、製造時に、自重により端部がスイッチング素子の側に垂れることがないので、スイッチング素子に接続される端子である第二の導電体、第三の導電体、及び第四の導電体の位置ずれを抑制することができる。また、第二の導電体、第三の導電体、及び第四の導電体の端部が自重によりスイッチング素子の側に垂れないため、はんだのようなろう付け手段でスイッチング素子と接続する際に、はんだボイド、はんだ不足、及びはんだ溢れを抑制されるので、スイッチング素子に接続される端子である第二の導電体、第三の導電体、及び第四の導電体の接続不良を抑制することができる。また、Ｐ端子及びＮ端子の双方が第一方向の絶縁部材から露出して設けられているため、一巡Ｌｓを低減させることができる。また、半導体装置の第一方向の長さは、３個のＡＣ端子と３組の制御端子で決定されるため、３つのＡＣ端子と６スイッチング単位の制御信号群が長辺側に配置されている従来例と比較して、３組分の制御端子の長さが減るので、半導体装置を小型化することができる。
【0013】
本願に開示される半導体装置の製造方法によれば、第二の導電体、第三の導電体、及び第四の導電体のそれぞれは、少なくとも２箇所でフレームに連結されているため、第二の導電体、第三の導電体、及び第四の導電体のそれぞれは、フレームに連結されている製造時に、自重により端部がスイッチング素子の側に垂れることがないので、スイッチング素子に接続される端子である第二の導電体、第三の導電体、及び第四の導電体の位置ずれを抑制することができる。また、第二の導電体、第三の導電体、及び第四の導電体の端部が自重によりスイッチング素子の側に垂れないため、はんだのようなろう付け手段でスイッチング素子と接続する際に、はんだボイド、はんだ不足、及びはんだ溢れが抑制されるので、スイッチング素子に接続される端子である第二の導電体、第三の導電体、及び第四の導電体の接続不良を抑制することができる。また、Ｐ端子及びＮ端子の双方が第一方向の絶縁部材から露出して設けられているため、一巡Ｌｓを低減させることができる。また、半導体装置の第一方向の長さは、３個のＡＣ端子と３組の制御端子で決定されるため、３つのＡＣ端子と６スイッチング単位の制御信号群が長辺側に配置されている従来例と比較して、３組分の制御端子の長さが減るので、半導体装置を小型化することができる。
【図面の簡単な説明】
【0014】
【図1】実施の形態１に係る半導体装置の概略を示す平面図である。
【図2】実施の形態１に係る半導体装置のリードフレームのレイアウトを示す図である。
【図3】実施の形態１に係る半導体装置と比較例の配線パタン種別を示す図である。
【図4】実施の形態１に係る半導体装置と比較例の寄生インダクタンス係数を示す図である。
【図5】実施の形態１に係る半導体装置と比較例の一巡Ｌｓを比較して説明する図である。
【図6】実施の形態１に係る半導体装置とコンデンサモジュールの接続形態を説明する図である。
【図7】実施の形態１に係る半導体装置と比較例の解析に用いた３Ｄモデルデータを示す図である。
【図8】実施の形態１に係る半導体装置と比較例の解析結果を示す図である。
【図9】実施の形態１に係る半導体装置の製造工程を示す図である。
【図10】実施の形態１に係る別の半導体装置の概略を示す平面図である。
【図11】実施の形態１に係る別の半導体装置の概略を示す平面図である。
【図12】実施の形態１に係る別の半導体装置の概略を示す平面図である。
【図13】実施の形態２に係る半導体装置の概略を示す平面図である。
【発明を実施するための形態】
【0015】
以下、本願の実施の形態による半導体装置及びその製造方法を図に基づいて説明する。なお、各図において同一、または相当部材、部位については同一符号を付して説明する。
【0016】
実施の形態１．
図１は実施の形態１に係る半導体装置１００の概略を示す平面図で、樹脂部材９０は外形のみを示し、各導電体を透過させて示した図、図２は半導体装置１００のリードフレーム１のレイアウトを示す図で、各スイッチング素子と各導電板のレイアウト形態を示した図、図３は半導体装置１００と比較例の配線パタン種別を示す図、図４は半導体装置１００と比較例の寄生インダクタンス係数を示す図、図５は半導体装置１００と比較例の一巡Ｌｓを比較して説明する図、図６は半導体装置１００とコンデンサモジュール９１の接続形態を説明する図、図７は半導体装置１００と比較例の解析に用いた３Ｄモデルデータを示す図、図８は半導体装置１００と比較例の解析結果を示す図、図９は半導体装置１００の製造工程を示す図である。半導体装置１００は、例えば、入力電流を直流から交流、交流から直流、または入力電圧を異なる電圧に変換する装置である。
図１は実施の形態１に係る半導体装置１００の概略を示す平面図で、樹脂部材９０は外形のみを示し、各導電体を透過させて示した図、図２は半導体装置１００のリードフレーム１のレイアウトを示す図で、各スイッチング素子と各導電板のレイアウト形態を示した図、図３は半導体装置１００と比較例の配線パタン種別を示す図、図４は半導体装置１００と比較例の寄生インダクタンス係数を示す図、図５は半導体装置１００と比較例の一巡Ｌｓを比較して説明する図、図６は半導体装置１００とコンデンサモジュール９１の接続形態を説明する図、図７は半導体装置１００と比較例の解析に用いた３Ｄモデルデータを示す図、図８は半導体装置１００と比較例の解析結果を示す図、図９は半導体装置１００の製造工程を示す図である。半導体装置１００は、例えば、入力電流を直流から交流、交流から直流、または入力電圧を異なる電圧に変換する装置である。
【0017】
＜半導体装置１００＞
本願で開示する半導体装置はｎ相ｎアームに関する技術であるが、汎用性が最も高い３相３アームの構成を有した半導体装置１００で説明する。３相３アームを、ＭＯＳＦＥＴ、ＲＣ－ＩＧＢＴ、及びＩＧＢＴとダイオードなどのスイッチング素子を複数備えたスイッチング素子群により、６つのスイッチング単位で構成し、１つの半導体装置１００に３相３アームを内蔵する。３相３アームを１つの半導体装置１００に内蔵し、パワー密度を上げて半導体装置１００を小型化することで、高周波ノイズの発生源となるアーム構成のパワー主回路に寄生する一巡ループインダクタンス（以下、一巡Ｌｓと称する）を低減すると共に、半導体装置１００を構成する樹脂部材、導電板、及びリードフレームの部材を量的に削減することで半導体装置１００は低コスト化される。
本願で開示する半導体装置はｎ相ｎアームに関する技術であるが、汎用性が最も高い３相３アームの構成を有した半導体装置１００で説明する。３相３アームを、ＭＯＳＦＥＴ、ＲＣ－ＩＧＢＴ、及びＩＧＢＴとダイオードなどのスイッチング素子を複数備えたスイッチング素子群により、６つのスイッチング単位で構成し、１つの半導体装置１００に３相３アームを内蔵する。３相３アームを１つの半導体装置１００に内蔵し、パワー密度を上げて半導体装置１００を小型化することで、高周波ノイズの発生源となるアーム構成のパワー主回路に寄生する一巡ループインダクタンス（以下、一巡Ｌｓと称する）を低減すると共に、半導体装置１００を構成する樹脂部材、導電板、及びリードフレームの部材を量的に削減することで半導体装置１００は低コスト化される。
【0018】
半導体装置１００の構成について説明する。半導体装置１００は、図１に示すように、ヒートスプレッダである第一の導電板２１、第二の導電板２２、第三の導電板２３、及び第四の導電板２４を有する。ヒートスプレッダは、銅などの導電性に優れた金属材料から作製される。第一の導電板２１は、第一方向の幅よりも第一方向に直交する第二方向の幅が短い板状に形成される。図において、第一方向を矢印Ｘとし、第一方向の一方側をＸ１、第一方向の他方側をＸ２で示す。また、第二方向を矢印Ｙとし、第二方向の一方側をＹ１、第二方向の他方側をＹ２で示す。第二の導電板２２、第三の導電板２３、及び第四の導電板２４は、第一の導電板２１と同一平面上に、第一の導電板２１の第二方向の一方側に間隔を空けて配置され、第一方向の一方側から他方側に間隔を空けて並べられる。本実施の形態では、第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの第一方向の長さ及び第二方向の長さは同等である。
【0019】
半導体装置１００は、３個の第一のスイッチング素子と３個の第二のスイッチング素子を有する。第一のスイッチング素子４２と第二のスイッチング素子５２とからＷ相が形成され、第一のスイッチング素子４３と第二のスイッチング素子５３とからＶ相が形成され、第一のスイッチング素子４４と第二のスイッチング素子５４とからＵ相が形成される。第一のスイッチング素子４２、４３、４４は、第一の導電板２１の一方の面上に、第一方向の一方側から他方側に間隔を空けて並べられ、他方の面が第一の導電板２１の一方の面に接続される。第一のスイッチング素子４２、４３、４４は、第一の導電板２１を第一方向に３分割したそれぞれの部分の、中央近傍に設けられる。このように配置するのは、それぞれの素子の放熱性を高めるためである。第二のスイッチング素子５２、５３、５４は、他方の面が、第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの一方の面に接続される。第二のスイッチング素子５２、５３、５４は、第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの中央近傍に設けられる。このように配置するのは、それぞれの素子の放熱性を高めるためである。これらのスイッチング素子とヒートスプレッダとの接続には、例えば、はんだが用いられる。
【0020】
第一のスイッチング素子４２、４３、４４及び第二のスイッチング素子５２、５３、５４のそれぞれは、シリコン半導体素子またはワイドバンドギャップ半導体素子から形成された、電力制御用半導体素子であるＲＣ－ＩＧＢＴ（逆導通ＩＧＢＴ、Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）またはＭＯＳＦＥＴ（金属酸化膜型電界効果トランジスタ、Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の１個の素子で構成されている。本実施の形態では、ＲＣ－ＩＧＢＴを用いている。このように構成することで、第一のスイッチング素子４２、４３、４４及び第二のスイッチング素子５２、５３、５４のそれぞれが、１つの素子で設けられるため、半導体装置１００を小型化することができる。また、ワイドバンドギャップ半導体素子を用いた場合、スイッチングする際に生じる電流の時間変化量ｄｉ／ｄｔをケイ素により形成された素子より大きくすることができる。また、ワイドバンドギャップ半導体素子はオン抵抗が小さく、許容電流密度が高く、電力損失が低く、発熱が小さいので、チップ面積を低減することができる。チップ面積が低減されるので、半導体装置１００を小型化することができる。
【0021】
第一のスイッチング素子４２、４３、４４及び第二のスイッチング素子５２、５３、５４の構成はこれに限るものではない。図１０に示すように、シリコン半導体素子またはワイドバンドギャップ半導体素子から形成された、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）及びダイオードを含む複数の素子で構成されていても構わない。図１０は、実施の形態１に係る別の半導体装置１００の概略を示す平面図で、樹脂部材９０を取り除いて示した図である。第一のスイッチング素子４２は、ＩＧＢＴ４２１とダイオード４２２とから構成されている。このように構成することで、スイッチング素子の何れかが不良品であった場合、片方の素子のみを取り換えればよいため、半導体装置１００の生産性を向上させることができる。本実施の形態では、スイッチング素子を構成するそれぞれの素子を第一方向に並べて配置しているがこれに限るものではなく、第二方向に並べて配置しても構わない。また、さらに複数の素子からスイッチング素子を構成しても構わない。
【0022】
半導体装置１００は、第一の導電体１１と、Ｎ端子として第一のＮ端子６５１及び第二のＮ端子６５２の一方または双方とを備える。リードフレームである第一の導電体１１は、第一方向に延出し、第二のスイッチング素子５２、５３、５４のそれぞれの一方の面に接続される。第一のＮ端子６５１は、第一の導電体１１から第二の導電板２２よりも第一方向の一方側に延出する。第二のＮ端子６５２は、第一の導電体１１から第四の導電板２４よりも第一方向の他方側に延出する。本実施の形態における図１に示した構成（左右両側横出し構成）では、半導体装置１００は、第一のＮ端子６５１及び第二のＮ端子６５２の双方を備える。半導体装置１００は、図５の下の図に示すように、第一のＮ端子６５１のみを備えた構成（片側横出し構成）でも構わない。第一の導電体１１は、後述する第三ダミー端子３３１及び第四ダミー端子３２２との接触を避けるために、図１に示すように、第二のスイッチング素子５２、５３、５４の側とは反対側に突出した突出部１１ａ、１１ｂを有する。
【0023】
リードフレーム１の構成を、図２を用いて説明する。リードフレーム１は、複数の枠内端子、及び枠状のフレーム１ａを有する。枠内端子がフレーム１ａの内側に配置され、枠内端子がフレーム１ａと一体形成されている。複数の枠内端子は、第二のＡＣ端子６２２、６３２、６４２、第一のＡＣ端子６２１及び第一ダミー端子３２１及び第二のＡＣ端子６２２に接続された第四ダミー端子３２２が設けられた第二の導電体３２、第一のＡＣ端子６３１及び第二のＡＣ端子６３２に接続された第三ダミー端子３３１が設けられた第三の導電体３３、第一のＡＣ端子６４１及び第二ダミー端子３４１が設けられた第四の導電体３４、３組の第一の制御端子７ａ、７ｂ、７ｃ、３組の第二の制御端子８ａ、８ｂ、８ｃ、第一のＰ端子６１１、第二のＰ端子６１２、第一のＮ端子６５１、及び第二のＮ端子６５２である。本実施の形態では、第一の導電体１１に第一のＮ端子６５１及び第二のＮ端子６５２が設けられているため、枠内端子としての第一のＮ端子６５１及び第二のＮ端子６５２は設けなくても構わない。第一の導電体１１に第一のＮ端子６５１及び第二のＮ端子６５２が設けられていない場合、枠内端子としての第一のＮ端子６５１及び第二のＮ端子６５２を設け、第一のＮ端子６５１及び第二のＮ端子６５２と第一の導電体１１とが接続される。
【0024】
フレーム１ａの内側における複数の枠内端子の配置と、複数の枠内端子の詳細について説明する。第二の導電体３２、第三の導電体３３、及び第四の導電体３４は、第二方向の他方側に第一方向に並べて配置される。第二の導電体３２は、第一方向の一方側に配置された第一のスイッチング素子４２の一方の面と第二の導電板２２の一方の面とを接続する。第三の導電体３３は、第一方向の中央に配置された第一のスイッチング素子４３の一方の面と第三の導電板２３の一方の面とを接続する。第四の導電体３４は、第一方向の他方側に配置された第一のスイッチング素子４４の一方の面と第四の導電板２４の一方の面とを接続する。ＡＣ端子としての、第一のＡＣ端子６２１、６３１、６４１は、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれから第一の導電板２１よりも第二方向の他方側に延出する。第一ダミー端子３２１は、第二の導電体３２から、第一の導電板２１よりも第一方向の一方側に延出する。第二ダミー端子３４１は、第四の導電体３４から、第一の導電板２１よりも第一方向の他方側に延出する。第二の導電体３２は、第二の導電体３２に設けた第一のＡＣ端子６２１と第一ダミー端子３２１のそれぞれの端部でフレーム１ａに連結される。第三の導電体３３は、第三の導電体３３に設けた第一のＡＣ端子６３１の端部でフレーム１ａに連結される。第四の導電体３４は、第四の導電体３４に設けた第一のＡＣ端子６４１と第二ダミー端子３４１のそれぞれの端部でフレーム１ａに連結される。
【0025】
枠内端子であるＰ端子として、半導体装置１００は、第一のＰ端子６１１及び第二のＰ端子６１２の一方または双方を備える。図１に示した半導体装置１００は、第一のＰ端子６１１及び第二のＰ端子６１２の双方を備える。半導体装置１００は、図５の下の図に示すように、第一のＰ端子６１１のみを備えた構成でも構わない。第一のＰ端子６１１は、図２に示すように、第一の導電板２１の第一方向の一方側の一方の面に接続され、第一の導電板２１よりも第一方向の一方側に延出する。第二のＰ端子６１２は、第一の導電板２１の第一方向の他方側の一方の面に接続され、第一の導電板２１よりも第一方向の他方側に延出する。第一のＰ端子６１１及び第一のＮ端子６５１は、第一方向の一方側の端部でフレーム１ａに連結される。第二のＰ端子６１２及び第二のＮ端子６５２は、第一方向の他方側の端部でフレーム１ａに連結される。Ｐ端子及びＮ端子は、外部で電源に接続される電源端子である。
【0026】
枠内端子である制御端子として、半導体装置１００は、図１に示すように、３組の第一の制御端子７ａ、７ｂ、７ｃと３組の第二の制御端子８ａ、８ｂ、８ｃを備える。第一の制御端子７ａ、７ｂ、７ｃは、第一の導電板２１の第二方向の他方側に間隔を空けて配置され、３個の第一のスイッチング素子４２、４３、４４のそれぞれに接続される。第二の制御端子８ａ、８ｂ、８ｃは、第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの第二方向の一方側に間隔を空けて配置され、３個の第二のスイッチング素子５２、５３、５４のそれぞれに接続される。本実施の形態では、一つの組の制御端子数は４個であるが、制御端子の数はこれに限るものではない。第一の制御端子７ａ、７ｂ、７ｃは、図２に示すように、第二方向の他方側の端部でフレーム１ａに連結され、第二の制御端子８ａ、８ｂ、８ｃは、第二方向の一方側の端部でフレーム１ａに連結される。制御端子とスイッチング素子とは、例えば、ワイヤボンディングにより接続される。
【0027】
枠内端子であるＡＣ端子として、半導体装置１００は、３個の第二のＡＣ端子６２２、６３２、６４２を備える。第二のＡＣ端子６２２、６３２、６４２は、第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの第二方向の一方側の一方の面に接続され、第二の導電板２２、第三の導電板２３、及び第四の導電板２４よりも第二方向の一方側に延出する。第二のＡＣ端子６２２、６３２、６４２は、第二方向の一方側の端部でフレーム１ａに連結される。半導体装置１００は、第一のＡＣ端子と第二のＡＣ端子の双方を備えているが、どちらを選択して使用しても構わない。
【0028】
枠内端子であるダミー端子として、半導体装置１００は、第三ダミー端子３３１と第四ダミー端子３２２を備える。第三ダミー端子３３１は、第三の導電体３３から、第三の導電板２３と第四の導電板２４との間を通って、第二方向の一方側に延出し、第三の導電板２３に接続された第二のＡＣ端子６３２に接続される。第四ダミー端子３２２は、第二の導電体３２から、第二の導電板２２と第三の導電板２３との間を通って、第二方向の一方側に延出し、第二の導電板２２に接続された第二のＡＣ端子６２２に接続される。
【0029】
リードフレーム１は、さらにダミー接続部８１、８２を有する。ダミー接続部８１は、図２において、第一の導電板２１の第二方向の他方側で、第一の制御端子７ａ、７ｂ、７ｃ及び第一のＡＣ端子６２１、６３１、６４１を、第一方向に連結する。ダミー接続部８１は、第一方向の一方側及び他方側において、フレーム１ａに連結される。ダミー接続部８２は、図２において、第二の導電板２２、第三の導電板２３、及び第四の導電板２４の第二方向の一方側で、第二の制御端子８ａ、８ｂ、８ｃ及び第二のＡＣ端子６２２、６３２、６４２を、第一方向に連結する。ダミー接続部８２は、第一方向の一方側及び他方側において、フレーム１ａに連結される。
【0030】
＜ダミー端子とダミー接続部＞
ダミー端子とダミー接続部を設けた効果について説明する。第二の導電体３２は、第一のＡＣ端子６２１と第一ダミー端子３２１と第四ダミー端子３２２を介した第二のＡＣ端子６２２の３箇所でフレーム１ａに連結される。第三の導電体３３は、第一のＡＣ端子６３１と第三ダミー端子３３１を介した第二のＡＣ端子６３２の２箇所でフレーム１ａに連結される。第四の導電体３４は、第一のＡＣ端子６４１と第二ダミー端子３４１の２箇所でフレーム１ａに連結される。このように、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれは、少なくとも２箇所でフレーム１ａに連結されている。そのため、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれは、フレーム１ａに連結されている製造時に、自重により端部がスイッチング素子の側に垂れることがない。
ダミー端子とダミー接続部を設けた効果について説明する。第二の導電体３２は、第一のＡＣ端子６２１と第一ダミー端子３２１と第四ダミー端子３２２を介した第二のＡＣ端子６２２の３箇所でフレーム１ａに連結される。第三の導電体３３は、第一のＡＣ端子６３１と第三ダミー端子３３１を介した第二のＡＣ端子６３２の２箇所でフレーム１ａに連結される。第四の導電体３４は、第一のＡＣ端子６４１と第二ダミー端子３４１の２箇所でフレーム１ａに連結される。このように、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれは、少なくとも２箇所でフレーム１ａに連結されている。そのため、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれは、フレーム１ａに連結されている製造時に、自重により端部がスイッチング素子の側に垂れることがない。
【0031】
第二の導電体３２、第三の導電体３３、及び第四の導電体３４の端部が自重によりスイッチング素子の側に垂れないので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の位置ずれを抑制することができる。また、第二の導電体３２、第三の導電体３３、及び第四の導電体３４の端部が自重によりスイッチング素子の側に垂れないので、はんだのようなろう付け手段でスイッチング素子と接続する際に、はんだボイド、はんだ不足、及びはんだ溢れを抑制することができる。はんだボイド、はんだ不足、及びはんだ溢れが抑制されるので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の接続不良を抑制することができる。
【0032】
第一の制御端子７ａ、７ｂ、７ｃはダミー接続部８１によりフレーム１ａに連結され、第二の制御端子８ａ、８ｂ、８ｃはダミー接続部８２によりフレーム１ａに連結されている。このように構成することで、第一の制御端子７ａ、７ｂ、７ｃ及び第二の制御端子８ａ、８ｂ、８ｃをスイッチング素子に接続する際に、第一の制御端子７ａ、７ｂ、７ｃ及び第二の制御端子８ａ、８ｂ、８ｃの位置が安定するので、容易にこれらの制御端子をスイッチング素子に接続することができる。また、第一の制御端子７ａ、７ｂ、７ｃ及び第二の制御端子８ａ、８ｂ、８ｃとスイッチング素子との接続の不良を抑制することができる。
【0033】
各導電体の位置ずれを抑制するためには、各導電体のそれぞれとフレーム１ａとは、少なくとも２箇所で連結されていればよい。そのため、図１１に示すように、第二のＡＣ端子６２２に接続される第四ダミー端子３２２は設けなくても構わない。図１１は、実施の形態１に係る別の半導体装置１００の概略を示す平面図で、樹脂部材９０を取り除き、各導電体を透過させて示した図である。第四ダミー端子３２２を設けた場合、第二の導電体３２の位置ずれをさらに抑制することができる
【0034】
また、ダミー端子及びダミー接続部を含む一枚のリードフレーム１において、第一の導電体１１を除く全ての接続部材が構成されるので、半導体装置１００の生産性を向上させることができる。また、半導体装置１００を低コスト化することができる。
【0035】
また、半導体装置１００の第一方向の長さは、３個のＡＣ端子と３組の制御端子で決定される。そのため、３つのＡＣ端子と６スイッチング単位の制御信号群が長辺側に配置されている従来例と比較して、３組分の制御端子の長さが減るので、半導体装置１００を小型化することができる。
【0036】
リードフレーム１の構成と各端子の形成についてまとめる。第一ダミー端子３２１、第二ダミー端子３４１、第一の制御端子７ａ、７ｂ、７ｃ、第二の制御端子８ａ、８ｂ、８ｃ、第一のＡＣ端子６２１、６３１、６４１、第二のＡＣ端子６２２、６３２、６４２、及びＰ端子である複数の対象端子の樹脂部材９０から露出した端部が、複数の対象端子の周囲を取り囲むフレーム１ａと一体形成されており、フレーム１ａの側の複数の対象端子の部分が、切断される切断部になっている。リードフレーム１がダミー接続部８１、８２を有した場合、ダミー接続部８１、８２に連結された各端子が独立して設けられるように切断するダミー接続部８１、８２の各部分も、切断部である。切断部を切断することで、図２に示した半導体装置が図１に示す半導体装置１００の構成になる。リードフレーム１をこのように構成することで、第二の導電体３２、第三の導電体３３、及び第四の導電体３４の端部が自重によりスイッチング素子の側に垂れないので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の位置ずれを抑制することができる。
【0037】
＜一巡Ｌｓの低減＞
本願における一巡Ｌｓの低減について、図５を用いて比較例との比較により説明する。本願の構成では、電源端子であるＰ端子及びＮ端子の双方が第一方向の絶縁部材から露出して設けられているため、従来の構成よりも一巡Ｌｓを低減させることができる。ここでは、確実に一巡Ｌｓを低減させることができる半導体装置１００の寸法構成について説明する。非特許文献１に示された、３相６ｉｎ１モジュールにおけるＰ端子とＮ端子を、短辺方向に縦に１アームごと独立させて設けた構成を比較例とする。比較例の構成は、同一の構成を３つ並べているため、以下、比較例の構成を２ｉｎ１と称し、本願の構成を６ｉｎ１と称する。本願の構成と比較例における半導体装置の第二方向の長さを同一として寄生インダクタンスの説明を行い、３Ｄモデルによる寄生インダクタンス抽出解析結果を提示する。
本願における一巡Ｌｓの低減について、図５を用いて比較例との比較により説明する。本願の構成では、電源端子であるＰ端子及びＮ端子の双方が第一方向の絶縁部材から露出して設けられているため、従来の構成よりも一巡Ｌｓを低減させることができる。ここでは、確実に一巡Ｌｓを低減させることができる半導体装置１００の寸法構成について説明する。非特許文献１に示された、３相６ｉｎ１モジュールにおけるＰ端子とＮ端子を、短辺方向に縦に１アームごと独立させて設けた構成を比較例とする。比較例の構成は、同一の構成を３つ並べているため、以下、比較例の構成を２ｉｎ１と称し、本願の構成を６ｉｎ１と称する。本願の構成と比較例における半導体装置の第二方向の長さを同一として寄生インダクタンスの説明を行い、３Ｄモデルによる寄生インダクタンス抽出解析結果を提示する。
【0038】
非特許文献２に示された、断面が矩形の直線導線のインダクタンスＬの計算式を式（１）に示す。
式（１）において、直線導線の縦をａ、横をｂ、長さをｌとする。μは透磁率である。インダクタンスＬには、長さｌの一乗比例がかかっており、長さｌが縦ａ、横ｂに比べて長くなるほど、インダクタンスＬにおける長さｌの比例関係は強くなる。半導体装置内の配線の幅を局所的に広く取ることよる自己インダクタンスの低減、及び配線の平行平板化による相互インダクタンスでの相殺効果により、半導体装置における一巡Ｌｓによる寄生インダクタンスは変化し、寄生インダクタンスは小さくなる。
【数1】
【0039】
半導体装置内の導電板、導電体の幅と厚みと、半導体装置内の配線の長さにて、式（１）の括弧内を計算し、これを寄生インダクタンス係数として図３、図４に示す。各配線の長さに寄生インダクタンス係数を掛け、寄生インダクタンスを近似する。この近似には、配線の平行平板化による相互インダクタンスでの相殺効果は反映できていない。基本構造並びに素子配置の相対位置などが決まっていれば、相殺効果の係数化も可能であり、一定の効果があることは確認できている。しかしながら、半導体装置内においてリードフレームは引き回されており、リードフレーム同士を長い距離において平行に近接させることは困難であるため、平行平板化による相互インダクタンスでの相殺効果は省略可能であり、ここでは省略する。式（１）の括弧内を係数化し、括弧外の長さｌ以外は定数であるため、配線の長さと図４の係数を掛けて各部材のインダクタンス値を近似する。
【0040】
図５において、上の図が比較例の図、真ん中の図が本願における電源端子が左右両側横出しの構成の図、下の図が本願における電源端子が片側横出しの図である。比較例（２ｉｎ１）における電源端子は、図５において縦方向に設けられた縦出しである。そのため、高周波ノイズの重要なファクタの寄生インダクタンスの一巡Ｌｓの経路は、アームの縦方向になり、Ｐ端子、第一のスイッチング素子（ハイサイド側素子、図５では素子Ａとする）、第二のスイッチング素子（ローサイド側素子、図５では素子Ｂとする）、Ｎ端子の順の経路になる。距離だけを見ると、図５の３／４縦方向長さの２倍となる。本願（６ｉｎ１）の横出しでは、Ｐ端子、第一のスイッチング素子（ハイサイド側素子）、第二のスイッチング素子（ローサイド側素子）、Ｎ端子の順の経路は、電源端子が左右両側出しであるため、中央のアームにおいて最も距離が遠く、横方向長さの１／２を往復する経路になる。この経路において、電源端子の横出しでの一巡Ｌｓを低減する条件を求める。縦出しと横出しの比較では、縦方向長さが等しい条件で、横方向長さはそれぞれの横方向長さで計算する。本願では、電源端子の左右両側横出しと片側横出しがあるが、比較ではそれぞれの構成を対象とする。縦出しの方が、トータルの横方向の長さが長くなるためである。また、左右両側横出しと片側横出しで装置の本体部分の大きさが同じでも、端子分だけ横方向の長さが異なるため、比較対象の縦出しの３相の内の１相分のそれぞれの横方向経路を３／１０と３／１１に変えている。
【0041】
各構成における、各経路のインダクタンスＬの算出について以下に示す。
（縦出し）
・Ｐ端子から第一のスイッチング素子 ｋ４×１／４×縦方向長さ
１／４×縦方向長さは、図５では矢印Ａ（Ｐ端子から素子Ａまでの距離）。矢印Ａは矢印Ａ１（導電板端部から素子Ａの通電距離）と同等の長さである。
・第一のスイッチング素子から第二のスイッチング素子
ｋ７×１／２×縦方向長さ＋ｋ６×（３／１０または３／１１）×横方向長さ
ただし、３／１０は片側横出しとの比較、３／１１は両側横出しとの比較で使用。片側横出しと両側横出しとでは横方向長さが異なるため、差をつけている。また、導電体の幅を変えているため、図では３／１０の構成をｗｉｄｅ、３／１１の構成をｎｏｒｍｗｌとしている。１／２×縦方向長さは、図５では矢印Ｂ（素子Ａと素子Ｂの距離）。３／１０×横方向長さは、図５では矢印Ｄ（横方向の電流経路の長さ）。
・第二のスイッチング素子からＮ端子 ｋ５×３／４×縦方向長さ
３／４×縦方向長さは、図５では矢印Ｃ（端部から遠い方の素子である素子Ｂまでの距離）。
（左右両側横出し）
・Ｐ端子から第一のスイッチング素子 ｋ１×１／２×横方向長さ
ただし、両側の２経路。１／２×横方向長さは、図５では矢印Ｅ（Ｐ端子から中央の素子までの距離）。
・第一のスイッチング素子から第二のスイッチング素子 ｋ３×１／２×縦方向長さ
１／２×縦方向長さは、図５では矢印Ｆ（第一のスイッチング素子から第二のスイッチング素子までの距離）。
・第二のスイッチング素子からＮ端子 ｋ２×１／２×横方向長さ
ただし、両側の２経路。１／２×横方向長さは、図５では矢印Ｅ（Ｎ端子から中央の素子までの距離）。
（片側横出し）
・Ｐ端子から第一のスイッチング素子 ｋ１×５／６×横方向長さ
５／６×横方向長さは、図５では矢印Ｇ（Ｐ端子から遠い方の第一のスイッチング素子までの距離）。
・第一のスイッチング素子から第二のスイッチング素子 ｋ３×１／２×縦方向長さ
１／２×縦方向長さは、図５では矢印Ｈ（第一のスイッチング素子から第二のスイッチング素子までの距離）。
・第二のスイッチング素子からＮ端子 ｋ２×５／６×横方向長さ
５／６×横方向長さは、図５では矢印Ｇ（Ｐ端子から遠い方の第二のスイッチング素子までの距離）。
（縦出し）
・Ｐ端子から第一のスイッチング素子 ｋ４×１／４×縦方向長さ
１／４×縦方向長さは、図５では矢印Ａ（Ｐ端子から素子Ａまでの距離）。矢印Ａは矢印Ａ１（導電板端部から素子Ａの通電距離）と同等の長さである。
・第一のスイッチング素子から第二のスイッチング素子
ｋ７×１／２×縦方向長さ＋ｋ６×（３／１０または３／１１）×横方向長さ
ただし、３／１０は片側横出しとの比較、３／１１は両側横出しとの比較で使用。片側横出しと両側横出しとでは横方向長さが異なるため、差をつけている。また、導電体の幅を変えているため、図では３／１０の構成をｗｉｄｅ、３／１１の構成をｎｏｒｍｗｌとしている。１／２×縦方向長さは、図５では矢印Ｂ（素子Ａと素子Ｂの距離）。３／１０×横方向長さは、図５では矢印Ｄ（横方向の電流経路の長さ）。
・第二のスイッチング素子からＮ端子 ｋ５×３／４×縦方向長さ
３／４×縦方向長さは、図５では矢印Ｃ（端部から遠い方の素子である素子Ｂまでの距離）。
（左右両側横出し）
・Ｐ端子から第一のスイッチング素子 ｋ１×１／２×横方向長さ
ただし、両側の２経路。１／２×横方向長さは、図５では矢印Ｅ（Ｐ端子から中央の素子までの距離）。
・第一のスイッチング素子から第二のスイッチング素子 ｋ３×１／２×縦方向長さ
１／２×縦方向長さは、図５では矢印Ｆ（第一のスイッチング素子から第二のスイッチング素子までの距離）。
・第二のスイッチング素子からＮ端子 ｋ２×１／２×横方向長さ
ただし、両側の２経路。１／２×横方向長さは、図５では矢印Ｅ（Ｎ端子から中央の素子までの距離）。
（片側横出し）
・Ｐ端子から第一のスイッチング素子 ｋ１×５／６×横方向長さ
５／６×横方向長さは、図５では矢印Ｇ（Ｐ端子から遠い方の第一のスイッチング素子までの距離）。
・第一のスイッチング素子から第二のスイッチング素子 ｋ３×１／２×縦方向長さ
１／２×縦方向長さは、図５では矢印Ｈ（第一のスイッチング素子から第二のスイッチング素子までの距離）。
・第二のスイッチング素子からＮ端子 ｋ２×５／６×横方向長さ
５／６×横方向長さは、図５では矢印Ｇ（Ｐ端子から遠い方の第二のスイッチング素子までの距離）。
【0042】
上述した各経路のインダクタンスＬに加えて、直近に配置されたコンデンサモジュールまでのインダクタンスＬが実際の経路には含まれる。本願の半導体装置に想定されるサイズは、縦方向の長さが５０から６０ｍｍであり、縦方向の長さの半分は２５から３０ｍｍになる。図６の上の図は、左右両側横出しの半導体装置１００におけるコンデンサモジュールとの接続例を示した図で、図６の下の図は、片側横出しの半導体装置１００におけるコンデンサモジュールとの接続例を示した図である。図６の上に示した接続の配線では、印加する電圧または電流で振られるとしても、間隙、配線厚み、間隙、配線厚みのそれぞれの長さを、７ｍｍ、１ｍｍ、７ｍｍ、１ｍｍとすると、最低でも１６ｍｍが必要になる。２５から３０ｍｍの長さと１６ｍｍの比の最大は１．６４となる。
【0043】
左右両側横出しで、同一平面でコンデンサモジュールと接続する形態の場合、図６の上に示した配線となることから、経路上、１／２×縦方向長さ×２以上の経路として、マージンを入れて１．６４を掛ける必要がある。そのため、縦方向の長さを経路から差し引く時、要求される条件として、
ｋ８×１．６４×１／２×縦方向長さ
を付加することになる。
ｋ８×１．６４×１／２×縦方向長さ
を付加することになる。
【0044】
一巡Ｌｓが、本願の片側横出しの構成の方が比較例よりも下がる条件を算出する。縦出しの一巡Ｌｓは、以下の式（２）で求められる。以下、縦方向長さを縦長、横方向長さを横長と記す。
ｋ４×１／４×縦長＋ｋ７×１／２×縦長＋ｋ６×３／１０×横長＋ｋ５×３／４×縦長
・・・（２）
片側横出しの一巡Ｌｓは、以下の式（３）で求められる。
ｋ１×５／６×横長＋ｋ３×１／２×縦長＋ｋ２×５／６×横長 ・・・（３）
これらを条件式である式（４）に代入する。
（縦出しの一巡Ｌｓ）≧（片側横出しの一巡Ｌｓ） ・・・（４）
図３、図４に示した数値を式（４）に代入して整理すると、
横長≦１．２×縦長
が得られる。横長を縦長の１．２倍以下とすることで、一巡Ｌｓを比較例よりも確実に下げることができる。
ｋ４×１／４×縦長＋ｋ７×１／２×縦長＋ｋ６×３／１０×横長＋ｋ５×３／４×縦長
・・・（２）
片側横出しの一巡Ｌｓは、以下の式（３）で求められる。
ｋ１×５／６×横長＋ｋ３×１／２×縦長＋ｋ２×５／６×横長 ・・・（３）
これらを条件式である式（４）に代入する。
（縦出しの一巡Ｌｓ）≧（片側横出しの一巡Ｌｓ） ・・・（４）
図３、図４に示した数値を式（４）に代入して整理すると、
横長≦１．２×縦長
が得られる。横長を縦長の１．２倍以下とすることで、一巡Ｌｓを比較例よりも確実に下げることができる。
【0045】
一巡Ｌｓが、本願の左右両側横出しの構成の方が比較例よりも下がる条件を算出する。 縦出しの一巡Ｌｓは、以下の式（５）で求められる。
ｋ４×１／４×縦長＋ｋ７×１／２×縦長＋ｋ６×３／１１×横長＋ｋ５×３／４×縦長
・・・（５）
左右両側横出しの一巡Ｌｓは、コンデンサモジュールとの接続分を加え、以下の式（６）で求められる。
（ｋ１×１／２×横長＋ｋ２×１／２×横長）×１／２＋ｋ２×１／２×横長
＋（ｋ８×１．６４×１／２×縦長）×２×１／２ ・・・（６）
式（６）の２行目がコンデンサモジュールとの接続分に相当する。ただし、式（６）の１行目中ほどの１／２倍は、左右両側の２箇所出しの分配効果を考慮したものである。また、式（６）の２行目中ほどの２倍は、Ｐ端子とＮ端子の往復を考慮したものであり、式（６）の２行目最後の１／２倍は、左右両側の２箇所でコンデンサモジュールと接続することの分配効果を考慮したものである。これらを条件式である式（７）に代入し、
（縦出しの一巡Ｌｓ）≧（左右両側横出しの一巡Ｌｓ） ・・・（７）
図３、図４に示した数値を代入して整理すると、
横長≦２．１×縦長
が得られる。横長を縦長の２．１倍以下とすることで、一巡Ｌｓを比較例よりも確実に下げることができる。
ｋ４×１／４×縦長＋ｋ７×１／２×縦長＋ｋ６×３／１１×横長＋ｋ５×３／４×縦長
・・・（５）
左右両側横出しの一巡Ｌｓは、コンデンサモジュールとの接続分を加え、以下の式（６）で求められる。
（ｋ１×１／２×横長＋ｋ２×１／２×横長）×１／２＋ｋ２×１／２×横長
＋（ｋ８×１．６４×１／２×縦長）×２×１／２ ・・・（６）
式（６）の２行目がコンデンサモジュールとの接続分に相当する。ただし、式（６）の１行目中ほどの１／２倍は、左右両側の２箇所出しの分配効果を考慮したものである。また、式（６）の２行目中ほどの２倍は、Ｐ端子とＮ端子の往復を考慮したものであり、式（６）の２行目最後の１／２倍は、左右両側の２箇所でコンデンサモジュールと接続することの分配効果を考慮したものである。これらを条件式である式（７）に代入し、
（縦出しの一巡Ｌｓ）≧（左右両側横出しの一巡Ｌｓ） ・・・（７）
図３、図４に示した数値を代入して整理すると、
横長≦２．１×縦長
が得られる。横長を縦長の２．１倍以下とすることで、一巡Ｌｓを比較例よりも確実に下げることができる。
【0046】
３Ｄモデルによる寄生インダクタンス抽出解析結果について説明する。図７に示した３Ｄモデルデータに基づいて、ＡＮＳＹＳ社製ソフトＱ３Ｄにより、寄生インダクタンス抽出解析を行った。図７の上の図は、右側が本願の左右両側横出しの構成、左側が左右両側横出しの比較例である縦出し構成の３Ｄモデルデータである。図７の下の図は、右側が本願の片側横出しの構成、左側が片側横出しの比較例である縦出し構成の３Ｄモデルデータである。３Ｄモデルデータにおいて、縦方向の長さは全て共通で、６０．４ｍｍである。横方向の長さは、左右両側横出しが７３．４ｍｍ、片側横出しが６５．６ｍｍで、上の図の比較例が２６．０ｍｍである。左右両側横出しでは横長が縦長の２．１倍以下であり、片側横出しでは横長が縦長の１．２倍以下である。図８に寄生インダクタンス抽出解析結果である一巡Ｌｓを示す。片側横出しの構成の比較対象である２ｉｎ１ｗｉｄｅと、片側横出しの構成のＵ相の一巡Ｌｓがほぼ近い値になっている。本願の構成では、比較例の縦出しの構成よりも一巡Ｌｓが低減されている。
【0047】
本願の構成では、一巡Ｌｓが低減されているため、スイッチング時のサージ軽減と高周波ノイズを抑制することができる。また、Ｐ端子とＮ端子を横出しとすることで、従来の縦方向側に設けたＰ端子とＮ端子の数を減らすことができるので、半導体装置を小型化することができる。また、外部と接続するＰ端子とＮ端子の数を減らすことができるので、半導体装置の生産性を向上させることができる。また、片側横出しの構成の比較対象である２ｉｎ１ｗｉｄｅと、片側横出しの構成のＵ相の一巡Ｌｓがほぼ近い値であるが、２ｉｎ１ｗｉｄｅの構成はリードフレームの幅が広く製造が困難であるので、片側横出しの構成では従来の構成よりも生産性を向上させることができる。
【0048】
本実施の形態では、左右両側横出しの構成において、第一のＮ端子６５１と第二のＮ端子６５２の双方、及び第一のＰ端子６１１と第二のＰ端子６１２の双方を備える。上述したように、第一のＮ端子６５１及び第一のＰ端子６１１の第一方向の一方側の端部と、第二のＮ端子６５２及び第二のＰ端子６１２の第一方向の他方側の端部との間の第一方向の距離を第一方向の距離とし、第二の制御端子及び第二のＡＣ端子の第二方向の一方側の端部と、第一の制御端子及び第一のＡＣ端子の第二方向の他方側の端部との間の第二方向の距離を第二方向の距離とし、第一方向の距離は、第二方向の距離の２．１倍以下である。このように構成することで、比較例の縦出しの構成よりも一巡Ｌｓを確実に低減することができる。
【0049】
本実施の形態では、片側横出しの構成において、第一のＮ端子６５１及び第二のＮ端子６５２の一方と、一方のＮ端子と同じ第一方向の側に設けられた一方のＰ端子とを備える。上述したように、一方のＮ端子及び一方のＰ端子の樹脂部材から露出した第一方向の端部と、一方のＮ端子及び一方のＰ端子とは反対側の第一方向の樹脂部材の端部との間の第一方向の距離を第一方向の距離とし、第二の制御端子及び第二のＡＣ端子の第二方向の一方側の端部と、第一の制御端子及び第一のＡＣ端子の第二方向の他方側の端部との間の第二方向の距離を第二方向の距離とし、第一方向の距離は、第二方向の距離の１．２倍以下である。このように構成することで、比較例の縦出しの構成よりも一巡Ｌｓを確実に低減することができる。
【0050】
＜半導体装置１００の製造方法＞
半導体装置１００の製造方法について説明する。半導体装置１００の製造方法は３つに分類される。一つ目と二つ目は、左右両側横出しの構成の半導体装置１００の製造方法で、三つ目は、片側横出しの構成の半導体装置１００の製造方法である。一つ目と二つ目の製造方法の相違は、一つ目は第一の導電体１１にＮ端子が設けられており、二つ目は第一の導電体１１にＮ端子が設けられていないことである。
半導体装置１００の製造方法について説明する。半導体装置１００の製造方法は３つに分類される。一つ目と二つ目は、左右両側横出しの構成の半導体装置１００の製造方法で、三つ目は、片側横出しの構成の半導体装置１００の製造方法である。一つ目と二つ目の製造方法の相違は、一つ目は第一の導電体１１にＮ端子が設けられており、二つ目は第一の導電体１１にＮ端子が設けられていないことである。
【0051】
まず、一つ目の半導体装置１００の製造方法について説明する。半導体装置１００の製造方法は、図９に示すように、部材準備工程（Ｓ１１）、第一接続工程（Ｓ１２）、第二接続工程（Ｓ１３）、第三接続工程（Ｓ１４）、封止工程（Ｓ１５）、及び切断工程（Ｓ１６）を備える。以下、各工程についての詳細を説明する。
【0052】
部材準備工程は、半導体装置１００を構成する各部材を準備する工程である。部材準備工程において、第一方向の幅よりも第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板２１と、第二の導電板２２と、第三の導電板２３と、第四の導電板２４と、３個の第一のスイッチング素子４２、４３、４４と、３個の第二のスイッチング素子５２、５３、５４と、一つの方向に延出し、一方の端部に第一のＮ端子６５１、他方の端部に第二のＮ端子６５２が設けられた第一の導電体１１と、リードフレーム１とを準備する。リードフレーム１は、３個の第二のＡＣ端子６２２、６３２、６４２、第一のＡＣ端子６２１及び第一ダミー端子３２１が設けられた第二の導電体３２、第一のＡＣ端子６３１及び一つの第二のＡＣ端子６３２に接続された第三ダミー端子３３１が設けられた第三の導電体３３、第一のＡＣ端子６４１及び第二ダミー端子３４１が設けられた第四の導電体３４、３組の第一の制御端子７ａ、７ｂ、７ｃ、３組の第二の制御端子８ａ、８ｂ、８ｃ、第一のＰ端子６１１、及び第二のＰ端子６１２である複数の枠内端子と、枠状のフレーム１ａとを有する。枠内端子がフレーム１ａの内側に配置され、枠内端子がフレーム１ａと一体形成されている。
【0053】
第一接続工程は、第一のスイッチング素子４２、４３、４４と、第二のスイッチング素子５２、５３、５４のそれぞれのコレクタ電極と各導電板とを接続する工程である。最初に、第二の導電板２２、第三の導電板２３、及び第四の導電板２４を、第一の導電板２１と同一平面上に、第一の導電板２１の第二方向の一方側に間隔を空けて配置し、第一方向の一方側から他方側に間隔を空けて並べる。次に、３個の第一のスイッチング素子４２、４３、４４を、第一の導電板２１の一方の面上に第一方向の一方側から他方側に間隔を空けて並べる。次に、３個の第一のスイッチング素子４２、４３、４４の他方の面であるコレクタ電極を第一の導電板２１の一方の面に接続する。次に、３個の第二のスイッチング素子５２、５３、５４の他方の面であるコレクタ電極のそれぞれを、第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの一方の面に接続する。
【0054】
第二接続工程は、第一のスイッチング素子４２、４３、４４のそれぞれのエミッタ電極、リードフレーム１、及び各導電板のそれぞれの間の特定の箇所を主に接続する工程である。最初に、第一の導電板２１、第二の導電板２２、第三の導電板２３、及び第四の導電板２４が、フレーム１ａの内側に収まるように、リードフレーム１を移動する。
【0055】
次に、リードフレーム１を精度よく配置した状態で、各箇所を接続する。配置と接続について順に説明するが、リードフレーム１の配置は最初に同時に行われる。また、各箇所の接続についても、同じ材料により接続する箇所などは同時に行って構わない。
【0056】
リードフレーム１を、第一の導電板２１よりも第二方向の他方側に３個の第一のＡＣ端子６２１、６３１、６４１のそれぞれが延出し、第一の導電板２１よりも第一方向の一方側に第一ダミー端子３２１が延出し、第一の導電板２１よりも第一方向の他方側に第二ダミー端子３４１が延出し、第三の導電板２３と第四の導電板２４との間を通って、第二方向の一方側に第三ダミー端子３３１が延出するように配置した状態にする。次に、第二の導電体３２の他方の面と第一方向の一方側に配置された第一のスイッチング素子４２の一方の面とを接続し、第三の導電体３３の他方の面と第一方向の中央に配置された第一のスイッチング素子４３の一方の面とを接続し、第四の導電体３４の他方の面と第一方向の他方側に配置された第一のスイッチング素子４４の一方の面とを接続する。同時に、第二の導電体３２の第二方向の一方側に延出した部分の端部と第二の導電板２２の第二方向の他方側の一方の面とを接続し、第三の導電体３３の第二方向の一方側に延出した部分の端部と第三の導電板２３の第二方向の他方側の一方の面とを接続し、第四の導電体３４の第二方向の一方側に延出した部分の端部と第四の導電板２４の第二方向の他方側の一方の面とを接続する。
【0057】
第一の導電板２１よりも第一方向の一方側に第一のＰ端子６１１が延出するように配置した状態にする。第一のＰ端子６１１を第一の導電板２１の第一方向の一方側の一方の面に接続する。第一の導電板２１よりも第一方向の他方側に第二のＰ端子６１２が延出するように配置した状態にする。第二のＰ端子６１２を第一の導電板２１の第一方向の他方側の一方の面に接続する。第二の導電板２２、第三の導電板２３、及び第四の導電板２４よりも第二方向の一方側に、３個の第二のＡＣ端子６２２、６３２、６４２が延出するように配置した状態にする。３個の第二のＡＣ端子６２２、６３２、６４２のそれぞれの第二方向の他方側の端部を、第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの第二方向の一方側の一方の面に接続する。
【0058】
第一の導電板２１の第二方向の他方側に間隔を空けて３組の第一の制御端子７ａ、７ｂ、７ｃのそれぞれを配置した状態にする。３個の第一のスイッチング素子４２、４３、４４のそれぞれに３組の第一の制御端子７ａ、７ｂ、７ｃのそれぞれを接続する。第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの第二方向の一方側に間隔を空けて３組の第二の制御端子８ａ、８ｂ、８ｃのそれぞれを配置した状態で、３個の第二のスイッチング素子５２、５３、５４のそれぞれに３組の第二の制御端子８ａ、８ｂ、８ｃのそれぞれを接続する。
【0059】
第三接続工程は、第一の導電体１１と第二のスイッチング素子５２、５３、５４のそれぞれのエミッタ電極とを接続する工程である。第一の導電体１１を第一方向に延出するように、３個の第二のスイッチング素子５２、５３、５４の上に配置し、第一の導電体１１から第二の導電板２２よりも第一方向の一方側に第一のＮ端子６５１が延出し、第一の導電体１１から第四の導電板２４よりも第一方向の他方側に第二のＮ端子６５２が延出するように配置した状態にする。次に、第一の導電体１１の他方の面と３個の第二のスイッチング素子５２、５３、５４のそれぞれの一方の面とを接続する。
【0060】
封止工程は、特定の箇所を露出させた状態で、接続工程を終えた半導体装置の全体を樹脂部材９０により封止する工程である。露出させる箇所は、第一ダミー端子３２１、第二ダミー端子３４１、第一の制御端子７ａ、７ｂ、７ｃ、第二の制御端子８ａ、８ｂ、８ｃ、第一のＡＣ端子６２１、６３１、６４１、第二のＡＣ端子６２２、６３２、６４２、第一のＮ端子６５１、第二のＮ端子６５２、第一のＰ端子６１１、及び第二のＰ端子６１２の端部である。これらの端部を露出させた状態で、第一の導電板２１、第二の導電板２２、第三の導電板２３、第四の導電板２４、第一のスイッチング素子４２、４３、４４、第二のスイッチング素子５２、５３、５４、第一の導電体１１、第二の導電体３２、第三の導電体３３、及び第四の導電体３４を樹脂部材９０により封止する。
【0061】
切断工程は、樹脂部材９０から露出させた特定の箇所をフレーム１ａから切断する工程である。第一ダミー端子３２１、第二ダミー端子３４１、第一の制御端子７ａ、７ｂ、７ｃ、第二の制御端子８ａ、８ｂ、８ｃ、第一のＡＣ端子６２１、６３１、６４１、第二のＡＣ端子６２２、６３２、６４２、第一のＮ端子６５１、第二のＮ端子６５２、第一のＰ端子６１１、及び第二のＰ端子６１２のフレーム１ａの側の部分を、例えば、タイバーカットにより切断する。また、ダミー接続部８１、８２に連結された各端子が独立して設けられるように、ダミー接続部８１、８２の各部分を、例えば、タイバーカットにより切断する。切断工程の後、必要に応じて、樹脂部材９０から露出した各端子を、例えば９０度の角度に折り曲げる。これらの工程を経て、図１に示した半導体装置１００が完成する。
【0062】
従来、加熱を伴うはんだのようなろう付けにより第二接続工程を行う場合、加熱中に第二の導電体３２、第三の導電体３３、第四の導電体３４は自重で変形していた。また、金属焼結手段を用いた場合、加熱前に第二の導電体３２、第三の導電体３３、第四の導電体３４が変形していた。そのため、はんだまたは焼結金属の不足、あふれが起こり、十分な接続強度が得られていなかった。本願では、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれは、少なくとも２箇所でフレーム１ａに連結されている。そのため、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれは、フレーム１ａに連結されている製造時に、自重により端部がスイッチング素子の側に垂れることがない。自重により端部がスイッチング素子の側に垂れることがないので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の位置ずれを抑制することができる。また、第二の導電体３２、第三の導電体３３、及び第四の導電体３４の端部が自重によりスイッチング素子の側に垂れないため、はんだまたは焼結金属の不足、あふれが抑制されるので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の接続不良を抑制することができる。
【0063】
次の、二つ目の半導体装置１００の製造方法について説明する。二つ目の半導体装置１００の製造方法も、図９に示すように、部材準備工程、第一接続工程、第二接続工程、第三接続工程、封止工程、及び切断工程を備える。以下、一つ目の半導体装置１００の製造方法と同様の工程は省略して、各工程についての詳細を説明する。
【0064】
部材準備工程は、半導体装置１００を構成する各部材を準備する工程である。部材準備工程において、第一方向の幅よりも第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板２１と、第二の導電板２２と、第三の導電板２３と、第四の導電板２４と、３個の第一のスイッチング素子４２、４３、４４と、３個の第二のスイッチング素子５２、５３、５４と、一つの方向に延出した第一の導電体１１と、リードフレーム１とを準備する。リードフレーム１は、３個の第二のＡＣ端子６２２、６３２、６４２、第一のＡＣ端子６２１及び第一ダミー端子３２１が設けられた第二の導電体３２、第一のＡＣ端子６３１及び一つの第二のＡＣ端子６３２に接続された第三ダミー端子３３１が設けられた第三の導電体３３、第一のＡＣ端子６４１及び第二ダミー端子３４１が設けられた第四の導電体３４、３組の第一の制御端子７ａ、７ｂ、７ｃ、３組の第二の制御端子８ａ、８ｂ、８ｃ、第一のＰ端子６１１、第二のＰ端子６１２、第一のＮ端子６５１、及び第二のＮ端子６５２である複数の枠内端子と、枠状のフレーム１ａとを有する。枠内端子がフレーム１ａの内側に配置され、枠内端子がフレーム１ａと一体形成されている。
【0065】
第一接続工程、及び第二接続工程については省略して、第三接続工程について説明する。第三接続工程は、第一の導電体１１と、第二のスイッチング素子５２、５３、５４のそれぞれのエミッタ電極、第一のＮ端子６５１、及び第二のＮ端子６５２とを接続する工程である。第一の導電体１１を第一方向に延出するように、３個の第二のスイッチング素子５２、５３、５４の上に配置し、第二の導電板２２よりも第一方向の一方側に第一のＮ端子６５１が延出し、第四の導電板２４よりも第一方向の他方側に第二のＮ端子６５２が延出するように配置した状態にする。次に、第一の導電体１１の他方の面と３個の第二のスイッチング素子５２、５３、５４のそれぞれの一方の面とを接続し、第一の導電体１１の第一方向の一方側と第一のＮ端子６５１の第一方向の他方側とを接続し、第一の導電体１１の第一方向の他方側と第二のＮ端子６５２の第一方向の一方側とを接続する。
【0066】
封止工程については省略して、切断工程について説明する。切断工程は、樹脂部材９０から露出させた特定の箇所をフレーム１ａから切断する工程である。第一ダミー端子３２１、第二ダミー端子３４１、第一の制御端子７ａ、７ｂ、７ｃ、第二の制御端子８ａ、８ｂ、８ｃ、第一のＡＣ端子６２１、６３１、６４１、第二のＡＣ端子６２２、６３２、６４２、第一のＮ端子６５１、第二のＮ端子６５２、第一のＰ端子６１１、第二のＰ端子６１２、第一のＮ端子６５１、及び第二のＮ端子６５２のフレーム１ａの側の部分を、例えば、タイバーカットにより切断する。また、ダミー接続部８１、８２に連結された各端子が独立して設けられるように、ダミー接続部８１、８２の各部分を、例えば、タイバーカットにより切断する。切断工程の後、必要に応じて、樹脂部材９０から露出した各端子を、例えば９０度の角度に折り曲げる。これらの工程を経て、図１に示した半導体装置１００が完成する。
【0067】
このように製造することで、部材準備工程において第一の導電体１１はＮ端子を有さないので、第一の導電体１１を小型化することができ、第一の導電体１１を低コスト化することができる。
【0068】
次の、三つ目の半導体装置１００の製造方法について説明する。三つ目の半導体装置１００の製造方法も、図９に示すように、部材準備工程、第一接続工程、第二接続工程、第三接続工程、封止工程、及び切断工程を備える。以下、一つ目の半導体装置１００の製造方法と同様の工程は省略して、各工程についての詳細を説明する。
【0069】
部材準備工程は、半導体装置１００を構成する各部材を準備する工程である。部材準備工程において、第一方向の幅よりも第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板２１と、第二の導電板２２と、第三の導電板２３と、第四の導電板２４と、３個の第一のスイッチング素子４２、４３、４４と、３個の第二のスイッチング素子５２、５３、５４と、一つの方向に延出し、一方の端部にＮ端子としての第一のＮ端子６５１が設けられた第一の導電体１１と、リードフレーム１とを準備する。リードフレーム１は、３個の第二のＡＣ端子６２２、６３２、６４２、第一のＡＣ端子６２１及び第一ダミー端子３２１が設けられた第二の導電体３２、第一のＡＣ端子６３１及び一つの第二のＡＣ端子６３２に接続された第三ダミー端子３３１が設けられた第三の導電体３３、第一のＡＣ端子６４１及び第二ダミー端子３４１が設けられた第四の導電体３４、３組の第一の制御端子７ａ、７ｂ、７ｃ、３組の第二の制御端子８ａ、８ｂ、８ｃ、及びＰ端子としての第一のＰ端子６１１である複数の枠内端子と、枠状のフレーム１ａとを有する。枠内端子がフレーム１ａの内側に配置され、枠内端子がフレーム１ａと一体形成されている。
【0070】
第一接続工程については省略して、第二接続工程について説明する。第二接続工程は、第一のスイッチング素子４２、４３、４４のそれぞれのエミッタ電極、リードフレーム１、及び各導電板のそれぞれの間の特定の箇所を主に接続する工程である。最初に、第一の導電板２１、第二の導電板２２、第三の導電板２３、及び第四の導電板２４が、フレーム１ａの内側に収まるように、リードフレーム１を移動する。次に、リードフレーム１を精度よく配置した状態で、各箇所を接続する。配置と接続について順に説明するが、リードフレーム１の配置は最初に同時に行われる。また、各箇所の接続についても、同じ材料により接続する箇所などは同時に行って構わない。
【0071】
リードフレーム１を、第一の導電板２１よりも第二方向の他方側に３個の第一のＡＣ端子６２１、６３１、６４１のそれぞれが延出し、第一の導電板２１よりも第一方向の一方側に第一ダミー端子３２１が延出し、第一の導電板２１よりも第一方向の他方側に第二ダミー端子３４１が延出し、第三の導電板２３と第四の導電板２４との間を通って、第二方向の一方側に第三ダミー端子３３１が延出するように配置した状態にする。次に、第二の導電体３２の他方の面と第一方向の一方側に配置された第一のスイッチング素子４２の一方の面とを接続し、第三の導電体３３の他方の面と第一方向の中央に配置された第一のスイッチング素子４３の一方の面とを接続し、第四の導電体３４の他方の面と第一方向の他方側に配置された第一のスイッチング素子４４の一方の面とを接続する。同時に、第二の導電体３２の第二方向の一方側に延出した部分の端部と第二の導電板２２の第二方向の他方側の一方の面とを接続し、第三の導電体３３の第二方向の一方側に延出した部分の端部と第三の導電板２３の第二方向の他方側の一方の面とを接続し、第四の導電体３４の第二方向の一方側に延出した部分の端部と第四の導電板２４の第二方向の他方側の一方の面とを接続する。
【0072】
第一の導電板２１よりも第一方向の一方側に第一のＰ端子６１１が延出するように配置した状態にする。第一のＰ端子６１１を第一の導電板２１の第一方向の一方側の一方の面に接続する。第二の導電板２２、第三の導電板２３、及び第四の導電板２４よりも第二方向の一方側に、３個の第二のＡＣ端子６２２、６３２、６４２が延出するように配置した状態にする。３個の第二のＡＣ端子６２２、６３２、６４２のそれぞれの第二方向の他方側の端部を、第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの第二方向の一方側の一方の面に接続する。
【0073】
第一の導電板２１の第二方向の他方側に間隔を空けて３組の第一の制御端子７ａ、７ｂ、７ｃのそれぞれを配置した状態にする。３個の第一のスイッチング素子４２、４３、４４のそれぞれに３組の第一の制御端子７ａ、７ｂ、７ｃのそれぞれを接続する。第二の導電板２２、第三の導電板２３、及び第四の導電板２４のそれぞれの第二方向の一方側に間隔を空けて３組の第二の制御端子８ａ、８ｂ、８ｃのそれぞれを配置した状態で、３個の第二のスイッチング素子５２、５３、５４のそれぞれに３組の第二の制御端子８ａ、８ｂ、８ｃのそれぞれを接続する。
【0074】
第三接続工程は、第一の導電体１１と第二のスイッチング素子５２、５３、５４のそれぞれのエミッタ電極とを接続する工程である。第一の導電体１１を第一方向に延出するように、３個の第二のスイッチング素子５２、５３、５４の上に配置し、第一の導電体１１から第二の導電板２２よりも第一方向の一方側に第一のＮ端子６５１が延出するように配置した状態にする。第一の導電体１１は、図１２に示すように、ダミー端子１１０１、１１０２を有した構成でも構わない。図１２は、実施の形態１に係る別の半導体装置１００の概略を示す平面図で、樹脂部材９０を取り除き、各導電体を透過させて示した図である。ダミー端子１１０１は、第一の導電体１１の第一方向の他方側に設けられ、ダミー端子１１０２は、第一の導電体１１の第一方向の一方側に設けられる。ダミー端子１１０１、１１０２を有した場合、ダミー端子１１０１が第一の導電体１１から第四の導電板２４よりも第一方向の他方側に延出するように配置し、ダミー端子１１０２が第一の導電体１１から第二の導電板２２よりも第一方向の一方側に延出するように配置した状態にする。ダミー端子１１０１、１１０２は、第一の導電体１１の位置決めの精度を向上させるために、位置決めに利用する端子である。ダミー端子は、ダミー端子１１０１のみでも構わない。次に、第一の導電体１１の他方の面と３個の第二のスイッチング素子５２、５３、５４のそれぞれの一方の面とを接続する。
【0075】
封止工程は、特定の箇所を露出させた状態で、接続工程を終えた半導体装置の全体を樹脂部材９０により封止する工程である。露出させる箇所は、第一ダミー端子３２１、第二ダミー端子３４１、第一の制御端子７ａ、７ｂ、７ｃ、第二の制御端子８ａ、８ｂ、８ｃ、第一のＡＣ端子６２１、６３１、６４１、第二のＡＣ端子６２２、６３２、６４２、第一のＮ端子６５１、及び第一のＰ端子６１１の端部である。これらの端部を露出させた状態で、第一の導電板２１、第二の導電板２２、第三の導電板２３、第四の導電板２４、第一のスイッチング素子４２、４３、４４、第二のスイッチング素子５２、５３、５４、第一の導電体１１、第二の導電体３２、第三の導電体３３、及び第四の導電体３４を樹脂部材９０により封止する。
【0076】
切断工程は、樹脂部材９０から露出させた特定の箇所をフレーム１ａから切断する工程である。第一ダミー端子３２１、第二ダミー端子３４１、第一の制御端子７ａ、７ｂ、７ｃ、第二の制御端子８ａ、８ｂ、８ｃ、第一のＡＣ端子６２１、６３１、６４１、第二のＡＣ端子６２２、６３２、６４２、第一のＮ端子６５１、及び第一のＰ端子６１１のフレーム１ａの側の部分を、例えば、タイバーカットにより切断する。また、ダミー接続部８１、８２に連結された各端子が独立して設けられるように、ダミー接続部８１、８２の各部分を、例えば、タイバーカットにより切断する。切断工程の後、必要に応じて、樹脂部材９０から露出した各端子を、例えば９０度の角度に折り曲げる。これらの工程を経て、図５に示した片側横出しの構成の半導体装置１００が完成する。
【0077】
このように製造することで、片側横出しの構成の半導体装置１００であっても、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれが、フレーム１ａに連結されている製造時に、自重により端部がスイッチング素子の側に垂れることがないので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の位置ずれを抑制することができる。また、第二の導電体３２、第三の導電体３３、及び第四の導電体３４の端部が自重によりスイッチング素子の側に垂れないため、はんだまたは焼結金属の不足、あふれが抑制されるので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の接続不良を抑制することができる。
【0078】
以上のように、実施の形態１による半導体装置１００において、第一ダミー端子３２１、第二ダミー端子３４１、及び第三ダミー端子３３１を備え、第一ダミー端子３２１、第二ダミー端子３４１、第一の制御端子７ａ、７ｂ、７ｃ、第二の制御端子８ａ、８ｂ、８ｃ、第一のＡＣ端子６２１、６３１、６４１、第二のＡＣ端子６２２、６３２、６４２、Ｎ端子、及びＰ端子の端部を露出させた状態で、第一の導電板２１、第二の導電板２２、第三の導電板２３、第四の導電板２４、第一のスイッチング素子４２、４３、４４、第二のスイッチング素子５２、５３、５４、第一の導電体１１、第二の導電体３２、第三の導電体３３、及び第四の導電体３４が樹脂部材９０により封止されているため、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれが、製造時に、自重により端部がスイッチング素子の側に垂れることがないので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の位置ずれを抑制することができる。また、第二の導電体３２、第三の導電体３３、及び第四の導電体３４の端部が自重によりスイッチング素子の側に垂れないため、はんだのようなろう付け手段でスイッチング素子と接続する際に、はんだボイド、はんだ不足、及びはんだ溢れが抑制されるので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の接続不良を抑制することができる。また、Ｐ端子及びＮ端子の双方が第一方向の絶縁部材から露出して設けられているため、一巡Ｌｓを低減させることができる。また、半導体装置１００の第一方向の長さは、３個のＡＣ端子と３組の制御端子で決定されるため、３つのＡＣ端子と６スイッチング単位の制御信号群が長辺側に配置されている従来例と比較して、３組分の制御端子の長さが減るので、半導体装置１００を小型化することができる。
【0079】
実施の形態１による半導体装置１００の製造方法において、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれは、少なくとも２箇所でフレーム１ａに連結されているため、第二の導電体３２、第三の導電体３３、及び第四の導電体３４のそれぞれは、フレーム１ａに連結されている製造時に、自重により端部がスイッチング素子の側に垂れることがないので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の位置ずれを抑制することができる。また、第二の導電体３２、第三の導電体３３、及び第四の導電体３４の端部が自重によりスイッチング素子の側に垂れないため、はんだのようなろう付け手段でスイッチング素子と接続する際に、はんだボイド、はんだ不足、及びはんだ溢れが抑制されるので、スイッチング素子に接続される端子である第二の導電体３２、第三の導電体３３、及び第四の導電体３４の接続不良を抑制することができる。また、Ｐ端子及びＮ端子の双方が第一方向の絶縁部材から露出して設けられているため、一巡Ｌｓを低減させることができる。また、半導体装置１００の第一方向の長さは、３個のＡＣ端子と３組の制御端子で決定されるため、３つのＡＣ端子と６スイッチング単位の制御信号群が長辺側に配置されている従来例と比較して、３組分の制御端子の長さが減るので、半導体装置１００を小型化することができる。
【0080】
実施の形態２．
実施の形態２に係る半導体装置１００について説明する。図１３は実施の形態２に係る半導体装置１００の概略を示す平面図で、樹脂部材９０を取り除き、各導電体を透過させて示した図である。実施の形態２に係る半導体装置１００は、Ｎ端子のみを第一方向の両側に設けた構成になっている。
実施の形態２に係る半導体装置１００について説明する。図１３は実施の形態２に係る半導体装置１００の概略を示す平面図で、樹脂部材９０を取り除き、各導電体を透過させて示した図である。実施の形態２に係る半導体装置１００は、Ｎ端子のみを第一方向の両側に設けた構成になっている。
【0081】
リードフレームである第一の導電体１１は、第一方向に延出し、第二のスイッチング素子５２、５３、５４のそれぞれの一方の面に接続される。第一のＮ端子６５１は、第一の導電体１１から第二の導電板２２よりも第一方向の一方側に延出する。第二のＮ端子６５２は、第一の導電体１１から第四の導電板２４よりも第一方向の他方側に延出する。半導体装置１００は、第一のＰ端子６１１のみを備える。第一のＰ端子６１１は、第一の導電板２１の第一方向の一方側の一方の面に接続され、第一の導電板２１よりも第一方向の一方側に延出する。
【0082】
このように構成した場合の、３Ｄモデルによる寄生インダクタンス抽出解析結果について説明する。実施の形態１と同様に、ＡＮＳＹＳ社製ソフトＱ３Ｄにより、寄生インダクタンス抽出解析を行った。３相それぞれの一巡Ｌｓの解析結果は、１２．６５ｎＨ、１１．９２ｎＨ、１１．１１ｎＨとなった。図８の右側に示した片側横出しの結果と比較して、何れの値も低くなった。Ｎ端子のみを第一方向の両側に設けた場合、Ｎ端子及びＰ端子の双方が片側横出しの構成よりも、一巡Ｌｓを低減させることができる。
【0083】
また本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【0084】
以下、本開示の諸態様を付記としてまとめて記載する。
（付記１）
第一方向の幅よりも前記第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板と、
前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置され、前記第一方向の一方側から他方側に間隔を空けて並べられた第二の導電板、第三の導電板、及び第四の導電板と、
前記第一の導電板の一方の面上に、前記第一方向の一方側から他方側に間隔を空けて並べられ、他方の面が前記第一の導電板の一方の面に接続された３個の第一のスイッチング素子と、
他方の面が、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に、接続された第二のスイッチング素子の３個と、
前記第一方向に延出し、３個の前記第二のスイッチング素子のそれぞれの一方の面に接続された第一の導電体と、
前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面と前記第二の導電板の一方の面とを接続した第二の導電体と、
前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面と前記第三の導電板の一方の面とを接続した第三の導電体と、
前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面と前記第四の導電板の一方の面とを接続した第四の導電体と、
制御端子として、前記第一の導電板の前記第二方向の他方側に間隔を空けて配置され、３個の前記第一のスイッチング素子のそれぞれに接続された第一の制御端子の３組と、
前記制御端子として、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて配置され、３個の前記第二のスイッチング素子のそれぞれに接続された第二の制御端子の３組と、
ＡＣ端子として、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続され、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に延出した第二のＡＣ端子の３個と、
前記ＡＣ端子として、前記第二の導電体、前記第三の導電体、及び前記第四の導電体のそれぞれから前記第一の導電板よりも前記第二方向の他方側に延出した第一のＡＣ端子の３個と、
Ｎ端子として、前記第一の導電体から前記第二の導電板よりも前記第一方向の一方側に延出した第一のＮ端子、及び前記第一の導電体から前記第四の導電板よりも前記第一方向の他方側に延出した第二のＮ端子の一方または双方と、
Ｐ端子として、前記第一の導電板の前記第一方向の一方側の一方の面に接続され、前記第一の導電板よりも前記第一方向の一方側に延出した第一のＰ端子、及び前記第一の導電板の前記第一方向の他方側の一方の面に接続され、前記第一の導電板よりも前記第一方向の他方側に延出した第二のＰ端子の一方または双方と、
前記第二の導電体から、前記第一の導電板よりも前記第一方向の一方側に延出した第一ダミー端子と、
前記第四の導電体から、前記第一の導電板よりも前記第一方向の他方側に延出した第二ダミー端子と、
前記第三の導電体から、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に延出し、前記第三の導電板に接続された前記第二のＡＣ端子に接続された第三ダミー端子と、を備え、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記Ｎ端子、及び前記Ｐ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体が樹脂部材により封止されている半導体装置。
（付記２）
前記第二の導電体から、前記第二の導電板と前記第三の導電板との間を通って、前記第二方向の一方側に延出し、前記第二の導電板に接続された前記第二のＡＣ端子に接続された第四ダミー端子を備えた付記１に記載の半導体装置。
（付記３）
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第二のＡＣ端子、前記第一のＡＣ端子、及び前記Ｐ端子である複数の対象端子の前記樹脂部材から露出した端部は、前記複数の対象端子の周囲を取り囲むフレームと一体形成されており、
前記フレームの側の前記複数の対象端子の部分が、切断される切断部である付記１または２に記載の半導体装置。
（付記４）
前記第一のＮ端子と前記第二のＮ端子の双方、及び前記第一のＰ端子と前記第二のＰ端子の双方を備え、
前記第一のＮ端子及び前記第一のＰ端子の前記第一方向の一方側の端部と、前記第二のＮ端子及び前記第二のＰ端子の前記第一方向の他方側の端部との間の前記第一方向の距離を第一方向の距離とし、
前記第二の制御端子及び前記第二のＡＣ端子の前記第二方向の一方側の端部と、前記第一の制御端子及び前記第一のＡＣ端子の前記第二方向の他方側の端部との間の前記第二方向の距離を第二方向の距離とし、
第一方向の距離が、第二方向の距離の２．１倍以下である付記１から３のいずれか１項に記載の半導体装置。
（付記５）
前記第一のＮ端子及び前記第二のＮ端子の一方と、一方の前記Ｎ端子と同じ前記第一方向の側に設けられた一方の前記Ｐ端子とを備え、
前記一方のＮ端子及び前記一方のＰ端子の前記樹脂部材から露出した前記第一方向の端部と、前記一方のＮ端子及び前記一方のＰ端子とは反対側の前記第一方向の前記樹脂部材の端部との間の前記第一方向の距離を第一方向の距離とし、
前記第二の制御端子及び前記第二のＡＣ端子の前記第二方向の一方側の端部と、前記第一の制御端子及び前記第一のＡＣ端子の前記第二方向の他方側の端部との間の前記第二方向の距離を第二方向の距離とし、
第一方向の距離が、第二方向の距離の１．２倍以下である付記１から３のいずれか１項に記載の半導体装置。
（付記６）
前記第一のスイッチング素子及び前記第二のスイッチング素子のそれぞれが、シリコン半導体素子またはワイドバンドギャップ半導体素子から形成された、ＭＯＳＦＥＴまたはＲＣ－ＩＧＢＴの１個の素子で構成されている付記１から５のいずれか１項に記載の半導体装置。
（付記７）
前記第一のスイッチング素子及び前記第二のスイッチング素子のそれぞれが、シリコン半導体素子またはワイドバンドギャップ半導体素子から形成された、ＩＧＢＴ及びダイオードを含む複数の素子で構成されている付記１から５のいずれか１項に記載の半導体装置。
（付記１）
第一方向の幅よりも前記第一方向に直交する第二方向の幅が短い板状に形成された第一の導電板と、
前記第一の導電板と同一平面上に、前記第一の導電板の前記第二方向の一方側に間隔を空けて配置され、前記第一方向の一方側から他方側に間隔を空けて並べられた第二の導電板、第三の導電板、及び第四の導電板と、
前記第一の導電板の一方の面上に、前記第一方向の一方側から他方側に間隔を空けて並べられ、他方の面が前記第一の導電板の一方の面に接続された３個の第一のスイッチング素子と、
他方の面が、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの一方の面に、接続された第二のスイッチング素子の３個と、
前記第一方向に延出し、３個の前記第二のスイッチング素子のそれぞれの一方の面に接続された第一の導電体と、
前記第一方向の一方側に配置された前記第一のスイッチング素子の一方の面と前記第二の導電板の一方の面とを接続した第二の導電体と、
前記第一方向の中央に配置された前記第一のスイッチング素子の一方の面と前記第三の導電板の一方の面とを接続した第三の導電体と、
前記第一方向の他方側に配置された前記第一のスイッチング素子の一方の面と前記第四の導電板の一方の面とを接続した第四の導電体と、
制御端子として、前記第一の導電板の前記第二方向の他方側に間隔を空けて配置され、３個の前記第一のスイッチング素子のそれぞれに接続された第一の制御端子の３組と、
前記制御端子として、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側に間隔を空けて配置され、３個の前記第二のスイッチング素子のそれぞれに接続された第二の制御端子の３組と、
ＡＣ端子として、前記第二の導電板、前記第三の導電板、及び前記第四の導電板のそれぞれの前記第二方向の一方側の一方の面に接続され、前記第二の導電板、前記第三の導電板、及び前記第四の導電板よりも前記第二方向の一方側に延出した第二のＡＣ端子の３個と、
前記ＡＣ端子として、前記第二の導電体、前記第三の導電体、及び前記第四の導電体のそれぞれから前記第一の導電板よりも前記第二方向の他方側に延出した第一のＡＣ端子の３個と、
Ｎ端子として、前記第一の導電体から前記第二の導電板よりも前記第一方向の一方側に延出した第一のＮ端子、及び前記第一の導電体から前記第四の導電板よりも前記第一方向の他方側に延出した第二のＮ端子の一方または双方と、
Ｐ端子として、前記第一の導電板の前記第一方向の一方側の一方の面に接続され、前記第一の導電板よりも前記第一方向の一方側に延出した第一のＰ端子、及び前記第一の導電板の前記第一方向の他方側の一方の面に接続され、前記第一の導電板よりも前記第一方向の他方側に延出した第二のＰ端子の一方または双方と、
前記第二の導電体から、前記第一の導電板よりも前記第一方向の一方側に延出した第一ダミー端子と、
前記第四の導電体から、前記第一の導電板よりも前記第一方向の他方側に延出した第二ダミー端子と、
前記第三の導電体から、前記第三の導電板と前記第四の導電板との間を通って、前記第二方向の一方側に延出し、前記第三の導電板に接続された前記第二のＡＣ端子に接続された第三ダミー端子と、を備え、
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第一のＡＣ端子、前記第二のＡＣ端子、前記Ｎ端子、及び前記Ｐ端子の端部を露出させた状態で、前記第一の導電板、前記第二の導電板、前記第三の導電板、前記第四の導電板、前記第一のスイッチング素子、前記第二のスイッチング素子、前記第一の導電体、前記第二の導電体、前記第三の導電体、及び前記第四の導電体が樹脂部材により封止されている半導体装置。
（付記２）
前記第二の導電体から、前記第二の導電板と前記第三の導電板との間を通って、前記第二方向の一方側に延出し、前記第二の導電板に接続された前記第二のＡＣ端子に接続された第四ダミー端子を備えた付記１に記載の半導体装置。
（付記３）
前記第一ダミー端子、前記第二ダミー端子、前記第一の制御端子、前記第二の制御端子、前記第二のＡＣ端子、前記第一のＡＣ端子、及び前記Ｐ端子である複数の対象端子の前記樹脂部材から露出した端部は、前記複数の対象端子の周囲を取り囲むフレームと一体形成されており、
前記フレームの側の前記複数の対象端子の部分が、切断される切断部である付記１または２に記載の半導体装置。
（付記４）
前記第一のＮ端子と前記第二のＮ端子の双方、及び前記第一のＰ端子と前記第二のＰ端子の双方を備え、
前記第一のＮ端子及び前記第一のＰ端子の前記第一方向の一方側の端部と、前記第二のＮ端子及び前記第二のＰ端子の前記第一方向の他方側の端部との間の前記第一方向の距離を第一方向の距離とし、
前記第二の制御端子及び前記第二のＡＣ端子の前記第二方向の一方側の端部と、前記第一の制御端子及び前記第一のＡＣ端子の前記第二方向の他方側の端部との間の前記第二方向の距離を第二方向の距離とし、
第一方向の距離が、第二方向の距離の２．１倍以下である付記１から３のいずれか１項に記載の半導体装置。
（付記５）
前記第一のＮ端子及び前記第二のＮ端子の一方と、一方の前記Ｎ端子と同じ前記第一方向の側に設けられた一方の前記Ｐ端子とを備え、
前記一方のＮ端子及び前記一方のＰ端子の前記樹脂部材から露出した前記第一方向の端部と、前記一方のＮ端子及び前記一方のＰ端子とは反対側の前記第一方向の前記樹脂部材の端部との間の前記第一方向の距離を第一方向の距離とし、
前記第二の制御端子及び前記第二のＡＣ端子の前記第二方向の一方側の端部と、前記第一の制御端子及び前記第一のＡＣ端子の前記第二方向の他方側の端部との間の前記第二方向の距離を第二方向の距離とし、
第一方向の距離が、第二方向の距離の１．２倍以下である付記１から３のいずれか１項に記載の半導体装置。
（付記６）
前記第一のスイッチング素子及び前記第二のスイッチング素子のそれぞれが、シリコン半導体素子またはワイドバンドギャップ半導体素子から形成された、ＭＯＳＦＥＴまたはＲＣ－ＩＧＢＴの１個の素子で構成されている付記１から５のいずれか１項に記載の半導体装置。
（付記７）
前記第一のスイッチング素子及び前記第二のスイッチング素子のそれぞれが、シリコン半導体素子またはワイドバンドギャップ半導体素子から形成された、ＩＧＢＴ及びダイオードを含む複数の素子で構成されている付記１から５のいずれか１項に記載の半導体装置。
【符号の説明】
【0085】
１ リードフレーム、１ａ フレーム、１１ 第一の導電体、１１ａ、１１ｂ 突出部、１１０１、１１０２ ダミー端子、２１ 第一の導電板、２２ 第二の導電板、２３ 第三の導電板、２４ 第四の導電板、３２ 第二の導電体、３３ 第三の導電体、３４ 第四の導電体、４２、４３、４４ 第一のスイッチング素子、４２１ ＩＧＢＴ、４２２ ダイオード、５２、５３、５４ 第二のスイッチング素子、３２１ 第一ダミー端子、３４１ 第二ダミー端子、３３１ 第三ダミー端子、３２２ 第四ダミー端子、６１１ 第一のＰ端子、６１２ 第二のＰ端子、６２１、６３１、６４１ 第一のＡＣ端子、６２２、６３２、６４２ 第二のＡＣ端子、６５１ 第一のＮ端子、６５２ 第二のＮ端子、７ａ、７ｂ、７ｃ 第一の制御端子、８ａ、８ｂ、８ｃ 第二の制御端子、８１、８２ ダミー接続部、９０ 樹脂部材、９１ コンデンサモジュール、１００ 半導体装置
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】