(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023172171
(43)【公開日】2023-12-06
(54)【発明の名称】半導体装置の製造方法
(51)【国際特許分類】
H01L 21/52 20060101AFI20231129BHJP
H01L 25/07 20060101ALI20231129BHJP
H01L 21/60 20060101ALI20231129BHJP
【ＦＩ】
H01L21/52 C
H01L25/04 C
H01L21/60 321E
【審査請求】未請求
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2022083792
(22)【出願日】2022-05-23
(71)【出願人】
【識別番号】302062931
【氏名又は名称】ルネサスエレクトロニクス株式会社
(74)【代理人】
【識別番号】110002066
【氏名又は名称】弁理士法人筒井国際特許事務所
(72)【発明者】
【氏名】北市 幸佑
(72)【発明者】
【氏名】杉浦 正俊
(72)【発明者】
【氏名】民本 秀明
(72)【発明者】
【氏名】前田 武彦
(72)【発明者】
【氏名】高田 圭太
(72)【発明者】
【氏名】京極 好孝
【テーマコード（参考）】
5F047
【Ｆターム（参考）】
5F047AA11
5F047BA21
5F047BA53
5F047BB13
5F047BB16
(57)【要約】
【課題】半導体装置の性能を向上させる。
【解決手段】半導体装置を製造するには、リードフレームＬＦのダイパッドＤＰＨ上に、導電性ペースト型の接着材ＢＤＨを介して半導体チップＣＰＨを搭載してから、接着材ＢＤＨを硬化させるための第１熱処理を行う。その後、導電性ペースト型の接着材ＢＤ１を介して半導体チップＣＰＨのパッドＰＤＨＳと対向するように、金属板ＭＰ１を半導体チップＣＰＨのパッドＰＤＨＳ上に配置してから、接着材ＢＤＨおよび接着材ＢＤ１を硬化させるための第２熱処理を行う。第１熱処理の熱処理時間は、第２熱処理の熱処理時間よりも短い。接着材ＢＤＨは、第１熱処理により硬化した後、第２熱処理により更に硬化する。
【選択図】図２１
【解決手段】半導体装置を製造するには、リードフレームＬＦのダイパッドＤＰＨ上に、導電性ペースト型の接着材ＢＤＨを介して半導体チップＣＰＨを搭載してから、接着材ＢＤＨを硬化させるための第１熱処理を行う。その後、導電性ペースト型の接着材ＢＤ１を介して半導体チップＣＰＨのパッドＰＤＨＳと対向するように、金属板ＭＰ１を半導体チップＣＰＨのパッドＰＤＨＳ上に配置してから、接着材ＢＤＨおよび接着材ＢＤ１を硬化させるための第２熱処理を行う。第１熱処理の熱処理時間は、第２熱処理の熱処理時間よりも短い。接着材ＢＤＨは、第１熱処理により硬化した後、第２熱処理により更に硬化する。
【選択図】図２１
【特許請求の範囲】
【請求項1】
以下の工程を有する半導体装置の製造方法：
（ａ）第１チップ搭載部を有するリードフレームを準備する工程、
（ｂ）前記第１チップ搭載部上に、導電性フィラーを含む導電性ペースト型の第１接着材を供給する工程、
（ｃ）前記（ｂ）工程の後、互いに反対側に位置する第１表面電極および第１裏面電極を有する第１半導体チップを、前記第１裏面電極が前記第１チップ搭載部に対向するように、前記第１チップ搭載部上に前記第１接着材を介して搭載する工程、
（ｄ）前記（ｃ）工程の後、前記第１接着材を硬化させるための第１熱処理を行う工程、
（ｅ）前記（ｄ）工程の後、前記第１半導体チップの前記第１表面電極上に導電性フィラーを含む導電性ペースト型の第２接着材を供給する工程、
（ｆ）前記（ｅ）工程の後、前記第２接着材を介して前記第１半導体チップの前記第１表面電極と対向するように、第１金属板を前記第１半導体チップの前記第１表面電極上に配置する工程、
（ｇ）前記（ｆ）工程の後、前記第１接着材および前記第２接着材を硬化させるための第２熱処理を行う工程、
ここで、
前記第１熱処理の熱処理時間は、前記第２熱処理の熱処理時間よりも短く、
前記第１接着材は、前記（ｄ）工程の前記第１熱処理により硬化した後、前記（ｇ）工程の前記第２熱処理により更に硬化する。
（ａ）第１チップ搭載部を有するリードフレームを準備する工程、
（ｂ）前記第１チップ搭載部上に、導電性フィラーを含む導電性ペースト型の第１接着材を供給する工程、
（ｃ）前記（ｂ）工程の後、互いに反対側に位置する第１表面電極および第１裏面電極を有する第１半導体チップを、前記第１裏面電極が前記第１チップ搭載部に対向するように、前記第１チップ搭載部上に前記第１接着材を介して搭載する工程、
（ｄ）前記（ｃ）工程の後、前記第１接着材を硬化させるための第１熱処理を行う工程、
（ｅ）前記（ｄ）工程の後、前記第１半導体チップの前記第１表面電極上に導電性フィラーを含む導電性ペースト型の第２接着材を供給する工程、
（ｆ）前記（ｅ）工程の後、前記第２接着材を介して前記第１半導体チップの前記第１表面電極と対向するように、第１金属板を前記第１半導体チップの前記第１表面電極上に配置する工程、
（ｇ）前記（ｆ）工程の後、前記第１接着材および前記第２接着材を硬化させるための第２熱処理を行う工程、
ここで、
前記第１熱処理の熱処理時間は、前記第２熱処理の熱処理時間よりも短く、
前記第１接着材は、前記（ｄ）工程の前記第１熱処理により硬化した後、前記（ｇ）工程の前記第２熱処理により更に硬化する。
【請求項2】
請求項１記載の半導体装置の製造方法において、
前記第１熱処理の熱処理温度は、前記第２熱処理の熱処理温度よりも低い、半導体装置の製造方法。
前記第１熱処理の熱処理温度は、前記第２熱処理の熱処理温度よりも低い、半導体装置の製造方法。
【請求項3】
請求項１記載の半導体装置の製造方法において、
前記第１接着材および前記第２接着材は、それぞれ銀ペーストからなる、半導体装置の製造方法。
前記第１接着材および前記第２接着材は、それぞれ銀ペーストからなる、半導体装置の製造方法。
【請求項4】
請求項１記載の半導体装置の製造方法において、
前記第１半導体チップの前記第１裏面電極は、前記第１接着材を介して前記第１半導体チップと電気的に接続され、
前記第１半導体チップの前記第１表面電極は、前記第２接着材を介して前記第１金属板と電気的に接続される、半導体装置の製造方法。
前記第１半導体チップの前記第１裏面電極は、前記第１接着材を介して前記第１半導体チップと電気的に接続され、
前記第１半導体チップの前記第１表面電極は、前記第２接着材を介して前記第１金属板と電気的に接続される、半導体装置の製造方法。
【請求項5】
請求項１記載の半導体装置の製造方法において、
前記第１半導体チップは、スイッチ用の第１電界効果トランジスタを含み、
前記第１表面電極は、前記第１電界効果トランジスタのソース用であり、
前記第１裏面電極は、前記第１電界効果トランジスタのドレイン用である、半導体装置の製造方法。
前記第１半導体チップは、スイッチ用の第１電界効果トランジスタを含み、
前記第１表面電極は、前記第１電界効果トランジスタのソース用であり、
前記第１裏面電極は、前記第１電界効果トランジスタのドレイン用である、半導体装置の製造方法。
【請求項6】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程で準備された前記リードフレームは、第１導体部を更に有し、
前記（ｅ）工程では、前記第１半導体チップの前記第１表面電極上に前記第２接着材を供給し、前記第１導体部上に導電性ペースト型の第３接着材を供給し、
前記（ｆ）工程では、前記第１半導体チップの前記第１表面電極に前記第２接着材を介して対向し、かつ、前記第１導体部に前記第３接着材を介して対向するように、前記第１金属板を配置し、
前記（ｇ）工程では、前記第１接着材、前記第２接着材および前記第３接着材を硬化させるための前記第２熱処理を行う、半導体装置の製造方法。
前記（ａ）工程で準備された前記リードフレームは、第１導体部を更に有し、
前記（ｅ）工程では、前記第１半導体チップの前記第１表面電極上に前記第２接着材を供給し、前記第１導体部上に導電性ペースト型の第３接着材を供給し、
前記（ｆ）工程では、前記第１半導体チップの前記第１表面電極に前記第２接着材を介して対向し、かつ、前記第１導体部に前記第３接着材を介して対向するように、前記第１金属板を配置し、
前記（ｇ）工程では、前記第１接着材、前記第２接着材および前記第３接着材を硬化させるための前記第２熱処理を行う、半導体装置の製造方法。
【請求項7】
請求項６記載の半導体装置の製造方法において、
前記第１半導体チップの前記第１裏面電極は、前記第１接着材を介して前記第１半導体チップと電気的に接続され、
前記第１半導体チップの前記第１表面電極は、前記第２接着材、前記第１金属板および前記第３接着材を介して、前記第１導体部と電気的に接続される、半導体装置の製造方法。
前記第１半導体チップの前記第１裏面電極は、前記第１接着材を介して前記第１半導体チップと電気的に接続され、
前記第１半導体チップの前記第１表面電極は、前記第２接着材、前記第１金属板および前記第３接着材を介して、前記第１導体部と電気的に接続される、半導体装置の製造方法。
【請求項8】
請求項７記載の半導体装置の製造方法において、
前記（ａ）工程で準備された前記リードフレームは、前記第１導体部に一体的に連結された複数のリード部を有する、半導体装置の製造方法。
前記（ａ）工程で準備された前記リードフレームは、前記第１導体部に一体的に連結された複数のリード部を有する、半導体装置の製造方法。
【請求項9】
請求項１記載の半導体装置の製造方法において、
前記（ａ）工程で準備された前記リードフレームは、第２チップ搭載部を更に有し、
（ｂ１）前記第２チップ搭載部上にペースト型の第４接着材を供給する工程、
（ｃ１）前記（ｂ１）工程の後で、かつ前記（ｄ）工程の前に、第２表面電極を有する第２半導体チップを前記第２チップ搭載部上に前記第４接着材を介して搭載する工程、
を更に有し、
前記（ｄ）工程では、前記第１接着材および前記第４接着材を硬化させるための前記第１熱処理を行い、
前記（ｇ）工程では、前記第１接着材、前記第２接着材および前記第４接着材を硬化させるための前記第２熱処理を行う、半導体装置の製造方法。
前記（ａ）工程で準備された前記リードフレームは、第２チップ搭載部を更に有し、
（ｂ１）前記第２チップ搭載部上にペースト型の第４接着材を供給する工程、
（ｃ１）前記（ｂ１）工程の後で、かつ前記（ｄ）工程の前に、第２表面電極を有する第２半導体チップを前記第２チップ搭載部上に前記第４接着材を介して搭載する工程、
を更に有し、
前記（ｄ）工程では、前記第１接着材および前記第４接着材を硬化させるための前記第１熱処理を行い、
前記（ｇ）工程では、前記第１接着材、前記第２接着材および前記第４接着材を硬化させるための前記第２熱処理を行う、半導体装置の製造方法。
【請求項10】
請求項９記載の半導体装置の製造方法において、
前記第１半導体チップは、第３表面電極を更に有し、
（ｈ）前記（ｇ）工程の後、前記第１半導体チップの前記第３表面電極と前記第２半導体チップの前記第２表面電極とを導電性のワイヤを介して電気的に接続する工程、
を更に有する、半導体装置の製造方法。
前記第１半導体チップは、第３表面電極を更に有し、
（ｈ）前記（ｇ）工程の後、前記第１半導体チップの前記第３表面電極と前記第２半導体チップの前記第２表面電極とを導電性のワイヤを介して電気的に接続する工程、
を更に有する、半導体装置の製造方法。
【請求項11】
請求項１記載の半導体装置の製造方法において、
（ｉ）前記（ｇ）工程の後、前記第１半導体チップ、前記第１金属板および前記第１チップ搭載部を封止する封止部を形成する工程、
を更に有する、半導体装置の製造方法。
（ｉ）前記（ｇ）工程の後、前記第１半導体チップ、前記第１金属板および前記第１チップ搭載部を封止する封止部を形成する工程、
を更に有する、半導体装置の製造方法。
【請求項12】
以下の工程を有する半導体装置の製造方法：
（ａ）第１チップ搭載部および第２チップ搭載部を有するリードフレームを準備する工程、
（ｂ）前記第１チップ搭載部上に、導電性フィラーを含む導電性ペースト型の第１接着材を供給する工程、
（ｃ）前記（ｂ）工程の後、互いに反対側に位置する第１表面電極および第１裏面電極を有する第１半導体チップを、前記第１裏面電極が前記第１チップ搭載部に対向するように、前記第１チップ搭載部上に前記第１接着材を介して搭載する工程、
（ｄ）前記（ｃ）工程の後、前記第１接着材を硬化させるための第１熱処理を行う工程、
（ｅ）前記（ｄ）工程の後、前記第２チップ搭載部上に、ペースト型の第２接着材を供給する工程、
（ｆ）前記（ｅ）工程の後、第２半導体チップを前記第２チップ搭載部上に前記第２接着材を介して搭載する工程、
（ｇ）前記（ｆ）工程の後、前記第１接着材および前記第２接着材を硬化させるための第２熱処理を行う工程、
ここで、
前記第１熱処理の熱処理時間は、前記第２熱処理の熱処理時間よりも短く、
前記第１接着材は、前記（ｄ）工程の前記第１熱処理により硬化した後、前記（ｇ）工程の前記第２熱処理により更に硬化する。
（ａ）第１チップ搭載部および第２チップ搭載部を有するリードフレームを準備する工程、
（ｂ）前記第１チップ搭載部上に、導電性フィラーを含む導電性ペースト型の第１接着材を供給する工程、
（ｃ）前記（ｂ）工程の後、互いに反対側に位置する第１表面電極および第１裏面電極を有する第１半導体チップを、前記第１裏面電極が前記第１チップ搭載部に対向するように、前記第１チップ搭載部上に前記第１接着材を介して搭載する工程、
（ｄ）前記（ｃ）工程の後、前記第１接着材を硬化させるための第１熱処理を行う工程、
（ｅ）前記（ｄ）工程の後、前記第２チップ搭載部上に、ペースト型の第２接着材を供給する工程、
（ｆ）前記（ｅ）工程の後、第２半導体チップを前記第２チップ搭載部上に前記第２接着材を介して搭載する工程、
（ｇ）前記（ｆ）工程の後、前記第１接着材および前記第２接着材を硬化させるための第２熱処理を行う工程、
ここで、
前記第１熱処理の熱処理時間は、前記第２熱処理の熱処理時間よりも短く、
前記第１接着材は、前記（ｄ）工程の前記第１熱処理により硬化した後、前記（ｇ）工程の前記第２熱処理により更に硬化する。
【請求項13】
請求項１２記載の半導体装置の製造方法において、
前記第１熱処理の熱処理温度は、前記第２熱処理の熱処理温度よりも低い、半導体装置の製造方法。
前記第１熱処理の熱処理温度は、前記第２熱処理の熱処理温度よりも低い、半導体装置の製造方法。
【請求項14】
請求項１２記載の半導体装置の製造方法において、
前記第１接着材および前記第２接着材は、それぞれ銀ペーストからなる、半導体装置の製造方法。
前記第１接着材および前記第２接着材は、それぞれ銀ペーストからなる、半導体装置の製造方法。
【請求項15】
請求項１２記載の半導体装置の製造方法において、
前記（ａ）工程で準備された前記リードフレームは、第１導体部を更に有し、
（ｆ１）前記（ｆ）工程の後で、かつ前記（ｇ）工程の前に、前記第１半導体チップの前記第１表面電極上に導電性ペースト型の第３接着材を供給し、前記第１導体部上に導電性ペースト型の第４接着材を供給する工程、
（ｆ２）前記（ｆ１）工程の後、前記第１半導体チップの前記第１表面電極に前記第３接着材を介して対向し、かつ、前記第１導体部に前記第４接着材を介して対向するように、第１金属板を配置する工程、
を更に有し、
前記（ｇ）工程では、前記第１接着材、前記第２接着材、前記第３接着材および前記第４接着材を硬化させるための前記第２熱処理を行う、半導体装置の製造方法。
前記（ａ）工程で準備された前記リードフレームは、第１導体部を更に有し、
（ｆ１）前記（ｆ）工程の後で、かつ前記（ｇ）工程の前に、前記第１半導体チップの前記第１表面電極上に導電性ペースト型の第３接着材を供給し、前記第１導体部上に導電性ペースト型の第４接着材を供給する工程、
（ｆ２）前記（ｆ１）工程の後、前記第１半導体チップの前記第１表面電極に前記第３接着材を介して対向し、かつ、前記第１導体部に前記第４接着材を介して対向するように、第１金属板を配置する工程、
を更に有し、
前記（ｇ）工程では、前記第１接着材、前記第２接着材、前記第３接着材および前記第４接着材を硬化させるための前記第２熱処理を行う、半導体装置の製造方法。
【請求項16】
請求項１５記載の半導体装置の製造方法において、
前記第１半導体チップの前記第１裏面電極は、前記第１接着材を介して前記第１半導体チップと電気的に接続され、
前記第１半導体チップの前記第１表面電極は、前記第３接着材、前記第１金属板および前記第４接着材を介して、前記第１導体部と電気的に接続される、半導体装置の製造方法。
前記第１半導体チップの前記第１裏面電極は、前記第１接着材を介して前記第１半導体チップと電気的に接続され、
前記第１半導体チップの前記第１表面電極は、前記第３接着材、前記第１金属板および前記第４接着材を介して、前記第１導体部と電気的に接続される、半導体装置の製造方法。
【請求項17】
請求項１６記載の半導体装置の製造方法において、
前記（ａ）工程で準備された前記リードフレームは、前記第１導体部に一体的に連結された複数のリード部を有する、半導体装置の製造方法。
前記（ａ）工程で準備された前記リードフレームは、前記第１導体部に一体的に連結された複数のリード部を有する、半導体装置の製造方法。
【請求項18】
請求項１２記載の半導体装置の製造方法において、
前記第１半導体チップは、スイッチ用の第１電界効果トランジスタを含み、
前記第１表面電極は、前記第１電界効果トランジスタのソース用であり、
前記第１裏面電極は、前記第１電界効果トランジスタのドレイン用である、半導体装置の製造方法。
前記第１半導体チップは、スイッチ用の第１電界効果トランジスタを含み、
前記第１表面電極は、前記第１電界効果トランジスタのソース用であり、
前記第１裏面電極は、前記第１電界効果トランジスタのドレイン用である、半導体装置の製造方法。
【請求項19】
請求項１２記載の半導体装置の製造方法において、
（ｈ）前記（ｇ）工程の後、前記第１半導体チップ、前記第２半導体チップ、前記第１チップ搭載部および前記第２チップ搭載部を封止する封止部を形成する工程、
を更に有する、半導体装置の製造方法。
（ｈ）前記（ｇ）工程の後、前記第１半導体チップ、前記第２半導体チップ、前記第１チップ搭載部および前記第２チップ搭載部を封止する封止部を形成する工程、
を更に有する、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関し、例えば、導電性ペースト型接着材を用いてダイボンディングを行う半導体装置の製造方法に好適に利用できるものである。
【背景技術】
【0002】
特開２０１８－１２１０３５号公報（特許文献１）には、ハイサイドスイッチ用の電界効果トランジスタを含む半導体チップと、ロウサイドスイッチ用の電界効果トランジスタを含む半導体チップと、それらを制御する半導体チップと、を封止した半導体装置に関する技術が記載されている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１８－１２１０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
裏面電極を有する半導体チップを用いて半導体装置を製造する場合、その半導体チップをリードフレームのダイパッド上にダイボンディング材を介して搭載する。この際、半導体チップの裏面電極がダイパッドに対向するように半導体チップを搭載し、ダイボンディング材として導電性ペースト型接着材を用いることにより、半導体チップの裏面電極をダイパッドに電気的に接続することができる。しかしながら、半導体チップの裏面電極とダイパッドとの間に介在する導電性ペースト型接着材において、その接着材に含まれている導電性フィラーが半導体装置の製造工程中に沈降してしまうと、半導体チップの裏面電極とダイパッドとの間の電気抵抗および熱抵抗が大きくなってしまう。半導体チップの裏面電極とダイパッドとの間の電気抵抗および熱抵抗が大きくなることは、半導体装置の性能の低下につながるため、望ましくない。
【0005】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0006】
一実施の形態によれば、半導体装置の製造方法は、リードフレームの第１チップ搭載部上に、導電性フィラーを含む導電性ペースト型の第１接着材を介して第１半導体チップを搭載する工程と、その後に、前記第１接着材を硬化させるための第１熱処理を行う工程と、その後に、導電性フィラーを含む導電性ペースト型の第２接着材を介して前記第１半導体チップの第１表面電極と対向するように、第１金属板を配置する工程と、を有する。半導体装置の製造方法は、前記第１金属板を配置する工程の後に、前記第１接着材および前記第２接着材を硬化させるための第２熱処理を行う工程を有する。前記第１熱処理の熱処理時間は、前記第２熱処理の熱処理時間よりも短い。前記第１接着材は、前記第１熱処理により硬化した後、前記第２熱処理により更に硬化する。
【発明の効果】
【0007】
一実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【0008】
【図1】一実施の形態の半導体装置を用いたインバータ回路を示す回路図である。
【図2】一実施の形態の半導体装置の上面図である。
【図3】一実施の形態の半導体装置の下面図である。
【図4】一実施の形態の半導体装置の平面透視図である。
【図5】一実施の形態の半導体装置の平面透視図である。
【図6】一実施の形態の半導体装置の断面図である。
【図7】一実施の形態の半導体装置の断面図である。
【図8】一実施の形態の半導体装置の断面図である。
【図9】一実施の形態の半導体装置の断面図である。
【図10】一実施の形態の半導体装置の製造工程を示す工程フロー図である。
【図11】一実施の形態の半導体装置の製造工程中の平面図である。
【図28】検討例の半導体装置の製造工程を示す工程フロー図である。
【図30】リードフレームの断面図である。
【図31】リードフレームの断面図である。
【図32】リードフレームの断面図である。
【図33】他の実施の形態の半導体装置の製造工程を示す工程フロー図である。
【発明を実施するための形態】
【0009】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【0010】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【0011】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【0012】
また、本願においては、電界効果トランジスタをＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）または単にＭＯＳと記載するが、ゲート絶縁膜として非酸化膜を除外するものではない。すなわち、本願において、ＭＯＳＦＥＴというときは、ゲート絶縁膜に酸化膜（酸化シリコン膜）を用いたＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor：ＭＩＳ型電界効果トランジスタ）だけでなく、酸化膜（酸化シリコン膜）以外の絶縁膜をゲート絶縁膜に用いたＭＩＳＦＥＴも含むものとする。
【0013】
（実施の形態１）
＜回路構成について＞
図１は、本実施の形態の半導体装置（半導体パッケージ、電子装置）ＰＫＧを用いたインバータ回路ＩＮＶを示す回路図である。なお、図１において、符号ＣＰＨを付した点線で囲まれた部分が、半導体チップＣＰＨ内に形成され、符号ＣＰＬを付した点線で囲まれた部分が、半導体チップＣＰＬ内に形成され、符号ＣＰＣを付した点線で囲まれた部分が、半導体チップＣＰＣ内に形成され、符号ＰＫＧを付した一点鎖線で囲まれた部分が、半導体装置ＰＫＧ内に形成されている。
＜回路構成について＞
図１は、本実施の形態の半導体装置（半導体パッケージ、電子装置）ＰＫＧを用いたインバータ回路ＩＮＶを示す回路図である。なお、図１において、符号ＣＰＨを付した点線で囲まれた部分が、半導体チップＣＰＨ内に形成され、符号ＣＰＬを付した点線で囲まれた部分が、半導体チップＣＰＬ内に形成され、符号ＣＰＣを付した点線で囲まれた部分が、半導体チップＣＰＣ内に形成され、符号ＰＫＧを付した一点鎖線で囲まれた部分が、半導体装置ＰＫＧ内に形成されている。
【0014】
図１に示されるインバータ回路ＩＮＶに用いられている半導体装置ＰＫＧは、２つのパワーＭＯＳＦＥＴ１，２と制御回路ＣＬＣとを有している。制御回路ＣＬＣは、半導体チップＣＰＣ内に形成され、パワーＭＯＳＦＥＴ１は、半導体チップＣＰＨ内に形成され、パワーＭＯＳＦＥＴ２は、半導体チップＣＰＬ内に形成されている。そして、これら３つの半導体チップＣＰＣ，ＣＰＨ，ＣＰＬが１つの同一のパッケージとして封止されて、半導体装置ＰＫＧが形成されている。
【0015】
制御回路ＣＬＣは、パワーＭＯＳＦＥＴ１のゲートの電位を制御するハイサイド用ドライバ回路と、パワーＭＯＳＦＥＴ２のゲートの電位を制御するロウサイド用ドライバ回路と、を含んでいる。制御回路ＣＬＣは、半導体装置ＰＫＧの外部の制御回路ＣＴから制御回路ＣＬＣに供給された信号などに応じて、パワーＭＯＳＦＥＴ１，２のそれぞれのゲートの電位を制御し、パワーＭＯＳＦＥＴ１，２のそれぞれの動作を制御する回路である。
【0016】
パワーＭＯＳＦＥＴ１のゲートは、制御回路ＣＬＣのハイサイド用ドライバ回路に接続され、パワーＭＯＳＦＥＴ２のゲートは、制御回路ＣＬＣのロウサイド用ドライバ回路に接続されている。パワーＭＯＳＦＥＴ１のドレインは端子ＴＥ１に接続され、パワーＭＯＳＦＥＴ１のソースは端子ＴＥ２に接続され、パワーＭＯＳＦＥＴ２のドレインは端子ＴＥ３に接続され、パワーＭＯＳＦＥＴ２のソースは端子ＴＥ４に接続されている。図１において、符合Ｄ１はパワーＭＯＳＦＥＴ１のドレインを示し、符号Ｓ１はパワーＭＯＳＦＥＴ１のソースを示し、符合Ｄ２はパワーＭＯＳＦＥＴ２のドレインを示し、符号Ｓ２はパワーＭＯＳＦＥＴ２のソースを示している。制御回路ＣＬＣは端子ＴＥ５に接続され、この端子ＴＥ５は、半導体装置ＰＫＧの外部に設けられた制御回路ＣＴに接続されている。
【0017】
端子ＴＥ１，ＴＥ２，ＴＥ３，ＴＥ４，ＴＥ５は、いずれも、半導体装置ＰＫＧの外部接続用端子であり、後述のリードＬＤにより形成されている。このうち、端子ＴＥ１は、電源電位供給用の端子であり、後述のリードＬＤ１が、端子ＴＥ１に対応している。また、端子ＴＥ４は、基準電位供給用の端子であり、後述のリードＬＤ４が、端子ＴＥ４に対応している。なお、電源電位供給用の端子ＴＥ１（リードＬＤ１）には、半導体装置ＰＫＧの外部の電源の高電位側の電位（電源電位）ＶＩＮが供給され、基準電位供給用の端子ＴＥ４（リードＬＤ４）には、電源電位供給用の端子ＴＥ１に供給される電位ＶＩＮよりも低い基準電位、例えばグランド電位（接地電位）ＧＮＤ、が供給される。
【0018】
また、後述のリードＬＤ２が端子ＴＥ２に対応し、後述のリードＬＤ３が端子ＴＥ３に対応している。端子ＴＥ２（リードＬＤ２）と端子ＴＥ３（リードＬＤ３）とは、半導体装置ＰＫＧの外部において、電気的に接続されている。すなわち、パワーＭＯＳＦＥＴ１のソースとパワーＭＯＳＦＥＴ２のドレインとは、半導体装置ＰＫＧの外部に設けられた導電経路（例えば半導体装置ＰＫＧを実装する配線基板に設けられた導電経路）を経由して、電気的に接続された状態になっている。このため、パワーＭＯＳＦＥＴ１とパワーＭＯＳＦＥＴ２とが、電源電位供給用の端子ＴＥ１と基準電位供給用の端子ＴＥ４との間に、直列に接続された状態になっている。パワーＭＯＳＦＥＴ１がハイサイド用ＭＯＳＦＥＴに対応し、パワーＭＯＳＦＥＴ２がロウサイド用ＭＯＳＦＥＴに対応している。すなわち、パワーＭＯＳＦＥＴ１は、ハイサイドスイッチ（高電位側スイッチ）用の電界効果トランジスタであり、パワーＭＯＳＦＥＴ２は、ロウサイドスイッチ（低電位側スイッチ）用の電界効果トランジスタである。パワーＭＯＳＦＥＴ１，２は、それぞれ、スイッチング用のパワートランジスタとみなすことができる。
【0019】
パワーＭＯＳＦＥＴ１（のソース）とパワーＭＯＳＦＥＴ２（のドレイン）との接続点ＴＥ６は、半導体装置ＰＫＧの外部（例えば半導体装置ＰＫＧを実装する配線基板）に設けられており、この接続点ＴＥ６は、負荷（ここではモータＭＯＴのコイルＣＬ）に接続されている。半導体装置ＰＫＧを用いたインバータ回路ＩＮＶに供給された直流電力は、インバータ回路ＩＮＶで交流電力に変換されて、負荷（ここではモータＭＯＴのコイルＣＬ）に供給される。
【0020】
また、後述のリードＬＤ５が端子ＴＥ５に対応している。図１には、端子ＴＥ５は１つしか示していないが、実際には、半導体装置ＰＫＧにおいて、端子ＴＥ５に対応するリードＬＤ５は複数設けられている。半導体装置ＰＫＧ内の制御回路ＣＬＣは、端子ＴＥ５（リードＬＤ５）と、半導体装置ＰＫＧを実装した配線基板の配線などを通じて、半導体装置ＰＫＧの外部に設けられた制御回路ＣＴに接続される。
【0021】
＜半導体装置の構造について＞
図２は、本実施の形態の半導体装置ＰＫＧの上面図であり、図３は、半導体装置ＰＫＧの下面図（裏面図）であり、図４および図５は、半導体装置ＰＫＧの平面透視図であり、図６～図９は、半導体装置ＰＫＧの断面図である。図４には、半導体装置ＰＫＧを下面側から見たときの、封止部ＭＲを透視した平面透視図が示されている。また、図５は、図４において、更にワイヤＢＷおよび金属板ＭＰ１，ＭＰ２を透視（省略）したときの半導体装置ＰＫＧの下面側の平面透視図が示されている。また、図４および図５では、封止部ＭＲの外周の位置を点線で示してある。また、図２～図４のＡ１－Ａ１線の位置での半導体装置ＰＫＧの断面が、図６にほぼ対応し、図２～図４のＡ２－Ａ２線の位置での半導体装置ＰＫＧの断面が、図７にほぼ対応し、図２～図４のＡ３－Ａ３線の位置での半導体装置ＰＫＧの断面が、図８にほぼ対応し、図２～図４のＡ４－Ａ４線の位置での半導体装置ＰＫＧの断面が、図９にほぼ対応している。なお、各平面図に示したＸ方向とＹ方向とは、互いに直交する方向である。
図２は、本実施の形態の半導体装置ＰＫＧの上面図であり、図３は、半導体装置ＰＫＧの下面図（裏面図）であり、図４および図５は、半導体装置ＰＫＧの平面透視図であり、図６～図９は、半導体装置ＰＫＧの断面図である。図４には、半導体装置ＰＫＧを下面側から見たときの、封止部ＭＲを透視した平面透視図が示されている。また、図５は、図４において、更にワイヤＢＷおよび金属板ＭＰ１，ＭＰ２を透視（省略）したときの半導体装置ＰＫＧの下面側の平面透視図が示されている。また、図４および図５では、封止部ＭＲの外周の位置を点線で示してある。また、図２～図４のＡ１－Ａ１線の位置での半導体装置ＰＫＧの断面が、図６にほぼ対応し、図２～図４のＡ２－Ａ２線の位置での半導体装置ＰＫＧの断面が、図７にほぼ対応し、図２～図４のＡ３－Ａ３線の位置での半導体装置ＰＫＧの断面が、図８にほぼ対応し、図２～図４のＡ４－Ａ４線の位置での半導体装置ＰＫＧの断面が、図９にほぼ対応している。なお、各平面図に示したＸ方向とＹ方向とは、互いに直交する方向である。
【0022】
図１～図９に示される本実施の形態の半導体装置ＰＫＧは、樹脂封止型の半導体パッケージ形態の半導体装置であり、ここではＳＯＰ（Small Outline Package）形態の半導体装置である。以下、図２～図９を参照しながら、半導体装置ＰＫＧの構成について説明する。
【0023】
図２～図９に示される本実施の形態の半導体装置ＰＫＧは、ダイパッド（チップ搭載部）ＤＰＣ，ＤＰＨ，ＤＰＬと、そのダイパッドＤＰＣ，ＤＰＨ，ＤＰＬの各々の主面上に搭載された半導体チップＣＰＣ，ＣＰＨ，ＣＰＬと、金属板ＭＰ１，ＭＰ２と、複数のワイヤ（ボンディングワイヤ）ＢＷと、複数のリードＬＤと、これらを封止する封止部（封止体）ＭＲとを有している。
【0024】
樹脂封止部しての封止部ＭＲは、例えば熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて封止部ＭＲを形成することができる。
【0025】
封止部ＭＲは、主面（上面）ＭＲａと、主面ＭＲａとは反対側の裏面（下面）ＭＲｂと、主面ＭＲａおよび裏面ＭＲｂに交差する側面ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４と、を有している。側面ＭＲｃ１，ＭＲｃ３は、Ｘ方向に略平行であり、側面ＭＲｃ２，ＭＲｃ４は、Ｙ方向に略平行である。また、主面ＭＲａおよび裏面ＭＲｂのそれぞれは、Ｘ方向およびＹ方向の両方に平行な面である。封止部ＭＲの平面形状、すなわち、封止部ＭＲの主面ＭＲａおよび裏面ＭＲｂの平面形状は、例えば矩形状（長方形状）であり、封止部ＭＲのＸ方向の寸法は、封止部ＭＲのＹ方向の寸法よりも大きい。
【0026】
複数のリードＬＤのそれぞれは、一部が封止部ＭＲ内に封止され、他の一部が封止部ＭＲの側面から封止部ＭＲの外部に突出している。以下では、リードＬＤのうちの封止部ＭＲ内に位置する部分をインナリード部と呼び、リードＬＤのうちの封止部ＭＲ外に位置する部分をアウタリード部と呼ぶものとする。リードＬＤのアウタリード部には、半田メッキ層などのメッキ層（図示せず）を形成することもできる。
【0027】
なお、本実施の形態の半導体装置ＰＫＧは、各リードＬＤの一部（アウタリード部）が封止部ＭＲの側面から突出した構造であり、以下ではこの構造に基づいて説明するが、この構造に限定されるものではない。例えば、封止部ＭＲの側面から各リードＬＤがほとんど突出せず、かつ封止部ＭＲの裏面ＭＲｂで各リードＬＤの一部が露出した構成（ＳＯＮ（Small Outline Nonleaded Package）型の構成）などを採用することもできる。
【0028】
半導体装置ＰＫＧが有する複数のリードＬＤは、封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤと、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤとで構成されている。
【0029】
封止部ＭＲの側面ＭＲｃ１側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ１から封止部ＭＲ外に突出している。また、封止部ＭＲの側面ＭＲｃ３側に配置された複数のリードＬＤの各アウタリード部は、封止部ＭＲの側面ＭＲｃ３から封止部ＭＲ外に突出している。各リードＬＤのアウタリード部は、アウタリード部の端部近傍の下面が封止部ＭＲの裏面ＭＲｂとほぼ同一平面上に位置するように、折り曲げ加工されている。リードＬＤのアウタリード部は、半導体装置ＰＫＧの外部接続用端子部（外部端子）として機能する。なお、半導体装置ＰＫＧが有する複数のリードＬＤは、後述のリードＬＤ１，ＬＤ２，ＬＤ３，ＬＤ４，ＬＤ５，ＬＤ６，ＬＤ７，ＬＤ８を含んでいる。
【0030】
ダイパッドＤＰＣは、半導体チップＣＰＣを搭載するチップ搭載部であり、ダイパッドＤＰＨは、半導体チップＣＰＨを搭載するチップ搭載部であり、ダイパッドＤＰＬは、半導体チップＣＰＬを搭載するチップ搭載部である。ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬのそれぞれの平面形状は、例えば、Ｘ方向に平行な辺とＹ方向に平行な辺とを有する矩形である。
【0031】
ダイパッドＤＰＨとダイパッドＤＰＣとダイパッドＤＰＬとは、この順でＸ方向に並んで配置されている。このため、Ｘ方向においてダイパッドＤＰＨとダイパッドＤＰＬとの間にダイパッドＤＰＣが配置されている。ダイパッドＤＰＨ，ＤＰＣ，ＤＰＬは、所定の間隔で互いに離間しており、それらの間には封止部ＭＲの一部が介在している。
【0032】
ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬと複数のリードＬＤとは、導電体で構成されており、好ましくは銅（Ｃｕ）または銅合金などの金属材料からなる。また、ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬと複数のリードＬＤとは、同じ材料（同じ金属材料）で形成されていることが好ましく、これにより、ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬおよび複数のリードＬＤが連結された後述のリードフレームＬＦを作製しやすくなり、リードフレームＬＦを用いた半導体装置ＰＫＧの製造が容易になる。
【0033】
ダイパッドＤＰＣは、半導体チップＣＰＣを搭載する側の主面ＤＰＣａと、それとは反対側の裏面ＤＰＣｂとを有している。また、ダイパッドＤＰＨは、半導体チップＣＰＨを搭載する側の主面ＤＰＨａと、それとは反対側の裏面ＤＰＨｂとを有している。また、ダイパッドＤＰＬは、半導体チップＣＰＬを搭載する側の主面ＤＰＬａと、それとは反対側の裏面ＤＰＬｂとを有している。
【0034】
各ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬは、少なくとも一部が封止部ＭＲによって封止されているが、本実施の形態では、ダイパッドＤＰＣ，ＤＰＬ，ＤＰＨの裏面ＤＰＣｂ，ＤＰＬｂ，ＤＰＨｂが、封止部ＭＲの主面ＭＲａから露出されている。これにより、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬの動作時に発生した熱を、ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬを通じて半導体装置ＰＫＧの外部に放熱することができる。
【0035】
また、ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬ、リードＬＤおよびリード連結部ＬＢ２，ＬＢ４において、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬが搭載される領域、ワイヤＢＷが接続される領域、および金属板ＭＰ１，ＭＰ２が接続される領域には、銀（Ａｇ）などからなるメッキ層（図示せず）を形成することもできる。
【0036】
半導体チップＤＰＣ，ＤＰＨ，ＤＰＬのそれぞれは、一方の主面である表面と、それとは反対側の主面である裏面とを有している。
【0037】
半導体チップＣＰＨの裏面（裏面全面）には裏面電極ＢＥＨが形成されており、半導体チップＣＰＨは、半導体チップＣＰＨの裏面電極ＢＥＨをダイパッドＤＰＨに向けた状態で、ダイパッドＤＰＨの主面ＤＰＨａ上に導電性の接着材ＢＤＨを介して搭載されている。半導体チップＣＰＨの裏面電極ＢＥＨは、導電性の接着材ＢＤＨを介してダイパッドＤＰＨに電気的に接続されている。
【0038】
半導体チップＣＰＬの裏面（裏面全面）には裏面電極ＢＥＬが形成されており、半導体チップＣＰＬは、半導体チップＣＰＬの裏面電極ＢＥＬをダイパッドＤＰＬに向けた状態で、ダイパッドＤＰＬの主面ＤＰＬａ上に導電性の接着材ＢＤＬを介して搭載されている。半導体チップＣＰＬの裏面電極ＢＥＬは、導電性の接着材ＢＤＬを介してダイパッドＤＰＬに電気的に接続されている。
【0039】
半導体チップＣＰＣは、ダイパッドＤＰＣの主面ＤＰＣａ上に、半導体チップＣＰＣの裏面をダイパッドＤＰＣに向けた状態で、導電性の接着材ＢＤＣを介して搭載されている。半導体チップＣＰＣの裏面には裏面電極は形成されていない。なお、本実施の形態では、半導体チップＣＰＣ用の接着材ＢＤＣは導電性を有しているが、半導体チップＣＰＣは裏面電極を有していないため、半導体チップＣＰＣ用の接着材ＢＤＣは絶縁性であってもよい。
【0040】
半導体チップＣＰＣ，ＣＰＨ，ＣＰＬのそれぞれの平面形状は、例えば矩形状である。平面視において、半導体チップＣＰＨは、ダイパッドＤＰＨの主面ＤＰＨａに内包され、半導体チップＣＰＬは、ダイパッドＤＰＨＬの主面ＤＰＬａに内包され、半導体チップＣＰＣは、ダイパッドＤＰＣの主面ＤＰＣａに内包されている。半導体チップＣＰＣ，ＣＰＨ，ＣＰＬは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。
【0041】
半導体チップＣＰＨの裏面電極ＢＥＨは、ドレイン電極であり、半導体チップＣＰＨ内に形成された上記パワーＭＯＳＦＥＴ１のドレインに電気的に接続されている。半導体チップＣＰＬの裏面電極ＢＥＬは、ドレイン電極であり、半導体チップＣＰＬ内に形成された上記パワーＭＯＳＦＥＴ２のドレインに電気的に接続されている。接着材ＢＤＨ，ＢＤＬは、銀ペーストなどの導電性ペースト型の接着材を用いることができる。
【0042】
半導体チップＣＰＨの表面には、ソース用のパッドＰＤＨＳとゲート用のパッドＰＤＨＧとを含む複数のパッドＰＤＨが形成されている。半導体チップＣＰＬの表面には、ソース用のパッドＰＤＬＳとゲート用のパッドＰＤＬＧとを含む複数のパッドＰＤＬが形成されている。半導体チップＣＰＣの表面には、複数のパッドＰＤＣが形成されている。なお、「ボンディングパッド」、「ボンディングパッド電極」、「パッド電極」あるいは「電極」を、単に「パッド」と称することとする。ソース用のパッドＰＤＨＳを含むパッドＰＤＨは、半導体チップＣＰＨにおいて、裏面電極ＢＥＨとは反対側に位置しているため、半導体チップＣＰＨの表面電極とみなすことができる。また、ソース用のパッドＰＤＬＳを含むパッドＰＤＬは、半導体チップＣＰＬにおいて、裏面電極ＢＥＬとは反対側に位置しているため、半導体チップＣＰＬの表面電極とみなすことができる。また、パッドＰＤＣは、半導体チップＣＰＣの表面電極とみなすことができる。
【0043】
半導体チップＣＰＨのゲート用のパッドＰＤＨＧは、半導体チップＣＰＨ内に形成された上記パワーＭＯＳＦＥＴ１のゲート電極に電気的に接続されている。半導体チップＣＰＨのソース用のパッドＰＤＨＳは、半導体チップＣＰＨ内に形成された上記パワーＭＯＳＦＥＴ１のソースに電気的に接続されている。半導体チップＣＰＨにおいて、ソース用のパッドＰＤＨＳの平面寸法（面積）は、パッドＰＤＨＳ以外のパッドＰＤＨのそれぞれの平面寸法よりも大きい。
【0044】
半導体チップＣＰＬのゲート用のパッドＰＤＬＧは、半導体チップＣＰＬ内に形成された上記パワーＭＯＳＦＥＴ２のゲート電極に電気的に接続されている。半導体チップＣＰＬのソース用のパッドＰＤＬＳは、半導体チップＣＰＬ内に形成された上記パワーＭＯＳＦＥＴ２のソースに電気的に接続されている。半導体チップＣＰＬにおいて、ソース用のパッドＰＤＬＳの平面寸法（面積）は、パッドＰＤＬＳ以外のパッドＰＤＬのそれぞれの平面寸法よりも大きい。
【0045】
半導体チップＣＰＣのパッドＰＤＣは、半導体チップＣＰＣの内部配線を通じて、半導体チップＣＰＣ内に形成された上記制御回路ＣＬＣに電気的に接続されている。
【0046】
なお、半導体チップＣＰＨを構成する半導体基板には、パワーＭＯＳＦＥＴ１を構成する複数の単位トランジスタセルが形成されており、パワーＭＯＳＦＥＴ１は、これら複数の単位トランジスタセルが並列に接続されることで形成されている。また、半導体チップＣＰＬを構成する半導体基板には、パワーＭＯＳＦＥＴ２を構成する複数の単位トランジスタセルが形成されており、パワーＭＯＳＦＥＴ２は、これら複数の単位トランジスタセルが並列に接続されることで形成されている。各単位トランジスタセルは、例えばトレンチゲート型ＭＩＳＦＥＴからなる。半導体チップＣＰＨ，ＣＰＬのそれぞれにおいて、パワーＭＯＳＦＥＴのソース・ドレイン間の電流は、その半導体チップを構成する半導体基板の厚さ方向に流れる。
【0047】
半導体チップＣＰＨのソース用のパッドＰＤＨＳ以外のパッドＰＤＨ（ゲート用のパッドＰＤＨＧを含む）は、それぞれ、ワイヤＢＷを介して半導体チップＣＰＣのパッドＰＤＣと電気的に接続されている。すなわち、ソース用のパッドＰＤＨＳ以外のパッドＰＤＨのそれぞれにワイヤＢＷの一端が接続され、そのワイヤＢＷの他端は、半導体チップＣＰＣのパッドＰＤＣに接続されている。半導体チップＣＰＬのソース用のパッドＰＤＬＳ以外のパッドＰＤＬ（ゲート用のパッドＰＤＬＧを含む）は、それぞれ、ワイヤＢＷを介して半導体チップＣＰＣのパッドＰＤＣと電気的に接続されている。すなわち、ソース用のパッドＰＤＬＳ以外のパッドＰＤＬのそれぞれにワイヤＢＷの一端が接続され、そのワイヤＢＷの他端は、半導体チップＣＰＣのパッドＰＤＣに接続されている。
【0048】
ワイヤ（ボンディングワイヤ）ＢＷは、導電性のワイヤである。ワイヤＢＷは、具体的には金属からなるが、金（Ａｕ）ワイヤ、銅（Ｃｕ）ワイヤ、あるいはアルミニウム（Ａｌ）ワイヤなどを好適に用いることができる。ワイヤＢＷは、封止部ＭＲ内に封止されており、封止部ＭＲから露出されない。各リードＬＤにおいて、ワイヤＢＷの接続箇所は、封止部ＭＲ内に位置するインナリード部である。
【0049】
半導体チップＣＰＨのソース用のパッドＰＤＨＳは、金属板ＭＰ１を通じて、リード連結部（導体部）ＬＢ２と電気的に接続されている。すなわち、金属板ＭＰ１は、半導体チップＣＰＨのソース用のパッドＰＤＨＳに導電性の接着材ＢＤ１を介して接合され、また、リード連結部ＬＢ２に導電性の接着材ＢＤ２を介して接合されている。
【0050】
半導体チップＣＰＬのソース用のパッドＰＤＬＳは、金属板ＭＰ２を通じて、リード連結部（導体部）ＬＢ４と電気的に接続されている。すなわち、金属板ＭＰ２は、半導体チップＣＰＬのソース用のパッドＰＤＬＳに導電性の接着材ＢＤ３を介して接合され、また、リード連結部ＬＢ４に導電性の接着材ＢＤ４を介して接合されている。
【0051】
半導体チップＣＰＨのソース用のパッドＰＤＨＳとリードＬＤ２とを電気的に接続するのに、ワイヤではなく金属板ＭＰ１を用いたことで、パワーＭＯＳＦＥＴ１のオン抵抗を低減できる。また、半導体チップＣＰＬのソース用のパッドＰＤＬＳとリードＬＤ４とを電気的に接続するのに、ワイヤではなく金属板ＭＰ２を用いたことで、パワーＭＯＳＦＥＴ２のオン抵抗を低減できる。これにより、パッケージ抵抗を低減でき、導通損失を低減できる。
【0052】
金属板ＭＰ１，ＭＰ２は、導電体からなる導体板であるが、好ましくは、銅（Ｃｕ）、銅（Ｃｕ）合金、アルミニウム（Ａｌ）またはアルミニウム（Ａｌ）合金のような導電性および熱伝導性の高い金属材料によって形成されている。各金属板ＭＰ１，ＭＰ２のＸ方向およびＹ方向の寸法（幅）は、それぞれワイヤＢＷの直径よりも大きい。接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４は、銀ペーストなどの導電性ペースト型の接着材を用いることができる。
【0053】
半導体チップＣＰＣの複数のパッドＰＤＣのうち、半導体チップＣＰＨのパッドＰＤＨにも半導体チップＣＰＬのパッドＰＤＬにも接続されていないパッドＰＤＣは、それぞれワイヤＢＷを通じて、半導体装置ＰＫＧが有する複数のリードＬＤのうちのリードＬＤ５と電気的に接続されている。すなわち、半導体チップＣＰＨのパッドＰＤＨにも半導体チップＣＰＬのパッドＰＤＬにも接続されていない半導体チップＣＰＣのパッドＰＤＣのそれぞれに、ワイヤＢＷの一端が接続され、そのワイヤＢＷの他端は、リードＬＤ５のインナリード部に接続されている。各リードＬＤ５は、ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬ、リードＬＤ１，ＬＤ２，ＬＤ３，ＬＤ４およびリード連結部ＬＢ１，ＬＢ２，ＬＢ３，ＬＢ４のいずれにも、導体を介しては繋がっておらず、孤立したリードである。
【0054】
リード連結部ＬＢ２には、半導体装置ＰＫＧが有する複数のリードＬＤのうちの複数のリードＬＤ２が一体的に接続されている。このため、リード連結部ＬＢ２は、複数のリードＬＤ２のインナリード部同士を連結する導体部であり、また、金属板ＭＰ１を接続する導体部でもある。複数のリードＬＤ２およびリード連結部ＬＢ２は、金属板ＭＰ１および導電性の接着材ＢＤ１，ＢＤ２を通じて、半導体チップＣＰＨのソース用のパッドＰＤＨＳと電気的に接続され、従って、半導体チップＣＰＨ内に形成されている上記パワーＭＯＳＦＥＴ１のソースに電気的に接続されている。このため、複数のリードＬＤ２は、ハイサイド用の上記パワーＭＯＳＦＥＴ１のソース用のリードであり、上記端子ＴＥ２に対応している。
【0055】
リード連結部ＬＢ４には、半導体装置ＰＫＧが有する複数のリードＬＤのうちの複数のリードＬＤ４が一体的に接続されている。このため、リード連結部ＬＢ４は、複数のリードＬＤ４のインナリード部同士を連結する導体部であり、また、金属板ＭＰ２を接続する導体部でもある。複数のリードＬＤ４およびリード連結部ＬＢ４は、金属板ＭＰ２および導電性の接着材ＢＤ３，ＢＤ４を通じて、半導体チップＣＰＬのソース用のパッドＰＤＬＳと電気的に接続され、従って、半導体チップＣＰＬ内に形成されている上記パワーＭＯＳＦＥＴ２のソースに電気的に接続されている。このため、複数のリードＬＤ４は、ロウサイド用の上記パワーＭＯＳＦＥＴ２のソース用のリードであり、上記端子ＴＥ４に対応している。リード連結部ＬＢ２，ＬＢ４は、封止部ＭＲ内に封止されており、封止部ＭＲから露出されていない。
【0056】
複数のリードＬＤ２をリード連結部ＬＢ２にまとめて接続したことにより、複数のリードＬＤ２が分割されている場合よりも体積を増加させることができるので、配線抵抗を低減でき、パワーＭＯＳＦＥＴ１の導通損失を低減できる。また、複数のリードＬＤ４をリード連結部ＬＢ４にまとめて接続したことにより、複数のリードＬＤ４が分割されている場合よりも体積を増加させることができるので、配線抵抗を低減でき、パワーＭＯＳＦＥＴ２の導通損失を低減できる。
【0057】
半導体装置ＰＫＧが有する複数のリードＬＤのうち、複数のリードＬＤ１は、ダイパッドＤＰＨと一体的に形成されている。このため、複数のリードＬＤ１は、ダイパッドＤＰＨと電気的に接続されており、ダイパッドＤＰＨおよび導電性の接着材ＢＤＨを介して、半導体チップＣＰＨの裏面電極ＢＥＨに電気的に接続されている。このため、複数のリードＬＤ１は、ハイサイド用の上記パワーＭＯＳＦＥＴ１のドレイン用のリードであり、上記端子ＴＥ１に対応している。
【0058】
また、半導体装置ＰＫＧが有する複数のリードＬＤのうち、複数のリードＬＤ３は、ダイパッドＤＰＬと一体的に形成されている。このため、複数のリードＬＤ３は、ダイパッドＤＰＬと電気的に接続されており、ダイパッドＤＰＬおよび導電性の接着材ＢＤＬを介して、半導体チップＣＰＬの裏面電極ＢＥＬに電気的に接続されている。このため、複数のリードＬＤ３は、ロウサイド用の上記パワーＭＯＳＦＥＴ２のドレイン用のリードであり、上記端子ＴＥ３に対応している。このため、半導体装置ＰＫＧだけを単独で見ると、半導体装置ＰＫＧの複数のリードＬＤ２と複数のリードＬＤ４とは、電気的に接続されてはいないが、半導体装置ＰＫＧで上記インバータ回路ＩＮＶを形成するために半導体装置ＰＫＧを配線基板などに実装すると、その配線基板の配線などを通じて、半導体装置ＰＫＧの複数のリードＬＤ２と複数のリードＬＤ４とが電気的に接続される。
【0059】
また、ダイパッドＤＰＣには、複数のリードＬＤ８が一体的に連結されている。これらのリードＬＤ８は、半導体装置ＰＫＧを製造する際に、ダイパッドＤＰＣを後述のリードフレームＬＦのフレーム枠に支持するために用いられたものである。このため、リードＬＤ８は、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬのいずれのパッドにも電気的に接続されてはおらず、また、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬにも電気的に接続されていない。
【0060】
また、ダイパッドＤＰＨには、リードＬＤ６が一体的に連結され、ダイパッドＤＰＬには、封止部ＭＲの側面ＭＲｃ１側に配置されたリードＬＤ７が一体的に連結されている。また、ダイパッドＤＰＨ，ＤＰＬには、それぞれ吊りリードＴＬが一体的に連結されている。リードＬＤ６，ＬＤ７および吊りリードＴＬは、半導体装置ＰＫＧを製造する際に、ダイパッドＤＰＨ，ＤＰＬを後述のリードフレームＬＦのフレーム枠に支持するために用いられたものである。吊りリードＴＬは、封止部ＭＲの側面からは突出していない。
【0061】
＜半導体装置の製造工程について＞
次に、本実施の形態の半導体装置ＰＫＧの製造工程（組立工程）について説明する。図１０は、本実施の形態の半導体装置ＰＫＧの製造工程を示す工程フロー図である。図１１～図２７は、本実施の形態の半導体装置ＰＫＧの製造工程中の平面図または断面図である。このうち、図１１～図１３、図１５、図１６、図１９、図２０、図２３および図２４は平面図である。図１４および図２７は、上記図２～図４のＡ３－Ａ３線に相当する位置での断面図であり、図１７、図２１および図２５は、上記図２～図４のＡ１－Ａ１線に相当する位置での断面図であり、図１８、図２２および図２６は、上記図２～図４のＡ２－Ａ２線に相当する位置での断面図である。
次に、本実施の形態の半導体装置ＰＫＧの製造工程（組立工程）について説明する。図１０は、本実施の形態の半導体装置ＰＫＧの製造工程を示す工程フロー図である。図１１～図２７は、本実施の形態の半導体装置ＰＫＧの製造工程中の平面図または断面図である。このうち、図１１～図１３、図１５、図１６、図１９、図２０、図２３および図２４は平面図である。図１４および図２７は、上記図２～図４のＡ３－Ａ３線に相当する位置での断面図であり、図１７、図２１および図２５は、上記図２～図４のＡ１－Ａ１線に相当する位置での断面図であり、図１８、図２２および図２６は、上記図２～図４のＡ２－Ａ２線に相当する位置での断面図である。
【0062】
半導体装置ＰＫＧを製造するには、まず、リードフレームＬＦを準備（用意）し（図１０のステップＳ１）、また、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬを準備（用意）する（図１０のステップＳ２）。リードフレームＬＦと半導体チップＣＰＣ，ＣＰＨ，ＣＰＬとは、どちらを先に準備してもよく、また、同時に準備してもよい。
【0063】
図１１に示されるように、リードフレームＬＦは、フレーム枠（図示せず）と、ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬと、複数のリードＬＤと、リード連結部ＬＢ１，ＬＢ２，ＬＢ３，ＬＢ４と、吊りリードＴＬと、を一体的に有している。各リードＬＤは、一方の端部がフレーム枠に連結されている。各ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬは、一部のリードＬＤを介して、フレーム枠と連結されている。具体的には、ダイパッドＤＰＣは、リードＬＤ８によってフレーム枠に連結され、ダイパッドＤＰＨは、リードＬＤ１，ＬＤ６および吊りリードＴＬによってフレーム枠に連結され、ダイパッドＤＰＬは、リードＬＤ３，ＬＤ７および吊りリードＴＬによってフレーム枠に連結されている。リードフレームＬＦは、例えば、銅（Ｃｕ）を主成分とする金属材料からなり、具体的には、銅（Ｃｕ）または銅（Ｃｕ）合金からなる。図１１には、リードフレームＬＦのうち、そこから１つの半導体装置ＰＫＧが製造される領域が示されている。
【0064】
なお、後述のステップＳ１２のモールド工程を行って封止部ＭＲを形成するまでは、リードフレームＬＦは、ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬの主面ＤＰＣａ，ＤＰＨａ，ＤＰＬａが上方を向いた状態で、以下の製造工程（組立工程）が行われる。
【0065】
次に、図１２に示されるように、リードフレームＬＦのダイパッドＤＰＣの主面ＤＰＣａ上に、ダイボンディング材である接着材ＢＤＣを供給（塗布）する（図１０のステップＳ３）。なお、図１２の場合は、ダイパッドＤＰＣの主面ＤＰＣａにおいて１か所に接着材ＢＤＣを供給しているが、ダイパッドＤＰＣの主面ＤＰＣａにおいて複数か所に接着材ＢＤＣを供給することもできる。
【0066】
次に、図１３および図１４に示されるように、リードフレームＬＦのダイパッドＤＰＣの主面ＤＰＣａ上に、半導体チップＣＰＣを、接着材ＢＤＣを介して搭載（配置）する（図１０のステップＳ４）。ステップＳ４では、半導体チップＣＰＣの裏面がダイパッドＤＰＣの主面ＤＰＣａに対向するように、半導体チップＣＰＣを搭載する。これにより、ステップＳ４を行うと、半導体チップＣＰＣの裏面とリードフレームＬＦのダイパッドＤＰＣの主面ＤＰＣａとの間に、接着材ＢＤＣが介在した状態となる。
【0067】
接着材ＢＤＣは、導電性ペースト型の接着材であり、銀ペーストを好適に用いることができる。接着材ＢＤＣは、熱硬化型の接着材であるが、ステップＳ３，Ｓ４の段階では、接着材ＢＤＣはまだ硬化しておらず、ペースト状である。なお、接着材ＢＤＣについては、絶縁性ペースト型の接着材を用いることも可能である。
【0068】
次に、図１５に示されるように、リードフレームＬＦのダイパッドＤＰＨの主面ＤＰＨａ上にダイボンディング材である接着材ＢＤＨを供給（塗布）し、リードフレームＬＦのダイパッドＤＰＬの主面ＤＰＬａ上にダイボンディング材である接着材ＢＤＬを供給（塗布）する（図１０のステップＳ５）。ステップＳ５においては、接着材ＢＤＨと接着材ＢＤＬとは、どちらを先に供給してもよい。
【0069】
図１５の場合は、ダイパッドＤＰＨの主面ＤＰＨａにおいて１か所に接着材ＢＤＨを供給しているが、ダイパッドＤＰＨの主面ＤＰＨａにおいて複数か所に接着材ＢＤＨを供給することもできる。また、図１５の場合は、ダイパッドＤＰＬの主面ＤＰＬａにおいて１か所に接着材ＢＤＬを供給しているが、ダイパッドＤＰＬの主面ＤＰＬａにおいて複数か所に接着材ＢＤＬを供給することもできる。
【0070】
次に、図１６～図１８に示されるように、リードフレームＬＦのダイパッドＤＰＨの主面ＤＰＨａ上に、半導体チップＣＰＨを、接着材ＢＤＨを介して搭載（配置）し、リードフレームＬＦのダイパッドＤＰＬの主面ＤＰＬａ上に、半導体チップＣＰＬを、接着材ＢＤＬを介して搭載（配置）する（図１０のステップＳ６）。
【0071】
ステップＳ６では、半導体チップＣＰＨの裏面電極ＢＥＨがダイパッドＤＰＨの主面ＤＰＨａに対向するように、半導体チップＣＰＨを搭載し、半導体チップＣＰＬの裏面電極ＢＥＬがダイパッドＤＰＬの主面ＤＰＬａに対向するように、半導体チップＣＰＬを搭載する。これにより、ステップＳ６を行うと、半導体チップＣＰＨの裏面電極ＢＥＨとリードフレームＬＦのダイパッドＤＰＨの主面ＤＰＨａとの間には、接着材ＢＤＨが介在し、半導体チップＣＰＬの裏面電極ＢＥＬとリードフレームＬＦのダイパッドＤＰＬの主面ＤＰＬａとの間には、接着材ＢＤＬが介在した状態となる。ステップＳ６においては、半導体チップＣＰＨと半導体チップＣＰＬとは、どちらを先に搭載してもよい。
【0072】
接着材ＢＤＨ，ＢＤＬは、導電性ペースト型の接着材であり、銀ペーストを好適に用いることができる。接着材ＢＤＨ，ＢＤＬは、熱硬化型の接着材であるが、ステップＳ５，Ｓ６の段階では、接着材ＢＤＨ，ＢＤＬはまだ硬化しておらず、ペースト状である。
【0073】
また、接着材ＢＤＨと接着材ＢＤＬとは、異なる種類の接着材（異なる材料からなる接着材）であってもよいが、同種の接着材（同じ材料からなる接着材）であることがより好ましい。これにより、半導体チップＣＰＨ，ＣＰＬのダイボンディング工程を行いやすくなり、半導体装置の製造コストも抑制することができる。また、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬをダイパッドＤＰＨ，ＤＰＬにそれぞれ電気的に接続させる必要があるため、接着材ＢＤＨ，ＢＤＬは導電性の接着材であることが必要である。一方、半導体チップＣＰＣは裏面電極を有していないため、半導体チップＣＰＣの裏面をダイパッドＤＰＣに電気的に接続することは必須要件ではない。このため、半導体チップＣＰＣ用の接着材ＢＤＣは導電性であっても、あるいは、絶縁性であってもよい。このため、接着材ＢＤＣは、接着材ＢＤＨ，ＢＤＬとは異なる種類の接着材（異なる材料からなる接着材）であってもよい。但し、接着材ＢＤＣと接着材ＢＤＨと接着材ＢＤＬを、同種の接着材（同じ材料からなる接着材）とすれば、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬのダイボンディング用の接着材が１種類でよくなるため、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬのダイボンディング工程を行いやすくなり、半導体装置の製造コストも抑制することができる。
【0074】
このため、接着材ＢＤＣ，ＢＤＨ，ＢＤＬは、同種の導電性ペースト型接着材を用いることがより好ましく、銀ペーストを好適に用いることができる。
【0075】
次に、接着材ＢＤＣ，ＢＤＨ，ＢＤＬを硬化させるための熱処理を行う（図１０のステップＳ７）。ステップＳ７の熱処理を行う直前までは、接着材ＢＤＣ，ＢＤＨ，ＢＤＬはほとんど硬化しておらず、ペースト状の状態を維持しているが、ステップＳ７の熱処理を行うことにより、接着材ＢＤＣ，ＢＤＨ，ＢＤＬは硬化する。但し、ステップＳ７の熱処理を終了した段階では、接着材ＢＤＣ，ＢＤＨ，ＢＤＬは完全（十分）には硬化しておらず、半硬化状態となっている。ステップＳ７の熱処理を行うと、接着材ＢＤＣ，ＢＤＨ，ＢＤＬは半硬化状態となるため、半導体チップＣＰＣは半硬化状態の接着材ＢＤＣによってダイパッドＤＰＣに固定され、半導体チップＣＰＨは半硬化状態の接着材ＢＤＨによってダイパッドＤＰＨに固定され、半導体チップＣＰＬは半硬化状態の接着材ＢＤＬによってダイパッドＤＰＬに固定される。
【0076】
ステップＳ７の熱処理で硬化（半硬化）させた接着材ＢＤＣ，ＢＤＨ，ＢＤＬは、後で行うステップＳ１０の熱処理で更に硬化させることができるため、ステップＳ７の熱処理は、後で行うステップＳ１０の熱処理に比べて、熱処理時間を短くすることができ、また、熱処理温度を低くすることができる。
【0077】
次に、図１９に示されるように、半導体チップＣＰＨのソース用のパッドＰＤＨＳ上に接着材ＢＤ１を供給（塗布）し、半導体チップＣＰＬのソース用のパッドＰＤＨＬ上に接着材ＢＤ３を供給（塗布）し、リード連結部ＬＢ２上に接着材ＢＤ２を供給（塗布）し、リード連結部ＬＢ４上に接着材ＢＤ４を供給（塗布）する（図１０のステップＳ８）。ステップＳ８においては、接着材ＢＤ１と接着材ＢＤ２と接着材ＢＤ３と接着材ＢＤ４とは、任意の順序で供給することができる。
【0078】
図１９の場合は、半導体チップＣＰＨのソース用のパッドＰＤＨＳの表面において、１か所に接着材ＢＤ１を供給しているが、複数か所に接着材ＢＤ１を供給することもできる。また、図１９の場合は、半導体チップＣＰＬのソース用のパッドＰＤＨＳの表面において、１か所に接着材ＢＤ３を供給しているが、複数か所に接着材ＢＤ３を供給することもできる。また、図１９の場合は、リード連結部ＬＢ２の表面において、１か所に接着材ＢＤ２を供給しているが、複数か所に接着材ＢＤ２を供給することもできる。また、図１９の場合は、リード連結部ＬＢ４の表面において、１か所に接着材ＢＤ４を供給しているが、複数か所に接着材ＢＤ４を供給することもできる。
【0079】
次に、図２０～図２２に示されるように、金属板ＭＰ１，ＭＰ２を配置（搭載）する（図１０のステップＳ９）。ステップＳ９では、金属板ＭＰ１が接着材ＢＤ１を介して半導体チップＣＰＨのソース用のパッドＰＤＨＳに対向し、かつ、金属板ＭＰ１が接着材ＢＤ２を介してリード連結部ＬＢ２に対向するように、金属板ＭＰ１を配置する。また、ステップＳ９では、金属板ＭＰ２が接着材ＢＤ３を介して半導体チップＣＰＬのソース用のパッドＰＤＬＳに対向し、かつ、金属板ＭＰ２が接着材ＢＤ４を介してリード連結部ＬＢ４に対向するように、金属板ＭＰ２を配置する。金属板ＭＰ１は、半導体チップＣＰＨのソース用のパッドＰＤＨＳ上とリード連結部ＬＢ２上とにわたって配置され、金属板ＭＰ２は、半導体チップＣＰＬのソース用のパッドＰＤＬＳ上とリード連結部ＬＢ４上とにわたって配置される。これにより、ステップＳ９を行うと、金属板ＭＰ１と半導体チップＣＰＨのソース用のパッドＰＤＨＳとの間には接着材ＢＤ１が介在し、金属板ＭＰ１とリード連結部ＬＢ２との間には接着材ＢＤ２が介在し、金属板ＭＰ２と半導体チップＣＰＬのソース用のパッドＰＤＨＬとの間には接着材ＢＤ３が介在し、金属板ＭＰ２とリード連結部ＬＢ４との間には接着材ＢＤ４が介在した状態となる。ステップＳ９においては、金属板ＭＰ１と金属板ＭＰ２とは、どちらを先に配置してもよい。
【0080】
接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４は、導電性ペースト型の接着材であり、銀ペーストを好適に用いることができる。接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４は、熱硬化型の接着材であるが、ステップＳ８，Ｓ９の段階では、接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４はまだ硬化していない。
【0081】
また、接着材ＢＤ１と接着材ＢＤ２と接着材ＢＤ３と接着材ＢＤ４とは、異なる種類の接着材（異なる材料からなる接着材）であってもよいが、同種の接着材（同じ材料からなる接着材）であることがより好ましい。これにより、金属板ＭＰ１，ＭＰ２の搭載工程を行いやすくなり、半導体装置の製造コストも抑制することができる。
【0082】
次に、接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬを硬化させるための熱処理を行う（図１０のステップＳ１０）。
【0083】
ステップＳ１０の熱処理により、接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４は硬化し、十分に硬化した状態（硬化状態）の接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４となる。このため、ステップＳ１０の熱処理を行うと、金属板ＭＰ１は、硬化した接着材ＢＤ１によって半導体チップＣＰＨのソース用のパッドＰＤＨＳに固定（接合）され、かつ、硬化した接着材ＢＤ２によってリード連結部ＬＢ２に固定（接合）される。また、ステップＳ１０の熱処理を行うと、金属板ＭＰ２は、硬化した接着材ＢＤ３によって半導体チップＣＰＬのソース用のパッドＰＤＨＬに固定（接合）され、かつ、硬化した接着材ＢＤ４によってリード連結部ＬＢ４に固定（接合）される。金属板ＭＰ１は、導電性の接着材ＢＤ１を介して半導体チップＣＰＨのソース用のパッドＰＤＨＳに電気的に接続され、かつ、導電性の接着材ＢＤ２を介してリード連結部ＬＢ２に電気的に接続される。また、金属板ＭＰ２は、導電性の接着材ＢＤ３を介して半導体チップＣＰＬのソース用のパッドＰＤＬＳに電気的に接続され、かつ、導電性の接着材ＢＤ４を介してリード連結部ＬＢ４に電気的に接続される。これにより、半導体チップＣＰＨのソース用のパッドＰＤＨＳは、導電性の接着材ＢＤ１，ＢＤ２および金属板ＭＰ１を介して、リード連結部ＬＢ２およびそれに一体的に連結された複数のリード部ＬＤ２に電気的に接続される。また、半導体チップＣＰＬのソース用のパッドＰＤＬＳは、導電性の接着材ＢＤ３，ＢＤ４および金属板ＭＰ２を介して、リード連結部ＬＢ４およびそれに一体的に連結された複数のリード部ＬＤ４に電気的に接続される。
【0084】
接着材ＢＤＣ，ＢＤＨ，ＢＤＬは、ステップＳ７の熱処理によって半硬化状態となり、ステップＳ１０の熱処理を行う直前までは、接着材ＢＤＣ，ＢＤＨ，ＢＤＬは、半硬化状態を維持している。そして、ステップＳ１０の熱処理により、接着材ＢＤＣ，ＢＤＨ，ＢＤＬは、更に硬化し、十分に（完全に）硬化した状態（硬化状態）となる。このため、ステップＳ１０の熱処理を行うと、半導体チップＣＰＣは、硬化状態の接着材ＢＤＣによってダイパッドＤＰＣにしっかりと固定（接合）され、半導体チップＣＰＨは、硬化状態の接着材ＢＤＨによってダイパッドＤＰＨにしっかりと固定（接合）され、半導体チップＣＰＬは、硬化状態の接着材ＢＤＬによってダイパッドＤＰＬにしっかりと固定（接合）される。半導体チップＣＰＨの裏面電極ＢＥＨは、導電性の接着材ＢＤＨを介してダイパッドＤＰＨに電気的に接続され、半導体チップＣＰＬの裏面電極ＢＥＬは、導電性の接着材ＢＤＬを介してダイパッドＤＰＬに電気的に接続される。
【0085】
ステップＳ１０の熱処理は、ステップＳ７の熱処理に比べて、熱処理時間を長くし、また、熱処理温度を高くする。これにより、ステップＳ１０の熱処理で接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬを十分に硬化させることができるため、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬおよび金属板ＭＰ１，ＭＰ２がしっかりと固定された状態で後述のステップＳ１１のワイヤボンディング工程やステップＳ１２のモールド工程を行うことができる。このため、後述のステップＳ１１のワイヤボンディング工程やステップＳ１２のモールド工程を的確に行うことができる。
【0086】
次に、図２３に示されるように、ワイヤボンディング工程を行う（図１０のステップＳ１１）。ステップＳ１１のワイヤボンディング工程では、半導体チップＣＰＨの複数のパッドＰＤＨ（パッドＰＤＨＳ以外のパッドＰＤＨ）と半導体チップＣＰＣの複数のパッドＰＤＣとの間、半導体チップＣＰＬの複数のパッドＰＤＬ（パッドＰＤＬＳ以外のパッドＰＤＬ）と半導体チップＣＰＣの複数のパッドＰＤＣとの間、および、半導体チップＣＰＣの複数のパッドＰＤＣとリードフレームＬＦの複数のリードＬＤ５との間を、それぞれワイヤＢＷを介して電気的に接続する。
【0087】
異なる材料からなる複数種類のワイヤを、ワイヤＢＷとして用いることもできる。例えば、半導体チップＣＰＣの複数のパッドＰＤＣとリードフレームＬＦの複数のリードＬＤ５との間を、それぞれ、銅（Ｃｕ）からなるワイヤＢＷを介して電気的に接続する。そして、半導体チップＣＰＨの複数のパッドＰＤＨと半導体チップＣＰＣの複数のパッドＰＤＣとの間、および、半導体チップＣＰＬの複数のパッドＰＤＬと半導体チップＣＰＣの複数のパッドＰＤＣとの間を、それぞれ、金（Ａｕ）からなるワイヤＢＷを介して電気的に接続する。
【0088】
次に、モールド工程（樹脂成形工程）による樹脂封止を行って、図２４～図２７に示されるように、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬおよびそれに接続された複数のワイヤＢＷと金属板ＭＰ１，ＭＰ２とを封止部ＭＲによって封止する（図１０のステップＳ１２）。ステップＳ１２のモールド工程によって、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬ、ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬ、複数のワイヤＢＷ、金属板ＭＰ１，ＭＰ２、リード連結部ＬＢ１，ＬＢ２，ＬＢ３，ＬＢ４および複数のリードＬＤのインナリード部を封止する封止部ＭＲが形成される。ステップＳ１２のモールド工程においては、封止部ＭＲの主面ＭＲａからダイパッドＤＰＣ，ＤＰＨ，ＤＰＬの各裏面ＤＰＣｂ，ＤＰＨｂ，ＤＰＬｂが露出するように、封止部ＭＲを形成する。
【0089】
なお、ステップＳ１２のモールド工程までの各工程は、ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬの主面ＤＰＣａ，ＤＰＨａ，ＤＰＬａが上方を向いた状態で、行われる。このため、ステップＳ１２のモールド工程を行って封止部ＭＲを形成した段階では、封止部ＭＲの裏面ＭＲｂが上方を向いている。しかしながら、製造された半導体装置ＰＫＧを配線基板などに実装する際には、封止部ＭＲの裏面ＭＲｂが配線基板と対向するように、半導体装置ＰＫＧが配線基板に実装される。
【0090】
次に、封止部ＭＲから露出しているリードＬＤのアウタリード部に必要に応じてめっき層（図示せず）を形成する。その後、封止部ＭＲとともにリードフレームＬＦの上下（表裏）を反転させてから、封止部ＭＲの外部において、リードＬＤを所定の位置で切断して、リードフレームＬＦのフレーム枠から分離する（図１０のステップＳ１３）。
【0091】
次に、封止部ＭＲから突出するリードＬＤのアウタリード部を折り曲げ加工（リード加工、リード成形）する（図１０のステップＳ１４）。
【0092】
【0093】
【0094】
図２８の検討例が、本実施の形態（図１０）と相違しているのは、図２８の検討例の場合は、上記ステップＳ７の熱処理工程を有していないことである。すなわち、図２８の検討例の場合は、接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４だけでなく、上述した接着材ＢＤＣ，ＢＤＨ，ＢＤＬも、ステップＳ１０の熱処理を行う直前までは、ほとんど硬化しておらず、ペースト状を維持しており、ステップＳ１０の熱処理により、ペースト状の接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬが、十分に硬化して硬化状態となる。
【0095】
しかしながら、本発明者の検討によれば、図２８の検討例の場合は、次のような課題が発生することが分かった。
【0096】
すなわち、半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとが導電性の接着材ＢＤＨを介して電気的に接続されるが、図２８の検討例の場合は、半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとの間の電気抵抗および熱抵抗が大きくなる虞がある。また、半導体チップＣＰＬの裏面電極ＢＥＬとダイパッドＤＰＬとが導電性の接着材ＢＤＬを介して電気的に接続されるが、図２８の検討例の場合は、半導体チップＣＰＬの裏面電極ＢＥＬとダイパッドＤＰＬとの間の電気抵抗および熱抵抗が大きくなる虞がある。その理由について、以下に説明する。
【0097】
接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬは、いずれも導電性ペースト型の接着材である。導電性ペースト型の接着材は、樹脂材料（より特定的には熱硬化性樹脂材料）と複数の導電性フィラー（導電性粒子）とを含んでおり、樹脂材料（熱硬化性樹脂材料）中に複数の導電性フィラー（導電性粒子）が分散した構成を有している。このため、半田ペーストは、導電性ペースト型接着材ではない。
【0098】
図２９は、上記図１７の一部を拡大して示す部分拡大断面図であり、ステップＳ６でダイパッドＤＰＨ上に導電性ペースト型の接着材ＢＤＨを介して半導体チップＣＰＨを搭載した状態が示されている。図２９では、半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとの間に導電性ペースト型の接着材ＢＤＨが介在しており、接着材ＢＤＨは、樹脂材料（熱硬化性樹脂材料）ＲＳと樹脂材料ＲＳ中に分散された複数の導電性フィラー（導電性粒子）ＦＬとを有している。接着材中の複数の導電性フィラーを通じて、電気的接続が可能となる。例えば、半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとは、接着材ＢＤＨ中に含まれる複数の導電性フィラーＦＬを通じて電気的に接続される。
【0099】
樹脂材料ＲＳ中に複数の導電性フィラーＦＬが分散した構成は、接着材ＢＤＨだけでなく、接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＬでも共通している。導電性フィラーＦＬは、導電性粒子（好ましくは金属粒子）からなり、導電性ペースト型接着材が銀ペーストである場合は、導電性フィラーＦＬは、銀からなる銀フィラーである。導電性フィラーＦＬの形状は、球状またはフレーク状など、種々の形状を必要に応じて選択できる。但し、接着材ＢＤＣについては、導電性は必須ではないため、導電性フィラーＦＬを含有しない場合もあり得る。
【0100】
ステップＳ６でダイパッドＤＰＨ，ＤＰＬ上に接着材ＢＤＨ，ＢＤＬを介して半導体チップＣＰＨ，ＣＰＬを搭載した後に、ステップＳ１０の熱処理を開始するまでには、かなりの時間を要する。なぜなら、ステップＳ６で半導体チップＣＰＨ，ＣＰＬを搭載した後で、ステップＳ１０の熱処理工程の前には、ステップＳ８の接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４供給工程と、ステップＳ９の金属板ＭＰ１，ＭＰ２配置工程とが存在し、それらを行うためには、かなりの時間を要するからである。
【0101】
ステップＳ６を行うと半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとの間に接着材ＢＤＨが介在し、半導体チップＣＰＬの裏面電極ＢＥＬとダイパッドＤＰＬとの間に接着材ＢＤＬが介在した状態となる（図１７、図１８および図２９参照）。ステップＳ７の熱処理を行わない検討例（図２８）の場合は、ステップＳ１０の熱処理を行うまでは接着材ＢＤＨ，ＢＤＬはペースト状を維持しているため、ステップＳ６の後、ステップＳ１０の熱処理を行うまでの間に、半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとの間に介在するペースト状の接着材ＢＤＨ中で導電性フィラーＦＬが徐々に沈降する。また、半導体チップＣＰＬの裏面電極ＢＥＬとダイパッドＤＰＬとの間に介在するペースト状の接着材ＢＤＬ中で導電性フィラーＦＬが徐々に沈降する。このため、図２８の検討例の場合は、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬとダイパッドＤＰＨ，ＤＰＬとの間に介在する接着材ＢＤＨ，ＢＤＬ中で導電性フィラーＦＬがある程度沈降した状態で、ステップＳ１０の熱処理が行われて、接着材ＢＤＨ，ＢＤＬに含まれる熱硬化性樹脂が硬化することになる。その結果、図２８の検討例に従って製造された半導体装置では、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬとダイパッドＤＰＨ，ＤＰＬとの間に介在する接着材ＢＤＨ，ＢＤＬのそれぞれにおいて、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬに近い側では、ダイパッドＤＰＨ，ＤＰＬに近い側に比べて導電性フィラーの比率が低くなってしまう。これは、半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとの間の電気抵抗および熱抵抗を大きくし、また、半導体チップＣＰＬの裏面電極ＢＥＬとダイパッドＤＰＬとの間の電気抵抗および熱抵抗を大きくするように作用してしまう。これは、半導体装置ＰＫＧの性能の低下につながる。半導体装置ＰＫＧの性能向上のためには、半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとの間の電気抵抗および熱抵抗を小さくし、また、半導体チップＣＰＬの裏面電極ＢＥＬとダイパッドＤＰＬとの間の電気抵抗および熱抵抗を小さくすることが望まれる。
【0102】
＜主要な特徴と効果について＞
本実施の形態の主要な特徴のうちの一つは、本実施の形態の半導体装置の製造工程では、ステップＳ６で半導体チップＣＰＨ，ＣＰＬを、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬがダイパッドＤＰＨ，ＤＰＬに対向するように、ダイパッドＤＰＨ，ＤＰＬ上に接着材ＢＤＨ，ＢＤＬを介して搭載した後、ステップＳ８，Ｓ９を行う前に、ステップＳ７の熱処理を行うことである。接着材ＢＤＨ，ＢＤＬは、ステップＳ７の熱処理により硬化した後、ステップＳ１０の熱処理により更に硬化する。
本実施の形態の主要な特徴のうちの一つは、本実施の形態の半導体装置の製造工程では、ステップＳ６で半導体チップＣＰＨ，ＣＰＬを、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬがダイパッドＤＰＨ，ＤＰＬに対向するように、ダイパッドＤＰＨ，ＤＰＬ上に接着材ＢＤＨ，ＢＤＬを介して搭載した後、ステップＳ８，Ｓ９を行う前に、ステップＳ７の熱処理を行うことである。接着材ＢＤＨ，ＢＤＬは、ステップＳ７の熱処理により硬化した後、ステップＳ１０の熱処理により更に硬化する。
【0103】
ステップＳ７の熱処理は、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬとダイパッドＤＰＨ，ＤＰＬとの間に介在する接着材ＢＤＨ，ＢＤＬをある程度硬化させるために行われる。ステップＳ７の熱処理により、接着材ＢＤＨ，ＢＤＬはある程度硬化するため、ステップＳ７の熱処理を終了してから、ステップＳ１０の熱処理を行うまでの間に、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬとダイパッドＤＰＨ，ＤＰＬとの間に介在する接着材ＢＤＨ，ＢＤＬ中で導電性フィラーＦＬが沈降するのを防止することができる。このため、ステップＳ７の熱処理を行ってからステップＳ１０の熱処理を行うまでに、ステップＳ８，Ｓ９を行うことに起因して、かなりの時間を要したとしても、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬとダイパッドＤＰＨ，ＤＰＬとの間に介在する接着材ＢＤＨ，ＢＤＬ中で導電性フィラーＦＬが沈降するのを防止することができる。従って、接着材ＢＤＨ，ＢＤＬ中に導電性フィラーＦＬがほぼ均一に分散した状態で、ステップＳ１０の熱処理を行って、接着材ＢＤＨ，ＢＤＬに含まれる樹脂材料（熱硬化性樹脂）ＲＳを十分に硬化させることができる。
【0104】
このため、本実施の形態に従って製造された半導体装置ＰＫＧでは、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬとダイパッドＤＰＨ，ＤＰＬとの間に介在する接着材ＢＤＨ，ＢＤＬのそれぞれにおいて、導電性フィラーはほぼ均一に分散している。そして、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬに近い側と、ダイパッドＤＰＨ，ＤＰＬに近い側とで、導電性フィラーの比率はほぼ同じとすることができる。これにより、半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとの間の電気抵抗および熱抵抗を小さくし、また、半導体チップＣＰＬの裏面電極ＢＥＬとダイパッドＤＰＬとの間の電気抵抗および熱抵抗を小さくすることができる。従って、半導体装置ＰＫＧの性能を向上させることができる。例えば、半導体チップＣＰＨ内のパワーＭＯＳＦＥＴ１をオン状態としたときの導通抵抗（オン抵抗）を抑制することができる。また、半導体チップＣＰＬ内のパワーＭＯＳＦＥＴ２をオン状態としたときの導通抵抗（オン抵抗）を抑制することができる。また、半導体チップＣＰＨ，ＣＰＬで生じた熱を、接着材ＢＤＨ，ＢＤＬを介してダイパッドＤＰＨ，ＤＰＬに伝導させやすくなり、ダイパッドＤＰＨ，ＤＰＬから半導体装置ＰＫＧの外部に放熱させやすくなる。これにより、半導体装置ＰＫＧの放熱特性を向上させることができる。また、半導体装置ＰＫＧの特性が、半導体装置ＰＫＧ毎にばらつく（変動する）のを抑制または防止することができる。また、半導体装置ＰＫＧの特性が温度に対して変動するのを抑制または防止することができる。
【0105】
しかしながら、ステップＳ７の熱処理に時間を要してしまうと、半導体装置の製造時間が長くなり、スループットが低下してしまう。接着材ＢＤＨ，ＢＤＬは、ステップＳ７の熱処理である程度硬化させた後に、ステップＳ１０の熱処理によって更に硬化させて十分に硬化した状態とすることができるため、ステップＳ７の熱処理は、接着材ＢＤＨ，ＢＤＬ中で導電性フィラーが沈降するのを防止できる程度に接着材ＢＤＨ，ＢＤＬを硬化できればよい。
【0106】
そこで、本実施の形態では、ステップＳ７の熱処理は、ステップＳ１０の熱処理に比べて、熱処理時間を短くしている。より特定的には、ステップＳ７の熱処理時間は、好ましくは、ステップＳ１０の熱処理時間の半分以下としている。これにより、ステップＳ７の熱処理に要する時間を短くすることができるため、半導体装置の製造時間を抑制し、スループットの低下を抑制することができる。また、ステップＳ１０の熱処理時間よりステップＳ７での熱処理時間を短くしたことで、ステップＳ７の熱処理による接着材ＢＤＨ，ＢＤＬの硬化の程度が低くなっても、接着材ＢＤＨ，ＢＤＬ中で導電性フィラーが沈降するのを防止できればよく、ステップＳ１０の熱処理で接着材ＢＤＨ，ＢＤＬを更に硬化させることができるため、問題はない。ステップＳ１０の熱処理によって接着材ＢＤＨ，ＢＤＬが十分に硬化させることができ、接着材ＢＤＨ，ＢＤＬが十分に硬化した状態でステップＳ１１のワイヤボンディング工程やステップＳ１２のモールド工程を行うことができるため、ステップＳ１１のワイヤボンディング工程やステップＳ１２のモールド工程を的確に行うことができる。
【0107】
また、本実施の形態では、ステップＳ７の熱処理は、ステップＳ１０の熱処理に比べて、熱処理温度を低くしている。これにより、図３０に示されるようにリードフレームＬＦの表面に薬材層ＹＺを形成していた場合に、そのリードフレームＬＦの表面の薬材層ＹＺがステップＳ７の熱処理で消失（揮発）してしまうのを抑制または防止することができる。このため、リードフレームＬＦの表面の薬材層ＹＺが有する作用を、ステップＳ１０の熱処理を行うまで、得ることができる。
【0108】
図３０～図３２は、リードフレームＬＦの断面図である。このうち、図３０は、ステップＳ１で準備されたリードフレームＬＦの断面図であり、図３１は、ステップＳ７の熱処理を行った後で、ステップＳ１０の熱処理を行う前の段階のリードフレームＬＦの断面図であり、図３２は、ステップＳ１０の熱処理を行った直後の段階のリードフレームＬＦの断面図である。
【0109】
ステップＳ１で準備されたリードフレームＬＦの表面には、図３０に示されるように薬材層ＹＺが形成されている。ステップＳ７の熱処理温度は低いため、ステップＳ７の熱処理を行っても、図３１に示されるように、リードフレームＬＦの表面の薬材層ＹＺは、消失せずにほとんど残存している。一方、ステップＳ１０の熱処理温度は高いため、ステップＳ１０の熱処理を行うと、図３２からも分かるように、リードフレームＬＦの表面の薬材層ＹＺは消失（揮発）し、リードフレームＬＦの表面に薬材層ＹＺは残存していない。
【0110】
リードフレームＬＦの表面の薬材層ＹＺは、例えば、接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬの濡れ広がりを防止するブリードアウト防止材からなる。リードフレームＬＦ（ダイパッドＤＰＣ，ＤＰＨ，ＤＰＬおよびリード連結部ＬＢ２，ＬＢ４）の表面にブリードアウト防止材からなる薬材層ＹＺを形成しておけば、リードフレームＬＦのダイパッドＤＰＣ，ＤＰＨ，ＤＰＬおよびリード連結部ＬＢ２，ＬＢ４の表面に供給した接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬが染み出すのを防止する（接着材のブリードアウト現象を防止する）ことができる。すなわち、ステップＳ７の熱処理の温度が高すぎると、ステップＳ７の熱処理によってリード連結部ＬＢ２，ＬＢ４の表面の薬材層ＹＺが消失してしまい、ステップＳ８でリード連結部ＬＢ２，ＬＢ４上に供給した接着材ＢＤ２，ＢＤ４が染み出す（接着材のブリードアウト現象が生じる）虞がある。これは、染み出した接着材が封止樹脂（封止部ＭＲ）の密着性を阻害したり、あるいは、染み出した接着材がリードフレームＬＦの裏面にまで回り込んで半導体装置の外観不良の原因となるため、望ましくない。このため、リードフレームＬＦの表面にブリードアウト防止材からなる薬材層ＹＺを形成していた場合は、ステップＳ８およびステップＳ９を行う際に、リードフレームＬＦの表面に薬材層ＹＺが残存していることが望ましい。本実施の形態では、ステップＳ７の熱処理温度を低くしたことにより、リードフレームＬＦの表面の薬材層ＹＺがステップＳ７の熱処理で消失してしまうのを抑制または防止することができるため、リードフレームＬＦの表面に薬材層ＹＺが残存した状態で、ステップＳ８およびステップＳ９を行うことができる。これにより、例えば、ステップＳ９で配置してステップＳ１０で固定した金属板ＭＰ１，ＭＰ２の位置が、所定の設計位置からずれるのを、抑制または防止することができる。
【0111】
また、ステップＳ１０の熱処理温度は、ステップＳ７の熱処理温度よりも高いため、リードフレームＬＦの表面の薬材層ＹＺは、ステップＳ１０の熱処理によって消失（揮発）する可能性が高い。しかしながら、ステップＳ１０で接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬは十分に硬化されるため、ステップＳ１０の熱処理を終了した後は、リードフレームＬＦの表面の薬材層ＹＺ（例えばブリードアウト防止材）が残存していなくとも、特に問題は生じない。そして、ステップＳ１０の熱処理温度を、ステップＳ７の熱処理温度よりも高くすることにより、ステップＳ１０の熱処理で接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬを十分に硬化させることができるため、ステップＳ１１のワイヤボンディング工程やステップＳ１２のモールド工程を的確に行うことができる。
【0112】
ステップＳ７とステップＳ１０のそれぞれの熱処理時間と熱処理時間の一例を挙げると、ステップＳ７では、熱処理時間は例えば１時間～２．５時間程度とし、熱処理温度は例えば８０℃～１２０℃程度とすることができる一方、ステップＳ１０では、熱処理時間は例えば２時間～５時間程度とし、熱処理温度は例えば１６０℃～２５０℃程度とすることができる。
【0113】
（実施の形態２）
図３３は、本実施の形態２の半導体装置ＰＫＧの製造工程を示す工程フロー図であり、上記実施の形態１の上記図１０に対応するものである。本実施の形態２の半導体装置ＰＫＧの構造については、上記実施の形態１の半導体装置ＰＫＧと同様であるので、ここではその繰り返しの説明は省略する。
図３３は、本実施の形態２の半導体装置ＰＫＧの製造工程を示す工程フロー図であり、上記実施の形態１の上記図１０に対応するものである。本実施の形態２の半導体装置ＰＫＧの構造については、上記実施の形態１の半導体装置ＰＫＧと同様であるので、ここではその繰り返しの説明は省略する。
【0114】
【0115】
本実施の形態２でも、上記実施の形態１と同様に、ステップＳ１でリードフレームＬＦを準備し、ステップＳ２で半導体チップＣＰＣ，ＣＰＨ，ＣＰＬを準備する。
【0116】
次に、本実施の形態２では、ステップＳ１，Ｓ２の後、ステップＳ３，Ｓ４を行う前に、ステップＳ５（接着材ＢＤＨ，ＢＤＬ供給工程）およびステップＳ６（半導体チップＣＰＨ，ＣＰＬ搭載工程）を順に行う。ステップＳ５およびステップＳ６については、本実施の形態２も上記実施の形態１と同様であるので、ここではその繰り返しの説明は省略する。
【0117】
本実施の形態では、ステップＳ６の後、接着材ＢＤＨ，ＢＤＬを硬化させるための熱処理を行う（図３３のステップＳ７ａ）。ステップＳ７ａの熱処理は、上記実施の形態１のステップＳ７の熱処理と基本的には同じであるが、以下の点が上記実施の形態１のステップＳ７の熱処理と相違している。
【0118】
すなわち、上記実施の形態１では、半導体チップＣＰＨ，ＣＰＬだけでなく半導体チップＣＰＣも搭載された状態でステップＳ７の熱処理を行うため、ステップＳ７の熱処理により、接着材ＢＤＨ，ＢＤＬだけでなく接着材ＢＤＣも硬化する。それに対して、本実施の形態２では、半導体チップＣＰＨ，ＣＰＬは搭載されているが半導体チップＣＰＣは搭載されていない状態でステップＳ７ａの熱処理を行うため、ステップＳ７ａの熱処理により、接着材ＢＤＨ，ＢＤＬは硬化するが、接着材ＢＤＣはダイパッドＤＰＣ上に存在せず、従って接着材ＢＤＣの硬化は発生しない。それ以外については、ステップＳ７ａの熱処理は、上記実施の形態１のステップＳ７の熱処理と同様である。
【0119】
このため、ステップＳ７ａの熱処理を行う直前までは、接着材ＢＤＨ，ＢＤＬはほとんど硬化しておらず、ペースト状の状態を維持しているが、ステップＳ７ａの熱処理を行うことにより、接着材ＢＤＨ，ＢＤＬは硬化する。但し、ステップＳ７ａの熱処理を終了した段階では、接着材ＢＤＨ，ＢＤＬは完全（十分）には硬化しておらず、半硬化状態となっている。ステップＳ７ａの熱処理を行うと、接着材ＢＤＨ，ＢＤＬは半硬化状態となるため、半導体チップＣＰＨは半硬化状態の接着材ＢＤＨによってダイパッドＤＰＨに固定され、半導体チップＣＰＬは半硬化状態の接着材ＢＤＬによってダイパッドＤＰＬに固定される。
【0120】
ステップＳ７ａの熱処理で硬化（半硬化）させた接着材ＢＤＨ，ＢＤＬは、後で行うステップＳ１０ａの熱処理で更に硬化させることができるため、ステップＳ７ａの熱処理は、後で行うステップＳ１０ａの熱処理に比べて、熱処理時間を短くすることができ、また、熱処理温度を低くすることができる。
【0121】
本実施の形態２では、ステップＳ７ａの熱処理工程の後、ステップＳ３（接着材ＢＤＣ供給工程）およびステップＳ４（半導体チップＣＰＣ搭載工程）を順に行う。ステップＳ３およびステップＳ４については、本実施の形態２も上記実施の形態１と同様であるので、ここではその繰り返しの説明は省略する。
【0122】
本実施の形態２では、ステップＳ４（半導体チップＣＰＣ搭載工程）の後、ステップＳ８（接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４供給工程）およびステップＳ９（金属板ＭＰ１，ＭＰ２配置工程）を順に行う。ステップＳ４とステップＳ８との間に、上記ステップＳ７の熱処理工程を行う必要はない。ステップＳ８およびステップＳ９については、本実施の形態２も上記実施の形態１と同様であるので、ここではその繰り返しの説明は省略する。
【0123】
本実施の形態２では、ステップＳ９（金属板ＭＰ１，ＭＰ２配置工程）の後、接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬを硬化させるための熱処理を行う（図３３のステップＳ１０ａ）。ステップＳ１０ａの熱処理は、上記実施の形態１のステップＳ１０の熱処理と基本的には同じであるが、以下の点が上記実施の形態１のステップＳ１０の熱処理と相違している。
【0124】
すなわち、上記実施の形態１では、ステップＳ７の熱処理により接着材ＢＤＨ，ＢＤＬだけでなく接着材ＢＤＣも半硬化状態となり、その状態でステップＳ１０の熱処理が行われる。このため、上記実施の形態１では、半硬化状態の接着材ＢＤＣがステップＳ１０の熱処理により更に硬化して、十分に硬化した状態（硬化状態）の接着材ＢＤＣとなる。それに対して、本実施の形態２では、接着材ＢＤＣに対してはステップＳ７ａの熱処理は施されず、ステップＳ１０ａの熱処理によりペースト状の接着材ＢＤＣが硬化し、十分に硬化した状態（硬化状態）の接着材ＢＤＣとなる。それ以外については、ステップＳ１０ａの熱処理は、上記実施の形態１のステップＳ１０の熱処理と同様である。
【0125】
ステップＳ１０ａの熱処理は、ステップＳ７ａの熱処理に比べて、熱処理時間を長くし、熱処理温度を高くする。これにより、ステップＳ１０ａの熱処理で接着材ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬを十分に硬化させることができるため、半導体チップＣＰＣ，ＣＰＨ，ＣＰＬおよび金属板ＭＰ１，ＭＰ２がしっかりと固定された状態でステップＳ１１のワイヤボンディング工程やステップＳ１２のモールド工程を行うことができる。このため、ステップＳ１１のワイヤボンディング工程やステップＳ１２のモールド工程を的確に行うことができる。
【0126】
本実施の形態２では、ステップＳ１０ａの熱処理工程の後、ステップＳ１１（ワイヤボンディング工程）、ステップＳ１２（モールド工程）、ステップＳ１３（切断工程）およびステップＳ１４（リード加工工程）を順に行う。ステップＳ１１、ステップＳ１２、ステップＳ１３およびステップＳ１４については、本実施の形態２も上記実施の形態１と同様であるので、ここではその繰り返しの説明は省略する。
【0127】
本実施の形態２では、ステップＳ５，Ｓ６を行って半導体チップＣＰＨ，ＣＰＬをダイパッドＤＰＨ，ＤＰＬ上に接着材ＢＤＨ，ＢＤＬを介して搭載した後に、ステップＳ３，Ｓ４を行って半導体チップＣＰＣをダイパッドＤＰＣ上に接着材ＢＤＣを介して搭載している。
【0128】
このため、本実施の形態２とは異なり、ステップＳ７ａの熱処理を行わなかった場合には、ステップＳ３，Ｓ４に時間を要することに起因して、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬとダイパッドＤＰＨ，ＤＰＬとの間に介在するペースト状の接着材ＢＤＨ，ＢＤＬ中で導電性フィラーが沈降することが懸念される。
【0129】
それに対して、本実施の形態２では、ステップＳ５，Ｓ６を行って半導体チップＣＰＨ，ＣＰＬをダイパッドＤＰＨ，ＤＰＬ上に接着材ＢＤＨ，ＢＤＬを介して搭載した後、ステップＳ３，Ｓ４（接着材ＢＤＣ供給工程および半導体チップＣＰＣ搭載工程）を行う前に、ステップＳ７ａの熱処理工程を行って、接着材ＢＤＨ，ＢＤＬを硬化（半硬化）させている。このため、たとえステップＳ７ａの熱処理の後でステップＳ３，Ｓ４に時間を要したとしても、それに起因して半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬとダイパッドＤＰＨ，ＤＰＬとの間に介在する接着材ＢＤＨ，ＢＤＬ中で導電性フィラーが沈降するのを防止することができる。従って、接着材ＢＤＨ，ＢＤＬ中に導電性フィラーがほぼ均一に分散した状態で、ステップＳ１０ａの熱処理を行って、接着材ＢＤＨ，ＢＤＬに含まれる熱硬化性樹脂を十分に硬化させることができる。
【0130】
このため、本実施の形態２に従って製造された半導体装置ＰＫＧでは、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬとダイパッドＤＰＨ，ＤＰＬとの間に介在する接着材ＢＤＨ，ＢＤＬのそれぞれにおいて、導電性フィラーはほぼ均一に分散している。そして、半導体チップＣＰＨ，ＣＰＬの裏面電極ＢＥＨ，ＢＥＬに近い側と、ダイパッドＤＰＨ，ＤＰＬに近い側とで、導電性フィラーの比率はほぼ同じすることができる。これにより、半導体チップＣＰＨの裏面電極ＢＥＨとダイパッドＤＰＨとの間の電気抵抗および熱抵抗を小さくし、また、半導体チップＣＰＬの裏面電極ＢＥＬとダイパッドＤＰＬとの間の電気抵抗および熱抵抗を小さくすることができる。従って、半導体装置ＰＫＧの性能を向上させることができる。
【0131】
また、上記実施の形態１におけるステップＳ７の熱処理とステップＳ１０の熱処理との関係と同様に、本実施の形態２においても、ステップＳ７ａの熱処理は、ステップＳ１０ａの熱処理に比べて、熱処理時間を短くしている。より特定的には、ステップＳ７ａの熱処理時間は、好ましくは、ステップＳ１０ａの熱処理時間の半分以下としている。これにより、ステップＳ７ａの熱処理に要する時間を短くすることができるため、半導体装置の製造時間を抑制し、スループットの低下を抑制することができる。
【0132】
また、上記実施の形態１におけるステップＳ７の熱処理とステップＳ１０の熱処理との関係と同様に、本実施の形態２においても、ステップＳ７ａの熱処理は、ステップＳ１０ａの熱処理に比べて、熱処理温度を低くしている。これにより、上記図３０に示されるようにリードフレームＬＦの表面に薬材層ＹＺを形成していた場合に、そのリードフレームＬＦの表面の薬材層ＹＺがステップＳ７ａの熱処理で消失してしまうのを抑制または防止することができる。このため、上記実施の形態１と同様に、本実施の形態２においても、リードフレームＬＦの表面の薬材層ＹＺが有する作用を、ステップＳ１０ａの熱処理を行うまで、得ることができる。
【0133】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0134】
例えば、上記実施の形態１，２は、半導体装置ＰＫＧが半導体チップＣＰＣ，ＣＰＨ，ＣＰＬを含む場合について説明した。上記実施の形態１，２の技術思想は、半導体装置ＰＫＧが半導体チップＣＰＨ，ＣＰＬの一方と半導体チップＣＰＣとを含むが半導体チップＣＰＨ，ＣＰＬの他方は含まない場合や、半導体装置ＰＫＧが半導体チップＣＰＨ，ＣＰＬの一方を含むが半導体チップＣＰＨ，ＣＰＬの他方と半導体チップＣＰＣは含まない場合にも適用することができる。
【0135】
例えば、半導体装置ＰＫＧが半導体チップＣＰＨを含むが半導体チップＣＰＬを含まない場合は、リードフレームＬＦはダイパッドＤＰＬ、リードＬＤ３，ＬＤ４およびリード連結部ＬＢ３，ＬＢ４を有さない。この場合、ステップＳ５では、ダイパッドＤＰＬ上に接着材ＢＤＬを供給することはなく、ステップＳ６では、ダイパッドＤＰＬ上に接着材ＢＤＬを介して半導体チップＣＰＬを搭載することはない。この場合、ステップＳ７の熱処理では、接着材ＢＤＣ，ＢＤＨが硬化（半硬化）され、ステップＳ７ａの熱処理では、接着材ＢＤＨが硬化（半硬化）される。
【符号の説明】
【0136】
１，２ パワーＭＯＳＦＥＴ
ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬ 接着材
ＢＥＨ，ＢＥＬ 裏面電極
ＢＷ ワイヤ
ＣＬ コイル
ＣＬＣ，ＣＴ 制御回路
ＣＰＣ，ＣＰＨ，ＣＰＬ 半導体チップ
ＤＰＣ，ＤＰＨ，ＤＰＬ ダイパッド
ＤＰＣａ，ＤＰＨａ，ＤＰＬａ 主面
ＤＰＣｂ，ＤＰＨｂ，ＤＰＬｂ 裏面
ＦＬ 導電性フィラー
ＩＮＶ インバータ回路
ＬＢ１，ＬＢ２，ＬＢ３，ＬＢ４ リード連結部
ＬＤ，ＬＤ１，ＬＤ２，ＬＤ３，ＬＤ４，ＬＤ５，ＬＤ６，ＬＤ７，ＬＤ８ リード
ＬＦ リードフレーム
ＭＯＴ モータ
ＭＲ 封止部
ＭＲａ 主面
ＭＲｂ 裏面
ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４ 側面
ＰＤＣ，ＰＤＨ，ＰＤＨＳ，ＰＤＨＧ，ＰＤＬ，ＰＤＬＳ，ＰＤＬＧ パッド
ＰＫＧ 半導体装置
ＲＳ 樹脂材料
ＴＥ１，ＴＥ２，ＴＥ３，ＴＥ４，ＴＥ５ 端子
ＴＬ 吊りリード
ＢＤ１，ＢＤ２，ＢＤ３，ＢＤ４，ＢＤＣ，ＢＤＨ，ＢＤＬ 接着材
ＢＥＨ，ＢＥＬ 裏面電極
ＢＷ ワイヤ
ＣＬ コイル
ＣＬＣ，ＣＴ 制御回路
ＣＰＣ，ＣＰＨ，ＣＰＬ 半導体チップ
ＤＰＣ，ＤＰＨ，ＤＰＬ ダイパッド
ＤＰＣａ，ＤＰＨａ，ＤＰＬａ 主面
ＤＰＣｂ，ＤＰＨｂ，ＤＰＬｂ 裏面
ＦＬ 導電性フィラー
ＩＮＶ インバータ回路
ＬＢ１，ＬＢ２，ＬＢ３，ＬＢ４ リード連結部
ＬＤ，ＬＤ１，ＬＤ２，ＬＤ３，ＬＤ４，ＬＤ５，ＬＤ６，ＬＤ７，ＬＤ８ リード
ＬＦ リードフレーム
ＭＯＴ モータ
ＭＲ 封止部
ＭＲａ 主面
ＭＲｂ 裏面
ＭＲｃ１，ＭＲｃ２，ＭＲｃ３，ＭＲｃ４ 側面
ＰＤＣ，ＰＤＨ，ＰＤＨＳ，ＰＤＨＧ，ＰＤＬ，ＰＤＬＳ，ＰＤＬＧ パッド
ＰＫＧ 半導体装置
ＲＳ 樹脂材料
ＴＥ１，ＴＥ２，ＴＥ３，ＴＥ４，ＴＥ５ 端子
ＴＬ 吊りリード
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】