特開 2023-172272 半導体装置および電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023172272

(43)【公開日】2023-12-06

(54)【発明の名称】半導体装置および電力変換装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20231129BHJP

   H01L 29/739 20060101ALI20231129BHJP

   H01L 29/861 20060101ALI20231129BHJP

【ＦＩ】

H01L29/78 652Q

H01L29/78 653A

H01L29/78 655A

H01L29/78 655B

H01L29/78 655D

H01L29/78 655G

H01L29/78 652M

H01L29/91 C

H01L29/78 657D

H01L29/91 L

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2022083954

(22)【出願日】2022-05-23

(71)【出願人】

【識別番号】000233273

【氏名又は名称】株式会社 日立パワーデバイス

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】白石 正樹

(57)【要約】

【課題】
ＲＣ－ＩＧＢＴにおいて、ＩＧＢＴがオンする際のスナップバック現象と、ダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入とを、簡易な構造で抑制できる半導体装置を提供する。
【解決手段】
同一チップ内にＩＧＢＴ領域２１とダイオード領域２２とを有する半導体装置において、ＩＧＢＴ領域２１とダイオード領域２２との境界部近傍のＩＧＢＴのゲート抵抗Ｒが、ＩＧＢＴ領域２１の中央部近傍のＩＧＢＴのゲート抵抗よりも大きいことを特徴とする。
【選択図】図１

【特許請求の範囲】

【請求項1】

同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、
前記ＩＧＢＴ領域と前記ダイオード領域との境界部近傍のＩＧＢＴのゲート抵抗が、前記ＩＧＢＴ領域の中央部近傍のＩＧＢＴのゲート抵抗よりも大きいことを特徴とする半導体装置。

【請求項2】

請求項１において、
前記境界部近傍のＩＧＢＴがオンするタイミングは、前記中央部近傍のＩＧＢＴがオンするタイミングよりも遅いことを特徴とする半導体装置。

【請求項3】

請求項１において、
前記境界部近傍のＩＧＢＴがオフするタイミングは、前記中央部近傍のＩＧＢＴがオフするタイミングよりも遅いことを特徴とする半導体装置。

【請求項4】

請求項１において、
前記境界部近傍のＩＧＢＴのゲート引出し配線は、前記中央部近傍のＩＧＢＴのゲート引出し配線よりも細いことを特徴とする半導体装置。

【請求項5】

請求項４において、
前記ゲート引出し配線は、前記境界部近傍から前記中央部近傍に向かうにつれて、だんだんと太くなっていることを特徴とする半導体装置。

【請求項6】

請求項１において、
前記ＩＧＢＴは、第１導電型のドリフト層と、トレンチと、前記トレンチ内に設けられたゲート電極と、前記ドリフト層よりも表面側に前記トレンチに隣接して設けられた第２導電型のボディ層と、前記ボディ層の表面側に設けられた第１導電型のエミッタ層と、前記ドリフト層よりも裏面側に設けられた第２導電型のコレクタ層とを有し、
前記ダイオード領域のダイオードは、前記ドリフト層と、前記ドリフト層よりも表面側に設けられた第２導電型のアノード層として機能する前記ボディ層と、前記ドリフト層よりも裏面側に設けられた第１導電型のカソード層とを有することを特徴とする半導体装置。

【請求項7】

請求項１から６の何れかに記載の半導体装置をスイッチング素子として有することを特徴とする電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および電力変換装置に関する。

【背景技術】

【0002】

同一チップ内にＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを内蔵するＲＣ－ＩＧＢＴ（ＲＣ：Reverse-Conducting、逆導通ＩＧＢＴ）は、ＩＧＢＴとダイオードのターミネーション領域を共通化できるため、チップサイズ低減ができるメリットがある。また、ＩＧＢＴとダイオードが動作するタイミングがそれぞれ異なるため、ＩＧＢＴ領域とダイオード領域とのうち一方で発生した損失による熱が他方に分散され、チップ全体で放熱できるため、熱抵抗が低減できるメリットもある。

【0003】

一方、ＲＣ－ＩＧＢＴは、ＩＧＢＴがオンする際に、特にダイオードとの境界部近傍のＩＧＢＴの表面側から注入された電子が、ＩＧＢＴの裏面側のコレクタ層であるｐ層から抜けず、ダイオードのカソード層であるｎ＋層に抜けてしまい、裏面側のｐｎ接合のビルトイン電圧以上の電圧を印加しないと、裏面側のｐ層からのホール注入が起こらないという、ＩＧＢＴがオンする際のスナップバック現象が起きるという課題がある。

【0004】

また、ＲＣ－ＩＧＢＴは、ＩＧＢＴがオフし、表面電極の電位が裏面電極の電位よりも高くなってダイオードが導通する際に、特にダイオードとの境界部近傍のＩＧＢＴの表面側のボディ層であるｐ層からもダイオード領域へのホール注入が起こり、ダイオード領域とＩＧＢＴ領域との境界部近傍においてドリフト層内のホールの濃度が高くなり、その後、表面電極の電位が裏面電極の電位よりも低くなってダイオードがリカバリ動作する際に、ドリフト層内のホールが表面電極に向かって流れることでリカバリ電流が流れるが、ダイオード領域とＩＧＢＴ領域との境界部近傍ではホールの濃度が高くなっているので、境界部近傍では高い密度でリカバリ電流が流れ、半導体基板に高い負荷が加わるという、ダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入という課題がある。

【0005】

ここで、特許文献１では、半導体基板が、コレクタ領域と重複するＩＧＢＴ領域と、カソード領域と重複するダイオード領域と、ＩＧＢＴ領域からダイオード領域に跨って分布しているドリフト領域と、ＩＧＢＴ領域内に配置されているボディ領域、ボディコンタクト領域、及び、エミッタ領域と、ダイオード領域内に配置されているアノード領域及びアノードコンタクト領域を有し、ボディ領域が、第１ボディ領域と、第１ボディ領域及びアノード領域よりもｐ型不純物濃度が低い第２ボディ領域を有し、第２ボディ領域が、アノード領域に
隣接し、第１ボディ領域が、アノード領域と反対側で第２ボディ領域に隣接している半導体装置が記載されている（要約、図２）。

【0006】

特許文献１の半導体装置によれば、アノード領域に隣接する第２ボディ領域のｐ型不純物濃度が低いので、ダイオードがオンするときに、第２ボディ領域からカソード領域に向かって流れるホールが少なく、ダイオード領域とＩＧＢＴ領域の境界近傍のドリフト領域では、ホールの濃度がそれほど高くならず、リカバリ動作時に、ダイオード領域とＩＧＢＴ領域の境界近傍に高いリカバリ電流が流れることが抑制され、半導体基板に加わる負荷を軽減することができることが記載されている（段落０００７）。

【0007】

このように、特許文献１ではダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入の課題を解決する構造が記載されている。また、ＩＧＢＴがオンする際のスナップバック現象が起きるという課題についても、特許文献１では言及がないものの、特許文献１の構造によれば解決できるものと考えられる。

【先行技術文献】

【特許文献】

【0008】

【特許文献1】特開２０１９－１０６４３０号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

しかしながら、特許文献１では、境界部近傍のＩＧＢＴのボディ領域（アノード領域に隣接するＩＧＢＴの第２ボディ領域）のｐ型不純物濃度を中央部近傍のＩＧＢＴのボディ領域（ＩＧＢＴの第１ボディ領域）よりも低くするために、新たにホト工程やインプラ工程が必要であり、製造コストが高くなるという課題がある。

【0010】

そこで、発明が解決しようとする課題は、ＲＣ－ＩＧＢＴにおいて、ＩＧＢＴがオンする際のスナップバック現象と、ダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入とを、簡易な構造で抑制できる半導体装置および電力変換装置を提供することである。

【課題を解決するための手段】

【0011】

この課題を解決するために、本発明の半導体装置は、例えば、同一チップ内にＩＧＢＴ領域とダイオード領域とを有する半導体装置において、前記ＩＧＢＴ領域と前記ダイオード領域との境界部近傍のＩＧＢＴのゲート抵抗が、前記ＩＧＢＴ領域の中央部近傍のＩＧＢＴのゲート抵抗よりも大きいことを特徴とする。

【0012】

また、本発明の電力変換装置は、例えば、前記半導体装置をスイッチング素子として有することを特徴とする。

【発明の効果】

【0013】

本発明によれば、境界部近傍のＩＧＢＴのゲート抵抗を中央部近傍よりも大きくするという簡易な構造により、ＩＧＢＴがオンする際に、境界部近傍のＩＧＢＴよりも先に、境界部近傍から離れた中央部近傍のＩＧＢＴがオンするため、中央部近傍のＩＧＢＴからの電子が裏面側のｐｎ接合部の表面付近を流れてダイオードのカソード層に至るまでの経路が長くなるので、その長さ分を電子が流れる間に電圧ドロップが発生して順バイアスになり、ビルトイン電圧を超えると裏面側のコレクタ層からのホール注入が始まるので、ＩＧＢＴがオンする際のスナップバック現象を抑制できる。

【0014】

また、境界部近傍のＩＧＢＴのゲート抵抗を中央部近傍よりも大きくするという簡易な構造により、ＩＧＢＴがオフする際に、境界部近傍のＩＧＢＴよりも先に、境界部近傍から離れた中央部近傍のＩＧＢＴがオフすることとなり、先にオフする中央部近傍のＩＧＢＴは距離が離れているのでそこからのホール注入の量は少なく、遅れてオフする境界部近傍のＩＧＢＴはホール注入の発生する時間が短くなるのでそこからのホール注入の量を減らすことができるため、同時にオフする場合に比べてダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入を抑制できる。

【図面の簡単な説明】

【0015】

【図1】実施例１の半導体装置の概略構成を説明する断面図。

【図2】実施例１の半導体装置のゲート配線の形状を説明する平面図。

【図3】実施例２の半導体装置のゲート配線の形状を説明する平面図。

【図4】ＲＣ－ＩＧＢＴにおけるスナップバック現象を説明する電流電圧特性。

【発明を実施するための形態】

【0016】

以下、図面を用いて本発明の実施例を説明する。各図、各実施例において、同一または類似の構成要素については同じ符号を付け、重複する説明は省略する。

【実施例0017】

図１は、実施例１の半導体装置の概略構成を説明する断面図である。

【0018】

実施例１の半導体装置１００は、ＲＣ－ＩＧＢＴであり、同一チップ内（同一の半導体基板上）にＩＧＢＴ領域２１とダイオード領域２２とを有する。

【0019】

ＩＧＢＴ領域２１には、ＩＧＢＴが形成されており、ＩＧＢＴは、例えば、第１導電型（図１ではｎ型）のドリフト層１と、トレンチ３と、トレンチ３内に設けられたゲート電極５と、ドリフト層１よりも表面側にトレンチ３に隣接して設けられた第２導電型（図１ではｐ型）のボディ層２と、ボディ層２の表面側に設けられた第１導電型のエミッタ層７と、ドリフト層１よりも裏面側に設けられた第２導電型のコレクタ層１１とを有する。

【0020】

なお、図１では第１導電型をｎ型、第２導電型をｐ型とした例を用いて説明しているが、これに限られず、第１導電型をｐ型、第２導電型をｎ型としてもよい。その場合は、電子とホールが逆になる。

【0021】

ダイオード領域２２には、ダイオードが形成されており、ダイオードは、例えば、ドリフト層１と、ドリフト層１よりも表面側に設けられた第２導電型のアノード層として機能するボディ層２と、ドリフト層１よりも裏面側に設けられた第１導電型のカソード層１２とを有する。

【0022】

また、半導体装置１００は、ＩＧＢＴ領域２１とダイオード領域２２とに共通して、コレクタ層１１またはカソード層１２とドリフト層１との間に形成された第１導電型のバッファ層１０と、表面電極１３と、エミッタ層７またはボディ層２と表面電極１３との間に設けられた層間絶縁膜９と、裏面電極１４とを有している。

【0023】

表面電極１３は、ＩＧＢＴ領域２１とダイオード領域２２とにおいて、コンタクトホールおよび第２導電型のボディコンタクト層８を介してボディ層２と接続されている。したがって、表面電極１３は、エミッタ電位Ｅおよびアノード電位Ａである。

【0024】

ゲート電極５は、トレンチ３内に形成された絶縁膜４を介してボディ層２およびエミッタ層７と隣接している。ゲート電極５には、図示しないゲート駆動回路などからゲート電位Ｇが供給される。

【0025】

ダイオード領域２２にもトレンチ３を有しており、ダイオード領域２２のトレンチ３内には絶縁膜４とダミー電極６とが設けられている。ダミー電極６には、例えばエミッタ電位Ｅが供給されているが、これに限られず、例えばゲート電位などの他の電位としてもよい。

【0026】

各層の不純物濃度は、例えば、ドリフト層１の不純物濃度は低濃度のｎ－であり、エミッタ層７の不純物濃度は高濃度のｎ＋であり、カソード層１２の不純物濃度は高濃度のｐ＋である。

【0027】

ここで、実施例１の半導体装置１００は、ＩＧＢＴ領域２１とダイオード領域２２との境界部近傍のＩＧＢＴのゲート抵抗Ｒが、ＩＧＢＴ領域２１の中央部近傍のＩＧＢＴのゲート抵抗よりも大きいことが特徴である。

【0028】

このような簡易な構造により、境界部近傍のＩＧＢＴがオンするタイミングは、中央部近傍のＩＧＢＴがオンするタイミングよりも遅くなるので、後述するようにＩＧＢＴがオンする際のスナップバック現象を抑制できるとともに、境界部近傍のＩＧＢＴがオフするタイミングは、中央部近傍のＩＧＢＴがオフするタイミングよりも遅くなるので、後述するようにダイオード導通時のＩＧＢＴ領域からダイオード領域へのホール注入を抑制できる。

【0029】

図４は、ＲＣ－ＩＧＢＴにおけるスナップバック現象を説明する電流電圧特性である。図４において、横軸は電圧Ｖ、縦軸は電流Ｉである。図４では、スナップバックなしの特性３１を点線で、スナップバックありの特性３２を実線で図示している。

【0030】

ＩＧＢＴは、通常はスナップバックなしの特性３１のように、裏面側のｐｎ接合部（図１ではｐ型のコレクタ層１１とｎ型のバッファ層１０）がビルトイン電圧以上になるとホール注入が始まってＩＧＢＴ動作が始まり、電圧Ｖに対して電流Ｉが曲線状に立ち上がる。

【0031】

しかしながら、ＲＣ－ＩＧＢＴでは、ＩＧＢＴがオンする際に、最初は裏面側のｐｎ接合部がビルトイン電圧より低いので、ＩＧＢＴ領域２１とダイオード領域２２との境界部近傍において、ＩＧＢＴの表面側のボディ層２から注入された電子１５が、ＩＧＢＴの裏面側のコレクタ層１１であるｐ層から抜けず、ダイオードのカソード層１２であるｎ＋層に抜けてしまい、スナップバックありの特性３２に示すように、最初は電圧Ｖに対して電流Ｉが直線状に増加するというＭＯＳ動作をする。その理由は、ＩＧＢＴの裏面のｐ層をｎ＋層にした構造はＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の構造と同じになるからである。その後、裏面側のｐｎ接合部にかかる電圧が上昇してビルトイン電圧を超えるとＩＧＢＴ動作が始まる。そのとき、スナップバックなしの特性３１と同じ特性に戻るので、スナップバックありの特性３２に示すように、電圧Ｖが一旦小さくなる。このような現象をスナップバック現象と呼んでいる。スナップバック現象が発生すると、通常のＩＧＢＴ動作での波形に比べて、ＭＯＳ動作中は電圧が高くなり、その分だけ損失が大きくなるという問題がある。

【0032】

これに対して、実施例１の半導体装置１００では、境界部近傍のＩＧＢＴのゲート抵抗Ｒを中央部近傍よりも大きくするという簡易な構造により、ＩＧＢＴがオンする際に、境界部近傍のＩＧＢＴよりも先に、境界部近傍から離れた中央部近傍のＩＧＢＴがオンするため、図１に示すように、中央部近傍のＩＧＢＴからの電子１５が裏面側のｐｎ接合部の表面付近を流れてダイオードのカソード層１２に至るまでの経路が長くなるので、その長さ分を電子１５が流れる間に電圧ドロップが発生して順バイアスになり、ビルトイン電圧を超えると裏面側のコレクタ層１１からのホール注入が始まるので、ＩＧＢＴがオンする際のスナップバック現象を抑制できる。

【0033】

また、実施例１の半導体装置１００では、境界部近傍のＩＧＢＴのゲート抵抗Ｒを中央部近傍よりも大きくするという簡易な構造により、ＩＧＢＴがオフする際に、境界部近傍のＩＧＢＴよりも先に、境界部近傍から離れた中央部近傍のＩＧＢＴがオフすることとなり、先にオフする中央部近傍のＩＧＢＴは距離が離れているのでそこからのホール注入の量は少なく、遅れてオフする境界部近傍のＩＧＢＴはホール注入の発生する時間が短くなるのでそこからのホール注入の量を減らすことができるため、同時にオフする場合に比べてダイオード導通時のＩＧＢＴ領域２１からダイオード領域２２へのホール注入を抑制できる。

【0034】

次に、実施例１における、境界部近傍のＩＧＢＴのゲート抵抗Ｒを中央部近傍よりも大きくするための実現方法について説明する。

【0035】

図２は、実施例１の半導体装置のゲート配線の形状を説明する平面図である。

【0036】

図２に示すように、実施例１の半導体装置１００のゲート配線は、ゲートフィンガーとも呼ばれるゲート共通配線１６と、ゲート共通配線１６とそれぞれのゲート電極５とを接続するゲート引出し配線１７とを有し、ゲート配線を介してゲート電極５にゲート電位Ｇを供給している。また、ダイオード領域２２のそれぞれのダミー電極６は、ダミー配線１８によって接続され、エミッタ電位Ｅが供給されている。

【0037】

そして、境界部近傍のＩＧＢＴのゲート引出し配線１７は、中央部近傍のＩＧＢＴのゲート引出し配線１７よりも細くなっている。これにより、境界部近傍のＩＧＢＴのゲート抵抗Ｒを中央部近傍よりも大きくできる。

【0038】

ここで、ゲート引出し配線１７は、境界部近傍から中央部近傍に向かうにつれて、だんだんと太くなっていることが望ましい。図２では、ゲート引出し配線１７の幅が、境界部近傍から中央部近傍に向かうにつれて、Ｗｃ＜Ｗｂ＜Ｗａと太くなっていく例を示した。これにより、より効果的に実施例１の効果を得ることができる。

【0039】

また、ゲート配線の形状の変更だけで実現できるので、製造する際もゲート配線をパターニングするためのマスク形状の変更だけでよく、新たにホト工程やインプラ工程が必要にならないため、製造コストの増加もない。

【実施例0040】

図３は、実施例２の半導体装置のゲート配線の形状を説明する平面図である。

【0041】

実施例２は実施例１の変形例であり、実施例１と異なる点は、ゲート引出し配線１７が、中央部近傍では隣り合うゲート電極５のためのゲート引出し配線１７同士でつながって一体になっている点である。この場合のそれぞれのゲート電極５に対応するゲート引出し配線１７の幅は、隣接するゲート電極５との間の中間地点までが仮想的なゲート引出し配線１７の区切りと考えられるので、図３に示したＷａのようになると考えればよい。これによって、中央部近傍のＩＧＢＴのゲート抵抗を実施例１に比べて小さくできる。これ以外は実施例１と同じであるため、重複する説明は省略する。