(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023172419
(43)【公開日】2023-12-06
(54)【発明の名称】固体撮像装置およびドライバ回路
(51)【国際特許分類】
H04N 25/76 20230101AFI20231129BHJP
【ＦＩ】
H04N5/374
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2022084200
(22)【出願日】2022-05-24
(71)【出願人】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】100112955
【弁理士】
【氏名又は名称】丸島 敏一
(72)【発明者】
【氏名】太田 洋平
【テーマコード（参考）】
5C024
【Ｆターム（参考）】
5C024AX19
5C024GY31
5C024HX48
5C024HX50
(57)【要約】
【課題】ドライバ回路の駆動の均一性を向上させる。
【解決手段】固体撮像装置は、画素アレイ部と、電流生成部と、電流駆動部とを備える。画素アレイ部は、ロウ方向およびカラム方向にマトリックス状に画素が配置されている。電流生成部は、電流を生成する。電流駆動部は、電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいて画素の駆動信号を生成する。電流生成部に供給される第１電源電圧と異なる第２電源電圧が供給され、制御信号に基づいて画素の駆動信号を生成する電圧駆動部をさらに備えてもよい。
【選択図】 図２
【解決手段】固体撮像装置は、画素アレイ部と、電流生成部と、電流駆動部とを備える。画素アレイ部は、ロウ方向およびカラム方向にマトリックス状に画素が配置されている。電流生成部は、電流を生成する。電流駆動部は、電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいて画素の駆動信号を生成する。電流生成部に供給される第１電源電圧と異なる第２電源電圧が供給され、制御信号に基づいて画素の駆動信号を生成する電圧駆動部をさらに備えてもよい。
【選択図】 図２
【特許請求の範囲】
【請求項1】
ロウ方向およびカラム方向にマトリックス状に画素が配置された画素アレイ部と、
電流を生成する電流生成部と、
前記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいて前記画素の駆動信号を生成する電流駆動部と
を具備する固体撮像装置。
電流を生成する電流生成部と、
前記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいて前記画素の駆動信号を生成する電流駆動部と
を具備する固体撮像装置。
【請求項2】
前記電流生成部は、前記制御信号に基づいて前記電流を制御する
請求項１記載の固体撮像装置。
請求項１記載の固体撮像装置。
【請求項3】
前記制御信号は、前記画素の駆動時に選択される電流駆動部を指定する指定情報を含む
請求項２記載の固体撮像装置。
請求項２記載の固体撮像装置。
【請求項4】
前記指定情報は、前記電流駆動部ごとに割り当てられたアドレスである
請求項３記載の固体撮像装置。
請求項３記載の固体撮像装置。
【請求項5】
前記制御信号は、同時に駆動される前記電流駆動部の個数分の前記アドレスと、同時に駆動される前記電流駆動部の個数に応じてトグルされる信号とを含む
請求項４記載の固体撮像装置。
請求項４記載の固体撮像装置。
【請求項6】
前記電流生成部は、前記制御信号から抽出された同時に駆動される前記電流駆動部の個数に基づいて前記電流を制御する
請求項５記載の固体撮像装置。
請求項５記載の固体撮像装置。
【請求項7】
前記電流生成部は、同時に駆動される前記電流駆動部の個数に応じてトグルされる信号のカウンタ出力に基づいて、前記電流を制御する
請求項６記載の固体撮像装置。
請求項６記載の固体撮像装置。
【請求項8】
前記カウンタ出力に応じた個数分の前記アドレスでそれぞれ特定される前記電流駆動部は、前記カウンタ出力にて制御された電流に基づいて同時に電流駆動される
請求項７記載の固体撮像装置
請求項７記載の固体撮像装置
【請求項9】
前記電流生成部に供給される第１電源電圧と異なる第２電源電圧が供給され、前記制御信号に基づいて前記画素の駆動信号を生成する電圧駆動部と、
前記電流駆動部と前記電圧駆動部とに接続された出力端子と
をさらに具備する請求項１記載の固体撮像装置。
前記電流駆動部と前記電圧駆動部とに接続された出力端子と
をさらに具備する請求項１記載の固体撮像装置。
【請求項10】
前記電流駆動部は、前記出力端子に一端が接続される第１スイッチング素子を備え、
前記電圧駆動部は、前記出力端子に一端が接続される第２スイッチング素子を備え、
前記第１スイッチング素子は、前記電流生成部の電流端子に他端が接続され、
前記第２スイッチング素子は、前記第２電源電圧が他端に供給される
請求項９記載の固体撮像装置。
前記電圧駆動部は、前記出力端子に一端が接続される第２スイッチング素子を備え、
前記第１スイッチング素子は、前記電流生成部の電流端子に他端が接続され、
前記第２スイッチング素子は、前記第２電源電圧が他端に供給される
請求項９記載の固体撮像装置。
【請求項11】
前記電流駆動部は複数設けられ、
前記電流生成部は、前記複数の電流駆動部で共有される
請求項１記載のドライバ回路。
前記電流生成部は、前記複数の電流駆動部で共有される
請求項１記載のドライバ回路。
【請求項12】
前記電流駆動部は、前記電流生成部に並列に接続される
請求項８記載のドライバ回路。
請求項８記載のドライバ回路。
【請求項13】
前記電圧駆動部は前記電流駆動部にそれぞれ対応して設けられ、前記第２電源電圧は前記電圧駆動部に並列に供給される
請求項９記載の固体撮像装置。
請求項９記載の固体撮像装置。
【請求項14】
前記電流駆動部はトランジスタを備え、
前記電流生成部のカレントミラー動作に基づいて生成されたミラー電流が前記トランジスタのソースに流れ、
前記制御信号は前記トランジスタのゲートに入力される
請求項１記載の固体撮像装置。
前記電流生成部のカレントミラー動作に基づいて生成されたミラー電流が前記トランジスタのソースに流れ、
前記制御信号は前記トランジスタのゲートに入力される
請求項１記載の固体撮像装置。
【請求項15】
前記電流生成部のカレントミラー動作に基づいて生成されるミラー電流の制御に基づいて、前記電流駆動部のスルーレートを制御するスルーレート制御部をさらに具備する請求項１４記載の固体撮像装置。
【請求項16】
電流を生成する電流生成部と、
前記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいてトランジスタの駆動信号を生成する電流駆動部と
を具備するドライバ回路。
前記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいてトランジスタの駆動信号を生成する電流駆動部と
を具備するドライバ回路。
【発明の詳細な説明】
【技術分野】
【0001】
本技術は、ドライバ回路および固体撮像装置に関する。詳しくは、本技術は、電流駆動されるドライバ回路および固体撮像装置に関する。
【背景技術】
【0002】
固体撮像装置では、撮像動作を実現するために、画素を駆動するドライバ回路が設けられている。このドライバ回路では、互いに同一の駆動力を有する複数のドライバが設けられる。このようなドライバ回路として、バイアス回路から長い配線を介して複数のローカルブロックにバイアス電圧を分配する構成がある（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－１２９１７０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、上述の従来技術では、ドライバ回路を電流ドライバとして動作させる電流を生成するトランジスタは、電源電圧に基づいて電圧駆動される。このため、電源電圧を供給する配線の増大に応じてＩＲドロップが増大し、そのトランジスタのゲートソース間電圧が低下してスルーレートが低下するおそれがあった。
【0005】
本技術はこのような状況に鑑みて生み出されたものであり、ドライバ回路の駆動の均一性を向上させることを目的とする。
【課題を解決するための手段】
【0006】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、ロウ方向およびカラム方向にマトリックス状に画素が配置された画素アレイ部と、電流を生成する電流生成部と、上記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいて上記画素の駆動信号を生成する電流駆動部とを具備する固体撮像装置である。これにより、電流駆動に基づいて画素の駆動信号が生成されるという作用をもたらす。
【0007】
また、第１の側面において、上記電流生成部は、上記制御信号に基づいて上記電流を制御してもよい。これにより、電流駆動部のスルーレートを一定に維持しつつ、同時に駆動される電流駆動部の個数の増減に対応できるという作用をもたらす。
【0008】
また、第１の側面において、上記制御信号は、上記画素の駆動時に選択される電流駆動部を指定する指定情報を含んでもよい。これにより、画素を駆動する電流駆動部が選択されるという作用をもたらす。
【0009】
また、第１の側面において、上記指定情報は、上記電流駆動部ごとに割り当てられたアドレスでもよい。これにより、画素の駆動時に駆動信号を生成する電流駆動部が指定されるという作用をもたらす。
【0010】
また、第１の側面において、上記制御信号は、同時に駆動される上記電流駆動部の個数分の上記アドレスと、同時に駆動される上記電流駆動部の個数に応じてトグルされる信号とを含んでもよい。これにより、同時に駆動される電流駆動部が特定されるという作用をもたらす。
【0011】
また、第１の側面において、上記電流生成部は、上記制御信号から抽出された同時に駆動される上記電流駆動部の個数に基づいて上記電流を制御してもよい。これにより、固体撮像装置内で生成される内部情報に基づいて、電流駆動部の駆動に用いられる電流が制御されるという作用をもたらす。
【0012】
また、第１の側面において、上記電流生成部は、同時に駆動される上記電流駆動部の個数に応じてトグルされる信号のカウンタ出力に基づいて、上記電流を制御してもよい。これにより、同時に駆動される電流駆動部の個数に応じて電流が制御されるという作用をもたらす。
【0013】
また、第１の側面において、上記カウンタ出力に応じた個数分の上記アドレスでそれぞれ特定される上記電流駆動部は、上記カウンタ出力にて制御された電流に基づいて同時に電流駆動されてもよい。これにより、制御信号で指定された複数の電流駆動部が同時に電流駆動されるという作用をもたらす。
【0014】
また、第１の側面において、上記電流生成部に供給される第１電源電圧と異なる第２電源電圧が供給され、上記制御信号に基づいて上記画素の駆動信号を生成する電圧駆動部と、上記電流駆動部と上記電圧駆動部とに接続された出力端子とをさらに具備してもよい。これにより、トランジスタの駆動時に低圧電源から高圧電源に切り替えて駆動信号が生成されるという作用をもたらす。
【0015】
また、第１の側面において、上記電流駆動部は、上記出力端子に一端が接続される第１スイッチング素子を備え、上記電圧駆動部は、上記出力端子に一端が接続される第２スイッチング素子を備え、上記第１スイッチング素子は、上記電流生成部の電流端子に他端が接続され、上記第２スイッチング素子は、上記第２電源電圧が他端に供給されてもよい。これにより、低圧電源を用いた電流駆動に基づくプリチャージ後に高圧電源を用いた電圧駆動に基づくセトリングに切り替えられるという作用をもたらす。
【0016】
また、第１の側面において、上記電流駆動部は複数設けられ、上記電流生成部は、上記複数の電流駆動部で共有されてもよい。これにより、１つの電流生成部で生成された電流に基づいて、複数の電流駆動部が電流駆動されるという作用をもたらす。
【0017】
また、第１の側面において、上記電流駆動部は、上記電流生成部に並列に接続されてもよい。これにより、１つの電流生成部で生成された電流が複数の電流駆動部に分流されるという作用をもたらす。
【0018】
また、第１の側面において、上記電圧駆動部は上記電流駆動部にそれぞれ対応して設けられ、上記第２電源電圧は上記電圧駆動部に並列に供給されてもよい。これにより、複数の電圧駆動部に第２電源電圧が供給されるという作用をもたらす。
【0019】
また、第１の側面において、上記電流駆動部はトランジスタを備え、上記電流生成部のカレントミラー動作に基づいて生成されたミラー電流が上記トランジスタのソースに入力され、上記制御信号は上記トランジスタのゲートに入力されてもよい。これにより、電流生成部で生成されたミラー電流に基づいて、トランジスタが電流駆動されるという作用をもたらす。
【0020】
また、第１の側面において、上記電流生成部のカレントミラー動作に基づいて生成されるミラー電流の制御に基づいて、上記電流駆動部のスルーレートを制御するスルーレート制御部をさらに具備してもよい。これにより、電流生成部で生成されたミラー電流に基づいて、駆動信号のスルーレートが制御されるという作用をもたらす。
【0021】
また、第２の側面は、電流を生成する電流生成部と、上記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいてトランジスタの駆動信号を生成する電流駆動部とを具備するドライバ回路である。これにより、電流駆動に基づいてトランジスタの駆動信号が生成されるという作用をもたらす。
【図面の簡単な説明】
【0022】
【図1】第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。
【図2】第１の実施の形態に係るドライバ回路の構成例を示す回路図である。
【図3】第１の実施の形態に係るドライバ回路の切替制御部および電源の構成例を示すブロック図である。
【図4】第１の実施の形態に係るドライバ回路の切替制御部の構成例を示す回路図である。
【図5】第１の実施の形態に係るドライバ回路の制御信号の生成に用いられるロジック回路の構成例を示す回路図である。
【図6】第１の実施の形態に係るドライバ回路の動作を示すタイミングチャートである。
【図7】第１の実施の形態に係るドライバ回路のスルーレートの一例を示す図である。
【図8】第１の実施の形態に係るドライバ回路の電流駆動に用いられる配線のレイアウトの一例を示す図である。
【図9】第２の実施の形態に係るドライバ回路の構成例を示すブロック図である。
【図10】第２の実施の形態に係るドライバ回路の構成例を示す回路図である。
【図11】第３の実施の形態に係るドライバ回路の第１の例を示す回路図である。
【図12】第３の実施の形態に係るドライバ回路の第２の例を示す回路図である。
【図13】第３の実施の形態に係るドライバ回路の第３の例を示す回路図である。
【図14】第４の実施の形態に係るドライバ回路の構成例を示す回路図である。
【図15】車両制御システムの概略的な構成例を示すブロック図である。
【図16】撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【0023】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（電流源で生成された電流に基づいて複数のドライバが駆動される例）
２．第２の実施の形態（同時に駆動されるドライバの個数に応じて電流源で生成される電流を制御する例）
３．第３の実施の形態（電流源の電流制御に基づいてドライバから出力される駆動信号のスルーレートを変化させる例）
４．第４の実施の形態（電流源をドライバ間に分散して配置した例）
５．移動体への応用例
１．第１の実施の形態（電流源で生成された電流に基づいて複数のドライバが駆動される例）
２．第２の実施の形態（同時に駆動されるドライバの個数に応じて電流源で生成される電流を制御する例）
３．第３の実施の形態（電流源の電流制御に基づいてドライバから出力される駆動信号のスルーレートを変化させる例）
４．第４の実施の形態（電流源をドライバ間に分散して配置した例）
５．移動体への応用例
【0024】
＜１．第１の実施の形態＞
図１は、第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。
図１は、第１の実施の形態に係る固体撮像装置の構成例を示すブロック図である。
【0025】
同図において、固体撮像装置１００は、画素アレイ部１０１、垂直駆動回路１０２、水平駆動回路１０３、制御回路１０４、カラム信号処理回路１０５および出力回路１０６を備える。
【0026】
画素アレイ部１０１は、複数の画素１１１を備える。画素１１１は、ロウ方向およびカラム方向にマトリックス状に配置されている。各画素１１１は、光電変換を行うフォトダイオードおよび画素トランジスタを含む。画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタおよび増幅トランジスタを含んでもよい。
【0027】
また、画素アレイ部１０１は、画素駆動線１２１および垂直信号線１２２を備える。画素駆動線１２１は、各画素１１１を駆動する駆動信号をロウ方向に伝送する。垂直信号線１２２は、各画素１１１から読み出された画素信号をカラム方向に伝送する。各画素１１１を駆動する駆動信号は、転送トランジスタを駆動する転送信号、リセットトランジスタを駆動するリセット信号、選択トランジスタを駆動するロウ選択信号を含んでもよい。
【0028】
垂直駆動回路１０２は、垂直信号線１２２を介してロウごとに画素１１１を駆動する。垂直駆動回路１０２は、画素アレイ部１０１の各画素１１１をロウ単位で順次カラム方向に選択走査する。これにより、各画素１１１の受光量に応じて生成された信号電荷に基づく画素信号が、垂直信号線１２２を介してカラム信号処理回路１０５に供給される。
【0029】
垂直駆動回路１０２は、電流源１１２およびドライバ１１３を備える。ドライバ１１３は、画素駆動線１２１ごとに設けることができる。電流源１１２は、複数のドライバ１１３で共有することができる。このとき、ドライバ１１３は、電流源１１２に対して並列に接続することができる。ドライバ１１３は、選択された画素駆動線１２１に画素１１１を駆動する駆動信号を供給する。ドライバ１１３は、電流源１１２で生成された電流が分流された分流電流で駆動され、制御信号に基づいて画素１１１の駆動信号を生成することができる。なお、電流源１１２は、特許請求の範囲に記載の電流生成部の一例である。ドライバ１１３は、特許請求の範囲に記載の電流駆動部の一例である。
【0030】
水平駆動回路１０３は、カラムごとにカラム信号処理回路１０５を駆動する。水平駆動回路１０３は、シフトレジスタを備えてもよい。水平駆動回路１０３は、水平走査パルスを順次出力することによって、各カラム信号処理回路１０５を順次選択し、各カラム信号処理回路１０５から水平信号線１２３を介して出力回路１０６に画素信号を出力させる。
【0031】
制御回路１０４は、固体撮像装置１００全体を制御する。制御回路１０４は、入力クロックと、動作モードなどを指令するデータとを受け取り、固体撮像装置１００の内部情報などのデータを出力する。例えば、制御回路１０４は、垂直同期信号、水平同期信号およびマスタクロックに基づいて、垂直駆動回路１０２、水平駆動回路１０３およびカラム信号処理回路１０５などの動作の基準となるクロックや制御信号を生成する。制御信号は、画素１１１の駆動時に選択されるドライバ１１３を指定する指定情報を含んでもよい。このとき、各ドライバ１１３には、各ドライバ１１３に固有のアドレスを割り当ててもよい。このとき、制御回路１０４は、ドライバ１１３を指定する指定情報として、各ドライバ１１３に固有のアドレスを用いてもよい。また、制御回路１０４は、複数のドライバ１１３を同時に指定してもよい。例えば、制御回路１０４は、固体撮像装置１００に数万個のドライバ１１３が設けられている場合、数百個のドライバ１１３を同時に指定してもよい。そして、制御回路１０４は、これらの信号を垂直駆動回路１０２、水平駆動回路１０３およびカラム信号処理回路１０５などに入力する。
【0032】
カラム信号処理回路１０５は、例えば、画素アレイ部１０１のカラムごとに配置される。カラム信号処理回路１０５は、１行分の画素１１１から出力される信号に対し、カラムごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路１０５は、各画素１１１に固有の固定パターンノイズを除去するＣＤＳ（Correlated Double Sampling）、信号増幅およびＡＤ（Analog to Digital）変換等の信号処理を行う。カラム信号処理回路１０５の出力段には、図示しない水平選択スイッチが水平信号線１２３との間に接続される。
【0033】
出力回路１０６は、各カラム信号処理回路１０５から水平信号線１２３を通して順次供給される信号の信号処理を行って出力する。例えば、出力回路１０６は、カラム信号処理回路１０５からの信号のバッファリング、黒レベル調整、列ばらつき補正および各種デジタル信号処理などを行ってもよい。
【0034】
図２は、第１の実施の形態に係るドライバ回路の構成例を示す回路図である。
【0035】
同図において、ドライバ回路は、電流源２００およびドライバ２０１乃至２０３を備える。電流源２００およびドライバ２０１乃至２０３は、図１の電流源１１２およびドライバ１１３として用いてもよい。なお、同図では、３個のドライバ２０１乃至２０３が設けられている例を示したが、２個以上あればよい。
【0036】
電流源２００は、複数のドライバ２０１乃至２０３で共有される。このとき、ドライバ２０１乃至２０３は、電流源２００に対して並列に接続される。電流源２００は、カレントミラー動作に基づいてミラー電流を生成し、そのミラー電流を電流ＩＰ０およびＩＮ０として出力する。電流源２００は、ＰＭＯＳトランジスタ２１０および２２０と、ＮＭＯＳトランジスタ２３０および２４０と、電流源２５０および２６０とを備える。
【0037】
各ＰＭＯＳトランジスタ２１０および２２０のソースには、電源電圧ＶＤＤが印加され、各ＰＭＯＳトランジスタ２１０および２２０のゲートは、ＰＭＯＳトランジスタ２１０のドレインに接続されている。ＰＭＯＳトランジスタ２２０のドレインは、電流端子ＴＰ０に接続されている。
【0038】
各ＮＭＯＳトランジスタ２３０および２４０のソースには、接地電圧ＶＳＳが印加され、各ＮＭＯＳトランジスタ２３０および２４０のゲートは、ＮＭＯＳトランジスタ２３０のドレインに接続されている。ＮＭＯＳトランジスタ２４０のドレインは、電流端子ＴＮ０に接続されている。
【0039】
電流源２５０は、ＰＭＯＳトランジスタ２１０のドレインからレファレンス電流を引き出し、電流源２６０は、ＮＭＯＳトランジスタ２３０のドレインにレファレンス電流を引き入れる。ＰＭＯＳトランジスタ２１０のドレインから引き出されるレファレンス電流と、ＮＭＯＳトランジスタ２３０のドレインに引き入れられるレファレンス電流とは、互いに等しくすることができる。
【0040】
各ドライバ２０１乃至２０３は、電流源２００で生成された電流ＩＰ０およびＩＮ０がそれぞれ分流された分流電流ＩＰ１乃至ＩＰ３およびＩＮ１乃至ＩＮ３で駆動され、トランジスタの駆動信号ＯＵＴ１乃至ＯＵＴ３を生成する。このとき、ドライバ２０１は、切替信号ＳＡ１、ＳＢ１、ＳＣ１およびＳＤ１に基づいて駆動制御される。ドライバ２０２は、切替信号ＳＡ２、ＳＢ２、ＳＣ２およびＳＤ２に基づいて駆動制御される。ドライバ２０３は、切替信号ＳＡ３、ＳＢ３、ＳＣ３およびＳＤ３に基づいて駆動制御される。
【0041】
ドライバ２０１は、ＰＭＯＳトランジスタ２１１および２２１と、ＮＭＯＳトランジスタ２３１および２４１と、耐圧保護回路２７１とを備える。耐圧保護回路２７１は、ドライバ２０１のトランジスタの耐圧を超える過電圧からそれらを保護する。耐圧保護回路２７１は、ＰＭＯＳトランジスタ２５１と、ＮＭＯＳトランジスタ２６１とを備える。
【0042】
ＰＭＯＳトランジスタ２１１のソースは、電流端子ＴＰ０に接続され、ＰＭＯＳトランジスタ２２１のソースには、昇圧電圧ＶＰＩが印加され、各ＰＭＯＳトランジスタ２１１および２２１のドレインは、出力端子ＴＰ１に接続されている。昇圧電圧ＶＰＩは、電源電圧ＶＤＤが昇圧された電圧である。
【0043】
ＮＭＯＳトランジスタ２３１のソースは、電流端子ＴＮ０に接続され、ＮＭＯＳトランジスタ２４１のソースには、降圧電圧ＶＲＬが印加され、各ＮＭＯＳトランジスタ２３１および２４１のドレインは、出力端子ＴＮ１に接続されている。降圧電圧ＶＲＬは、接地電圧ＶＳＳが降圧された電圧である。
【0044】
ＰＭＯＳトランジスタ２５１およびＮＭＯＳトランジスタ２６１は互いに直列に接続され、この直列回路は、出力端子ＴＰ１と出力端子ＴＮ１との間に接続される。出力端子ＴＰ１からは、ＰＭＯＳトランジスタ２５１を介して駆動信号ＯＵＴ１が出力され、出力端子ＴＮ１からは、ＮＭＯＳトランジスタ２６１を介して駆動信号ＯＵＴ１が出力される。
【0045】
ＰＭＯＳトランジスタ２１１のゲートには、切替信号ＳＡ１が印加され、ＰＭＯＳトランジスタ２２１のゲートには、切替信号ＳＢ１が印加され、ＮＭＯＳトランジスタ２３１のゲートには、切替信号ＳＣ１が印加され、ＮＭＯＳトランジスタ２４１のゲートには、切替信号ＳＤ１が印加される。ＰＭＯＳトランジスタ２５１のゲートには、接地電圧ＶＳＳが印加され、ＮＭＯＳトランジスタ２６１のゲートには、保護バイアスＶＢＭが印加される。保護バイアスＶＢＭは、各ドライバ２０１乃至２０３のトランジスタの耐圧に整合するように設定することができる。
【0046】
ドライバ２０２は、ＰＭＯＳトランジスタ２１２および２２２と、ＮＭＯＳトランジスタ２３２および２４２と、耐圧保護回路２７２とを備える。耐圧保護回路２７２は、ドライバ２０２のトランジスタの耐圧を超える過電圧からそれらを保護する。耐圧保護回路２７２は、ＰＭＯＳトランジスタ２５２と、ＮＭＯＳトランジスタ２６２とを備える。
【0047】
ＰＭＯＳトランジスタ２１２のソースは、電流端子ＴＰ０に接続され、ＰＭＯＳトランジスタ２２２のソースには、昇圧電圧ＶＰＩが印加され、各ＰＭＯＳトランジスタ２１２および２２２のドレインは、出力端子ＴＰ２に接続されている。
【0048】
ＮＭＯＳトランジスタ２３２のソースは、電流端子ＴＮ０に接続され、ＮＭＯＳトランジスタ２４２のソースには、降圧電圧ＶＲＬが印加され、各ＮＭＯＳトランジスタ２３２および２４２のドレインは、出力端子ＴＮ２に接続されている。
【0049】
ＰＭＯＳトランジスタ２５２およびＮＭＯＳトランジスタ２６２は互いに直列に接続され、この直列回路は、出力端子ＴＰ２と出力端子ＴＮ２との間に接続される。出力端子ＴＰ２からは、ＰＭＯＳトランジスタ２５２を介して駆動信号ＯＵＴ２が出力され、出力端子ＴＮ２からは、ＮＭＯＳトランジスタ２６２を介して駆動信号ＯＵＴ２が出力される。
【0050】
ＰＭＯＳトランジスタ２１２のゲートには、切替信号ＳＡ２が印加され、ＰＭＯＳトランジスタ２２２のゲートには、切替信号ＳＢ２が印加され、ＮＭＯＳトランジスタ２３２のゲートには、切替信号ＳＣ２が印加され、ＮＭＯＳトランジスタ２４２のゲートには、切替信号ＳＤ２が印加される。ＰＭＯＳトランジスタ２５２のゲートには、接地電圧ＶＳＳが印加され、ＮＭＯＳトランジスタ２６２のゲートには、保護バイアスＶＢＭが印加される。
【0051】
ドライバ２０３は、ＰＭＯＳトランジスタ２１３および２２３と、ＮＭＯＳトランジスタ２３３および２４３と、耐圧保護回路２７３とを備える。耐圧保護回路２７３は、ドライバ２０３のトランジスタの耐圧を超える過電圧からそれらを保護する。耐圧保護回路２７３は、ＰＭＯＳトランジスタ２５３と、ＮＭＯＳトランジスタ２６３とを備える。
【0052】
ＰＭＯＳトランジスタ２１３のソースは、電流端子ＴＰ０に接続され、ＰＭＯＳトランジスタ２２３のソースには、昇圧電圧ＶＰＩが印加され、各ＰＭＯＳトランジスタ２１３および２２３のドレインは、出力端子ＴＰ３に接続されている。
【0053】
ＮＭＯＳトランジスタ２３３のソースは、電流端子ＴＮ０に接続され、ＮＭＯＳトランジスタ２４３のソースには、降圧電圧ＶＲＬが印加され、各ＮＭＯＳトランジスタ２３３および２４３のドレインは、出力端子ＴＮ３に接続されている。
【0054】
ＰＭＯＳトランジスタ２５３およびＮＭＯＳトランジスタ２６３は互いに直列に接続され、この直列回路は、出力端子ＴＰ３と出力端子ＴＮ３との間に接続される。出力端子ＴＰ３からは、ＰＭＯＳトランジスタ２５３を介して駆動信号ＯＵＴ３が出力され、出力端子ＴＮ３からは、ＮＭＯＳトランジスタ２６３を介して駆動信号ＯＵＴ３が出力される。
【0055】
ＰＭＯＳトランジスタ２１３のゲートには、切替信号ＳＡ３が印加され、ＰＭＯＳトランジスタ２２３のゲートには、切替信号ＳＢ３が印加され、ＮＭＯＳトランジスタ２３３のゲートには、切替信号ＳＣ３が印加され、ＮＭＯＳトランジスタ２４３のゲートには、切替信号ＳＤ３が印加される。ＰＭＯＳトランジスタ２５３のゲートには、接地電圧ＶＳＳが印加され、ＮＭＯＳトランジスタ２６３のゲートには、保護バイアスＶＢＭが印加される。
【0056】
ドライバ２０１において、切替信号ＳＡ１、ＳＢ１、ＳＣ１およびＳＤ１は、ＰＭＯＳトランジスタ２１１→ＰＭＯＳトランジスタ２２１→ＮＭＯＳトランジスタ２３１→ＮＭＯＳトランジスタ２４１の順番でオンするように設定される。ドライバ２０２において、切替信号ＳＡ２、ＳＢ２、ＳＣ２およびＳＤ２は、ＰＭＯＳトランジスタ２１２→ＰＭＯＳトランジスタ２２２→ＮＭＯＳトランジスタ２３２→ＮＭＯＳトランジスタ２４２の順番でオンするように設定される。ドライバ２０３において、切替信号ＳＡ３、ＳＢ３、ＳＣ３およびＳＤ３は、ＰＭＯＳトランジスタ２１３→ＰＭＯＳトランジスタ２２３→ＮＭＯＳトランジスタ２３３→ＮＭＯＳトランジスタ２４３の順番でオンするように設定される。
【0057】
ここで、ドライバ２０１乃至２０３が同時に動作されるものとする。このとき、切替信号ＳＡ１乃至ＳＡ３は、ＰＭＯＳトランジスタ２１１乃至２１３を同時にオンさせた後、切替信号ＳＢ１乃至ＳＢ３は、ＰＭＯＳトランジスタ２２１乃至２２３を同時にオンさせることができる。また、切替信号ＳＣ１乃至ＳＣ３は、ＮＭＯＳトランジスタ２３１乃至２３３を同時にオンさせた後、切替信号ＳＤ１乃至ＳＤ３は、ＮＭＯＳトランジスタ２４１乃至２４３を同時にオンさせることができる。
【0058】
例えば、各駆動信号ＯＵＴ１乃至ＯＵＴ３の立上り時には、切替信号ＳＡ１乃至ＳＡ３に基づいて、各ＰＭＯＳトランジスタ２１１乃至２１３がオンされる。このとき、電流源２００で生成された電流ＩＰ０が分流された各分流電流ＩＰ１乃至ＩＰ３に基づいて、ＰＭＯＳトランジスタ２１１乃至２１３がそれぞれ電流駆動される。そして、出力端子ＴＰ１乃至ＴＰ３をそれぞれ介して駆動信号ＯＵＴ１乃至ＯＵＴ３が出力され、初期状態の降圧電圧ＶＲＬから電源電圧ＶＤＤまでプリチャージされる。電源電圧ＶＤＤまでプリチャージされると、切替信号ＳＢ１乃至ＳＢ３に基づいて、各ＰＭＯＳトランジスタ２２１乃至２２３がオンされる。このとき、各ＰＭＯＳトランジスタ２２１乃至２２３は、昇圧電圧ＶＰＩに基づいて電圧駆動される。そして、出力端子ＴＰ１乃至ＴＰ３をそれぞれ介して駆動信号ＯＵＴ１乃至ＯＵＴ３が出力され、電源電圧ＶＤＤから昇圧電圧ＶＰＩまでセトリングされる。
【0059】
各駆動信号ＯＵＴ１乃至ＯＵＴ３の立下り時には、切替信号ＳＣ１乃至ＳＣ３に基づいて、各ＮＭＯＳトランジスタ２３１乃至２３３がオンされる。このとき、電流源２００で生成された電流ＩＮ０が分流された各分流電流ＩＮ１乃至ＩＮ３に基づいて、ＮＭＯＳトランジスタ２３１乃至２３３がそれぞれ電流駆動される。そして、出力端子ＴＮ１乃至ＴＮ３をそれぞれ介して駆動信号ＯＵＴ１乃至ＯＵＴ３が出力され、昇圧電圧ＶＰＩから接地電位ＶＳＳまで放電される。接地電位ＶＳＳまで放電されると、切替信号ＳＤ１乃至ＳＤ３に基づいて、各ＮＭＯＳトランジスタ２４１乃至２４３がオンされる。このとき、各ＮＭＯＳトランジスタ２４１乃至２４３は、降圧電圧ＶＲＬに基づいて電圧駆動される。そして、出力端子ＴＮ１乃至ＴＮ３をそれぞれ介して駆動信号ＯＵＴ１乃至ＯＵＴ３が出力され、接地電位ＶＳＳから降圧電圧ＶＲＬまで放電される。
【0060】
なお、電流源２００は、特許請求の範囲に記載の電流生成部の一例である。各ドライバ２０１乃至２０３は、特許請求の範囲に記載の電流駆動部の一例である。ＰＭＯＳトランジスタ２１１乃至２１３と、ＮＭＯＳトランジスタ２３１乃至２３３とは、特許請求の範囲に記載の電流駆動部の一例である。ＰＭＯＳトランジスタ２２１乃至２２３と、ＮＭＯＳトランジスタ２４１乃至２４３とは、特許請求の範囲に記載の電圧駆動部の一例である。
【0061】
図３は、第１の実施の形態に係るドライバ回路の切替制御部および電源の構成例を示すブロック図である。
【0062】
同図において、ドライバ回路は、昇圧回路１３１と、降圧回路１３２と、電流源２００と、ドライバ２０１乃至２０３と、切替制御部３５１乃至３５３、３６１乃至３６３、３７１乃至３７３および３８１乃至３８３を備える。
【0063】
昇圧回路１３１、降圧回路１３２および電流源２００は、電源１３０に接続される。電源１３０は、昇圧回路１３１、降圧回路１３２および電流源２００に電源電圧ＶＤＤを供給する。電源１３０には、容量１３３が並列に接続される。容量１３３は、電流源２００に流れる急峻な電流を供給することができる。
【0064】
昇圧回路１３１は、電源電圧ＶＤＤが昇圧された昇圧電圧ＶＰＩを生成し、各ドライバ２０１乃至２０３に供給する。降圧回路１３２は、接地電圧ＶＳＳが降圧された降圧電圧ＶＲＬを生成し、各ドライバ２０１乃至２０３に供給する。例えば、電源電圧ＶＤＤが２．８Ｖであるとすると、昇圧電圧ＶＰＩは３Ｖ、降圧電圧ＶＲＬは－１．２Ｖとすることができる。
【0065】
電流源２００は、電流端子ＴＰ０およびＴＮ０を備える。電流源２００には、電源電圧ＶＤＤおよび接地電圧ＶＳＳが供給される。そして、電流源２００は、電流ＩＰ０およびＩＭＮを生成し、電流端子ＴＰ０を介して電流ＩＰ０を出力し、電流端子ＴＮ０を介して電流ＩＮ０を引き込む。ここで、電流端子ＴＰ０から出力された電流ＩＰ０は分流され、その分流電流ＩＰ１乃至ＩＰ３は、それぞれドライバ２０１乃至２０３に入力される。電流端子ＴＮ０を介して引き込まれる電流ＩＮ０は分流され、それらの分流電流ＩＮ１乃至ＩＮ３は、各ドライバ２０１乃至２０３から引き出される。
【0066】
ドライバ２０１は、スイッチング素子１５１、１６１、１７１および１８１と耐圧保護回路１４１とを備える。なお、各スイッチング素子１５１、１６１、１７１および１８１として、図２のＰＭＯＳトランジスタ２１１および２２１と、ＮＭＯＳトランジスタ２３１および２４１とを用いてもよい。耐圧保護回路１４１として、図２の耐圧保護回路２７１を用いてもよい。
【0067】
ドライバ２０２は、スイッチング素子１５２、１６２、１７２および１８２と耐圧保護回路１４２とを備える。なお、各スイッチング素子１５２、１６２、１７２および１８２として、図２のＰＭＯＳトランジスタ２１２および２２２と、ＮＭＯＳトランジスタ２３２および２４２とを用いてもよい。耐圧保護回路１４２として、図２の耐圧保護回路２７２を用いてもよい。
【0068】
ドライバ２０３は、スイッチング素子１５３、１６３、１７３および１８３と耐圧保護回路１４３とを備える。なお、各スイッチング素子１５３、１６３、１７３および１８３として、図２のＰＭＯＳトランジスタ２１３および２２３と、ＮＭＯＳトランジスタ２３３および２４３とを用いてもよい。耐圧保護回路１４３として、図２の耐圧保護回路２７３を用いてもよい。
【0069】
スイッチング素子１５１乃至１５３および１７１乃至１７３は、特許請求の範囲に記載の電流駆動部の一例である。スイッチング素子１６１乃至１６３および１８１乃至１８３は、特許請求の範囲に記載の電圧駆動部の一例である。
【0070】
耐圧保護回路１４１は、各スイッチング素子１５１、１６１、１７１および１８１の耐圧を超える過電圧からそれらを保護する。耐圧保護回路１４２は、各スイッチング素子１５２、１６２、１７２および１８２の耐圧を超える過電圧からそれらを保護する。耐圧保護回路１４３は、各スイッチング素子１５３、１６３、１７３および１８３の耐圧を超える過電圧からそれらを保護する。
【0071】
各スイッチング素子１５１および１６１の一端は出力端子ＴＰ１に接続され、各スイッチング素子１５２および１６２の一端は出力端子ＴＰ２に接続され、各スイッチング素子１５３および１６３の一端は出力端子ＴＰ３に接続されている。各スイッチング素子１７１および１８１の一端は出力端子ＴＮ１に接続され、各スイッチング素子１７２および１８２の一端は出力端子ＴＮ２に接続され、各スイッチング素子１７３および１８３の一端は出力端子ＴＮ３に接続されている。
【0072】
各出力端子ＴＰ１およびＴＮ１からは、耐圧保護回路１４１を介して画素１１１の駆動信号ＯＵＴ１が出力される。駆動信号ＯＵＴ１は、該当ラインの各画素１１１に分配される。ここでは、駆動信号ＯＵＴ１が出力されるラインの全配線抵抗１９１および全寄生容量１９４を等価的に示した。
【0073】
各出力端子ＴＰ２およびＴＮ２からは、耐圧保護回路１４２を介して画素１１１の駆動信号ＯＵＴ２が出力される。駆動信号ＯＵＴ２は、該当ラインの各画素１１１に分配される。ここでは、駆動信号ＯＵＴ２が出力されるラインの全配線抵抗１９２および全寄生容量１９５を等価的に示した。
【0074】
各出力端子ＴＰ３およびＴＮ３からは、耐圧保護回路１４３を介して画素１１１の駆動信号ＯＵＴ３が出力される。駆動信号ＯＵＴ３は、該当ラインの各画素１１１に分配される。ここでは、駆動信号ＯＵＴ３が出力されるラインの全配線抵抗１９３および全寄生容量１９６を等価的に示した。
【0075】
各スイッチング素子１５１乃至１５３の他端は電流端子ＴＰ０に接続され、各スイッチング素子１７１乃至１７３の他端は電流端子ＴＮ０に接続されている。各スイッチング素子１６１乃至１６３の他端には昇圧電圧ＶＰＩが供給され、各スイッチング素子１８１乃至１８３の他端には降圧電圧ＶＲＬが供給される。
【0076】
駆動信号ＯＵＴ１の立上り時に、スイッチング素子１５１および１６１のいずれかの一方が排他的に駆動信号ＯＵＴ１を出力端子ＴＰ１に供給する。駆動信号ＯＵＴ２の立上り時に、スイッチング素子１５２および１６２のいずれかの一方が排他的に駆動信号ＯＵＴ２を出力端子ＴＰ２に供給する。駆動信号ＯＵＴ３の立上り時に、スイッチング素子１５３および１６３のいずれかの一方が排他的に駆動信号ＯＵＴ３を出力端子ＴＰ３に供給する。このとき、各ドライバ２０１乃至２０３は、電源電圧ＶＤＤになるまでは分流電流ＩＰ１乃至ＩＰ３に基づく電流駆動を選択した後、昇圧電圧ＶＰＩになるまでは昇圧電圧ＶＰＩに基づく電圧駆動を選択することができる。
【0077】
駆動信号ＯＵＴ１の立下り時に、スイッチング素子１７１および１８１のいずれかの一方が排他的に駆動信号ＯＵＴ１を出力端子ＴＮ１に供給する。駆動信号ＯＵＴ２の立下り時に、スイッチング素子１７２および１７２のいずれかの一方が排他的に駆動信号ＯＵＴ２を出力端子ＴＮ２に供給する。駆動信号ＯＵＴ３の立下り時に、スイッチング素子１７３および１８３のいずれかの一方が排他的に駆動信号ＯＵＴ３を出力端子ＴＮ３に供給する。このとき、各ドライバ２０１乃至２０３は、接地電圧ＶＳＳになるまでは分流電流ＩＮ１乃至ＩＮ３に基づく電流駆動を選択した後、降圧電圧ＶＲＬになるまでは降圧電圧ＶＲＬに基づく電圧駆動を選択することができる。
【0078】
各ドライバ２０１乃至２０３は、制御信号に基づいて、スイッチング素子１５１乃至１５３→スイッチング素子１６１乃至１６３→スイッチング素子１７１乃至１７３→スイッチング素子１８１乃至１８３の順番でオンすることができる。
【0079】
このとき、各駆動信号ＯＵＴ１乃至ＯＵＴ３の立上り時には、各スイッチング素子１５１乃至１５３がオンし、初期状態の降圧電圧ＶＲＬから電源電圧ＶＤＤまでプリチャージされる。電源電圧ＶＤＤまでプリチャージされると、各スイッチング素子１６１乃至１６３がオンし、電源電圧ＶＤＤから昇圧電圧ＶＰＩまでセトリングされる。すなわち、電源電圧ＶＤＤまでプリチャージされる間は電流源２００を用いてプリチャージし、その後の昇圧電圧ＶＰＩまでは昇圧回路１３１を用いてセトリングすることができる。
【0080】
各駆動信号ＯＵＴ１乃至ＯＵＴ３の立下り時には、各スイッチング素子１７１乃至１７３がオンし、昇圧電圧ＶＰＩから接地電位ＶＳＳまで放電される。接地電位ＶＳＳまで放電されると、各スイッチング素子１８１乃至１８３がオンし、接地電位ＶＳＳから降圧電圧ＶＲＬまで放電される。すなわち、接地電位ＶＳＳまで放電される間は電流源２００を用いて放電し、その後の降圧電圧ＶＲＬまでは降圧回路１３２を用いて放電することができる。
【0081】
各切替制御部３５１、３６１、３７１および３８１は、スイッチング素子１５１、１６１、１７１および１８１の切替を制御する。このとき、切替制御部３５１、３６１、３７１および３８１は、スイッチング素子１５１→スイッチング素子１６１→スイッチング素子１７１→スイッチング素子１８１の順番でオンさせることができる。
【0082】
各切替制御部３５２、３６２、３７２および３８２は、スイッチング素子１５２、１６２、１７２および１８２の切替を制御する。このとき、切替制御部３５２、３６２、３７２および３８２は、スイッチング素子１５２→スイッチング素子１６２→スイッチング素子１７２→スイッチング素子１８２の順番でオンさせることができる。
【0083】
各切替制御部３５３、３６３、３７３および３８３は、スイッチング素子１５３、１６３、１７３および１８３の切替を制御する。このとき、切替制御部３５３、３６３、３７３および３８３は、スイッチング素子１５３→スイッチング素子１６３→スイッチング素子１７３→スイッチング素子１８３の順番でオンさせることができる。
【0084】
ここで、ドライバ２０１乃至２０３が同時に動作されるものとする。このとき、切替制御部３５１乃至３５３、３６１乃至３６３、３７１乃至３７３および３８１乃至３８３は、スイッチング素子１５１乃至１５３→スイッチング素子１６１乃至１６３→スイッチング素子１７１乃至１７３→スイッチング素子１８１乃至１８３の順番で同期してオンするように協調制御することができる。
【0085】
また、各切替制御部３５１乃至３５３および３６１乃至３６３は、昇圧レベルシフタとして動作することができる。各ドライバ２０１乃至２０３には、昇圧電圧ＶＰＩが印加されるため、各切替制御部３５１乃至３５３および３６１乃至３６３は、昇圧レベルシフタを介して各ドライバ２０１乃至２０３の制御信号の生成を制御することができる。
【0086】
また、切替制御部３７１乃至３７３および３８１乃至３８３は、降圧レベルシフタとして動作することができる。各ドライバ２０１乃至２０３には、降圧電圧ＶＲＬが印加されるため、各切替制御部３７１乃至３７３および３８１乃至３８３は、降圧レベルシフタを介して各ドライバ２０１乃至２０３の制御信号の生成を制御することができる。
【0087】
図４は、第１の実施の形態に係るドライバ回路の切替制御部の構成例を示す回路図である。なお、図４では、図３の電流源２００と、ドライバ２０１と、切替制御部３７１および３８１とを抜粋して示した。また、図４では、保護バイアスＶＢＭを生成する耐圧保護バイアス回路３００も示した。
【0088】
同図において、耐圧保護バイアス回路３００は、ＮＭＯＳトランジスタ３１０および可変抵抗３２０を備える。可変抵抗３２０は、トリミング用抵抗として用いることができる。ＮＭＯＳトランジスタ３１０のドレインには電流ＩＲＥＦが入力される。ＮＭＯＳトランジスタ３１０のゲートは、ＮＭＯＳトランジスタ３１０のドレインに接続され、ＮＭＯＳトランジスタ３１０のソースには、可変抵抗３２０を介して接地電圧ＶＳＳが印加される。
【0089】
切替制御部３７１は、振幅制御部３０１、耐圧保護回路３０２およびレベルシフタ３０３を備える。振幅制御部３０１は、ＰＭＯＳトランジスタ３１１および３２１を備える。耐圧保護回路３０２は、ＰＭＯＳトランジスタ３１２および３２２と、ＮＭＯＳトランジスタ３３２および３４２とを備える。レベルシフタ３０３は、ＮＭＯＳトランジスタ３１３および３２３を備える。
【0090】
切替制御部３８１は、振幅制御部３０４、耐圧保護回路３０５およびレベルシフタ３０６を備える。振幅制御部３０４は、ＰＭＯＳトランジスタ３１４および３２４を備える。耐圧保護回路３０５は、ＰＭＯＳトランジスタ３１５および３２５と、ＮＭＯＳトランジスタ３３５および３４５とを備える。レベルシフタ３０６は、ＮＭＯＳトランジスタ３１６および３２６を備える。
【0091】
ＰＭＯＳトランジスタ３１１と、ＰＭＯＳトランジスタ３１２と、ＮＭＯＳトランジスタ３３２と、ＮＭＯＳトランジスタ３１３とは、順次直列に接続される。ＰＭＯＳトランジスタ３２１と、ＰＭＯＳトランジスタ３２２と、ＮＭＯＳトランジスタ３４２と、ＮＭＯＳトランジスタ３２３とは、順次直列に接続される。ＰＭＯＳトランジスタ３１４と、ＰＭＯＳトランジスタ３１５と、ＮＭＯＳトランジスタ３３５と、ＮＭＯＳトランジスタ３１６とは、順次直列に接続される。ＰＭＯＳトランジスタ３２４と、ＰＭＯＳトランジスタ３２５と、ＮＭＯＳトランジスタ３４５と、ＮＭＯＳトランジスタ３２６とは、順次直列に接続される。
【0092】
各ＰＭＯＳトランジスタ３１１、３２１、３１４および３２４のソースには、電源電圧ＶＤＤが印加される。各ＮＭＯＳトランジスタ３１３、３２３、３１６および３２６のソースには、降圧電圧ＶＲＬが印加される。ＰＭＯＳトランジスタ３２２とＮＭＯＳトランジスタ３４２との接続点は、ＮＭＯＳトランジスタ２３１のゲートに接続される。ＮＭＯＳトランジスタ３１６および３３５の接続点は、ＮＭＯＳトランジスタ２４１のゲートに接続される。ＮＭＯＳトランジスタ３１３のゲートは、ＮＭＯＳトランジスタ３２３のドレインに接続される。ＮＭＯＳトランジスタ３２３のゲートは、ＮＭＯＳトランジスタ３１３のドレインに接続される。ＮＭＯＳトランジスタ３１６のゲートは、ＮＭＯＳトランジスタ３２６のドレインに接続される。ＮＭＯＳトランジスタ３２６のゲートは、ＮＭＯＳトランジスタ３１６のドレインに接続される。
【0093】
各ＮＭＯＳトランジスタ２６１、３３２、３４２、３３５および３４５のゲートは、ＮＭＯＳトランジスタ３１０のゲートに接続される。このとき、ＮＭＯＳトランジスタ３１０は、ＮＭＯＳトランジスタ２６１、３３２、３４２、３３５および３４５とともにカレントミラー回路を構成することができ、ＰＶＴ（Process Voltage Temperature）ばらつきを相殺することができる。
【0094】
各ＰＭＯＳトランジスタ２５１、３１２、３２２、３１５および３２５のゲートには、接地電圧ＶＳＳが印加される。ＰＭＯＳトランジスタ３１１のゲートには、選択信号Ｃが印加され、ＰＭＯＳトランジスタ３２１のゲートには、反転選択信号ＸＣが印加される。反転選択信号ＸＣは、選択信号Ｃを反転させた信号である。ＰＭＯＳトランジスタ３２４のゲートには、選択信号Ｄが印加され、ＰＭＯＳトランジスタ３１４のゲートには、反転選択信号ＸＤが印加される。反転選択信号ＸＤは、選択信号Ｄを反転させた信号である。
【0095】
このとき、各選択信号ＣおよびＤに基づいて切替信号ＳＣ１およびＳＤ１が生成され、各ＮＭＯＳトランジスタ２３１および２４１のゲートに入力される。ここで、ＰＭＯＳトランジスタ３１１および３２１は、ＮＭＯＳトランジスタ２３１の振幅を制御するレベルシフタとして動作し、ＰＭＯＳトランジスタ３１４および３２４は、ＮＭＯＳトランジスタ２４１の振幅を制御するレベルシフタとして動作する。
【0096】
駆動信号ＯＵＴ１は、上述の例では４．２Ｖ（＝ＶＰＩ－ＶＲＬ）振幅となる。これに対し、ドライバ２０１のトランジスタの耐圧は３Ｖを想定する。
【0097】
可変抵抗３２０の両端の電圧ｄＶは、可変抵抗３２０の抵抗値Ｒ１と電流ＩＲＥＦの乗数によって決定される。従って、ＮＭＯＳトランジスタ３１０のゲートソース間電圧をＶgsとすると、耐圧保護バイアス回路３００から出力される保護バイアスＶＢＭは、ｄＶ＋Ｖgsとなる。ドライバ２０１のトランジスタの耐圧を３．０Ｖとすると、
ｄＶ＋Ｖgs－Ｖgs－ＶＲＬ＝ｄＶ－ＶＲＬ＜３．０Ｖ
となるように可変抵抗３２０をトリミングする。これにより、ドライバ２０１のトランジスタの耐圧に整合させた設計が可能となる。
ｄＶ＋Ｖgs－Ｖgs－ＶＲＬ＝ｄＶ－ＶＲＬ＜３．０Ｖ
となるように可変抵抗３２０をトリミングする。これにより、ドライバ２０１のトランジスタの耐圧に整合させた設計が可能となる。
【0098】
ＮＭＯＳトランジスタ３１３および３２３は、負レベルシフタとして動作し、ＮＭＯＳトランジスタ３１６および３２６は、負レベルシフタとして動作する。ここで、ＮＭＯＳトランジスタ２３１および２４１は、接地電圧ＶＳＳが降圧された降圧電圧ＶＲＬにより制御されるため、これら負レベルシフタを介して切替信号ＳＣ１およびＳＤ１の生成が制御される。
【0099】
図５は、第１の実施の形態に係るドライバ回路の制御信号の生成に用いられるロジック回路の構成例を示す回路図である。
【0100】
同図において、ロジック回路は、トリガ信号ＴＲＧに基づいて、選択信号Ａ、Ｂ、ＣおよびＤを生成し、各選択信号Ａ、Ｂ、ＣおよびＤが反転された反転選択信号ＸＡ、ＸＢ、ＸＣおよびＸＤを出力することができる。ここで、選択信号Ａ、Ｂ、ＣおよびＤは、Ａ→Ｂ→Ｃ→Ｄの順で立ち上がることができる。また、選択信号Ａの立下り時に選択信号Ｂが立ち上がり、選択信号Ｂの立下り時に選択信号Ｃが立ち上がり、選択信号Ｃの立下り時に選択信号Ｄが立ち上がり、選択信号Ｄの立下り時に選択信号Ａが立ち上がることができる。このとき、各切替制御部３５１、３６１、３７１および３８１は、切替信号ＳＡ１、ＳＢ１、ＳＣ１およびＳＤ１の立上りおよび立下りのタイミングを反転選択信号ＸＡ、ＸＢ、ＸＣおよびＸＤの立上りおよび立下りのタイミングに同期させることができる。
【0101】
ロジック回路は、論理積回路４０１乃至４０４と、インバータ４０５乃至４０８とを備える。各インバータ４０５乃至４０８は、論理積回路４０１乃至４０４の後段に接続される。
【0102】
論理積回路４０１は、トリガ信号ＴＲＧおよびシフトトリガ反転信号ＸＴＲＧ＿ＳＦＴの論理積演算を実施して選択信号Ａを生成し、インバータ４０５に入力する。インバータ４０５は、選択信号Ａを反転させて反転選択信号ＸＡを生成する。
【0103】
論理積回路４０２は、トリガ信号ＴＲＧおよびシフトトリガ信号ＴＲＧ＿ＳＦＴの論理積演算を実施して選択信号Ｂを生成し、インバータ４０６に入力する。インバータ４０６は、選択信号Ｂを反転させて反転選択信号ＸＢを生成する。
【0104】
論理積回路４０３は、トリガ反転信号ＸＴＲＧおよびシフトトリガ信号ＴＲＧ＿ＳＦＴの論理積演算を実施して選択信号Ｃを生成し、インバータ４０７に入力する。インバータ４０７は、選択信号Ｃを反転させて反転選択信号ＸＣを生成する。
【0105】
論理積回路４０４は、トリガ反転信号ＸＴＲＧおよびシフトトリガ反転信号ＸＴＲＧ＿ＳＦＴの論理積演算を実施して選択信号Ｄを生成し、インバータ４０８に入力する。インバータ４０８は、選択信号Ｄを反転させて反転選択信号ＸＤを生成する。
【0106】
トリガ反転信号ＸＴＲＧは、トリガ信号ＴＲＧを反転させた信号である。シフトトリガ信号ＴＲＧ＿ＳＦＴは、トリガ信号ＴＲＧをシフトさせた信号である。シフトトリガ信号ＴＲＧ＿ＳＦＴのシフト量は、例えば、ＰＭＯＳトランジスタ２１１およびＮＭＯＳトランジスタ２３１のオン時間に対応させることができる。シフトトリガ反転信号ＸＴＲＧ＿ＳＦＴは、シフトトリガ信号ＴＲＧ＿ＳＦＴを反転させた信号である。
【0107】
【0108】
同図において、選択信号Ａ、Ｂ、ＣおよびＤは、Ａ→Ｂ→Ｃ→Ｄの順でアクティブ期間ＰＡ、ＰＢ、ＰＣおよびＰＤを繰り返す。アクティブ期間は、選択信号Ａ、Ｂ、ＣおよびＤがハイレベルである期間である。
【0109】
アクティブ期間ＰＡでは、ＰＭＯＳトランジスタ２１１がオンし、駆動信号ＯＵＴ１を降圧電圧ＶＲＬから電源電圧ＶＤＤまで充電する。アクティブ期間ＰＡは、プリチャージ期間となる。アクティブ期間ＰＢでは、ＰＭＯＳトランジスタ２２１がオンし、駆動信号ＯＵＴ１を電源電圧ＶＤＤから昇圧電圧ＶＰＩまで充電する。
【0110】
アクティブ期間ＰＣでは、ＮＭＯＳトランジスタ２３１がオンし、駆動信号ＯＵＴ１を昇圧電圧ＶＰＩから接地電圧ＶＳＳまで放電する。アクティブ期間ＰＣは、プリディスチャージ期間となる。アクティブ期間ＰＤでは、ＮＭＯＳトランジスタ２４１がオンし、駆動信号ＯＵＴ１を接地電圧ＶＳＳから降圧電圧ＶＲＬまで放電する。
【0111】
図７は、第１の実施の形態に係るドライバ回路のスルーレートの一例を示す図である。なお、鎖線は、当初から昇圧回路１３１または降圧回路１３２を使用して電圧ドライバとして動作させた場合の波形を示す。実線は、目標電圧Ｖの０．６３倍まで電流ドライバとしてプリチャージ動作させた後、電圧ドライバに切り替えた場合の波形を示す。
【0112】
同図において、当初から昇圧回路１３１または降圧回路１３２を使用して電圧ドライバとして動作させた場合、当初から時定数ｔａｕ（０．６３倍）により曲線的に電圧が上昇する。
【0113】
一方、目標電圧Ｖの０．６３倍まで電流ドライバとしてプリチャージ動作させた後、電圧ドライバに切り替えた場合、当初は電流ドライバによって直線的に電圧が上昇し、その後は時定数ｔａｕにより曲線的に電圧が上昇する。電流ドライバとして必要電荷量の０．６３がプリチャージされているため、電圧ドライバとしての動作時に昇圧回路１３１および降圧回路１３２から供給される電荷量は０．３７でよい。
【0114】
図８は、第１の実施の形態に係るドライバ回路の電流駆動に用いられる配線のレイアウトの一例を示す図である。
【0115】
同図において、チップ６００には、正側電流源６０１、負側電流源６０２、ドライバ部６０３および画素アレイ部６１１が形成されている。チップ６００には、図１の水平駆動回路１０３、制御回路１０４、カラム信号処理回路１０５および出力回路１０６を形成してもよい。
【0116】
チップ６００の材料は、Ｓｉでもよいし、ＩｎＰでもよいし、ＩｎＧａＡｓでもよいし、ＧａＡｓでもよいし、ＳｉＣでもよいし、ＧａＮでもよい。
【0117】
正側電流源６０１は、ドライバ部６０３に入力される電流を生成する。正側電流源６０１は、例えば、図２の電流ＩＰ０を生成する。このとき、正側電流源６０１には、ＰＭＯＳトランジスタ２１０および２２０を設けることができる。負側電流源６０２は、ドライバ部６０３から引き出される電流を生成する。負側電流源６０２は、例えば、図２の電流ＩＮ０を生成する。このとき、負側電流源６０２には、ＮＭＯＳトランジスタ２３０および２４０を設けることができる。正側電流源６０１および負側電流源６０２は、図１の電流源１１２として用いることができる。
【0118】
ドライバ部６０３は、複数のドライバ６１３を備える。ドライバ６１３は、複数列に渡って配置することができる。図８では、ドライバ６１３を３列に渡って配置した例を示した。各ドライバ６１３として、図２のドライバ２０１を用いてもよい。このとき、各ドライバ６１３には、ＰＭＯＳトランジスタ２１１および２２１と、ＮＭＯＳトランジスタ２３１および２４１とを設けることができる。各ドライバ６１３は、図１のドライバ１１３として用いることができる。
【0119】
各ドライバ６１３は、配線６０４を介して正側電流源６０１に接続され、配線６０５を介して負側電流源６０２に接続される。正側電流源６０１は、配線６０４を介してドライバ部６０３に電流ＩＰ０を出力し、負側電流源６０２は、配線６０５を介してドライバ部６０３から電流ＩＮ０を引き出すことができる。
【0120】
各配線６０４および６０５の幅は、ドライバ部６０３に制御信号を伝送する配線の幅より大きくすることができる。各配線６０４および６０５の幅は、ドライバ部６０３の動作時に最大で１００ｍＡ程度の電流を流すことができるように設定することができる。各配線６０４および６０５の幅は、チップ６００に形成される電源線の幅と等しくてもよい。
【0121】
なお、図８では、画素アレイ部６１１およびドライバ部６０３を同一のチップ６００に形成した例を示したが、画素アレイ部６１１およびドライバ部６０３を別個のチップに形成してもよい。このとき、画素アレイ部６１１が形成されたチップと、ドライバ部６０３が形成されたチップとを積層してもよい。画素アレイ部６１１の配線と、ドライバ部６０３の配線は、例えば、Ｃｕ－Ｃｕ接合を含むハイブリッドボンディングで接続してもよい。
【0122】
このように、上述の第１の実施の形態では、電流源２００で生成された電流ＩＰ０およびＩＮ０に基づいて複数のドライバ２０１乃至２０３を電流駆動することができる。ここで、電流源２００で生成された電流ＩＰ０が分流された分流電流ＩＰ１乃至ＩＰ３がＰＭＯＳトランジスタ２１１乃至２１３に流れても、各ＰＭＯＳトランジスタ２１１乃至２１３のゲートソース間電圧Ｖgsのばらつきに影響がない。また、電流源２００で生成された電流ＩＮ０が分流された分流電流ＩＮ１乃至ＩＮ３がＮＭＯＳトランジスタ２３１乃至２３３に流れても、各ＮＭＯＳトランジスタ２３１乃至２３３のゲートソース間電圧Ｖgsのばらつきに影響がない。このため、複数のドライバ２０１乃至２０３の動作時の電源電圧ＶＤＤのＩＲドロップに起因する画素１１１の駆動の不均一性を解消することが可能となる。
【0123】
また、複数のドライバ２０１乃至２０３で電流源２００を共有することができ、ドライバ２０１乃至２０３ごとに電流源２００を設ける必要性がなくなる。このため、ドライバ２０１乃至２０３を電流駆動する電流源２００の設置面積を低減することが可能となるとともに、リーク電流を低減することができる。例えば、アプリケーションプロセッサで制御されるマルチカメラのソフトウェアスタンバイ時のリーク電流に起因する消費電力を低減することができる。
【0124】
さらに、複数のドライバ２０１乃至２０３の駆動に用いられる電流を１つの電流源２００で生成することができる。このため、各ＰＭＯＳトランジスタ２１１乃至２１３および各ＮＭＯＳトランジスタ２３１乃至２３３の特性のばらつきに起因する電流のばらつきを抑制することが可能となるとともに、各ドライバ２０１乃至２０３のスルーレートを均一化することができる。
【0125】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、電流源２００で生成された電流ＩＰ０およびＩＮ０に基づいて複数のドライバ２０１乃至２０３を駆動した。この第２の実施の形態では、ドライバ部を制御する制御信号から同時に駆動されるドライバの個数を抽出し、同時に駆動されるドライバの個数に応じて電流源で生成される電流を制御する。
上述の第１の実施の形態では、電流源２００で生成された電流ＩＰ０およびＩＮ０に基づいて複数のドライバ２０１乃至２０３を駆動した。この第２の実施の形態では、ドライバ部を制御する制御信号から同時に駆動されるドライバの個数を抽出し、同時に駆動されるドライバの個数に応じて電流源で生成される電流を制御する。
【0126】
図９は、第２の実施の形態に係るドライバ回路の構成例を示すブロック図である。
【0127】
同図において、ドライバ回路は、可変電流源７００およびドライバ部７０１を備える。可変電流源７００は、ドライバ部７０１を制御する制御信号ＣＯＮに基づいて、ドライバ部７０１を駆動する電流を制御する。
【0128】
ドライバ部７０１は、可変電流源７００で生成された電流が分流された分流電流で駆動され、制御信号ＣＯＮに基づいて画素１１１の駆動信号を生成する。なお、ドライバ部７０１は、上述の第１の実施の形態の複数のドライバ２０１乃至２０３を備えてもよい。また、ドライバ部７０１は、図３の切替制御部３５１乃至３５３、３６１乃至３６３、３７１乃至３７３および３８１乃至３８３と、図５のロジック回路とを含んでもよい。
【0129】
制御信号ＣＯＮは、画素１１１の駆動時に選択される各ドライバ２０１乃至２０３を指定する指定情報およびその指定情報をラッチするラッチ信号を含むことができる。この指定情報は、ドライバ２０１乃至２０３ごとに割り当てられたアドレスでもよい。このとき、同時に駆動されるドライバ２０１乃至２０３の個数がＫ（Ｋは２以上の整数）であるとすると、制御信号ＣＯＮは、ロジック回路７０７から時系列的に出力されるＫ個のアドレスとラッチ信号を含むことができる。
【0130】
駆動数抽出部７０８は、ロジック回路７０７より出力される制御信号ＣＯＮから、同時に駆動されるドライバ２０１乃至２０３の個数Ｋを抽出し、可変電流源７００に出力する。このとき、駆動数抽出部７０８は、制御信号ＣＯＮに含まれるラッチ信号をカウントすることで、同時に駆動されるドライバ２０１乃至２０３の個数Ｋを抽出してもよい。
【0131】
可変電流源７００は、同時に駆動されるドライバ２０１乃至２０３の個数Ｋが駆動数抽出部７０８から出力されると、その個数Ｋに比例するようにドライバ部７０１を駆動する電流を制御することができる。
【0132】
また、ドライバ部７０１は、制御信号ＣＯＮに含まれるＫ個のアドレスに基づいて、同時に駆動されるＫ個のドライバ２０１乃至２０３と特定し、それらのドライバ２０１乃至２０３を特定する情報を保持する。そして、ドライバ部７０１は、それらのＫ個のドライバ２０１乃至２０３の駆動時に、図５のトリガ信号ＴＲＧ、トリガ反転信号ＸＴＲＧ、シフトトリガ信号ＴＲＧ＿ＳＦＴおよびシフトトリガ反転信号ＸＴＲＧ＿ＳＦＴを生成する。そして、ドライバ部７０１は、これらの信号を図４のロジック回路に入力することにより、反転選択信号ＸＡ、ＸＢ、ＸＣおよびＸＤを生成し、同時に駆動されるＫ個のドライバ２０１乃至２０３の駆動制御に用いることができる。このとき、ドライバ部７０１は、１つの反転選択信号ＸＡからＫ個のドライバ２０１乃至２０３の切替信号ＳＡ１乃至ＳＡ３を同時に生成し、１つの反転選択信号ＸＢからＫ個のドライバ２０１乃至２０３の切替信号ＳＢ１乃至ＳＢ３を同時に生成することができる。また、ドライバ部７０１は、１つの反転選択信号ＸＣからＫ個のドライバ２０１乃至２０３の切替信号ＳＣ１乃至ＳＣ３を同時に生成し、１つの反転選択信号ＸＤからＫ個のドライバ２０１乃至２０３の切替信号ＳＤ１乃至ＳＤ３を同時に生成することができる。
【0133】
なお、可変電流源７００は、特許請求の範囲に記載の電流生成部の一例である。ドライバ部７０１は、特許請求の範囲に記載の電流駆動部の一例である。
【0134】
図１０は、第２の実施の形態に係るドライバ回路の構成例を示す回路図である。
【0135】
同図において、ドライバ部７０１は、複数のドライバ２０１乃至２０３を備える。可変電流源７００は、複数のドライバ２０１乃至２０３で共有される。このとき、ドライバ２０１乃至２０３は、可変電流源７００に対して並列に接続される。可変電流源７００は、カレントミラー動作に基づいてミラー電流を生成し、そのミラー電流を電流ＩＰＫおよびＩＮＫとして出力する。ここで、可変電流源７００は、同時に駆動されるドライバ２０１乃至２０３の個数Ｋに応じて各電流ＩＰＫおよびＩＮＫを制御することができる。例えば、同時に駆動される時に各ドライバ２０１乃至２０３に流れる電流をＩとすると、各電流ＩＰＫおよびＩＮＫは、Ｋ×Ｉで与えることができる。
【0136】
可変電流源７００は、ＰＭＯＳトランジスタ７１０、７２０乃至７２３および７５０乃至７５３と、ＮＭＯＳトランジスタ７３０、７４０乃至７４３および７６０乃至７６３とを備える。ＰＭＯＳトランジスタ７２０乃至７２３と、ＰＭＯＳトランジスタ７５０乃至７５３とはそれぞれ、同時に駆動されるドライバ２０１乃至２０３の最大の個数分だけ設けることができる。また、ＮＭＯＳトランジスタ７４０乃至７４３と、ＮＭＯＳトランジスタ７６０乃至７６３についてもそれぞれ同様に、同時に駆動されるドライバ２０１乃至２０３の最大の個数分だけ設けることができる。
【0137】
各ＰＭＯＳトランジスタ７２０乃至７２３は、各ＰＭＯＳトランジスタ７５０乃至７５３に直列に接続されている。各ＰＭＯＳトランジスタ７１０、７２０乃至７２３のソースには、電源電圧ＶＤＤが印加され、各ＰＭＯＳトランジスタ７１０、７２０乃至７２３のゲートは、ＰＭＯＳトランジスタ７１０のドレインに接続されている。各ＰＭＯＳトランジスタ７５０乃至７５３のドレインは、電流端子ＴＰＫに接続されている。電流端子ＴＰＫからは、電流ＩＰＫがドライバ部７０１に出力される。各ＰＭＯＳトランジスタ７５０乃至７５３のゲートには、インバータ７０１を介してカウンタ出力ｃｎ［０］乃至ｃｎ［３］が入力される。
【0138】
各ＮＭＯＳトランジスタ７４０乃至７４３は、各ＮＭＯＳトランジスタ７６０乃至７６３に直列に接続されている。各ＮＭＯＳトランジスタ７３０、７４０乃至７４３のソースには、接地電圧ＶＳＳが印加され、各ＮＭＯＳトランジスタ７３０、７４０乃至７４３のゲートは、ＮＭＯＳトランジスタ７３０のドレインに接続されている。各ＮＭＯＳトランジスタ７６０乃至７６３のドレインは、電流端子ＴＮＫに接続されている。電流端子ＴＮＫには、ドライバ部７０１から引き出された電流ＩＮＫが流入する。各ＮＭＯＳトランジスタ７６０乃至７６３のゲートには、カウンタ出力ｃｎ［０］乃至ｃｎ［３］が入力される。
【0139】
図９の駆動数抽出部７０８には、カウンタ７１８が設けられている。カウンタ７１８は、フリップフロップ７８０乃至７８３を備える。フリップフロップ７８０乃至７８３では、前段のＤ端子およびＱＢ端子が後段のクロック端子に接続される。また、各フリップフロップ７８０乃至７８３のＱ端子からは、カウンタ出力ｃｎ［０］乃至ｃｎ［３］が可変電流源７００に出力される。
【0140】
制御信号ＣＯＮには、同時に駆動されるドライバ２０１乃至２０３の個数Ｋに応じてＫ回トグルする信号が含まれる。このとき、カウンタ７１８は、制御信号ＣＯＮに含まれるＫ回トグルする信号に基づいてカウント動作を実施する。このとき、カウンタ出力ｃｎ［０］乃至ｃｎ［３］のうちＫ個分が１となり、Ｋ個のＰＭＯＳトランジスタ７５０乃至７５３およびＫ個のＮＭＯＳトランジスタ７６０乃至７６３が同時にオンする。このため、同時に駆動されるドライバ２０１乃至２０３の個数Ｋに応じた電流ＩＰＫおよびＩＮＫが生成され、各電流ＩＰＫおよびＩＮＫが１／Ｋに分流された分流電流をＫ個のドライバ２０１乃至２０３の駆動にそれぞれ用いることができる。
【0141】
なお、カウンタ７１８は、画素信号が１行づつ読み出されるごとにカウンタ出力ｃｎ［０］乃至ｃｎ［３］をリセットし、カウント動作を繰り返すことができる。このため、可変電流源７００は、画素信号が１行づつ読み出されるごとに各電流ＩＰＫおよびＩＮＫを更新することができる。
【0142】
このように、上述の第２の実施の形態では、制御信号ＣＯＮから同時に駆動されるドライバ２０１乃至２０３の個数Ｋを抽出し、同時に駆動されるドライバ２０１乃至２０３の個数Ｋに応じて可変電流源７００で生成される電流ＩＰＫおよびＩＮＫを制御する。これにより、同時に駆動されるドライバ２０１乃至２０３の個数Ｋが変更されても、駆動信号ＯＵＴ１乃至ＯＵＴ３のスルーレートを一定に維持しつつ、複数のドライバ２０１乃至２０３を同時に電流駆動することが可能となる。
【0143】
＜３．第３の実施の形態＞
上述の第２の実施の形態では、駆動信号ＯＵＴ１乃至ＯＵＴ３のスルーレートを一定に維持するために、同時に駆動されるドライバ２０１乃至２０３の個数Ｋに応じて可変電流源７００で生成される電流ＩＰＫおよびＩＮＫを制御した。この第３の実施の形態では、可変電流源の電流制御に基づいてドライバ２０１乃至２０３から出力される駆動信号ＯＵＴ１乃至ＯＵＴ３のスルーレートを変化させる。
上述の第２の実施の形態では、駆動信号ＯＵＴ１乃至ＯＵＴ３のスルーレートを一定に維持するために、同時に駆動されるドライバ２０１乃至２０３の個数Ｋに応じて可変電流源７００で生成される電流ＩＰＫおよびＩＮＫを制御した。この第３の実施の形態では、可変電流源の電流制御に基づいてドライバ２０１乃至２０３から出力される駆動信号ＯＵＴ１乃至ＯＵＴ３のスルーレートを変化させる。
【0144】
図１１は、第３の実施の形態に係るドライバ回路の第１の例を示す回路図である。
【0145】
同図において、このドライバ回路は、上述の第１の実施の形態の電流源２００に代えて、可変電流源８０１を備える。また、このドライバ回路は、上述の第１の実施の形態のドライバ回路にスルーレート制御部８１１が追加されている。第３の実施の形態の第１の例のドライバ回路のそれ以外の構成は、上述の第１の実施の形態のドライバ回路の構成と同様である。
【0146】
可変電流源８０１は、上述の第１の実施の形態の電流源２５０および２６０に代えて、可変電流源８２１および８２２を備える。可変電流源８０１のそれ以外の構成は、上述の第１の実施の形態の電流源２００の構成と同様である。
【0147】
可変電流源８２１は、ＰＭＯＳトランジスタ２１０のドレインからレファレンス電流を引き出し、可変電流源８２２は、ＮＭＯＳトランジスタ２３０のドレインからレファレンス電流を引き入れる。これらのレファレンス電流は可変である。各可変電流源８２１および８２２には、スルーレート制御部８１１から電流制御信号Ｓ１およびＳ２が入力される。このとき、ＰＭＯＳトランジスタ２１０のドレインから引き出されるレファレンス電流と、ＮＭＯＳトランジスタ２３０のドレインから引き入れられるレファレンス電流とは、互いに等しくすることができる。
【0148】
スルーレート制御部８１１は、各電流制御信号Ｓ１およびＳ２に基づいて可変電流源８２１および８２２のレファレンス電流を制御する。このとき、スルーレート制御部８１１は、可変電流源８２１および８２２の電流制御に基づいて、各ドライバ２０１乃至２０３から出力される駆動信号ＯＵＴ１乃至ＯＵＴ３のスルーレートを制御することができる。
【0149】
図１２は、第３の実施の形態に係るドライバ回路の第２の例を示す回路図である。
【0150】
同図において、このドライバ回路は、上述の第１の実施の形態の電流源２００に代えて、可変電流源８０２を備える。また、このドライバ回路は、上述の第１の実施の形態のドライバ回路にスルーレート制御部８１２が追加されている。第３の実施の形態の第２の例のドライバ回路のそれ以外の構成は、上述の第１の実施の形態のドライバ回路の構成と同様である。
【0151】
可変電流源８０２は、ＰＭＯＳトランジスタ８２０およびＮＭＯＳトランジスタ８４０を備える。ＰＭＯＳトランジスタ８２０のソースには、電源電圧ＶＤＤが印加され、ＰＭＯＳトランジスタ８２０のゲートには、スルーレート制御部８１２から電流制御信号Ｓ３が入力される。ＰＭＯＳトランジスタ８２０のドレインは、各ＰＭＯＳトランジスタ２１１乃至２１３のソースに接続されている。
【0152】
ＮＭＯＳトランジスタ８４０のソースには、接地電圧ＶＳＳが印加され、ＮＭＯＳトランジスタ８４０のゲートには、スルーレート制御部８１２から電流制御信号Ｓ４が入力される。ＮＭＯＳトランジスタ８４０のドレインは、各ＮＭＯＳトランジスタ２３１乃至２３３のソースに接続されている。
【0153】
スルーレート制御部８１２は、各電流制御信号Ｓ３およびＳ４に基づいて、可変電流源８０２で生成される電流を制御する。このとき、スルーレート制御部８１２は、可変電流源８０２の電流制御に基づいて、各ドライバ２０１乃至２０３から出力される駆動信号ＯＵＴ１乃至ＯＵＴ３のスルーレートを制御することができる。
【0154】
図１３は、第３の実施の形態に係るドライバ回路の第３の例を示す回路図である。
【0155】
同図において、このドライバ回路は、上述の第３の実施の形態の第１の例のスルーレート制御部８１１に代えて、スルーレート制御部８１３が設けられている。第３の実施の形態の第３の例のドライバ回路のそれ以外の構成は、上述の第３の実施の形態の第１の例のドライバ回路の構成と同様である。
【0156】
スルーレート制御部８１３は、各電流制御信号Ｓ１およびＳ２に基づいて可変電流源８２１および８２２のレファレンス電流を制御する。ここで、スルーレート制御部８１３は、動作モードを指示する動作モード指示信号ＭＯＤに基づいて、各電流制御信号Ｓ１およびＳ２を設定することができる。動作モードは、１度に読み出される画素の個数を指定することができる。このとき、スルーレート制御部８１３は、動作モード指示信号ＭＯＤに基づいて１度に読み出される画素の個数が変更されても、駆動信号ＯＵＴ１乃至ＯＵＴ３のスルーレートが一定に維持されるように、可変電流源８２１および８２２のレファレンス電流を制御することができる。
【0157】
このように、上述の第３の実施の形態では、各ドライバ２０１乃至２０３を駆動する電流を可変とすることにより、各ドライバ２０１乃至２０３から出力される駆動信号ＯＵＴ１乃至ＯＵＴ３のスルーレートを制御する。これにより、駆動信号ＯＵＴ１乃至ＯＵＴ３の出力波形を適正に担保することができる。
【0158】
なお、上述の第３の実施の形態では、上述の第１の実施の形態のドライバ回路のスルーレート制御について説明したが、上述の第２の実施の形態のドライバ回路に上述の第３の実施の形態のスルーレート制御を適用してもよい。
【0159】
＜４．第４の実施の形態＞
上述の第１の実施の形態では、１つの電流源２００で生成された電流ＩＰ０およびＩＮ０に基づいて複数のドライバ２０１乃至２０３を駆動した。この第４の実施の形態では、複数のドライバで共用される電流源を分散配置する。
上述の第１の実施の形態では、１つの電流源２００で生成された電流ＩＰ０およびＩＮ０に基づいて複数のドライバ２０１乃至２０３を駆動した。この第４の実施の形態では、複数のドライバで共用される電流源を分散配置する。
【0160】
図１４は、第４の実施の形態に係るドライバ回路の構成例を示す回路図である。
【0161】
同図において、このドライバ回路は、上述の第１の実施の形態の電流源２００に代えて、電流源９０１乃至９０３を備える。また、このドライバ回路は、上述の第１の実施の形態のドライバ２０１乃至２０３として、ドライバ９１１乃至９１６が設けられている。
【0162】
各電流源９０１乃至９０３は、上述の第１の実施の形態の電流源２００と同様に構成することができる。各電流源９０１乃至９０３は、複数のドライバ９１１乃至９１６間に分散配置することができる。このとき、電流源９０１は、複数のドライバ９１１および９１２で共有し、電流源９０２は、複数のドライバ９１３および９１４で共有し、電流源９０３は、複数のドライバ９１５および９１６で共有することができる。このとき、ドライバ９１１および９１２は、電流源９０１に対して並列に接続され、ドライバ９１３および９１４は、電流源９０２に対して並列に接続され、ドライバ９１５および９１６は、電流源９０３に対して並列に接続される。
【0163】
また、電源電圧ＶＤＤを供給する電源線は、複数のパッド電極９２１乃至９２３に接続されている。ここで、電源電圧ＶＤＤを供給する電源線を複数のパッド電極９２１乃至９２３に接続することにより、ＩＲドロップに起因する電源電圧ＶＤＤの変動を抑制することができる。
【0164】
このように、上述の第４の実施の形態では、複数のドライバで共用される電流源９０１乃至９０３を分散配置する。これにより、各電流源９０１乃至９０３から引き出される配線を短くすることができ、配線抵抗の影響を低減することができる。
【0165】
なお、上述の第４の実施の形態では、上述の第１の実施の形態のドライバ回路について電流源を分散配置した例について説明したが、上述の第２の実施の形態のドライバ回路について電流源を分散配置してもよい。
【0166】
また、上述の実施の形態では、ドライバ回路を固体撮像装置１００に適用した例を示したが、固体撮像装置１００以外の電子機器にドライバ回路を適用してもよい。例えば、ＤＲＡＭ（Dynamic Random Access Memory）、ＭＲＡＭ（Magnetoresistive Random Access Memory）またはＮＡＮＤフラッシュメモリなどの記憶装置に適用してもよい。あるいは、液晶パネルや有機ＥＬ（Electro Luminescence）パネルなどの駆動に適用してもよいし、アンテナアレイの駆動に適用してもよい。
【0167】
また、上述の実施の形態では、電流駆動されるＰＭＯＳトランジスタ２１１乃至２１３およびＮＭＯＳトランジスタ２３１乃至２３３と、電圧駆動されるＰＭＯＳトランジスタ２２１乃至２２３およびＮＭＯＳトランジスタ２４１乃至２４３とをドライバ回路に設けた例を示した。ただし、電流駆動されるＰＭＯＳトランジスタ２１１乃至２１３およびＮＭＯＳトランジスタ２３１乃至２３３がドライバ回路にあれば、電圧駆動されるＰＭＯＳトランジスタ２２１乃至２２３およびＮＭＯＳトランジスタ２４１乃至２４３はなくてもよい。また、耐圧保護回路２７１乃至２７３は、ドライバ回路になくてもよい。
【0168】
＜１５．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【0169】
図１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【0170】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
【0171】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【0172】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【0173】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【0174】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であってもよいし、赤外線等の非可視光であってもよい。
【0175】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【0176】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
【0177】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0178】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【0179】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【0180】
図１６は、撮像部１２０３１の設置位置の例を示す図である。
【0181】
図１６では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【0182】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【0183】
なお、図１６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【0184】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【0185】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【0186】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【0187】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【0188】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、例えば、上述の第１の実施の形態乃至第４の実施の形態のいずれかのドライブ回路は、撮像部１２０３１に適用することができる。車両制御システム１２０００に本開示に係る技術を適用することにより、画素１１１の駆動の不均一性を解消し、画質を向上させることが可能となるとともに、消費電力を低減することができる。
【0189】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。また、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【0190】
なお、本技術は以下のような構成もとることができる。
（１）ロウ方向およびカラム方向にマトリックス状に画素が配置された画素アレイ部と、
電流を生成する電流生成部と、
前記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいて前記画素の駆動信号を生成する電流駆動部と
を具備する固体撮像装置。
（２）前記電流生成部は、前記制御信号に基づいて前記電流を制御する
前記（１）記載の固体撮像装置。
（３）前記制御信号は、前記画素の駆動時に選択される電流駆動部を指定する指定情報を含む
前記（２）記載の固体撮像装置。
（４）前記指定情報は、前記電流駆動部ごとに割り当てられたアドレスである
前記（３）記載の固体撮像装置。
（５）前記制御信号は、同時に駆動される前記電流駆動部の個数分の前記アドレスと、同時に駆動される前記電流駆動部の個数に応じてトグルされる信号とを含む
前記（４）記載の固体撮像装置。
（６）前記電流生成部は、前記制御信号から抽出された同時に駆動される前記電流駆動部の個数に基づいて前記電流を制御する
前記（５）記載の固体撮像装置。
（７）前記電流生成部は、同時に駆動される前記電流駆動部の個数に応じてトグルされる信号のカウンタ出力に基づいて、前記電流を制御する
前記（６）記載の固体撮像装置。
（８）前記カウンタ出力に応じた個数分の前記アドレスでそれぞれ特定される前記電流駆動部は、前記カウンタ出力にて制御された電流に基づいて同時に電流駆動される
前記（７）記載の固体撮像装置。
（９）前記電流生成部に供給される第１電源電圧と異なる第２電源電圧が供給され、前記制御信号に基づいて前記画素の駆動信号を生成する電圧駆動部と、
前記電流駆動部と前記電圧駆動部とに接続された出力端子と
をさらに具備する前記（１）から（８）のいずれかに記載の固体撮像装置。
（１０）前記電流駆動部は、前記出力端子に一端が接続される第１スイッチング素子を備え、
前記電圧駆動部は、前記出力端子に一端が接続される第２スイッチング素子を備え、
前記第１スイッチング素子は、前記電流生成部の電流端子に他端が接続され、
前記第２スイッチング素子は、前記第２電源電圧が他端に供給される
前記（９）記載の固体撮像装置。
（１１）前記電流駆動部は複数設けられ、
前記電流生成部は、前記複数の電流駆動部で共有される
前記（１）から（１０）のいずれかに記載のドライバ回路。
（１２）前記電流駆動部は、前記電流生成部に並列に接続される
前記（１１）記載のドライバ回路。
（１３）前記電圧駆動部は前記電流駆動部にそれぞれ対応して設けられ、前記第２電源電圧は前記電圧駆動部に並列に供給される
前記（９）または（１０）に記載の固体撮像装置。
（１４）前記電流駆動部はトランジスタを備え、
前記電流生成部のカレントミラー動作に基づいて生成されたミラー電流が前記トランジスタのソースに入力され、
前記制御信号は前記トランジスタのゲートに入力される
前記（１）から（１３）のいずれかに記載の固体撮像装置。
（１５）前記電流生成部のカレントミラー動作に基づいて生成されるミラー電流の制御に基づいて、前記電流駆動部のスルーレートを制御するスルーレート制御部をさらに具備する前記（１４）記載の固体撮像装置。
（１６）電流を生成する電流生成部と、
前記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいてトランジスタの駆動信号を生成する電流駆動部と
を具備するドライバ回路。
（１）ロウ方向およびカラム方向にマトリックス状に画素が配置された画素アレイ部と、
電流を生成する電流生成部と、
前記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいて前記画素の駆動信号を生成する電流駆動部と
を具備する固体撮像装置。
（２）前記電流生成部は、前記制御信号に基づいて前記電流を制御する
前記（１）記載の固体撮像装置。
（３）前記制御信号は、前記画素の駆動時に選択される電流駆動部を指定する指定情報を含む
前記（２）記載の固体撮像装置。
（４）前記指定情報は、前記電流駆動部ごとに割り当てられたアドレスである
前記（３）記載の固体撮像装置。
（５）前記制御信号は、同時に駆動される前記電流駆動部の個数分の前記アドレスと、同時に駆動される前記電流駆動部の個数に応じてトグルされる信号とを含む
前記（４）記載の固体撮像装置。
（６）前記電流生成部は、前記制御信号から抽出された同時に駆動される前記電流駆動部の個数に基づいて前記電流を制御する
前記（５）記載の固体撮像装置。
（７）前記電流生成部は、同時に駆動される前記電流駆動部の個数に応じてトグルされる信号のカウンタ出力に基づいて、前記電流を制御する
前記（６）記載の固体撮像装置。
（８）前記カウンタ出力に応じた個数分の前記アドレスでそれぞれ特定される前記電流駆動部は、前記カウンタ出力にて制御された電流に基づいて同時に電流駆動される
前記（７）記載の固体撮像装置。
（９）前記電流生成部に供給される第１電源電圧と異なる第２電源電圧が供給され、前記制御信号に基づいて前記画素の駆動信号を生成する電圧駆動部と、
前記電流駆動部と前記電圧駆動部とに接続された出力端子と
をさらに具備する前記（１）から（８）のいずれかに記載の固体撮像装置。
（１０）前記電流駆動部は、前記出力端子に一端が接続される第１スイッチング素子を備え、
前記電圧駆動部は、前記出力端子に一端が接続される第２スイッチング素子を備え、
前記第１スイッチング素子は、前記電流生成部の電流端子に他端が接続され、
前記第２スイッチング素子は、前記第２電源電圧が他端に供給される
前記（９）記載の固体撮像装置。
（１１）前記電流駆動部は複数設けられ、
前記電流生成部は、前記複数の電流駆動部で共有される
前記（１）から（１０）のいずれかに記載のドライバ回路。
（１２）前記電流駆動部は、前記電流生成部に並列に接続される
前記（１１）記載のドライバ回路。
（１３）前記電圧駆動部は前記電流駆動部にそれぞれ対応して設けられ、前記第２電源電圧は前記電圧駆動部に並列に供給される
前記（９）または（１０）に記載の固体撮像装置。
（１４）前記電流駆動部はトランジスタを備え、
前記電流生成部のカレントミラー動作に基づいて生成されたミラー電流が前記トランジスタのソースに入力され、
前記制御信号は前記トランジスタのゲートに入力される
前記（１）から（１３）のいずれかに記載の固体撮像装置。
（１５）前記電流生成部のカレントミラー動作に基づいて生成されるミラー電流の制御に基づいて、前記電流駆動部のスルーレートを制御するスルーレート制御部をさらに具備する前記（１４）記載の固体撮像装置。
（１６）電流を生成する電流生成部と、
前記電流生成部で生成された電流が分流された分流電流で駆動され、制御信号に基づいてトランジスタの駆動信号を生成する電流駆動部と
を具備するドライバ回路。
【符号の説明】
【0191】
１０１ 画素アレイ部
１１１ 画素
１０２ 垂直駆動回路
１０３ 水平駆動回路
１０４ 制御回路
１０５ カラム信号処理回路
１０６ 出力回路
２００ 電流源
２０１～２０３ ドライバ
１４１～１４３ 耐圧保護回路
１５１～１５３、１６１～１６３、１７１～１７３、１８１～１８３ スイッチング素子
１３０ 電源
１３１ 昇圧回路
１３２ 降圧回路
４０１～４０４ 論理積回路
４０５～４０８ インバータ
１１１ 画素
１０２ 垂直駆動回路
１０３ 水平駆動回路
１０４ 制御回路
１０５ カラム信号処理回路
１０６ 出力回路
２００ 電流源
２０１～２０３ ドライバ
１４１～１４３ 耐圧保護回路
１５１～１５３、１６１～１６３、１７１～１７３、１８１～１８３ スイッチング素子
１３０ 電源
１３１ 昇圧回路
１３２ 降圧回路
４０１～４０４ 論理積回路
４０５～４０８ インバータ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】