知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023172465
(43)【公開日】2023-12-06
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 1/00 20070101AFI20231129BHJP
H02M 1/08 20060101ALI20231129BHJP
H02M 7/48 20070101ALI20231129BHJP
【ＦＩ】
H02M1/00 M
H02M1/08 A
H02M7/48 M
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2022084290
(22)【出願日】2022-05-24
(71)【出願人】
【識別番号】000006013
【氏名又は名称】三菱電機株式会社
(74)【代理人】
【識別番号】110002941
【氏名又は名称】弁理士法人ぱるも特許事務所
(72)【発明者】
【氏名】藤井 嵐
(72)【発明者】
【氏名】川村 真央
【テーマコード（参考）】
5H740
5H770
【Ｆターム（参考）】
5H740BA11
5H740BA12
5H740BB02
5H740BB10
5H740BC01
5H740BC02
5H740JA01
5H740JB01
5H740KK01
5H740MM18
5H770AA15
5H770BA02
5H770CA06
5H770DA03
5H770DA41
5H770HA02Y
5H770HA03W
5H770HA07Z
5H770JA09X
5H770JA11X
(57)【要約】
【課題】並列接続されたパワーモジュール間でスイッチングタイミングずれが発生してもパワーモジュール間の共振を低減できる電力変換装置を提供する。
【解決手段】複数のパワーモジュールが並列接続された主回路を有するスイッチ素子群を含む電力変換器、複数の前記パワーモジュールの駆動を制御する制御部、及び電源と前記電力変換器との間に接続された第一のコンデンサを備えた電力変換装置であって、主回路内の複数の前記パワーモジュール間を接続する電気的な経路に並列に接続された第二のコンデンサを備えた。
【選択図】図６Ａ
【解決手段】複数のパワーモジュールが並列接続された主回路を有するスイッチ素子群を含む電力変換器、複数の前記パワーモジュールの駆動を制御する制御部、及び電源と前記電力変換器との間に接続された第一のコンデンサを備えた電力変換装置であって、主回路内の複数の前記パワーモジュール間を接続する電気的な経路に並列に接続された第二のコンデンサを備えた。
【選択図】図６Ａ
【特許請求の範囲】
【請求項1】
複数のパワーモジュールが並列接続された主回路を有するスイッチ素子群を含む電力変換器、複数の前記パワーモジュールの駆動を制御する制御部、及び電源と前記電力変換器との間に接続された第一のコンデンサを備えた電力変換装置であって、
前記主回路内の複数の前記パワーモジュールの間を接続する電気的な経路に並列に接続された第二のコンデンサを備えた電力変換装置。
前記主回路内の複数の前記パワーモジュールの間を接続する電気的な経路に並列に接続された第二のコンデンサを備えた電力変換装置。
【請求項2】
複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは複数の前記パワーモジュールの半導体スイッチング素子の第一の電極間または第二の電極間に接続された、請求項１に記載の電力変換装置。
前記第二のコンデンサは複数の前記パワーモジュールの半導体スイッチング素子の第一の電極間または第二の電極間に接続された、請求項１に記載の電力変換装置。
【請求項3】
前記電力変換器は前記スイッチ素子群が複数直列にされており、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内に接続された、請求項１に記載の電力変換装置。
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内に接続された、請求項１に記載の電力変換装置。
【請求項4】
複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内であって、隣接する前記スイッチ素子群に接続されていない側の前記半導体スイッチング素子の第一の電極間または第二の電極間に接続された、請求項３に記載の電力変換装置。
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内であって、隣接する前記スイッチ素子群に接続されていない側の前記半導体スイッチング素子の第一の電極間または第二の電極間に接続された、請求項３に記載の電力変換装置。
【請求項5】
前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
前記共振周波数ｆ０における共振経路のインピーダンスＺ０よりも前記第一の共振周波数ｆ１における共振経路のインピーダンスＺ１及び前記第二の共振周波数における共振経路のインピーダンスＺ２は大きい、請求項１に記載の電力変換装置。
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
前記共振周波数ｆ０における共振経路のインピーダンスＺ０よりも前記第一の共振周波数ｆ１における共振経路のインピーダンスＺ１及び前記第二の共振周波数における共振経路のインピーダンスＺ２は大きい、請求項１に記載の電力変換装置。
【請求項6】
前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
（２ｎ－０．５）×ｆ１≦ｆ２≦（２ｎ＋０．５）×ｆ１（ｎは自然数）を満たす、請求項１に記載の電力変換装置。
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
（２ｎ－０．５）×ｆ１≦ｆ２≦（２ｎ＋０．５）×ｆ１（ｎは自然数）を満たす、請求項１に記載の電力変換装置。
【請求項7】
複数の前記パワーモジュールは半導体スイッチング素子を含んでおり、前記半導体スイッチング素子は、炭化珪素、窒化ガリウム、酸化ガリウム、及びダイヤモンドのいずれか１つのワイドバンドギャップ半導体で構成される、請求項１から６のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、電力変換装置に関するものである。
【背景技術】
【0002】
近年、ハイブリッド自動車及び電気自動車などの電動パワートレイン用の電力変換装置は、ＩＧＢＴ及びＭＯＳＦＥＴなどの半導体素子を内蔵したパワーモジュールにより構成され、このパワーモジュールを複数並列接続し同時にスイッチング駆動することにより電力容量を増大化させている。
【0003】
この種の電力変換装置では、並列接続された複数のパワーモジュールに内蔵される半導体素子の特性差に起因するパワーモジュール間の特性差、主回路及び制御回路のインダクタンスのばらつきにより、パワーモジュールのスイッチング動作のタイミングが異なる事象が発生する。
【0004】
スイッチングタイミングの差により電流アンバランスが発生し、例えば最も早くスイッチングオンしたパワーモジュールに電流が集中し、損失が増大してそのパワーモジュールが破壊するおそれがあった。
【0005】
これに対し、パワーモジュール間のスイッチングタイミングずれを抑制する手段が知られている。例えば、電力変換装置の構造として、にゲート配線のインピーダンスが大きくなる位置のモジュールにはゲート閾値電圧が低くスイッチングタイミングの早い特性のパワーモジュールを実装するようにして、パワーモジュール間のスイッチングタイミングずれを低減する手法が提示されている（例えば、特許文献１参照）。
【0006】
また、複数の半導体素子の特性にばらつきがあっても、半導体素子の特性とゲート駆動電圧との関係をマップ情報として用いて、各半導体素子が所望の特性を示すように可変のゲート駆動電圧を与えられる構成をとる手法が提示されている（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開２０２０－１５６３０４号公報
【特許文献2】特開２０１９－４５５８号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特許文献１に開示された方法を用いれば、スイッチングタイミングずれを低減することができる。しかし、パワーモジュール間のスイッチングタイミングをそろえるようにパワーモジュールの特性を選定して実装する必要があり電力変換装置の製造工程が複雑化する、歩留まりが悪化しコストが高くなってしまう。
【0009】
特許文献２に開示された方法を用いれば、特許文献１の方法と同様に、スイッチングタイミングずれを低減することができる。しかし、提示される手法を実現するためにゲート駆動回路が複雑化しコストが高くなる、設計難易度が上がるという課題が生じる。
【0010】
さらに、発明者らは、並列接続されたパワーモジュール間でスイッチングのタイミングがずれると、各パワーモジュール間で電圧差が生じてパワーモジュール間のインダクタンスとパワーモジュール内の半導体素子の寄生容量により、パワーモジュール間で共振現象が発生することを見出した。この共振による電圧振幅が、ドレイン―ソース間電圧に発生するサージに重畳することでドレイン―ソース間にかかる電圧が大きくなりパワーモジュールを破壊に至らしめるのである。これは特に損失を減らすために高ｄｉ／ｄｔにてスイッチングを行う場合に顕著に現れる課題である。
【0011】
これを回避するためには、一般的に導通時の抵抗が大きくて損失の大きい耐圧の高い素子を選択する、あるいは大きな損失が発生することを許容する設計として高ｄｉ／ｄｔの高速駆動ではなく、低ｄｉ／ｄｔの低速駆動の設定としなければならない。損失が大きくなると、これを許容するためにコストの高い大きいサイズの半導体素子あるいは高価な高性能素子を使う必要がある。
【0012】
本願は、上記のような課題を解決するための技術を開示するものであり、簡便な構成により、スイッチングタイミングずれを発端として発生するパワーモジュール間の共振を低減可能な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【0013】
本願に開示される電力変換装置は、複数のパワーモジュールが並列接続された主回路を有するスイッチ素子群を含む電力変換器、複数の前記パワーモジュールの駆動を制御する制御部、及び電源と前記電力変換器との間に接続された第一のコンデンサを備えた電力変換装置であって、前記主回路内の複数の前記パワーモジュールの間を接続する電気的な経路に並列に接続された第二のコンデンサを備えたものである。
【発明の効果】
【0014】
本願に開示される電力変換装置によれば、主回路内の複数の前記パワーモジュール間を接続する電気的な経路に並列に接続された第二のコンデンサを備えたので、スイッチングタイミングずれを発端として発生するパワーモジュール間の共振を低減することが可能となる。
【図面の簡単な説明】
【0015】
【図1】実施の形態１に係る電力変換装置の概略構成を示す図である。
【図2】実施の形態１に係る電力変換装置の半導体スイッチング素子群の回路構成の一例を示す図である。
【図3】実施の形態１に係る電力変換装置の比較例の回路構成を示す図である。
【図4A】比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。
【図4B】比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。
【図4C】比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。
【図4D】比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。
【図4E】比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。
【図4F】比較例の電力変換装置において、パワーモジュール間の共振について説明するための図である。
【図5】比較例の電力変換装置において、パワーモジュール間の共振について説明するための別の図で、ドレイン―ソース電圧の推移を示す図である。
【図6A】実施の形態１に係る電力変換装置の回路構成の一例を示す図である。
【図7】実施の形態１に係る電力変換装置及び比較例の共振状態を比較した図である。
【図8】実施の形態１に係る電力変換装置及び比較例の共振電圧を比較した図である。
【図9】実施の形態１に係る電力変換装置及び比較例の共振振幅を比較した図である。
【図10】実施の形態１に係る電力変換装置及び比較例のドレイン―ソース電圧を比較した図である。
【図11】実施の形態１に係る電力変換装置の回路構成の別の例を示す図である。
【図12】実施の形態２に係る電力変換装置において共振電圧を共振周波数成分ごとに分解した図である。
【図13A】実施の形態３に係る電力変換装置の一部構造を示す上面図である。
【図14A】実施の形態３に係る別の電力変換装置の一部構造を示す上面図で、基板を透視した図である。
【図14C】実施の形態３に係る別の電力変換装置の一部構造を示す上面図で、基板を透視していない図である。
【図15】実施の形態１から３に係る制御部のハードウエアの構成例を示す図である。
【発明を実施するための形態】
【0016】
以下、本願で開示される電力変換装置の実施の形態について図を参照して説明する。本実施の形態に係る電力変換装置は、パワーエレクトロニクス分野のインバータあるいはコンバータなどに関するものである。なお、各図中、同一符号は、同一または相当部分を示すものとする。
【0017】
実施の形態１．
以下に、実施の形態１に係る電力変換装置について図を用いて説明する。
＜電力変換装置の概略構成＞
図１は、実施の形態１に係る電力変換装置の概略構成を示す図である。実施の形態１に係る電力変換装置は、電力変換器５０として例えばインバータから構成され、電力変換器５０の入力側には直流電源１が接続され、出力側には負荷であるモータ９が接続されている。
以下に、実施の形態１に係る電力変換装置について図を用いて説明する。
＜電力変換装置の概略構成＞
図１は、実施の形態１に係る電力変換装置の概略構成を示す図である。実施の形態１に係る電力変換装置は、電力変換器５０として例えばインバータから構成され、電力変換器５０の入力側には直流電源１が接続され、出力側には負荷であるモータ９が接続されている。
【0018】
直流電圧を出力する直流電源１は、例えばバッテリであり、この電力変換装置が電気自動車あるいはハイブリッド自動車に適用された場合には、直流電源の代表的な例として、ニッケル水素またはリチウムイオン等の二次電池からなる蓄電池が用いられ、その電圧は少なくとも１００Ｖ以上である。
【0019】
電力変換器５０の入力段には、電圧リプル及びノイズ除去用の平滑用コンデンサ２を備え、電力変換器５０は半導体スイッチング素子群３～８を備えた、３相インバータである。インバータは平滑用コンデンサ２の出力電圧を、３相交流として３相出力端子Ｖｕ、Ｖｖ、Ｖｗに出力する。インバータの３相出力端子は発電機あるいは電動機等からなるモータ９に接続され三相交流を供給する。
【0020】
制御部１０は制御線３２ａ～３２ｆにより、各半導体スイッチング素子群３～８をそれぞれ予め設定されたデッドタイムを挟んでオン、オフ制御する。具体的には、制御部１０はゲートドライバ回路１１を備えており、半導体スイッチング素子群３は制御線３２ａを介して制御部１０から出力される制御信号により、半導体スイッチング素子群４は制御線３２ｂを介して制御部１０から出力される制御信号により、半導体スイッチング素子群５は制御線３２ｃを介して制御部１０から出力される制御信号により、半導体スイッチング素子群６は制御線３２ｄを介して制御部１０から出力される制御信号により、半導体スイッチング素子群７は制御線３２ｅを介して制御部１０から出力される制御信号により、半導体スイッチング素子群８は制御線３２ｆを介して制御部１０から出力される制御信号により、スイッチング動作を行う。
【0021】
インバータの入力電圧を取得するため、電圧センサ回路（ＳＶ１）２０がインバータ入力段に平滑用コンデンサ２と並列に設置され、制御部１０は、信号線３１ａを介して入力電圧情報を取得する。また、電流センサ回路（ＳＣ１～３）２１ａ～２１ｃがインバータの３相出力端子Ｖｕ，Ｖｖ，Ｖｗとモータ９との間に設けられており、各相の電流Ｉｕ，Ｉｖ，Ｉｗの値を検出する。制御部１０は、信号線３１ｂ～３１ｄを介して、各相の電流値を取得する。
【0022】
モータ９には回転角センサ（Ｓｎｓ）３０が設けられ、モータ９の回転角θｍを検出し、検出された回転角θｍは信号線３１ｆを介して、制御部１０に入力される。また、外部から、モータ９のトルク指令値Ｔｒｑ＊及び直流電圧指令値Ｖ２＊がそれぞれ信号線４２ａ、４２ｂを介して制御部１０に入力される。
【0023】
実施の形態１に係る電力変換装置では、インバータに用いられているパワーモジュールの半導体スイッチング素子をＭＯＳＦＥＴ（Ｍｅｒｔａｌ ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）としているが、これに限るものではなく例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）とＤｉ（Ｄｉｏｄｅ：ダイオード）で構成されてもよい。
【0024】
図２は、実施の形態１に係る電力変換装置の半導体スイッチング素子群の構造を詳細に示した図で、図２では例として半導体スイッチング素子群３の構造を示した図である。半導体スイッチング素子群３は、複数のパワーモジュール３ａ、３ｂから構成されており、パワーモジュール３ａとパワーモジュール３ｂが並列に接続されている。各パワーモジュール３ａ、３ｂの半導体スイッチング素子の電極であるドレイン、ソースはそれぞれ接続されており、制御部１０の具備するゲートドライバ回路１１はゲート抵抗３Ｒａ、３Ｒｂを介して各パワーモジュール３ａ、３ｂに接続されている。パワーモジュール３ａを含む側をＡ相、パワーモジュール３ｂを含む側をＢ相と称する。なお、他の半導体スイッチング素子群４～８も同様に、複数のパワーモジュールが並列に接続された構造を有する。
【0025】
＜パワーモジュール間の共振＞
次に、発明者らが見出した、パワーモジュール間で共振現象、すなわち並列接続されたパワーモジュール間でスイッチングのタイミングがずれると、各パワーモジュール間で電圧差が生じてパワーモジュール間のインダクタンスとパワーモジュール内の半導体素子の寄生容量により、パワーモジュール間で共振が発生する現象、について説明する。
次に、発明者らが見出した、パワーモジュール間で共振現象、すなわち並列接続されたパワーモジュール間でスイッチングのタイミングがずれると、各パワーモジュール間で電圧差が生じてパワーモジュール間のインダクタンスとパワーモジュール内の半導体素子の寄生容量により、パワーモジュール間で共振が発生する現象、について説明する。
【0026】
図３は、図１の電力変換器５０であるインバータのうち半導体スイッチング素子群３，４が接続された１つのレグの回路構成を示したもので、本実施の形態１に係る回路構成に対する比較例である。図３において、各パワーモジュール３ａ、４ａの側がＡ相、各パワーモジュール３ｂ、４ｂの側がＢ相である。また、各パワーモジュール３ａ、３ｂ、４ａ、４ｂに図示されたコンデンサは、それぞれドレイン―ソース間、ドレイン―ゲート間、ゲート―ソース間に存在する寄生容量を表している。また、回路中の各寄生インダクタンスを、３Ｌａ１，３Ｌｂ１，３Ｌｇａ，３Ｌｇｂ，３Ｌｓａ，３Ｌｓｂ，３Ｌａ２，３Ｌｂ２，４Ｌａ１，４Ｌｂ１，４Ｌｇａ，４Ｌｇｂ，４Ｌｓａ，４Ｌｓｂ，４Ｌａ２，４Ｌｂ２の符号で示している。
【0027】
以下に、下アーム側の半導体スイッチング素子群４がターンオンしたときの、半導体スイッチング素子群３の各パワーモジュール間で共振が発生するメカニズムの一例を、図４Ａ～図４Ｆを用いて説明する。なお、回路中流れる電流を矢印で示している。
【0028】
（１）モードＡ
図４Ａは、モードＡの状態を示しており、半導体スイッチング素子群３，４はともにオフ状態であり、インバータの出力側のモータ９から電流が流入している状態を考える。このとき、モータ９側から流れ込む電流は、半導体スイッチング素子群３のパワーモジュール３ａ、３ｂの内部ダイオードを介してソースからドレインに流れている。
図４Ａは、モードＡの状態を示しており、半導体スイッチング素子群３，４はともにオフ状態であり、インバータの出力側のモータ９から電流が流入している状態を考える。このとき、モータ９側から流れ込む電流は、半導体スイッチング素子群３のパワーモジュール３ａ、３ｂの内部ダイオードを介してソースからドレインに流れている。
【0029】
（２）モードＢ
図４Ｂは、モードＢの状態を示しており、半導体スイッチング素子群４がターンオンする。ここで、パワーモジュール４ａに対して、パワーモジュール４ｂが遅れてターンオンする。このため、パワーモジュール４ａのドレイン電流がパワーモジュール４ｂに対して大きい。一方で、パワーモジュール３ａの内部ダイオードに流れている電流は、パワーモジュール３ｂに比べて小さくなる。このため、パワーモジュール３ａの電流がパワーモジュール３ｂより先に０となりリカバリが発生する。
図４Ｂは、モードＢの状態を示しており、半導体スイッチング素子群４がターンオンする。ここで、パワーモジュール４ａに対して、パワーモジュール４ｂが遅れてターンオンする。このため、パワーモジュール４ａのドレイン電流がパワーモジュール４ｂに対して大きい。一方で、パワーモジュール３ａの内部ダイオードに流れている電流は、パワーモジュール３ｂに比べて小さくなる。このため、パワーモジュール３ａの電流がパワーモジュール３ｂより先に０となりリカバリが発生する。
【0030】
（３）モードＣ
図４Ｃは、モードＣの状態を示している。パワーモジュール３ａの内部ダイオードにリカバリが発生するため、リカバリ電流がＡ相側に流れる。このとき、Ｂ相側のパワーモジュール３ｂはリカバリが発生していない。パワーモジュール３ｂの内部ダイオードは導通状態である。
図４Ｃは、モードＣの状態を示している。パワーモジュール３ａの内部ダイオードにリカバリが発生するため、リカバリ電流がＡ相側に流れる。このとき、Ｂ相側のパワーモジュール３ｂはリカバリが発生していない。パワーモジュール３ｂの内部ダイオードは導通状態である。
【0031】
（４）モードＤ
図４Ｄは、モードＤの状態を示している。パワーモジュール３ａの内部ダイオードがリカバリ後、パワーモジュール３ａのドレイン―ソース間の寄生容量が充電されドレイン―ソース間電圧Ｖｄｓ＿３ａが上昇する。一方、パワーモジュール３ｂの内部ダイオードは導通状態のためドレイン―ソース間電圧Ｖｄｓ＿３ｂはほぼ０Ｖである。このとき、Ｖｄｓ＿３ａ＞Ｖｄｓ＿３ｂとなり、Ａ相のパワーモジュール３ａとＢ相のパワーモジュール３ｂとの間に電位差が発生する。
図４Ｄは、モードＤの状態を示している。パワーモジュール３ａの内部ダイオードがリカバリ後、パワーモジュール３ａのドレイン―ソース間の寄生容量が充電されドレイン―ソース間電圧Ｖｄｓ＿３ａが上昇する。一方、パワーモジュール３ｂの内部ダイオードは導通状態のためドレイン―ソース間電圧Ｖｄｓ＿３ｂはほぼ０Ｖである。このとき、Ｖｄｓ＿３ａ＞Ｖｄｓ＿３ｂとなり、Ａ相のパワーモジュール３ａとＢ相のパワーモジュール３ｂとの間に電位差が発生する。
【0032】
（５）モードＥ
図４Ｅは、モードＥの状態を示している。パワーモジュール３ｂのドレイン―ソース間電圧Ｖｄｓ＿３ｂはほぼ０Ｖとなった後、リカバリが完了しパワーモジュール３ｂの内部ダイオードを導通することができず、電流は寄生容量に流れる。すなわち、半導体スイッチ群３において、Ａ相のドレイン―ソース間電圧Ｖｄｓ＿３ａは増加し、Ｂ相と電位差が発生したため、Ａ相からＢ相に電流が流れパワーモジュール３ｂのドレイン―ソース間の寄生容量は充電される。その後は、各パワーモジュール３ａ、３ｂの寄生容量間で共振する。ここで、半導体スイッチング素子群４に流れるターンオン電流は説明簡略化のため割愛する。
図４Ｅは、モードＥの状態を示している。パワーモジュール３ｂのドレイン―ソース間電圧Ｖｄｓ＿３ｂはほぼ０Ｖとなった後、リカバリが完了しパワーモジュール３ｂの内部ダイオードを導通することができず、電流は寄生容量に流れる。すなわち、半導体スイッチ群３において、Ａ相のドレイン―ソース間電圧Ｖｄｓ＿３ａは増加し、Ｂ相と電位差が発生したため、Ａ相からＢ相に電流が流れパワーモジュール３ｂのドレイン―ソース間の寄生容量は充電される。その後は、各パワーモジュール３ａ、３ｂの寄生容量間で共振する。ここで、半導体スイッチング素子群４に流れるターンオン電流は説明簡略化のため割愛する。
【0033】
（６）モードＦ
図４Ｆは、モードＦの状態を示している。パワーモジュール３ａ、３ｂのリカバリ電流が減少するときに、パワーモジュール３ａと平滑用コンデンサ２と間の寄生インダクタンス３Ｌａ1，３Ｌａ２，４Ｌａ１，４Ｌａ２、パワーモジュール３ｂと平滑用コンデンサ２と間の寄生インダクタンス３Ｌｂ１，３Ｌｂ２，４Ｌｂ１，４Ｌｂ２により、それぞれサージ電圧が発生し、各パワーモジュール３ａ、３ｂの寄生容量は平滑用コンデンサ２の電圧よりも高い電圧まで充電される。この時、寄生インダクタンスによるサージ電圧とモードＥで説明したパワーモジュール間の共振による充電電圧が重畳される。ここでも、半導体スイッチング素子群４に流れるターンオン電流は説明簡略化のため割愛する。
図４Ｆは、モードＦの状態を示している。パワーモジュール３ａ、３ｂのリカバリ電流が減少するときに、パワーモジュール３ａと平滑用コンデンサ２と間の寄生インダクタンス３Ｌａ1，３Ｌａ２，４Ｌａ１，４Ｌａ２、パワーモジュール３ｂと平滑用コンデンサ２と間の寄生インダクタンス３Ｌｂ１，３Ｌｂ２，４Ｌｂ１，４Ｌｂ２により、それぞれサージ電圧が発生し、各パワーモジュール３ａ、３ｂの寄生容量は平滑用コンデンサ２の電圧よりも高い電圧まで充電される。この時、寄生インダクタンスによるサージ電圧とモードＥで説明したパワーモジュール間の共振による充電電圧が重畳される。ここでも、半導体スイッチング素子群４に流れるターンオン電流は説明簡略化のため割愛する。
【0034】
上記では、パワーモジュール３ａ、３ｂを並列接続させた半導体スイッチング素子群３及びパワーモジュール４ａ、４ｂを並列接続させた半導体スイッチング素子群４を備えた構成において、半導体スイッチング素子群４のパワーモジュール４ａ、４ｂのスイッチングにずれが生じ、それに伴う現象について説明した。この例では、スイッチング時のリカバリタイミングがばらつくことにより、非スイッチング側の半導体スイッチング素子群３のパワーモジュール３ａ、３ｂ間に電位差が発生し、共振電流が流れる。これにより、パワーモジュール３ａ、３ｂ間に共振電圧が発生することで、平滑用コンデンサ２と各パワーモジュール３ａ、３ｂとの間の寄生インダクタンスによるサージ電圧に共振電圧が重畳され、パワーモジュール３ａ、３ｂのドレイン―ソース間電圧が増大する。
【0035】
図５は、比較例の電力変換装置が図４Ａ～図４Ｆに示したモードＡ～Ｆで動作した時の各パワーモジュール３ａ、３ｂのドレイン―ソース間の電圧波形、及びパワーモジュール３ａ、３ｂのドレイン―ソース間の共振電圧波形を示す図である。リカバリタイミングがずれることで、半導体スイッチング素子群３のＶｄｓに電位差が発生し、パワーモジュール３ａ、３ｂ間で共振する。そのときに流れる電流による充電電圧（共振電圧）が、サージ電圧のピーク電圧に重畳されることで、ドレイン―ソース間にかかる電圧が大きくなりパワーモジュールが破壊する恐れがあることが確認できる。共振による電流により、パワーモジュール３ｂのドレイン―ソース間の寄生容量の充電電圧が増加していくため、パワーモジュール３ｂのドレイン―ソース間電圧はパワーモジュール３ａより共振電圧の重畳による影響を大きく受けている。
【0036】
上記では、半導体スイッチング素子群４のスイッチングのずれによるリカバリについてスイッチングしていない半導体スイッチング素子群３への影響で説明したが、スイッチングタイミングのずれによるリカバリ発生のタイミングのずれはあくまでも一例である。スイッチングのタイミングが揃っていても、各半導体スイッチング素子群の主回路の寄生インダクタンス成分が揃っていなければ、半導体スイッチング素子群内でターンオン時の電流が異なることになり、リカバリタイミングのずれを生じさせることになる。ここで各半導体スイッチング素子群の主回路の寄生インダクタンス成分とは、半導体スイッチング素子群３であれば、寄生インダクタンス３Ｌａ１，３Ｌａ２，３Ｌｂ１，３Ｌｂ２であり、半導体スイッチング素子群４であれば、寄生インダクタンス４Ｌａ１，４Ｌａ２，４Ｌｂ１，４Ｌｂ２である。
【0037】
＜パワーモジュール間の共振電圧の抑制＞
本実施の形態１に係る電力変換装置について、上記の課題に対する解決案について説明する。すなわち、図４Ａ～図４Ｆで説明したサージ電圧の増大を抑制するためには、動作モードＥで発生するパワーモジュール間の共振電圧を抑制する必要がある。
本実施の形態１に係る電力変換装置について、上記の課題に対する解決案について説明する。すなわち、図４Ａ～図４Ｆで説明したサージ電圧の増大を抑制するためには、動作モードＥで発生するパワーモジュール間の共振電圧を抑制する必要がある。
【0038】
図６Ａは、実施の形態１に係る電力変換装置の回路構成の一例を示す図で、図１のインバータのうち半導体スイッチング素子群３，４が接続された１つのレグの回路構成を示したものである。図４の比較例の構成と異なるのは、図４Ｅで示した共振経路において、パワーモジュールが並列接続された主回路のＡ相とＢ相との間にコンデンサ１００Ｃを挿入したことである。図６Ａにおいては、上アームのパワーモジュール３ａ、３ｂのドレイン間に挿入している。その他の構成は、図４の比較例で示した構成と同様であるので、説明を省略する。また、図６Ｂは、図６ＡにモードＥでパワーモジュール間の共振電圧の発生する共振経路を示した図である。
【0039】
図７は、図４の回路構成である比較例及び図６の回路構成である実施の形態１の共振状態を示す図である。図において、横軸は周波数、縦軸は共振経路のインピーダンスを示している。比較例の共振は、パワーモジュール３ａ、３ｂ間で構成されるＬＣ共振周波数ｆ０で発生する。この共振を抑制するために、図６Ａのようにコンデンサ１００Ｃを挿入すると、比較例のＬＣ共振周波数ｆ０よりも低い周波数の第一の共振周波数ｆ１と比較例のＬＣ共振周波数ｆ０よりも高い周波数の第二の共振周波数ｆ２とを備えるようになる。これにより、ＬＣ共振周波数ｆ０におけるインピーダンスＺ０に応じて発生していた共振電圧を、第一の共振周波数ｆ１におけるインピーダンスＺ１と第二の共振周波数ｆ２におけるインピーダンスＺ２による共振電圧に分散させることができる。ここで、共振経路とは、各パワーモジュールの寄生容量と各パワーモジュールを接続するドレインライン、ソースラインから構成される閉回路を指す。すなわち、比較例においては図４Ｅで示した閉回路、図６Ｂの本実施の形態１においては、比較例の閉回路にコンデンサ１００Ｃを経由する回路を含む閉回路である。
【0040】
図８は、図５に示した比較例におけるパワーモジュール３ａ、３ｂのドレイン―ソース間の共振電圧波形（破線）に共振回路にコンデンサ１００Ｃを挿入した実施の形態１における共振電圧波形（実線）を重ねて示した図である。また、図９は、共振電圧波形に対し高速フーリエ変換処理を行った結果を比較例（破線）と実施の形態１（実線）とを対比して示した図である。図８において、コンデンサ１００Ｃを挿入することで、ドレインソース電圧ピークのタイミングにおける、共振電圧が減少していることがわかる。これは、図９に示されるように、ＬＣ共振周波数ｆ０を複数の共振周波数ｆ１，ｆ２に分散しており、共振電圧の振幅が減少するためである。
【0041】
図１０は、図５に示した比較例におけるパワーモジュール３ｂのドレイン―ソース間の電圧波形（破線）に、コンデンサ１００Ｃを挿入した実施の形態１におけるパワーモジュール３ｂのドレイン―ソース間の電圧波形（実線）を重ねて示した図である。図１０に示されるように、ドレイン―ソース間の電圧のピーク値を減少させることが可能となる。このようにドレイン―ソース間の電圧のピーク値を減少させることができれば、スイッチング素子を低損失かつ高速スイッチング駆動させることができ、小型で安価な素子を用いることが可能となる。
【0042】
以上のように、実施の形態１によれば、複数のパワーモジュールが並列接続されたスイッチング素子群を備えた電力変換装置において、複数のパワーモジュールを接続する経路と並列にコンデンサを接続して簡易な構造で共振抑制回路を構成したので、スイッチングタイミングずれを発端として発生するパワーモジュール間の共振電圧の振幅を低減することが可能となる。また、パワーモジュールのドレイン―ソース間の電圧のピーク値を減少させることが可能となる。これにより、スイッチング素子を低損失かつ高速スイッチング（高ｄｉ／ｄｔ）駆動させることができ、小型で安価な素子を用いることが可能な電力変換装置を提供することができる。パワーモジュールのスイッチングで発生するサージ電圧に、パワーモジュール間の共振が重畳すると、パワーモジュールのドレイン―ソース間の耐圧を超過する虞があったが、本実施の形態によれば共振電圧の振幅を低減し、ドレイン―ソース間の耐圧以内に抑えることができる。
【0043】
図６Ａで示した実施の形態１の回路構成において、コンデンサ１００Ｃをパワーモジュール３ａ、３ｂのドレイン間に挿入しているが、これに限るものではなく、例えば、上アームのパワーモジュール３ａ、３ｂのソース間あるいは下アームのパワーモジュール４ａ、４ｂのドレイン間に挿入しても、同様に効果を得ることができる。すなわち、並列に接続されたパワーモジュールを構成する半導体スイッチング素子の第一電極間または第二電極間にコンデンサ１００Ｃを接続すればよい。
【0044】
図１１は、実施の形態１に係る電力変換装置の回路構成の別の例を示す図である。図１１においては、上アームのパワーモジュール３ａ、３ｂのソース間にコンデンサ１００Ｃを挿入している。その他の構成は、図６Ａで示した構成と同様であるので、説明を省略する。図１１では、共振経路には、ゲート抵抗３Ｒｂ，３Ｒａが含まれているので、この抵抗での電力消費し、共振電圧の振幅は時間に応じて減衰していく。
【0045】
一方、図６Ａ及び図６Ｂで示した上アームのドレイン間及び下アームのドレイン間にコンデンサ１００Ｃを挿入した場合は、ゲート抵抗を導通していた共振電流が、コンデンサ１００Ｃを通るようになるため、ゲート抵抗による共振電圧の減衰量が減少する。このことから、上アームのドレイン間、下アームのソース間にコンデンサを挿入する方がより効果的に共振電圧を抑制することが可能である。すなわち、レグのように並列に接続されたパワーモジュールが複数直列に接続された電力変換器においては、隣接するスイッチ素子群に接続されていない側の半導体スイッチング素子の第一の電極間または第二の電極間にコンデンサ１００Ｃを接続すればよい。
【0046】
また、コンデンサ１００Ｃを挿入した実施の形態１の電力変換装置において、図７で示したように比較例のＬＣ共振周波数ｆ０でのインピーダンスＺ０よりも、第一の共振周波数ｆ１での第一のインピーダンスＺ１及び第二の共振周波数ｆ２での第二のインピーダンスＺ２が大きい特性を有している例について示したが、これに限るものではない。例えば、第二のインピーダンスＺ２が比較例のインピーダンスＺ０より小さい場合においても同様の効果を得ることができる。
【0047】
但し、図７で示したように比較例のインピーダンスＺ０よりも、第一のインピーダンスＺ１及び第二のインピーダンスＺ２の両方が大きい場合には、共振を分散させるだけでなく、インピーダンスの増加により、共振振幅を低減させることができるため、より効果的である。
【0048】
実施の形態２．
以下に、実施の形態２に係る電力変換装置について図を用いて説明する。
実施の形態１においては、図７を用いて、比較例のＬＣ共振周波数ｆ０でのインピーダンスＺ０とコンデンサ１００Ｃを挿入した場合の第一の共振周波数ｆ１での第一のインピーダンスＺ１及び第二の共振周波数ｆ２での第二のインピーダンスＺ２との関係について説明した。本実施の形態２においては、コンデンサ１００Ｃを挿入した場合の第一の共振周波数ｆ１及び第二の共振周波数ｆ２の関係について説明する。なお、実施の形態２に係る電力変換装置の回路構成は実施の形態１と同様であるので、説明を省略する。
以下に、実施の形態２に係る電力変換装置について図を用いて説明する。
実施の形態１においては、図７を用いて、比較例のＬＣ共振周波数ｆ０でのインピーダンスＺ０とコンデンサ１００Ｃを挿入した場合の第一の共振周波数ｆ１での第一のインピーダンスＺ１及び第二の共振周波数ｆ２での第二のインピーダンスＺ２との関係について説明した。本実施の形態２においては、コンデンサ１００Ｃを挿入した場合の第一の共振周波数ｆ１及び第二の共振周波数ｆ２の関係について説明する。なお、実施の形態２に係る電力変換装置の回路構成は実施の形態１と同様であるので、説明を省略する。
【0049】
図１２は、図８で示したコンデンサ１００Ｃを並列接続された複数のパワーモジュールの主回路に挿入した場合のドレイン―ソース間電圧に現れる共振電圧の推移を示す図及びそれを各共振周波数ｆ１，ｆ２成分に分解した図である。図１２に示すように、共振開始のタイミングにおいて、各周波数成分の波形は負のピークの位相であり、ここから時間経過とともに位相が変化する。ここで、第二の共振周波数ｆ２が、第一の共振周波数ｆ１の偶数倍に近い値となるようにすればよい。すなわち、ｆ２≒２ｎ×ｆ１（ｎは自然数）である。このような関係にあると、第一の共振周波数ｆ１における共振電圧の正のピーク時に第二の共振周波数ｆ２における共振電圧は負のピークとなり、振幅を相殺できることになり、好適である。ここで、第二の共振周波数ｆ２が、第一の共振周波数ｆ１の偶数倍に近い値というのは、（２ｎ－０．５）×ｆ１≦ｆ２≦（２ｎ＋０．５）×ｆ１を満たすことである。例えばｎ＝１において、１．５×ｆ１≦ｆ２≦２．５×ｆ２を満たすことである。
【0050】
実施の形態１では、第一のインピーダンスＺ１及び第二のインピーダンスＺ２が、比較例のインピーダンスＺ０よりも、大きくする方がよかったが、実施の形態２では、インピーダンスに限定することはない。第二の共振周波数ｆ２が、第一の共振周波数ｆ２の偶数倍に近い値とすることで同等の効果を奏する。さらに、実施の形態１と２を組み合わせて、設定すればより効果的となる。なお、第一の共振周波数ｆ１及び第二の共振周波数ｆ２の設定はコンデンサ１００Ｃの容量を調整することで行うことができる。
【0051】
以上のように、実施の形態２によれば、複数のパワーモジュールを接続する経路に並列に接続したコンデンサにより分散される第一の共振周波数ｆ１及び第二の共振周波数ｆ２に対し、第二の共振周波数ｆ２が、第一の共振周波数ｆ２の偶数倍に近い値とすることで実施の形態１と同様の効果を奏する。
【0052】
パワーモジュール間の電位差による共振現象は、電位差が大きいほど発生する。スイッチングタイミング、リカバリのタイミングのずれを抑えることができても、スイッチング速度（ｄＶ／ｄｔ）が早いと、少しのタイミングのずれでも電位差が発生してしまう。このため、本実施の形態１及び２に係る電力変換装置は、高速でスイッチングし、電位差が発生しやすい素子ほど効果を奏する。つまり、半導体スイッチング素子はワイドバンドギャップ半導体である半導体素子ほど共振が発生しやすく、本実施の形態１及び２の効果を得られやすい。ワイドバンドギャップ半導体は、例えばＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）、Ｇａ２Ｏ３（酸化ガリウム）、Ｃ（ダイヤモンド）等からなる半導体である。
【0053】
実施の形態３．
以下に、実施の形態３に係る電力変換装置について図を用いて説明する。
実施の形態３では、実施の形態１および２に係る電力変換装置の実装例について説明する。
以下に、実施の形態３に係る電力変換装置について図を用いて説明する。
実施の形態３では、実施の形態１および２に係る電力変換装置の実装例について説明する。
【0054】
＜実施例１＞
図１３Ａは、実施の形態３に係る電力変換装置の一部構造を示す上面図、図１３Ｂは、図１３Ａ中Ａ―Ａ方向から見た側面図である。図において、コンデンサ１００Ｃはフレーム１１３ネジまたはばね等で固定されている。パワーモジュール３ａの主回路の端子１１０ａ、パワーモジュール３ｂの主回路の端子１１０ｂはそれぞれコンデンサ１００Ｃの端子１１２ａ、１１２ｂとネジまたは溶接により接続される。ここで、コンデンサ１００Ｃはチップコンデンサと比較して大電流に対応可能なディスクリートのコンデンサである例である。
図１３Ａは、実施の形態３に係る電力変換装置の一部構造を示す上面図、図１３Ｂは、図１３Ａ中Ａ―Ａ方向から見た側面図である。図において、コンデンサ１００Ｃはフレーム１１３ネジまたはばね等で固定されている。パワーモジュール３ａの主回路の端子１１０ａ、パワーモジュール３ｂの主回路の端子１１０ｂはそれぞれコンデンサ１００Ｃの端子１１２ａ、１１２ｂとネジまたは溶接により接続される。ここで、コンデンサ１００Ｃはチップコンデンサと比較して大電流に対応可能なディスクリートのコンデンサである例である。
【0055】
この例では、コンデンサ１００Ｃに直列の寄生インダクタンス成分を小さく接続できるため、共振振幅の低減効果が大きいことに加えて、コンデンサ１００Ｃをフレーム１１３に固定させることで、振動耐久性を確保できる構成である。また、フレーム１１３はパワーモジュール３ａ、３ｂを固定することもでき、パワーモジュール３ａ、３ｂの振動耐久性も高めることが可能である。
【0056】
＜実施例２＞
図１４Ａは、実施の形態３に係る別の電力変換装置の一部構造を示す上面図で、基板を透視した図、図１４Ａ中Ｂ―Ｂ方向から見た側面図、図１４Ｃは、図１４Ａとは異なり基板を透視していない上面図である。図において、基板１１４の一方の面にコンデンサ１００Ｃが実装され、パワーモジュール３ａ、３ｂは基板１１４の他方の面側に配置されている。パワーモジュール３ａの主回路の端子１１０ａ及びパワーモジュール３ｂの主回路の端子１１０ｂの一つのノード全て、もしくはその一部が基板１１４に接続され、基板１１４上の導体を介してコンデンサ１００Ｃに接続される。
図１４Ａは、実施の形態３に係る別の電力変換装置の一部構造を示す上面図で、基板を透視した図、図１４Ａ中Ｂ―Ｂ方向から見た側面図、図１４Ｃは、図１４Ａとは異なり基板を透視していない上面図である。図において、基板１１４の一方の面にコンデンサ１００Ｃが実装され、パワーモジュール３ａ、３ｂは基板１１４の他方の面側に配置されている。パワーモジュール３ａの主回路の端子１１０ａ及びパワーモジュール３ｂの主回路の端子１１０ｂの一つのノード全て、もしくはその一部が基板１１４に接続され、基板１１４上の導体を介してコンデンサ１００Ｃに接続される。
【0057】
また、基板１１４には、パワーモジュール３ａの制御端子１１１ａ，１１１ｂ及びパワーモジュール３ｂの制御端子１１１ｃ，１１１ｄが接続され、基板１１４に搭載された制御部１０に接続される。また、基板１１４に接続される主回路の端子１１０ａ，１１０ｂは制御端子あるいは保護回路、状態検出回路に接続される端子を兼ねていてもよい。実施例２では、１つの基板１１４を用い、端子を併用することにより、小型で低コストに実現できる構成である。
【0058】
なお、実施例１，２では、ディスクリートのコンデンサを用いて説明しているが、これに限るものではなく、チップコンデンサを用いることでも同様の効果を奏する。
【0059】
以上のように実施の形態３によれば、実施の形態１及び２と同様の効果を奏するとともに、実施の形態１及び２に係る電力変換装置を簡便で小型化可能な構成で実現できる。
【0060】
なお、本実施の形態１から３における制御部１０は、ハードウエアの一例を図１５に示すように、プロセッサ１０００と記憶装置２０００から構成される。記憶装置は図示していないが、ランダムアクセスメモリ等の揮発性記憶装置と、フラッシュメモリ等の不揮発性の補助記憶装置とを具備する。また、フラッシュメモリの代わりにハードディスクの補助記憶装置を具備してもよい。プロセッサ１０００は、記憶装置２０００から入力されたプログラムを実行する。この場合、補助記憶装置から揮発性記憶装置を介してプロセッサ１０００にプログラムが入力される。また、プロセッサ１０００は、演算結果等のデータを記憶装置２０００の揮発性記憶装置に出力してもよいし、揮発性記憶装置を介して補助記憶装置にデータを保存してもよい。
【0061】
＜他の実施の形態＞
上記各実施の形態に係る電力変換装置において、電力変換器５０としてインバータを例に説明しているが、これに限るものではなくコンバータでもよい。複数のパワーモジュールが並列に接続された構成を含む電力変換器において発生する同様の課題に対し、本実施の形態に係る電力変換装置は効果を奏する。
上記各実施の形態に係る電力変換装置において、電力変換器５０としてインバータを例に説明しているが、これに限るものではなくコンバータでもよい。複数のパワーモジュールが並列に接続された構成を含む電力変換器において発生する同様の課題に対し、本実施の形態に係る電力変換装置は効果を奏する。
【0062】
各実施の形態に係る電力変換装置では、パワーモジュール内部のチップ数については図示していないが、パワーモジュール内のチップ数では１つでも複数でもよい。チップ数に限らず、同様の効果を奏する。
【0063】
各実施の形態に係る電力変換装置では、パワーモジュールの並列数は２並列構成の例で説明したが、これに限るものではなく複数並列であれば３並列でもよく、同様の効果を奏する。
【0064】
各実施の形態に係る電力変換装置では、１つのレグを例に挙げ、上アームと下アームとを機能的に区別して説明したが、これに限るものではなく、上下アームの一体型パワーモジュールを並列接続する構成でもよく、同様の効果を奏することができる。例えば、１アームのみで構成される昇圧チョッパ回路において、スイッチングオフ時に発生する共振現象に対しても、同様の効果を奏することができる。
【0065】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【0066】
以下、本開示の諸態様を付記としてまとめて記載する。
【0067】
（付記１）
複数のパワーモジュールが並列接続された主回路を有するスイッチ素子群を含む電力変換器、複数の前記パワーモジュールの駆動を制御する制御部、及び電源と前記電力変換器との間に接続された第一のコンデンサを備えた電力変換装置であって、
前記主回路内の複数の前記パワーモジュールの間を接続する電気的な経路に並列に接続された第二のコンデンサを備えた電力変換装置。
（付記２）
複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは複数の前記パワーモジュールの半導体スイッチング素子の第一の電極間または第二の電極間に接続された、付記１に記載の電力変換装置。
（付記３）
前記電力変換器は前記スイッチ素子群が複数直列にされており、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内に接続された、付記１に記載の電力変換装置。
（付記４）
複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内であって、隣接する前記スイッチ素子群に接続されていない側の前記半導体スイッチング素子の第一の電極間または第二の電極間に接続された、付記３に記載の電力変換装置。
（付記５）
前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
前記共振周波数ｆ０における共振経路のインピーダンスＺ０よりも前記第一の共振周波数ｆ１における共振経路のインピーダンスＺ１及び前記第二の共振周波数における共振経路のインピーダンスＺ２は大きい、付記１から４のいずれか１つの付記に記載の電力変換装置。
（付記６）
前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
（２ｎ－０．５）×ｆ１≦ｆ２≦（２ｎ＋０．５）×ｆ１（ｎは自然数）を満たす、付記１から５のいずれか１つの付記に記載の電力変換装置。
（付記７）
複数の前記パワーモジュールは半導体スイッチング素子を含んでおり、前記半導体スイッチング素子は、炭化珪素、窒化ガリウム、酸化ガリウム、及びダイヤモンドのいずれか１つのワイドバンドギャップ半導体で構成される、付記１から６のいずれか１つの付記に記載の電力変換装置。
複数のパワーモジュールが並列接続された主回路を有するスイッチ素子群を含む電力変換器、複数の前記パワーモジュールの駆動を制御する制御部、及び電源と前記電力変換器との間に接続された第一のコンデンサを備えた電力変換装置であって、
前記主回路内の複数の前記パワーモジュールの間を接続する電気的な経路に並列に接続された第二のコンデンサを備えた電力変換装置。
（付記２）
複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは複数の前記パワーモジュールの半導体スイッチング素子の第一の電極間または第二の電極間に接続された、付記１に記載の電力変換装置。
（付記３）
前記電力変換器は前記スイッチ素子群が複数直列にされており、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内に接続された、付記１に記載の電力変換装置。
（付記４）
複数の前記パワーモジュールはそれぞれ第一の電極及び第二の電極を有する半導体スイッチング素子を含んでおり、
前記第二のコンデンサは直列に接続された少なくとも１つの前記スイッチ素子群の主回路内であって、隣接する前記スイッチ素子群に接続されていない側の前記半導体スイッチング素子の第一の電極間または第二の電極間に接続された、付記３に記載の電力変換装置。
（付記５）
前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
前記共振周波数ｆ０における共振経路のインピーダンスＺ０よりも前記第一の共振周波数ｆ１における共振経路のインピーダンスＺ１及び前記第二の共振周波数における共振経路のインピーダンスＺ２は大きい、付記１から４のいずれか１つの付記に記載の電力変換装置。
（付記６）
前記第二のコンデンサを具備しない前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数ｆ０に対し、
前記第二のコンデンサを具備する前記電力変換装置における複数の前記パワーモジュールが並列接続された主回路での共振周波数は前記共振周波数ｆ０より低周波数の第一の共振周波数ｆ１と、前記共振周波数ｆ０より高周波数の第二の共振周波数ｆ２とを有し、
（２ｎ－０．５）×ｆ１≦ｆ２≦（２ｎ＋０．５）×ｆ１（ｎは自然数）を満たす、付記１から５のいずれか１つの付記に記載の電力変換装置。
（付記７）
複数の前記パワーモジュールは半導体スイッチング素子を含んでおり、前記半導体スイッチング素子は、炭化珪素、窒化ガリウム、酸化ガリウム、及びダイヤモンドのいずれか１つのワイドバンドギャップ半導体で構成される、付記１から６のいずれか１つの付記に記載の電力変換装置。
【符号の説明】
【0068】
１：直流電源、 ２：平滑用コンデンサ、 ３～８：半導体スイッチング素子群、 ３ａ，３ｂ，４ａ，４ｂ：パワーモジュール、 ９：モータ、 １０：制御部、 １１：ゲートドライバ回路、 ２０：電圧センサ回路（ＳＶ１）、 ２１ａ～２１ｃ：電流センサ回路（ＳＣ１～３）、 ３０：回転角センサ（Ｓｎｓ）、 ３１ａ～３１ｄ，３１ｆ：信号線、 ３２ａ～３２ｆ：制御線、 ４２ａ，４２ｂ：信号線、 ５０：電力変換器、 １００Ｃ：コンデンサ、 １１０ａ，１１０ｂ：主回路の端子、 １１１ａ～１１１ｄ：制御端子、１１２ａ，１１２ｂ：端子、 １１３：フレーム、１１４：基板、 １０００：プロセッサ、 ２０００：記憶装置
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図5】
【図6A】
【図6B】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13A】
【図13B】
【図14A】
【図14B】
【図14C】
【図15】