特開2023-172730IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特開2023-172730

技術分野

この発明は、炭化珪素半導体装置の製造方法

要約特許出願時に添付された[要約書]

【課題】コストを低減させることができる炭化珪素半導体装置の製造方法を提供すること。
【解決手段】ＳｉＣ支持基板１のおもて面に形成した複数のトレンチをＳｉＣ膜５で塞ぐことで、互いに隣り合うトレンチ同士が連結されてなる複数の空洞６を含むＳｉＣＯＮウェハ２２を作製する。互いに隣り合う空洞６間には、ＳｉＣ膜５が柱状に残ってなるＳｉＣピラー７が形成される。ＳｉＣ膜５におもて面素子構造８を形成した後、ＳｉＣＯＮウェハ２２のＳｉＣ膜５側の面をガラス支持基板２４に接着して固定する。その後、ＳｉＣピラー７を上下に分断して、ＳｉＣＯＮウェハ２２を、ガラス支持基板２４に固定された部分と、ＳｉＣ支持基板１と、に分離する。ＳｉＣＯＮウェハ２２のうち、ガラス支持基板２４に固定された部分は、ＳｉＣ膜５で構成され、所定デバイスが作製されるＳｉＣウェハ２５となる。分離後のＳｉＣ支持基板２６（ＳｉＣ支持基板１）は再利用される。
【選択図】図８

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかしながら、炭化珪素単結晶は、原料を２０００℃に近い高温度で昇華させて気相から直接固相を得る昇華法によって成長させるため、シリコン（Ｓｉ）のような液相成長（液相から固相を得る）と比べて成長速度が遅い。また、昇華法による単結晶成長では、炉内の温度勾配を大きくすることで成長速度を早くすることができるが、炭化珪素単結晶の成長において炉内の温度勾配を大きくすると結晶品質が悪くなるため、成長速度を早めることができない。このため、炭化珪素単結晶基板の単価が高く、製造コストが高くなる。特許文献１では、半導体ウェハから分離した半導体チップの厚さが薄くなりすぎることで、その後、半導体チップの裏面に行う製造工程や、半導体チップの試験工程において半導体チップに割れや折れ、クラック等の破損が生じやすく、チップ単価が高くなる。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。炭化珪素からなる半導体支持基板におもて面から所定深さの複数のトレンチを形成する第１工程を行う。前記半導体支持基板のおもて面に炭化珪素膜をエピタキシャル成長させて、前記トレンチの開口部を塞ぐとともに、複数の前記トレンチ同士を連結させることで空洞を形成し、前記空洞を含むＳｉＣＯＮウ・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明にかかる炭化珪素半導体装置の製造方法によれば、コストを低減させることができるという効果を奏する。

この発明についての権利主張の範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである（その１）。
【図2】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である。
【図3】 図２の領域区分内のレイアウト例を示す平面図である。
【図4】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。
【図5】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。
【図6】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その３）。
【図7】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その４）。
【図8】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その５）。
【図9】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その６）。
【図10】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その７）。
【図11】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その８）。
【図12】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その９）。
【図13】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１０）。
【図14】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１１）。
【図15】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１２）。
【図16】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１３）。
【図17】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１４）。
【図18】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１５）。
【図19】 実施の形態１にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである（その２）。
【図20】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１６）。
【図21】 実施の形態２にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。
【図22】 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。
【図23】 実施の形態２にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。
【図24】 実施の形態３にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である。
【図25】 図２４の切断線Ｂ－Ｂ’における断面構造を示す断面図である。
【図26】 実施の形態３にかかる炭化珪素半導体装置の製造途中の状態の別例を示す平面図である。
【図27】 図２６のＳｉＣ膜のエピタキシャル成長時の状態を模式的に示す平面図である。
【図28】 図２７の切断線Ｃ－Ｃ’における断面構造を示す断面図である。
【図29】 実施の形態４にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。
【図30】 実施の形態４にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である（その１）。
【図31】 実施の形態４にかかる炭化珪素半導体装置の製造途中の状態を示す平面図である（その２）。
【図32】 実施の形態１にかかる炭化珪素半導体装置の構造例を示す断面図である。

選択図 図8出願人が指定した本件の代表的な図

１ ＳｉＣ支持基板 ２ オリエンテーションフラット ３ トレンチ ４ ＳｉＣ支持基板の領域区分 ５ ＳｉＣ膜 ６ ＳｉＣＯＮウェハの空洞 ７ ＳｉＣピラー ８ おもて面素子構造 ９ 金属膜 １０ 炭化珪素半導体装置 １１ Ａｌ支持基板 １２，１８ Ｎｉ膜 １３，１４ 半田層 １５ 導電性板 １６ 絶縁基板 １７ 回路基板 ２１ 酸化膜（酸化膜マスク） ２２ ＳｉＣＯＮウェハ ２３ 接着剤層 ２４，２９ ガラス支持基板 ２５ ＳｉＣウェハ ２６ 分離後のＳｉＣ支持基板 ２７ 再生後のＳｉＣ支持基板 ２７ａ ＳｉＣ貼り合わせ基板の上部基板 ２７ｂ ＳｉＣ貼り合わせ基板の下部基板 ２８ ガラス支持基板の凹部 ３０ ＳｉＣチップ ３１ ｎ+型エピタキシャル層 ３２ ｎ-型エピタキシャル層 ４０ ＳｉＣＯＮウェハの回転 ４１，４４ ノズル ４２，４５ ノズルの開口部 ４３ ノズルの開口部から噴出する水 ４６ 平板 ４７ 平板のスリット ４８ 高さ調整のためのスペーサー ５１ ＳｉＣ支持基板の基底面転位 ５２ ＳｉＣ支持基板の貫通転位 ５３ トレンチピラー ５３ａ トレンチピラーのＳｉＣ支持基板の部分 ５３ｂ トレンチピラーのＳｉＣ膜の部分 ５４ トレンチピラーの側面 ５５ ボイド ６１ ＳｉＣ貼り合わせ基板 ６２ ＳｉＣ貼り合わせ基板のマーカー ７１ ｎ+型ドレイン領域 ７２ ｎ-型ドリフト領域 ７３ ｐ型ベース領域 ７４ ｎ+型ソース領域 ７５ ｐ++型コンタクト領域 ７６ ゲートトレンチ ７７ ゲート絶縁膜 ７８ ゲート電極 ７９ 層間絶縁膜 ８０ ｎ型電流拡散領域 ８１，８２ ｐ+型領域 ８３ ｎ+型領域 ８４ バリアメタル ８５ ソース電極 ８６ ドレイン電極 ＤEPI トレンチピラーのエピ高さ ＤTRN ＳｉＣ膜のエピタキシャル成長前のトレンチピラーの高さ ＷPIL トレンチピラーの短手方向の幅 ｄ１ トレンチの深さ ｔ１，ｔ１２ ＳｉＣ支持基板の厚さ ｔ２ ＳｉＣ膜の空洞上の部分の厚さ ｔ３ 空洞の高さ ｔ４ Ａｌ支持基板の厚さ ｔ１０ ＳｉＣ支持基板の総消失量 ｔ１１ ＳｉＣ支持基板の総研磨量 ｗ３ 互いに隣り合う領域区分同士のトレンチ間の最短距離 α トレンチピラーの側面と結晶方位＜１１－２０＞とのなす角度 β ＳｉＣ支持基板のオフ角 θ 所定角度

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.