(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023172805
(43)【公開日】2023-12-06
(54)【発明の名称】量子ビットアレイチップ、量子コンピュータ
(51)【国際特許分類】
G06N 10/40 20220101AFI20231129BHJP
G06F 7/38 20060101ALI20231129BHJP
【ＦＩ】
G06N10/40
G06F7/38 510
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2022084878
(22)【出願日】2022-05-24
【国等の委託研究の成果に係る記載事項】（出願人による申告）令和３年度、国立研究開発法人科学技術振興機構、ムーンショット型研究開発事業「（１）大規模集積シリコン量子コンピュータの研究開発 （２）２次元量子ビットアレイ （３）量子ビット高精度制御・高感度読み出し回路 （４）システムアーキテクチャ」委託研究、産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000005108
【氏名又は名称】株式会社日立製作所
(74)【代理人】
【識別番号】110001689
【氏名又は名称】青稜弁理士法人
(72)【発明者】
【氏名】関口 知紀
(72)【発明者】
【氏名】宇津木 健
(72)【発明者】
【氏名】新海 剛
(57)【要約】
【課題】量子ビットに供給する電流の遷移時間を高速化する。
【解決手段】半導体層と、半導体層の上に配置される絶縁層と、絶縁層の上に配置され、電圧を印加することによって、半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、電子のスピン状態を変更する場合に、電子に作用する磁場を形成するための電流を第１ゲート電極の伸長方向に流すために、第１のゲート電極に隣接して、第１のゲート電極と交互に配置される複数の第２ゲート電極と、第２ゲート電極と略同じ抵抗を持つ第３ゲート電極と、を備え、第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、第３ゲート電極に電流を流し、電流が安定した後、第３ゲート電極の電流を止め、第２ゲート電極に電流を流す制御を行う。
【選択図】図８Ａ
【解決手段】半導体層と、半導体層の上に配置される絶縁層と、絶縁層の上に配置され、電圧を印加することによって、半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、電子のスピン状態を変更する場合に、電子に作用する磁場を形成するための電流を第１ゲート電極の伸長方向に流すために、第１のゲート電極に隣接して、第１のゲート電極と交互に配置される複数の第２ゲート電極と、第２ゲート電極と略同じ抵抗を持つ第３ゲート電極と、を備え、第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、第３ゲート電極に電流を流し、電流が安定した後、第３ゲート電極の電流を止め、第２ゲート電極に電流を流す制御を行う。
【選択図】図８Ａ
【特許請求の範囲】
【請求項1】
半導体層と、前記半導体層の上に配置される絶縁層と、前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、
前記電子のスピン状態を変更する場合に、前記電子に作用する磁場を形成するための電流を前記第１ゲート電極の伸長方向に流すために、前記第１のゲート電極に隣接して、前記第１のゲート電極と交互に配置される複数の第２ゲート電極と、
前記第２ゲート電極と略同じ抵抗を持つ第３ゲート電極と、を備え、
前記第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、前記第３ゲート電極に電流を流し、前記電流が安定した後、前記第３ゲート電極の電流を止め、前記第２ゲート電極に電流を流す制御を行う、
ことを特徴とする量子ビットアレイチップ。
前記電子のスピン状態を変更する場合に、前記電子に作用する磁場を形成するための電流を前記第１ゲート電極の伸長方向に流すために、前記第１のゲート電極に隣接して、前記第１のゲート電極と交互に配置される複数の第２ゲート電極と、
前記第２ゲート電極と略同じ抵抗を持つ第３ゲート電極と、を備え、
前記第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、前記第３ゲート電極に電流を流し、前記電流が安定した後、前記第３ゲート電極の電流を止め、前記第２ゲート電極に電流を流す制御を行う、
ことを特徴とする量子ビットアレイチップ。
【請求項2】
請求項１に記載の量子ビットアレイチップであって、
前記第３ゲート電極は、前記第２ゲート電極と同じ構造を持ち、
前記第３ゲート電極に隣接して配置された第４ゲート電極は、前記第１ゲート電極と同じ構造を持ち、
前記量子ビットアレイチップの外部からの指示にしたがって、前記第４ゲート電極下部にトラップされる電子を量子演算に用いない制御を行う、
ことを特徴とする量子ビットアレイチップ。
前記第３ゲート電極は、前記第２ゲート電極と同じ構造を持ち、
前記第３ゲート電極に隣接して配置された第４ゲート電極は、前記第１ゲート電極と同じ構造を持ち、
前記量子ビットアレイチップの外部からの指示にしたがって、前記第４ゲート電極下部にトラップされる電子を量子演算に用いない制御を行う、
ことを特徴とする量子ビットアレイチップ。
【請求項3】
請求項２に記載の量子ビットアレイチップであって、
前記第２ゲート電極の一方に第１の電流スイッチ、前記第２ゲート電極の他方に第２の電流スイッチが接続され、
前記第３ゲート電極の一方に第３の電流スイッチ、前記第３ゲート電極の他方に第４の電流スイッチが接続され、
前記第１の電流スイッチおよび前記第３の電流スイッチのゲート電極に接続される端子の逆側の端子は、第１の共通端子に接続され、
前記第２の電流スイッチおよび前記第４の電流スイッチのゲート電極に接続される端子の逆側の端子は、第２の共通端子に接続され、
前記第１の共通端子には、前記量子ビットアレイチップの外部から配線を介して電流が供給され、
前記第２の共通端子から、前記量子ビットアレイチップの外部に配線を介して電流が流出する、
ことを特徴とする量子ビットアレイチップ。
前記第２ゲート電極の一方に第１の電流スイッチ、前記第２ゲート電極の他方に第２の電流スイッチが接続され、
前記第３ゲート電極の一方に第３の電流スイッチ、前記第３ゲート電極の他方に第４の電流スイッチが接続され、
前記第１の電流スイッチおよび前記第３の電流スイッチのゲート電極に接続される端子の逆側の端子は、第１の共通端子に接続され、
前記第２の電流スイッチおよび前記第４の電流スイッチのゲート電極に接続される端子の逆側の端子は、第２の共通端子に接続され、
前記第１の共通端子には、前記量子ビットアレイチップの外部から配線を介して電流が供給され、
前記第２の共通端子から、前記量子ビットアレイチップの外部に配線を介して電流が流出する、
ことを特徴とする量子ビットアレイチップ。
【請求項4】
請求項１に記載の量子ビットアレイチップであって、
前記第１ゲート電極および前記第２ゲート電極の積層方向の上部に絶縁膜を挟んで配置され、前記第１ゲート電極および前記第２ゲート電極と直交する方向に延びる複数の第5ゲート電極を有し、
前記第５ゲート電極と略同じ抵抗を持つ第６ゲート電極を備え、
前記第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、
前記第６ゲート電極に電流を流し、前記電流が安定した後、前記第６ゲート電極の電流を止め、前記第５ゲート電極に電流を流す制御を行う、
ことを特徴とする量子ビットアレイチップ。
前記第１ゲート電極および前記第２ゲート電極の積層方向の上部に絶縁膜を挟んで配置され、前記第１ゲート電極および前記第２ゲート電極と直交する方向に延びる複数の第5ゲート電極を有し、
前記第５ゲート電極と略同じ抵抗を持つ第６ゲート電極を備え、
前記第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、
前記第６ゲート電極に電流を流し、前記電流が安定した後、前記第６ゲート電極の電流を止め、前記第５ゲート電極に電流を流す制御を行う、
ことを特徴とする量子ビットアレイチップ。
【請求項5】
請求項４に記載の量子ビットアレイチップであって、
前記第５ゲート電極は、前記第６ゲート電極と同じ構造を持ち、
前記量子ビットアレイチップの外部からの指示にしたがって、前記第６ゲート電極の前記積層方向の下部にトラップされる電子を量子演算に用いない制御を行う、
ことを特徴とする量子ビットアレイチップ。
前記第５ゲート電極は、前記第６ゲート電極と同じ構造を持ち、
前記量子ビットアレイチップの外部からの指示にしたがって、前記第６ゲート電極の前記積層方向の下部にトラップされる電子を量子演算に用いない制御を行う、
ことを特徴とする量子ビットアレイチップ。
【請求項6】
請求項５に記載の量子ビットアレイチップであって、
前記第５ゲート電極の一方に第5の電流スイッチ、前記第５ゲート電極の他方に第６の電流スイッチが接続され、
前記第６ゲート電極の一方に第７の電流スイッチ、前記第６ゲート電極の他方に第８の電流スイッチが接続され、
前記第５の電流スイッチおよび前記第７の電流スイッチのゲート電極に接続される端子の逆側の端子は、第３の共通端子に接続され、
前記第６の電流スイッチおよび前記第８の電流スイッチのゲート電極に接続される端子の逆側の端子は、第４の共通端子に接続され、
前記第３の共通端子には、前記量子ビットアレイチップの外部から配線を介して電流が供給され、
前記第４の共通端子から、前記量子ビットアレイチップの外部に配線を介して電流が流出する、
ことを特徴とする量子ビットアレイチップ。
前記第５ゲート電極の一方に第5の電流スイッチ、前記第５ゲート電極の他方に第６の電流スイッチが接続され、
前記第６ゲート電極の一方に第７の電流スイッチ、前記第６ゲート電極の他方に第８の電流スイッチが接続され、
前記第５の電流スイッチおよび前記第７の電流スイッチのゲート電極に接続される端子の逆側の端子は、第３の共通端子に接続され、
前記第６の電流スイッチおよび前記第８の電流スイッチのゲート電極に接続される端子の逆側の端子は、第４の共通端子に接続され、
前記第３の共通端子には、前記量子ビットアレイチップの外部から配線を介して電流が供給され、
前記第４の共通端子から、前記量子ビットアレイチップの外部に配線を介して電流が流出する、
ことを特徴とする量子ビットアレイチップ。
【請求項7】
半導体層と、前記半導体層の上に配置される絶縁層と、前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、
前記第１のゲート電極に隣接して、前記第１のゲート電極と交互に配置される複数の第２ゲート電極とを有し、
前記電子のスピン状態を変更する場合に、前記第１のゲート電極に隣接した２本の前記第２ゲート電極である第１方向第２ゲート電極および第２方向第２ゲート電極に、互いに異なる方向の電流を流すことにより、前記電子に作用する磁場を強め、
前記第２ゲート電極と略同じ抵抗を持つ複数の第３ゲート電極を備え、
前記第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、２本の前記第３ゲート電極である第１方向第３ゲート電極および第２方向第３ゲート電極に電流を流し、前記電流が安定した後、前記第３ゲート電極の電流を止め、２本の前記第１方向第２ゲート電極および前記第２方向第２ゲート電極に互いに異なる方向の電流を流す制御を行う、
ことを特徴とする量子ビットアレイチップ。
前記第１のゲート電極に隣接して、前記第１のゲート電極と交互に配置される複数の第２ゲート電極とを有し、
前記電子のスピン状態を変更する場合に、前記第１のゲート電極に隣接した２本の前記第２ゲート電極である第１方向第２ゲート電極および第２方向第２ゲート電極に、互いに異なる方向の電流を流すことにより、前記電子に作用する磁場を強め、
前記第２ゲート電極と略同じ抵抗を持つ複数の第３ゲート電極を備え、
前記第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、２本の前記第３ゲート電極である第１方向第３ゲート電極および第２方向第３ゲート電極に電流を流し、前記電流が安定した後、前記第３ゲート電極の電流を止め、２本の前記第１方向第２ゲート電極および前記第２方向第２ゲート電極に互いに異なる方向の電流を流す制御を行う、
ことを特徴とする量子ビットアレイチップ。
【請求項8】
請求項７に記載の量子ビットアレイチップであって、
前記第３ゲート電極は、前記第２ゲート電極と同じ構造を持ち、
前記第３ゲート電極に隣接して配置された第４ゲート電極は、前記第１ゲート電極と同じ構造を持ち、
前記量子ビットアレイチップの外部からの指示にしたがって、前記第４ゲート電極下部にトラップされる電子を量子演算に用いない制御を行う、
ことを特徴とする量子ビットアレイチップ。
前記第３ゲート電極は、前記第２ゲート電極と同じ構造を持ち、
前記第３ゲート電極に隣接して配置された第４ゲート電極は、前記第１ゲート電極と同じ構造を持ち、
前記量子ビットアレイチップの外部からの指示にしたがって、前記第４ゲート電極下部にトラップされる電子を量子演算に用いない制御を行う、
ことを特徴とする量子ビットアレイチップ。
【請求項9】
請求項８に記載の量子ビットアレイチップであって、
前記第１方向第２ゲート電極の一方に第１の電流スイッチ、前記第１方向第２ゲート電極の他方に第２の電流スイッチが接続され、
前記第２方向第２ゲート電極の一方に第３の電流スイッチ、前記第２方向第２ゲート電極の他方に第４の電流スイッチが接続され、
前記第１方向第３ゲート電極の一方に第5の電流スイッチ、前記第１方向第３ゲート電極の他方に第６の電流スイッチが接続され、
前記第２方向第３ゲート電極の一方に第７の電流スイッチ、前記第２方向第３ゲート電極の他方に第８の電流スイッチが接続され、
前記第１の電流スイッチおよび前記第５の電流スイッチのゲート電極に接続される端子の逆側の端子は、第１の共通端子に接続され、
前記第３の電流スイッチおよび前記第７の電流スイッチのゲート電極に接続される端子の逆側の端子は、第２の共通端子に接続され、
前記第２の電流スイッチおよび前記第６の電流スイッチのゲート電極に接続される端子の逆側の端子は、第３の共通端子に接続され、
前記第４の電流スイッチおよび前記第８の電流スイッチのゲート電極に接続される端子の逆側の端子は、第４の共通端子に接続され、
前記第１の共通端子および前記第３の共通端子には、前記量子ビットアレイチップの外部から、配線を介して電流が供給され、
前記第２の共通端子および前記第４の共通端子から、前記量子ビットアレイチップの外部に配線を介して電流が流出する、
ことを特徴とする量子ビットアレイチップ。
前記第１方向第２ゲート電極の一方に第１の電流スイッチ、前記第１方向第２ゲート電極の他方に第２の電流スイッチが接続され、
前記第２方向第２ゲート電極の一方に第３の電流スイッチ、前記第２方向第２ゲート電極の他方に第４の電流スイッチが接続され、
前記第１方向第３ゲート電極の一方に第5の電流スイッチ、前記第１方向第３ゲート電極の他方に第６の電流スイッチが接続され、
前記第２方向第３ゲート電極の一方に第７の電流スイッチ、前記第２方向第３ゲート電極の他方に第８の電流スイッチが接続され、
前記第１の電流スイッチおよび前記第５の電流スイッチのゲート電極に接続される端子の逆側の端子は、第１の共通端子に接続され、
前記第３の電流スイッチおよび前記第７の電流スイッチのゲート電極に接続される端子の逆側の端子は、第２の共通端子に接続され、
前記第２の電流スイッチおよび前記第６の電流スイッチのゲート電極に接続される端子の逆側の端子は、第３の共通端子に接続され、
前記第４の電流スイッチおよび前記第８の電流スイッチのゲート電極に接続される端子の逆側の端子は、第４の共通端子に接続され、
前記第１の共通端子および前記第３の共通端子には、前記量子ビットアレイチップの外部から、配線を介して電流が供給され、
前記第２の共通端子および前記第４の共通端子から、前記量子ビットアレイチップの外部に配線を介して電流が流出する、
ことを特徴とする量子ビットアレイチップ。
【請求項10】
半導体層と、前記半導体層の上に配置される絶縁層と、前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、前記電子のスピン状態を変更する場合に、前記電子に作用する磁場を形成するための電流を前記第１ゲート電極の伸長方向に流すために、前記第１のゲート電極に隣接して、前記第１のゲート電極と交互に配置される複数の第２ゲート電極とを有する量子ビットアレイと、
前記量子ビットアレイを搭載する第１のチップと、前記第１のチップを制御する第２のチップと、前記第１のチップと前記第２のチップとを接続するケーブルとを有し、
前記第２のチップの電圧出力バッファから、前記第１のチップが有する前記量子ビットアレイの前記第２ゲート電極に電流を供給する際に、前記電圧出力バッファは、待機時には第１の電圧を出力し、前記電流を供給する初期段階で第２の電圧を出力し、電流が安定したときに、前記第１の電圧と略同じ電圧である第３の電圧を出力する、
ことを特徴とする量子ビットコンピュータ。
前記量子ビットアレイを搭載する第１のチップと、前記第１のチップを制御する第２のチップと、前記第１のチップと前記第２のチップとを接続するケーブルとを有し、
前記第２のチップの電圧出力バッファから、前記第１のチップが有する前記量子ビットアレイの前記第２ゲート電極に電流を供給する際に、前記電圧出力バッファは、待機時には第１の電圧を出力し、前記電流を供給する初期段階で第２の電圧を出力し、電流が安定したときに、前記第１の電圧と略同じ電圧である第３の電圧を出力する、
ことを特徴とする量子ビットコンピュータ。
【請求項11】
半導体層と、前記半導体層の上に配置される絶縁層と、前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数のゲート電極と、外部のチップから供給される電圧に応じて前記ゲート電極に出力する電圧を制御するスイッチマトリクスと、制御された前記電圧を前記ゲート電極に出力するバイアス電圧供給端子と、量子ビットアレイチップに対するアレイ制御信号を発生するためのレジスタと、を有し、
前記ゲート電極には、前記スイッチマトリクスを介して複数の前記バイアス電圧供給端子からバイアス電圧が供給され、
前記レジスタは、前記ゲート電極のそれぞれについて供給する電圧が選択可能であって、供給される前記バイアス電圧と当該バイアス電圧が供給される前記ゲート電極とを対応付けて記憶する、
ことを特徴とする量子ビットアレイチップ。
前記ゲート電極には、前記スイッチマトリクスを介して複数の前記バイアス電圧供給端子からバイアス電圧が供給され、
前記レジスタは、前記ゲート電極のそれぞれについて供給する電圧が選択可能であって、供給される前記バイアス電圧と当該バイアス電圧が供給される前記ゲート電極とを対応付けて記憶する、
ことを特徴とする量子ビットアレイチップ。
【請求項12】
請求項１１に記載の量子ビットアレイチップであって、
前記量子ビットアレイチップの外部から、前記バイアス電圧を前記量子ビットアレイチップにどのように印加するかを制御するためのバイアスパターン信号と、前記バイアスパターン信号の出力タイミングを制御するストローブ信号と、前記レジスタの状態に基づいて前記スイッチマトリクスを切り替えて所望のバイアス電圧を出力するタイミングを制御する制御イネーブル信号が入力され、
前記ストローブ信号により、前記バイアスパターン信号が前記量子ビットアレイチップに取り込まれて、前記レジスタが更新され、
前記制御イネーブル信号により、前記レジスタの値に応じて前記スイッチマトリクスの接続が切り替わることにより、所望のバイアス電圧を前記ゲート電極に出力する、
ことを特徴とする量子ビットアレイチップ。
前記量子ビットアレイチップの外部から、前記バイアス電圧を前記量子ビットアレイチップにどのように印加するかを制御するためのバイアスパターン信号と、前記バイアスパターン信号の出力タイミングを制御するストローブ信号と、前記レジスタの状態に基づいて前記スイッチマトリクスを切り替えて所望のバイアス電圧を出力するタイミングを制御する制御イネーブル信号が入力され、
前記ストローブ信号により、前記バイアスパターン信号が前記量子ビットアレイチップに取り込まれて、前記レジスタが更新され、
前記制御イネーブル信号により、前記レジスタの値に応じて前記スイッチマトリクスの接続が切り替わることにより、所望のバイアス電圧を前記ゲート電極に出力する、
ことを特徴とする量子ビットアレイチップ。
【請求項13】
請求項１２に記載の量子ビットアレイチップであって、
前記バイアスパターン信号は、量子ビットアレイ制御線の制御線アドレスと当該制御線アドレスの量子ビットアレイ制御線に印加されるバイアス電圧とにより構成され、
デコーダによりデコードされた前記制御線アドレスに応じて複数の前記レジスタの中から一の前記レジスタが選択され、
デコーダによりデコードされた前記バイアス電圧に応じて一の前記レジスタのビットが活性化される、
ことを特徴とする量子ビットアレイチップ。
前記バイアスパターン信号は、量子ビットアレイ制御線の制御線アドレスと当該制御線アドレスの量子ビットアレイ制御線に印加されるバイアス電圧とにより構成され、
デコーダによりデコードされた前記制御線アドレスに応じて複数の前記レジスタの中から一の前記レジスタが選択され、
デコーダによりデコードされた前記バイアス電圧に応じて一の前記レジスタのビットが活性化される、
ことを特徴とする量子ビットアレイチップ。
【請求項14】
請求項１３に記載の量子ビットアレイチップであって、
前記デコーダおよび前記レジスタは、複数のグループにより構成され、
それぞれの前記グループに対応した前記バイアスパターン信号を同じタイミングで入力することにより、当該同じタイミングで複数の前記ゲート電極に対する前記バイアス電圧を一度に設定可能である、
ことを特徴とする量子ビットアレイチップ。
前記デコーダおよび前記レジスタは、複数のグループにより構成され、
それぞれの前記グループに対応した前記バイアスパターン信号を同じタイミングで入力することにより、当該同じタイミングで複数の前記ゲート電極に対する前記バイアス電圧を一度に設定可能である、
ことを特徴とする量子ビットアレイチップ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子コンピューティングを実行するために、量子ビットをアレイ上に配置して集積した量子ビットアレイチップ、量子コンピュータに関するものである。
【背景技術】
【0002】
近年、量子コンピュータに注目が集まっている。これまでコンピュータの進展を支えてきた半導体素子の微細化・性能に限界が見えており、従来の古典コンピュータの性能を大幅に向上することが困難になってきている。量子コンピュータは、この限界を新しい計算原理、デバイスによって打破する試みの一つである。現在、量子コンピュータ実現に向け、ハードウェア開発が盛んに行われており、量子コンピュータの心臓部の演算素子である量子ビットとして超電導・イオントラップ・シリコン型などの方式が提案されている。
【0003】
シリコン量子コンピュータ1000の全体構成を図１に示す。量子演算デバイスである量子ビットQubit102はアレイ状に配置されてシリコンチップとして作製される量子ビットアレイチップQBA101に搭載される。QBA101では量子演算のための量子ビット制御、演算結果の量子情報のセンシングが行われる。QBA101に対して、量子操作パターン、動作タイミング、バイアス電圧、RF信号を供給するのが極低温アナログ制御チップCAC(Cryogenic analog chip)103である。このCAC103はホストコンピュータおよびブリッジ機能を持つデジタル制御チップCDC(Digital control chip)104から制御され、QBA101で行われた演算結果を受け取る。
【0004】
QBA101は量子ビットを安定に動作させるため、希釈冷凍機DR中に配置し、0.1K程度の極低温で動作させる。これを制御するCAC103は、希釈冷凍機DR中の4K程度の環境に配置する。ホストコンピュータとCDC104は室温で動作させる。
【0005】
QBAに搭載されるQubitアレイの断面図を図２Ａに示す。本QBAではMOS構造のSiチャネルC中に形成されたポテンシャルバリアPB内に閉じ込められた単一電子のスピンSをQubitとして用いる。図２Ａ(a)では量子ドット制御ゲートXQ201の電圧を高め、相互作用制御ゲートXJ202の電圧を下げることにより、XQ201直下に電子をトラップした状態を示している。Qubitの演算は図２Ｂ(b)に示すように高周波のRF信号を照射することで制御される。アレイ内のQubitには磁場Bを印加し、歳差運動の周波数fSを選択ビットで20.01GHz、非選択ビットで20GHzと設定する。アレイ全体に周波数20.01GHzのRF信号を照射すると、歳差運動の周波数がRFの周波数と一致する選択ビットのみスピンが回転され、量子演算を実行することができる。
【0006】
Qubitアレイでは図３に示すようにX方向、Y方向の2次元的にQubitが配置される。MOS構造の一層目のゲート配線として、X方向に複数並べられて配置された量子ドット制御ゲート線XQ2022、相互作用制御ゲートXJ2021が形成され、二層目のゲート配線としてY方向に複数並べて配置した量子ドット制御ゲート線YQ2032、相互作用制御ゲートYJ2031が形成される。本図では、図を見やすくするために、一層目のゲート配線と、シリコンチャネルCの間をZ方向に広げた図を示している。このようなアレイ構造をとることで、総配線数の増加を抑制しながら量子ビットの大規模集積化を実現している。
【0007】
このような量子ビットを用いた技術として、例えば、特許文献１に記載の技術が開示されている。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】WO2021/251175
【発明の概要】
【発明が解決しようとする課題】
【0009】
特許文献１に代表される従来技術における課題について、図４に示すようなQubitアレイの回路図を用いて具体的に説明する。当該回路図では、中央の演算アレイ401の両側に前処理アレイ402、後処理アレイ403を配置している。アレイは量子ドット制御ゲート用MOS(ゲートがXQまたはYQに接続)と相互作用制御ゲート用MOS(ゲートがXJに接続)が交互に配置される。SOI構造のシリコンチャネルはX方向に接続され、トランスファーゲートを介してQubit間の電子の移動や相互作用を可能としている。またシリコンチャネルをY方向に接続する相互作用制御ゲート用MOS(ゲートがYJに接続)を配置し、Y方向にも電子の移動と相互作用を可能としている。
【0010】
演算アレイ401にはQubitとして用いられるMOSが8行x16列で128個配置されている。前処理アレイ402、後処理アレイ403にもそれぞれ2列、4列の量子ドット用のMOSが配置される。シリコンチャネルはアレイ端部でX方向、Y方向ともに片側はレザバー端子Nresに共通接続され、片側はそれぞれDOE/DOS端子として分離されている。配線としては示さないが本アレイ上を多層配線によりRF信号RFQBが配置される。
【0011】
初めに、本発明が解決する第一の課題を示す。本チップにおいて1個のQubitを対象とする演算として、X軸周りスピン回転(Rx),Y軸周りスピン回転(Ry)演算がある。これらはそれぞれQubitの量子情報を保持するスピンの向きをブロッホ球のX軸およびY軸の周りに90°回転するものである。
【0012】
Rx/Ry演算を行う際の制御の一例として、動的共鳴周波数変更方式による制御を図５Ａ、５Ｂに示す。図５Ａ(a)アレイ回路図でQubit qb00を操作する際の動作波形の例を図５Ｂ(b)に示す。初めに、本チップ全体に静磁場を印加することにより、全ての量子ビット内の電子のスピンの歳差運動の共鳴周波数を20GHzに設定しておく。
【0013】
演算を行う際に、端子XJN1, XJS1間、およびXJN2、XJS2間にVL1-VL2の電圧を印加し、XJS1からXJN1に向けて、およびXJN2からXJS2に向けて20uAの電流を印加する。さらに端子YJW0, YJE0間、およびYJW1、YJW1間にVL3-VL4の電圧を印加し、YJW0からYJE0に向けて、およびYJE1からYJW1に向けて1mAの電流を印加する。本電流で発生する局所磁場によりqb00内の電子のスピン歳差運動の共鳴周波数fqb00が、待機状態の20GHzから20.01GHzへと増加する。この状態でチップ全体に20.01GHzのRF信号RFQBを、ラビ振動の周期tRBの4分の1の時間だけ印加すると、共鳴周波数が一致したqb00内の電子スピンのみを選択的90°回転させることができる。このときにRF信号の位相をスピンの歳差運動の位相と一致させるとX軸回りの回転となり、90°差をつけるとY軸まわりの回転が実現できる。最後に端子XJN1, XJS1間、XJN2, XJS2間、YJW0,YJE0間、YJW1,YJE1間に印加する電圧を反転し、fqb00を19.99GHzとした後、同じ時間待機し、スピンの歳差運動の位相変化を補償する。
【0014】
図６に、この演算を行うことによる、20GHzの基準信号とRF信号、スピンの位相の関係を示す。t=0において、RF波の周波数fRFを時間0で20GHzから20.01GHzに変化させると、RF波と基準信号の位相差φRFは1nsあたり0.5psの割合で増加していく。この周波数の切り替えはCAC内部で行われ、非常に高速に実施することができる。
【0015】
一方、Qubitに電流を供給してスピンの周波数fSを20GHzから20.01GHzに増加するにはCACからQBAに供給する電流を変化させるために、変化の立上り時間tRはnsレベルと大きくなる。スピンと基準信号の位相差φSはt=tR後にはスピンの周波数が20.01GHzとなるため、RFと同様に1nsあたり0.5psで増加していくが、t=0からt=tRまでの間は周波数が20.01GHzに到達していないため、φSの位相変化はそれよりも小さくなる。したがって、tR後のRFとスピンの位相差はt=tRでのそれぞれの基準信号からの位相差φRF0, φS0を用いて、φRF0-φS0になる。
【0016】
量子演算のフィデリティ、すなわち演算の精度を十分に保つためにはRF波とスピンの位相差を十分に小さくする必要がある。fSがリニアに変化することを仮定し、φRF0-φS0をRF周期50psの2％の1ps以下に保つためには、信号の立上り時間は4ns以下とする必要がある。電流の遷移時の波形は制御回路によって変化することが見込まれるが、フィデリティを十分に高めるためには、信号の遷移時間を数ns以下に保つ必要がある。
【0017】
図７Ａ(a)にQBA内にあるQubitアレイへのCACからの電流供給パスを示す。CACは希釈冷凍機の4Kチャンバにあり、QBAは100mKチャンバにあるため、両者は数mの同軸ケーブルまたはツイストケーブルで接続されている。したがって、CAC内の電圧バッファから電圧VL3, VL4を供給するケーブルは数十Ωオーダーの寄生抵抗RWと数百pFの寄生容量CWが付く。
【0018】
QBA内ではQubitアレイ内の量子ビット制御ゲート(ここではそのうちの１本であるYJW0、YJE0を接続するゲートを示す。)が寄生抵抗RQを持ち、またそこに流す電流を制御する電流スイッチSW0、SE0も寄生抵抗RSを持つ。
【0019】
図７Ｂ(b)に動作波形を示す。初めに(1)の時間帯ではCAC内の２つの電圧バッファはQBAに電圧VL3,VL4を供給しているが、スイッチは全てOFFしているため電圧供給ノードNW、NEはVL3、VL4に充電されている。続いて(2)の時間帯では、量子ビットのゲートYJW0 - YJE0間に電流を流すために、電流スイッチSW0、SE0をONする。電流がケーブル抵抗RW、スイッチのオン抵抗RS、Qubitアレイのゲート配線抵抗RQを流れることにより、NH、NLの電位はそれぞれVL3I、VL4Iに変化し、安定した1mAの電流I0が流れ始める。その後、RF信号を照射し、X軸/Y軸周り回転の演算を行う。最後に(3)の時間帯でスイッチをオフし待機状態に戻る。
【0020】
しかしながら、このような動作の場合、ケーブルの寄生容量CWが大きいため、電位が安定してQubitアレイの電流値が周波数変化に十分な1mAに安定するまでの時間tR0は10ns程度必要である。したがって本方式ではフィデリティを充分に高く保つことが困難である。
【0021】
本発明が解決する第一の課題はX軸周りスピン回転、Y軸周りスピン回転の演算のフィデリティを高めるために、量子ビットに供給する電流の遷移時間を高速化することである。本発明の一側面は、当該課題を解決するための量子ビットアレイチップ、量子コンピュータを提供することを目的とする。
【0022】
続いて、本発明が解決する第二の課題を示す。図４に示すように、Qubitアレイは100本以上の制御線を有している。量子演算を行う際には、それぞれの制御線の端子に8種類程度のバイアス電圧を印加し、時間とともに切り替える必要がある。このため制御端子とバイアス電圧の接続を、単純にQBAの外から入力する信号で切り替える場合、必要な信号の数が800を超えてしまう。一方、QBAの入出力端子数はチップサイズの面から100から200程度に抑えることが望ましい。
【0023】
本発明が解決する第二の課題は、QBAの外部入力端子数を低減しながら、多数の量子ビットアレイに対して複数のバイアス電圧を切り替えることができるような制御を実現することである。本発明の一側面は、当該課題を解決するための量子ビットアレイチップ、量子コンピュータを提供することを目的とする。
【課題を解決するための手段】
【0024】
本発明の一態様にかかる量子ビットアレイチップは、半導体層と、前記半導体層の上に配置される絶縁層と、前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、前記電子のスピン状態を変更する場合に、前記電子に作用する磁場を形成するための電流を前記第１ゲート電極の伸長方向に流すために、前記第１のゲート電極に隣接して、前記第１のゲート電極と交互に配置される複数の第２ゲート電極と、前記第２ゲート電極と略同じ抵抗を持つ第３ゲート電極と、を備え、前記第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、前記第３ゲート電極に電流を流し、前記電流が安定した後、前記第３ゲート電極の電流を止め、前記第２ゲート電極に電流を流す制御を行う、ことを特徴とする量子ビットアレイチップとして構成される。
【0025】
また、本発明の一態様にかかる量子ビットアレイチップは、半導体層と、前記半導体層の上に配置される絶縁層と、前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、前記第１のゲート電極に隣接して、前記第１のゲート電極と交互に配置される複数の第２ゲート電極とを有し、前記電子のスピン状態を変更する場合に、前記第１のゲート電極に隣接した２本の前記第２ゲート電極である第１方向第２ゲート電極および第２方向第２ゲート電極に、互いに異なる方向の電流を流すことにより、前記電子に作用する磁場を強め、前記第２ゲート電極と略同じ抵抗を持つ複数の第３ゲート電極を備え、前記第１ゲート電極にトラップされた電子のスピン状態を変更する場合に、２本の前記第３ゲート電極である第１方向第３ゲート電極および第２方向第３ゲート電極に電流を流し、前記電流が安定した後、前記第３ゲート電極の電流を止め、２本の前記第１方向第２ゲート電極および前記第２方向第２ゲート電極に互いに異なる方向の電流を流す制御を行う、ことを特徴とする量子ビットアレイチップとして構成される。
【0026】
また、本発明の一態様にかかる量子ビットコンピュータは、半導体層と、前記半導体層の上に配置される絶縁層と、前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数の第１ゲート電極と、前記電子のスピン状態を変更する場合に、前記電子に作用する磁場を形成するための電流を前記第１ゲート電極の伸長方向に流すために、前記第１のゲート電極に隣接して、前記第１のゲート電極と交互に配置される複数の第２ゲート電極とを有する量子ビットアレイと、前記量子ビットアレイを搭載する第１のチップと、前記第１のチップを制御する第２のチップと、前記第１のチップと前記第２のチップとを接続するケーブルとを有し、前記第２のチップの電圧出力バッファから、前記第１のチップが有する前記量子ビットアレイの前記第２ゲート電極に電流を供給する際に、前記電圧出力バッファは、待機時には第１の電圧を出力し、前記電流を供給する初期段階で第２の電圧を出力し、電流が安定したときに、前記第１の電圧と略同じ電圧である第３の電圧を出力する、ことを特徴とする量子ビットコンピュータとして構成される。
【0027】
また、本発明の一態様にかかる量子ビットアレイチップは、半導体層と、前記半導体層の上に配置される絶縁層と、前記絶縁層の上に配置され、電圧を印加することによって、前記半導体層に所定のスピン状態の電子をトラップする複数のゲート電極と、外部のチップから供給される電圧に応じて前記ゲート電極に出力する電圧を制御するスイッチマトリクスと、制御された前記電圧を前記ゲート電極に出力するバイアス電圧供給端子と、量子ビットアレイチップに対するアレイ制御信号を発生するためのレジスタと、を有し、前記ゲート電極には、前記スイッチマトリクスを介して複数の前記バイアス電圧供給端子からバイアス電圧が供給され、前記レジスタは、前記ゲート電極のそれぞれについて供給する電圧が選択可能であって、供給される前記バイアス電圧と当該バイアス電圧が供給される前記ゲート電極とを対応付けて記憶する、ことを特徴とする量子ビットアレイチップとして構成される。
【発明の効果】
【0028】
本発明の一態様によれば、量子ビットの共振周波数を高速に切り替えることができ、量子演算の一種であるX軸周り回転、Y軸周り回転演算を行う際のフィデリティを高く維持することが可能である。
【0029】
また、本発明の一態様によれば、多数の量子ビット制御線に複数のバイアス電圧を供給することを可能にしながら、チップの入力端子数を減らし、処理を高速化することができる。上記した以外の課題、構成および効果は、以下の発明を実施するための形態の説明により明らかにされる。
【図面の簡単な説明】
【0030】
【図1】シリコン量子コンピュータを示す図である。
【図2A】シリコン量子ビット構造を示す図である。
【図3】シリコン量子ビットアレイ構造を示す図である。
【図4】量子ビットアレイの回路図である。
【図5A】動的共鳴周波数変更方式の回路図である。
【図6】スピン歳差運動の位相を示す図である。
【図7A】従来のQBAへの電流供給パスの回路図である。
【図8A】本実施例の第一のQBAへの電流供給パスの回路図である。
【図9A】本実施例の第二のQBAへの電流供給パスの回路図である。
【図9B】本実施例の第二のQBAへの電流供給パスの回路図における動作波形である。
【図10A】回路シミュレーションの結果を示す図である。
【図10B】回路シミュレーションの結果を示す図である。
【図11A】本実施例の第三のQBAへの電流供給パスの回路図である。
【図11B】本実施例の第三のQBAへの電流供給パスの回路図における動作波形である。
【図12】QBAの構成を示す図である。
【図13】CAC-QBA間のインタフェース方式を示す図である。
【図14】本実施例のスイッチ制御レジスタ、スイッチマトリクスのブロック構成を示す図である。
【図15】本実施例のスイッチ制御レジスタの構成を示す図である。
【図16】本実施例におけるシリコン量子ビット構造を示す図である。
【発明を実施するための形態】
【0031】
以下、図面を用いて各実施例を説明する。以下に示す各実施例では、図４に示したような量子ドット制御ゲート用MOS(ゲートがXQまたはYQに接続)と相互作用制御ゲート用MOS(ゲートがXJに接続)が交互に配置されたQubitアレイを有したQBAを用いて説明する。
【実施例0032】
本発明の第一の実施例を図８Ａ、８Ｂに示す。図８Ａ(a)に本実施例のQBA内にあるQubitアレイへのCACからの電流供給パスを示す。図７Ａと同様にCAC803は希釈冷凍機の4Kチャンバにあり、QBA801は100mKチャンバにあるため、両者は数mの同軸ケーブルまたはツイストケーブルで接続されている。したがって、CACの電圧バッファから電圧VL3, VL4を供給するケーブルは数十Ωオーダーの寄生抵抗RWと数百pFの寄生容量CWが付く。
【0033】
QBA内ではQubitアレイ内の量子ビット制御ゲート(ここではそのうちの１本であるYJW0、YJE0を接続するゲートを示す。)が寄生抵抗RQを持ち、またそこに流す電流を制御する電流スイッチSW0、SE0も寄生抵抗RSを持つ。
【0034】
本実施例では、Qubitアレイ8011と同じ構造を持つダミーパス8012を設ける。ダミーパス8012は端子YJWD、YJEDを接続するダミー量子ビット制御ゲートからなる。本ゲートはQubitアレイ8011と同じ寄生抵抗RQを持ち、その電流を制御する電流スイッチSWD、SEDにも量子ビットアレイ用と同じ寄生抵抗RSがつく。なお、本ダミーパスはQubitアレイ内の特定の量子ビット制御ゲートを用いてもよいし、物理的に分けて作成してもよい。
【0035】
図８Ｂ(b)に本実施例の電流ダミーパスを用いた演算時の動作波形を示す。初めに(1)の時間帯ではCAC803内の２つの電圧バッファはQBA801に電圧VL3,VL4を供給しているが、スイッチは全てOFFしているため電圧供給ノードNW、NEはVL3、VL4に充電されている。
【0036】
(2)の時間帯では、Qubitアレイ8011のゲートYJW0 - YJE0間に電流を流すに前に、ダミーパス8012のゲートYJWD - YJEDに電流を流すために、電流スイッチSWD、SEDをONする。すると電流がケーブル抵抗RW、スイッチのオン抵抗RS、Qubitアレイのゲート配線抵抗RQを流れることにより、電圧供給ノードNW、NEの電位はそれぞれVL3I、VL4Iに変化する。この際、ケーブルの寄生容量CWが300pF程度と大きいため、電位が安定してダミーパスの電流値が1mAに安定するまでの時間tRDは10ns以上必要である。
【0037】
続いて(3)の時間帯でダミーパス8012のスイッチをOFFし、選択Qubitアレイ8011の電流スイッチSW0、SE0をONする。するとCAC803の電圧バッファからの電流は電圧供給ノードNWからQubitアレイを介して電圧供給ノードNEに流れるが、電圧供給ノードNW、NEはすでに電圧VL3I、VL4Iで安定しているため、電流値はtR0 = 1ns程度の短時間で1mAに安定する。その後、RF信号を照射し、X軸/Y軸周り回転の演算を行い、最後に(4)の時間帯で電流スイッチをオフし待機状態に戻る。
【0038】
したがって、本実施例を用いると量子ビットに印加する電流を高速に立ち上げることができ、量子ビットの共振周波数を高速に切り替えられるため、Rx/Ry演算を行う際のフィデリティを高く維持することが可能である。このように、第一の課題であるQubitアレイへの高速な電流供給を実現するために、発明者らは、電流ダミーパス方式を考案し、Qubitアレイに隣接して、それと同じ構造を持つダミーパスを設けて、初めにこちらに電流を供給することによって、CAC-QBA間接続ケーブルなどの寄生容量をあらかじめ最終電圧に充電しておく。そして、その状態でQubitアレイ内の選択量子ビットのゲートへ電流パスを切り替えることで、電流の遷移時間を短縮することを可能とした。これにより、従来よりも演算精度が高いQBAおよび当該QBAを備えた量子コンピュータを提供することができるようになる。
【実施例0039】
本発明の第二の実施例を図9で示す。本例では量子ビットの局所磁場を発生する際に、図５に示すように隣接したゲート配線に反対方向に対向する電流を印加し、磁場を強める駆動方式において、電流ダミーパスを適用したケースを示す。図９Ａ(a)に本実施例のQBA901内にあるQubitアレイへのCACからの電流供給パスを示す。本図ではCACは省略し、内部の電圧バッファのみを示した。図７Ａ、７Ｂ、図８Ａ、８Ｂと同様にCACは希釈冷凍機の4Kチャンバにあり、QBA901は100mKチャンバにあるため、両者は数mの同軸ケーブルまたはツイストケーブルで接続されている。したがって、CACの電圧バッファから電圧VL3, VL4を供給するケーブルは数十Ωオーダーの寄生抵抗RWと数百pFの寄生容量CWが付く。
【0040】
QBA901内ではQubitアレイ内の量子ビット制御ゲート9011のうちの２本であるYJW0、YJE0を接続するゲート9011a、およびYJW1、YJE1を接続するゲート9011bを有した2線式の例を示す。これらは寄生抵抗RQを持つ。ゲート配線の端部YJW0には電流スイッチSW0A、SW0B が接続され、CAC内のVL3およびVL4の電圧を供給する電圧バッファにケーブルを介して接続される電圧供給ノードNW3,NW4と接続される。同様に端部YJW1にはスイッチSW1A、SW1B が接続され、電圧供給ノードNW3、NW4と接続される。また、ゲート配線の端部YJE0には電流スイッチSE0A、SE0B が接続され、CACのVL4およびVL3の電圧を供給する電圧バッファにケーブルを介して接続される電圧供給ノードNE3、NE4に接続される。同様に端部YJE1には電流スイッチSE1A、SE1B が接続され、電圧供給ノードNE4,NE3と接続される。これらのスイッチは寄生抵抗RSを有している。
【0041】
本実施例では、さらに、Qubitアレイと同じ構造を持つダミーパス9012を設ける。ダミーパス9012は端部YJWD0、端部YJED0を接続する量子ビット制御ゲート9012a、および端部YJWD1、YJED1を接続するダミー量子ビット制御ゲート9012bからなる。これらはQubitアレイと同じ寄生抵抗RQを持つ。
【0042】
またゲート配線の端部YJWD0には電流スイッチSWD0が接続され、電圧供給ノードNW3に接続される。YJWD1には電流スイッチSWD1が接続され、電圧供給ノードNW4に接続される。同様に、ゲート配線の端部YJED0には電流スイッチSED0が接続され、電圧供給ノードNE4に接続される。YJED1には電流スイッチSED1が接続され、電圧供給ノードNE3に接続される。これらのスイッチにも量子ビットアレイ用と同じ寄生抵抗RSがつく。本ダミーパスはQubitアレイ内の特定の量子ビット制御ゲートを用いてもよいし、物理的に分けて作成してもよい。
【0043】
図９Ｂ(b)に本実施例の電流ダミーパスを用いた動作波形を示す。初めに(1)の時間帯ではCAC内の電圧バッファはQBAに電圧VL3,VL4を供給しているが、スイッチは全てOFFしているため電圧供給ノードNW3/NE3はVL3に充電され、電圧供給ノードNW4/NE4はVL4に充電されている。(2)の時間帯では、Qubitアレイの量子ビット制御ゲート9011に電流を流すに前に、ダミーパス9012に電流を流すために、スイッチSWD0、SED0、SWD1、SED1をONする。すると２本のダミーパスに電流ID0、ID1が図中に矢印で示す方向に流れ、ケーブル抵抗RW、アナログスイッチのオン抵抗RS、Qubitアレイのゲート配線抵抗RQを流れることにより、電圧供給ノードNW3, NE3の電位はVL3Iに電圧供給ノードNW4, NE4の電位はVL4Iに変化する。この際、ケーブルの寄生容量CWが300pF程度と大きいため、電位が安定してダミーパスの電流値が1mAに安定するまでの時間tRDは10ns以上必要である。
【0044】
続いて(3)の時間帯でダミーパス9012のスイッチをOFFし、選択Qubitアレイの電流スイッチSW0A、SE0A、SW1B、SE1BをONする。するとCACの電圧バッファからの電流は電圧供給ノードNW3、NE3からQubitアレイを介して電圧供給ノードNE4、NW4に流れるが、これらの端子はすでに電圧VL3I、VL4Iで安定しているため、図中の(3)の矢印で示す電流I0, I1はtR0 = 1ns程度の短時間で1mAに安定する。その後、RF信号を照射し、X軸/Y軸周り回転の演算を行う。
【0045】
さらに(4)の時間帯では、選択Qubitアレイの電流スイッチSW0A、SE0A、SW1B、SE1BをOFFし、選択Qubitアレイの電流スイッチSW0B、SE0B、SW1A、SE1AをONする。するとCACの電圧バッファからの電流I0,I1の向きは反転して、電圧供給ノードNW3、NE3からQubitアレイを介して電圧供給ノードNE4、NW4に流れるが、これらの端子はすでに電圧VL3I、VL4Iで安定しているため、電流値I0, I1はtR0 = 1ns程度の短時間で1mAに安定する。この電流で選択量子ビットの磁界を弱め、スピンの歳差運動の周波数を19.99GHzに下げることにより、期間(3)で同周波数を20.01GHzに増加したために基準信号よりも進んだ位相を元に戻すことができる。最後に(5)の時間帯で電流スイッチをオフし待機状態に戻る。
【0046】
したがって本実施例を用いると量子ビットの共振周波数を高速に切り替えることができ、X軸/Y軸周り回転演算を行う際のフィデリティを高く維持することが可能である。これにより、従来よりも演算精度が高いQBAおよび当該QBAを備えた量子コンピュータを提供することができる。また、Qubitアレイに流す電流を反転させてスピンの位相補償を行う場合でも、本方式を適用することができる。
【0047】
【実施例0048】
本発明の第三の実施例を図１１Ａ、１１Ｂに示す。図１１Ａ(a)に本実施例のQBA内にあるQubitアレイへのCACからの電流供給パスを示す。図７Ａ、７Ｂと同様にCACは希釈冷凍機の4Kチャンバにあり、QBAは100mKチャンバにあるため、両者は数mの同軸ケーブルまたはツイストケーブルで接続されている。したがって、CACの電圧バッファから電圧VL3, VL4を供給するケーブルは数十Ωオーダーの寄生抵抗RWと数百pFの寄生容量CWが付く。QBA1101内ではQubitアレイ内の量子ビット制御ゲート(ここではそのうちの１本であるYJW0、YJE0を接続するゲートを示す。)が寄生抵抗RQを持ち、またそこに流す電流を制御する電流スイッチSW0、SE0にも寄生抵抗RSがつく。
【0049】
図１１Ｂ(b)に本実施例の駆動方法の動作波形を示す。初めに(1)の時間帯ではCAC内の２つの電圧バッファはQBAに電圧VL3I,VL4Iを供給している。これらの電圧は実施例１において電流が1mAに安定したときのQBA内の電圧供給ノードNW、NEの安定電圧である。スイッチは全てOFFしているため、ケーブルの出力バッファ端NW1,電圧供給ノードNW0はVL3Iに充電されており、ケーブルの出力バッファ端NE1,電圧供給ノードNE0はVL4Iに充電されている。
【0050】
(2)の時間帯では、QubitアレイのゲートYJW0 - YJE0間に電流を流すために、電流スイッチSW0、SE0をONする。さらに出力バッファ端NW1に接続される電圧バッファは一定期間VL3より高い電圧VL3Oの電圧でオーバードライブした後、VL3を出力する。同様に出力バッファ端NE1に接続される電圧バッファは一定期間VL4より低い電圧VL4Oの電圧でオーバードライブした後、VL4を出力する。このオーバードライブ動作によってケーブルの充放電による電位変化を打ち消して電圧供給ノードNW0、NE0をVL3I、VL4Iに保持することができるため、電流I0を高速に出力することができる。その後、RF信号を照射し、X軸/Y軸周り回転の演算を行う。最後に(3)の時間帯で電流スイッチをオフし待機状態に戻る。
【0051】
したがって、本実施例を用いると量子ビットの共振周波数を高速に切り替えることができ、RF信号を印加して、Rx/Ry演算を行う際のフィデリティを高く維持することができ、従来よりも演算精度が高いQBAおよび当該QBAを備えた量子コンピュータを提供することが可能となる。