特開2023-172952ＣＭＵＴトランスデューサおよびＣＭＵＴトランスデューサの製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023172952
(43)【公開日】2023-12-06
(54)【発明の名称】ＣＭＵＴトランスデューサおよびＣＭＵＴトランスデューサの製造方法
(51)【国際特許分類】
H04R 19/00 20060101AFI20231129BHJP
H04R 31/00 20060101ALI20231129BHJP
B81C 1/00 20060101ALI20231129BHJP
B81B 3/00 20060101ALI20231129BHJP
【ＦＩ】
H04R19/00 330
H04R31/00 330
B81C1/00
B81B3/00
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
【外国語出願】
(21)【出願番号】P 2023084777
(22)【出願日】2023-05-23
(31)【優先権主張番号】2204899
(32)【優先日】2022-05-23
(33)【優先権主張国・地域又は機関】FR
(71)【出願人】
【識別番号】323000860
【氏名又は名称】ヴェルモン
(74)【代理人】
【識別番号】100114557
【弁理士】
【氏名又は名称】河野 英仁
(74)【代理人】
【識別番号】100078868
【弁理士】
【氏名又は名称】河野 登夫
(72)【発明者】
【氏名】キム，ヨンギル
(72)【発明者】
【氏名】メニエ，シリル
(72)【発明者】
【氏名】グロス，ドミニク
(72)【発明者】
【氏名】ヘラー，ジャック
(72)【発明者】
【氏名】スゴン，ニコラス
【テーマコード（参考）】
3C081
5D019
【Ｆターム（参考）】
3C081AA17
3C081BA22
3C081BA33
3C081BA45
3C081BA48
3C081BA53
3C081CA02
3C081CA14
3C081CA15
3C081CA29
3C081CA32
3C081CA40
3C081DA03
3C081DA04
3C081DA30
3C081EA21
5D019DD01
5D019HH01
(57)【要約】 （修正有）
【課題】静電容量型マイクロマシン超音波トランスデューサ（ＣＭＵＴ）を製造する方法を提供する。
【解決手段】ＣＭＵＴを製造する方法は、ＣＭＵＴの第１の電極を規定する第１のシリコン層１０１の面上に第１の酸化シリコン層１０３及び窒化シリコン層を形成するステップと、第１の酸化シリコン層及び窒化シリコン層のシリコンを局所的に酸化することによって、第１のシリコン層の面側に、酸化シリコン壁１０７を形成するステップと、窒化シリコン層を除去するステップと、第２の酸化シリコン層１１１を形成するステップと、第２の酸化シリコン層上に第２のシリコン層１１３を形成するステップと、基板を薄化するステップと、基板の下面から、酸化シリコン壁に対して絶縁溝１２１を形成するステップと、絶縁溝によって横方向に画定された基板の領域１２３の真上に、開口部１２７を有する金属化部１２９を形成するステップと、を含む。
【選択図】図１Ｉ
【解決手段】ＣＭＵＴを製造する方法は、ＣＭＵＴの第１の電極を規定する第１のシリコン層１０１の面上に第１の酸化シリコン層１０３及び窒化シリコン層を形成するステップと、第１の酸化シリコン層及び窒化シリコン層のシリコンを局所的に酸化することによって、第１のシリコン層の面側に、酸化シリコン壁１０７を形成するステップと、窒化シリコン層を除去するステップと、第２の酸化シリコン層１１１を形成するステップと、第２の酸化シリコン層上に第２のシリコン層１１３を形成するステップと、基板を薄化するステップと、基板の下面から、酸化シリコン壁に対して絶縁溝１２１を形成するステップと、絶縁溝によって横方向に画定された基板の領域１２３の真上に、開口部１２７を有する金属化部１２９を形成するステップと、を含む。
【選択図】図１Ｉ
【特許請求の範囲】
【請求項1】
ＣＭＵＴトランスデューサを製造する方法であって、
前記トランスデューサの第１の電極を規定する第１のシリコン層（１０１）の面上に第１の酸化シリコン層（１０３）を形成するステップａ）と、
第２のシリコン層（１１３）の面上に第２の酸化シリコン層（１１１）を形成するステップｂ）と、
ステップａ）に続いて、前記第１のシリコン層（１０１）のシリコンを局所的にエッチングすることによって、前記第１の酸化シリコン層（１０３）の厚さよりも大きい高さを有し、前記トランスデューサのキャビティ（１０９）を横方向に画定する酸化シリコン壁（１０７）を、前記第１のシリコン層（１０１）の前記面側に形成するステップｃ）と、
ステップｂ）およびｃ）に続いて、前記トランスデューサの前記キャビティ（１０９）を閉じるように、前記第２のシリコン層（１１３）および前記第２の酸化シリコン層（１１１）を備えるセットを、前記第１のシリコン層（１０１）、前記第１の酸化シリコン層（１０３）および前記酸化シリコン壁（１０７）を備えるセットに転写して付け、前記キャビティ（１０９）は、垂直方向に、前記第１の酸化シリコン層（１０３）の前記第１のシリコン層（１０１）とは反対側の面から、前記第２の酸化シリコン層（１１１）の前記第２のシリコン層（１１３）とは反対側の面まで延びているステップｄ）と
を含む方法。
前記トランスデューサの第１の電極を規定する第１のシリコン層（１０１）の面上に第１の酸化シリコン層（１０３）を形成するステップａ）と、
第２のシリコン層（１１３）の面上に第２の酸化シリコン層（１１１）を形成するステップｂ）と、
ステップａ）に続いて、前記第１のシリコン層（１０１）のシリコンを局所的にエッチングすることによって、前記第１の酸化シリコン層（１０３）の厚さよりも大きい高さを有し、前記トランスデューサのキャビティ（１０９）を横方向に画定する酸化シリコン壁（１０７）を、前記第１のシリコン層（１０１）の前記面側に形成するステップｃ）と、
ステップｂ）およびｃ）に続いて、前記トランスデューサの前記キャビティ（１０９）を閉じるように、前記第２のシリコン層（１１３）および前記第２の酸化シリコン層（１１１）を備えるセットを、前記第１のシリコン層（１０１）、前記第１の酸化シリコン層（１０３）および前記酸化シリコン壁（１０７）を備えるセットに転写して付け、前記キャビティ（１０９）は、垂直方向に、前記第１の酸化シリコン層（１０３）の前記第１のシリコン層（１０１）とは反対側の面から、前記第２の酸化シリコン層（１１１）の前記第２のシリコン層（１１３）とは反対側の面まで延びているステップｄ）と
を含む方法。
【請求項2】
ステップａ）において、前記第１の酸化シリコン層（１０３）は、前記第１のシリコン層（１０１）の前記面を乾式成長熱酸化することにより形成され、
ステップｂ）において、前記第２の酸化シリコン層（１１１）は、前記第２のシリコン層（１１３）の前記面を乾式成長熱酸化することにより形成される
請求項１に記載の方法。
ステップｂ）において、前記第２の酸化シリコン層（１１１）は、前記第２のシリコン層（１１３）の前記面を乾式成長熱酸化することにより形成される
請求項１に記載の方法。
【請求項3】
ステップｃ）は、
前記第１の酸化シリコン層（１０３）の前記第１のシリコン層（１０１）とは反対側の面上に窒化シリコン層（１０５）を堆積するステップと、
次いで、前記酸化シリコン壁（１０７）の所望の位置に前記窒化シリコン層（１０５）および前記第１の酸化シリコン層（１０３）を局所的にエッチングするステップと、
次いで、前記酸化シリコン壁（１０７）を形成するように熱酸化するステップと、
次いで、前記窒化シリコン層（１０５）を除去するステップと
を含む
請求項１または２に記載の方法。
前記第１の酸化シリコン層（１０３）の前記第１のシリコン層（１０１）とは反対側の面上に窒化シリコン層（１０５）を堆積するステップと、
次いで、前記酸化シリコン壁（１０７）の所望の位置に前記窒化シリコン層（１０５）および前記第１の酸化シリコン層（１０３）を局所的にエッチングするステップと、
次いで、前記酸化シリコン壁（１０７）を形成するように熱酸化するステップと、
次いで、前記窒化シリコン層（１０５）を除去するステップと
を含む
請求項１または２に記載の方法。
【請求項4】
前記窒化シリコン層（１０５）の除去は、ウェットエッチングにより行われる
請求項３に記載の方法。
請求項３に記載の方法。
【請求項5】
ステップｄ）において、前記第２のシリコン層（１１３）および前記第２の酸化シリコン層（１１１）を備えるセットは、直接接合によって、前記第１のシリコン層（１０１）、前記第１の酸化シリコン層（１０３）および前記酸化シリコン壁（１０７）を備えるセットに付けられる
請求項１～４のいずれか１つに記載の方法。
請求項１～４のいずれか１つに記載の方法。
【請求項6】
ステップｄ）において実施される直接接合は、７００～１，１００℃の温度でのアニールを含む
請求項５に記載の方法。
請求項５に記載の方法。
【請求項7】
ステップｄ）において実施される直接接合は、前記第２の酸化シリコン層（１１１）の前記第２のシリコン層（１１３）とは反対側の面を、前記酸化シリコン壁（１０７）の前記第１のシリコン層（１０１）とは反対側の面に接合することである
請求項５または６に記載の方法。
請求項５または６に記載の方法。
【請求項8】
前記第１のシリコン層（１０１）は固定基板であり、前記第２のシリコン層（１１３）+は前記トランスデューサの可撓性膜である
請求項１から７のいずれかに記載の方法。
請求項１から７のいずれかに記載の方法。
【請求項9】
前記第１の酸化シリコン層（１０３）の厚さは、前記第２の酸化シリコン層（１１１）の厚さと実質的に等しい
請求項１～８のいずれか１つに記載の方法。
請求項１～８のいずれか１つに記載の方法。
【請求項10】
前記第１のシリコン層（１０１）の前記第１の酸化シリコン層（１０３）とは反対側の面上に、前記トランスデューサの接触金属化部（１２５ａ、１２５ｂ）を形成するステップと、
前記接触金属化部を前記トランスデューサの制御集積回路（１５０；２５０）と接続するステップと
をさらに含む
請求項１～９のいずれか１つに記載の方法。
前記接触金属化部を前記トランスデューサの制御集積回路（１５０；２５０）と接続するステップと
をさらに含む
請求項１～９のいずれか１つに記載の方法。
【請求項11】
前記第１のシリコン層（１０１）はドープされている
請求項１～１０のいずれか１つに記載の方法。
請求項１～１０のいずれか１つに記載の方法。
【請求項12】
前記第２のシリコン層（１１３）の前記第２の酸化シリコン層（１１１）とは反対側の面上に、前記トランスデューサの第２の電極を規定する金属層（１２９）を形成するステップを含む
請求項１～１１のいずれか１つに記載の方法。
請求項１～１１のいずれか１つに記載の方法。
【請求項13】
ＣＭＵＴトランスデューサであって、
前記トランスデューサの第１の電極を規定する第１のシリコン層（１０１）と、
前記第１のシリコン層（１０１）の上面に配置され、前記第１のシリコン層（１０１）の前記上面に接触した第１の酸化シリコン層（１０３）と、
垂直方向に前記第１の酸化シリコン層（１０３）の上面よりも高く延び、部分的に前記第１のシリコン層に入り込み、横方向に前記トランスデューサのキャビティ（１０９）を画定する酸化シリコン局所壁（１０７）と、
前記キャビティをその上面で閉じる第２の酸化シリコン層（１１１）であって、前記キャビティは、垂直方向に前記第１の酸化シリコン層（１０３）の前記上面から前記第２の酸化シリコン層（１１１）の下面まで延びている、第２の酸化シリコン層（１１１）と、
前記第２の酸化シリコン層（１１１）の上面に配置され、前記第２の酸化シリコン層（１１１）の前記上面に接触した第２のシリコン層（１１３）と
を備えるＣＭＵＴトランスデューサ。
前記トランスデューサの第１の電極を規定する第１のシリコン層（１０１）と、
前記第１のシリコン層（１０１）の上面に配置され、前記第１のシリコン層（１０１）の前記上面に接触した第１の酸化シリコン層（１０３）と、
垂直方向に前記第１の酸化シリコン層（１０３）の上面よりも高く延び、部分的に前記第１のシリコン層に入り込み、横方向に前記トランスデューサのキャビティ（１０９）を画定する酸化シリコン局所壁（１０７）と、
前記キャビティをその上面で閉じる第２の酸化シリコン層（１１１）であって、前記キャビティは、垂直方向に前記第１の酸化シリコン層（１０３）の前記上面から前記第２の酸化シリコン層（１１１）の下面まで延びている、第２の酸化シリコン層（１１１）と、
前記第２の酸化シリコン層（１１１）の上面に配置され、前記第２の酸化シリコン層（１１１）の前記上面に接触した第２のシリコン層（１１３）と
を備えるＣＭＵＴトランスデューサ。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、一般に超音波トランスデューサの分野に関し、より詳細には、ＣＭＵＴ（静電容量型マイクロマシン超音波トランスデューサ）トランスデューサとも呼ばれる膜容量型超音波トランスデューサの分野に関する。
【背景技術】
【0002】
通常、ＣＭＵＴトランスデューサは、キャビティに懸架された可撓性膜と、キャビティの膜とは反対側に位置する下部電極と呼ばれる第１の電極と、キャビティの第１の電極とは反対側に位置し、可撓性膜に機械的に固定された、上部電極と呼ばれる第２の電極とを備える。作動的には、直流バイアス電圧が電極間に印加される。直流バイアス電圧に重畳された適切な交流励起電圧が電極間に印加されると、可撓性膜は電極間に印加された静電気力の変化の影響下で振動し、超音波の送信を引き起こす。逆に、トランスデューサが超音波を受信すると、可撓性膜は機械的圧力の変化の影響下で振動し、電極間の静電容量が変化するため、トランスデューサの下部電極と上部電極との間に、直流バイアス電圧に重畳された交流電圧が発生する。
【0003】
ＣＭＵＴトランスデューサは、通常、制御電子回路と結合される。制御電子回路は、送信フェーズにおいて、直流バイアス電圧に重畳された励起交流電圧を、トランスデューサの電極間に印加し、トランスデューサに超音波を送信させ、受信フェーズにおいて、トランスデューサの電極間に直流バイアス電圧を印加し、受信した超音波の影響下で発生した交流電圧を前記電極間で読み取るように構成されている。
【0004】
ＣＭＵＴトランスデューサの送信周波数は、一般にその共振周波数に関係し、この共振周波数は様々なパラメータ、特に膜およびキャビティの幾何学的および機械的特性、ならびに外部環境に依存する。
【0005】
既知のＣＭＵＴトランスデューサ及びＣＭＵＴトランスデューサの製造方法の欠点の全て又は一部に対処したＣＭＵＴトランスデューサ及びそのようなトランスデューサの製造方法を設けることができることが望ましい。
【発明の概要】
【0006】
一実施形態は、ＣＭＵＴトランスデューサの製造方法を提供する。方法は、
トランスデューサの第１の電極を規定する第１のシリコン層の面上に第１の酸化シリコン層を形成するステップａ）と、
第２のシリコン層の面上に第２の酸化シリコン層を形成するステップｂ）と、
ステップａ）に続いて、第１のシリコン層のシリコンを局所的にエッチングすることによって、第１の酸化シリコン層の厚さよりも大きい高さを有し、トランスデューサのキャビティを横方向に画定する酸化シリコン壁を、第１のシリコン層の前記面側に形成するステップｃ）と、
ステップｂ）およびｃ）に続いて、トランスデューサのキャビティを閉じるように、第２のシリコン層および第２の酸化シリコン層を備えるセットを、第１のシリコン層、第１の酸化シリコン層、および酸化シリコン壁を備えるセットに転写して付け、前記キャビティは、垂直方向に、第１の酸化シリコン層の第１のシリコン層とは反対側の面から、第２の酸化シリコン層の第２のシリコン層とは反対側の面まで延びているステップｄ）と
を含む。
トランスデューサの第１の電極を規定する第１のシリコン層の面上に第１の酸化シリコン層を形成するステップａ）と、
第２のシリコン層の面上に第２の酸化シリコン層を形成するステップｂ）と、
ステップａ）に続いて、第１のシリコン層のシリコンを局所的にエッチングすることによって、第１の酸化シリコン層の厚さよりも大きい高さを有し、トランスデューサのキャビティを横方向に画定する酸化シリコン壁を、第１のシリコン層の前記面側に形成するステップｃ）と、
ステップｂ）およびｃ）に続いて、トランスデューサのキャビティを閉じるように、第２のシリコン層および第２の酸化シリコン層を備えるセットを、第１のシリコン層、第１の酸化シリコン層、および酸化シリコン壁を備えるセットに転写して付け、前記キャビティは、垂直方向に、第１の酸化シリコン層の第１のシリコン層とは反対側の面から、第２の酸化シリコン層の第２のシリコン層とは反対側の面まで延びているステップｄ）と
を含む。
【0007】
一実施形態によれば、ステップａ）において、第１の酸化シリコン層は、第１のシリコン層の前記面を乾式成長熱酸化することにより形成され、ステップｂ）において、第２の酸化シリコン層は、第２のシリコン層の前記面を乾式成長熱酸化することにより形成される。
【0008】
一実施形態によれば、ステップｃ）は、第１の酸化シリコン層の第１のシリコン層とは反対側の面に窒化シリコン層を堆積するステップと、次いで、酸化シリコン壁の所望の位置で窒化シリコン層および第１の酸化シリコン層を局所的にエッチングするステップと、次いで、酸化シリコン壁を形成するように熱酸化するステップと、次いで、窒化シリコン層を除去するステップとを含む。
【0009】
一実施形態によれば、窒化シリコン層の除去はウェットエッチングによって行われる。
【0010】
一実施形態によれば、ステップｄ）において、第２のシリコン層および第２の酸化シリコン層を備えるセットは、直接接合によって、第１のシリコン層、第１の酸化シリコン層、および酸化シリコン壁を備えるセットに付けられる。
【0011】
一実施形態によれば、ステップｄ）において実施される直接接合は、７００～１，１００℃の温度でのアニールを含む。
【0012】
一実施形態によれば、ステップｄ）において実施される直接接合は、第２の酸化シリコン層の第２のシリコン層とは反対側の面を、酸化シリコン壁の第１のシリコン層とは反対側の面上に接合することである。
【0013】
一実施形態によれば、第１のシリコン層は固定基板であり、第２のシリコン層はトランスデューサの可撓性膜である。
【0014】
一実施形態によれば、第１の酸化シリコン層の厚さは、第２の酸化シリコン層の厚さと実質的に等しい。
【0015】
一実施形態によれば、本方法は、第１のシリコン層の第１の酸化シリコン層とは反対側の面に、トランスデューサの接触金属化部を形成するステップと、前記接触金属化部をトランスデューサの制御集積回路に接続するステップとをさらに含む。
【0016】
一実施形態によれば、第１のシリコン層はドープされている。
【0017】
一実施形態によれば、本方法は、第２のシリコン層の第２の酸化シリコン層とは反対側の面に、トランスデューサの第２の電極を規定する金属層を形成するステップを含む。
【0018】
他の実施形態は、ＣＭＵＴトランスデューサを提供する。ＣＭＵＴトランスデューサは、
トランスデューサの第１の電極を規定する第１のシリコン層と、
第１のシリコン層の上面に配置され、該第１のシリコン層の上面に接触した第１の酸化シリコン層と、
垂直方向に第１の酸化シリコン層の上面よりも高く延び、部分的に第１のシリコン層に入り込み、横方向にトランスデューサのキャビティを画定する酸化シリコン局所壁と、
キャビティをその上面で閉じる第２の酸化シリコン層であって、キャビティは、垂直方向に第１の酸化シリコン層の上面から第２の酸化シリコン層の下面まで延びている、第２の酸化シリコン層と、
第２の酸化シリコン層の上面に配置され、該第２の酸化シリコン層の上面に接触した第２のシリコン層と
を備える。
トランスデューサの第１の電極を規定する第１のシリコン層と、
第１のシリコン層の上面に配置され、該第１のシリコン層の上面に接触した第１の酸化シリコン層と、
垂直方向に第１の酸化シリコン層の上面よりも高く延び、部分的に第１のシリコン層に入り込み、横方向にトランスデューサのキャビティを画定する酸化シリコン局所壁と、
キャビティをその上面で閉じる第２の酸化シリコン層であって、キャビティは、垂直方向に第１の酸化シリコン層の上面から第２の酸化シリコン層の下面まで延びている、第２の酸化シリコン層と、
第２の酸化シリコン層の上面に配置され、該第２の酸化シリコン層の上面に接触した第２のシリコン層と
を備える。
【図面の簡単な説明】
【0019】
上記及び他の特徴及び利点は、添付図面を参照して本発明を限定するものではない実例として与えられる以下の特定の実施形態に詳細に記載されている。
【0020】
【図1A】実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。
【図1B】実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。
【図1C】実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。
【図1D】実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。
【図1E】実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。
【図1F】実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。
【図1G】実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。
【図1H】実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。
【図1I】実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。
【図2A】実施形態によるＣＭＵＴトランスデューサの製造方法の他の例の連続するステップを示す断面図である。
【図2B】実施形態によるＣＭＵＴトランスデューサの製造方法の他の例の連続するステップを示す断面図である。
【図2C】実施形態によるＣＭＵＴトランスデューサの製造方法の他の例の連続するステップを示す断面図である。
【図2D】実施形態によるＣＭＵＴトランスデューサの製造方法の他の例の連続するステップを示す断面図である。
【図2E】実施形態によるＣＭＵＴトランスデューサの製造方法の他の例の連続するステップを示す断面図である。
【発明を実施するための形態】
【0021】
同様の特徴は、様々な図において同様の参照符号によって指定されている。特に、様々な実施形態の間で共通である構造的および／または機能的特徴は、同じ参照符号を有し得、同一の構造的、寸法的および材料的特性を有し得る。
【0022】
明確にするために、本明細書に記載された実施形態の理解に有用な動作及び要素のみが図示され、詳細に説明されている。特に、記載されたトランスデューサが有し得る様々な用途は詳述されないが、記載された実施形態は、超音波トランスデューサの通常の用途、特に超音波映像装置における用途と一致している。さらに、記載されたトランスデューサの制御回路は詳述されないが、記載された実施形態は、ＣＭＵＴトランスデューサの既知の制御回路の全て又は大部分と一致する。
【0023】
本開示では、別段の指示がない限り、本願の要件に従って配置された１つ以上のＣＭＵＴトランスデューサエレメントから構成される装置をＣＭＵＴトランスデューサと呼ぶ。各ＣＭＵＴトランスデューサエレメントは、例えば並列に互いに電気的に接続された１つ以上のＣＭＵＴトランスデューサエレメンタリーセルから構成される。各ＣＭＵＴエレメンタリーセルは、例えば、キャビティに懸架された単一の可撓性膜と、膜を振動させるための電気的励起信号の受信、および／または膜の振動の影響下での電気的応答信号の生成に適合された２つの対向電極とを備える。
【0024】
別段の指示がない限り、接続された２つの要素に言及する場合、これは、導体以外のいかなる中間要素も伴わない直接接続を意味し、結合された２つの要素に言及する場合、これは、これら２つの要素を接続することができる、または、それらが１つ以上の他の要素を介して結合されることができることを意味する。
【0025】
以下の開示では、「前」、「後」、「上」、「下」、「左」、「右」などの絶対位置を述べる用語、または、「の上」、「の下」、「上方」、「下方」などの相対位置を述べる用語、または、「水平」、「垂直」などの方向を述べる用語に言及する場合、別段の指示がない限り、図面に示されている向きへの参照がなされる。
【0026】
特に指定されていない場合、「約」、「略」、「実質的に」および「程度」という表現は、該当する値の１０％の範囲内、好ましくは５％の範囲内を表す。
【0027】
図１Ａ～図１Ｉは、実施形態によるＣＭＵＴトランスデューサの製造方法の一例の連続するステップを示す断面図である。図１Ａ～図１Ｉでは、ＣＭＵＴトランスデューサの単一のエレメンタリーセルの実施形態を表している。実際には、同一の初期基板から多数のセルを同時に実装することができる。
【0028】
図１Ａは、初期のシリコン基板１０１上に酸化シリコン層１０３を形成してから窒化シリコン層１０５を形成するステップの終了時に得られる構造体を示す断面図である。基板１０１は、好ましくは比較的高濃度にドープされている。一例として、基板１０１は、１０１３～１０１８ａｔｏｍｓ／ｃｍ３のドーピングレベルを有するシリコン基板である。基板１０１の厚さは、例えば３０μｍ～１ｍｍ、例えば４００μｍ～８００μｍである。基板１０１は、例えばシリコンウェハ、またはシリコンウェハの一部に対応する。基板１０１を方法の終了時に任意に薄化できることに留意されたい。
【0029】
酸化シリコン層１０３は、基板１０１の上面に形成され、該上面に接触している。この層１０３は、例えば、高品質の酸化物が得られるように、乾式成長熱酸化（ｄｒｙ－ｇｒｏｗｉｎｇ ｔｈｅｒｍａｌ ｏｘｉｄｉｚｉｎｇ）によって形成される。層１０３は、例えば基板１０１の上面全体に連続的に、実質的に均一な厚さで延在している。層１０３の厚さは、例えば２０ｎｍ～３００ｎｍ、例えば１００ｎｍ～１５０ｎｍ、例えば１２５ｎｍ程度である。
【0030】
窒化シリコン層１０５は、例えば、層１０３の上面に堆積され、該上面に接触している。層１０５は、例えば基板１０１の上面全体に実質的に均一な厚さで連続的に延在している。層１０５は、例えば、気相化学体積法、例えば、ＬＰＣＶＤ（低圧化学気相堆積法）によって堆積され、これは、下層の酸化シリコン層１０３の品質を劣化させないという利点を有する。あるいは、層１０５は、ＰＥＣＶＤ（プラズマ励起化学気相堆積）または他の適切な堆積プロセスによって堆積されてもよい。層１０５の厚さは、例えば５０ｎｍ～５００ｎｍ、例えば１００ｎｍ～３００ｎｍ、例えば２００ｎｍ程度である。
【0031】
図１Ｂは、層１０３および１０５によって形成されたスタックを局所的にエッチングするステップの終了時に得られる構造体を示す。この例では、層１０３および１０５は、ＣＭＵＴトランスデューサの将来のキャビティに関する位置にのみ残される。層１０３および１０５は、ドライエッチング法、例えばプラズマエッチングによってエッチングされる。エッチングの終了時に、基板１０１の上面がＣＭＵＴトランスデューサの将来のキャビティの周囲に露出する。
【0032】
図１Ｃは、ＬＯＣＯＳ（シリコンの局所酸化）法とも呼ばれる、基板１０１のシリコンを局所的に酸化するステップの終了時に得られる構造体を示す。このステップにおいて、図１Ｂのエッチングステップの終了時に露出した基板１０１の上面の部分の熱酸化を実施する。この結果、基板１０１の上面の露出部分、すなわちＣＭＵＴトランスデューサの将来のキャビティの周囲に、酸化シリコン壁１０７が成長する。しかし、窒化シリコン層１０５は、基板１０１の将来のキャビティの位置での酸化を阻止する。酸化シリコン壁１０７の高さは、ＣＭＵＴトランスデューサの将来のキャビティの厚さまたは深さを規定する。より詳細には、この例では、ＣＭＵＴトランスデューサの将来のキャビティの深さは、酸化シリコン壁１０７の上面のレベルと酸化シリコン層１０３の上面のレベルとの間の距離に対応する。酸化シリコン壁１０７の上面のレベルは、酸化シリコン層１０３の上面のレベルよりも上に位置する。ＬＯＣＯＳ法の利点は、特に酸化の温度および期間を制御することにより、壁１０７の高さ、ひいてはキャビティの深さを正確に制御できることである。これは、浅い深さ、例えば１００ｎｍ未満の深さ、例えば約５０ｎｍの深さのキャビティを作る場合に特に有利である。しかしながら、説明した実施形態は、浅い深さのキャビティに限定されるものではない。一例として、ＣＭＵＴトランスデューサのキャビティの深さは、１０ｎｍ～１μｍである。
【0033】
非限定的な説明するための例として、酸化シリコン層は１２５ｎｍ程度の厚さを有し、酸化シリコン壁１０７は基板１０１の上面のレベルから約１７５ｎｍの高さだけ突出し、約５０ｎｍのキャビティの深さが得られる。酸化中に基板の厚さの一部が消費され、酸化シリコンに変化することに留意されたい。例えば、基板１０１の上面のレベルに対して約１７５ｎｍ突出した壁１０７を得るためには、基板のシリコンの１３７．５ｎｍ程度の厚さが酸化中に消費されることにより、壁１０７が３１２．５ｎｍ（１３７．５＋１７５ｎｍ）程度の全高を有することになる。
【0034】
図１Ｄは、窒化シリコン層１０５を除去するステップの終了時に得られる構造体を示す。層１０５は、酸化シリコンに対して窒化シリコンを選択的にエッチングする方法によって除去される。好ましくは、層１０５はウェットエッチングにより除去され、これにより下層の酸化シリコン層１０３の品質を維持することができる。特に、ドライエッチング法と比較して、酸化シリコン層１０３の上面にマイクロクラックが形成されることを避けることができる。このステップの終了時に、ＣＭＵＴトランスデューサのキャビティ１０９を横方向に囲む酸化シリコン壁１０７、キャビティ１０９の底を規定する上面を有する酸化シリコン層１０３、および下層の基板１０１のみが残される。
【0035】
図１Ｅは、図１Ｄの構造体の上面から、酸化シリコン層１１１、シリコン層１１３、酸化シリコン層１１５、および例えばシリコンで作られた支持層１１７を順次に含むスタックを、図１Ｄの構造体の上面側に転写して付けるステップの終了時に得られる構造体を示す。一例として、層１１１、１１３、１１５および１１７それぞれは、図１Ｄの構造体の表面全体に実質的に均一な厚さで連続的に延在している。層１１１、１１３、１１５および１１７は、例えば実質的に平坦である。この例では、基板１１７はその下面で層１１５の上面に接触し、層１１５はその下面で層１１３の上面に接触し、層１１３はその下面で層１１１の上面に接触している。層１１７は、例えばシリコンウェハまたはシリコンウェハの一部に対応する。
【0036】
層１１１、１１３、１１５および１１７のスタックは別々に形成され、その後、図１Ｄの構造体の上面に転写されて付けられる。
【0037】
一例として、層１１７、１１５および１１３のスタックはＳＯＩ（絶縁体上シリコン）タイプの構造であり、層１１７はＳＯＩ構造の支持基板を構成し、層１１５はＳＯＩ構造の埋め込み酸化シリコン層であり、層１１３はＳＯＩ構造の単結晶シリコン活性層である。基板１１７の厚さは、例えば１０μｍ～１ｍｍ、例えば４００μｍ～８００μｍである。酸化シリコン層１１５の厚さは、例えば５０ｎｍ～２μｍである。シリコン層１１３の厚さは、例えば０．５μｍ～５μｍである。シリコン層１１３は、好ましくは比較的高濃度にドープされる。一例として、層１１３のドーピングレベルは１０１３～１０１８ａｔｏｍｓ／ｃｍ３である。あるいは、層１１３は非意図的にドープされてもよい。
【0038】
酸化シリコン層１１１は、例えば、図１Ｄの構造体の上面にスタック１１１－１１３－１１５－１１７を転写する前に、シリコン層１１３の下面（図１Ｅの向き）に形成され、シリコン層１１３の下面に接触している。層１１１は、例えば、層１０３（図１Ａ）と同じ条件下で、乾式成長熱酸化によって形成される。層１１１の厚さは、例えば２０μｍ～３００ｎｍ、例えば１００ｎｍ～１５０ｎｍ、例えば約１２５ｎｍである。好ましくは、層１１１の厚さは層１０３の厚さと実質的に等しい。
【0039】
その後、層１１１、１１３、１１５および１１７のスタックを図１Ｄの構造体の上面に転写して付ける。スタックは、中間材料を加えることなく、酸化シリコン層１１１の下面を酸化シリコン壁１０７の上面に直接接合または分子接合することによって付けられることが好ましい。
【0040】
接合の品質を向上させるために、比較的高い温度、例えば７００℃～１，１００℃の温度で構造体をアニールすることができる。次に、フュージョン接合について説明する。
【0041】
このステップの終了時に、ＣＭＵＴトランスデューサのキャビティ１０９は気密的に閉じられる。酸化シリコン層１１１の下面がキャビティ１０９の上面を規定する。接合は、大気圧よりも低い圧力を有するキャビティ１０９を得るために、真空下で行うことができる。
【0042】
これらのステップの終了時に、基板１１７および埋め込み酸化シリコン１１５を除去することができる。シリコン層１１３はそのまま残され、ＣＭＵＴトランスデューサの膜を形成する。層１１３は、さらに、ドープされると、ＣＭＵＴトランスデューサの上部電極を部分的に形成することができる。導電層、例えば金属（図１Ｇには示さず、図１Ｈの例における層１２９に対応する）が、半導体層１１３の上面に堆積され、該上面に接触し、トランスデューサの上部電極を部分的に形成する。
【0043】
この例では、基板１０１がＣＭＵＴトランスデューサの下部電極を形成する。ＣＭＵＴトランスデューサの電極に接点を形成し、ＣＭＵＴトランスデューサの電極を電気的に絶縁する様々なステップをさらに実行することができる。図１Ｆ～図１Ｉは、そのようなステップを実行する非限定的な例を示す。
【0044】
図１Ｆは、基板１０１をその下面で薄化し、薄化した基板１０１の下面側に接触要素を形成するステップの終了時に得られる構造体を示す。
【0045】
一例として、基板１０１は、層１１７をハンドルとして用いて研削することにより薄化される。薄化ステップの終了時に、基板１０１の厚さは例えば１０～１５０μｍ、例えば２０～１００μｍである。
【0046】
薄化に続いて、基板１０１の下面から、ＣＭＵＴトランスデューサの酸化シリコン壁１０７に対して絶縁溝１２１を形成する。溝１２１は、基板１０１の全厚さにおいて基板１０１を垂直に貫通して延び、酸化シリコン壁１０７の下面に至る。
【0047】
より詳細には、この例では、各ＣＭＵＴトランスデューサエレメンタリーセルについて、または各ＣＭＵＴトランスデューサエレメントについて、セルまたはエレメントの周縁部、例えばセルのキャビティ１０９の周縁部（図示の例ではキャビティの右側）に、例えばリング状の絶縁溝１２１を形成し、絶縁溝１２１は、トランスデューサの上部電極に電気的に接続されることが意図された、基板１０１の領域１２３を横方向に画定する。この例では、領域１２３は、絶縁溝１２１によって、完全に取り囲まれ、基板１０１の他の部分から電気的に絶縁されている。
【0048】
溝１２１は、電気絶縁材料、例えば酸化シリコンで充填される。あるいは、溝１２１の側壁を電気絶縁材料、例えば酸化シリコンで被覆し、その後、電気絶縁材料、例えばノンドープポリシリコンまたは酸化シリコンで溝を充填する。
【0049】
図１Ｆは、基板１０１の下面に接触金属化部を形成することをさらに示す。より詳細には、この例では、各ＣＭＵＴトランスデューサまたは各ＣＭＵＴトランスデューサエレメントについて、基板１０１の下面に接触した２つの別個の接触金属化部１２５ａおよび１２５ｂを基板１０１の下面に形成する。金属化部１２５ａは、キャビティの周縁部に位置し、溝１２１によって基板の他の部分から電気的に絶縁された基板１０１の領域１２３の下面にのみ接触している。金属化部１２５ｂは、キャビティ１０９に対して配置され、例えばキャビティ１０９の表面の大部分、例えば実質的にキャビティ１０９の表面全体に延在する。金属化部１２５ｂは、基板１０１の領域１２３には接触しない。
【0050】
図示の例では、各ＣＭＵＴトランスデューサエレメントは、同時に励起され、酸化シリコン壁１０７によって横方向に分離された２つのキャビティ１０９（例えば、２つのトランスデューサエレメンタリーセルに対応する）を備えることに留意されたい。説明した実施形態はこの具体例に限定されない。あるいは、各ＣＭＵＴトランスデューサは、単一のキャビティ１０９または２より多い数のキャビティ１０９を含んでもよい。
【0051】
【0052】
図１Ｈは、各ＣＭＵＴトランスデューサの膜（および上部電極）１１３上に電気接点を形成するステップの終了時に得られる構造体を示す。
【0053】
より詳細には、この例では、図１Ｇの構造体の上面から開始して、各ＣＭＵＴトランスデューサにおいて、溝１２１によって横方向に画定された基板１０１の領域１２３の真上に、開口部１２７を形成し、開口部１２７は、膜１１３、酸化シリコン層１１１、および酸化シリコン壁１０７を垂直に貫通して延び、溝１２１によって横方向に画定された基板１０１の領域１２３の上面に至る。
【0054】
その後、トランスデューサのキャビティ１０９、例えばキャビティ１０９の表面の大部分または実質的にキャビティ１０９の表面全体にたいして、膜１１３の上面に延在し、膜１１３の上面に接触した金属化部１２９を形成する。金属化部１２９はさらに、開口部１２７のフランジおよび底面に延在している。特に、金属化部１２９は、溝１２１によって横方向に画定された基板１０１の領域１２３の上面に接触している。したがって、金属化部１２９は、基板１０１の領域１２３を介してトランスデューサの下部の金属化部１２５ａに電気的に接続されている。しかし、金属化部１２９は、基板１０１の他の部分から電気的に絶縁されている。したがって、金属化部１２５ａおよび１２５ｂは、それぞれＣＭＵＴトランスデューサの上部電極および下部電極と電気的に結合している。一例として、金属化部１２９を形成するために、まず金属層を構造体の上面全体にフルウェハで堆積させ、その後、様々なトランスデューサの電極を互いに電気的に絶縁するように、この金属層を局所的にエッチングする。半導体層１１３がドープされている場合、エッチングは、様々なトランスデューサの電極を互いに電気的に絶縁するように、層１１３を貫通して実行されてもよい。
【0055】
図１Ｉは、図１Ｈの構造体を制御電子回路１５０に転写して付けるステップの終了時に得られる構造体を示す。電子回路１５０は、例えば半導体基板（例えば、シリコン基板）に予め形成された集積回路である。電子回路１５０は、例えばＣＭＯＳ（相補形金属酸化膜半導体）技術で作られる。電子回路１５０は、例えば、送信フェーズにおいて、各トランスデューサの電極間に、直流バイアス電圧に重畳された励起交流電圧を印加して、トランスデューサによる超音波の送信を引き起こし、受信フェーズにおいて、各トランスデューサの電極間に直流バイアス電圧を印加し、受信した超音波の影響下で生成された交流電圧を前記電極間で読み取るように構成されている。回路１５０が基板上および基板中に集積され、該基板は、例えばシリコンウェハまたはシリコンウェハの一部に対応する。したがって、この例では、このステップで実施される転写は、ウェハからウェハへの転写である。ウェハレベルでの組立もしくはパッケージング、またはＷＬＰ（「ウェハレベルパッケージング」）とも言う。
【0056】
表わされた例では、電子回路１５０は、その上面側に、図１Ｈの構造体の各ＣＭＵＴトランスデューサについて、トランスデューサの接触金属化部１２５ａ及び１２５ｂにそれぞれ接続されることが意図された２つの接触金属化部１５１ａ及び１５１ｂを備える。
【0057】
この例では、転写中に、図１Ｈの構造体の各金属化部１２５ａを、その下面によって、電子回路１５０の対応する金属化部１５１ａの上面に接触させ、図１Ｈの構造体の各金属化部１２５ｂを、その下面によって、電子回路１５０の対応する金属化部１５１ｂの上面に接触させる。金属化部１２５ａ、１２５ｂを金属化部１５０ａ、１５０ｂに付けるには、直接接合、熱圧着、共晶接合、溶接層の手段、溶接パッドの手段、溶接ボールの手段、または接触金属化部を付けて電気的に接続するための他の既知の手段によって付けることができる。
【0058】
図示されない代替案として、方法の様々なステップにおけるアセンブリの機械的強度を改善するために、図１Ｆのステップの後、支持層１１７を除去するステップ（図１Ｇ）の前に、制御集積回路１５０をＣＭＵＴトランスデューサの構造体に付けてもよい。
【0059】
その後、図１Ｉの構造体を複数の単一チップに切断することができ、複数の単一チップそれぞれは、１つ以上のＣＭＵＴトランスデューサ、例えばＣＭＵＴトランスデューサアレイ、及びチップの１つ以上のＣＭＵＴトランスデューサの制御電子回路を備える。切断は、例えば、以下に説明する図２Ｄの例で示したのと同様に、鋸引きによって行われる。
【0060】
【0061】
図２Ａ～図２Ｅの方法は、主として、トランスデューサおよびトランスデューサの制御電子回路の組立が、図１Ｆ～図１Ｉの方法のような基板またはウェハのレベル（単一チップに切断する前）ではなく、単一チップのレベルで行われるという点で、図１Ｆ～図１Ｉの方法とは異なる。
【0062】
図２Ａ～図２Ｆの方法は、図１Ｆに関連して本明細書で上述したものと同じまたは類似のステップ、すなわち、基板１０１を薄化するステップ、基板の接続領域１２３を画定する絶縁溝１２１を形成するステップ、および基板１０１の下面に接触金属化部１２５ａ、１２５ｂを形成するステップを含む。
【0063】
【0064】
相互接続構造体２１０は、半導体基板（例えば、シリコン基板）２１１上および半導体基板２１１中に形成されている。基板２１１は、好ましくは、比較的高濃度にドープされている。一例として、基板２１１は、１０１３～１０１８ａｔｏｍｓ／ｃｍ３のドーピングレベルを有するシリコン基板である。基板２１１の厚さは、例えば３０μｍ～１ｍｍである。
【0065】
相互接続構造体２１０は、図１Ｆの構造体の各ＣＭＵＴトランスデューサについて、２つの接触金属化部２１３ａおよび２１３ｂを備え、接触金属化部２１３ａおよび２１３ｂは、基板２１１の上面に配置され、該上面に接触しており、トランスデューサの接触金属化部１２５ａおよび１２５ｂにそれぞれ接続されることが意図される。相互接続構造体２１０は、図１Ｆの構造体の各ＣＭＵＴトランスデューサについて、２つの接触金属化部２１５ａおよび２１５ｂをさらに備え、接触金属化部２１５ａおよび２１５ｂは、基板２１１の下面（例えば接触金属化部２１３ａおよび２１３ｂそれぞれの真下）に配置され、該下面に接触している。相互接続構造体２１０は、例えば図１Ｆの構造体の溝１２１と同様の、基板２１１の全厚さに垂直に延びる絶縁溝２１７をさらに備える。溝２１７は、各ＣＭＵＴトランスデューサについて、１つのトランスデューサに関連する接触金属化部２１３ａ、２１５ａが基板２１１の領域によって互いに電気的に結合され、該トランスデューサの接触金属化部２１３ｂ、２１５ｂから、また他のトランスデューサの接触金属化部２１３ａ、２１５ａ、２１３ｂ、２１５ｂからも電気的に絶縁されるように配置されている。
【0066】
相互接続構造体２１０は、別々に作られ、その後、図１Ｆの構造体の下面に転写され付けられてもよい。転写は、例えば、基板またはウェハのレベルで行われる（ＷＬＰ）。
【0067】
この例では、転写中に、図１Ｆの構造体の各金属化部１２５ａを、その下面によって、相互接続構造体２１０の対応する金属化部２１３ａの上面に接触させ、図１Ｈの構造体の各金属化部１２５ｂを、その下面によって、相互接続構造体２１０の対応する金属化部２１３ｂの上面に接触させる。金属化部１２５ａ、１２５ｂを金属化部２１３ａ、２１３ｂに付けるには、直接接合、熱圧着、溶接層の手段、溶接パッドの手段、溶接ボールの手段、または接触金属化部を付けて電気的に接続するための他の既知の手段によって付けることができる。
【0068】
【0069】
【0070】
図２Ｄは、図２Ｃの構造体を複数の単一チップに切断するステップを示し、複数の単一チップそれぞれは、１つ以上のＣＭＵＴトランスデューサ（例えばＣＭＵＴトランスデューサのアレイ）および相互接続構造体２１０の対応する部分を備える。切断は、例えば鋸引きによって行われる。
【0071】
その後、各単一チップを、制御電子回路、例えば、トランスデューサの寸法よりも小さい辺寸法を有する集積回路チップに付け、該集積回路チップに電気的に接続する。
【0072】
図２Ｅは、半導体基板（例えばシリコン基板）から予め形成された制御電子回路２５０チップ上に、図２Ｄのステップの終了時に得られたトランスデューサチップを転写して付けるステップの終了時に得られた構造体を示す。電子回路２５０は、例えばＣＭＯＳ技術で作られる。表わされた例では、電子回路２５０は、その上面側において、トランスデューサチップの各ＣＭＵＴトランスデューサについて、トランスデューサチップの接触金属化部２１５ａおよび２１５ｂにそれぞれ接続されることが意図された２つの接触金属化部２５１ａおよび２５１ｂを備える。
【0073】
トランスデューサチップの金属化部２１５ａ、２１５ｂは、例えば、直接接合、熱圧着、溶接層の手段、溶接パッドの手段、溶接ボールの手段などの任意の適切な接続手段によって、制御チップの金属化部２５１ａ、２５１ｂに接続される。
【0074】
図２Ａ～図２Ｅの実施形態の利点は、相互接続構造体２１０によって、ＣＭＵＴ（１２５ａおよび１２５ｂ）の接点の配置を、ＣＭＯＳの接点（接点２１５ａおよび２１５ｂに関する）の異なる配置にある程度適合させることができることである。したがって、同じ設計のＣＭＵＴトランスデューサであれば、相互接続構造体２１０の設計を変更するだけで、異なるＣＭＯＳ回路に適合させることができ、一般に製造が容易である。したがって、図には、金属化部２１５ａ、２１５ｂおよび絶縁溝２１７がそれぞれ、金属化部１２５ａ、１２５ｂおよび絶縁溝１２１に垂直方向に整列されているが、実際には、金属化部２１５ａ、２１５ｂおよび絶縁溝２１７は、例えば図２Ｆに示されるように、金属化部１２５ａ、１２５ｂおよび絶縁溝１２１に垂直方向に整列されていない場合がある。
【0075】
相互接続構造体２１０の他の利点は、支持層１１７を除去した後、制御回路を転写する前に、ＣＭＵＴと相互接続構造体とのアセンブリに剛性を加えることができることである。
【0076】
図１Ａ－１Ｉおよび図２Ａ－２Ｆに関連して説明した実施形態の利点は、キャビティ１０９の下面側および上面側にそれぞれ位置する酸化シリコン層１０３および１１１が、高品質の酸化物を得ることを可能にするフルウェハ乾式成長熱酸化法によって行われる一方で、その方法中に厚さをエッチングまたは部分的にエッチングするステップを経ないため、高品質を有する。これにより、層１０３および１１１に電荷が注入または捕捉される寄生現象が抑制される。該寄生現象はトランスデューサの動作を悪化させる可能性がある。
【0077】
好ましくは、層１０３および１１１は同じまたは実質的に同じ厚さを有する。これにより、構造を対称にすることができ、層１０３および１１１に注入された電荷の分布のバランスが促進される。
【0078】
【0079】
このような代替案では、誘電体層１０３はＣＭＵＴトランスデューサの２つのキャビティ１０９の一方では除去され、他方のキャビティではそのまま残されている。これにより、同じ基板上に、２つの異なる高さのキャビティ、例えば異なる形状または辺寸法を有する２つのキャビティを得ることができる。特に、一方のキャビティに層１０３がないため、膜の変位が大きくなり、より大きな表面積を有する膜を使用することができるようになる。これにより、例えば、２つの別個の音響周波数で同時に送信するように適合されるトランスデューサを得ることができる。層１０３を局所的にエッチングすることは、例えば、窒化シリコン層１０５を除去するステップ（図１Ｄ）の後、膜１１３の酸化シリコン層１１１を接合してキャビティ１０９を閉じる前（図１Ｅ）に実行される。
【0080】
【0081】
様々な実施形態および変形例について説明してきた。当業者は、これらの実施形態および変形例の特定の特徴を組み合わせてもよく、他の変形例も当業者に容易に想起されることを理解するであろう。特に、説明された実施形態は、本開示に開示された寸法例に限定されない。
【0082】
さらに、本明細書で説明した例では、トランスデューサのキャビティ１０９を横方向に画定する酸化シリコン壁１０７は、基板１０１の上面にＬＯＣＯＳ法によって形成され、トランスデューサの下部電極を形成することに留意されたい。他の代替案として、壁１０７は、シリコン層１１３の下面にＬＯＣＯＳ法によって形成され、トランスデューサの膜および上部電極を形成してもよい。この場合、構造体の下部の酸化シリコン層１０３はエッチングされない。その後、窒化シリコン層１０５を酸化物層１１１の下面（図１Ｅの向き）に形成し、層１１１と１０５とのスタックを局所的にエッチングして、トランスデューサの将来のキャビティ１０９に関する位置にのみ残す。
【0083】
他の代替案では、膜を基板１０１に転写する前に、膜の下面側および基板１０１の上面側でＬＯＣＯＳ法を実施してもよい。この場合、転写中に壁１０７の下部と壁１０７の上部とを位置合わせすることが適切である。
【0084】
最後に、本明細書に記載された実施形態および変形例の実用的実現は、本明細書で提供された機能的説明に基づいて、当業者の能力の範囲内である。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図1G】
【図1H】
【図1I】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図3】
【外国語明細書】