特開 2023-173616 解像度変換装置及び解像度変換方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023173616

(43)【公開日】2023-12-07

(54)【発明の名称】解像度変換装置及び解像度変換方法

(51)【国際特許分類】

   H04N 7/01 20060101AFI20231130BHJP

【ＦＩ】

H04N7/01 170

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2022085985

(22)【出願日】2022-05-26

(71)【出願人】

【識別番号】308036402

【氏名又は名称】株式会社ＪＶＣケンウッド

(74)【代理人】

【識別番号】100083806

【弁理士】

【氏名又は名称】三好 秀和

(74)【代理人】

【識別番号】100101247

【弁理士】

【氏名又は名称】高橋 俊一

(72)【発明者】

【氏名】佐藤 真樹

【テーマコード（参考）】

5C063

【Ｆターム（参考）】

5C063BA03

5C063BA08

5C063CA05

(57)【要約】

【課題】画像移動部に含まれるラインメモリの他にラインメモリを追加することなく、水平及び垂直の画素数をそれぞれ２倍に増大させることができる解像度変換装置を提供する。
【解決手段】最近傍補間部１は、第１の解像度を有する第１の画像信号（低解像度画像信号Ｓ１）の各フレームの各ラインにおける各画素を水平方向に２画素ずつ出力し、各ラインを垂直方向に２ラインずつ出力することにより、各フレームの画素数を４倍に拡大した拡大画像信号Ｓ１１を生成する。画像移動部３はラインメモリ３１及びバイリニア補間回路３２を含む。画像移動部３は、拡大画像信号Ｓ１１の各フレームにおける各画素を、見かけ上、水平方向の左側に０．５画素、垂直方向の上側に０．５画素だけ移動させた画像と等価の画像を生成するように拡大画像信号Ｓ１１を補間して、第１の解像度の４倍の第２の解像度を有する第２の画像信号（変換高解像度画像信号Ｓ１２）を生成する。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力された第１の解像度を有する第１の画像信号の各フレームの各ラインにおける各画素を水平方向に２画素ずつ出力し、前記各ラインを垂直方向に２ラインずつ出力することにより、前記各フレームの画素数を４倍に拡大した拡大画像信号を生成する最近傍補間部と、
ラインメモリ及びバイリニア補間回路を含み、前記拡大画像信号の各フレームにおける各画素を、見かけ上、水平方向の左側に０．５画素、垂直方向の上側に０．５画素だけ移動させた画像と等価の画像を生成するように前記拡大画像信号を補間して、前記第１の解像度の４倍の第２の解像度を有する第２の画像信号を生成する画像移動部と、
を備える解像度変換装置。

【請求項2】

前記拡大画像信号と、前記第２の解像度を有する第３の画像信号とを選択的に前記画像移動部に供給するスイッチをさらに備える請求項１に記載の解像度変換装置。

【請求項3】

フレームメモリに書き込まれた第１の解像度を有する第１の画像信号の各フレームの各ラインにおける各画素を水平方向に２画素ずつ出力し、前記各ラインを垂直方向に２ラインずつ出力することにより、前記各フレームの画素数を４倍に拡大した拡大画像信号を生成し、
前記拡大画像信号の各ラインをラインメモリによって１ライン分遅延させ、
前記拡大画像信号の各フレームにおける各画素を、見かけ上、水平方向の左側に０．５画素、垂直方向の上側に０．５画素だけ移動させた画像と等価の画像を生成するように、前記ラインメモリに入力される各ラインの画素と前記ラインメモリによって１ライン分遅延された各ラインの画素とを用いて前記拡大画像信号をバイリニア補間して、前記第１の解像度の４倍の第２の解像度を有する第２の画像信号を生成する
解像度変換方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、解像度変換装置及び解像度変換方法に関する。

【背景技術】

【0002】

画像表示装置は、入力された画像信号の解像度を、その画像表示装置が画像を表示する表示解像度に合わせるように変換する解像度変換部を搭載することがある。典型的には、画像表示装置に搭載されている解像度変換部は、水平１９２０画素、垂直１０８０画素のフルＨＤの画像信号を、水平３８４０画素、垂直２１６０画素の４Ｋの画像信号に変換したり、４Ｋの画像信号を、水平７６８０画素、垂直４３２０画素の８Ｋの画像信号に変換したりする。一般的な解像度変換部はラインメモリを含んで構成される。

【0003】

このように、解像度変換部は、水平及び垂直の画素数をそれぞれ２倍に増大させるよう解像度を変換することが多い。このとき、解像度変換部は、解像度変換後の画像に含まれる斜め線に発生するジャギが少ない滑らかな補間が可能であり、回路規模が比較的小さい、バイリニア法を用いて補間画素を生成するバイリニア補間回路を用いることがある（特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２００６－７８５５２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

各種の画像表示装置のうち特に投射型の画像表示装置は、スクリーンに投射される画像の位置を水平方向と垂直方向との少なくとも一方の方向に移動させる画像移動部を搭載するのが一般的である。画像移動部は、見かけ上、画像の位置を水平方向及び垂直方向に整数画素単位以下で移動した画像と等価の画像を生成するために、バイリニア補間回路等の補間回路を含むことがある。画像移動部はラインメモリを含んで構成される。

【0006】

補間回路を含む画像移動部を備える画像表示装置が、さらに水平及び垂直の画素数をそれぞれ２倍に増大させる解像度変換部を搭載すると、画像移動部に含まれるラインメモリの他に解像度変換部用のラインメモリを追加する必要がある。即ち、画像移動部及び解像度変換部を備える画像表示装置は、回路規模の増大によるコストアップを招く。ラインメモリを追加することなく、既存の画像移動部を利用することにより、水平及び垂直の画素数をそれぞれ２倍に増大させる解像度変換を実現することが望まれる。

【0007】

本発明は、画像移動部に含まれるラインメモリの他にラインメモリを追加することなく、斜め線に発生するジャギが比較的少なく、水平及び垂直の画素数をそれぞれ２倍に増大させることができる解像度変換装置及び解像度変換方法を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明は、入力された第１の解像度を有する第１の画像信号の各フレームの各ラインにおける各画素を水平方向に２画素ずつ出力し、前記各ラインを垂直方向に２ラインずつ出力することにより、前記各フレームの画素数を４倍に拡大した拡大画像信号を生成する最近傍補間部と、ラインメモリ及びバイリニア補間回路を含み、前記拡大画像信号の各フレームにおける各画素を、見かけ上、水平方向の左側に０．５画素、垂直方向の上側に０．５画素だけ移動させた画像と等価の画像を生成するように前記拡大画像信号を補間して、前記第１の解像度の４倍の第２の解像度を有する第２の画像信号を生成する画像移動部とを備える解像度変換装置を提供する。

【0009】

本発明は、フレームメモリに書き込まれた第１の解像度を有する第１の画像信号の各フレームの各ラインにおける各画素を水平方向に２画素ずつ出力し、前記各ラインを垂直方向に２ラインずつ出力することにより前記各フレームの画素数を４倍に拡大した拡大画像信号を生成し、前記拡大画像信号の各ラインをラインメモリによって１ライン分遅延させ、前記拡大画像信号の各フレームにおける各画素を、見かけ上、水平方向の左側に０．５画素、垂直方向の上側に０．５画素だけ移動させた画像と等価の画像を生成するように、前記ラインメモリに入力される各ラインの画素と前記ラインメモリによって１ライン分遅延された各ラインの画素とを用いて前記拡大画像信号をバイリニア補間して、前記第１の解像度の４倍の第２の解像度を有する第２の画像信号を生成する解像度変換方法を提供する。

【発明の効果】

【0010】

本発明の解像度変換装置及び解像度変換方法によれば、画像移動部に含まれるラインメモリの他にラインメモリを追加することなく、斜め線に発生するジャギが比較的少なく、水平及び垂直の画素数をそれぞれ２倍に増大させることができる。

【図面の簡単な説明】

【0011】

【図1】一実施形態に係る解像度変換装置を示すブロック図である。

【図2】低解像度画像信号のフレームの一例を部分的に示す図である。

【図3】一実施形態に係る解像度変換装置が備える最近傍補間部がフレームより画素及びラインを読み出す際の画素読み出しアドレス及びライン読み出しアドレスを示す図である。

【図4】一実施形態に係る解像度変換装置が備える最近傍補間部が図２に示す低解像度画像信号を最近傍補間した結果得られるフレームを部分的に示す図である。

【図5A】画像表示装置の表示可能領域と高解像度画像信号のフレームとの位置関係を示す図である。

【図5B】一実施形態に係る解像度変換装置が備える画像移動部が図５Ａに示す高解像度画像信号のフレームを水平方向の左側に０．５画素、垂直方向の上側に０．５画素、移動させた状態を示す図である。

【図6A】図５Ａにおける高解像度画像信号のフレームの左上角部を拡大した状態を示す拡大図である。

【図6B】一実施形態に係る解像度変換装置が備える画像移動部が図６Ａに示す高解像度画像信号のフレームを水平方向の左側に０．５画素、垂直方向の上側に０．５画素、移動させる状態を概念的に示す概念図である。

【図6C】一実施形態に係る解像度変換装置が備える画像移動部が図６Ｂに示す画像と等価の画像を生成するために実行する補間動作を示す図である。

【図7】図２に示す低解像度画像信号のフレームにおける一部の画素を画素値で示す図である。

【図8A】図７に示す低解像度画像信号のフレームを一実施形態に係る解像度変換装置が備える最近傍補間部によって最近傍補間した拡大画像信号のフレームを部分的に示す図である。

【図8B】一実施形態に係る解像度変換装置が備える画像移動部が図８Ａに示す拡大画像信号のフレームを水平方向の左側に０．５画素、垂直方向の上側に０．５画素、移動させる状態を概念的に示す概念図である。

【図8C】一実施形態に係る解像度変換装置が備える画像移動部が図８Ｂに示す画像と等価の画像を生成するために実行する補間動作を示す図である。

【図9】一実施形態に係る解像度変換装置が備える画像移動部が図４に示すフレームを水平方向の左側に０．５画素、垂直方向の上側に０．５画素、移動させた結果得られるフレームを部分的に示す図である。

【図10】図８Ａに示すフレームの各画素の画素値と、図９に示すフレームの各画素の画素値との関係を示す図である。

【図11】図２に示す低解像度画像信号のフレームを、一般的なバイリニア補間回路を用いて水平及び垂直の画素数をそれぞれ２倍に増大させるよう補間したフレームを部分的に示す図である。

【図12】図１１に示す低解像度画像信号のフレームの各画素の画素値と、水平及び垂直の画素数をそれぞれ２倍に増大させるよう補間したフレームの各画素の画素値との関係を示す図である。

【発明を実施するための形態】

【0012】

以下、一実施形態に係る解像度変換装置及び解像度変換方法について、添付図面を参照して説明する。図１において、入力された低解像度画像信号Ｓ１の各フレームを構成する画素は、最近傍補間部１のフレームメモリ１１に書き込みクロックＣＬ１によって書き込まれる。低解像度画像信号Ｓ１は例えばフルＨＤの画像信号であり、第１の解像度を有する第１の画像信号の一例である。フレームメモリ１１はバンク１及び２よりなる２つのバンクを有する。

【0013】

書き込みクロックＣＬ１によるバンク１への１フレームの書き込みが完了すると、書き込みクロックＣＬ１の４倍の周波数の読み出しクロックＣＬ２によって、書き込まれた１フレームがバンク１より読み出される。バンク１への１フレームの書き込みが完了すると、書き込みクロックＣＬ１によるバンク２への１フレームの書き込みが開始され、バンク２への１フレームの書き込みが完了すると、読み出しクロックＣＬ２によって、書き込まれた１フレームがバンク２より読み出される。このように、最近傍補間部１は、低解像度画像信号Ｓ１のフレームのバンク１及びバンク２に対する書き込みと読み出しとを互いに交番させる。

【0014】

低解像度画像信号Ｓ１のフレームＦｓ１が図２に示すような斜め線を含む画像である場合を例とする。最近傍補間部１は、フレームメモリ１１の図２に示すフレームＦｓ１が書き込まれたバンク１またはバンク２より、図３に示す画素読み出しアドレス及びライン読み出しアドレスに従ってフレームＦｓ１の各画素を読み出す。各ラインの画素読み出しアドレスは、001122334455…のように、各画素を連続して２回読み出すように設定されている。ライン読み出しアドレスは、ライン０、ライン０、ライン１、ライン１…のように、各ラインを連続して２回読み出すように設定されている。

【0015】

従って、最近傍補間部１は、低解像度画像信号Ｓ１のフレームＦｓ１の各ラインにおける各画素を水平方向に２画素ずつ出力し、各ラインを垂直方向に２ラインずつ出力する。その結果、図４に示すように、最近傍補間部１は、フレームＦｓ１の画素数を４倍に拡大したフレームＦｓ１１を出力する。このように、最近傍補間部１は、低解像度画像信号Ｓ１の各フレームの各ラインにおける各画素を水平方向に２画素ずつ出力し、各ラインを垂直方向に２ラインずつ出力することにより、各フレームの画素数を４倍に拡大した拡大画像信号Ｓ１１（第２の画像信号）を生成して出力する。

【0016】

最近傍補間部１による最近傍補間の動作を式で表すと式（１）のとおりである。低解像度画像信号Ｓ１の水平画素数をＭ、垂直ライン数をＮ、画素位置座標（ｘ，ｙ）の画素値をｆ（ｘ，ｙ）、拡大画像信号Ｓ１１の画素位置座標（ｉ，ｊ）の画素値をｇ（ｉ，ｊ）とする。
ｇ（ｉ，ｊ） ＝ ｆ（ｘ，ｙ） …（１）
０≦ｉ＜２Ｍ、０≦ｊ＜２Ｎである。但し、ｘ＝ｉ／２、ｙ＝ｊ／２であり、ｘ及びｙは小数点切り捨ての整数である。

【0017】

図１において、スイッチ２の端子Ｔａには高解像度画像信号Ｓ２が入力され、端子Ｔｂには拡大画像信号Ｓ１１が入力される。高解像度画像信号Ｓ２は例えば４Ｋの画像信号であり、第１の解像度の４倍の第２の解像度を有する第３の画像信号の一例である。スイッチ２は、入力される切換制御信号に従って、高解像度画像信号Ｓ２と拡大画像信号Ｓ１１とを選択的に画像移動部３に供給する。スイッチ２が端子Ｔａに接続されているとき、高解像度画像信号Ｓ２は画像移動部３に供給される。スイッチ２が端子Ｔｂに接続されているとき、拡大画像信号Ｓ１１は画像移動部３に供給される。

【0018】

画像移動部３は、ラインメモリ３１とバイリニア補間回路３２を含む。図示を省略しているが、画像移動部３は、各ラインの画素を遅延させる画素遅延器も含む。ラインメモリ３１は、入力される画像信号を１ライン分遅延させる。後述するように、バイリニア補間回路３２は、ラインメモリ３１に入力される画像信号及びラインメモリ３１より出力される画像信号を用いてバイリニア補間した補間画像を生成する。

【0019】

画像移動部３に高解像度画像信号Ｓ２が入力されるときの、画像移動部３の基本的な動作を説明する。図５Ａにおいて、画像移動部３は、画像表示装置の表示可能領域Ｒ０内における高解像度画像信号Ｓ２のフレームＦｓ２の位置を調整可能に構成されている。図５Ｂに示すように、画像移動部３は、二点鎖線で示す位置のフレームＦｓ２を、例えば水平方向の左側に０．５画素、垂直方向の上側に０．５画素、移動させることができる。

【0020】

水平方向の右側への移動をプラス、左側への移動をマイナス、垂直方向の下側への移動をプラス、上側への移動をマイナスとする。水平方向の左側に０．５画素、垂直方向の上側に０．５画素の移動は、水平方向に－０．５画素、垂直方向に－０．５画素の移動である。

【0021】

図６Ａに示すように、フレームＦｓ２の左上角部には、実線の白丸で示す画素Ｐ１１～Ｐ１３、Ｐ２１～Ｐ２３、Ｐ３１～Ｐ３３が存在する。画素Ｐ１１～Ｐ１３、Ｐ２１～Ｐ２３、Ｐ３１～Ｐ３３の画素値をＡ～Ｉとする。フレームＦｓ２の外側の領域は表示可能領域Ｒ０の一部であり、破線の白丸はフレームＦｓ２の画素を位置させることができる画素位置を示している。

【0022】

図５Ｂに示すようにフレームＦｓ２を水平方向に－０．５画素、垂直方向に－０．５画素、移動させるということは、図６Ｂに示すように、画素Ｐ１１～Ｐ１３、Ｐ２１～Ｐ２３、Ｐ３１～Ｐ３３を、ハッチングを付した画素位置に移動させることを意味する。

【0023】

ところが、画素Ｐ１１～Ｐ１３、Ｐ２１～Ｐ２３、Ｐ３１～Ｐ３３を移動させた画素位置は実際には画素が存在しない画素位置であり、二点鎖線で示すフレームＦｓ２を実線で示すフレームＦｓ２の位置へと移動させることはできない。そこで、画像移動部３は、見かけ上、水平方向に－０．５画素、垂直方向に－０．５画素だけ移動させた画像と等価の画像を生成するように高解像度画像信号Ｓ２を補間する。

【0024】

具体的には、図６Ｃに示すように、バイリニア補間回路３２は、移動前の画素Ｐ１１の画素位置における補間画素Ｐ１１’の画素値Ａ’を（Ａ＋Ｂ＋Ｄ＋Ｅ）／４なる計算式で生成する。バイリニア補間回路３２は、移動前の画素Ｐ１２の画素位置における補間画素Ｐ１２’の画素値Ｂ’を（Ｂ＋Ｃ＋Ｅ＋Ｆ）／４なる計算式で生成する。バイリニア補間回路３２は、移動前の画素Ｐ２１の画素位置における補間画素Ｐ２１’の画素値Ｄ’を（Ｄ＋Ｅ＋Ｇ＋Ｈ）／４なる計算式で生成する。バイリニア補間回路３２は、移動前の画素Ｐ２２の画素位置における補間画素Ｐ２２’の画素値Ｅ’を（Ｅ＋Ｆ＋Ｈ＋Ｉ）／４なる計算式で生成する。

【0025】

バイリニア補間回路３２は、補間画素Ｐ１３’、Ｐ２３’、Ｐ３１’、Ｐ３２’、Ｐ３３’及び図示していない他の補間画素の画素値も同様に生成する。バイリニア補間回路３２は、移動前のフレームＦｓ２の各画素と同じ画素位置における補間画素を、ラインメモリ３１に入力される高解像度画像信号Ｓ２及びラインメモリ３１より出力される高解像度画像信号Ｓ２を用いてバイリニア補間する。

【0026】

図１において、画像移動部３に高解像度画像信号Ｓ２が入力されると、画像移動部３は以上の動作によって画像移動高解像度画像信号Ｓ２１を生成して出力する。

【0027】

画像移動部３は、水平方向に＋１画素、＋２画素、…のように自然数の画素単位で高解像度画像信号Ｓ２を移動させることができる。画像移動部３は、垂直方向に＋１画素、＋２画素、…のように自然数の画素単位で高解像度画像信号Ｓ２を移動させることができる。この場合、画像移動部３は、ラインメモリ３１の他のラインメモリを含む複数のラインメモリを備えればよい。

【0028】

スイッチ２が高解像度画像信号Ｓ２を画像移動部３に供給しているとき、画像移動部３は、入力される水平方向の移動画素数及び垂直方向の移動画素数を含む画像移動制御信号に従って高解像度画像信号Ｓ２の各フレームを移動させる。画像移動部３は、高解像度画像信号Ｓ２の各フレームを０．５画素単位で移動させるときには上記のようにバイリニア補間することによって生成した画像移動高解像度画像信号Ｓ２１を出力する。画像移動部３は、高解像度画像信号Ｓ２の各フレームを自然数の画素単位で移動させるときには、画素遅延器またはラインメモリ３１等で遅延させた画像移動高解像度画像信号Ｓ２１を出力する。

【0029】

次に、画像移動部３に拡大画像信号Ｓ１１が入力されるときの、画像移動部３の動作を説明する。図７に示すように、図２に示す低解像度画像信号Ｓ１のフレームＦｓ１の左上角部の４つの画素の画素値をＡ～Ｄとする。図７においては、黒の斜め線を省略して図示している。

【0030】

図８Ａに示すように、低解像度画像信号Ｓ１を最近傍補間部１によって最近傍補間したフレームＦｓ１１の左上角部には、実線の白丸で示す画素Ｐ１１～Ｐ１３、Ｐ２１～Ｐ２３、Ｐ３１～Ｐ３３が存在する。画素Ｐ１１、Ｐ１２、Ｐ２１、Ｐ２２の画素値はＡ、画素Ｐ１３及びＰ２３の画素値はＢ、画素Ｐ３１及びＰ３２の画素値はＣ、画素Ｐ３３の画素値はＤである。図６Ａと同様に、フレームＦｓ１１の外側の領域は表示可能領域Ｒ０の一部であり、破線の白丸はフレームＦｓ１１の画素を位置させることができる画素位置を示している。

【0031】

フレームＦｓ１１を図５Ｂと同様に、水平方向に－０．５画素、垂直方向に－０．５画素、移動させるとする。図８Ｂに示すように、画素Ｐ１１～Ｐ１３、Ｐ２１～Ｐ２３、Ｐ３１～Ｐ３３を移動させたハッチングを付した画素位置は実際には画素が存在しない画素位置であり、二点鎖線で示すフレームＦｓ１１を実線で示すフレームＦｓ１１の位置へと移動させることはできない。そこで、画像移動部３は、見かけ上、水平方向に－０．５画素、垂直方向に－０．５画素だけ移動させた画像と等価の画像を生成するように拡大画像信号Ｓ１１を補間する。

【0032】

具体的には、図８Ｃに示すように、バイリニア補間回路３２は、移動前の画素Ｐ１１の画素位置における補間画素Ｐ１１’の画素値Ａ’を（Ａ＋Ａ＋Ａ＋Ａ）／４なる計算式で生成する。補間画素Ｐ１１’画素値Ａ’は画素値Ａである。バイリニア補間回路３２は、移動前の画素Ｐ１２の画素位置における補間画素Ｐ１２’の画素値Ａ”を（Ａ＋Ｂ＋Ａ＋Ｂ）／４なる計算式で生成する。補間画素Ｐ１２’の画素値Ａ”は（Ａ＋Ｂ）／２である。

【0033】

バイリニア補間回路３２は、移動前の画素Ｐ２１の画素位置における補間画素Ｐ２１’の画素値Ａ’を（Ａ＋Ａ＋Ｃ＋Ｃ）／４なる計算式で生成する。間画素Ｐ２１’の画素値Ａ’は（Ａ＋Ｃ）／２である。バイリニア補間回路３２は、移動前の画素Ｐ２２の画素位置における補間画素Ｐ２２’の画素値Ａ”を（Ａ＋Ｂ＋Ｃ＋Ｄ）／４なる計算式で生成する。

【0034】

バイリニア補間回路３２は、補間画素Ｐ１３’、Ｐ２３’、Ｐ３１’、Ｐ３２’、Ｐ３３’及び図示していない他の補間画素も同様に生成する。バイリニア補間回路３２は、移動前のフレームＦｓ１１の各画素と同じ画素位置における補間画素を、ラインメモリ３１に入力される拡大画像信号Ｓ１１及びラインメモリ３１より出力される拡大画像信号Ｓ１１を用いてバイリニア補間する。

【0035】

図１において、画像移動部３に拡大画像信号Ｓ１１が入力されると、画像移動部３は以上の動作によって変換高解像度画像信号Ｓ１２を生成して出力する。図９は、画像移動部３に拡大画像信号Ｓ１１が入力されて、画像移動部３が図４に示すフレームＦｓ１１を水平方向に－０．５画素、垂直方向に－０．５画素、移動させることによって得られるフレームＦｓ１２を示している。図９より分かるように、フレームＦｓ１２は高解像度の画像信号であるものの、水平方向の左側及び垂直方向の上側に移動していない。

【0036】

図１０は、フレームＦｓ１１の各画素の画素値と、フレームＦｓ１２の各画素の画素値との関係を示す。画素値Ｂ’、Ｃ’、Ｄ’は具体的な画素値ではなく、画素値Ｂ、Ｃ、Ｄとは異なる画素値であることを示す。

【0037】

以上の画像移動部３による動作を式で表すと以下のようになる。入力される画像信号の画素位置座標（ｘ，ｙ）の画素値をｐ（ｘ，ｙ）とすると、水平方向に－０．５画素、垂直方向に－０．５画素、移動させた画素値ｐ（ｘ，ｙ）は、式（２）で表すことができる。
ｑ（ｘ，ｙ）＝｛ｐ（ｘ，ｙ）＋ｐ（ｘ＋１，ｙ）＋ｐ（ｘ，ｙ＋１）＋ｐ（ｘ＋１，ｙ＋１）｝／４ …（２）

【0038】

画像移動部３に入力画像信号を拡大画像信号Ｓ１１とすると、画像移動部３による拡大画像信号Ｓ１１を水平方向に－０．５画素、垂直方向に－０．５画素、移動させた画像は、式（２）におけるｐ（ｘ，ｙ）を式（１）のｇ（ｉ，ｊ）で置き換えることによって表すことができる。
ｑ（ｉ，ｊ）＝｛ｇ（ｉ，ｊ）＋ｇ（ｉ＋１，ｊ）＋ｇ（ｉ，ｊ＋１）＋ｇ（ｉ＋１，ｊ＋１）｝／４ …（３）

【0039】

ここで、ｇ（ｉ，ｊ）を式（１）のｆ（ｘ，ｙ）で置き換えると、式（４）となる。
ｑ（ｉ，ｊ）＝｛ｆ（ｉ／２，ｊ／２）＋ｆ（（ｉ＋１）／２），ｊ／２）＋ｆ（ｉ／２，（（ｊ＋１）／２））＋ｆ（（ｉ＋１）／２），（（ｊ＋１）／２））｝／４ …（４）

【0040】

式（１）で右辺の画素位置を示す計算は、ｘ＝ｉ／２，ｙ＝ｊ／２の小数点以下を切り捨てた整数画素位置で定義しているので、ｉ＝２ｘ、ｊ＝２ｙとして式（４）を変形すると次の式（５）～（８）となる。

【0041】

ｑ（ｉ，ｊ）＝｛ｆ（２ｘ／２，２ｙ／２）＋ｆ（（２ｘ＋１）／２），２ｙ／２）
＋ｆ（２ｘ／２，（（２ｙ＋１）／２））＋ｆ（（２ｘ＋１）／２），（（２ｙ＋１）／２））｝／４
＝｛ｆ（ｘ，ｙ）＋ｆ（ｘ＋０．５，ｙ）＋ｆ（ｘ，ｙ＋０．５）＋ｆ（ｘ＋０．５，ｙ＋０．５）｝／４
＝｛ｆ（ｘ，ｙ）＋ｆ（ｘ，ｙ）＋ｆ（ｘ，ｙ）＋ｆ（ｘ，ｙ）｝／４
＝ｆ（ｘ，ｙ） …（５）

【0042】

ｑ（ｉ＋１，ｊ）＝｛ｆ（（２ｘ＋１）／２，２ｙ／２）＋ｆ（（２ｘ＋１＋１）／２），２ｙ／２）＋ｆ（（２ｘ＋１）／２，（（２ｙ＋１）／２））＋ｆ（（２ｘ＋１＋１）／２），（（２ｙ＋１）／２））｝／４
＝｛ｆ（ｘ＋０．５，ｙ）＋ｆ（ｘ＋１，ｙ）＋ｆ（ｘ＋０．５，ｙ＋０．５）＋ｆ（ｘ＋１，ｙ＋０．５）｝／４
＝｛ｆ（ｘ，ｙ）＋ ｆ（ｘ＋１，ｙ）＋ｆ（ｘ，ｙ）＋ｆ（ｘ＋１，ｙ）｝／４
＝｛ｆ（ｘ，ｙ）＋ｆ（ｘ＋１，ｙ）｝／２ …（６）

【0043】

ｑ（ｉ，ｊ＋１）＝｛ｆ（２ｘ／２，（２ｙ＋１）／２）＋ｆ（（２ｘ＋１）／２），（２ｙ＋１）／２）＋ｆ（２ｘ／２，（（２ｙ＋１＋１）／２））＋ｆ（（２ｘ＋１）／２），（（２ｙ＋１＋１）／２））｝／４
＝｛ｆ（ｘ，ｙ＋０．５）＋ｆ（ｘ＋０．５，ｙ＋０．５）＋ｆ（ｘ，ｙ＋１）＋ｆ（ｘ＋０．５，ｙ＋１）｝／４
＝｛ｆ（ｘ，ｙ）＋ｆ（ｘ，ｙ）＋ｆ（ｘ，ｙ＋１）＋ｆ（ｘ，ｙ＋１）｝／４
＝｛ｆ（ｘ，ｙ）＋ｆ（ｘ，ｙ＋１）｝／２ …（７）

【0044】

ｑ（ｉ＋１，ｊ＋１）＝｛ｆ（（２ｘ＋１）／２，（２ｙ＋１）／２）＋ｆ（（２ｘ＋１＋１）／２），（２ｙ＋１）／２）＋ｆ（（２ｘ＋１）／２，（（２ｙ＋１＋１）／２））＋ｆ（（２ｘ＋１＋１）／２），（（２ｙ＋１＋１）／２））｝／４
＝｛ｆ（ｘ＋０．５，ｙ＋０．５）＋ｆ（ｘ＋１，ｙ＋０．５）＋ｆ（ｘ＋０．５，ｙ＋１）＋ｆ（ｘ＋１，ｙ＋１）｝／４
＝｛ｆ（ｘ，ｙ）＋ｆ（ｘ＋１，ｙ）＋ｆ（ｘ，ｙ＋１）＋ｆ（ｘ＋１，ｙ＋１）｝／４ …（８）

【0045】

図１１に示すように、図２と同じ斜め線を含むフレームＦｓ１を一般的なバイリニア補間回路を用いて水平及び垂直の画素数をそれぞれ２倍に増大させるよう補間すると、フレームＦｓ１０となる。図１２は、フレームＦｓ１の各画素の画素値と、フレームＦｓ１０の各画素の画素値との関係を示す。図１０と同様に、画素値Ｂ’、Ｃ’、Ｄ’は画素値Ｂ、Ｃ、Ｄとは異なる画素値であることを示す。

【0046】

一般的なバイリニア補間回路による水平及び垂直の画素数をそれぞれ２倍に増大させるよう補間は、式（９）～（１２）で表すことができる。０≦ｘ＜Ｍ、０≦ｙ＜Ｎである。但し、ｉ＝２ｘ、ｊ＝２ｙである。
ｇ（ｉ，ｊ）＝ｆ（ｘ，ｙ） …（９）
ｇ（ｉ＋１，ｊ）＝｛ｆ（ｘ，ｙ）＋ｆ（ｘ＋１，ｙ）｝／２ …（１０）
ｇ（ｉ，ｊ＋１）＝｛ｆ（ｘ，ｙ）＋ｆ（ｘ，ｙ＋１）｝／２ …（１１）
ｇ（ｉ＋１，ｊ＋１）＝｛ｆ（ｘ，ｙ）＋ｆ（ｘ＋１，ｙ）＋ｆ（ｘ，ｙ＋１）＋ｆ（ｘ＋１，ｙ＋１）｝／４ …（１２）

【0047】

式（９）～（１２）と式（５）～（８）とを比較すると、画像移動部３による拡大画像信号Ｓ１１を水平方向に－０．５画素、垂直方向に－０．５画素、移動させた画像と、低解像度画像信号Ｓ１を一般的なバイリニア補間回路を用いて水平及び垂直の画素数をそれぞれ２倍に増大させるよう補間した画像とは同一であることが分かる。即ち、互いに同じ位置の画素どうしを比較して、図１０に示すフレームＦｓ１２の各画素の画素値と図１２に示すフレームＦｓ１０の各画素の画素値とは同じである。

【0048】

図１に示す解像度変換装置によれば、次の動作によって、画像移動部３が有するバイリニア補間回路３２とは別のバイリニア補間回路を設けることなく、低解像度画像信号Ｓ１の解像度を４倍に変換した変換高解像度画像信号Ｓ１２を生成することが可能である。最近傍補間部１は、低解像度画像信号Ｓ１の水平及び垂直の画素数をそれぞれ２倍に増大させた拡大画像信号Ｓ１１を生成する。画像移動部３は、見かけ上、水平方向に－０．５画素、垂直方向に－０．５画素だけ移動させた画像と等価の画像を生成するように拡大画像信号Ｓ１１を補間して、変換高解像度画像信号Ｓ１２を生成する。

【0049】

スイッチ２に端子Ｔｂへの接続を指示する切換制御信号を供給するとき、その切換制御信号を画像移動部３にも供給するのがよい。画像移動部３は、端子Ｔｂへの接続を指示する切換制御信号が入力されれば、入力された拡大画像信号Ｓ１１を、固定的に、水平方向に－０．５画素、垂直方向に－０．５画素だけ移動させた画像と等価の画像を生成するようにバイリニア補間すればよい。画像移動部３に端子Ｔａへの接続を指示する切換制御信号が供給される場合には、画像移動部３は、画像移動制御信号に従って高解像度画像信号Ｓ２の各フレームを移動させればよい。

【0050】

画像移動部３は、バイキュービック補間回路を備える構成であってもよい。バイキュービック補間回路の一部の回路を利用してバイリニア補間と同等の補間を実行するも可能である。この場合も、画像移動部３がバイリニア補間回路を備えることに相当する。

【0051】

なお、フレームメモリ１１は画像表示装置が当然に備えているものであるので、本実施形態に係る解像度変換装置を構成する上で新たに追加されるものではない。従って、解像度変換装置がフレームメモリ１１を備えても、回路規模の増大によるコストアップを招くということはない。また、最近傍補間部１は、フレームメモリ１１に書き込まれた低解像度画像信号Ｓ１を図３に示す読み出しアドレスによって読み出すよう制御することによって、ラインメモリを追加することなく、水平方向及び垂直方向それぞれに２倍の拡大画像を生成することができる。

【0052】

本発明は以上説明した本実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更可能である。本実施形態においては、フルＨＤの画像信号を低解像度画像信号Ｓ１、４Ｋの画像信号を高解像度画像信号Ｓ２としたが、４Ｋの画像信号を低解像度画像信号Ｓ１、８Ｋの画像信号を高解像度画像信号Ｓ２としてもよい。低解像度画像信号Ｓ１及び高解像度画像信号Ｓ２は輝度信号であってもよいし、色信号であってもよい。ＲＧＢの３原色信号を解像度変換する場合には、図１に示す解像度変換装置を３系統設ければよい。

【符号の説明】

【0053】

１ 最近傍補間部
２ スイッチ
３ 画像移動部
１１ フレームメモリ
３１ ラインメモリ
３２ バイリニア補間回路

【図1】

【図2】

【図3】

【図4】

【図5A】

【図5B】

【図6A】

【図6B】

【図6C】

【図7】

【図8A】

【図8B】

【図8C】

【図9】

【図10】

【図11】

【図12】