▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023173744
(43)【公開日】2023-12-07
(54)【発明の名称】半導体装置
(51)【国際特許分類】
G05F 1/56 20060101AFI20231130BHJP
H02M 1/00 20070101ALI20231130BHJP
【ＦＩ】
G05F1/56 320H
H02M1/00 R
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2022086200
(22)【出願日】2022-05-26
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】高橋 直樹
(72)【発明者】
【氏名】小倉 暁生
【テーマコード（参考）】
5H430
5H740
【Ｆターム（参考）】
5H430BB01
5H430BB09
5H430BB11
5H430BB20
5H430CC05
5H430CC07
5H430EE04
5H430FF02
5H430FF13
5H430GG08
5H430HH03
5H430LA10
5H430LA11
5H430LB02
5H430LB03
5H740BA12
5H740BB01
5H740BB07
5H740BC01
5H740BC02
5H740HH01
5H740KK01
5H740MM08
(57)【要約】
【課題】電力供給を制御するための電圧の高さが制限されることを抑制しつつ、チップサイズの増加を抑制する。
【解決手段】実施形態の半導体装置は、第１端子と、第２端子と、第３端子と、温度が条件を満たす場合に第１レベルの信号を出力する第１回路と、上記第１端子を介して供給される電圧によって駆動され、上記第１回路が上記第１レベルの上記信号を出力する場合、上記第２端子と上記第３端子との間を電気的に絶縁する第２回路と、を備え、上記第１回路は、第１配線と上記第１端子との間に設けられた素子を含み、上記第１配線に第１電圧が供給される場合、上記温度に関わらず、上記第１レベルの上記信号を出力する。
【選択図】図３
【解決手段】実施形態の半導体装置は、第１端子と、第２端子と、第３端子と、温度が条件を満たす場合に第１レベルの信号を出力する第１回路と、上記第１端子を介して供給される電圧によって駆動され、上記第１回路が上記第１レベルの上記信号を出力する場合、上記第２端子と上記第３端子との間を電気的に絶縁する第２回路と、を備え、上記第１回路は、第１配線と上記第１端子との間に設けられた素子を含み、上記第１配線に第１電圧が供給される場合、上記温度に関わらず、上記第１レベルの上記信号を出力する。
【選択図】図３
【特許請求の範囲】
【請求項1】
第１端子と、
第２端子と、
第３端子と、
温度が条件を満たす場合に第１レベルの信号を出力する第１回路と、
前記第１端子を介して供給される電圧によって駆動され、前記第１回路が前記第１レベルの前記信号を出力する場合、前記第２端子と前記第３端子との間を電気的に絶縁する第２回路と、
を備え、
前記第１回路は、
第１配線と前記第１端子との間に設けられた素子を含み、
前記第１配線に第１電圧が供給される場合、前記温度に関わらず、前記第１レベルの前記信号を出力する、
半導体装置。
第２端子と、
第３端子と、
温度が条件を満たす場合に第１レベルの信号を出力する第１回路と、
前記第１端子を介して供給される電圧によって駆動され、前記第１回路が前記第１レベルの前記信号を出力する場合、前記第２端子と前記第３端子との間を電気的に絶縁する第２回路と、
を備え、
前記第１回路は、
第１配線と前記第１端子との間に設けられた素子を含み、
前記第１配線に第１電圧が供給される場合、前記温度に関わらず、前記第１レベルの前記信号を出力する、
半導体装置。
【請求項2】
前記温度が第１温度以上である場合に、前記第１回路は、前記第１レベルの前記信号を出力する、
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項3】
前記素子は、前記第１配線と前記第１端子との間を電気的に接続する導電状態から、前記第１配線と前記第１端子との間を電気的に絶縁する絶縁状態に変化するように構成された、
請求項１記載の半導体装置。
請求項１記載の半導体装置。
【請求項4】
前記素子は、前記素子に対してレーザー光が照射されることで溶断する導電体である、
請求項３記載の半導体装置。
請求項３記載の半導体装置。
【請求項5】
前記素子は、前記素子に流れる電流の電流値が、第１電流値以上になることで溶断する導電体である、
請求項３記載の半導体装置。
請求項３記載の半導体装置。
【請求項6】
前記第１回路は、電圧が供給される第１端と、前記素子に接続される第２端と、を有するアンチヒューズ素子をさらに含み、
前記アンチヒューズ素子は、前記第１端に第２電圧が供給されることで、前記第１端と前記第２端との間を電気的に接続し、
前記素子は、前記第１端及び前記第２端を介して供給される前記第２電圧に基づいて前記絶縁状態になる、
請求項３記載の半導体装置。
前記アンチヒューズ素子は、前記第１端に第２電圧が供給されることで、前記第１端と前記第２端との間を電気的に接続し、
前記素子は、前記第１端及び前記第２端を介して供給される前記第２電圧に基づいて前記絶縁状態になる、
請求項３記載の半導体装置。
【請求項7】
前記第１回路は、データを記憶可能な記憶素子をさらに含み、
前記素子は、前記データに基づいて前記絶縁状態になる、
請求項３記載の半導体装置。
前記素子は、前記データに基づいて前記絶縁状態になる、
請求項３記載の半導体装置。
【請求項8】
前記第１回路は、
前記第１配線に接続された非反転入力端子と、第３電圧が供給される反転入力端子と、出力端子とを有するオペアンプと、
前記非反転入力端子に接続される負荷と、
を備え、
前記非反転入力端子の電圧が、前記第３電圧より高い場合に、前記出力端子の出力に基づいて、前記第１レベルの前記信号を出力するように構成された、
請求項１乃至請求項７のいずれか一項記載の半導体装置。
前記第１配線に接続された非反転入力端子と、第３電圧が供給される反転入力端子と、出力端子とを有するオペアンプと、
前記非反転入力端子に接続される負荷と、
を備え、
前記非反転入力端子の電圧が、前記第３電圧より高い場合に、前記出力端子の出力に基づいて、前記第１レベルの前記信号を出力するように構成された、
請求項１乃至請求項７のいずれか一項記載の半導体装置。
【請求項9】
前記第１回路は、
第３電圧が供給される非反転入力端子と、前記第１配線に接続された反転入力端子と、出力端子とを有するオペアンプと、
前記非反転入力端子に接続される負荷と、
を備え、
前記反転入力端子の電圧が、前記第３電圧より低い場合に、前記出力端子の出力に基づいて、前記第１レベルの前記信号を出力するように構成された、
請求項１乃至請求項７のいずれか一項記載の半導体装置。
第３電圧が供給される非反転入力端子と、前記第１配線に接続された反転入力端子と、出力端子とを有するオペアンプと、
前記非反転入力端子に接続される負荷と、
を備え、
前記反転入力端子の電圧が、前記第３電圧より低い場合に、前記出力端子の出力に基づいて、前記第１レベルの前記信号を出力するように構成された、
請求項１乃至請求項７のいずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
実施形態は、半導体装置に関する。
【背景技術】
【0002】
電力の供給を停止することで、周囲の機器を過剰な温度上昇から保護する半導体装置が知られている。このような半導体装置は、電力の供給が正常に停止されるか否かを判定するためのテスト回路を含む。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１９－２０４９８５号公報
【特許文献2】特開２０１６－２０６０４０号公報
【特許文献3】特開２０１５－０７６５１０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
電力供給を制御するための電圧の高さが制限されることを抑制しつつ、チップサイズの増加を抑制する。
【課題を解決するための手段】
【0005】
実施形態の半導体装置は、第１端子と、第２端子と、第３端子と、温度が条件を満たす場合に第１レベルの信号を出力する第１回路と、上記第１端子を介して供給される電圧によって駆動され、上記第１回路が上記第１レベルの上記信号を出力する場合、上記第２端子と上記第３端子との間を電気的に絶縁する第２回路と、を備え、上記第１回路は、第１配線と上記第１端子との間に設けられた素子を含み、上記第１配線に第１電圧が供給される場合、上記温度に関わらず、上記第１レベルの上記信号を出力する。
【図面の簡単な説明】
【0006】
【図1】実施形態に係る半導体装置を含む電力供給システムの構成の一例を示すブロック図。
【図2】実施形態に係る電力供給回路の構成の一例を説明するための回路図。
【図3】実施形態に係る過温度検知回路及びテスト回路の構成の一例を説明するための回路図。
【図4】実施形態の第１動作例におけるテスト動作を説明するための過温度検知回路及びテスト回路の構成の一例を説明するための回路図。
【図5】実施形態の第１動作例における通常動作を説明するための過温度検知回路及びテスト回路の構成の一例を説明するための回路図。
【図6】実施形態の第１動作例における通常動作の際の、半導体装置の温度に対する電圧、及び過温度検知回路から供給される信号の変化の例を説明するためのグラフ。
【図7】実施形態の第２動作例における通常動作を説明するための過温度検知回路及びテスト回路の構成の一例を説明するための回路図。
【図8】第１変形例に係る過温度検知回路及びテスト回路の構成の一例を説明するための回路図。
【図9】第２変形例に係る過温度検知回路及びテスト回路の構成の一例を説明するための回路図。
【図10】第３変形例に係る過温度検知回路及びテスト回路の構成の一例を説明するための回路図。
【図11】第４変形例に係る過温度検知回路及びテスト回路の構成の一例を説明するための回路図。
【図12】第５変形例に係る過温度検知回路及びテスト回路の構成の一例を説明するための回路図。
【図13】第６変形例に係る電力供給回路の構成の一例を説明するための回路図。
【図14】第７変形例に係る半導体装置を含む電力供給システムの構成の一例を示すブロック図。
【図15】第７変形例に係る電力供給回路及びフィルタ回路の構成の一例を説明するための回路図。
【発明を実施するための形態】
【0007】
以下に、実施形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。
【0008】
１． 実施形態
実施形態に係る半導体装置について説明する。
実施形態に係る半導体装置について説明する。
【0009】
１．１ 構成
１．１．１ 電力供給システム
実施形態に係る半導体装置を含む電力供給システムの構成について、図１を用いて説明する。図１は、実施形態に係る半導体装置を含む電力供給システムの構成の一例を示すブロック図である。電力供給システムは、半導体装置１、電力源２、駆動回路３、及び負荷４を備える。
１．１．１ 電力供給システム
実施形態に係る半導体装置を含む電力供給システムの構成について、図１を用いて説明する。図１は、実施形態に係る半導体装置を含む電力供給システムの構成の一例を示すブロック図である。電力供給システムは、半導体装置１、電力源２、駆動回路３、及び負荷４を備える。
【0010】
半導体装置１は、例えばＩＣ（Integrated Circuit）チップである。半導体装置１は、電力源２から供給される電圧ＶＩＮに基づき、電圧ＶＯＵＴを負荷４に出力する。
【0011】
半導体装置１は、端子ＰＧＮＤ、ＰＶＩＮ、ＰＶＯＵＴ、及びＰＶＳＨＡＲＥを含む。
【0012】
端子ＰＧＮＤは、接地端子である。端子ＰＧＮＤには電圧ＶＳＳが供給される。電圧ＶＳＳは接地電圧である。電圧ＶＳＳは、例えば、０Ｖである。
【0013】
端子ＰＶＩＮは、電力源２に接続される。端子ＰＶＩＮには、電力源２から、電圧ＶＩＮが供給される。電圧ＶＩＮは、電圧ＶＳＳより高い電圧である。
【0014】
端子ＰＶＳＨＡＲＥは、駆動回路３に接続される。駆動回路３は、半導体装置１を駆動するために用いられる外部の回路や、半導体装置１の温度が過剰に上昇した場合に電力の供給が正常に停止されるか否かを判定するために用いられるテスタである。端子ＰＶＳＨＡＲＥには、駆動回路３から電圧ＶＳＨＡＲＥが供給される。電圧ＶＳＨＡＲＥは、半導体装置１を駆動するために用いられる電圧、及び電力の供給が正常に停止されるか否かを判定するために用いられる電圧である。
【0015】
端子ＰＶＯＵＴは、負荷４に接続される。端子ＰＶＯＵＴからは、負荷４に、電圧ＶＯＵＴが供給される。
【0016】
１．１．２ 半導体装置
実施形態に係る半導体装置１の構成について、引き続き図１を用いて説明する。
実施形態に係る半導体装置１の構成について、引き続き図１を用いて説明する。
【0017】
半導体装置１は、電力供給回路１０１、過温度検知回路１０２、及びテスト回路１０３を含む。
【0018】
電力供給回路１０１は、過温度検知回路１０２、並びに端子ＰＶＩＮ、ＰＶＳＨＡＲＥ、ＰＶＯＵＴ、及びＰＧＮＤに接続される。電力供給回路１０１には、過温度検知回路１０２から信号ＯＶＴが供給される。電力供給回路１０１には、端子ＰＶＳＨＡＲＥを介して、電圧ＶＳＨＡＲＥが供給される。電力供給回路１０１は、電圧ＶＳＨＡＲＥが“Ｈ（Ｈｉｇｈ）”レベルである間、イネーブル（Ｅｎａｂｌｅ）状態になる。“Ｈ”レベルの電圧ＶＳＨＡＲＥは、例えば電圧Ｖ１以上である。イネーブル状態である電力供給回路１０１は、過温度検知回路１０２からの信号ＯＶＴに基づいて、電圧ＶＩＮに基づく電圧ＶＯＵＴを供給する。また、電力供給回路１０１は、電圧ＶＳＨＡＲＥが“Ｌ（Ｌｏｗ）”レベルである間、ディセーブル（Ｄｉｓａｂｌｅ）状態になる。“Ｌ”レベルの電圧ＶＳＨＡＲＥは、例えば電圧Ｖ１未満である。ディセーブル状態である電力供給回路１０１は、過温度検知回路１０２からの信号ＯＶＴに関わらず、電圧ＶＩＮに基づく電圧ＶＯＵＴの供給を停止する。
【0019】
過温度検知回路１０２は、半導体装置１の温度が閾値温度Ｔ１以上であるか否かを検知する。閾値温度Ｔ１は、例えば２００℃程度の温度である。過温度検知回路１０２は、当該検知結果に基づいて電力供給回路１０１に信号ＯＶＴを供給する。より具体的には、過温度検知回路１０２は、例えば半導体装置１の温度が閾値温度Ｔ１以上であると検知した場合に、電圧ＶＩＮに基づく電圧ＶＯＵＴの供給を停止するよう、電力供給回路１０１に、信号ＯＶＴを供給する。また、過温度検知回路１０２は、例えば半導体装置１の温度が閾値温度Ｔ１未満であると検知した場合に、電圧ＶＩＮに基づく電圧ＶＯＵＴを供給するよう、電力供給回路１０１に、信号ＯＶＴを供給する。
【0020】
テスト回路１０３は、端子ＰＶＳＨＡＲＥに接続される。テスト回路１０３は、電圧ＶＳＨＡＲＥに基づいて、過温度検知回路１０２が正常に動作するか否かを判定するよう、過温度検知回路１０２を制御する。以下では、過温度検知回路１０２が正常に動作するか否かを判定する動作を、テスト動作と呼ぶ。テスト動作の詳細については後述する。
【0021】
１．１．２．１ 電力供給回路の構成
実施形態に係る電力供給回路１０１の構成の一例について、図２を用いて説明する。図２は、実施形態に係る電力供給回路の構成の一例を説明するための回路図である。実施形態における電力供給回路１０１はＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレータである。
実施形態に係る電力供給回路１０１の構成の一例について、図２を用いて説明する。図２は、実施形態に係る電力供給回路の構成の一例を説明するための回路図である。実施形態における電力供給回路１０１はＬＤＯ（Ｌｏｗ Ｄｒｏｐｏｕｔ）レギュレータである。
【0022】
電力供給回路１０１は、スイッチ素子Ｑ１、抵抗Ｒ１及びＲ２、エラーアンプＡＭＰ１、定電圧源ＶＳ１、並びに制御回路ＣＮＴを有する。スイッチ素子Ｑ１は、Ｐ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）である。
【0023】
スイッチ素子Ｑ１の第１端は、端子ＰＶＩＮに接続される。スイッチ素子Ｑ１のゲートはエラーアンプＡＭＰ１に接続される。スイッチ素子Ｑ１の第２端は、端子ＰＶＯＵＴに接続される。
【0024】
抵抗Ｒ１の第１端は端子ＰＶＯＵＴに接続される。抵抗Ｒ１の第２端はノードＮ１に接続される。
【0025】
抵抗Ｒ２の第１端はノードＮ１に接続される。抵抗Ｒ２の第２端は端子ＰＧＮＤに接続される。
【0026】
このような抵抗Ｒ１及びＲ２の構成により、ノードＮ１の電圧ＶＮ１は、抵抗Ｒ１及びＲ２の抵抗値の比に基づく電圧ＶＯＵＴの分圧となる。
【0027】
定電圧源ＶＳ１の第１端は、エラーアンプＡＭＰ１に接続される。定電圧源ＶＳ１の第１端からは、エラーアンプＡＭＰ１に電圧Ｖ２が供給される。定電圧源ＶＳ１の第２端は、端子ＰＧＮＤに接続される。
【0028】
制御回路ＣＮＴは、第１端、第２端、及び第３端を有する。第１端は端子ＰＶＳＨＡＲＥに接続される。第２端はエラーアンプＡＭＰ１に接続される。第３端は端子ＰＧＮＤに接続される。制御回路ＣＮＴの第２端からは、エラーアンプＡＭＰ１に、電圧ＶＳＨＡＲＥに基づく信号ＳＴが供給される。より具体的には、制御回路ＣＮＴは、電圧ＶＳＨＡＲＥが“Ｈ”レベルである間、電力供給回路１０１がイネーブル状態になるよう、エラーアンプＡＭＰ１に“Ｈ”レベルの信号ＳＴを供給する。また、制御回路ＣＮＴは、電圧ＶＳＨＡＲＥが“Ｌ”レベルである間、電力供給回路１０１がディセーブル状態になるよう、エラーアンプＡＭＰ１に“Ｌ”レベルの信号ＳＴを供給する。
【0029】
エラーアンプＡＭＰ１は、非反転入力端子（＋）、反転入力端子（－）、出力端子、第１制御端子、及び第２制御端子を有する。非反転入力端子（＋）は、ノードＮ１に接続される。反転入力端子（－）は、定電圧源ＶＳ１の第１端に接続される。出力端子は、スイッチ素子Ｑ１のゲートに接続される。第１制御端子は、過温度検知回路１０２に接続される。第２制御端子は、制御回路ＣＮＴの第２端に接続される。エラーアンプＡＭＰ１は、過温度検知回路１０２の信号ＯＶＴ、及び制御回路ＣＮＴの信号ＳＴに基づいて、スイッチ素子Ｑ１をオン状態又はオフ状態にする。
【0030】
より具体的には、電圧ＶＳＨＡＲＥ及び信号ＳＴが“Ｈ”レベルである間（電力供給回路１０１がイネーブル状態とされる間）、信号ＯＶＴが“Ｌ”レベルである場合に、エラーアンプＡＭＰ１は、電圧ＶＩＮに基づいて、電圧ＶＳＳより高い電圧ＶＯＵＴを供給するよう、スイッチ素子Ｑ１をオン状態にする。電力供給回路１０１がイネーブル状態とされる間、信号ＯＶＴが“Ｈ”レベルである場合に、エラーアンプＡＭＰ１は、スイッチ素子Ｑ１をオフ状態にする。また、電圧ＶＳＨＡＲＥ及び信号ＳＴが“Ｌ”レベルである間（電力供給回路１０１がディセーブル状態とされる間）、エラーアンプＡＭＰ１は、信号ＯＶＴに依らず、スイッチ素子Ｑ１をオフ状態にする。
【0031】
以上のような構成により、電力供給回路１０１は、電圧ＶＳＨＡＲＥ及び信号ＯＶＴに基づいて、負荷４に、電圧ＶＯＵＴを供給する。
【0032】
１．１．２．２ 過温度検知回路及びテスト回路の構成
実施形態に係る過温度検知回路１０２及びテスト回路１０３の構成について、図３を用いて説明する。図３は、実施形態に係る過温度検知回路及びテスト回路の構成の一例を説明するための回路図である。
実施形態に係る過温度検知回路１０２及びテスト回路１０３の構成について、図３を用いて説明する。図３は、実施形態に係る過温度検知回路及びテスト回路の構成の一例を説明するための回路図である。
【0033】
過温度検知回路１０２の構成について説明する。
【0034】
過温度検知回路１０２は、定電流源Ｉ１、ダイオードＤ１、オペアンプＡＭＰ２、抵抗Ｒ３、及び定電圧源ＶＳ２を有する。ダイオードＤ１はＰＮ接合ダイオードである。
【0035】
定電流源Ｉ１はノードＮ２に電流を供給する。定電流源Ｉ１は、例えば電圧ＶＩＮによって駆動される。定電流源Ｉ１が供給する電流の電流値は、半導体装置１の温度変化に対してほとんど変化しない。
【0036】
ダイオードＤ１のアノードはノードＮ２に接続される。ダイオードＤ１のカソードは接地される。ダイオードＤ１は、例えば、温度の上昇に伴って順方向電圧が減少する負の温度特性を有する。
【0037】
定電圧源ＶＳ２の第１端は抵抗Ｒ３に接続される。定電圧源ＶＳ２の第１端からは、抵抗Ｒ３に電圧Ｖ３が供給される。定電圧源ＶＳ２の第２端は接地される。電圧Ｖ３は、半導体装置１の温度変化に対してほとんど変化しない電圧である。電圧Ｖ３は、電圧ＶＳＳより高い。
【0038】
抵抗Ｒ３の第１端は定電圧源ＶＳ２の第１端に接続される。抵抗Ｒ３の第２端はノードＮ３に接続される。抵抗Ｒ３の抵抗値は、温度変化に対してほとんど変化しない。
【0039】
オペアンプＡＭＰ２は、非反転入力端子（＋）、反転入力端子（－）、及び出力端子を有する。非反転入力端子（＋）は、ノードＮ３に接続される。反転入力端子（－）は、ノードＮ２に接続される。出力端子は電力供給回路１０１のエラーアンプＡＭＰ１の第１制御端子に接続される。出力端子からは信号ＯＶＴが供給される。オペアンプＡＭＰ２は、ノードＮ２の電圧ＶＮ２（反転入力端子（－）の電圧）と、ノードＮ３の電圧ＶＮ３（非反転入力端子（－）の電圧）との大小関係を比較する。電圧ＶＮ３が電圧ＶＮ２より高い場合、オペアンプＡＭＰ２の出力端子からは、“Ｈ”レベルの信号ＯＶＴが供給される。電圧ＶＮ３が電圧ＶＮ２以下である場合、オペアンプＡＭＰ２の出力端子からは、“Ｌ”レベルの信号ＯＶＴが供給される。
【0040】
以上の構成により、過温度検知回路１０２は、電圧ＶＮ２及びＶＮ３の比較結果に基づく信号ＯＶＴを、電力供給回路１０１に供給する。
【0041】
なお、過温度検知回路１０２は、後述するように、過温度検知回路１０２とテスト回路１０３とが電気的に絶縁される場合において、半導体装置１の温度が閾値温度Ｔ１であるときの電圧ＶＮ２と電圧Ｖ３とが同等になるように構成される。
【0042】
テスト回路１０３の構成について説明する。
【0043】
テスト回路１０３は、スイッチ素子Ｑ２及びＱ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに素子Ｅ１を有する。スイッチ素子Ｑ２及びＱ３は、例えばＮ型のＭＯＳＦＥＴである。
【0044】
素子Ｅ１は、端子ＰＶＳＨＡＲＥ及びノードＮ４に接続される。ノードＮ４は、例えばテスト回路１０３内の配線である。素子Ｅ１は、端子ＰＶＳＨＡＲＥとノードＮ４との間を電気的に接続する導電状態、及び端子ＰＶＳＨＡＲＥとノードＮ４との間を電気的に絶縁する絶縁状態を有し得る。
【0045】
より具体的には、素子Ｅ１は、例えば半導体チップ上に設けられた導電体の配線パターンである。当該導電体は、例えばポリシリコンを含む。導電状態である素子Ｅ１は、端子ＰＶＳＨＡＲＥとノードＮ４との間を電気的に接続する導電路を形成する。素子Ｅ１は、素子Ｅ１に対するレーザー光の照射によって、溶断するように構成される。これにより、端子ＰＶＳＨＡＲＥとノードＮ４との間の導電路は物理的に切断される。すなわち、導電状態である素子Ｅ１は、レーザー光の照射によって配線パターンが溶断することにより、絶縁状態である素子Ｅ１に不可逆的に変化する。
【0046】
なお、実施形態では、素子Ｅ１は、例えば導電状態から絶縁状態へ不可逆的に変化する。しかしながら、これに限られない。素子Ｅ１は、導電状態と絶縁状態との間において、可逆的に変化するものであってもよい。
【0047】
定電圧源ＶＳ３の第１端は抵抗Ｒ４に接続される。定電圧源ＶＳ３の第１端からは、抵抗Ｒ４に電圧Ｖ４が供給される。定電圧源ＶＳ３の第２端は接地される。
【0048】
抵抗Ｒ４の第１端は定電圧源ＶＳ３の第１端に接続される。抵抗Ｒ４の第２端はノードＮ４に接続される。抵抗Ｒ４の抵抗値は、素子Ｅ１が導電状態である場合に、ノードＮ４の電圧ＶＮ４が電圧ＶＳＨＡＲＥと同等になるように設定される。
【0049】
定電圧源ＶＳ４の第１端はオペアンプＡＭＰ３に接続される。定電圧源ＶＳ４の第１端からは、オペアンプＡＭＰ３に電圧Ｖ５が供給される。定電圧源ＶＳ４の第２端は接地される。電圧Ｖ５は、電圧Ｖ４より高い電圧である。
【0050】
オペアンプＡＭＰ３は、非反転入力端子（＋）、反転入力端子（－）、及び出力端子を有する。反転入力端子（－）は、定電圧源ＶＳ４の第１端に接続される。非反転入力端子（＋）は、ノードＮ４に接続される。出力端子はスイッチ素子Ｑ２及びＱ３に接続される。オペアンプＡＭＰ３は、定電圧源ＶＳ４から供給される電圧Ｖ５（反転入力端子（－）の電圧）と、ノードＮ４の電圧ＶＮ４（非反転入力端子（－）の電圧）との大小関係を比較する。電圧ＶＮ４が電圧Ｖ５より高い場合、オペアンプＡＭＰ３の出力端子からは、“Ｈ”レベルの信号が供給される。電圧ＶＮ４が電圧Ｖ５以下である場合、オペアンプＡＭＰ３の出力端子からは、“Ｌ”レベルの信号が供給される。
【0051】
スイッチ素子Ｑ２の第１端は、ノードＮ２に接続される。スイッチ素子Ｑ２のゲートは、オペアンプＡＭＰ３の出力端子に接続される。スイッチ素子Ｑ２の第２端は接地される。
【0052】
スイッチ素子Ｑ３の第１端には、例えば端子ＰＶＩＮを介して電圧ＶＩＮが供給される。スイッチ素子Ｑ３のゲートは、オペアンプＡＭＰ３の出力端子に接続される。スイッチ素子Ｑ３の第２端はノードＮ３に接続される。
【0053】
以上のような構成により、テスト回路１０３は、オペアンプＡＭＰ３の非反転入力端子（＋）の電圧ＶＮ４と、オペアンプＡＭＰ３の反転入力端子（－）の電圧Ｖ５との比較結果に基づいて、スイッチ素子Ｑ２及びＱ３を、オン状態又はオフ状態にする。スイッチ素子Ｑ２がオン状態である場合、電圧ＶＮ２は電圧ＶＳＳになる。スイッチ素子Ｑ３がオン状態である場合、電圧ＶＮ３は電圧ＶＩＮになる。スイッチ素子Ｑ２及びＱ３がオフ状態である場合、過温度検知回路１０２とテスト回路１０３とは電気的に絶縁される。これにより、電圧ＶＮ２は、定電流源Ｉ１及びダイオードＤ１に依存する。また、電圧ＶＮ３は定電圧源ＶＳ２及び抵抗Ｒ３に依存する。
【0054】
１．２ 動作
実施形態に係る半導体装置１の動作について説明する。実施形態に係る半導体装置１の動作は、テスト動作、及びテスト動作の後の半導体装置１の動作を含む。以下の説明では、テスト動作の後の半導体装置１の動作を、単に通常動作と呼ぶ。
実施形態に係る半導体装置１の動作について説明する。実施形態に係る半導体装置１の動作は、テスト動作、及びテスト動作の後の半導体装置１の動作を含む。以下の説明では、テスト動作の後の半導体装置１の動作を、単に通常動作と呼ぶ。
【0055】
以下では、通常動作において絶縁状態である素子Ｅ１を含む半導体装置１が用いられる第１動作例、及び通常動作において導電状態である素子Ｅ１を含む半導体装置１が用いられる第２動作例について説明する。
【0056】
なお、第１動作例及び第２動作例において、テスト動作は、導電状態である素子Ｅ１を含む半導体装置１を用いて実行される。
【0057】
１．２．１ 第１動作例
第１動作例について説明する。
第１動作例について説明する。
【0058】
第１動作例では、テスト動作が実行された後、通常動作の前に、素子Ｅ１の状態は、導電状態から絶縁状態になる。そして、絶縁状態である素子Ｅ１を含む半導体装置１を用いて、通常動作が実行される。
【0059】
【0060】
テスト動作は、例えば半導体装置１の温度が室温と同等である環境において、実行される。実施形態における室温は、閾値温度Ｔ１未満である。実施形態における室温は、例えば２５℃程度の温度である。
【0061】
テスト動作において、テスト回路１０３は、過温度検知回路１０２が、半導体装置１の温度が閾値温度Ｔ１以上であると疑似的に検知するよう、電圧ＶＮ２及びＶＮ３に電圧を供給する。過温度検知回路１０２が、半導体装置１の温度が閾値温度Ｔ１以上であると疑似的に検知した場合に、過温度検知回路１０２が正常に動作すると判定される。過温度検知回路１０２が、半導体装置１の温度が閾値温度Ｔ１未満であると検知した場合に、過温度検知回路１０２が故障していると判定される。
【0062】
テスト動作において、素子Ｅ１は導電状態である。図４において、導電状態である素子Ｅ１に“○”印が付される。これにより、ノードＮ４と、端子ＰＶＳＨＡＲＥとは、電気的に接続される。
【0063】
テスト動作において、端子ＰＶＩＮには、電圧ＶＩＮが供給される。
【0064】
端子ＰＶＳＨＡＲＥには、電圧ＶＳＨＡＲＥが供給される。テスト動作において、電圧ＶＳＨＡＲＥは、電圧Ｖ１及びＶ５より高い“Ｈ”レベルの電圧である。
【0065】
テスト回路１０３において、素子Ｅ１が導電状態であるため、電圧ＶＮ４は電圧ＶＳＨＡＲＥと同等になる。これにより、オペアンプＡＭＰ３の非反転入力端子（＋）の電圧ＶＮ４は、オペアンプＡＭＰ３の反転入力端子（－）の電圧Ｖ５より高くなる。このため、オペアンプＡＭＰ３の働きにより、スイッチ素子Ｑ２及びＱ３はオン状態になる。図４において、オン状態であるスイッチ素子Ｑ２及びＱ３に“○”印が付される。したがって、ノードＮ２（オペアンプＡＭＰ２の反転入力端子（－））は、スイッチ素子Ｑ２を介して接地される。また、ノードＮ３（オペアンプＡＭＰ２の非反転入力端子（＋））には、スイッチ素子Ｑ３を介して、電圧ＶＩＮが供給される。
【0066】
以上のことから、過温度検知回路１０２が正常に動作する場合、エラーアンプＡＭＰ１の第１制御端子には、オペアンプＡＭＰ２の出力端子から“Ｈ”レベルの信号ＯＶＴが供給される。すなわち、過温度検知回路１０２は、半導体装置１の温度が閾値温度Ｔ１以上であることを、擬似的に検知する。
【0067】
電力供給回路１０１は、端子ＰＶＳＨＡＲＥを介して供給される“Ｈ”レベルの電圧ＶＳＨＡＲＥに基づいて、イネーブル状態とされる。電力供給回路１０１がイネーブル状態とされる間、エラーアンプＡＭＰ１は、“Ｈ”レベルの信号ＯＶＴに基づいて、出力端子から、例えば電圧ＶＩＮと同等の電圧を出力する。これにより、スイッチ素子Ｑ１はオフ状態になる。したがって、電圧ＶＯＵＴは電圧ＶＳＳと同等になる。
【0068】
一方、過温度検知回路１０２が故障している場合、エラーアンプＡＭＰ１の第１制御端子には、オペアンプＡＭＰ２の出力端子から“Ｌ”レベルの信号ＯＶＴが供給されることがある。この場合、過温度検知回路１０２は、半導体装置１の温度が閾値温度Ｔ１以上であることを、擬似的に検知することができない。
【0069】
イネーブル状態の電力供給回路１０１において、エラーアンプＡＭＰ１は、故障した過温度検知回路１０２から供給される“Ｌ”レベルの信号ＯＶＴに基づいて、スイッチ素子Ｑ１をオン状態にする。これにより、スイッチ素子Ｑ１の第２端からは、電圧ＶＩＮに基づいて、電圧ＶＳＳより高い電圧ＶＯＵＴが供給される。
【0070】
以上のことから、テスト動作において、電圧ＶＯＵＴが電圧ＶＳＳと同等である場合に、過温度検知回路１０２が正常に動作すると判定される。また、テスト動作において、電圧ＶＯＵＴが、例えば電圧ＶＳＳより高い場合に、過温度検知回路１０２が故障していると判定される。
【0071】
以上の動作により、テスト動作が終了する。
【0072】
１．２．１．２ 通常動作
通常動作について、図５及び図６を用いて説明する。図５は、実施形態の第１動作例における通常動作を説明するための過温度検知回路及びテスト回路の構成の一例を説明するための回路図である。図６は、実施形態の第１動作例における通常動作の際の、半導体装置１の温度に対する電圧ＶＮ２及びＶＮ３、並びに過温度検知回路１０２から供給される信号ＯＶＴの変化の例を説明するためのグラフである。
通常動作について、図５及び図６を用いて説明する。図５は、実施形態の第１動作例における通常動作を説明するための過温度検知回路及びテスト回路の構成の一例を説明するための回路図である。図６は、実施形態の第１動作例における通常動作の際の、半導体装置１の温度に対する電圧ＶＮ２及びＶＮ３、並びに過温度検知回路１０２から供給される信号ＯＶＴの変化の例を説明するためのグラフである。
【0073】
テスト動作において正常に動作する半導体装置であると判定された場合、上述のように、通常動作の前に、素子Ｅ１の状態は導電状態から絶縁状態とされる。より具体的には、半導体チップ上の素子Ｅ１に対するレーザー光の照射によって、素子Ｅ１は溶断する。なお、図５において、絶縁状態である素子Ｅ１に“×”印が付される。
【0074】
素子Ｅ１が溶断することにより、テスト回路１０３において、電圧ＶＮ４は電圧Ｖ４と同等になる。これにより、オペアンプＡＭＰ３は、電圧ＶＳＨＡＲＥに依らず、スイッチ素子Ｑ２及びＱ３をオフ状態にする。図５において、オフ状態であるスイッチ素子Ｑ２及びＱ３に“×”印が付される。
【0075】
スイッチ素子Ｑ２がオフ状態であることにより、過温度検知回路１０２において、電圧ＶＮ２は、ダイオードＤ１及び定電流源Ｉ１に基づいて決定される。これにより、図６に示すように、電圧ＶＮ２は、ダイオードＤ１の負の温度特性によって、半導体装置１の温度の上昇とともに低下する。また、スイッチ素子Ｑ３がオフ状態であることにより、電圧ＶＮ３は電圧Ｖ３と同等になる。
【0076】
まず、電力供給回路１０１がイネーブル状態とされる場合の動作について説明する。
【0077】
電力供給回路１０１がイネーブル状態とされる場合、端子ＰＶＳＨＡＲＥには“Ｈ”レベルの電圧が供給される。
【0078】
図６に示すように、半導体装置１の温度が閾値温度Ｔ１未満であるとき、電圧ＶＮ２は電圧ＶＮ３より高い。このため、信号ＯＶＴは“Ｌ”レベルである。イネーブル状態である電力供給回路１０１において、信号ＯＶＴが“Ｌ”レベルである場合に、エラーアンプＡＭＰ１は、エラーアンプＡＭＰ１の非反転入力端子（＋）の電圧ＶＮ１、及びエラーアンプＡＭＰ１の反転入力端子（－）のＶ２が同等になるようにスイッチ素子Ｑ１のゲートに電圧を供給する。すなわち、エラーアンプＡＭＰ１は、電圧ＶＯＵＴが目標電圧ＶＴＡＲＧと同等になるようにスイッチ素子Ｑ１のゲートに電圧を供給する。より具体的には、エラーアンプＡＭＰ１の出力端子から供給される電圧は、電圧ＶＮ１から電圧Ｖ２を減算した電圧の上昇に伴って高くなる。これにより、電圧ＶＮ１から電圧Ｖ２を減算した電圧の上昇に伴って、スイッチ素子Ｑ１のオン抵抗は高くなる。このため、エラーアンプＡＭＰ１は、電圧ＶＯＵＴが目標電圧ＶＴＡＲＧより高い場合に、出力端子から、電圧ＶＯＵＴが目標電圧ＶＴＡＲＧと同等である場合に出力する電圧よりも高い電圧を出力するように、構成される。また、エラーアンプＡＭＰ１は、電圧ＶＯＵＴが目標電圧ＶＴＡＲＧ未満である場合に、出力端子から、電圧ＶＯＵＴが目標電圧ＶＴＡＲＧと同等である場合に出力する電圧よりも低い電圧を出力するように、構成される。以上のようにして、エラーアンプＡＭＰ１は、負荷４に、目標電圧ＶＴＡＲＧと同等の電圧ＶＯＵＴを供給するよう、スイッチ素子Ｑ１のゲートに電圧を供給する。
【0079】
また、半導体装置１の温度が閾値温度Ｔ１以上であるとき、電圧ＶＮ２は電圧ＶＮ３以下である。これにより、信号ＯＶＴは“Ｈ”レベルである。イネーブル状態である電力供給回路１０１において、信号ＯＶＴが“Ｈ”レベルである場合に、エラーアンプＡＭＰ１は、テスト動作と同等に、スイッチ素子Ｑ１をオフ状態にする。したがって、電圧ＶＩＮに基づく電圧ＶＯＵＴの供給は停止される。すなわち、電圧ＶＯＵＴは、電圧ＶＳＳと同等になる。
【0080】
次に、電力供給回路１０１がディセーブル状態とされる場合の動作が説明される。
【0081】
電力供給回路１０１がディセーブル状態とされる場合、端子ＰＶＳＨＡＲＥには“Ｌ”レベルの電圧が供給される。ディセーブル状態である電力供給回路１０１において、エラーアンプＡＭＰ１は、信号ＯＶＴに依らず、テスト動作と同等に、スイッチ素子Ｑ１をオフ状態にする。したがって、半導体装置１の温度に依らず、電圧ＶＩＮに基づく電圧ＶＯＵＴの供給は停止される。
【0082】
以上のようにして、通常動作が実行される。
【0083】
１．２．２ 第２動作例
次に、第２動作例における半導体装置１の動作について、図７を用いて説明する。図７は、実施形態の第２動作例における通常動作を説明するための過温度検知回路及びテスト回路の構成の一例を説明するための回路図である。第２動作例におけるテスト動作は、第１動作例におけるテスト動作と同等であるため、その説明を省略する。以下では、第２動作例における通常動作について、第１動作例における通常動作と異なる点が主に説明される。なお、第２動作例において、電圧Ｖ５は電圧Ｖ１より高い。
次に、第２動作例における半導体装置１の動作について、図７を用いて説明する。図７は、実施形態の第２動作例における通常動作を説明するための過温度検知回路及びテスト回路の構成の一例を説明するための回路図である。第２動作例におけるテスト動作は、第１動作例におけるテスト動作と同等であるため、その説明を省略する。以下では、第２動作例における通常動作について、第１動作例における通常動作と異なる点が主に説明される。なお、第２動作例において、電圧Ｖ５は電圧Ｖ１より高い。
【0084】
第２動作例における通常動作は、上述のように、導電状態である素子Ｅ１を含む半導体装置を用いて実行される。すなわち、テスト動作が実行された後、通常動作が実行される前に、素子Ｅ１は溶断しない。
【0085】
端子ＰＶＳＨＡＲＥには電圧ＶＳＨＡＲＥが印加される。第２動作例における通常動作において、電圧ＶＳＨＡＲＥは、電圧Ｖ１以上であり、かつ電圧Ｖ５未満である。これにより、テスト回路１０３において、電圧ＶＮ４は、電圧Ｖ５未満になる。したがって、オペアンプＡＭＰ３の働きにより、図７に示すように、スイッチ素子Ｑ２及びＱ３は常にオフ状態になる。
【0086】
第２動作例の通常動作における電力供給回路１０１及び過温度検知回路１０２の動作は、第１動作例の通常動作における電力供給回路１０１及び過温度検知回路１０２の動作と実質的に同等であるため、それらの説明を省略する。
【0087】
以上のような通常動作によっても、半導体装置１は、半導体装置１の温度に基づいて、負荷４に電圧ＶＯＵＴを供給することができる。
【0088】
１．３ 実施形態に係る効果
実施形態に係る半導体装置１によれば、電力供給を制御するための電圧の高さが制限されることを抑制しつつ、チップサイズの増加を抑制することができる。
実施形態に係る半導体装置１によれば、電力供給を制御するための電圧の高さが制限されることを抑制しつつ、チップサイズの増加を抑制することができる。
【0089】
実施形態の半導体装置１は、端子ＰＶＳＨＡＲＥ、ＰＶＩＮ、及びＰＶＯＵＴ、並びに電力供給回路１０１、過温度検知回路１０２、及びテスト回路１０３を備える。電力供給回路１０１は、端子ＰＶＳＨＡＲＥを介して供給される電圧ＶＳＨＡＲＥに基づいて駆動される。過温度検知回路１０２は、半導体装置１の温度が過剰に上昇しているか否かを判定する。テスト回路１０３において、端子ＰＶＳＨＡＲＥとノードＮ４との間には、素子Ｅ１が設けられる。素子Ｅ１は、導電状態及び絶縁状態を有し得る、導電体の配線パターンである。テスト回路１０３は、ノードＮ４の電圧ＶＮ４が電圧Ｖ５以上になる場合に、半導体装置１の温度が過剰に上昇していると、過温度検知回路１０２に擬似的に判定させるように構成される。電力供給回路１０１は、過温度検知回路１０２が半導体装置１の温度が過剰に上昇していると判定する場合、端子ＰＶＩＮ及びＰＶＯＵＴの間を電気的に絶縁する。
【0090】
実施形態の半導体装置１において、電力供給回路１０１及びテスト回路１０３は端子ＰＶＳＨＡＲＥを共有する。これにより、半導体装置１のチップサイズの増加を抑制することができる。また、実施形態の第１動作例では、テスト動作が実行された後、レーザー光の照射によって、素子Ｅ１は溶断する。これにより、端子ＰＶＳＨＡＲＥとノードＮ４とは電気的に絶縁される。このため、通常動作において、テスト回路１０３の構成によって、電圧ＶＳＨＡＲＥの高さが制限されることを抑制することができる。これらのことから、実施形態に係る半導体装置１であれば、通常動作において供給される電圧ＶＳＨＡＲＥの高さが制限されることを抑制しつつ、チップサイズの増加を抑制することができる。
【0091】
補足すると、通常動作を実行するための電圧が供給される端子と、テスト動作を実行するための電圧が供給される端子とが異なる場合、半導体チップ上に設けられるパッドの数が増加してしまう。これにより、半導体チップの面積が増大してしまう問題がある。半導体チップ上に設けられるパッドの数の増加を抑制するため、通常動作を実行するための電圧が供給される端子と、テスト動作を実行するための電圧が供給される端子とを共有することが望ましい。
【0092】
しかしながら、通常動作を実行するための電圧が供給される端子と、テスト動作を実行するための電圧が供給される端子とを共有する場合、通常動作において当該端子に供給される電圧の高さが制限されてしまうことがある。より具体的には、テスト回路と上記端子との間を電気的に絶縁可能な構成を含まない場合、通常動作を実行するための電圧は、テスト回路にも供給される。これにより、通常動作中にテスト動作が実行されてしまうことを抑制するために、テスト動作において上記端子に供給される電圧の範囲と、通常動作において上記端子に供給される電圧の範囲とは、互いに重ならないように設定される。
【0093】
実施形態によれば、テスト回路１０３は、端子ＰＶＳＨＡＲＥとノードＮ４との間に素子Ｅ１を含む。実施形態の第１動作例において、テスト動作の後、通常動作を実行する前に、素子Ｅ１が溶断することで、テスト回路１０３と過温度検知回路１０２とを電気的に絶縁することができる。これにより、通常動作を実行するための電圧が供給される端子と、テスト動作を実行するための電圧が供給される端子とを共有しても、通常動作中にテスト動作が実行されることを抑制することができる。したがって、通常動作における電圧ＶＳＨＡＲＥの高さが制限されることを抑制しつつ、チップサイズの増加を抑制することができる。
【0094】
また、実施形態に係る半導体装置１であれば、実施形態の第２動作例のように、素子Ｅ１が端子ＰＶＳＨＡＲＥとノードＮ４との間を電気的に絶縁しない場合であっても、通常動作を実行することができる。
【0095】
２． 変形例
次に、変形例に係る半導体装置について説明する。以下では、実施形態と同等の構成及び動作についてはその説明を省略し、実施形態と異なる構成及び動作について主に説明する。
次に、変形例に係る半導体装置について説明する。以下では、実施形態と同等の構成及び動作についてはその説明を省略し、実施形態と異なる構成及び動作について主に説明する。
【0096】
２．１ 第１変形例
上述の実施形態では、レーザー光を照射することで、素子Ｅ１が溶断するように構成される例を示したが、これに限られない。素子Ｅ１は、例えば素子Ｅ１に流れる電流に基づいて溶断するように構成されてもよい。以下では、第１変形例に係る半導体装置１の構成及び動作について、実施形態と異なる点が主に説明される。
上述の実施形態では、レーザー光を照射することで、素子Ｅ１が溶断するように構成される例を示したが、これに限られない。素子Ｅ１は、例えば素子Ｅ１に流れる電流に基づいて溶断するように構成されてもよい。以下では、第１変形例に係る半導体装置１の構成及び動作について、実施形態と異なる点が主に説明される。
【0097】
【0098】
第１変形例のテスト回路１０３は、スイッチ素子Ｑ２、Ｑ３、Ｑ４、Ｑ５、及びＱ６、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに素子Ｅ１を含む。スイッチ素子Ｑ４、Ｑ５、及びＱ６は、例えばＮ型のＭＯＳＦＥＴである。スイッチ素子Ｑ２及びＱ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、並びにオペアンプＡＭＰ３の構成は、実施形態におけるスイッチ素子Ｑ２及びＱ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、並びにオペアンプＡＭＰ３の構成と同等である。
【0099】
スイッチ素子Ｑ４の第１端は端子ＰＶＳＨＡＲＥに接続される。スイッチ素子Ｑ４の第２端は、ノードＮ５に接続される。スイッチ素子Ｑ４のゲートには、信号Ｓが供給される。信号Ｓは、“Ｈ”レベル又は“Ｌ”レベルの信号である。スイッチ素子Ｑ４のオン電圧は、“Ｌ”レベルの信号Ｓより高い、かつ“Ｈ”レベルの信号Ｓ以下の電圧である。
【0100】
スイッチ素子Ｑ５の第１端は端子ＰＶＩＮに接続される。スイッチ素子Ｑ５の第２端は、ノードＮ５に接続される。スイッチ素子Ｑ５のゲートには、信号／Ｓが供給される。信号／Ｓは、信号Ｓの反転信号である。スイッチ素子Ｑ５のオン電圧は、例えばスイッチ素子Ｑ４のオン電圧と同等である。
【0101】
スイッチ素子Ｑ６の第１端は接地される。スイッチ素子Ｑ６の第２端は、ノードＮ４に接続される。スイッチ素子Ｑ６のゲートには、信号／Ｓが供給される。スイッチ素子Ｑ６のオン電圧は、例えばスイッチ素子Ｑ４のオン電圧、及びスイッチ素子Ｑ５のオン電圧と同等である。
【0102】
素子Ｅ１は、ノードＮ４及びＮ５に接続される。素子Ｅ１は、ノードＮ４及びＮ５の間を電気的に接続する導電状態、及びノードＮ４及びＮ５の間を電気的に絶縁する絶縁状態を有し得る。素子Ｅ１の配線パターンは、配線パターンに流れる電流に基づいて、溶断するように構成される。より具体的には、素子Ｅ１は、例えば素子Ｅ１に流れる電流が、予め定められる第１期間にわたって第１電流値以上である場合に、溶断するように構成される。ここで、第１電流値は、例えばテスト動作において配線パターンに流れる電流の電流値よりも大きくなるように設定される。このような構成により、素子Ｅ１は、ノードＮ４及びＮ５の間の配線パターンを物理的に切断することにより、状態が導電状態から絶縁状態に不可逆的に変化するように構成される。
【0103】
第１変形例における電力供給回路１０１及び過温度検知回路１０２の構成は、実施形態における電力供給回路１０１及び過温度検知回路１０２の構成と同等である。
【0104】
第１変形例に係る半導体装置１の動作について説明する。
【0105】
第１変形例の第１動作例のテスト動作において、信号Ｓは“Ｈ”レベルとされる。これにより、スイッチ素子Ｑ４はオン状態となる。また、信号／Ｓは“Ｌ”レベルとされる。これにより、スイッチ素子Ｑ５及びＱ６はオフ状態となる。第１変形例の第１動作例のテスト動作は、スイッチ素子Ｑ４、Ｑ５、及び６の動作を除き、実施形態の第１動作例のテスト動作と実質的に同等である。
【0106】
第１変形例の第１動作例では、テスト動作及び通常動作の間において、信号Ｓは“Ｌ”レベルとされる。これにより、スイッチ素子Ｑ４はオフ状態となる。また、信号／Ｓは“Ｈ”レベルとされる。これにより、スイッチ素子Ｑ５及びＱ６はオン状態となる。そして、素子Ｅ１には、端子ＰＶＩＮを介して、第１期間にわたって、第１電流値以上の電流が流れる。これにより、素子Ｅ１が溶断する。
【0107】
なお、素子Ｅ１は、例えば半導体装置１が絶縁体により封止されない半導体チップにおいて溶断するが、これに限られない。素子Ｅ１は、半導体装置１が絶縁体により封止されたパッケージにおいて、溶断してもよい。
【0108】
第１変形例の第１動作例の通常動作において、信号Ｓは“Ｈ”レベルとされる。また、信号／Ｓは“Ｌ”レベルとされる。第１変形例の第１動作例の通常動作は、スイッチ素子Ｑ４、Ｑ５、及び６の動作を除き、実施形態の第１動作例の通常動作と実質的に同等である。
【0109】
第１変形例の第２動作例のテスト動作は、第１変形例の第１動作例のテスト動作と同等である。
【0110】
第１変形例の第２動作例の通常動作において供給される信号Ｓ及び／Ｓは、第１変形例の第１動作例の通常動作において供給される信号Ｓ及び／Ｓと同等である。第１変形例の第２動作例の通常動作は、スイッチ素子Ｑ４、Ｑ５、及び６の動作を除き、実施形態の第２動作例の通常動作と実質的に同等である。
【0111】
第１変形例においても、実施形態と同等の効果が奏される。
【0112】
なお、上述の第１変形例では、第１変形例の第１動作例のテスト動作及び通常動作の間において、端子ＰＶＩＮを介して素子Ｅ１に流れる電流によって、素子Ｅ１が溶断する例を示した。しかしながら、これに限られない。素子Ｅ１は、端子ＰＶＳＨＡＲＥを介して素子Ｅ１に流れる電流によって、溶断するように構成されてもよい。この場合、スイッチ素子Ｑ６のゲートには、例えば信号Ｓが供給される。
【0113】
２．２ 第２変形例
上述の実施形態では、テスト回路１０３がスイッチ素子Ｑ２及びＱ３を含む場合を示したが、これに限られない。テスト回路１０３は、スイッチ素子Ｑ２及びＱ３のうちいずれか１つのスイッチ素子のみを含むものであってもよい。以下では、第２変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置の構成及び動作と異なる点が主に説明される。
上述の実施形態では、テスト回路１０３がスイッチ素子Ｑ２及びＱ３を含む場合を示したが、これに限られない。テスト回路１０３は、スイッチ素子Ｑ２及びＱ３のうちいずれか１つのスイッチ素子のみを含むものであってもよい。以下では、第２変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置の構成及び動作と異なる点が主に説明される。
【0114】
【0115】
図９に示されるテスト回路１０３は、スイッチ素子Ｑ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに素子Ｅ１を含む。すなわち、テスト回路１０３は、実施形態におけるスイッチ素子Ｑ２及びＱ３のうち、スイッチ素子Ｑ３のみを含む。スイッチ素子Ｑ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに素子Ｅ１の構成は、実施形態におけるテスト回路１０３のスイッチ素子Ｑ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに素子Ｅ１の構成と同等である。
【0116】
第２変形例における電力供給回路１０１及び過温度検知回路１０２の構成は、実施形態における電力供給回路１０１及び過温度検知回路１０２の構成と同等である。
【0117】
なお、図９では、テスト回路１０３がスイッチ素子Ｑ３を含む例を示したが、これに限られない。第２変形例におけるテスト回路１０３は、スイッチ素子Ｑ２及びＱ３のうちスイッチ素子Ｑ２のみを含むものであってもよい。この場合、テスト回路１０３は、スイッチ素子Ｑ２、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに素子Ｅ１を含む。スイッチ素子Ｑ２、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに素子Ｅ１の構成は、実施形態におけるテスト回路１０３のスイッチ素子Ｑ２、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに素子Ｅ１の構成と同等である。
【0118】
第２変形例における半導体装置１の動作は、実施形態における半導体装置１の動作と実質的に同等であるため、この説明を省略する。
【0119】
第２変形例によっても、実施形態と同等の効果が奏される。
【0120】
２．３ 第３変形例
上記実施形態、第１変形例、及び第２変形例では、素子Ｅ１として、溶断する配線パターンが用いられる場合を示したが、これに限られない。素子Ｅ１として、スイッチ素子が用いられてもよい。以下では、第３変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置１の構成及び動作と異なる点が主に説明される。
上記実施形態、第１変形例、及び第２変形例では、素子Ｅ１として、溶断する配線パターンが用いられる場合を示したが、これに限られない。素子Ｅ１として、スイッチ素子が用いられてもよい。以下では、第３変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置１の構成及び動作と異なる点が主に説明される。
【0121】
【0122】
第３変形例のテスト回路１０３は、スイッチ素子Ｑ２、Ｑ３、及びＱ７、抵抗Ｒ４及びＲ５、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びにアンチヒューズ素子Ｅ２を含む。スイッチ素子Ｑ７は、例えばＰ型のＭＯＳＦＥＴである。スイッチ素子Ｑ２及びＱ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３の構成は、実施形態におけるテスト回路１０３のスイッチ素子Ｑ２及びＱ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３の構成と同等である。
【0123】
アンチヒューズ素子Ｅ２は、例えば端子ＰＶＩＮに接続される第１端、及びノードＮ６に接続される第２端を含む。アンチヒューズ素子Ｅ２は、第１端と第２端との間を電気的に絶縁する絶縁状態から、第１端と第２端との間を電気的に接続する導電状態へ、変化する。より具体的には、絶縁状態におけるアンチヒューズ素子Ｅ２は、第１端と第２端との間を電気的に絶縁する絶縁膜を含む。アンチヒューズ素子Ｅ２は、第１端と第２端との間の電圧が高くなることによって絶縁膜が破壊されることで、絶縁状態から導電状態に不可逆的に変化するように構成される。絶縁膜は、例えばアンチヒューズ素子Ｅ２の第１端に、予め定められた高さ以上の電圧が供給された場合に破壊される。当該電圧は、通常動作における電圧ＶＩＮより高い。
【0124】
抵抗Ｒ５の第１端は、ノードＮ６に接続される。抵抗Ｒ５の第２端は、接地される。
【0125】
スイッチ素子Ｑ７の第１端はＰＶＳＨＡＲＥに接続される。スイッチ素子Ｑ７のゲートはノードＮ６に接続される。スイッチ素子Ｑ７の第２端はノードＮ４に接続される。スイッチ素子Ｑ７のオン状態は、端子ＰＶＳＨＡＲＥとノードＮ４とが電気的に接続された導電状態である。スイッチ素子Ｑ７のオフ状態は、端子ＰＶＳＨＡＲＥとノードＮ４とが電気的に絶縁された絶縁状態である。すなわち、スイッチ素子Ｑ７は、導電状態と絶縁状態との間において、状態が可逆的に変化し得る素子である。スイッチ素子Ｑ７のオン電圧は、例えば通常動作における電圧ＶＩＮより低い電圧である。
【0126】
以上のような構成により、アンチヒューズ素子Ｅ２の絶縁膜が破壊されない場合に、スイッチ素子Ｑ７のゲートには、電圧ＶＳＳが供給される。これにより、スイッチ素子Ｑ７はオン状態になる。また、アンチヒューズ素子Ｅ２の絶縁膜が破壊された場合に、スイッチ素子Ｑ７のゲートには、アンチヒューズ素子Ｅ２を介して、電圧ＶＩＮが供給される。これにより、スイッチ素子Ｑ７のゲートに、通常動作における電圧ＶＩＮが供給された場合に、スイッチ素子Ｑ７はオフ状態になる。
【0127】
第３変形例における電力供給回路１０１及び過温度検知回路１０２の構成は、実施形態における電力供給回路１０１及び過温度検知回路１０２の構成と同等である。
【0128】
第３変形例に係る半導体装置１の動作について説明する。
【0129】
第３変形例の第１動作例のテスト動作において、電圧ＶＩＮは、アンチヒューズ素子Ｅ２の絶縁膜が破壊されない高さに設定される。これにより、スイッチ素子Ｑ７はオン状態とされる。第３変形例の第１動作例のテスト動作は、スイッチ素子Ｑ７がオン状態であることを除き、実施形態の第１動作例のテスト動作と実質的に同等である。
【0130】
第３変形例の第１動作例では、テスト動作及び通常動作の間において、端子ＰＶＩＮを介した電圧ＶＩＮの供給によって、アンチヒューズ素子Ｅ２の絶縁膜は破壊される。これにより、アンチヒューズ素子Ｅ２を介してスイッチ素子Ｑ７のゲートに、電圧ＶＩＮが供給される。
【0131】
なお、アンチヒューズ素子Ｅ２の絶縁膜は、例えば半導体装置１が絶縁体により封止されない半導体チップにおいて破壊されるが、これに限られない。アンチヒューズ素子Ｅ２の絶縁膜は、半導体装置１が絶縁体により封止されたパッケージにおいて、破壊されてもよい。
【0132】
第３変形例の第１動作例の通常動作において、スイッチ素子Ｑ７のゲートへの電圧ＶＩＮの供給により、スイッチ素子Ｑ７はオフ状態になる。通常動作は、スイッチ素子Ｑ７がオフ状態であることを除き、実施形態の第１動作例の通常動作と実質的に同等である。
【0133】
第３変形例の第２動作例のテスト動作は、第３変形例の第１動作例のテスト動作と同等である。
【0134】
第３変形例の第２動作例の通常動作は、スイッチ素子Ｑ７がオン状態であることを除き、実施形態の第２動作例の通常動作と実質的に同等である。
【0135】
第３変形例によっても、実施形態、第１変形例、及び第２変形例と同等の効果が奏される。
【0136】
２．４ 第４変形例
第３変形例では、スイッチ素子Ｑ７が、絶縁膜破壊型のヒューズ素子によってオン状態又はオフ状態とされる場合を示したが、これに限られない。スイッチ素子Ｑ７の状態は、不揮発性メモリによってオン状態又はオフ状態とされるように構成されてもよい。以下では、第４変形例に係る半導体装置の構成及び動作について、第３変形例に係る半導体装置１の構成及び動作と異なる点が主に説明される。
第３変形例では、スイッチ素子Ｑ７が、絶縁膜破壊型のヒューズ素子によってオン状態又はオフ状態とされる場合を示したが、これに限られない。スイッチ素子Ｑ７の状態は、不揮発性メモリによってオン状態又はオフ状態とされるように構成されてもよい。以下では、第４変形例に係る半導体装置の構成及び動作について、第３変形例に係る半導体装置１の構成及び動作と異なる点が主に説明される。
【0137】
【0138】
第４変形例のテスト回路１０３は、スイッチ素子Ｑ２、Ｑ３、及びＱ７、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに記憶回路Ｍを含む。第４変形例におけるスイッチ素子Ｑ２、Ｑ３、及びＱ７、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３の構成は、第３変形例におけるテスト回路１０３のスイッチ素子Ｑ２、Ｑ３、及びＱ７、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３の構成と同等である。
【0139】
第４変形例において、記憶回路Ｍは、第１メモリセルを有する。第１メモリセルは、例えばＥＥＰＲＯＭＴＭ（Electrically Erasable Programmable Read-Only Memory）、ＯＴＰ（One Time Programmable）メモリ、及びフラッシュメモリに含まれる素子である。第１メモリセルは、“０”データ（図１１中、「“０”」で示される）及び“１”データ（図１１中、「“１”」で示される）を記憶する。記憶回路Ｍは、例えば半導体装置１の内部又は外部の回路によって、第１メモリセルのデータを書き換え可能に構成される。記憶回路Ｍは、第１メモリセルが“０”データを記憶する場合、スイッチ素子Ｑ７のゲートに電圧Ｖｏｎを供給するように構成される（図１１中、「“０”：Ｖｏｎ」で示される）。電圧Ｖｏｎは、スイッチ素子Ｑ７のオン電圧以下の電圧である。また、記憶回路Ｍは、第１メモリ素子が“１”データを記憶している場合、スイッチ素子Ｑ７のゲートに電圧Ｖｏｆｆを供給するように構成される（図１１中、「“１”：Ｖｏｆｆ」で示される）。電圧Ｖｏｆｆは、スイッチ素子Ｑ７のオン電圧より高い電圧である。
【0140】
第４変形例に係る半導体装置１の動作について説明する。
【0141】
第４変形例の第１動作例のテスト動作において、第１メモリ素子は“０”データを記憶する。これにより、スイッチ素子Ｑ７のゲートには電圧Ｖｏｎが供給される。これにより、スイッチ素子Ｑ７はオン状態とされる。第４変形例の第１動作例のテスト動作は、第３変形例の第１動作例のテスト動作と実質的に同等である。
【0142】
第４変形例の第１動作例において、テスト動作の後、通常動作の前に、第１メモリ素子のデータが、“０”データから“１”データに書き換えられる。これにより、スイッチ素子Ｑ７のゲートには電圧Ｖｏｆｆが供給される。したがって、通常動作においてスイッチ素子Ｑ７はオフ状態となる。
【0143】
第４変形例の第１動作例の通常動作は、第１メモリ素子が第２データを記憶することを除き、第３変形例の第１動作例の通常動作と同等である。
【0144】
第４変形例の第２動作例のテスト動作は、第４変形例の第１動作例のテスト動作と同等である。
【0145】
第４変形例の第２動作例の通常動作は、第１メモリ素子が“０”データを記憶することを除き、第３変形例の第２動作例のテスト動作と同等である。
【0146】
第４変形例によっても、実施形態、及び第１変形例～第３変形例と同等の効果が奏される。
【0147】
２．５ 第５変形例
上述の実施形態、及び第１変形例～第４変形例では、電力供給回路１０１が、“Ｈ”レベルの電圧ＶＳＨＡＲＥに基づいてイネーブル状態とされ、“Ｌ”レベルの電圧ＶＳＨＡＲＥに基づいてディセーブル状態とされる場合を示したが、これに限られない。電力供給回路１０１は、“Ｌ”レベルの電圧ＶＳＨＡＲＥに基づいてイネーブル状態とされ、“Ｈ”レベルの電圧ＶＳＨＡＲＥに基づいてディセーブル状態とされてもよい。以下では、第５変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置の構成及び動作と異なる点が主に説明される。
上述の実施形態、及び第１変形例～第４変形例では、電力供給回路１０１が、“Ｈ”レベルの電圧ＶＳＨＡＲＥに基づいてイネーブル状態とされ、“Ｌ”レベルの電圧ＶＳＨＡＲＥに基づいてディセーブル状態とされる場合を示したが、これに限られない。電力供給回路１０１は、“Ｌ”レベルの電圧ＶＳＨＡＲＥに基づいてイネーブル状態とされ、“Ｈ”レベルの電圧ＶＳＨＡＲＥに基づいてディセーブル状態とされてもよい。以下では、第５変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置の構成及び動作と異なる点が主に説明される。
【0148】
２．５．１ 構成
第５変形例に係る電力供給回路１０１は、スイッチ素子Ｑ１、抵抗Ｒ１及びＲ２、エラーアンプＡＭＰ１、定電圧源ＶＳ１、並びに制御回路ＣＮＴを含む。スイッチ素子Ｑ１、抵抗Ｒ１及びＲ２、エラーアンプＡＭＰ１、並びに定電圧源ＶＳ１の構成は、実施形態に係るスイッチ素子Ｑ１、抵抗Ｒ１及びＲ２、エラーアンプＡＭＰ１、並びに定電圧源ＶＳ１の構成と同等である。
第５変形例に係る電力供給回路１０１は、スイッチ素子Ｑ１、抵抗Ｒ１及びＲ２、エラーアンプＡＭＰ１、定電圧源ＶＳ１、並びに制御回路ＣＮＴを含む。スイッチ素子Ｑ１、抵抗Ｒ１及びＲ２、エラーアンプＡＭＰ１、並びに定電圧源ＶＳ１の構成は、実施形態に係るスイッチ素子Ｑ１、抵抗Ｒ１及びＲ２、エラーアンプＡＭＰ１、並びに定電圧源ＶＳ１の構成と同等である。
【0149】
第５変形例において、制御回路ＣＮＴは、電圧ＶＳＨＡＲＥが“Ｌ”レベルである間（電圧ＶＳＨＡＲＥが電圧Ｖ１未満である間）、電力供給回路１０１がイネーブル状態になるよう、エラーアンプＡＭＰ１に“Ｈ”レベルの信号ＳＴを供給する。また、制御回路ＣＮＴは、電圧ＶＳＨＡＲＥが“Ｈ”レベルである間、電力供給回路１０１がディセーブル状態になるよう、エラーアンプＡＭＰ１に“Ｌ”レベルの信号ＳＴを供給する。
【0150】
【0151】
テスト回路１０３は、スイッチ素子Ｑ２及びＱ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、オペアンプＡＭＰ３、並びに素子Ｅ１を有する。スイッチ素子Ｑ２及びＱ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、並びに素子Ｅ１の構成は、実施形態におけるスイッチ素子Ｑ２及びＱ３、抵抗Ｒ４、定電圧源ＶＳ３及びＶＳ４、並びに素子Ｅ１の構成と同等である。
【0152】
第５変形例において、オペアンプＡＭＰ３の反転入力端子（－）は、ノードＮ４に接続される。オペアンプＡＭＰ３の非反転入力端子（＋）は、定電圧源ＶＳ４の第１端に接続される。
【0153】
なお、第５変形例において、定電圧源ＶＳ３から供給される電圧Ｖ４は、定電圧源ＶＳ４から供給される電圧Ｖ５より高い。
【0154】
第５変形例における過温度検知回路１０２の構成は、実施形態における過温度検知回路１０２の構成と同等である。
【0155】
２．５．２ 動作
第５変形例の第１動作例及び第２動作例についてそれぞれ、実施形態の第１動作例及び第２動作例と異なる点が主に説明される。
第５変形例の第１動作例及び第２動作例についてそれぞれ、実施形態の第１動作例及び第２動作例と異なる点が主に説明される。
【0156】
２．５．２．１ 第１動作例
第５変形例における第１動作例のテスト動作及び通常動作について、実施形態における第１動作例のテスト動作及び通常動作と異なる点について説明する。
第５変形例における第１動作例のテスト動作及び通常動作について、実施形態における第１動作例のテスト動作及び通常動作と異なる点について説明する。
【0157】
テスト動作において、電圧ＶＳＨＡＲＥは電圧Ｖ１及びＶ５未満である。これにより、テスト回路１０３において、オペアンプＡＭＰ３の働きにより、スイッチ素子Ｑ２及びＱ３はオン状態になる。
【0158】
また、電力供給回路１０１は、“Ｌ”レベルの電圧ＶＳＨＡＲＥに基づいて、イネーブル状態とされる。
【0159】
第５変形例の第１動作例のテスト動作におけるその他の動作は、実施形態の第１動作例のテスト動作と、実質的に同等であるため、その説明を省略する。
【0160】
通常動作において、電力供給回路１０１がイネーブル状態とされる場合、端子ＰＶＳＨＡＲＥには、“Ｌ”レベルの電圧ＶＳＨＡＲＥが供給される。
【0161】
また、電力供給回路１０１がディセーブル状態とされる場合、端子ＰＶＳＨＡＲＥには“Ｈ”レベルの電圧ＶＳＨＡＲＥが供給される。
【0162】
第５変形例の第１動作例の通常動作におけるその他の動作は、実施形態の第１動作例の通常動作における動作と、実質的に同等であるため、その説明を省略する。
【0163】
２．５．２．２ 第２動作例
第５変形例における第２動作例のテスト動作及び通常動作について、実施形態における第２動作例のテスト動作及び通常動作と異なる点について説明する。なお、第２動作例において、電圧Ｖ１は電圧Ｖ５より高い電圧である。
第５変形例における第２動作例のテスト動作及び通常動作について、実施形態における第２動作例のテスト動作及び通常動作と異なる点について説明する。なお、第２動作例において、電圧Ｖ１は電圧Ｖ５より高い電圧である。
【0164】
第５変形例の第２動作例におけるテスト動作は、第５変形例の第１動作例におけるテスト動作と同等であるため、その説明を省略する。
【0165】
通常動作において、実施形態の第２動作例の通常動作と同等に、素子Ｅ１は導電状態である。
【0166】
端子ＰＶＳＨＡＲＥに供給される電圧ＶＳＨＡＲＥは、電圧Ｖ５より高い、かつ電圧Ｖ１未満である。これにより、オペアンプＡＭＰ３の非反転入力端子（＋）の電圧ＶＮ４は、オペアンプＡＭＰ３の反転入力端子（－）の電圧Ｖ５より高くなる。このため、オペアンプＡＭＰ３の働きにより、スイッチ素子Ｑ２及びＱ３はオフ状態になる。
【0167】
第５変形例の第２動作例の通常動作におけるその他の動作は、実施形態の第２動作例の通常動作における動作と、実質的に同等であるため、その説明を省略する。
【0168】
第５変形例によっても、実施形態、及び第１変形例～第４変形例と同等の効果が奏される。
【0169】
２．６ 第６変形例
上述の実施形態、及び第１変形例～第５変形例では、電力供給回路１０１がＬＤＯレギュレータである場合を示したが、これに限られない。電力供給回路１０１は、ロードスイッチであってもよい。以下では、第６変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置の構成及び動作と異なる点が主に説明される。
上述の実施形態、及び第１変形例～第５変形例では、電力供給回路１０１がＬＤＯレギュレータである場合を示したが、これに限られない。電力供給回路１０１は、ロードスイッチであってもよい。以下では、第６変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置の構成及び動作と異なる点が主に説明される。
【0170】
【0171】
電力供給回路１０１は、スイッチ素子Ｑ１、ドライバＤＲＶ、及び制御回路ＣＮＴを有する。上述のように、電力供給回路１０１は、ロードスイッチである。
【0172】
スイッチ素子Ｑ１のゲートはドライバＤＲＶに接続される。
【0173】
制御回路ＣＮＴの第２端はドライバＤＲＶに接続される。第２端からは、ドライバＤＲＶに、電圧ＶＳＨＡＲＥに基づく信号ＳＴが供給される。
【0174】
ドライバＤＲＶは、第１制御端子、第２制御端子、及び出力端子を有する。第１制御端子は、過温度検知回路１０２に接続される。第２制御端子は、制御回路ＣＮＴの第２端に接続される。出力端子は、スイッチ素子Ｑ１のゲートに接続される。ドライバＤＲＶは、過温度検知回路１０２の信号ＯＶＴ、及び制御回路ＣＮＴの信号ＳＴに基づいて、スイッチ素子Ｑ１をオン状態又はオフ状態にする。
【0175】
より具体的には、電圧ＶＳＨＡＲＥ及び信号ＳＴが“Ｈ”レベルである間（電力供給回路１０１がイネーブル状態とされる間）、信号ＯＶＴが“Ｌ”レベルである場合に、ドライバＤＲＶは、電圧ＶＩＮに基づいて、電圧ＶＳＳより高い電圧ＶＯＵＴを供給するよう、スイッチ素子Ｑ１をオン状態にする。電力供給回路１０１がイネーブル状態とされる間、信号ＯＶＴが“Ｈ”レベルである場合に、ドライバＤＲＶは、スイッチ素子Ｑ１をオフ状態にする。また、電圧ＶＳＨＡＲＥ及び信号ＳＴが“Ｌ”レベルである間（電力供給回路１０１がディセーブル状態とされる間）、ドライバＤＲＶは、信号ＯＶＴに依らず、スイッチ素子Ｑ１をオフ状態にする。
【0176】
以上のような構成により、電力供給回路１０１は、電圧ＶＳＨＡＲＥ及び信号ＯＶＴに基づいて、負荷４に、電圧ＶＯＵＴを供給する。
【0177】
第６変形例に係る半導体装置１の動作は、実施形態に係る半導体装置の動作と実質的に同等であるため、その説明を省略する。
【0178】
第６変形例によっても、実施形態、及び第１変形例～第５変形例と同等の効果が奏される。
【0179】
２．７ 第７変形例
上述の実施形態、及び第１変形例～第６変形例では、電力供給回路１０１がＬＤＯレギュレータ、及びロードスイッチである場合を示したが、これに限られない。電力供給回路１０１は、ＤＣ－ＤＣコンバータに含まれる構成であってもよい。以下では、第７変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置の構成及び動作と異なる点が主に説明される。
上述の実施形態、及び第１変形例～第６変形例では、電力供給回路１０１がＬＤＯレギュレータ、及びロードスイッチである場合を示したが、これに限られない。電力供給回路１０１は、ＤＣ－ＤＣコンバータに含まれる構成であってもよい。以下では、第７変形例に係る半導体装置の構成及び動作について、実施形態に係る半導体装置の構成及び動作と異なる点が主に説明される。
【0180】
２．７．１ 電力供給システム
実施形態に係る半導体装置を含む電力供給システムの構成について、図１４を用いて説明する。図１４は、第７変形例に係る半導体装置を含む電力供給システムの構成の一例を示すブロック図である。電力供給システムは、半導体装置１、電力源２、駆動回路３、負荷４、及びフィルタ回路５を備える。
実施形態に係る半導体装置を含む電力供給システムの構成について、図１４を用いて説明する。図１４は、第７変形例に係る半導体装置を含む電力供給システムの構成の一例を示すブロック図である。電力供給システムは、半導体装置１、電力源２、駆動回路３、負荷４、及びフィルタ回路５を備える。
【0181】
半導体装置１は、端子ＰＧＮＤ、ＰＶＩＮ、ＰＶＳＨＡＲＥ、ＰＶＳＷ、及びＰＦＢを含む。
【0182】
端子ＰＶＳＷは、フィルタ回路５に接続される。端子ＰＶＳＷからは、フィルタ回路５に、電圧ＶＳＷが供給される。電圧ＶＳＷは、電圧ＶＯＵＴを生成するために用いられる電圧である。フィルタ回路５は、半導体装置１から供給される電圧ＶＳＷの平滑化処理を行う。フィルタ回路５は、平滑化処理により生成された電圧ＶＯＵＴを負荷４に供給する。
【0183】
端子ＰＦＢは、フィルタ回路５に接続される。端子ＰＦＢには、フィルタ回路５から、電圧ＶＯＵＴが供給される。
【0184】
２．７．２ 半導体装置
第７変形例に係る半導体装置１の構成について、引き続き図１４を用いて説明する。
第７変形例に係る半導体装置１の構成について、引き続き図１４を用いて説明する。
【0185】
電力供給回路１０１は、過温度検知回路１０２、並びに端子ＰＶＩＮ、ＰＶＳＨＡＲＥ、ＰＶＳＷ、ＰＦＢ、及びＰＧＮＤに接続される。電力供給回路１０１には、過温度検知回路１０２から信号ＯＶＴが供給される。電力供給回路１０１には、端子ＰＶＳＨＡＲＥを介して、電圧ＶＳＨＡＲＥが供給される。電力供給回路１０１は、電圧ＶＳＨＡＲＥが“Ｈ”レベルである間、イネーブル状態になる。“Ｈ”レベルの電圧ＶＳＨＡＲＥは、例えば電圧Ｖ１以上である。電力供給回路１０１には、端子ＰＦＢを介して、電圧ＶＯＵＴが供給される。イネーブル状態である電力供給回路１０１は、過温度検知回路１０２からの信号ＯＶＴ、及びフィルタ回路５からの電圧ＶＯＵＴに基づいて、電圧ＶＩＮに基づく電圧ＶＳＷをフィルタ回路５に供給する。また、電力供給回路１０１は、電圧ＶＳＨＡＲＥが“Ｌ”レベルである間、ディセーブル状態になる。ディセーブル状態である電力供給回路１０１は、過温度検知回路１０２からの信号ＯＶＴ、及びフィルタ回路５からの電圧ＶＯＵＴに関わらず、電圧ＶＩＮに基づく電圧ＶＳＷの供給を停止する。
【0186】
なお、過温度検知回路１０２及びテスト回路１０３の構成は、実施形態に係る過温度検知回路１０２及びテスト回路１０３の構成と同等である。以下では、電力供給回路１０１の構成が主に説明される。
【0187】
２．７．３ 電力供給回路
電力供給回路１０１及びフィルタ回路５の構成について図１５を用いて説明する。図１５は、第７変形例に係る電力供給回路及びフィルタ回路の構成の一例を説明するための回路図である。第７変形例において、電力供給回路１０１及びフィルタ回路５はＤＣ－ＤＣコンバータを構成する。
電力供給回路１０１及びフィルタ回路５の構成について図１５を用いて説明する。図１５は、第７変形例に係る電力供給回路及びフィルタ回路の構成の一例を説明するための回路図である。第７変形例において、電力供給回路１０１及びフィルタ回路５はＤＣ－ＤＣコンバータを構成する。
【0188】
電力供給回路１０１は、スイッチ素子Ｑ１及びＱ８、ドライバＤＲＶ、及び制御回路ＣＮＴを有する。スイッチ素子Ｑ８は、Ｎ型のＭＯＳＦＥＴである。
【0189】
スイッチ素子Ｑ１のゲートはドライバＤＲＶに接続される。スイッチ素子Ｑ１の第２端は端子ＰＶＳＷに接続される。
【0190】
スイッチ素子Ｑ８の第１端は、端子ＰＶＳＷに接続される。スイッチ素子Ｑ８のゲートは、ドライバＤＲＶに接続される。スイッチ素子Ｑ８の第２端は、端子ＰＧＮＤに接続される。
【0191】
制御回路ＣＮＴの第２端はドライバＤＲＶに接続される。第２端からは、ドライバＤＲＶに、電圧ＶＳＨＡＲＥに基づく信号ＳＴが供給される。
【0192】
ドライバＤＲＶは、第１制御端子、第２制御端子、第３制御端子、第１出力端子、及び第２出力端子を有する。第１制御端子は、過温度検知回路１０２に接続される。第２制御端子は、制御回路ＣＮＴの第２端に接続される。第３制御端子は、端子ＰＦＢに接続される。第１出力端子は、スイッチ素子Ｑ１のゲートに接続される。第２出力端子は、スイッチ素子Ｑ８のゲートに接続される。ドライバＤＲＶは、過温度検知回路１０２の信号ＯＶＴ、制御回路ＣＮＴの信号ＳＴ、及び電圧ＶＯＵＴに基づいて、スイッチ素子Ｑ１及びスイッチ素子Ｑ８を、それぞれオン状態又はオフ状態にする。
【0193】
より具体的には、電力供給回路１０１がイネーブル状態とされる間、信号ＯＶＴが“Ｌ”レベルである場合に、ドライバＤＲＶは、第２期間において、スイッチ素子Ｑ１をオン状態にし、かつスイッチ素子Ｑ８をオフ状態にする。これにより、第２期間において、電圧ＶＳＷは、電圧ＶＩＮに基づく電圧になる。ドライバＤＲＶは、第３期間において、スイッチ素子Ｑ１をオフ状態にし、かつスイッチ素子Ｑ８をオン状態にする。これにより、端子ＰＶＳＷは接地される。ドライバＤＲＶは、第２期間、第３期間、第２期間、・・・がこの順に連続するように、スイッチ素子Ｑ１のゲート及びスイッチ素子Ｑ８のゲートのそれぞれに電圧を供給する。ドライバＤＲＶは、例えば電圧ＶＯＵＴが目標電圧ＶＴＡＲＧより低い場合に、第３期間に対する第２期間の割合を大きくする。ドライバＤＲＶは、例えば電圧ＶＯＵＴが目標電圧ＶＴＡＲＧと同等である場合に、第３期間に対する第２期間の割合を維持する。ドライバＤＲＶは、例えば電圧ＶＯＵＴが目標電圧ＶＴＡＲＧより高い場合に、第３期間に対する第２期間の割合を小さくする。これにより、電圧ＶＳＷの波形を変化させる。電力供給回路１０１がイネーブル状態とされる間、信号ＯＶＴが“Ｈ”レベルである場合に、ドライバＤＲＶは、スイッチ素子Ｑ１をオフ状態にし、スイッチ素子Ｑ８をオン状態にする。また、電力供給回路１０１がディセーブル状態とされる間、ドライバＤＲＶは、信号ＯＶＴに依らず、スイッチ素子Ｑ１をオフ状態にし、スイッチ素子Ｑ８をオン状態にする。
【0194】
以上のような構成により、電力供給回路１０１は、電圧ＶＳＨＡＲＥ及びＶＯＵＴ、並びに信号ＯＶＴに基づいて、フィルタ回路５に、電圧ＶＳＷを供給する。
【0195】
フィルタ回路５は、インダクタＬ及びキャパシタＣを含む。
【0196】
インダクタＬの第１端は、端子ＰＶＳＷに接続される。インダクタＬの第２端は、端子ＰＦＢに接続される。端子ＰＦＢは、負荷４に接続される。
【0197】
キャパシタＣの第１端は、端子ＰＦＢに接続される。キャパシタＣの第２端は、接地される。
【0198】
以上のような構成により、フィルタ回路５は、半導体装置１から供給される電圧ＶＳＷの波形を平滑化する。これにより、フィルタ回路５は、電圧ＶＳＷを用いて、目標電圧ＶＴＡＲＧと同等の電圧ＶＯＵＴを生成する。
【0199】
第７変形例に係る半導体装置１の動作は、実施形態に係る半導体装置の動作と実質的に同等であるため、その説明を省略する。
【0200】
第７変形例によっても、実施形態、及び第１変形例～第６変形例と同等の効果が奏される。
【0201】
３． その他
なお、上記実施形態及び変形例では、半導体装置１が、過温度検知回路１０２及びテスト回路１０３をそれぞれ異なる回路として含む場合を示したが、これに限られない。半導体装置１において、例えば過温度検知回路１０２の構成、及びテスト回路１０３の構成は、１つの回路に含まれてもよい。
なお、上記実施形態及び変形例では、半導体装置１が、過温度検知回路１０２及びテスト回路１０３をそれぞれ異なる回路として含む場合を示したが、これに限られない。半導体装置１において、例えば過温度検知回路１０２の構成、及びテスト回路１０３の構成は、１つの回路に含まれてもよい。
【0202】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0203】
１…半導体装置、２…電力源、３…駆動回路、４…負荷、５…フィルタ回路、１０１…電力供給回路、１０２…過温度検知回路、１０３…テスト回路、ＡＭＰ１…エラーアンプ、ＡＭＰ２、ＡＭＰ３…オペアンプ、Ｑ１～Ｑ８…スイッチ素子、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５…抵抗、ＶＳ１、ＶＳ２、ＶＳ３、ＶＳ４…定電圧源、Ｉ１…定電流源、Ｅ１…素子、Ｅ２…アンチヒューズ素子、Ｄ１…ダイオード、ＰＶＩＮ、ＰＶＯＵＴ、ＰＶＳＨＡＲＥ、ＰＧＮＤ、ＰＶＳＷ、ＰＦＢ…端子、Ｍ…記憶回路、ＤＲＶ…ドライバ、Ｌ…インダクタ、Ｃ…キャパシタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
