(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023174660
(43)【公開日】2023-12-08
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20231201BHJP
H01L 29/786 20060101ALI20231201BHJP
G02F 1/1368 20060101ALI20231201BHJP
G02F 1/167 20190101ALN20231201BHJP
G02F 1/17 20190101ALN20231201BHJP
H10K 50/00 20230101ALN20231201BHJP
H10K 59/12 20230101ALN20231201BHJP
H05B 33/14 20060101ALN20231201BHJP
【ＦＩ】
G09F9/30 338
H01L29/78 612C
H01L29/78 618B
G02F1/1368
G02F1/167
G02F1/17
H10K50/00
H10K59/12
H05B33/14 Z
【審査請求】有
【請求項の数】6
【出願形態】ＯＬ
(21)【出願番号】P 2023150060
(22)【出願日】2023-09-15
(62)【分割の表示】P 2022143526の分割
【原出願日】2009-09-17
(31)【優先権主張番号】P 2008241557
(32)【優先日】2008-09-19
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】山崎 舜平
(72)【発明者】
【氏名】秋元 健吾
(72)【発明者】
【氏名】小森 茂樹
(72)【発明者】
【氏名】魚地 秀貴
(72)【発明者】
【氏名】和田 理人
(72)【発明者】
【氏名】千葉 陽子
【テーマコード（参考）】
2H192
2K101
3K107
5C094
5F110
【Ｆターム（参考）】
2H192AA24
2H192BC31
2H192CB06
2H192CB37
2H192CB44
2H192CC42
2H192DA02
2H192DA12
2H192FA14
2H192FA22
2H192FA24
2H192FA26
2H192FA35
2H192FA65
2H192FB02
2H192FB22
2H192FB33
2H192FB42
2H192FB46
2K101AA04
2K101AA08
2K101BA02
2K101BA12
2K101ED13
3K107AA01
3K107AA05
3K107BB01
3K107CC45
3K107EE04
5C094AA42
5C094BA03
5C094BA43
5C094DB01
5C094EA10
5C094HA07
5C094HA08
5F110AA03
5F110AA05
5F110AA26
5F110BB02
5F110CC03
5F110DD02
5F110EE01
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE23
5F110EE44
5F110FF01
5F110FF02
5F110FF03
5F110FF04
5F110FF09
5F110FF28
5F110FF36
5F110GG01
5F110GG07
5F110GG13
5F110GG16
5F110GG19
5F110GG24
5F110GG25
5F110GG43
5F110GG57
5F110GG58
5F110HK02
5F110HK03
5F110HK04
5F110HK06
5F110HK08
5F110HK21
5F110HK22
5F110HK33
5F110HK42
5F110HL01
5F110HL07
5F110HL22
5F110HL23
5F110HM02
5F110HM04
5F110HM12
5F110NN03
5F110NN05
5F110NN22
5F110NN23
5F110NN24
5F110NN25
5F110NN26
5F110NN27
5F110NN33
5F110NN34
5F110NN36
5F110NN39
5F110NN40
5F110NN71
5F110NN72
5F110PP01
5F110PP03
5F110PP10
5F110PP13
5F110QQ01
5F110QQ06
5F110QQ08
5F110QQ09
(57)【要約】
【課題】表示パネルに設けられる共通接続部として適した構造を提供することを目的の一
とする。
【解決手段】画素部の外側領域に設けられる共通接続部は、ゲート絶縁層と同じ層で形成
された絶縁層上に、第２酸化物半導体層と同じ層で形成された酸化物半導体層と、導電層
と同じ層で形成された導電層（共通電位線とも呼ぶ）とが積層された構成を有し、第１酸
化物半導体層上に設けられた層間絶縁層の開口部を介して導電層（共通電位線とも呼ぶ）
が共通電極と接続しており、画素電極と対向する電極が導電性粒子を介して共通電極と電
気的に接続する。
【選択図】図１
とする。
【解決手段】画素部の外側領域に設けられる共通接続部は、ゲート絶縁層と同じ層で形成
された絶縁層上に、第２酸化物半導体層と同じ層で形成された酸化物半導体層と、導電層
と同じ層で形成された導電層（共通電位線とも呼ぶ）とが積層された構成を有し、第１酸
化物半導体層上に設けられた層間絶縁層の開口部を介して導電層（共通電位線とも呼ぶ）
が共通電極と接続しており、画素電極と対向する電極が導電性粒子を介して共通電極と電
気的に接続する。
【選択図】図１
【特許請求の範囲】
【請求項1】
複数の画素電極がマトリクス状に配列する画素部と、
前記画素部の外側の接続部と、を有し、
前記画素部は、前記画素電極に対応して設けられたトランジスタを有し、
前記トランジスタは、
チャネル形成領域を有する第１酸化物半導体層と、
走査線と電気的に接続するゲート電極と、
信号線と電気的に接続し、且つ前記第１酸化物半導体層に接する領域を有する第１配線層と、
前記画素電極と電気的に接続し、且つ前記第１酸化物半導体層に接する領域を有する第２配線層と、を有し、
前記第１配線層は、第２の酸化物半導体層と第１の導電層とが積層された構造を有し、
前記第２配線層は、前記構造と同じ構造を有し、
前記接続部において、第３の酸化物半導体層と、第３の導電層とが積層され、
前記第３の酸化物半導体層は、前記第２の酸化物半導体層と同層に設けられ、
前記第３の導電層は、前記第２の導電層と同層に設けられていている、表示装置。
前記画素部の外側の接続部と、を有し、
前記画素部は、前記画素電極に対応して設けられたトランジスタを有し、
前記トランジスタは、
チャネル形成領域を有する第１酸化物半導体層と、
走査線と電気的に接続するゲート電極と、
信号線と電気的に接続し、且つ前記第１酸化物半導体層に接する領域を有する第１配線層と、
前記画素電極と電気的に接続し、且つ前記第１酸化物半導体層に接する領域を有する第２配線層と、を有し、
前記第１配線層は、第２の酸化物半導体層と第１の導電層とが積層された構造を有し、
前記第２配線層は、前記構造と同じ構造を有し、
前記接続部において、第３の酸化物半導体層と、第３の導電層とが積層され、
前記第３の酸化物半導体層は、前記第２の酸化物半導体層と同層に設けられ、
前記第３の導電層は、前記第２の導電層と同層に設けられていている、表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、酸化物半導体を用いる表示装置及びその製造方法に関する。
【背景技術】
【0002】
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは
、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコ
ンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対
応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高
いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ず
しも適応しないといった特性を有している。
、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコ
ンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対
応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高
いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ず
しも適応しないといった特性を有している。
【0003】
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイ
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ－Ｇ
ａ－Ｚｎ－Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッ
チング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ－Ｇ
ａ－Ｚｎ－Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッ
チング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２００７－１２３８６１号公報
【特許文献2】特開２００７－０９６０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
酸化物半導体にチャネル形成領域を設ける薄膜トランジスタは、アモルファスシリコンを
用いた薄膜トランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はス
パッタリング法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリコン
を用いた薄膜トランジスタよりも製造工程が簡単である。
用いた薄膜トランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はス
パッタリング法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリコン
を用いた薄膜トランジスタよりも製造工程が簡単である。
【0006】
このような酸化物半導体を用いてガラス基板、プラスチック基板等に薄膜トランジスタを
形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパ等への
応用が期待されている。
形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパ等への
応用が期待されている。
【0007】
しかし、動作特性に優れ、しかも低温で製造可能である酸化物半導体を用いる薄膜トラン
ジスタの特性を活かすには、素子の構造や製造条件を最適化するのみでなく、信号の入出
力に必要な配線構造及び接続構造を考慮する必要がある。酸化物半導体膜が低温で成膜可
能であっても、配線や電極を形成する金属等の薄膜、層間絶縁膜等の絶縁膜の剥離があっ
ては、製品不良となってしまう。また、表示パネルの素子基板側に設けられる共通接続部
の電極の接続抵抗が高いと、表示画面に斑が出来てしまい輝度が低下するといった問題が
発生する。
ジスタの特性を活かすには、素子の構造や製造条件を最適化するのみでなく、信号の入出
力に必要な配線構造及び接続構造を考慮する必要がある。酸化物半導体膜が低温で成膜可
能であっても、配線や電極を形成する金属等の薄膜、層間絶縁膜等の絶縁膜の剥離があっ
ては、製品不良となってしまう。また、表示パネルの素子基板側に設けられる共通接続部
の電極の接続抵抗が高いと、表示画面に斑が出来てしまい輝度が低下するといった問題が
発生する。
【0008】
本発明は、表示パネルに設けられる共通接続部として適した構造を提供することを目的の
一とする。
一とする。
【0009】
本発明は、酸化物半導体の他、絶縁膜及び導電膜を積層して作製される各種用途の表示装
置において、薄膜の剥がれに起因する不良を防止することを目的の一とする。
置において、薄膜の剥がれに起因する不良を防止することを目的の一とする。
【課題を解決するための手段】
【0010】
本発明の一態様は走査線と信号線が交差し、マトリクス状に配列する画素電極を有する画
素部と、該画素電極に対応して設けられ、該画素部に酸素の含有量が異なる少なくとも二
種類の酸化物半導体層とを積層させて構成される薄膜トランジスタが設けられた表示装置
である。この表示装置において画素部の外側領域には、走査線、信号線、または共通電位
線を構成する導電層と、薄膜トランジスタを構成する酸化物半導体層と同じ材質の半導体
層と、共通電極とを有し、共通電極が画素電極と対向する電極と電気的に接続する共通接
続部が設けられている。
素部と、該画素電極に対応して設けられ、該画素部に酸素の含有量が異なる少なくとも二
種類の酸化物半導体層とを積層させて構成される薄膜トランジスタが設けられた表示装置
である。この表示装置において画素部の外側領域には、走査線、信号線、または共通電位
線を構成する導電層と、薄膜トランジスタを構成する酸化物半導体層と同じ材質の半導体
層と、共通電極とを有し、共通電極が画素電極と対向する電極と電気的に接続する共通接
続部が設けられている。
【0011】
本発明の例示的な一態様は、画素電極に接続される薄膜トランジスタを含む画素部と、共
通電極が画素電極と対向する電極と電気的に接続する共通接続部とを有する表示装置であ
り、以下の構成を含む。
通電極が画素電極と対向する電極と電気的に接続する共通接続部とを有する表示装置であ
り、以下の構成を含む。
【0012】
画素部は、走査線と信号線が交差し、画素電極がマトリクス状に配列している。
【0013】
画素電極に対応して設けられる薄膜トランジスタは、第１酸化物半導体層がチャネル形成
領域とされ、走査線と接続するゲート電極と、該ゲート電極を被覆するゲート絶縁層と、
信号線と接続し第１酸化物半導体層に接し、第２酸化物半導体層（ソース領域とも呼ぶ）
と導電層（ソース電極層とも呼ぶ）が積層された第１配線層と、画素電極と接続し第１酸
化物半導体層に接し、第１配線層と同じ積層構造を有する第２配線層とを有する。
領域とされ、走査線と接続するゲート電極と、該ゲート電極を被覆するゲート絶縁層と、
信号線と接続し第１酸化物半導体層に接し、第２酸化物半導体層（ソース領域とも呼ぶ）
と導電層（ソース電極層とも呼ぶ）が積層された第１配線層と、画素電極と接続し第１酸
化物半導体層に接し、第１配線層と同じ積層構造を有する第２配線層とを有する。
【0014】
画素部の外側領域に設けられる共通接続部は、ゲート絶縁層と同じ層で形成された絶縁層
上に、第２酸化物半導体層と同じ層で形成された酸化物半導体層と、導電層と同じ層で形
成された導電層（共通電位線とも呼ぶ）とが積層された構成を有し、第１酸化物半導体層
上に設けられた層間絶縁層の開口部を介して導電層（共通電位線とも呼ぶ）が共通電極と
接続しており、画素電極と対向する電極が導電性粒子（プラスチック粒子表面に金メッキ
処理した粒子等）を介して共通電極と電気的に接続する。
上に、第２酸化物半導体層と同じ層で形成された酸化物半導体層と、導電層と同じ層で形
成された導電層（共通電位線とも呼ぶ）とが積層された構成を有し、第１酸化物半導体層
上に設けられた層間絶縁層の開口部を介して導電層（共通電位線とも呼ぶ）が共通電極と
接続しており、画素電極と対向する電極が導電性粒子（プラスチック粒子表面に金メッキ
処理した粒子等）を介して共通電極と電気的に接続する。
【0015】
なお、画素電極と対向する電極とは、対向基板に設けられる対向電極を指している。
【0016】
本発明の例示的な一態様は、画素部の外側領域に設けられる共通接続部の他の構成として
、ゲート電極と同じ層で形成された第１導電層と、ゲート絶縁層と同じ絶縁層上に、第２
酸化物半導体層と同じ層で形成された酸化物半導体層と、前記導電層と同じ層で形成され
た第２導電層（共通電位線とも呼ぶ）とが積層された構成を有し、第１酸化物半導体層上
に設けられた層間絶縁層の複数の開口部を介して第１導電層及び第２導電層が共通電極と
電気的に接続され、共通電極が第１導電層と重なる領域に配置された導電性粒子を介して
画素電極と対向する電極と電気的に接続する。
、ゲート電極と同じ層で形成された第１導電層と、ゲート絶縁層と同じ絶縁層上に、第２
酸化物半導体層と同じ層で形成された酸化物半導体層と、前記導電層と同じ層で形成され
た第２導電層（共通電位線とも呼ぶ）とが積層された構成を有し、第１酸化物半導体層上
に設けられた層間絶縁層の複数の開口部を介して第１導電層及び第２導電層が共通電極と
電気的に接続され、共通電極が第１導電層と重なる領域に配置された導電性粒子を介して
画素電極と対向する電極と電気的に接続する。
【0017】
ここで、第１酸化物半導体層の酸素濃度は第２酸化物半導体層の酸素濃度よりも高く含ま
れている。すなわち、第１酸化物半導体層は酸素過剰型であり、第２酸化物半導体層は酸
素欠乏型である。第２酸化物半導体層はｎ型の導電型を示し、第１酸化物半導体層の電気
伝導度は第２酸化物半導体層の電気伝導度よりも低いものである。第２酸化物半導体層は
、薄膜トランジスタのソース領域またはドレイン領域として機能させることができる。第
１酸化物半導体層は非晶質構造であり、第２酸化物半導体層は非晶質構造の中に結晶粒（
ナノクリスタル）が含まれる場合がある。なお、第２酸化物半導体層は、非単結晶半導体
層であり、少なくともアモルファス成分を含んでいるものとする。
れている。すなわち、第１酸化物半導体層は酸素過剰型であり、第２酸化物半導体層は酸
素欠乏型である。第２酸化物半導体層はｎ型の導電型を示し、第１酸化物半導体層の電気
伝導度は第２酸化物半導体層の電気伝導度よりも低いものである。第２酸化物半導体層は
、薄膜トランジスタのソース領域またはドレイン領域として機能させることができる。第
１酸化物半導体層は非晶質構造であり、第２酸化物半導体層は非晶質構造の中に結晶粒（
ナノクリスタル）が含まれる場合がある。なお、第２酸化物半導体層は、非単結晶半導体
層であり、少なくともアモルファス成分を含んでいるものとする。
【0018】
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
【0019】
画素電極および該画素電極と電気的に接続する薄膜トランジスタを表面上に有する基板は
、シール材と呼ばれる接着材で対向基板と固定される。
、シール材と呼ばれる接着材で対向基板と固定される。
【0020】
液晶表示装置において、液晶材料は、シール材と２枚の基板で封止される。
【0021】
シール材には、導電性粒子（プラスチック粒子表面に金メッキ処理した粒子等）を複数混
入させて、対向基板に設けられた対向電極（共通電極とも呼ぶ）と、もう一方の基板に設
けられた共通電極または共通電位線との導通を行う。
入させて、対向基板に設けられた対向電極（共通電極とも呼ぶ）と、もう一方の基板に設
けられた共通電極または共通電位線との導通を行う。
【0022】
共通電位線は薄膜トランジスタの工程と同じ工程で同一基板上に作製することができる。
【0023】
また、共通電位線とシール材の導電性粒子とが重なる部分が共通接続部と呼ぶこともあり
、共通電位線において導電性粒子と重なる部分を共通電極とも言える。
、共通電位線において導電性粒子と重なる部分を共通電極とも言える。
【0024】
薄膜トランジスタと同一基板上に形成する共通電位線は、液晶を交流駆動させる際に基準
となる基準電圧を与える線とも言える。
となる基準電圧を与える線とも言える。
【0025】
また、対向電極と接続する共通電位線の他にも、保持容量の一方の電極と接続する容量配
線も共通電位線の一種とも呼べ、同様に同一基板上に設けることができる。
線も共通電位線の一種とも呼べ、同様に同一基板上に設けることができる。
【0026】
また、電気泳動表示素子を用いた電子ペーパーとも称される表示装置においては、一対の
基板の間に、異なる極性に帯電した白色粒子と黒色粒子およびそれらを分散する分散媒（
気体または液体）を収容する構造となっており、一対の基板の一方の基板に設けられた電
極は共通電極（コモン電極）である。この共通電極に対向して画素電極がもう一方の基板
に設けられ、その基板には画素電極と電気的に接続する薄膜トランジスタが複数配置され
る。例えば、この電気泳動表示素子を用いた表示装置の駆動方法は、白表示から黒表示へ
変化させたい画素電極に対して、共通電極に印加されている共通電位に対して正の電圧を
印加し、黒表示から白表示へ変化させたい画素電極に対して、共通電極に印加されている
共通電位に対して負の電圧を印加し、変化させない画素電極は共通電極と同電位とする。
基板の間に、異なる極性に帯電した白色粒子と黒色粒子およびそれらを分散する分散媒（
気体または液体）を収容する構造となっており、一対の基板の一方の基板に設けられた電
極は共通電極（コモン電極）である。この共通電極に対向して画素電極がもう一方の基板
に設けられ、その基板には画素電極と電気的に接続する薄膜トランジスタが複数配置され
る。例えば、この電気泳動表示素子を用いた表示装置の駆動方法は、白表示から黒表示へ
変化させたい画素電極に対して、共通電極に印加されている共通電位に対して正の電圧を
印加し、黒表示から白表示へ変化させたい画素電極に対して、共通電極に印加されている
共通電位に対して負の電圧を印加し、変化させない画素電極は共通電極と同電位とする。
【0027】
薄膜トランジスタと同一基板上に形成する共通電位線は、電気泳動表示素子を駆動させる
際に基準となる基準電圧を与える線とも言える。
際に基準となる基準電圧を与える線とも言える。
【0028】
なお、電気泳動表示素子を用いた表示装置は、一対の基板及びその間に設けられる隔壁に
よって一定の大きさで形成された独立空間が複数設けられ、一つの独立空間が単位画素と
なり、表示を形成する。一つの独立空間は、異なる極性に帯電した複数の白色粒子と複数
の黒色粒子およびそれらを分散する分散媒（気体または液体）を収容する空間である。
よって一定の大きさで形成された独立空間が複数設けられ、一つの独立空間が単位画素と
なり、表示を形成する。一つの独立空間は、異なる極性に帯電した複数の白色粒子と複数
の黒色粒子およびそれらを分散する分散媒（気体または液体）を収容する空間である。
【0029】
電気泳動表示素子を用いた表示装置においても、異なる極性に帯電した複数の有色粒子お
よびそれらを分散する分散媒は、シール材と２枚の基板で封止される。また、電気泳動表
示素子を用いた表示装置においても、一方の基板に設けられた共通電極と、もう一方の基
板に形成する共通電位線とは共通接続部で導電性粒子により接続を行う。
よびそれらを分散する分散媒は、シール材と２枚の基板で封止される。また、電気泳動表
示素子を用いた表示装置においても、一方の基板に設けられた共通電極と、もう一方の基
板に形成する共通電位線とは共通接続部で導電性粒子により接続を行う。
【0030】
また、液晶表示装置または電気泳動表示素子を用いた表示装置において、プロセス温度に
もよるが、用いる一対の基板の材料としてプラスチックフィルムを用いることもできる。
もよるが、用いる一対の基板の材料としてプラスチックフィルムを用いることもできる。
【発明の効果】
【0031】
本発明の一態様によれば、画素部の外側領域に設けられる共通接続部において、酸化物半
導体層と導電層とを積層した構成とすることにより、薄膜の剥がれに起因する不良を防止
することができる。
導体層と導電層とを積層した構成とすることにより、薄膜の剥がれに起因する不良を防止
することができる。
【0032】
また、酸化物半導体層と導電層とを積層した構成とすることにより共通接続部が厚膜化さ
れ、低抵抗化が図られ、丈夫な構造とすることができる。
れ、低抵抗化が図られ、丈夫な構造とすることができる。
【図面の簡単な説明】
【0033】
【図1】本実施形態の一である半導体装置の断面図及び上面図を示す図。
【図2】本実施形態の一である半導体装置の断面図及び上面図を示す図。
【図3】本実施形態の一である半導体装置の断面図及び上面図を示す図。
【図4】本実施形態の一である半導体装置の工程断面図。
【図5】本実施形態の一である半導体装置の工程断面図。
【図6】本実施形態の一である半導体装置の上面図。
【図7】本実施形態の一である半導体装置の上面図。
【図8】本実施形態の一である半導体装置の上面図。
【図9】本実施形態の一である半導体装置の上面図。
【図10】本実施形態の一である半導体装置の端子部の上面図及び断面図。
【図11】本実施形態の一である半導体装置の画素上面図。
【図12】本実施形態の一である半導体装置の断面図。
【図13】本実施形態の一である半導体装置の工程断面図。
【図14】本実施形態の一である半導体装置の工程断面図。
【図15】本実施形態の一である半導体装置の断面図。
【図16】本実施形態の一である半導体装置の断面図。
【図17】本実施形態の一である電子ペーパーの断面図。
【図18】本実施形態の一である半導体装置のブロック図を説明する図。
【図19】本実施形態の一である信号線駆動回路の構成を説明する図。
【図20】信号線駆動回路の動作を説明するタイミングチャート。
【図21】信号線駆動回路の動作を説明するタイミングチャート。
【図22】シフトレジスタの構成を説明する図。
【図24】本実施形態の一である半導体装置を説明する上面図及び断面図。
【図25】本実施形態の一である半導体装置を説明する断面図。
【図26】本実施形態の一である半導体装置の画素等価回路を説明する図。
【図27】本実施形態の一である半導体装置を説明する図。
【図28】本実施形態の一である半導体装置を説明する上面図及び断面図。
【図29】本実施形態の一である電子ペーパーの使用形態の例を説明する図。
【図30】本実施形態の一である電子書籍の一例を示す外観図。
【図31】本実施形態の一であるテレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図32】本実施形態の一である遊技機の例を示す外観図。
【図33】本実施形態の一である携帯電話機の一例を示す外観図。
【発明を実施するための形態】
【0034】
本発明の実施形態について、以下に説明する。
【0035】
（実施の形態１）
ここでは、第１の基板と第２の基板の間に液晶層を封入する液晶表示装置において、第２
の基板に設けられた対向電極と電気的に接続するための共通接続部を第１の基板上に形成
する例を示す。なお、第１の基板にはスイッチング素子として薄膜トランジスタが形成さ
れており、共通接続部の作製工程を画素部のスイッチング素子の作製工程と共通化させる
ことで工程を複雑にすることなく形成する。
ここでは、第１の基板と第２の基板の間に液晶層を封入する液晶表示装置において、第２
の基板に設けられた対向電極と電気的に接続するための共通接続部を第１の基板上に形成
する例を示す。なお、第１の基板にはスイッチング素子として薄膜トランジスタが形成さ
れており、共通接続部の作製工程を画素部のスイッチング素子の作製工程と共通化させる
ことで工程を複雑にすることなく形成する。
【0036】
共通接続部は、第１の基板と第２の基板とを接着するためのシール材と重なる位置に配置
され、シール材に含まれる導電性粒子を介して対向電極と電気的な接続が行われる。或い
は、シール材と重ならない箇所（ただし画素部を除く）に共通接続部を設け、共通接続部
に重なるように導電性粒子を含むペーストをシール材とは別途設けて、対向電極と電気的
な接続が行われる。
され、シール材に含まれる導電性粒子を介して対向電極と電気的な接続が行われる。或い
は、シール材と重ならない箇所（ただし画素部を除く）に共通接続部を設け、共通接続部
に重なるように導電性粒子を含むペーストをシール材とは別途設けて、対向電極と電気的
な接続が行われる。
【0037】
図１（Ａ）は薄膜トランジスタと共通接続部とを同一基板上に作製する半導体装置の断面
構造図を示す図である。なお、図１（Ａ）に示す薄膜トランジスタは、ゲート絶縁層１０
２上にソース領域１０６ａ及びドレイン領域１０６ｂを介してソース電極層１０５ａ及び
ドレイン電極層１０５ｂが設けられ、さらにソース電極層１０５ａ及びドレイン電極層１
０５ｂ上にＩＧＺＯ半導体層１０３が設けられている薄膜トランジスタの例である。ＩＧ
ＺＯ半導体層１０３は、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む非単結晶半導体層であり、少な
くともアモルファス成分を含んでいるものとする。また、ソース領域１０６ａ及びドレイ
ン領域１０６ｂは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物層であり、ＩＧＺＯ半導体層
１０３の成膜条件とは異なる成膜条件で形成され、ＩＧＺＯ半導体層１０３よりも含まれ
る酸素濃度が低く、低抵抗な酸化物層である。ソース領域１０６ａ及びドレイン領域１０
６ｂは、ｎ型の導電型を有し、活性化エネルギー（ΔＥ）が０．０１ｅＶ以上０．１ｅＶ
以下であり、ｎ＋領域とも呼べる。なお、ソース領域１０６ａ及びドレイン領域１０６ｂ
は、非単結晶半導体層であり、少なくともアモルファス成分を含んでいるものとする。
構造図を示す図である。なお、図１（Ａ）に示す薄膜トランジスタは、ゲート絶縁層１０
２上にソース領域１０６ａ及びドレイン領域１０６ｂを介してソース電極層１０５ａ及び
ドレイン電極層１０５ｂが設けられ、さらにソース電極層１０５ａ及びドレイン電極層１
０５ｂ上にＩＧＺＯ半導体層１０３が設けられている薄膜トランジスタの例である。ＩＧ
ＺＯ半導体層１０３は、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む非単結晶半導体層であり、少な
くともアモルファス成分を含んでいるものとする。また、ソース領域１０６ａ及びドレイ
ン領域１０６ｂは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物層であり、ＩＧＺＯ半導体層
１０３の成膜条件とは異なる成膜条件で形成され、ＩＧＺＯ半導体層１０３よりも含まれ
る酸素濃度が低く、低抵抗な酸化物層である。ソース領域１０６ａ及びドレイン領域１０
６ｂは、ｎ型の導電型を有し、活性化エネルギー（ΔＥ）が０．０１ｅＶ以上０．１ｅＶ
以下であり、ｎ＋領域とも呼べる。なお、ソース領域１０６ａ及びドレイン領域１０６ｂ
は、非単結晶半導体層であり、少なくともアモルファス成分を含んでいるものとする。
【0038】
また、図１（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｄ１－Ｄ２が
図１（Ａ）の共通接続部の断面に相当する。なお、図１（Ｂ）において図１（Ａ）と同一
の部分には同じ符号を用いて説明する。
図１（Ａ）の共通接続部の断面に相当する。なお、図１（Ｂ）において図１（Ａ）と同一
の部分には同じ符号を用いて説明する。
【0039】
酸化物半導体層１８６は、ゲート絶縁層１０２上に設けられ、ソース領域１０６ａ及びド
レイン領域１０６ｂと同じ材料及び同じ工程で作製される。
レイン領域１０６ｂと同じ材料及び同じ工程で作製される。
【0040】
共通電位線１８５は、酸化物半導体層１８６上に設けられ、ソース電極層１０５ａ及びド
レイン電極層１０５ｂと同じ材料及び同じ工程で作製される。
レイン電極層１０５ｂと同じ材料及び同じ工程で作製される。
【0041】
また、共通電位線１８５は、保護絶縁膜１０７で覆われ、保護絶縁膜１０７は、共通電位
線１８５と重なる位置に複数の開口部を有している。この開口部は、ドレイン電極層１０
５ｂと画素電極１１０とを接続するコンタクトホールと同じ工程で作製される。
線１８５と重なる位置に複数の開口部を有している。この開口部は、ドレイン電極層１０
５ｂと画素電極１１０とを接続するコンタクトホールと同じ工程で作製される。
【0042】
なお、ここでは面積サイズが大きく異なるため、画素部におけるコンタクトホールと、共
通接続部の開口部と使い分けて呼ぶこととする。また、図１（Ａ）では、画素部と共通接
続部とで同じ縮尺で図示しておらず、例えば共通接続部の鎖線Ｄ１－Ｄ２の長さが５００
μｍ程度であるのに対して、薄膜トランジスタの幅は５０μｍ未満であり、実際には１０
倍以上面積サイズが大きいが、分かりやすくするため、図１（Ａ）に画素部と共通接続部
の縮尺をそれぞれ変えて図示している。
通接続部の開口部と使い分けて呼ぶこととする。また、図１（Ａ）では、画素部と共通接
続部とで同じ縮尺で図示しておらず、例えば共通接続部の鎖線Ｄ１－Ｄ２の長さが５００
μｍ程度であるのに対して、薄膜トランジスタの幅は５０μｍ未満であり、実際には１０
倍以上面積サイズが大きいが、分かりやすくするため、図１（Ａ）に画素部と共通接続部
の縮尺をそれぞれ変えて図示している。
【0043】
また、共通電極１９０は、保護絶縁膜１０７上に設けられ、画素部の画素電極１１０と同
じ材料及び同じ工程で作製される。
じ材料及び同じ工程で作製される。
【0044】
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
行う。
【0045】
そして画素部と共通接続部が設けられた第１の基板と、対向電極を有する第２の基板とを
シール材を用いて固定する。
シール材を用いて固定する。
【0046】
シール材に導電性粒子を含ませる場合は、シール材と共通接続部が重なるように一対の基
板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部の対角などに
２個の共通接続部がシール材と重ねて配置される。また、大型の液晶パネルにおいては、
４個以上の共通接続部がシール材と重ねて配置される。
板の位置合わせが行われる。例えば、小型の液晶パネルにおいては、画素部の対角などに
２個の共通接続部がシール材と重ねて配置される。また、大型の液晶パネルにおいては、
４個以上の共通接続部がシール材と重ねて配置される。
【0047】
なお、共通電極１９０は、シール材に含まれる導電性粒子と接触する電極であり、第２の
基板の対向電極と電気的に接続が行われる。
基板の対向電極と電気的に接続が行われる。
【0048】
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
【0049】
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
【0050】
例えば、発光表示装置を作製する場合、液晶表示装置とは異なり、対向電極と接続するた
めの接続部分はないが、発光素子のカソード（陰極）を共通配線に接続する部分を有し、
その部分を図１（Ａ）に示す接続構造と同じ構造としてもよい。発光素子のカソードは画
素毎に接続させる接続部分を設ければよい、或いは画素部と駆動回路部の間に接続部分を
設ければよい。
めの接続部分はないが、発光素子のカソード（陰極）を共通配線に接続する部分を有し、
その部分を図１（Ａ）に示す接続構造と同じ構造としてもよい。発光素子のカソードは画
素毎に接続させる接続部分を設ければよい、或いは画素部と駆動回路部の間に接続部分を
設ければよい。
【0051】
【0052】
【0053】
【0054】
共通電位線１８１は、基板１００上に設けられ、ゲート電極１０１と同じ材料及び同じ工
程で作製される。
程で作製される。
【0055】
また、共通電位線１８１は、ゲート絶縁層１０２及び保護絶縁膜１０７で覆われ、ゲート
絶縁層１０２及び保護絶縁膜１０７は、共通電位線１８１と重なる位置に複数の開口部を
有している。この開口部は、実施の形態１とは異なり、２層の絶縁膜の厚さに相当する深
い開口部となる。なお、この開口部は、ドレイン電極層１０５ｂと画素電極１１０とを接
続するコンタクトホールと同じ工程でエッチングした後、さらにゲート絶縁層を選択的に
エッチングすることで作製される。
絶縁層１０２及び保護絶縁膜１０７は、共通電位線１８１と重なる位置に複数の開口部を
有している。この開口部は、実施の形態１とは異なり、２層の絶縁膜の厚さに相当する深
い開口部となる。なお、この開口部は、ドレイン電極層１０５ｂと画素電極１１０とを接
続するコンタクトホールと同じ工程でエッチングした後、さらにゲート絶縁層を選択的に
エッチングすることで作製される。
【0056】
また、共通電極１９０は、保護絶縁膜１０７上に設けられ、画素部の画素電極１１０と同
じ材料及び同じ工程で作製される。
じ材料及び同じ工程で作製される。
【0057】
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
行う。
【0058】
そして画素部と共通接続部が設けられた第１の基板１００と、対向電極を有する第２の基
板とをシール材を用いて固定する。
板とをシール材を用いて固定する。
【0059】
シール材に導電性粒子を含ませる場合は、シール材と共通接続部が重なるように一対の基
板の位置合わせが行われる。
板の位置合わせが行われる。
【0060】
なお、共通電極１９０は、シール材に含まれる導電性粒子と接触する電極であり、第２の
基板の対向電極と電気的に接続が行われる。
基板の対向電極と電気的に接続が行われる。
【0061】
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
【0062】
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
【0063】
（実施の形態３）
ここでは、共通接続部にゲート配線と同じ材料及び同じ工程で形成される電極を設け、そ
の上に設ける共通電位線として、ソース電極層と同じ材料及び同じ工程で形成される配線
を用いて共通接続部を作製する例を図３（Ａ）及び図３（Ｂ）に示す。
ここでは、共通接続部にゲート配線と同じ材料及び同じ工程で形成される電極を設け、そ
の上に設ける共通電位線として、ソース電極層と同じ材料及び同じ工程で形成される配線
を用いて共通接続部を作製する例を図３（Ａ）及び図３（Ｂ）に示す。
【0064】
【0065】
【0066】
接続電極１９１は、基板１００上に設けられ、ゲート電極１０１と同じ材料及び同じ工程
で作製される。
で作製される。
【0067】
また、接続電極１９１は、ゲート絶縁層１０２及び保護絶縁膜１０７で覆われ、ゲート絶
縁層１０２及び保護絶縁膜１０７は、共通電極１９０と重なる位置に開口部を有している
。この開口部は、実施の形態１とは異なり、２層の絶縁膜の厚さに相当する深い開口部と
なる。なお、この開口部は、ドレイン電極層１０５ｂと画素電極１１０とを接続するコン
タクトホールと同じ工程でエッチングした後、さらにゲート絶縁層を選択的にエッチング
することで作製される。
縁層１０２及び保護絶縁膜１０７は、共通電極１９０と重なる位置に開口部を有している
。この開口部は、実施の形態１とは異なり、２層の絶縁膜の厚さに相当する深い開口部と
なる。なお、この開口部は、ドレイン電極層１０５ｂと画素電極１１０とを接続するコン
タクトホールと同じ工程でエッチングした後、さらにゲート絶縁層を選択的にエッチング
することで作製される。
【0068】
また、酸化物半導体層１８６は、ゲート絶縁層１０２上に設けられ、ソース領域１０６ａ
及びドレイン領域１０６ｂと同じ材料及び同じ工程で作製される。
及びドレイン領域１０６ｂと同じ材料及び同じ工程で作製される。
【0069】
また、共通電位線１８５は、酸化物半導体層１８６上に設けられ、ソース電極層１０５ａ
及びドレイン電極層１０５ｂと同じ材料及び同じ工程で作製される。
及びドレイン電極層１０５ｂと同じ材料及び同じ工程で作製される。
【0070】
また、共通電位線１８５は、保護絶縁膜１０７で覆われ、保護絶縁膜１０７は、共通電位
線１８５と重なる位置に複数の開口部を有している。この開口部は、ドレイン電極層１０
５ｂと画素電極１１０とを接続するコンタクトホールと同じ工程で作製される。
線１８５と重なる位置に複数の開口部を有している。この開口部は、ドレイン電極層１０
５ｂと画素電極１１０とを接続するコンタクトホールと同じ工程で作製される。
【0071】
また、共通電極１９０は、保護絶縁膜１０７上に設けられ、画素部の画素電極１１０と同
じ材料及び同じ工程で作製される。
じ材料及び同じ工程で作製される。
【0072】
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
行う。
【0073】
そして画素部と共通接続部が設けられた第１の基板１００と、対向電極を有する第２の基
板とをシール材を用いて固定する。
板とをシール材を用いて固定する。
【0074】
また、本実施の形態においては、複数の導電性粒子をゲート絶縁層の開口部にのみ選択的
に配置する。即ち、共通電極１９０と接続電極１９１とが接している領域に複数の導電性
粒子を配置する。接続電極１９１及び共通電位線１８５の両方と接触する共通電極１９０
は、導電性粒子と接触する電極であり、第２の基板の対向電極と電気的に接続が行われる
。
に配置する。即ち、共通電極１９０と接続電極１９１とが接している領域に複数の導電性
粒子を配置する。接続電極１９１及び共通電位線１８５の両方と接触する共通電極１９０
は、導電性粒子と接触する電極であり、第２の基板の対向電極と電気的に接続が行われる
。
【0075】
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
【0076】
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
【0077】
【0078】
図４（Ａ）において、透光性を有する基板１００にはコーニング社の７０５９ガラスや
１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などのガラス基板を用いることができる。
１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などのガラス基板を用いることができる。
【0079】
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィー工程を行
い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲ
ート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する
。このとき少なくともゲート電極１０１の端部にテーパー形状が形成されるようにエッチ
ングする。この段階での断面図を図４（Ａ）に示した。なお、この段階での上面図が図６
に相当する。
い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲ
ート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する
。このとき少なくともゲート電極１０１の端部にテーパー形状が形成されるようにエッチ
ングする。この段階での断面図を図４（Ａ）に示した。なお、この段階での上面図が図６
に相当する。
【0080】
ゲート電極１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが
、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料
と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ
）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓ
ｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金か、上述し
た元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが
、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料
と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ
）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓ
ｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金か、上述し
た元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
【0081】
次いで、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はスパッタ法などを用い、膜厚を５０～２５０ｎｍとする。
０２はスパッタ法などを用い、膜厚を５０～２５０ｎｍとする。
【0082】
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎ
ｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定され
るものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタ
ル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成して
も良い。
ｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定され
るものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタ
ル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成して
も良い。
【0083】
次に、ゲート絶縁層１０２上に第１のＩＧＺＯ膜をスパッタ法で成膜する。ここでは、
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧
力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０
ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１
としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ～１０ｎ
ｍの結晶粒を含むＩＧＺＯ膜が形成されることがある。なお、ターゲットの成分比、成膜
圧力（０．１Ｐａ～２．０Ｐａ）、電力（２５０Ｗ～３０００Ｗ：８インチφ）、温度（
室温～１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や
、結晶粒の密度や、直径サイズは、１ｎｍ～１０ｎｍの範囲で調節されうると言える。第
１のＩＧＺＯ膜の膜厚は、５ｎｍ～２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合
、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第１のＩ
ＧＺＯ膜の膜厚は、５ｎｍとする。
Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧
力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０
ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１
としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ～１０ｎ
ｍの結晶粒を含むＩＧＺＯ膜が形成されることがある。なお、ターゲットの成分比、成膜
圧力（０．１Ｐａ～２．０Ｐａ）、電力（２５０Ｗ～３０００Ｗ：８インチφ）、温度（
室温～１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や
、結晶粒の密度や、直径サイズは、１ｎｍ～１０ｎｍの範囲で調節されうると言える。第
１のＩＧＺＯ膜の膜厚は、５ｎｍ～２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合
、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第１のＩ
ＧＺＯ膜の膜厚は、５ｎｍとする。
【0084】
次に、第１のＩＧＺＯ膜上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成
する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。また、２００℃～６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導
電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題
点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電
性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン
（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または
上述した元素を成分とする窒化物で形成する。ここでは、導電膜としてＴｉ膜と、そのＴ
ｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ－Ｎｄ）膜を積層し、さらにその上にＴｉ
膜を成膜する３層構造とする。また、導電膜は、２層構造としてもよく、アルミニウム膜
上にチタン膜を積層してもよい。また、導電膜は、シリコンを含むアルミニウム膜の単層
構造や、チタン膜の単層構造としてもよい。
する。導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。また、２００℃～６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導
電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題
点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電
性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン
（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または
上述した元素を成分とする窒化物で形成する。ここでは、導電膜としてＴｉ膜と、そのＴ
ｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ－Ｎｄ）膜を積層し、さらにその上にＴｉ
膜を成膜する３層構造とする。また、導電膜は、２層構造としてもよく、アルミニウム膜
上にチタン膜を積層してもよい。また、導電膜は、シリコンを含むアルミニウム膜の単層
構造や、チタン膜の単層構造としてもよい。
【0085】
ゲート絶縁層、第１のＩＧＺＯ膜、及び導電膜は、スパッタ法で、チャンバーに導入する
ガスまたは設置するターゲットを適宜切り替えることにより大気に触れることなく連続成
膜することができる。大気に触れることなく連続成膜すると、不純物の混入を防止するこ
とができる。大気に触れることなく連続成膜する場合、マルチチャンバー方式の製造装置
を用いることが好ましい。
ガスまたは設置するターゲットを適宜切り替えることにより大気に触れることなく連続成
膜することができる。大気に触れることなく連続成膜すると、不純物の混入を防止するこ
とができる。大気に触れることなく連続成膜する場合、マルチチャンバー方式の製造装置
を用いることが好ましい。
【0086】
次に、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチング
により不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成す
る。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる
。ここでは、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチン
グにより、Ｔｉ膜とＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース電極層
１０５ａ及びドレイン電極層１０５ｂを形成する。
により不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成す
る。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる
。ここでは、ＳｉＣｌ４とＣｌ２とＢＣｌ３の混合ガスを反応ガスとしたドライエッチン
グにより、Ｔｉ膜とＡｌ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース電極層
１０５ａ及びドレイン電極層１０５ｂを形成する。
【0087】
また、この第２のフォトリソグラフィー工程において、ソース電極層１０５ａ及びドレ
イン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端
子１２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されて
いる。
イン電極層１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端
子１２２はソース配線（ソース電極層１０５ａを含むソース配線）と電気的に接続されて
いる。
【0088】
次に、ソース電極層１０５ａ及びドレイン電極層１０５ｂをマスクとして第１のＩＧＺ
Ｏ膜を自己整合的にエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウ
ェットエッチングにより、不要な部分を除去してソース領域１０６ａ及びドレイン領域１
０６ｂを形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドラ
イエッチングを用いてもよい。この段階での断面図を図４（Ｂ）に示した。なお、この段
階での上面図が図７に相当する。
Ｏ膜を自己整合的にエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウ
ェットエッチングにより、不要な部分を除去してソース領域１０６ａ及びドレイン領域１
０６ｂを形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドラ
イエッチングを用いてもよい。この段階での断面図を図４（Ｂ）に示した。なお、この段
階での上面図が図７に相当する。
【0089】
また、容量部においては、容量配線１０８と重なる第１のＩＧＺＯ膜が除去される。また
、端子部においては、第２の端子１２２の下方に存在し、且つ、第２の端子１２２と重な
る第１のＩＧＺＯ膜１３０は残存する。
、端子部においては、第２の端子１２２の下方に存在し、且つ、第２の端子１２２と重な
る第１のＩＧＺＯ膜１３０は残存する。
【0090】
次に、レジストマスクを除去した後、プラズマ処理を行う。この段階での断面図を図４
（Ｃ）に示す。ここではアルゴンガスを導入してプラズマを発生させる逆スパッタを行い
、表面に付着しているゴミを除去する。こうして、表面に付着しているゴミ（レジストマ
スクなどのエッチング残渣など）を除去する。また、アルゴンのみを用いたプラズマ処理
に限定されず、Ｎ２Ｏガスや酸素ガスを用いたプラズマ処理としてもよく、酸素を含む窒
素雰囲気下や、酸素を含むＨｅ雰囲気下や、酸素を含むＡｒ雰囲気下でプラズマ処理を行
ってもよい。酸素を含むＡｒ雰囲気下でのプラズマ処理とは、アルゴンガスと酸素ガスを
導入してプラズマを発生させて薄膜表面の改質を行うことである。電界が印加され放電プ
ラズマが発生している反応空間中のＡｒ原子（Ａｒ）は、放電プラズマ中の電子（ｅ）に
より励起又は電離され、アルゴンラジカル（Ａｒ＊）やアルゴンイオン（Ａｒ＋）や電子
（ｅ）となる。アルゴンラジカル（Ａｒ＊）はエネルギーの高い準安定状態にあり、周辺
にある同種又は異種の原子と反応し、それらの原子を励起又は電離させて安定状態に戻ろ
うとして雪崩れ現象的に反応が発生する。その時に周辺に酸素があると、酸素原子（Ｏ）
が励起又は電離され、酸素ラジカル（Ｏ＊）や酸素イオン（Ｏ＋）や酸素（Ｏ）となる。
その酸素ラジカル（Ｏ＊）が被処理物である薄膜表面の材料と反応し、表面改質が行われ
、表面にある有機物と反応して有機物を除去するプラズマ処理が行われる。なお、不活性
ガス（Ｈｅやアルゴン）のラジカルは、反応性ガスのラジカルと比較して準安定状態が長
く維持されるという特徴があり、そのためプラズマを発生させるのに不活性ガスを用いる
のが一般的である。また、ゲート絶縁層の表面に酸素ラジカル処理を行い、表面を酸素過
剰領域とすることは、その後の工程での信頼性向上のための熱処理（２００℃～６００℃
）において、ＩＧＺＯ半導体層界面の改質のための酸素の供給源を作る上で有効である。
酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、
又はオゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に
照射することによって膜表面を改質することができる。
（Ｃ）に示す。ここではアルゴンガスを導入してプラズマを発生させる逆スパッタを行い
、表面に付着しているゴミを除去する。こうして、表面に付着しているゴミ（レジストマ
スクなどのエッチング残渣など）を除去する。また、アルゴンのみを用いたプラズマ処理
に限定されず、Ｎ２Ｏガスや酸素ガスを用いたプラズマ処理としてもよく、酸素を含む窒
素雰囲気下や、酸素を含むＨｅ雰囲気下や、酸素を含むＡｒ雰囲気下でプラズマ処理を行
ってもよい。酸素を含むＡｒ雰囲気下でのプラズマ処理とは、アルゴンガスと酸素ガスを
導入してプラズマを発生させて薄膜表面の改質を行うことである。電界が印加され放電プ
ラズマが発生している反応空間中のＡｒ原子（Ａｒ）は、放電プラズマ中の電子（ｅ）に
より励起又は電離され、アルゴンラジカル（Ａｒ＊）やアルゴンイオン（Ａｒ＋）や電子
（ｅ）となる。アルゴンラジカル（Ａｒ＊）はエネルギーの高い準安定状態にあり、周辺
にある同種又は異種の原子と反応し、それらの原子を励起又は電離させて安定状態に戻ろ
うとして雪崩れ現象的に反応が発生する。その時に周辺に酸素があると、酸素原子（Ｏ）
が励起又は電離され、酸素ラジカル（Ｏ＊）や酸素イオン（Ｏ＋）や酸素（Ｏ）となる。
その酸素ラジカル（Ｏ＊）が被処理物である薄膜表面の材料と反応し、表面改質が行われ
、表面にある有機物と反応して有機物を除去するプラズマ処理が行われる。なお、不活性
ガス（Ｈｅやアルゴン）のラジカルは、反応性ガスのラジカルと比較して準安定状態が長
く維持されるという特徴があり、そのためプラズマを発生させるのに不活性ガスを用いる
のが一般的である。また、ゲート絶縁層の表面に酸素ラジカル処理を行い、表面を酸素過
剰領域とすることは、その後の工程での信頼性向上のための熱処理（２００℃～６００℃
）において、ＩＧＺＯ半導体層界面の改質のための酸素の供給源を作る上で有効である。
酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、
又はオゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に
照射することによって膜表面を改質することができる。
【0091】
次いで、プラズマ処理後、大気に曝すことなく第２のＩＧＺＯ膜を成膜する。プラズマ処
理後、大気に曝すことなく第２のＩＧＺＯ膜を成膜することは、ゲート絶縁層と半導体膜
の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇ
ａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（
ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ
）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第２のＩＧ
ＺＯ膜の膜厚は、５ｎｍ～２００ｎｍとする。本実施の形態では第２のＩＧＺＯ膜の膜厚
は、１００ｎｍとする。
理後、大気に曝すことなく第２のＩＧＺＯ膜を成膜することは、ゲート絶縁層と半導体膜
の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、Ｇ
ａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（
ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ
）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。第２のＩＧ
ＺＯ膜の膜厚は、５ｎｍ～２００ｎｍとする。本実施の形態では第２のＩＧＺＯ膜の膜厚
は、１００ｎｍとする。
【0092】
第２のＩＧＺＯ膜は、第１のＩＧＺＯ膜の成膜条件と異ならせることで、第１のＩＧＺＯ
膜の膜中の酸素濃度より多くの酸素を第２のＩＧＺＯ膜中に含ませる。例えば、第１のＩ
ＧＺＯ膜の成膜条件における酸素ガス流量の比率よりも第２のＩＧＺＯ膜の成膜条件にお
ける酸素ガス流量の比率が多い条件とする。具体的には、第１のＩＧＺＯ膜の成膜条件は
、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴ
ンガス９０％以上）とし、第２のＩＧＺＯ膜の成膜条件は、酸素雰囲気下（又はアルゴン
ガス流量は酸素ガス流量率と同じ若しくはそれ以下）とする。多くの酸素を第２のＩＧＺ
Ｏ膜中に含ませることによって、第１のＩＧＺＯ膜よりも導電率を低くすることができる
。また、多くの酸素を第２のＩＧＺＯ膜中に含ませることによってオフ電流の低減を図る
ことができるため、オンオフ比の高い薄膜トランジスタを得ることができる。
膜の膜中の酸素濃度より多くの酸素を第２のＩＧＺＯ膜中に含ませる。例えば、第１のＩ
ＧＺＯ膜の成膜条件における酸素ガス流量の比率よりも第２のＩＧＺＯ膜の成膜条件にお
ける酸素ガス流量の比率が多い条件とする。具体的には、第１のＩＧＺＯ膜の成膜条件は
、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴ
ンガス９０％以上）とし、第２のＩＧＺＯ膜の成膜条件は、酸素雰囲気下（又はアルゴン
ガス流量は酸素ガス流量率と同じ若しくはそれ以下）とする。多くの酸素を第２のＩＧＺ
Ｏ膜中に含ませることによって、第１のＩＧＺＯ膜よりも導電率を低くすることができる
。また、多くの酸素を第２のＩＧＺＯ膜中に含ませることによってオフ電流の低減を図る
ことができるため、オンオフ比の高い薄膜トランジスタを得ることができる。
【0093】
第２のＩＧＺＯ膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用い
てもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャン
バーと異なるチャンバーで成膜してもよい。
てもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャン
バーと異なるチャンバーで成膜してもよい。
【0094】
次いで、２００℃～６００℃、代表的には３００℃～５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を
阻害する歪エネルギーが解放されるため、ここでの熱処理（光アニールも含む）は重要で
ある。なお、熱処理を行うタイミングは、第２のＩＧＺＯ膜の成膜後であれば特に限定さ
れず、例えば画素電極形成後に行ってもよい。
しい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を
阻害する歪エネルギーが解放されるため、ここでの熱処理（光アニールも含む）は重要で
ある。なお、熱処理を行うタイミングは、第２のＩＧＺＯ膜の成膜後であれば特に限定さ
れず、例えば画素電極形成後に行ってもよい。
【0095】
次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去してＩＧＺＯ半導体層１０３を形成する。その後、レジストマスク
を除去する。以上の工程でＩＧＺＯ半導体層１０３をチャネル形成領域とする薄膜トラン
ジスタ１７０が作製できる。この段階での断面図を図５（Ａ）に示した。なお、この段階
での上面図が図８に相当する。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェット
エッチングにより、第２のＩＧＺＯ膜を除去してＩＧＺＯ半導体層１０３を形成する。な
お、第１のＩＧＺＯ膜と第２のＩＧＺＯ膜のエッチングには同じエッチャントを用いるた
め、ここでのエッチングにより第１のＩＧＺＯ膜が除去される。従って、第２のＩＧＺＯ
膜で覆われた第１のＩＧＺＯ膜の側面は保護されるが、図５（Ａ）に示すように、もう一
方の第１のＩＧＺＯ膜の側面は露呈し、若干エッチングされるため端面の形状が変化する
。なお、ＩＧＺＯ半導体層１０３のエッチングは、ウェットエッチングに限定されずドラ
イエッチングを用いてもよい。
より不要な部分を除去してＩＧＺＯ半導体層１０３を形成する。その後、レジストマスク
を除去する。以上の工程でＩＧＺＯ半導体層１０３をチャネル形成領域とする薄膜トラン
ジスタ１７０が作製できる。この段階での断面図を図５（Ａ）に示した。なお、この段階
での上面図が図８に相当する。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェット
エッチングにより、第２のＩＧＺＯ膜を除去してＩＧＺＯ半導体層１０３を形成する。な
お、第１のＩＧＺＯ膜と第２のＩＧＺＯ膜のエッチングには同じエッチャントを用いるた
め、ここでのエッチングにより第１のＩＧＺＯ膜が除去される。従って、第２のＩＧＺＯ
膜で覆われた第１のＩＧＺＯ膜の側面は保護されるが、図５（Ａ）に示すように、もう一
方の第１のＩＧＺＯ膜の側面は露呈し、若干エッチングされるため端面の形状が変化する
。なお、ＩＧＺＯ半導体層１０３のエッチングは、ウェットエッチングに限定されずドラ
イエッチングを用いてもよい。
【0096】
レジストマスクを除去した後に、ＩＧＺＯ半導体層１０３を覆う保護絶縁膜１０７を形成
する。保護絶縁膜１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコ
ン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることがで
きる。また、保護絶縁膜１０７を形成する前に酸素ラジカル処理をＩＧＺＯ半導体層１０
３表面に行うことが好ましい。ＩＧＺＯ半導体層１０３表面の酸素ラジカル処理としては
、プラズマ処理、例えば逆スパッタなどを行えばよい。逆スパッタとは、ターゲット側に
電圧を印加せずに、酸素、又は酸素及びアルゴン雰囲気下で基板側に電圧を印加してプラ
ズマを形成して基板上の薄膜表面を改質する方法である。酸素ラジカル処理をＩＧＺＯ半
導体層１０３表面に行うことにより、薄膜トランジスタ１７０のしきい値電圧値をプラス
とすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジ
スタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されること
が表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスであると
、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリー
オンとなりやすい。
する。保護絶縁膜１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコ
ン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いることがで
きる。また、保護絶縁膜１０７を形成する前に酸素ラジカル処理をＩＧＺＯ半導体層１０
３表面に行うことが好ましい。ＩＧＺＯ半導体層１０３表面の酸素ラジカル処理としては
、プラズマ処理、例えば逆スパッタなどを行えばよい。逆スパッタとは、ターゲット側に
電圧を印加せずに、酸素、又は酸素及びアルゴン雰囲気下で基板側に電圧を印加してプラ
ズマを形成して基板上の薄膜表面を改質する方法である。酸素ラジカル処理をＩＧＺＯ半
導体層１０３表面に行うことにより、薄膜トランジスタ１７０のしきい値電圧値をプラス
とすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トランジ
スタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されること
が表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスであると
、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリー
オンとなりやすい。
【0097】
次に、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁膜１
０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成
する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２
７も形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲー
ト絶縁層をエッチングしてゲート電極に達するコンタクトホール１２６も形成することが
好ましい。この段階での断面図を図５（Ｂ）に示す。
０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成
する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール１２
７も形成する。なお、マスク数を削減するため、同じレジストマスクを用いてさらにゲー
ト絶縁層をエッチングしてゲート電極に達するコンタクトホール１２６も形成することが
好ましい。この段階での断面図を図５（Ｂ）に示す。
【0098】
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
【0099】
次に、第５のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より透明導電膜の不要な部分を除去して画素電極１１０を形成する。
より透明導電膜の不要な部分を除去して画素電極１１０を形成する。
【0100】
また、この第５のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１
０２及び保護絶縁膜１０７を誘電体として、容量配線１０８と画素電極１１０とで保持容
量が形成される。
０２及び保護絶縁膜１０７を誘電体として、容量配線１０８と画素電極１１０とで保持容
量が形成される。
【0101】
また、この第５のフォトリソグラフィー工程において、第１の端子及び第２の端子をレ
ジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１
２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第２の端子１２２上
に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電
極である。
ジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１
２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第２の端子１２２上
に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電
極である。
【0102】
【0103】
また、図１０（Ａ１）、図１０（Ａ２）は、この段階でのゲート配線端子部の上面図及び
断面図をそれぞれ図示している。図１０（Ａ１）は図１０（Ａ２）中のＣ１－Ｃ２線に沿
った断面図に相当する。図１０（Ａ１）において、保護絶縁膜１５４上に形成される透明
導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１０（Ａ１
）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソー
ス配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり、
透明導電膜１５５で導通させている。なお、図５（Ｃ）に図示した透明導電膜１２８と第
１の端子１２１とが接触している部分が、図１０（Ａ１）の透明導電膜１５５と第１の端
子１５１が接触している部分に対応している。また、ゲート絶縁層１５２と接続電極１５
３との間には第１のＩＧＺＯ膜１５７が設けられている。
断面図をそれぞれ図示している。図１０（Ａ１）は図１０（Ａ２）中のＣ１－Ｃ２線に沿
った断面図に相当する。図１０（Ａ１）において、保護絶縁膜１５４上に形成される透明
導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１０（Ａ１
）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソー
ス配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり、
透明導電膜１５５で導通させている。なお、図５（Ｃ）に図示した透明導電膜１２８と第
１の端子１２１とが接触している部分が、図１０（Ａ１）の透明導電膜１５５と第１の端
子１５１が接触している部分に対応している。また、ゲート絶縁層１５２と接続電極１５
３との間には第１のＩＧＺＯ膜１５７が設けられている。
【0104】
また、図１０（Ｂ１）、及び図１０（Ｂ２）は、図５（Ｃ）に示すソース配線端子部とは
異なるソース配線端子部の断面図及び上面図をそれぞれ図示している。また、図１０（Ｂ
１）は図１０（Ｂ２）中のＧ１－Ｇ２線に沿った断面図に相当する。図１０（Ｂ１）にお
いて、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接
続用の端子電極である。また、図１０（Ｂ１）において、端子部では、ゲート配線と同じ
材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下
方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１５０とは電気的に接
続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、Ｇ
ＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を
形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電
膜１５５と電気的に接続している。また、ゲート絶縁層１５２と第２の端子１５０との間
には第１のＩＧＺＯ膜１５８が設けられている。
異なるソース配線端子部の断面図及び上面図をそれぞれ図示している。また、図１０（Ｂ
１）は図１０（Ｂ２）中のＧ１－Ｇ２線に沿った断面図に相当する。図１０（Ｂ１）にお
いて、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接
続用の端子電極である。また、図１０（Ｂ１）において、端子部では、ゲート配線と同じ
材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下
方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１５０とは電気的に接
続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、Ｇ
ＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を
形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電
膜１５５と電気的に接続している。また、ゲート絶縁層１５２と第２の端子１５０との間
には第１のＩＧＺＯ膜１５８が設けられている。
【0105】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宜決定すれば良い。
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宜決定すれば良い。
【0106】
こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、ボ
トムゲート型のｎチャネル型の薄膜トランジスタ１７０を有する画素ＴＦＴ部、及び保持
容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に
配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するため
の一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマト
リクス基板と呼ぶ。
トムゲート型のｎチャネル型の薄膜トランジスタ１７０を有する画素ＴＦＴ部、及び保持
容量を完成させることができる。そして、これらを個々の画素に対応してマトリクス状に
配置して画素部を構成することによりアクティブマトリクス型の表示装置を作製するため
の一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマト
リクス基板と呼ぶ。
【0107】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
【0108】
また、図９の画素構成に限定されず、図９とは異なる上面図の例を図１１に示す。図１１
では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶
縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接
続する第３の端子は省略することができる。なお、図１１において、図９と同じ部分には
同じ符号を用いて説明する。
では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶
縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接
続する第３の端子は省略することができる。なお、図１１において、図９と同じ部分には
同じ符号を用いて説明する。
【0109】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
【0110】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【0111】
また、垂直周期を通常の垂直周期の１．５倍以上（好ましくは２倍以上）にすることで動
画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【0112】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム基板内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム基板内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
【0113】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
を従来よりも改善することができる。
【0114】
本実施の形態で得られるｎチャネル型のトランジスタは、ＩＧＺＯ半導体層をチャネル形
成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせること
ができる。
成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせること
ができる。
【0115】
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
【0116】
本実施の形態は実施の形態１、実施の形態２、或いは実施の形態３と組み合わせることが
できる。
できる。
【0117】
【0118】
【0119】
【0120】
【0121】
共通接続部を設計する場合、上記３種類の共通接続部のうち、１つを選択して用いる。
【0122】
以下に共通接続部と同一基板上に形成する薄膜トランジスタ１７１の作製工程を示す。
【0123】
実施の形態１乃至３においてはソース電極層またはドレイン電極層の下方にソース領域ま
たはドレイン領域を設ける例を示したが、本実施の形態では、ソース電極層またはドレイ
ン電極層の上下にソース領域またはドレイン領域を設ける。
たはドレイン領域を設ける例を示したが、本実施の形態では、ソース電極層またはドレイ
ン電極層の上下にソース領域またはドレイン領域を設ける。
【0124】
【0125】
まず、実施の形態４と同様に、基板１００上に導電層を形成した後、第１のフォトリソグ
ラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して
配線及び電極（ゲート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１
２１）を形成する。この段階での断面図が図１３（Ａ）であり、図１３（Ａ）は図４（Ａ
）と同一である。従って、図６の上面図と図１３（Ａ）は対応している。
ラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して
配線及び電極（ゲート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１
２１）を形成する。この段階での断面図が図１３（Ａ）であり、図１３（Ａ）は図４（Ａ
）と同一である。従って、図６の上面図と図１３（Ａ）は対応している。
【0126】
次いで、実施の形態４と同様に、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜
する。ゲート絶縁層１０２はスパッタ法などを用い、膜厚を５０～２５０ｎｍとする。例
えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍの
厚さで形成する。
する。ゲート絶縁層１０２はスパッタ法などを用い、膜厚を５０～２５０ｎｍとする。例
えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍの
厚さで形成する。
【0127】
次いで、実施の形態４と同様に、ゲート絶縁層１０２上に第１のＩＧＺＯ膜をスパッタ法
で成膜する。
で成膜する。
【0128】
次に、実施の形態４と同様に、第１のＩＧＺＯ膜上に金属材料からなる導電膜をスパッタ
法や真空蒸着法で形成する。ここではＴｉ膜、Ｎｄを含むアルミニウム膜、Ｔｉ膜の３層
構造とする。
法や真空蒸着法で形成する。ここではＴｉ膜、Ｎｄを含むアルミニウム膜、Ｔｉ膜の３層
構造とする。
【0129】
次に、導電膜上に第２のＩＧＺＯ膜をスパッタ法で成膜する。この第２のＩＧＺＯ膜は、
第１のＩＧＺＯ膜と同じ成膜条件を用いて形成することができる。本実施の形態では第２
のＩＧＺＯ膜の膜厚は、５ｎｍとする。
第１のＩＧＺＯ膜と同じ成膜条件を用いて形成することができる。本実施の形態では第２
のＩＧＺＯ膜の膜厚は、５ｎｍとする。
【0130】
次に、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチング
により不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成す
る。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる
。ここでは、Ｔｉ膜のエッチャントとしてアンモニア過水（過酸化水素：アンモニア：水
＝５：２：２）を用い、Ｎｄを含むアルミニウム膜のエッチングには燐酸と酢酸と硝酸を
混ぜた溶液を用いてそれぞれエッチングを行う。このウェットエッチングにより、Ｔｉ膜
とＡｌ－Ｎｄ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース電極層１０５ａ及
びドレイン電極層１０５ｂを形成する。なお、アンモニア過水を用いて第１のＩＧＺＯ膜
及び第２のＩＧＺＯ膜もウェットエッチングすることができ、第１のソース領域１０６ａ
及び第１のドレイン領域１０６ｂ、第２のＩＧＺＯ膜であるＩＧＺＯ層１１１ａ、１１１
ｂも形成される。この段階での断面図を図１３（Ｂ）に示した。
により不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂを形成す
る。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる
。ここでは、Ｔｉ膜のエッチャントとしてアンモニア過水（過酸化水素：アンモニア：水
＝５：２：２）を用い、Ｎｄを含むアルミニウム膜のエッチングには燐酸と酢酸と硝酸を
混ぜた溶液を用いてそれぞれエッチングを行う。このウェットエッチングにより、Ｔｉ膜
とＡｌ－Ｎｄ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース電極層１０５ａ及
びドレイン電極層１０５ｂを形成する。なお、アンモニア過水を用いて第１のＩＧＺＯ膜
及び第２のＩＧＺＯ膜もウェットエッチングすることができ、第１のソース領域１０６ａ
及び第１のドレイン領域１０６ｂ、第２のＩＧＺＯ膜であるＩＧＺＯ層１１１ａ、１１１
ｂも形成される。この段階での断面図を図１３（Ｂ）に示した。
【0131】
また、容量部においては、容量配線１０８と重なる第１のＩＧＺＯ膜及び第２のＩＧＺＯ
膜は除去される。
膜は除去される。
【0132】
また、端子部においては、第２の端子１２２上に第２のＩＧＺＯ膜であるＩＧＺＯ層１２
３が残存する。また、第２の端子１２２の下方に存在し、かつ、第２の端子１２２と重な
る第１のＩＧＺＯ膜１３０は残存する。
３が残存する。また、第２の端子１２２の下方に存在し、かつ、第２の端子１２２と重な
る第１のＩＧＺＯ膜１３０は残存する。
【0133】
次に、レジストマスクを除去した後、プラズマ処理を行う。この段階での断面図を図１３
（Ｃ）に示す。ここでは酸素ガスとアルゴンガスを導入してプラズマを発生させる逆スパ
ッタを行い、露出しているゲート絶縁層に酸素ラジカル又は酸素を照射する。
（Ｃ）に示す。ここでは酸素ガスとアルゴンガスを導入してプラズマを発生させる逆スパ
ッタを行い、露出しているゲート絶縁層に酸素ラジカル又は酸素を照射する。
【0134】
また、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上には第２のＩＧＺＯ膜である
ＩＧＺＯ層１１１ａ、１１１ｂが設けられているため、プラズマダメージが低減される。
ＩＧＺＯ層１１１ａ、１１１ｂが設けられているため、プラズマダメージが低減される。
【0135】
次いで、プラズマ処理後、大気に曝すことなく第３のＩＧＺＯ膜を成膜する。プラズマ処
理後、大気に曝すことなく第３のＩＧＺＯ膜を成膜することは、ゲート絶縁層と半導体膜
の界面にゴミや水分を付着させない点で有用である。第３のＩＧＺＯ膜の膜厚は、５ｎｍ
～２００ｎｍとする。本実施の形態では第３のＩＧＺＯ膜の膜厚は、１００ｎｍとする。
理後、大気に曝すことなく第３のＩＧＺＯ膜を成膜することは、ゲート絶縁層と半導体膜
の界面にゴミや水分を付着させない点で有用である。第３のＩＧＺＯ膜の膜厚は、５ｎｍ
～２００ｎｍとする。本実施の形態では第３のＩＧＺＯ膜の膜厚は、１００ｎｍとする。
【0136】
第３のＩＧＺＯ膜は、第１及び第２のＩＧＺＯ膜の成膜条件と異ならせることで、第１及
び第２のＩＧＺＯ膜の膜中の酸素濃度より多くの酸素を第３のＩＧＺＯ膜中に含ませる。
例えば、第１及び第２のＩＧＺＯ膜の成膜条件における酸素ガス流量とアルゴンガス流量
の比よりも第３のＩＧＺＯ膜の成膜条件における酸素ガス流量の占める比率が多い条件と
する。
び第２のＩＧＺＯ膜の膜中の酸素濃度より多くの酸素を第３のＩＧＺＯ膜中に含ませる。
例えば、第１及び第２のＩＧＺＯ膜の成膜条件における酸素ガス流量とアルゴンガス流量
の比よりも第３のＩＧＺＯ膜の成膜条件における酸素ガス流量の占める比率が多い条件と
する。
【0137】
具体的には、第１及び第２のＩＧＺＯ膜の成膜条件は、希ガス（アルゴン、又はヘリウム
など）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第３のＩ
ＧＺＯ膜の成膜条件は、酸素雰囲気下（又はアルゴンガス流量は酸素ガス流量と同じ若し
くはそれ以下）とする。
など）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第３のＩ
ＧＺＯ膜の成膜条件は、酸素雰囲気下（又はアルゴンガス流量は酸素ガス流量と同じ若し
くはそれ以下）とする。
【0138】
第３のＩＧＺＯ膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用い
てもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャン
バーと異なるチャンバーで成膜してもよい。
てもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャン
バーと異なるチャンバーで成膜してもよい。
【0139】
次いで、２００℃～６００℃、代表的には３００℃～５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を
阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお
、熱処理を行うタイミングは、第３のＩＧＺＯ膜の成膜後であれば特に限定されず、例え
ば画素電極形成後に行ってもよい。
しい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を
阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお
、熱処理を行うタイミングは、第３のＩＧＺＯ膜の成膜後であれば特に限定されず、例え
ば画素電極形成後に行ってもよい。
【0140】
次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去してＩＧＺＯ半導体層１０３を形成する。以上の工程でＩＧＺＯ半
導体層１０３をチャネル形成領域とする薄膜トランジスタ１７１が作製できる。この段階
での断面図を図１４（Ａ）に示した。なお、この段階での上面図が図８に相当する。なお
、第１のＩＧＺＯ膜、第２のＩＧＺＯ膜、及び第３のＩＧＺＯ膜はエッチング工程で選択
的に除去されるため、ここでのエッチングにより第１のＩＧＺＯ膜の一部及び第２のＩＧ
ＺＯ膜の一部が除去される。第３のＩＧＺＯ膜で覆われ、残存した第２のＩＧＺＯ膜は、
それぞれ第２のソース領域１０４ａ、及び第２のドレイン領域１０４ｂとなる。また、第
３のＩＧＺＯ膜で覆われた第１のＩＧＺＯ膜の側面は保護されるが、図１４（Ａ）に示す
ように、もう一方の第１のＩＧＺＯ膜の側面は露呈し、若干エッチングされるため端面の
形状が変化する。
より不要な部分を除去してＩＧＺＯ半導体層１０３を形成する。以上の工程でＩＧＺＯ半
導体層１０３をチャネル形成領域とする薄膜トランジスタ１７１が作製できる。この段階
での断面図を図１４（Ａ）に示した。なお、この段階での上面図が図８に相当する。なお
、第１のＩＧＺＯ膜、第２のＩＧＺＯ膜、及び第３のＩＧＺＯ膜はエッチング工程で選択
的に除去されるため、ここでのエッチングにより第１のＩＧＺＯ膜の一部及び第２のＩＧ
ＺＯ膜の一部が除去される。第３のＩＧＺＯ膜で覆われ、残存した第２のＩＧＺＯ膜は、
それぞれ第２のソース領域１０４ａ、及び第２のドレイン領域１０４ｂとなる。また、第
３のＩＧＺＯ膜で覆われた第１のＩＧＺＯ膜の側面は保護されるが、図１４（Ａ）に示す
ように、もう一方の第１のＩＧＺＯ膜の側面は露呈し、若干エッチングされるため端面の
形状が変化する。
【0141】
また、ここでのエッチングにより、端子部においては、第２の端子１２２上に設けられた
第２のＩＧＺＯ膜であるＩＧＺＯ層１２３は除去される。
第２のＩＧＺＯ膜であるＩＧＺＯ層１２３は除去される。
【0142】
次いで、実施の形態４と同様に、ＩＧＺＯ半導体層１０３を覆う保護絶縁膜１０７を形成
する。以降の工程は、実施の形態４と同一であるため、ここでは簡略な説明のみとする。
する。以降の工程は、実施の形態４と同一であるため、ここでは簡略な説明のみとする。
【0143】
保護絶縁膜１０７を形成した後、第４のフォトリソグラフィー工程を行い、レジストマス
クを形成し、保護絶縁膜１０７のエッチングによりコンタクトホール１２５、１２６、１
２７を形成する。この段階での断面図を図１４（Ｂ）に示した。
クを形成し、保護絶縁膜１０７のエッチングによりコンタクトホール１２５、１２６、１
２７を形成する。この段階での断面図を図１４（Ｂ）に示した。
【0144】
次いで、レジストマスクを除去した後、透明導電膜を成膜する。次いで、第５のフォトリ
ソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去
して画素電極１１０を形成し、端子部に形成された透明導電膜１２８、１２９を残す。次
いで、レジストマスクを除去し、この段階での断面図を図１４（Ｃ）に示す。なお、この
段階での上面図が図９に相当する。
ソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去
して画素電極１１０を形成し、端子部に形成された透明導電膜１２８、１２９を残す。次
いで、レジストマスクを除去し、この段階での断面図を図１４（Ｃ）に示す。なお、この
段階での上面図が図９に相当する。
【0145】
こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、ボト
ムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７１を有する画素
薄膜トランジスタ部、保持容量を完成させることができる。
ムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７１を有する画素
薄膜トランジスタ部、保持容量を完成させることができる。
【0146】
本実施の形態に示したｎチャネル型薄膜トランジスタ１７１は、複数のソース領域、複数
のドレイン領域が設けられており、オン電流を実施の形態４よりも大きくすることができ
る。
のドレイン領域が設けられており、オン電流を実施の形態４よりも大きくすることができ
る。
【0147】
なお、本実施の形態は、実施の形態４と自由に組み合わせることができる。
【0148】
【0149】
なお、図１５（Ａ）、図１５（Ｂ）、及び図１５（Ｃ）に示す薄膜トランジスタ１７２は
、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上にソース領域１０４ａ及びドレイ
ン領域１０４ｂを介してＩＧＺＯ半導体層１０３が設けられている薄膜トランジスタの例
である。
、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上にソース領域１０４ａ及びドレイ
ン領域１０４ｂを介してＩＧＺＯ半導体層１０３が設けられている薄膜トランジスタの例
である。
【0150】
図１５（Ａ）は、実施の形態１と同じ共通接続部を同一基板上に作製する例である。実施
の形態１と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導体層１
８６が存在しない点が異なるだけであるので、図１と同じ箇所には同じ符号を用いている
。
の形態１と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導体層１
８６が存在しない点が異なるだけであるので、図１と同じ箇所には同じ符号を用いている
。
【0151】
また、図１５（Ｂ）は、実施の形態２と同じ共通接続部を同一基板上に作製する例である
。実施の形態２と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導
体層１８６が存在しない点が異なるだけであるので、図２と同じ箇所には同じ符号を用い
ている。
。実施の形態２と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導
体層１８６が存在しない点が異なるだけであるので、図２と同じ箇所には同じ符号を用い
ている。
【0152】
また、図１５（Ｃ）は、実施の形態３と同じ共通接続部を同一基板上に作製する例である
。実施の形態３と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導
体層１８６が存在しない点が異なるだけであるので、図３と同じ箇所には同じ符号を用い
ている。
。実施の形態３と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導
体層１８６が存在しない点が異なるだけであるので、図３と同じ箇所には同じ符号を用い
ている。
【0153】
【0154】
なお、図１６（Ａ）、図１６（Ｂ）、及び図１６（Ｃ）に示す薄膜トランジスタ１７３は
、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上に直接接してＩＧＺＯ半導体層１
０３が設けられている薄膜トランジスタの例である。なお、図１６（Ａ）、図１６（Ｂ）
、及び図１６（Ｃ）に示す薄膜トランジスタ１７３においてもＩＧＺＯ半導体層１０３を
成膜する前にプラズマ処理を行うことが望ましい。ここではアルゴン雰囲気下で基板側に
電圧を印加してプラズマを形成して基板上の薄膜表面を改質する。露出しているゲート絶
縁層１０２、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上に付着しているゴミを
除去することができる。また、図１６（Ａ）、図１６（Ｂ）、及び図１６（Ｃ）に示す薄
膜トランジスタ１７３においても保護絶縁膜を形成する前に酸素ラジカル処理をＩＧＺＯ
半導体層１０３表面に行うことが好ましい。ＩＧＺＯ半導体層１０３表面の酸素ラジカル
処理としては、プラズマ処理、例えば逆スパッタを行えばよい。逆スパッタとは、ターゲ
ット側に電圧を印加せずに、酸素、又は酸素及びアルゴン雰囲気下で基板側に電圧を印加
してプラズマを形成して基板上の薄膜表面を改質する方法である。酸素ラジカル処理をＩ
ＧＺＯ半導体層１０３表面に行うことにより、薄膜トランジスタ１７３のしきい値電圧値
をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜
トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成さ
れることが表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナス
であると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノ
ーマリーオンとなりやすい。
、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上に直接接してＩＧＺＯ半導体層１
０３が設けられている薄膜トランジスタの例である。なお、図１６（Ａ）、図１６（Ｂ）
、及び図１６（Ｃ）に示す薄膜トランジスタ１７３においてもＩＧＺＯ半導体層１０３を
成膜する前にプラズマ処理を行うことが望ましい。ここではアルゴン雰囲気下で基板側に
電圧を印加してプラズマを形成して基板上の薄膜表面を改質する。露出しているゲート絶
縁層１０２、ソース電極層１０５ａ及びドレイン電極層１０５ｂ上に付着しているゴミを
除去することができる。また、図１６（Ａ）、図１６（Ｂ）、及び図１６（Ｃ）に示す薄
膜トランジスタ１７３においても保護絶縁膜を形成する前に酸素ラジカル処理をＩＧＺＯ
半導体層１０３表面に行うことが好ましい。ＩＧＺＯ半導体層１０３表面の酸素ラジカル
処理としては、プラズマ処理、例えば逆スパッタを行えばよい。逆スパッタとは、ターゲ
ット側に電圧を印加せずに、酸素、又は酸素及びアルゴン雰囲気下で基板側に電圧を印加
してプラズマを形成して基板上の薄膜表面を改質する方法である。酸素ラジカル処理をＩ
ＧＺＯ半導体層１０３表面に行うことにより、薄膜トランジスタ１７３のしきい値電圧値
をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜
トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成さ
れることが表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナス
であると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノ
ーマリーオンとなりやすい。
【0155】
図１６（Ａ）は、実施の形態１と同じ共通接続部を同一基板上に作製する例である。実施
の形態１と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導体層１
８６が存在しない点が異なるだけであるので、図１と同じ箇所には同じ符号を用いている
。
の形態１と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導体層１
８６が存在しない点が異なるだけであるので、図１と同じ箇所には同じ符号を用いている
。
【0156】
また、図１６（Ｂ）は、実施の形態２と同じ共通接続部を同一基板上に作製する例である
。実施の形態２と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導
体層１８６が存在しない点が異なるだけであるので、図２と同じ箇所には同じ符号を用い
ている。
。実施の形態２と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導
体層１８６が存在しない点が異なるだけであるので、図２と同じ箇所には同じ符号を用い
ている。
【0157】
また、図１６（Ｃ）は、実施の形態３と同じ共通接続部を同一基板上に作製する例である
。実施の形態３と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導
体層１８６が存在しない点が異なるだけであるので、図３と同じ箇所には同じ符号を用い
ている。
。実施の形態３と薄膜トランジスタの構造が異なる点と、共通接続部において酸化物半導
体層１８６が存在しない点が異なるだけであるので、図３と同じ箇所には同じ符号を用い
ている。
【0158】
（実施の形態８）
本実施の形態では、本発明の一形態の半導体装置として電子ペーパーの例を示す。
本実施の形態では、本発明の一形態の半導体装置として電子ペーパーの例を示す。
【0159】
図１７は、本発明の一形態を適用した半導体装置の例としてアクティブマトリクス型の電
子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形
態４で示す薄膜トランジスタ１７０と同様に作製でき、ゲート絶縁層と、ソース領域及び
ドレイン領域上にソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及び
ドレイン電極層上にＩＧＺＯ半導体層とを含む電気特性の高い薄膜トランジスタである。
子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形
態４で示す薄膜トランジスタ１７０と同様に作製でき、ゲート絶縁層と、ソース領域及び
ドレイン領域上にソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及び
ドレイン電極層上にＩＧＺＯ半導体層とを含む電気特性の高い薄膜トランジスタである。
【0160】
図１７の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【0161】
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造
の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８
７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５
８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周
りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球
形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１７参照。）。本実施
の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通
電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けら
れる共通電位線と電気的に接続される。実施の形態１乃至３に示すいずれか一の共通接続
部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電
位線が電気的に接続される。
の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８
７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５
８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周
りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球
形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１７参照。）。本実施
の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通
電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けら
れる共通電位線と電気的に接続される。実施の形態１乃至３に示すいずれか一の共通接続
部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電
位線が電気的に接続される。
【0162】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ～２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ～２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
【0163】
以上の工程により、半導体装置として電気特性の高い電子ペーパーを作製することができ
る。
る。
【0164】
本実施の形態は、実施の形態１乃至３のいずれか一に記載した共通接続部と適宜組み合わ
せて実施することが可能である。
せて実施することが可能である。
【0165】
（実施の形態９）
本実施の形態では、本発明の半導体装置の一例である表示装置において、同一基板上に少
なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以
下に説明する。
本実施の形態では、本発明の半導体装置の一例である表示装置において、同一基板上に少
なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以
下に説明する。
【0166】
画素部に配置する薄膜トランジスタは、実施の形態４に従って形成する。また、実施の形
態４に示す薄膜トランジスタ１７０はｎチャネル型ＴＦＴであるため、駆動回路のうち、
ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタ
と同一基板上に形成する。
態４に示す薄膜トランジスタ１７０はｎチャネル型ＴＦＴであるため、駆動回路のうち、
ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタ
と同一基板上に形成する。
【0167】
本発明の半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一
例を図１８（Ａ）に示す。図１８（Ａ）に示す表示装置は、基板５３００上に表示素子を
備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と
、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
例を図１８（Ａ）に示す。図１８（Ａ）に示す表示装置は、基板５３００上に表示素子を
備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と
、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
【0168】
また、実施の形態４に示す薄膜トランジスタ１７０は、ｎチャネル型ＴＦＴであり、ｎチ
ャネル型ＴＦＴで構成する信号線駆動回路について図１９を用いて説明する。
ャネル型ＴＦＴで構成する信号線駆動回路について図１９を用いて説明する。
【0169】
図１９に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１～５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１～５６２１＿Ｍを有する。スイッチ群５６０２＿１～５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１～５６２１＿Ｍを有する。スイッチ群５６０２＿１～５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
【0170】
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１～Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１～Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１～Ｓｍ並びに走査線Ｇ１～Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１～Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１～Ｇｎのうち
いずれか一）と接続される。
線Ｓ１～Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１～Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１～Ｓｍ並びに走査線Ｇ１～Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１～Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１～Ｇｎのうち
いずれか一）と接続される。
【0171】
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１～５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１～
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１～５６０２＿Ｍそれぞれに対応した配線５６２１＿１～５
６２１＿Ｍに接続される。そして、配線５６２１＿１～５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１～配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ－１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
及び配線５６２１＿１～５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１～
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１～５６０２＿Ｍそれぞれに対応した配線５６２１＿１～５
６２１＿Ｍに接続される。そして、配線５６２１＿１～５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１～配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ－１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
【0172】
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
号が入力される。
【0173】
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１～５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１～５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
、スイッチ群５６０２＿１～５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１～５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
【0174】
次に、図１９に示した信号線駆動回路の動作について、図２０のタイミングチャートを参
照して説明する。なお、図２０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１９の信号線駆動回路は、他の行の走査線が選択されている場
合でも図２０と同様の動作をする。
照して説明する。なお、図２０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１９の信号線駆動回路は、他の行の走査線が選択されている場
合でも図２０と同様の動作をする。
【0175】
なお、図２０のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ－１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ－１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
【0176】
なお、図２０のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
【0177】
なお、配線５６２１＿１～配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ－１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ－１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ－１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ－１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
【0178】
図２０に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ－１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ－１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ－１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ－１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
【0179】
以上のことから、図１９の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１９の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１９の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１９の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１９の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
【0180】
なお、図１９のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
【0181】
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
【0182】
別の例として、図２１のタイミングチャートに示すように、１つの選択期間をプリチャー
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ
３に分割してもよい。さらに、図２１のタイミングチャートは、ｉ行目の走査線Ｇｉが選
択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８
０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３
の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５
６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図２１に示すように、プリチャ
ージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６
０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊ
に入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜ト
ランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓ
ｊ－１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第
１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３
の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤ
ａｔａ＿ｊ－１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ－１に入力さ
れる。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１
の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３
ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジ
スタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジス
タ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が
、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ
３に分割してもよい。さらに、図２１のタイミングチャートは、ｉ行目の走査線Ｇｉが選
択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８
０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３
の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５
６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図２１に示すように、プリチャ
ージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６
０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊ
に入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜ト
ランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓ
ｊ－１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第
１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３
の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤ
ａｔａ＿ｊ－１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ－１に入力さ
れる。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１
の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３
ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジ
スタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジス
タ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が
、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
【0183】
以上のことから、図２１のタイミングチャートを適用した図１９の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできる
ため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図２１において
、図２０と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有
する部分の詳細な説明は省略する。
ブ選択期間の前にプリチャージ期間を設けることによって、信号線をプリチャージできる
ため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図２１において
、図２０と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有
する部分の詳細な説明は省略する。
【0184】
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
【0185】
【0186】
図２２にシフトレジスタの回路構成を示す。図２２に示すシフトレジスタは、複数のフリ
ップフロップ（フリップフロップ５７０１＿１～５７０１＿ｎ）で構成される。また、第
１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力され
て動作する。
ップフロップ（フリップフロップ５７０１＿１～５７０１＿ｎ）で構成される。また、第
１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力され
て動作する。
【0187】
図２２のシフトレジスタの接続関係について説明する。図２２のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１～５７０１＿ｎのう
ちいずれか一）は、図２３に示した第１の配線５５０１が第７の配線５７１７＿ｉ－１に
接続され、図２３に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図２３に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図２３に示
した第６の配線５５０６が第５の配線５７１５に接続される。
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１～５７０１＿ｎのう
ちいずれか一）は、図２３に示した第１の配線５５０１が第７の配線５７１７＿ｉ－１に
接続され、図２３に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図２３に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図２３に示
した第６の配線５５０６が第５の配線５７１５に接続される。
【0188】
また、図２３に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図２３に示した第５の配線５５０５が第４の配線５７１４に接続される。
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図２３に示した第５の配線５５０５が第４の配線５７１４に接続される。
【0189】
ただし、１段目のフリップフロップ５７０１＿１の図２３に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図２３に示す第
２の配線５５０２は第６の配線５７１６に接続される。
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図２３に示す第
２の配線５５０２は第６の配線５７１６に接続される。
【0190】
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
【0191】
次に、図２２に示すフリップフロップの詳細について、図２３に示す。図２３に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
【0192】
次に、図２３に示すフリップフロップの接続構成について、以下に示す。
【0193】
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
【0194】
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２の第２の電極が第３の配線５５０３に接続される。
薄膜トランジスタ５５７２の第２の電極が第３の配線５５０３に接続される。
【0195】
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
【0196】
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
【0197】
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
【0198】
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
【0199】
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
【0200】
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
【0201】
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
【0202】
また、信号線駆動回路及び走査線駆動回路を実施の形態４に示すｎチャネル型ＴＦＴのみ
で作製することも可能である。実施の形態４に示すｎチャネル型ＴＦＴはトランジスタの
移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の
形態４に示すｎチャネル型ＴＦＴはインジウム、ガリウム、及び亜鉛を含む酸素欠乏酸化
物半導体層であるソース領域又はドレイン領域により寄生容量が低減されるため、周波数
特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態４に示すｎチャネル型ＴＦＴを用
いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くする
こと、または、黒画面挿入を実現することなども実現することが出来る。
で作製することも可能である。実施の形態４に示すｎチャネル型ＴＦＴはトランジスタの
移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の
形態４に示すｎチャネル型ＴＦＴはインジウム、ガリウム、及び亜鉛を含む酸素欠乏酸化
物半導体層であるソース領域又はドレイン領域により寄生容量が低減されるため、周波数
特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態４に示すｎチャネル型ＴＦＴを用
いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くする
こと、または、黒画面挿入を実現することなども実現することが出来る。
【0203】
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することが出来る。
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することが出来る。
【0204】
また、本発明の半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する
場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路
を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一
例を図１８（Ｂ）に示す。
場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路
を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一
例を図１８（Ｂ）に示す。
【0205】
図１８（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
【0206】
図１８（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
【0207】
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
【0208】
なお、図１８（Ｂ）に示す発光表示装置では、一つの画素にスイッチング用ＴＦＴと、電
流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１
の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、電流制御用ＴＦＴの
ゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成
している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力され
る信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、ス
イッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御す
るのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、
複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし
、複数の各走査線駆動回路で生成しても良い。
流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１
の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、電流制御用ＴＦＴの
ゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成
している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力され
る信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、ス
イッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御す
るのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合、
複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし
、複数の各走査線駆動回路で生成しても良い。
【0209】
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態４に示すｎチャネル型ＴＦＴの
みで作製することも可能である。
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態４に示すｎチャネル型ＴＦＴの
みで作製することも可能である。
【0210】
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
【0211】
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
【0212】
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
【0213】
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
【0214】
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態４の薄膜トランジ
スタによって得られるアクティブマトリクス基板を用いることができる。
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態４の薄膜トランジ
スタによって得られるアクティブマトリクス基板を用いることができる。
【0215】
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
【0216】
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
【0217】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
【0218】
（実施の形態１０）
本発明の一形態である薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらに
は駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することが
できる。また、本発明一形態である薄膜トランジスタを駆動回路の一部または全体を、画
素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
本発明の一形態である薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらに
は駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することが
できる。また、本発明一形態である薄膜トランジスタを駆動回路の一部または全体を、画
素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【0219】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
【0220】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一形態は、該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素
電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態で
あっても良いし、あらゆる形態があてはまる。
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一形態は、該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素
電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態で
あっても良いし、あらゆる形態があてはまる。
【0221】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
【0222】
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断
面について、図２４を用いて説明する。図２４（Ａ１）（Ａ２）は、第１の基板４００１
上に形成されたゲート絶縁層と、ソース領域及びドレイン領域上にソース電極層及びドレ
イン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上にＩＧＺＯ半導体層と
を含む電気特性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、
第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、
パネルの上面図であり、図２４（Ｂ）は、図２４（Ａ１）（Ａ２）のＭ－Ｎにおける断面
図に相当する。
面について、図２４を用いて説明する。図２４（Ａ１）（Ａ２）は、第１の基板４００１
上に形成されたゲート絶縁層と、ソース領域及びドレイン領域上にソース電極層及びドレ
イン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上にＩＧＺＯ半導体層と
を含む電気特性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、
第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、
パネルの上面図であり、図２４（Ｂ）は、図２４（Ａ１）（Ａ２）のＭ－Ｎにおける断面
図に相当する。
【0223】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【0224】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２４（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２４（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２４（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２４（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【0225】
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２４（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタを複数有しており、図２４（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
【0226】
薄膜トランジスタ４０１０、４０１１は、ゲート絶縁層と、ソース領域及びドレイン領域
上にソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極
層上にＩＧＺＯ半導体層とを含む電気特性の高い薄膜トランジスタに相当し、実施の形態
４に示す薄膜トランジスタ１７０を適用することができる。本実施の形態において、薄膜
トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
上にソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極
層上にＩＧＺＯ半導体層とを含む電気特性の高い薄膜トランジスタに相当し、実施の形態
４に示す薄膜トランジスタ１７０を適用することができる。本実施の形態において、薄膜
トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【0227】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【0228】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
【0229】
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。実施の形態１乃至３に示すいずれか一の共通接続部を用いて、一対の基板間に配置さ
れる導電性粒子を介して対向電極層４０３１と共通電位線が電気的に接続される。なお、
導電性粒子はシール材４００５に含有させる。
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。実施の形態１乃至３に示すいずれか一の共通接続部を用いて、一対の基板間に配置さ
れる導電性粒子を介して対向電極層４０３１と共通電位線が電気的に接続される。なお、
導電性粒子はシール材４００５に含有させる。
【0230】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ～
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ～
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
【0231】
なお本実施の形態は透過型液晶表示装置の例であるが、反射型液晶表示装置でも半透過型
液晶表示装置でも適用できる。
液晶表示装置でも適用できる。
【0232】
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
【0233】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態４で得られた薄膜トランジスタを保護膜や
平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成とな
っている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物
の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、
酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化
アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積
層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に
限定されず種々の方法で形成すればよい。
ジスタの信頼性を向上させるため、実施の形態４で得られた薄膜トランジスタを保護膜や
平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成とな
っている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物
の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、
酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化
アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積
層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に
限定されず種々の方法で形成すればよい。
【0234】
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
【0235】
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナ
トリウム等のイオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑
制することができる。
て、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナ
トリウム等のイオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑
制することができる。
【0236】
また、保護膜を形成した後に、ＩＧＺＯ半導体層のアニール（３００℃～４００℃）を行
ってもよい。
ってもよい。
【0237】
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはア
リール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶
縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、またはア
リール基のうち少なくとも１種を有していてもよい。なお、これらの材料で形成される絶
縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
【0238】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
【0239】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、ＩＧＺＯ半導体層のアニール（３００℃～４００℃）を行っても
よい。絶縁層４０２１の焼成工程とＩＧＺＯ半導体層のアニールを兼ねることで効率よく
半導体装置を作製することが可能となる。
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、ＩＧＺＯ半導体層のアニール（３００℃～４００℃）を行っても
よい。絶縁層４０２１の焼成工程とＩＧＺＯ半導体層のアニールを兼ねることで効率よく
半導体装置を作製することが可能となる。
【0240】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
【0241】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
【0242】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【0243】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【0244】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
【0245】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
て電気的に接続されている。
【0246】
また図２４においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
【0247】
図２５は、本発明の一形態を適用して作製されるＴＦＴ基板２６００を用いて半導体装置
として液晶表示モジュールを構成する一例を示している。
として液晶表示モジュールを構成する一例を示している。
【0248】
図２５は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
【0249】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
ｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
【0250】
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
る。
【0251】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
【0252】
（実施の形態１１）
本実施の形態では、本発明の一形態の半導体装置として発光表示装置の例を示す。表示装
置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を
用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物で
あるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は
無機ＥＬ素子と呼ばれている。
本実施の形態では、本発明の一形態の半導体装置として発光表示装置の例を示す。表示装
置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を
用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物で
あるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は
無機ＥＬ素子と呼ばれている。
【0253】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
【0254】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
【0255】
図２６は、本発明の一形態を適用した半導体装置の例としてデジタル時間階調駆動を適用
可能な画素構成の一例を示す図である。
可能な画素構成の一例を示す図である。
【0256】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
はＩＧＺＯ半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画
素に２つ用いる例を示す。
はＩＧＺＯ半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画
素に２つ用いる例を示す。
【0257】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部として、
図１（Ａ）、図２（Ａ）、或いは図３（Ａ）に示す構造とすればよい。
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部として、
図１（Ａ）、図２（Ａ）、或いは図３（Ａ）に示す構造とすればよい。
【0258】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
【0259】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
【0260】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【0261】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２６と同じ画素構成を用いることができる。
らせることで、図２６と同じ画素構成を用いることができる。
【0262】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【0263】
【0264】
次に、発光素子の構成について、図２７を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２７（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態４で示す薄膜トランジスタと同様に作製でき、ゲート絶縁層と、ソース電極層と
、ドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に酸素過剰酸化
物半導体層と、ソース領域及びドレイン領域として酸素欠乏酸化物半導体層と、を含む信
頼性の高い薄膜トランジスタである。
型の場合を例に挙げて、画素の断面構造について説明する。図２７（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態４で示す薄膜トランジスタと同様に作製でき、ゲート絶縁層と、ソース電極層と
、ドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に酸素過剰酸化
物半導体層と、ソース領域及びドレイン領域として酸素欠乏酸化物半導体層と、を含む信
頼性の高い薄膜トランジスタである。
【0265】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成は、どの射出構造の
発光素子にも適用することができる。
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成は、どの射出構造の
発光素子にも適用することができる。
【0266】
上面射出構造の発光素子について図２７（Ａ）を用いて説明する。
【0267】
図２７（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が共通電極（陽極７００５）側に抜ける場合の、画素の断面図を示す。図２７
（Ａ）では、発光素子７００２の画素電極（陰極７００３）と駆動用ＴＦＴであるＴＦＴ
７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が
順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜で
あれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、Ａｌ
Ｌｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が
積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰
極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を
有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯとも示す。）、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導
電性導電膜を用いても良い。
せられる光が共通電極（陽極７００５）側に抜ける場合の、画素の断面図を示す。図２７
（Ａ）では、発光素子７００２の画素電極（陰極７００３）と駆動用ＴＦＴであるＴＦＴ
７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が
順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜で
あれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、Ａｌ
Ｌｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が
積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰
極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を
有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯとも示す。）、イ
ンジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導
電性導電膜を用いても良い。
【0268】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
相当する。図２７（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
【0269】
次に、下面射出構造の発光素子について図２７（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が画素電極（陰極７０１３）側に射
出する場合の、画素の断面図を示す。図２７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的
に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成
膜されており、陰極７０１３上に発光層７０１４、共通電極（陽極７０１５）が順に積層
されている。なお、陽極７０１５が透光性を有する場合、陽極７０１５上を覆うように、
光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は
、図２７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用い
ることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ～３０ｎｍ
程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用
いることができる。そして発光層７０１４は、図２７（Ａ）と同様に、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１
５は光を透過する必要はないが、図２７（Ａ）と同様に、透光性を有する導電性材料を用
いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用い
ることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いるこ
ともできる。
０１１がｎ型で、発光素子７０１２から発せられる光が画素電極（陰極７０１３）側に射
出する場合の、画素の断面図を示す。図２７（Ｂ）では、駆動用ＴＦＴ７０１１と電気的
に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成
膜されており、陰極７０１３上に発光層７０１４、共通電極（陽極７０１５）が順に積層
されている。なお、陽極７０１５が透光性を有する場合、陽極７０１５上を覆うように、
光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は
、図２７（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用い
ることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ～３０ｎｍ
程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用
いることができる。そして発光層７０１４は、図２７（Ａ）と同様に、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１
５は光を透過する必要はないが、図２７（Ａ）と同様に、透光性を有する導電性材料を用
いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用い
ることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いるこ
ともできる。
【0270】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
に相当する。図２７（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
【0271】
次に、両面射出構造の発光素子について、図２７（Ｃ）を用いて説明する。図２７（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の画素電極（陰極７０２３）が成膜されており、陰極７０２３上に発光
層７０２４、共通電極（陽極７０２５）が順に積層されている。陰極７０２３は、図２７
（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることが
できる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡ
ｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図２７（Ａ）
と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。陽極７０２５は、図２７（Ａ）と同様に、光を透過する透光性を有する
導電性材料を用いて形成することができる。
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の画素電極（陰極７０２３）が成膜されており、陰極７０２３上に発光
層７０２４、共通電極（陽極７０２５）が順に積層されている。陰極７０２３は、図２７
（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることが
できる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡ
ｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図２７（Ａ）
と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。陽極７０２５は、図２７（Ａ）と同様に、光を透過する透光性を有する
導電性材料を用いて形成することができる。
【0272】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
２２に相当する。図２７（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【0273】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
Ｌ素子を設けることも可能である。
【0274】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
【0275】
なお本実施の形態で示す半導体装置は、図２７に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
本発明の技術的思想に基づく各種の変形が可能である。
【0276】
次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の
外観及び断面について、図２８を用いて説明する。図２８（Ａ）は、第１の基板上に形成
されたゲート絶縁層と、ソース領域及びドレイン領域上にソース電極層及びドレイン電極
層と、ゲート絶縁層、ソース電極層及びドレイン電極層上にＩＧＺＯ半導体層を含む電気
特性の高い薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止
した、パネルの上面図であり、図２８（Ｂ）は、図２８（Ａ）のＨ－Ｉにおける断面図に
相当する。
外観及び断面について、図２８を用いて説明する。図２８（Ａ）は、第１の基板上に形成
されたゲート絶縁層と、ソース領域及びドレイン領域上にソース電極層及びドレイン電極
層と、ゲート絶縁層、ソース電極層及びドレイン電極層上にＩＧＺＯ半導体層を含む電気
特性の高い薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止
した、パネルの上面図であり、図２８（Ｂ）は、図２８（Ａ）のＨ－Ｉにおける断面図に
相当する。
【0277】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
【0278】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２８（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【0279】
薄膜トランジスタ４５０９、４５１０は、ゲート絶縁層と、ソース領域及びドレイン領域
上にソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極
層上にＩＧＺＯ半導体層を含む電気特性の高い薄膜トランジスタに相当し、実施の形態４
に示す薄膜トランジスタ１７０を適用することができる。本実施の形態において、薄膜ト
ランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
上にソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極
層上にＩＧＺＯ半導体層を含む電気特性の高い薄膜トランジスタに相当し、実施の形態４
に示す薄膜トランジスタ１７０を適用することができる。本実施の形態において、薄膜ト
ランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【0280】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
【0281】
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【0282】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
されていてもどちらでも良い。
【0283】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
【0284】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
【0285】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
【0286】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
して電気的に接続されている。
【0287】
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
【0288】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７
として窒素を用いた。
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７
として窒素を用いた。
【0289】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【0290】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２８の構成に
限定されない。
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２８の構成に
限定されない。
【0291】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
ることができる。
【0292】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
【0293】
（実施の形態１２）
本発明の一形態の半導体装置は、電子ペーパーとして適用することができる。電子ペーパ
ーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。
例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物
の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。
電子機器の一例を図２９、図３０に示す。
本発明の一形態の半導体装置は、電子ペーパーとして適用することができる。電子ペーパ
ーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。
例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物
の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。
電子機器の一例を図２９、図３０に示す。
【0294】
図２９（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適用
した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩
れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成
としてもよい。
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適用
した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩
れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成
としてもよい。
【0295】
また、図２９（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適
用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えるこ
とができる。また表示も崩れることなく安定した画像が得られる。なお、広告は無線で情
報を送受信できる構成としてもよい。
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一形態を適
用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えるこ
とができる。また表示も崩れることなく安定した画像が得られる。なお、広告は無線で情
報を送受信できる構成としてもよい。
【0296】
また、図３０は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
【0297】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図３０では表示部２７０５）に文章を表示し、左側の表示部
（図３０では表示部２７０７）に画像を表示することができる。
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図３０では表示部２７０５）に文章を表示し、左側の表示部
（図３０では表示部２７０７）に画像を表示することができる。
【0298】
また、図３０では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
【0299】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
【0300】
（実施の形態１３）
本発明の一形態に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
本発明の一形態に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
【0301】
図３１（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
【0302】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【0303】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【0304】
図３１（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【0305】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【0306】
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【0307】
図３２（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
３２（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一形態に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構
成とすることができる。図３２（Ａ）に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図３２（Ａ）に示す携帯型遊技機が有す
る機能はこれに限定されず、様々な機能を有することができる。
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
３２（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一形態に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構
成とすることができる。図３２（Ａ）に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図３２（Ａ）に示す携帯型遊技機が有す
る機能はこれに限定されず、様々な機能を有することができる。
【0308】
図３２（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明の一形態に係る半導体装置を備えた構成であればよ
く、その他付属設備が適宜設けられた構成とすることができる。
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明の一形態に係る半導体装置を備えた構成であればよ
く、その他付属設備が適宜設けられた構成とすることができる。
【0309】
図３３は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００
１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、
スピーカ１００５、マイク１００６などを備えている。
１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、
スピーカ１００５、マイク１００６などを備えている。
【0310】
図３３に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入
力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００
２を指などで触れることにより行うことができる。
力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００
２を指などで触れることにより行うことができる。
【0311】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
【0312】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
【0313】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
【0314】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
【0315】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
【0316】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【符号の説明】
【0317】
１００：基板
１０１：ゲート電極
１０２：ゲート絶縁層
１０３ ＩＧＺＯ半導体層
１０４ａ：ソース領域
１０４ｂ：ドレイン領域
１０５ａ：ソース電極層
１０５ｂ：ドレイン電極層
１０６ａ：ソース領域
１０６ｂ：ドレイン領域
１０７：保護絶縁膜
１０８：容量配線
１１０ 画素電極
１１１ａ、１１１ｂ：ＩＧＺＯ層
１２１：第１の端子
１２２：第２の端子
１２３ ＩＧＺＯ層
１２５：コンタクトホール
１２６：コンタクトホール
１２７：コンタクトホール
１２８：透明導電膜
１２９：透明導電膜
１３０：第１のＩＧＺＯ膜
１５０：第２の端子
１５１：第１の端子
１５２：ゲート絶縁層
１５３：接続電極
１５４：保護絶縁膜
１５５：透明導電膜
１５６：電極
１５７：第１のＩＧＺＯ膜
１５８：第１のＩＧＺＯ膜
１７０～１７３：薄膜トランジスタ
１８１：共通電位線
１８５：共通電位線
１８６：酸化物半導体層
１９０：共通電極
１９１：接続電極
５８０ 基板
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ、４５０３ｂ 信号線駆動回路
４５０４ａ、４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
５５０１ 第１の配線
５５０２ 第２の配線
５５０３ 第３の配線
５５０４ 第４の配線
５５０５ 第５の配線
５５０６ 第６の配線
５５４３ ノード
５５４４ ノード
５５７１ 第１の薄膜トランジスタ
５５７２ 第２の薄膜トランジスタ
５５７３ 第３の薄膜トランジスタ
５５７４ 第４の薄膜トランジスタ
５５７５ 第５の薄膜トランジスタ
５５７６ 第６の薄膜トランジスタ
５５７７ 第７の薄膜トランジスタ
５５７８ 第８の薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６０３ａ 第１の薄膜トランジスタ
５６０３ｂ 第２の薄膜トランジスタ
５６０３ｃ 第３の薄膜トランジスタ
５６１１ 第１の配線
５６１２ 第２の配線
５６１３ 第３の配線
５６２１＿１～５６２１＿Ｍ 配線
５７０１＿１～５７０１＿ｎ フリップフロップ
５７０１＿ｉ フリップフロップ
５７０３ａ 第１の薄膜トランジスタのオン・オフのタイミング
５７０３ｂ 第２の薄膜トランジスタのオン・オフのタイミング
５７０３ｃ 第３の薄膜トランジスタのオン・オフのタイミング
５８０３ａ 第１の薄膜トランジスタのオン・オフのタイミング
５８０３ｂ 第２の薄膜トランジスタのオン・オフのタイミング
５８０３ｃ 第３の薄膜トランジスタのオン・オフのタイミング
５７１１ 第１の配線
５７１２ 第２の配線
５７１３ 第３の配線
５７１４ 第４の配線
５７１５ 第５の配線
５７１６ 第６の配線
５７１７ 第７の配線
５７２１ 信号
５８２１ 信号
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
１０１：ゲート電極
１０２：ゲート絶縁層
１０３ ＩＧＺＯ半導体層
１０４ａ：ソース領域
１０４ｂ：ドレイン領域
１０５ａ：ソース電極層
１０５ｂ：ドレイン電極層
１０６ａ：ソース領域
１０６ｂ：ドレイン領域
１０７：保護絶縁膜
１０８：容量配線
１１０ 画素電極
１１１ａ、１１１ｂ：ＩＧＺＯ層
１２１：第１の端子
１２２：第２の端子
１２３ ＩＧＺＯ層
１２５：コンタクトホール
１２６：コンタクトホール
１２７：コンタクトホール
１２８：透明導電膜
１２９：透明導電膜
１３０：第１のＩＧＺＯ膜
１５０：第２の端子
１５１：第１の端子
１５２：ゲート絶縁層
１５３：接続電極
１５４：保護絶縁膜
１５５：透明導電膜
１５６：電極
１５７：第１のＩＧＺＯ膜
１５８：第１のＩＧＺＯ膜
１７０～１７３：薄膜トランジスタ
１８１：共通電位線
１８５：共通電位線
１８６：酸化物半導体層
１９０：共通電極
１９１：接続電極
５８０ 基板
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ、４５０３ｂ 信号線駆動回路
４５０４ａ、４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 走査線駆動回路
５５０１ 第１の配線
５５０２ 第２の配線
５５０３ 第３の配線
５５０４ 第４の配線
５５０５ 第５の配線
５５０６ 第６の配線
５５４３ ノード
５５４４ ノード
５５７１ 第１の薄膜トランジスタ
５５７２ 第２の薄膜トランジスタ
５５７３ 第３の薄膜トランジスタ
５５７４ 第４の薄膜トランジスタ
５５７５ 第５の薄膜トランジスタ
５５７６ 第６の薄膜トランジスタ
５５７７ 第７の薄膜トランジスタ
５５７８ 第８の薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６０３ａ 第１の薄膜トランジスタ
５６０３ｂ 第２の薄膜トランジスタ
５６０３ｃ 第３の薄膜トランジスタ
５６１１ 第１の配線
５６１２ 第２の配線
５６１３ 第３の配線
５６２１＿１～５６２１＿Ｍ 配線
５７０１＿１～５７０１＿ｎ フリップフロップ
５７０１＿ｉ フリップフロップ
５７０３ａ 第１の薄膜トランジスタのオン・オフのタイミング
５７０３ｂ 第２の薄膜トランジスタのオン・オフのタイミング
５７０３ｃ 第３の薄膜トランジスタのオン・オフのタイミング
５８０３ａ 第１の薄膜トランジスタのオン・オフのタイミング
５８０３ｂ 第２の薄膜トランジスタのオン・オフのタイミング
５８０３ｃ 第３の薄膜トランジスタのオン・オフのタイミング
５７１１ 第１の配線
５７１２ 第２の配線
５７１３ 第３の配線
５７１４ 第４の配線
５７１５ 第５の配線
５７１６ 第６の配線
５７１７ 第７の配線
５７２１ 信号
５８２１ 信号
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【手続補正書】
【提出日】2023-10-31
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
複数の画素がマトリクス状に配置された画素部を有し、
前記複数の画素の各々は、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、第１乃至第３の導電層と、を有し、
前記第１の導電層は、前記第１の酸化物半導体層の下面に接する領域を有し、
前記第２の導電層は、第１の絶縁膜を介して前記第１の酸化物半導体層の下方に設けられ、且つ前記第１の酸化物半導体層と重なる領域を有し、
前記第１の絶縁膜は、前記第１の導電層の下方に設けられた領域を有し、
前記第３の導電層は、第２の絶縁膜を介して前記第１の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられたコンタクトホールを介して、前記第１の導電層と電気的に接続され、
前記第２の絶縁膜は、前記第１の酸化物半導体層の上方に設けられた領域を有し、
前記画素部の外側に、第４の導電層と、前記第４の導電層と電気的に接続された第５の導電層と、前記第５の導電層と電気的に接続された第２の酸化物半導体層と、を有し、
前記第５の導電層は、前記第２の酸化物半導体層の下面に接する領域を有し、
前記第４の導電層は、前記第２の絶縁膜を介して前記第５の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられた複数のコンタクトホールを介して、前記第５の導電層と電気的に接続され、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、
前記第４の導電層は、前記第３の導電層と同じ材料を有し、
前記第５の導電層は、前記第１の導電層と同じ材料を有する、表示装置。
前記複数の画素の各々は、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、第１乃至第３の導電層と、を有し、
前記第１の導電層は、前記第１の酸化物半導体層の下面に接する領域を有し、
前記第２の導電層は、第１の絶縁膜を介して前記第１の酸化物半導体層の下方に設けられ、且つ前記第１の酸化物半導体層と重なる領域を有し、
前記第１の絶縁膜は、前記第１の導電層の下方に設けられた領域を有し、
前記第３の導電層は、第２の絶縁膜を介して前記第１の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられたコンタクトホールを介して、前記第１の導電層と電気的に接続され、
前記第２の絶縁膜は、前記第１の酸化物半導体層の上方に設けられた領域を有し、
前記画素部の外側に、第４の導電層と、前記第４の導電層と電気的に接続された第５の導電層と、前記第５の導電層と電気的に接続された第２の酸化物半導体層と、を有し、
前記第５の導電層は、前記第２の酸化物半導体層の下面に接する領域を有し、
前記第４の導電層は、前記第２の絶縁膜を介して前記第５の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられた複数のコンタクトホールを介して、前記第５の導電層と電気的に接続され、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、
前記第４の導電層は、前記第３の導電層と同じ材料を有し、
前記第５の導電層は、前記第１の導電層と同じ材料を有する、表示装置。
【請求項2】
複数の画素がマトリクス状に配置された画素部を有し、
前記複数の画素の各々は、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、第１乃至第３の導電層と、を有し、
前記第１の導電層は、前記第１の酸化物半導体層の下面に接する領域を有し、
前記第２の導電層は、第１の絶縁膜を介して前記第１の酸化物半導体層の下方に設けられ、且つ前記第１の酸化物半導体層と重なる領域を有し、
前記第１の絶縁膜は、前記第１の導電層の下方に設けられた領域を有し、
前記第３の導電層は、第２の絶縁膜を介して前記第１の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられたコンタクトホールを介して、前記第１の導電層と電気的に接続され、
前記第２の絶縁膜は、前記第１の酸化物半導体層の上方に設けられた領域を有し、
前記画素部の外側に、第４の導電層と、前記第４の導電層と電気的に接続された第５の導電層と、前記第５の導電層と電気的に接続された第２の酸化物半導体層と、を有し、
前記第５の導電層は、前記第２の酸化物半導体層の下面に接する領域を有し、
前記第４の導電層は、前記第２の絶縁膜を介して前記第５の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられた複数のコンタクトホールを介して、前記第５の導電層と電気的に接続され、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、
前記第４の導電層は、前記第３の導電層と同じ材料を有し、
前記第５の導電層は、前記第１の導電層と同じ材料を有し、
平面視において、前記第４の導電層は第１の方向に延伸する領域を有し、
平面視において、前記複数のコンタクトホールが有する第１のコンタクトホール及び第２のコンタクトホールは、前記第１の方向に並んで配置されている、表示装置。
前記複数の画素の各々は、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、第１乃至第３の導電層と、を有し、
前記第１の導電層は、前記第１の酸化物半導体層の下面に接する領域を有し、
前記第２の導電層は、第１の絶縁膜を介して前記第１の酸化物半導体層の下方に設けられ、且つ前記第１の酸化物半導体層と重なる領域を有し、
前記第１の絶縁膜は、前記第１の導電層の下方に設けられた領域を有し、
前記第３の導電層は、第２の絶縁膜を介して前記第１の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられたコンタクトホールを介して、前記第１の導電層と電気的に接続され、
前記第２の絶縁膜は、前記第１の酸化物半導体層の上方に設けられた領域を有し、
前記画素部の外側に、第４の導電層と、前記第４の導電層と電気的に接続された第５の導電層と、前記第５の導電層と電気的に接続された第２の酸化物半導体層と、を有し、
前記第５の導電層は、前記第２の酸化物半導体層の下面に接する領域を有し、
前記第４の導電層は、前記第２の絶縁膜を介して前記第５の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられた複数のコンタクトホールを介して、前記第５の導電層と電気的に接続され、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、
前記第４の導電層は、前記第３の導電層と同じ材料を有し、
前記第５の導電層は、前記第１の導電層と同じ材料を有し、
平面視において、前記第４の導電層は第１の方向に延伸する領域を有し、
平面視において、前記複数のコンタクトホールが有する第１のコンタクトホール及び第２のコンタクトホールは、前記第１の方向に並んで配置されている、表示装置。
【請求項3】
複数の画素がマトリクス状に配置された画素部を有し、
前記複数の画素の各々は、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、第１乃至第３の導電層と、を有し、
前記第１の導電層は、前記第１の酸化物半導体層の下面に接する領域を有し、
前記第２の導電層は、第１の絶縁膜を介して前記第１の酸化物半導体層の下方に設けられ、且つ前記第１の酸化物半導体層と重なる領域を有し、
前記第１の絶縁膜は、前記第１の導電層の下方に設けられた領域を有し、
前記第３の導電層は、第２の絶縁膜を介して前記第１の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられたコンタクトホールを介して、前記第１の導電層と電気的に接続され、
前記第２の絶縁膜は、前記第１の酸化物半導体層の上方に設けられた領域を有し、
前記画素部の外側に、第４の導電層と、前記第４の導電層と電気的に接続された第５の導電層と、前記第５の導電層と電気的に接続された第２の酸化物半導体層と、を有し、
前記第５の導電層は、前記第２の酸化物半導体層の下面に接する領域を有し、
前記第４の導電層は、前記第２の絶縁膜を介して前記第５の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられた複数のコンタクトホールを介して、前記第５の導電層と電気的に接続され、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、
前記第４の導電層は、前記第３の導電層と同じ材料を有し、
前記第５の導電層は、前記第１の導電層と同じ材料を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、前記第１の絶縁膜の上面に接する領域を有し、
前記第３の導電層及び前記第４の導電層の各々は、前記第２の絶縁膜の上面に接する領域を有する、表示装置。
前記複数の画素の各々は、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、第１乃至第３の導電層と、を有し、
前記第１の導電層は、前記第１の酸化物半導体層の下面に接する領域を有し、
前記第２の導電層は、第１の絶縁膜を介して前記第１の酸化物半導体層の下方に設けられ、且つ前記第１の酸化物半導体層と重なる領域を有し、
前記第１の絶縁膜は、前記第１の導電層の下方に設けられた領域を有し、
前記第３の導電層は、第２の絶縁膜を介して前記第１の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられたコンタクトホールを介して、前記第１の導電層と電気的に接続され、
前記第２の絶縁膜は、前記第１の酸化物半導体層の上方に設けられた領域を有し、
前記画素部の外側に、第４の導電層と、前記第４の導電層と電気的に接続された第５の導電層と、前記第５の導電層と電気的に接続された第２の酸化物半導体層と、を有し、
前記第５の導電層は、前記第２の酸化物半導体層の下面に接する領域を有し、
前記第４の導電層は、前記第２の絶縁膜を介して前記第５の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられた複数のコンタクトホールを介して、前記第５の導電層と電気的に接続され、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、
前記第４の導電層は、前記第３の導電層と同じ材料を有し、
前記第５の導電層は、前記第１の導電層と同じ材料を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、前記第１の絶縁膜の上面に接する領域を有し、
前記第３の導電層及び前記第４の導電層の各々は、前記第２の絶縁膜の上面に接する領域を有する、表示装置。
【請求項4】
複数の画素がマトリクス状に配置された画素部を有し、
前記複数の画素の各々は、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、第１乃至第３の導電層と、を有し、
前記第１の導電層は、前記第１の酸化物半導体層の下面に接する領域を有し、
前記第２の導電層は、第１の絶縁膜を介して前記第１の酸化物半導体層の下方に設けられ、且つ前記第１の酸化物半導体層と重なる領域を有し、
前記第１の絶縁膜は、前記第１の導電層の下方に設けられた領域を有し、
前記第３の導電層は、第２の絶縁膜を介して前記第１の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられたコンタクトホールを介して、前記第１の導電層と電気的に接続され、
前記第２の絶縁膜は、前記第１の酸化物半導体層の上方に設けられた領域を有し、
前記画素部の外側に、第４の導電層と、前記第４の導電層と電気的に接続された第５の導電層と、前記第５の導電層と電気的に接続された第２の酸化物半導体層と、を有し、
前記第５の導電層は、前記第２の酸化物半導体層の下面に接する領域を有し、
前記第４の導電層は、前記第２の絶縁膜を介して前記第５の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられた複数のコンタクトホールを介して、前記第５の導電層と電気的に接続され、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、
前記第４の導電層は、前記第３の導電層と同じ材料を有し、
前記第５の導電層は、前記第１の導電層と同じ材料を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、前記第１の絶縁膜の上面に接する領域を有し、
前記第３の導電層及び前記第４の導電層の各々は、前記第２の絶縁膜の上面に接する領域を有し、
平面視において、前記第４の導電層は第１の方向に延伸する領域を有し、
平面視において、前記複数のコンタクトホールが有する第１のコンタクトホール及び第２のコンタクトホールは、前記第１の方向に並んで配置されている、表示装置。
前記複数の画素の各々は、トランジスタのチャネル形成領域を有する第１の酸化物半導体層と、第１乃至第３の導電層と、を有し、
前記第１の導電層は、前記第１の酸化物半導体層の下面に接する領域を有し、
前記第２の導電層は、第１の絶縁膜を介して前記第１の酸化物半導体層の下方に設けられ、且つ前記第１の酸化物半導体層と重なる領域を有し、
前記第１の絶縁膜は、前記第１の導電層の下方に設けられた領域を有し、
前記第３の導電層は、第２の絶縁膜を介して前記第１の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられたコンタクトホールを介して、前記第１の導電層と電気的に接続され、
前記第２の絶縁膜は、前記第１の酸化物半導体層の上方に設けられた領域を有し、
前記画素部の外側に、第４の導電層と、前記第４の導電層と電気的に接続された第５の導電層と、前記第５の導電層と電気的に接続された第２の酸化物半導体層と、を有し、
前記第５の導電層は、前記第２の酸化物半導体層の下面に接する領域を有し、
前記第４の導電層は、前記第２の絶縁膜を介して前記第５の導電層の上方に設けられ、且つ前記第２の絶縁膜に設けられた複数のコンタクトホールを介して、前記第５の導電層と電気的に接続され、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、Ｉｎ、Ｇａ及びＺｎを有し、
前記第４の導電層は、前記第３の導電層と同じ材料を有し、
前記第５の導電層は、前記第１の導電層と同じ材料を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層の各々は、前記第１の絶縁膜の上面に接する領域を有し、
前記第３の導電層及び前記第４の導電層の各々は、前記第２の絶縁膜の上面に接する領域を有し、
平面視において、前記第４の導電層は第１の方向に延伸する領域を有し、
平面視において、前記複数のコンタクトホールが有する第１のコンタクトホール及び第２のコンタクトホールは、前記第１の方向に並んで配置されている、表示装置。
【請求項5】
請求項１乃至４のいずれか一において、
前記画素は、前記第２の導電層と同じ材料を有する第６の導電層と、画素電極と、を有し、
平面視において、前記第２の導電層及び前記第６の導電層の各々は、前記画素が有するソース線が延伸する第２の方向と交差する第３の方向に延伸する領域を有し、
前記画素電極は、前記第６の導電層と重なる領域を有する、表示装置。
前記画素は、前記第２の導電層と同じ材料を有する第６の導電層と、画素電極と、を有し、
平面視において、前記第２の導電層及び前記第６の導電層の各々は、前記画素が有するソース線が延伸する第２の方向と交差する第３の方向に延伸する領域を有し、
前記画素電極は、前記第６の導電層と重なる領域を有する、表示装置。
【請求項6】
請求項５において、
前記第１の絶縁膜は、前記第２の導電層の上面に接する領域と、前記第６の導電層の上面に接する領域と、を有する表示装置。
前記第１の絶縁膜は、前記第２の導電層の上面に接する領域と、前記第６の導電層の上面に接する領域と、を有する表示装置。