特開 2023-174725 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023174725

(43)【公開日】2023-12-08

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/786 20060101AFI20231201BHJP

   H01L 21/822 20060101ALI20231201BHJP

   H10B 12/00 20230101ALI20231201BHJP

【ＦＩ】

H01L29/78 617T

H01L29/78 618B

H01L27/04 B

H10B12/00 621Z

H10B12/00 671C

H10B12/00 671Z

H10B12/00 801

【審査請求】有

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2023171145

(22)【出願日】2023-10-02

(62)【分割の表示】P 2021096408の分割

【原出願日】2017-02-10

(31)【優先権主張番号】P 2016028586

(32)【優先日】2016-02-18

(33)【優先権主張国・地域又は機関】JP

(31)【優先権主張番号】P 2016193217

(32)【優先日】2016-09-30

(33)【優先権主張国・地域又は機関】JP

(71)【出願人】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】神長 正美

(72)【発明者】

【氏名】肥塚 純一

(72)【発明者】

【氏名】羽持 貴士

(72)【発明者】

【氏名】保坂 泰靖

【テーマコード（参考）】

5F038

5F083

5F110

【Ｆターム（参考）】

5F038AC04

5F038BG03

5F038BG05

5F038BG09

5F038CD03

5F038CD16

5F038DF04

5F038DF05

5F038DF08

5F083AD02

5F083AD21

5F083AD69

5F083GA06

5F083GA11

5F083GA21

5F083GA25

5F083HA02

5F083HA06

5F083JA02

5F083JA03

5F083JA04

5F083JA05

5F083JA06

5F083JA19

5F083JA36

5F083JA37

5F083JA38

5F083JA39

5F083JA40

5F083JA42

5F083JA56

5F083JA58

5F083JA60

5F083MA06

5F083MA16

5F083MA19

5F083PR07

5F083PR21

5F083PR33

5F083PR34

5F110AA06

5F110AA08

5F110AA14

5F110AA30

5F110BB02

5F110BB03

5F110BB04

5F110BB06

5F110BB07

5F110BB09

5F110CC02

5F110CC10

5F110DD01

5F110DD02

5F110DD03

5F110DD04

5F110DD05

5F110DD12

5F110DD13

5F110DD14

5F110DD17

5F110DD24

5F110EE01

5F110EE02

5F110EE03

5F110EE04

5F110EE06

5F110EE07

5F110EE08

5F110EE11

5F110EE14

5F110EE23

5F110EE25

5F110EE30

5F110EE32

5F110EE38

5F110EE42

5F110EE44

5F110EE48

5F110FF01

5F110FF02

5F110FF04

5F110FF05

5F110FF07

5F110FF09

5F110FF10

5F110FF27

5F110FF28

5F110FF29

5F110FF30

5F110FF36

5F110GG01

5F110GG02

5F110GG03

5F110GG04

5F110GG06

5F110GG12

5F110GG13

5F110GG14

5F110GG15

5F110GG16

5F110GG17

5F110GG19

5F110GG22

5F110GG25

5F110GG26

5F110GG28

5F110GG29

5F110GG32

5F110GG33

5F110GG34

5F110GG35

5F110GG37

5F110GG43

5F110GG58

5F110HJ01

5F110HJ16

5F110HL01

5F110HL02

5F110HL03

5F110HL04

5F110HL06

5F110HL07

5F110HL08

5F110HL11

5F110HL21

5F110HL22

5F110HL23

5F110HM18

5F110NN03

5F110NN04

5F110NN05

5F110NN22

5F110NN23

5F110NN24

5F110NN27

5F110NN33

5F110NN35

5F110NN44

5F110NN71

5F110NN72

5F110NN73

5F110NN75

5F110NN78

5F110QQ04

5F110QQ05

5F110QQ06

5F110QQ09

5F110QQ11

(57)【要約】

【課題】酸化物半導体膜を有するトランジスタにおいて、電界効果移動度を向上させると
共に信頼性を向上させる。
【解決手段】酸化物半導体膜を有する半導体装置であって、半導体装置は、第１の絶縁膜
と、第１の絶縁膜上の酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜及び第３の絶
縁膜と、第２の絶縁膜上のゲート電極と、を有する。特に第２の絶縁膜は酸化窒化シリコ
ン膜を含み、酸素プラズマ処理によって過剰酸素を有することで、酸化物半導体膜への酸
素供給を効率良く行うことができる。
【選択図】図４４

【特許請求の範囲】

【請求項1】

酸化物半導体膜を有するトランジスタを備えた半導体装置であって、
前記トランジスタは、
基板上に、酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極と、を有し、
前記ゲート絶縁層は、酸化窒化シリコン膜を有し、
前記基板上の前記ゲート絶縁層を昇温脱離ガス分析法で測定した結果において、酸素分子に相当する質量電荷比Ｍ／ｚ＝３２の放出量の最大のピークは、基板温度が１５０℃以上、３５０℃以下に出現する半導体装置。

【請求項2】

請求項１において、
昇温脱離ガス分析法の測定時における基板温度範囲は、８０℃から５００℃までである半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、酸化物半導体膜を有する半導体装置及びその作製方法、該半導体装置
を有する表示装置、並びに電子機器に関する。

【0002】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、
記憶装置、それらの駆動方法、またはそれらの製造方法に関する。

【0003】

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気
光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半
導体装置を有している場合がある。

【背景技術】

【0004】

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。

【0005】

例えば、トランジスタの活性層として、電子キャリア濃度が１０^１８／ｃｍ^３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照）。

【0006】

酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジスタより
も動作が速く、多結晶シリコンを用いたトランジスタよりも製造が容易であるものの、電
気的特性が変動しやすく信頼性が低いという問題点が知られている。例えば、バイアス－
熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしま
う。なお、本明細書において、しきい値電圧とは、トランジスタを「オン状態」にするた
めに必要なゲートの電圧をいう。そして、ゲート電圧とは、ソースの電位を基準としたゲ
ートの電位との電位差をいう。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開２００６－１６５５２８号公報

【発明の概要】

【発明が解決しようとする課題】

【0008】

酸化物半導体膜をチャネル領域に用いるトランジスタにおいて、酸化物半導体膜中に形成
されうる酸素欠損は、トランジスタ特性に影響を与える。例えば、酸化物半導体膜中に酸
素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導
体膜中にキャリア供給源が生成されると、酸化物半導体膜を有するトランジスタの電気特
性の変動、代表的にはしきい値電圧のシフトが生じる。

【0009】

例えば、酸化物半導体膜中に酸素欠損が多すぎると、トランジスタのしきい値電圧がマイ
ナス側にシフトしてしまい、ノーマリーオンの特性になる。よって、酸化物半導体膜中、
特にチャネル領域においては、酸素欠損が少ない、あるいはノーマリーオンの特性になら
ない程度の酸素欠損量であることが好ましい。

【0010】

また、ゲート絶縁膜にキャリアトラップセンターがあると、トランジスタのしきい値電圧
シフトの原因となる。キャリアトラップセンターの量は少ない方が望ましいが、ゲート絶
縁膜成膜後にプラズマ処理を例とする処理をした場合、増えることがある。

【0011】

上記問題に鑑み、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、電
気特性の変動を抑制すると共に、信頼性を向上させることを課題の１つとする。または、
本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。または、本発
明の一態様は、新規な表示装置を提供することを課題の１つとする。

【0012】

なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態
様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書
等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出
することが可能である。

【課題を解決するための手段】

【0013】

本発明の一態様は、酸化物半導体膜を有するトランジスタを備えた半導体装置であって、
トランジスタは、基板上に、酸化物半導体膜と、その上のゲート絶縁層と、その上のゲー
ト電極と、を有する。ゲート絶縁層は、酸化窒化シリコン膜を有する。基板上のゲート絶
縁層は、昇温脱離ガス分析法で分析したとき、酸素分子に相当する質量電荷比Ｍ／ｚ＝３
２の放出量の最大のピークは基板温度が１５０℃以上、３５０℃以下に出現する結果が得
られることを特徴とする。

【0014】

この態様において、昇温脱離ガス分析法における測定時の温度範囲は、８０℃から５００
℃までであると好ましい。

【0015】

また、上記各態様において、酸化物半導体膜は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、また
はＳｎ）と、Ｚｎと、を有すると好ましい。また、上記各態様において、酸化物半導体膜
は、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ましい。

【0016】

また、本発明の他の一態様は、上記各態様のいずれか一つに記載の半導体装置と、表示素
子と、を有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセン
サとを有する表示モジュールである。また、本発明の他の一態様は、上記各態様のいずれ
か一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまた
はバッテリとを有する電子機器である。

【0017】

また本発明の他の一態様は、酸化物半導体膜を有するトランジスタを備えた半導体装置の
作製方法であって、基板上に酸化物半導体膜を成膜し、その上に、少なくとも酸化窒化シ
リコン膜を含むゲート絶縁層を形成し、ゲート絶縁層に酸素プラズマ処理を実施する。ゲ
ート絶縁層上にゲート電極を成膜した後、１５０℃以上、４５０℃以下にて熱処理を行い
、酸化物半導体膜に、ゲート絶縁層中の酸素を拡散させ、酸化物半導体膜の導電率を低く
する。

【0018】

上記各態様において、酸素プラズマ処理は、３５０℃以下の基板温度で処理すると好まし
い。また上記各態様において、酸化窒化シリコン膜は、プラズマＣＶＤ法にて、３５０℃
以下の基板温度で成膜すると好ましい。

【0019】

また本発明の他の一態様は、酸化物半導体膜を有するトランジスタを備えた半導体装置の
作製方法であって、基板上に酸化物半導体膜を成膜し、その上に、少なくとも酸化窒化シ
リコン膜を含むゲート絶縁層を形成し、その上に酸素を含む雰囲気で酸化物半導体をスパ
ッタリング法にて成膜する。これによりゲート絶縁層に酸素を添加しつつゲート絶縁層上
にゲート電極を形成した後、１５０℃以上４５０℃以下の加熱処理を行い、酸化物半導体
膜に、ゲート絶縁層中の酸素を拡散させ、酸化物半導体膜の導電率を低くする。

【発明の効果】

【0020】

本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動
を抑制すると共に、信頼性を向上させることができる。または、本発明の一態様により、
新規な半導体装置を提供することができる。または、本発明の一態様により、新規な表示
装置を提供することができる。

【0021】

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は
、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面
、請求項などの記載から、これら以外の効果を抽出することが可能である。

【図面の簡単な説明】

【0022】

【図1】半導体装置を説明する上面図及び断面図。

【図2】半導体装置を説明する上面図及び断面図。

【図3】半導体装置を説明する断面図。

【図4】半導体装置を説明する断面図。

【図5】半導体装置の作製方法を説明する断面図。

【図6】半導体装置の作製方法を説明する断面図。

【図7】半導体装置の作製方法を説明する断面図。

【図8】本発明に係る酸化物半導体の原子数比の範囲を説明する図。

【図9】酸化物半導体の積層構造のバンド図。

【図10】本発明の一態様に係る酸化窒化シリコン膜の評価結果を示す図。

【図11】本発明の一態様に係る酸化窒化シリコン膜の評価結果を示す図。

【図12】本発明の一態様に係る酸化窒化シリコン膜の評価結果を示す図。

【図13】半導体装置の作製方法を説明する断面図。

【図14】本発明の一態様に係る酸素拡散の効果を示す図。

【図15】表示装置の一態様を示す上面図。

【図16】表示装置の一態様を示す断面図。

【図17】表示装置の一態様を示す断面図。

【図18】表示装置の一態様を示す断面図。

【図19】表示装置の一態様を示す断面図。

【図20】表示装置の一態様を示す断面図。

【図21】ＥＬ層の作製方法を説明する断面図。

【図22】液滴吐出装置を説明する概念図。

【図23】表示装置を説明するブロック図及び回路図。

【図24】本発明の一態様を説明するための回路図およびタイミングチャート。

【図25】本発明の一態様を説明するためのグラフおよび回路図。

【図26】本発明の一態様を説明するための回路図およびタイミングチャート。

【図27】本発明の一態様を説明するための回路図およびタイミングチャート。

【図28】本発明の一態様を説明するためのブロック図、回路図および波形図。

【図29】本発明の一態様を説明するための回路図およびタイミングチャート。

【図30】本発明の一態様を説明するための回路図。

【図31】本発明の一態様を説明するための回路図。

【図32】表示モジュールを説明する図。

【図33】電子機器を説明する図。

【図34】電子機器を説明する図。

【図35】表示装置を説明する斜視図。

【図36】トランジスタのＩｄ－Ｖｇ特性としきい値電圧シフトを説明する図。

【図37】ＴＤＳ分析結果を説明する図。

【図38】ＴＤＳ分析結果を説明する図。

【図39】ＳＩＭＳ分析結果を説明する図。

【図40】ＴＤＳ分析結果を説明する図。

【図41】ＴＤＳ分析結果を説明する図。

【図42】ＴＤＳ分析結果を説明する図。

【図43】ＩＧＺＯ膜の電気抵抗を説明する図。

【図44】ＴＤＳ分析結果を説明する図。

【図45】半導体装置を説明する断面図。

【図46】本発明の一態様に係る半導体装置の回路図。

【図47】本発明の一態様に係る半導体装置の回路図。

【図48】ＣＰＵの構成例を示すブロック図。

【図49】記憶素子の一例を示す回路図。

【図50】本発明の一態様に係るトランジスタのドレイン電流－ゲート電圧特性。

【図51】本発明の一態様に係るトランジスタのＧＢＴ試験結果を示す図。

【図52】本発明の一態様に係るトランジスタの電流ストレス特性。

【発明を実施するための形態】

【0023】

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異
なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態
及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は
、以下の実施の形態の記載内容に限定して解釈されるものではない。

【0024】

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。

【0025】

また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混
同を避けるために付したものであり、数的に限定するものではないことを付記する。

【0026】

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置
関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係
は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した
語句に限定されず、状況に応じて適切に言い換えることができる。

【0027】

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流
を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が
主として流れる領域をいう。

【0028】

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動
作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細
書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする
。

【0029】

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。

【0030】

また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角度
で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また
、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をい
う。したがって、８５°以上９５°以下の場合も含まれる。

【0031】

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替
えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更
することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」と
いう用語に変更することが可能な場合がある。

【0032】

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状
態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは
、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇ
ｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソー
スの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型
のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈ
よりも低いときのドレイン電流を言う場合がある。

【0033】

トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ
電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在す
ることを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、
所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られる
Ｖｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。

【0034】

一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン
電流が１×１０^－９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０^－１３
Ａであり、Ｖｇｓが－０．５Ｖにおけるドレイン電流が１×１０^－１９Ａであり、Ｖｇｓ
が－０．８Ｖにおけるドレイン電流が１×１０^－２２Ａであるようなｎチャネル型トラン
ジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが－０．５Ｖにおいて、
または、Ｖｇｓが－０．５Ｖ乃至－０．８Ｖの範囲において、１×１０^－１９Ａ以下であ
るから、当該トランジスタのオフ電流は１×１０^－１９Ａ以下である、と言う場合がある
。当該トランジスタのドレイン電流が１×１０^－２２Ａ以下となるＶｇｓが存在するため
、当該トランジスタのオフ電流は１×１０^－２２Ａ以下である、と言う場合がある。

【0035】

また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗ
あたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あた
りを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元
を持つ単位（例えば、Ａ／μｍ）で表される場合がある。

【0036】

トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は
、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電
流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証
される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例え
ば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラン
ジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当
該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジ
スタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の
温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指
す場合がある。

【0037】

トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。
本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１
Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または
２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体
装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等
において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電
流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２
．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれ
る半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体
装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇ
ｓの値が存在することを指す場合がある。

【0038】

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流
は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。

【0039】

また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また
、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、
ソースとドレインとの間に流れる電流を指す場合がある。

【0040】

また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネル
が形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電
圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロット
した曲線（Ｖｇ－√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、
ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）
を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャ
ネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０^－９［Ａ］となる
ゲート電圧（Ｖｇ）を指す場合がある。

【0041】

また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十
分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶
縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等
に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明
細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または
、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。

【0042】

また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十
分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導
電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等
に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明
細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。

【0043】

また、本明細書等において、半導体の不純物とは、半導体膜を構成する主成分以外をいう
。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより
、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリ
ア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸
化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元
素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に
、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒
素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を
形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる
不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第
１５族元素などがある。

【0044】

（実施の形態１）
本実施の形態では、本発明の一態様の、過剰酸素領域を有するゲート絶縁膜を有する半導
体装置について説明する。また、本発明の一態様の半導体装置の作製方法について、説明
する。

【0045】

＜１－１．半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図であり、
図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１－Ｘ２間における切断面の断面図に相当し
、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１－Ｙ２間における切断面の断面図に相当
する。なお、図１（Ａ）において、煩雑になることを避けるため、トランジスタ１００の
構成要素の一部（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また
、一点鎖線Ｘ１－Ｘ２方向をチャネル長方向、一点鎖線Ｙ１－Ｙ２方向をチャネル幅方向
と呼称する場合がある。なお、トランジスタの上面図においては、以降の図面においても
図１（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。

【0046】

図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００は、所謂トップゲート構造のトランジ
スタである。

【0047】

トランジスタ１００は、基板１０２上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体
膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２
と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有
する。

【0048】

また、酸化物半導体膜１０８は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚ
ｎと、を有すると好ましい。

【0049】

なお、酸化物半導体膜１０８は、導電膜１１２と重なり、且つ絶縁膜１０４と接し、且つ
絶縁膜１１０と接する第１の領域１０８ｉと、絶縁膜１１６と接する第２の領域１０８ｎ
と、有する。また、第２の領域１０８ｎは、第１の領域１０８ｉよりもキャリア密度が高
い領域である。すなわち、本発明の一態様の酸化物半導体膜１０８は、キャリア密度の異
なる２つの領域を有する。

【0050】

なお、第１の領域１０８ｉのキャリア密度は、１×１０^５ｃｍ^－３以上１×１０^１８ｃｍ
^－３未満が好ましく、１×１０^７ｃｍ^－３以上１×１０^１７ｃｍ^－３以下がより好ましく
、１×１０^９ｃｍ^－３以上５×１０^１６ｃｍ^－３以下がさらに好ましく、１×１０^１０ｃ
ｍ^－３以上１×１０^１６ｃｍ^－３以下がさらに好ましく、１×１０^１１ｃｍ^－３以上１×
１０^１５ｃｍ^－３以下がさらに好ましい。

【0051】

図１（Ａ）（Ｂ）（Ｃ）および本発明の一態様を実施するための形態では酸化物半導体膜
１０８が単層とする例を中心に示すが、キャリア密度が異なる膜の積層構造としても良い
。例えば、酸化物半導体膜１０８を、第１の酸化物半導体膜と、第１の酸化物半導体膜上
の第２の酸化物半導体膜との、２層の積層構造として形成してもよい。第１の酸化物半導
体膜を、第２の酸化物半導体膜よりもキャリア密度を高めることで、キャリア密度が異な
る領域を有する酸化物半導体膜を形成することができる。

【0052】

上記第１の酸化物半導体膜としては、第２の酸化物半導体膜よりもわずかに酸素欠損量を
増やす、あるいは第２の酸化物半導体膜よりもわずかに不純物濃度を増やせばよい。

【0053】

第１の酸化物半導体膜のキャリア密度を高めるためには、第１の酸化物半導体膜に酸素欠
損を形成する元素を添加し、当該酸素欠損と水素等とを結合させればよい。当該酸素欠損
を形成する元素としては、代表的には、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄
、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン
、アルゴン、クリプトン、及びキセノン等がある。なお、酸化物半導体膜中に酸素欠損を
形成する元素としては、上述した元素の中でも、窒素が特に好ましい。

【0054】

例えば、第１の酸化物半導体膜の形成時において、成膜ガスとしてアルゴンガスと一酸化
二窒素ガスとを用いて形成することで、第１の酸化物半導体膜が窒素元素を有する構成と
することができる。この場合、第１の酸化物半導体膜は、第２の酸化物半導体膜よりも窒
素濃度が高い領域を有する。

【0055】

すなわち、第１の酸化物半導体膜は、キャリア密度が高められ、わずかにｎ型である。キ
ャリア密度が高められた酸化物半導体膜を、「Ｓｌｉｇｈｔｌｙ－ｎ」と呼称する場合が
ある。

【0056】

例えば、トランジスタのゲートに印加する電圧（Ｖｇ）が０Ｖを超えて３０Ｖ以下の場合
において、第１の酸化物半導体膜のキャリア密度は、１×１０^１６ｃｍ^－３を超えて１×
１０^１８ｃｍ^－３未満が好ましく、１×１０^１６ｃｍ^－３を超えて１×１０^１７ｃｍ^－３
以下がより好ましい。

【0057】

また、第１の酸化物半導体膜のキャリア密度を高めた場合、第１の酸化物半導体膜は、第
２の酸化物半導体膜よりも結晶性が低くなる場合がある。この場合、酸化物半導体膜１０
８は、結晶性が低い酸化物半導体膜と、結晶性が高い酸化物半導体膜との積層構造を有す
る。また、酸化物半導体膜の結晶性と、酸化物半導体膜の膜密度との間には相関があり、
結晶性が高い酸化物半導体膜ほど膜密度が高い。したがって、酸化物半導体膜１０８は、
膜密度が低い酸化物半導体膜と、膜密度が高い酸化物半導体膜との積層構造を有する。

【0058】

なお、酸化物半導体膜１０８の結晶性としては、例えば、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ
Ｄｉｆｆｒａｃｔｉｏｎ）を用いて分析する、あるいは、透過型電子顕微鏡（ＴＥＭ：
Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて分析す
ることで解析することができる。また、酸化物半導体膜１０８の膜密度としては、例えば
、Ｘ線反射率法（ＸＲＲ：Ｘ－ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｅｒ）を用いることで測
定することができる。

【0059】

また、第２の領域１０８ｎは、絶縁膜１１６と接する。絶縁膜１１６は、窒素または水素
を有する。そのため、絶縁膜１１６中の窒素または水素が第２の領域１０８ｎ中に添加さ
れる。第２の領域１０８ｎは、絶縁膜１１６から窒素または水素が添加されることで、さ
らにキャリア密度が高くなる。

【0060】

また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１１８
に設けられた開口部１４１ａを介して、第２の領域１０８ｎに電気的に接続される導電膜
１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、第２の領域１
０８ｎに電気的に接続される導電膜１２０ｂと、を有していてもよい。

【0061】

なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁
膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称す
る場合がある。また、導電膜１１２は、ゲート電極としての機能を有し、導電膜１２０ａ
は、ソース電極としての機能を有し、導電膜１２０ｂは、ドレイン電極としての機能を有
する。

【0062】

また、絶縁膜１１０は、ゲート絶縁膜としての機能を有する。また、絶縁膜１１０は、酸
化窒化シリコン膜からなる過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有する
ことで、酸化物半導体膜１０８が有する第１の領域１０８ｉ中に過剰酸素を供給すること
ができる。特に本発明では、絶縁膜１１０は、絶縁膜１１０の成膜後に３００℃以下、好
ましくは２５０℃以下の基板温度にて酸素プラズマ処理により酸素が添加される。これに
より絶縁膜１１０中の過剰酸素を酸化物半導体膜に従来より格段に多く供給することがで
きることを特徴とする。尚、本発明の一態様における酸素プラズマ処理とは、酸素を含む
プラズマ処理を意味する。例えば、プラズマ処理時に使用するガスは、膜中に酸素を添加
する効果を妨げない、酸素以外のガスを含んでも良い。例えば、プラズマ処理時に使用す
るガスは、流量比において９０％の酸素と１０％のアルゴンであってもよい。

【0063】

本発明の一態様の絶縁膜１１０は、酸化窒化シリコン膜の単層あるいは酸化窒化シリコン
膜を有する積層構造であり、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃ
ｔｒｏｓｃｏｐｙ：昇温脱離ガス分析法）分析にて、酸素分子に相当する質量電荷比Ｍ／
ｚ＝３２の放出量の測定温度範囲内で最大のピークの基板温度が１５０℃以上３００℃以
下、理想的には１５０℃以上２５０℃以下であることを特徴とする。尚、以下ＴＤＳ分析
したときの、酸素分子の放出特性は、質量電荷比３２での放出特性と同義とする。ＴＤＳ
分析にて測定温度範囲は代表的には８０℃から５００℃の範囲であり、５００℃を超える
分析結果については酸素分子の放出特性から除く。第１の領域１０８ｉに形成される酸素
欠損を絶縁膜１１０中の過剰酸素により補填することで、信頼性の高い半導体装置を提供
することができる。尚、本明細書中ではＴＤＳ分析の測定に関して、基板温度は基板表面
温度を意味する。

【0064】

従来技術の酸化窒化シリコン膜に酸素を添加する方法として、Ｎ_２ＯガスやＮＯ_２ガスを
用いたプラズマ処理が挙げられる。しかし本発明者らは、酸化窒化シリコン膜にＮ_２Ｏガ
スやＮＯ_２ガスを用いたプラズマ処理を行った場合、電子のトラップセンターが増大する
ことを確認した。この原因の一つとして絶縁膜１１０に含まれる酸化窒化シリコン膜にお
いて窒素酸化物（ＮＯ_ｘ）が増大することが挙げられる。トランジスタ１００にバイアス
－熱ストレス試験（ＢＴ試験）をしたとき、特にゲート電極にプラスバイアスストレスを
加えたとき、しきい値電圧がプラスシフトすることを避けるためには、窒素酸化物（ＮＯ
_ｘ）が増えるようなＮ_２ＯガスやＮＯ_２ガスを用いたプラズマ処理を行わないと良い。す
なわち本発明の一態様の特徴である絶縁膜１１０成膜後に酸素プラズマ処理をする方法は
有効である。

【0065】

また、酸化物半導体膜１０８は、Ｉｎの原子数比がＭの原子数比より高い領域を有すると
好ましい。酸化物半導体膜１０８が、Ｉｎの原子数比がＭの原子数比より多い領域を有す
ることで、トランジスタ１００の電界効果移動度を高くすることができる。具体的には、
トランジスタ１００の電界効果移動度が１０ｃｍ^２／Ｖｓを超える、さらに好ましくはト
ランジスタ１００の電界効果移動度が３０ｃｍ^２／Ｖｓを超えることが可能となる。

【0066】

例えば、上記の電界効果移動度が高いトランジスタを、ゲート信号を生成するゲートドラ
イバ（とくに、ゲートドライバが有するシフトレジスタの出力端子に接続されるデマルチ
プレクサ）に用いることで、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置
を提供することができる。

【0067】

酸化物半導体膜１０８中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリ
ア供給源となる。酸化物半導体膜１０８中にキャリア供給源が生成されると、酸化物半導
体膜１０８を有するトランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシ
フトが生じる。したがって、酸化物半導体膜１０８、特に第１の領域１０８ｉにおいては
、酸素欠損が少ないほど好ましい。

【0068】

第１の領域１０８ｉ中に形成される酸素欠損は、絶縁膜１１０が有する過剰酸素により補
填される。したがって、酸化物半導体膜１０８が有する第１の領域１０８ｉは、不純物濃
度が低く、欠陥準位密度の低い酸化物半導体膜である。なお、不純物濃度が低く、欠陥準
位密度の低い、すなわち酸素欠損の少ないことを高純度真性または実質的に高純度真性と
よぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が
少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネ
ル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう）になることが少ない。

【0069】

また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低
いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０^６μｍ
でチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレ
イン電圧）が０．１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナラ
イザの測定限界以下、すなわち１×１０^－１３Ａ以下という特性を得ることができる。

【0070】

図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０６を
有することで、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００をなす構造に、導電膜
１０６が加えられている。すなわち図２（Ａ）（Ｂ）（Ｃ）のトランジスタは、導電膜１
１２と導電膜１０６とをゲート電極として用いることができる。

【0071】

図２（Ａ）（Ｂ）（Ｃ）の構造にて、導電膜１１２と導電膜１０６とを同電位でゲート電
極として用い、絶縁膜１１０成膜後の処理条件を変えたトランジスタ２０１、トランジス
タ２０２、トランジスタ２０３のＩｄ－Ｖｇ特性を図３６（Ａ）に示す。Ｉｄ－Ｖｇ特性
の測定条件は、基板温度は室温とし、Ｉｄ＝０．１Ｖと、Ｉｄ＝１０Ｖと、の２条件とし
、Ｖｇを－１５Ｖから＋２０Ｖまでの範囲で変化させた。図３６（Ａ）には条件２０６と
、条件２０７とのトランジスタのＩｄ－Ｖｇ特性を示す。条件２０６とは、チャネルのサ
イズ条件がＬ＝２μｍ、Ｗ＝５０μｍであり、条件２０７とは、チャネルのサイズ条件が
Ｌ＝６μｍ、Ｗ＝５０μｍである。Ｉｄ－Ｖｇ特性は、導電膜１１２と導電膜１０６とを
ゲート電極として用いて測定している。また、Ｉｄ＝０．１Ｖと１０Ｖとの特性を重ね書
きし、さらに特定の基板の面内にて複数のトランジスタの測定結果を重ね書きして示して
いる。

【0072】

トランジスタ２０１、トランジスタ２０２、及びトランジスタ２０３、の絶縁膜１１０は
酸化窒化シリコンからなり、成膜条件はいずれも同じである。トランジスタ２０１は、絶
縁膜１１０成膜後に、Ｎ_２Ｏプラズマ処理、酸素プラズマ処理、のいずれも行わず、導電
膜１１２の形成を行った。トランジスタ２０２は、絶縁膜１１０成膜後に、Ｎ_２Ｏプラズ
マ処理を行い、導電膜１１２の形成を行った。トランジスタ２０３は、絶縁膜１１０成膜
後に、酸素プラズマ処理を行い、導電膜１１２の形成を行った。その後トランジスタ２０
１、トランジスタ２０２、及びトランジスタ２０３、の絶縁膜１１０に対して２５０℃を
上限とした熱処理を行った。

【0073】

トランジスタ２０１のＩｄ－Ｖｇ特性は、しきい値電圧が大きくマイナスシフトしている
。これに対してトランジスタ２０２、およびトランジスタ２０３、のＩｄ－Ｖｇ特性は、
しきい値電圧が０Ｖ付近である。すなわち絶縁膜１１０成膜後のＮ_２Ｏプラズマ処理、あ
るいは酸素プラズマ処理、は絶縁膜１１０中の過剰酸素を増やす手段として有効であると
いえる。

【0074】

一方、図３６（Ｂ）にはトランジスタ２０２と、トランジスタ２０３と、のＢＴ試験の結
果を示す。縦軸はＩｄ－Ｖｇ特性におけるしきい値電圧のシフト量（ΔＶｔｈ）であり、
単位は［Ｖ］である。このＢＴ試験を行ったトランジスタのチャネルのサイズはＬ＝３μ
ｍ、Ｗ＝５０μｍである。ＢＴ試験条件は、ゲートバイアスを＋３０Ｖまたは－３０Ｖ、
白色ＬＥＤ光による１００００ｌｘの照度下または暗状態、ＢＴ試験時間６０ｍｉｎとし
た。すなわちプラスゲートバイアスストレスＰＢＴＳ、マイナスゲートバイアスストレス
ＮＢＴＳ、光プラスゲートバイアスストレスＰＢＩＴＳ、光マイナスゲートバイアススト
レスＮＢＩＴＳ、の計４条件にてＢＴ試験を行った。またＢＴ試験を行っている最中、お
よびＩｄ－Ｖｇ特性の測定中は、基板温度６０℃とした。

【0075】

トランジスタ２０２のＢＴ試験結果でのプラスゲートバイアスストレスＰＢＴＳによるし
きい値電圧シフトはおよそ＋８Ｖであるのに対し、トランジスタ２０３の同しきい値電圧
シフトは＋２Ｖ程度であった。これは絶縁膜１１０に含まれる酸化窒化シリコン膜におい
ては、電子のトラップセンターとなる窒素酸化物（ＮＯ_ｘ）が、トランジスタ２０３の絶
縁膜１１０中より、トランジスタ２０２の絶縁膜１１０中の方が、多いことを示している
。

【0076】

以上のように、本発明の一態様の半導体装置においては、ゲート絶縁膜に含まれる酸化窒
化シリコン膜中の窒素酸化物（ＮＯ_ｘ）の増加を防ぎつつ、過剰酸素を酸化物半導体膜に
供給することができるゲート絶縁膜を酸化物半導体層の上方へ形成し、酸化物半導体層へ
の酸素供給を十分な量にて行うことで、酸化物半導体層の酸素欠陥を少なくし、トランジ
スタの信頼性を向上させることが実現できる。よって、信頼性の優れた半導体装置を提供
することができる。

【0077】

＜１－２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。

【0078】

［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材料
とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基
板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられ
たものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用い
る場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００
ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００
ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大
型の表示装置を作製することができる。

【0079】

また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１００
を形成してもよい。または、基板１０２とトランジスタ１００の間に剥離層を設けてもよ
い。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分
離し、他の基板に転載するのに用いることができる。その際、トランジスタ１００は耐熱
性の劣る基板や可撓性の基板にも転載できる。

【0080】

［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（Ｐ
ＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４と
しては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することが
できる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４にお
いて少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ま
しい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで
、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させるこ
とが可能である。

【0081】

絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または
２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、
絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導
体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８に含まれる酸素欠損
を低減することが可能である。

【0082】

絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化
シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物な
どを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１
０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように
、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シ
リコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができ
る。

【0083】

［導電膜］
ゲート電極として機能する導電膜１１２、ソース電極として機能する導電膜１２０ａ、ド
レイン電極として機能する導電膜１２０ｂとしては、クロム（Ｃｒ）、銅（Ｃｕ）、アル
ミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タン
タル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎ
ｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を
成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成するこ
とができる。

【0084】

また、導電膜１１２、１２０ａ、１２０ｂには、インジウムと錫とを有する酸化物（Ｉｎ
－Ｓｎ酸化物）、インジウムとタングステンとを有する酸化物（Ｉｎ－Ｗ酸化物）、イン
ジウムとタングステンと亜鉛とを有する酸化物（Ｉｎ－Ｗ－Ｚｎ酸化物）、インジウムと
チタンとを有する酸化物（Ｉｎ－Ｔｉ酸化物）、インジウムとチタンと錫とを有する酸化
物（Ｉｎ－Ｔｉ－Ｓｎ酸化物）、インジウムと亜鉛とを有する酸化物（Ｉｎ－Ｚｎ酸化物
）、インジウムと錫とシリコンとを有する酸化物（Ｉｎ－Ｓｎ－Ｓｉ酸化物）、インジウ
ムとガリウムと亜鉛とを有する酸化物（Ｉｎ－Ｇａ－Ｚｎ酸化物）等の酸化物導電体また
は酸化物半導体を適用することもできる。

【0085】

ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（
Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、
酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー
準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電体
化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は、
エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体
は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は
、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性
を有する。

【0086】

特に、導電膜１１２に上述の酸化物導電体を用いると、絶縁膜１１０中に過剰酸素を添加
することができるので好適である。

【0087】

また、導電膜１１２、１２０ａ、１２０ｂには、Ｃｕ－Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃ
ｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ－Ｘ合金膜を用いる
ことで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可
能となる。

【0088】

また、導電膜１１２、１２０ａ、１２０ｂには、上述の金属元素の中でも、特にチタン、
タングステン、タンタル、及びモリブデンの中から選ばれるいずれか一つまたは複数を有
すると好適である。特に、導電膜１１２、１２０ａ、１２０ｂとしては、窒化タンタル膜
を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対
して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が
少ないため、酸化物半導体膜１０８と接する導電膜、または酸化物半導体膜１０８の近傍
の導電膜として、最も好適に用いることができる。

【0089】

また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することができ
る。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ａ
ｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いること
が可能である。特に、ＣｕまたはＡｇを用いると、導電膜の電気抵抗を低くすることがで
きるため、好適である。

【0090】

［第２の絶縁膜］
本発明の一態様のトランジスタ１００のゲート絶縁膜として機能する絶縁膜１１０は、単
層もしくは積層構造であり、プラズマ化学気相堆積法により形成される酸化窒化シリコン
膜を有する。また絶縁膜１１０には酸素プラズマ処理を行う。

【0091】

本発明の一態様の絶縁膜１１０は、ＴＤＳ分析したとき、測定温度範囲内で酸素分子に相
当する質量電荷比Ｍ／ｚ＝３２の放出量の最大のピークの基板温度が１５０℃から３００
℃の間であることを特徴とする。以下、図３７から図４４にて本発明の一態様の絶縁膜１
１０すなわち酸素プラズマ処理を行った酸化窒化シリコン膜の特性について説明する。

【0092】

酸化窒化シリコン膜中の過剰な酸素原子は、熱励起により脱離するが、その脱離温度は膜
中での原子の結合状態等により異なる。また酸化窒化シリコン膜中の多くの酸素原子は、
広い温度領域にて脱離する。そこで過剰な酸素原子を酸化窒化シリコン膜中に低温で含ま
せた後、酸化物半導体膜に酸素原子を供給する工程にて高温とすると、酸化物半導体膜に
供給される酸素原子量を多くすることができる。

【0093】

酸化窒化シリコン膜をプラズマ化学気相堆積法（ＰＥＣＶＤ法）にて成膜するとき、基板
温度が高い条件で成膜された酸化窒化シリコン膜は、ち密で電気絶縁耐圧特性に優れ、耐
薬品性も高い。これらの利点のみ考えれば、半導体素子中に酸化窒化シリコン膜を用いる
場合、酸化窒化シリコン膜の成膜時の基板温度は高い方が望ましい。一方で、酸化物半導
体をチャネルに用いたトランジスタのゲート絶縁膜として酸化窒化シリコン膜を用いる際
には、酸化窒化シリコン膜中の過剰な酸素原子を酸化物半導体膜へより効果的に供給する
ことが、信頼性を高める上で重要である。

【0094】

過剰な酸素原子を多くするために、本実施の形態では、酸化窒化シリコン膜を成膜した後
に、酸化窒化シリコン膜に酸素プラズマ処理を行う。そしてこの酸素プラズマ処理すると
きの基板温度は、３５０℃以下、好ましくは２５０℃以下とする。また酸化窒化シリコン
膜は、該膜中の過剰な酸素原子量を多くしたいときには成膜時基板温度を低くする。

【0095】

酸化窒化シリコン膜に処理する、酸素プラズマ処理の条件を変化させることにより、より
酸化物半導体膜中への酸素の供給を多くすることができる例を以下に示す。図３７は、以
下に示す試料をＴＤＳ分析したときの、酸素分子に相当する質量電荷比Ｍ／ｚ＝３２での
放出量の結果である。試料は無アルカリガラス基板上に酸化窒化シリコン膜を１００ｎｍ
の厚さで成膜し、その後、酸化窒化シリコン膜に酸素プラズマ処理を行った。ＴＤＳ分析
したときの、酸素分子の放出量の定量を行うために用いたデータは、基板温度範囲におい
て８０℃から４５０℃までのものである。酸素プラズマ処理に用いるガスは酸素のみであ
る。酸化窒化シリコン膜はプラズマＣＶＤ法でＳｉＨ_４ガス、およびＮ_２Ｏガスを用い、
成膜時基板温度は３５０℃にて成膜した。酸素プラズマ処理時の基板温度は３５０℃であ
る。

【0096】

図３７から、４０Ｐａから２５０Ｐａの範囲で、酸素プラズマ処理圧力が小さいほど、ま
た放電電力が高いほど、酸化窒化シリコン膜からの過剰な酸素原子が、酸素分子となって
より多く放出することがわかる。

【0097】

図３８は、以下に示す試料をＴＤＳ分析したときの、水分子に相当する質量電荷比Ｍ／ｚ
＝１８での放出量の結果である。図３８（Ａ）に試料２２１、図３８（Ｂ）に試料２２２
、図３８（Ｃ）に試料２２３の結果を示す。いずれの試料も無アルカリガラス基板上にＩ
ＧＺＯ膜を１００ｎｍ成膜し、次いで酸化窒化シリコン膜を１００ｎｍの厚さで成膜した
。酸化窒化シリコン膜はプラズマＣＶＤ法でＳｉＨ_４ガス、およびＮ_２Ｏガスを用いて成
膜時基板温度は３５０℃にて成膜した。その後、酸化窒化シリコン膜に、試料２２２には
放電電力５００Ｗで、試料２２３には放電電力３０００Ｗで、酸素プラズマ処理を行った
。縦軸は放出量を示すシグナルの強度である。

【0098】

ＴＤＳ分析の試料にＩＧＺＯ膜を形成するときは、ターゲットとして酸化物を用いてスパ
ッタ成膜を行った。ターゲット中の原子数比がインジウム：ガリウム：亜鉛＝４：２：４
．１である。成膜時の基板温度は１３０℃、成膜ガス流量比はＡｒ：Ｏ_２＝９：１、成膜
圧力は０．６Ｐａである。

【0099】

図３８にて各試料の１２０℃付近の水分子の放出量を比較すると、試料２２１が最も多く
、次いで試料２２２が多く、試料２２３は少ない。これは、酸化窒化シリコン膜への酸素
プラズマ処理が表面吸着水を減らしたことが原因の一つと考えられる。

【0100】

図３９（Ａ）、図３９（Ｂ）の各図は、試料２２１、試料２２２、試料２２３の各膜中の
水素濃度を二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）にて測定した結果である。ＳＩＭＳの分析は、基板側から酸
化窒化シリコン膜表面側に向かってプロファイル測定を行った。矢印２２０はプロファイ
ル測定した方向を示す。図３９の各図中には、酸化窒化シリコン膜内のプロファイル２１
６、ＩＧＺＯ膜内のプロファイル２１７、基板内のプロファイル２１８、が示されている
。

【0101】

図３９（Ａ）は、酸素プラズマ処理の放電電力を条件振りし、酸化窒化シリコン膜中の水
素濃度を定量したＳＩＭＳ分析結果を示す。図３９（Ｂ）は、同様にＩＧＺＯ膜中の水素
濃度を定量したＳＩＭＳ分析結果を示す。試料２２１が酸素プラズマ処理無し条件、試料
２２２が放電電力５００Ｗ条件、試料２２３が放電電力３０００Ｗ条件、である。

【0102】

図３９の横軸は膜面に垂直な深さ方向である。横軸の０ｎｍはＳＩＭＳ測定の便宜上の位
置であり、領域２２５が酸化窒化シリコン膜の表面付近に相当する。図３９（Ａ）では領
域２２５の水素濃度において、酸素プラズマ処理をした条件である試料２２２、試料２２
３は、酸素プラズマ処理無しの試料２２１に比べて低い。ここから、図３８にて１２０℃
付近の水分子の放出量に差がでたのは、酸化窒化シリコン膜への酸素プラズマ処理が表面
吸着水を減らしたから、と考えられる。

【0103】

また図３９（Ｂ）において、酸素プラズマ処理をした条件では、ＩＧＺＯ膜中の水素濃度
が減っていることがわかる。このとき、放電電力が大きいほどＩＧＺＯ膜中の水素濃度は
低減される。酸化窒化シリコン膜への酸素プラズマ処理は、酸化窒化シリコン膜表面のみ
ならず、ＩＧＺＯ膜すなわち酸化物半導体膜中の水素濃度の低減にも有効である。

【0104】

図３９（Ｃ）、図３９（Ｄ）の各図は、試料２２６、２２７、２２８の各膜中の水素濃度
をＳＩＭＳにて測定した結果である。酸化窒化シリコン膜への酸素プラズマ処理無しの試
料２２６、即ち試料２２１と同じ条件を用いて作製された試料である。また、試料２２７
は、試料２２６の作製工程において、酸素プラズマ処理におけるチャンバー内ガス圧力条
件２００Ｐａとして作製された試料であり、試料２２８は、同チャンバー内ガス圧力条件
を４０Ｐａとした試料である。図３９（Ｃ）は酸化窒化シリコン膜中の水素濃度を定量し
、図３９（Ｄ）はＩＧＺＯ膜中の水素濃度を定量している。酸素プラズマ処理時のチャン
バー内ガス圧力条件において４０Ｐａから２００Ｐａの範囲では、圧力が小さいほど酸化
物半導体膜中の水素濃度を低減できると考えられる。

【0105】

図４０は以下に示す試料をＴＤＳ分析したときの、酸素分子に相当する質量電荷比Ｍ／ｚ
＝３２での放出量の結果である。いずれの試料も無アルカリガラス基板上にＩＧＺＯ膜を
１００ｎｍ成膜し、次いで酸化窒化シリコン膜を１００ｎｍの厚さで成膜した。酸化窒化
シリコン膜はプラズマＣＶＤ法でＳｉＨ_４ガス、およびＮ_２Ｏガスを用いて成膜時基板温
度は３５０℃にて成膜した。さらに放電電力３０００Ｗ、チャンバー内ガス圧力２００Ｐ
ａで、酸素プラズマ処理を行った。

【0106】

それぞれのＴＤＳ分析に用いた試料において、酸素プラズマ処理時間は、図４０（Ａ）は
３０ｓｅｃ、図４０（Ｂ）は６０ｓｅｃ、図４０（Ｃ）は１００ｓｅｃ、図４０（Ｄ）は
３００ｓｅｃ、図４０（Ｅ）は６００ｓｅｃである。これらは基板温度２２０℃にて酸素
プラズマ処理を行った。また、図４０（Ｆ）は３０ｓｅｃ、図４０（Ｇ）は６０ｓｅｃ、
図４０（Ｈ）は１００ｓｅｃ、図４０（Ｉ）は３００ｓｅｃである。これらは基板温度３
５０℃にて酸素プラズマ処理を行った。

【0107】

図４０からは、酸化窒化シリコン膜への酸素プラズマ処理する時間が長いほど、酸素の放
出量が大きいことがわかる。また、酸素プラズマ処理するときの基板温度が低いと、酸素
の放出量が大きいことがわかる。

【0108】

図４１には、図４０で示される酸素放出量を、横軸に処理時間、縦軸に酸素放出量として
示す。破線２３１は基板温度２２０℃にて酸素プラズマ処理を行った結果（図４０（Ａ）
乃至図４０（Ｅ））から得られた値を示す。実線２３２は基板温度３５０℃にて酸素プラ
ズマ処理を行った結果（図４０（Ｆ）乃至図４０（Ｉ））から得られた値を示す。酸素プ
ラズマ処理基板温度３５０℃条件の酸素放出量は、酸素プラズマ処理時間を長くすると、
２×１０^１４分子／ｃｍ^２未満で飽和するのに対し、同基板温度２２０℃条件の酸素放出
量は、酸素プラズマ処理時間を長くしても、少なくとも１．２×１０^１５分子／ｃｍ^２で
飽和しなかった。つまり酸素放出量を高めるためには酸素プラズマ処理するときの基板温
度は３５０℃と比較すると２２０℃がより望ましいことがわかる。

【0109】

図４２には、無アルカリガラス基板上に酸化窒化シリコン膜を１００ｎｍの厚さで成膜し
、その後、酸化窒化シリコン膜に酸素プラズマ処理を行った試料をＴＤＳ分析したときの
、酸素分子に相当する質量電荷比Ｍ／ｚ＝３２での放出量を示す。酸化窒化シリコン膜は
プラズマＣＶＤ法でＳｉＨ_４ガス、およびＮ_２Ｏガスを用いて成膜した。図４２（Ａ）は
酸化窒化シリコン膜成膜時の温度を３５０℃としたときの結果であり、測定温度において
８０℃から４５０℃までの範囲での放出量は５．１７×１０^１４分子／ｃｍ^２であった。
図４２（Ｂ）は酸化窒化シリコン膜成膜時の温度を２２０℃としたときの結果であり、測
定温度において８０℃から４５０℃までの範囲での放出量は１．４７×１０^１５分子／ｃ
ｍ^２であった。

【0110】

図４２（Ａ）と図４２（Ｂ）とが異なる一つの理由としては、以下が考えられる。酸化窒
化シリコン膜成膜時の温度が低い、すなわち２２０℃の条件では、膜密度が小さく、膜中
の空隙が多い。この空隙が過剰酸素が添加される余地となり、より多くの過剰酸素を吸収
または供給することができる可能性がある。

【0111】

このように、酸化窒化シリコン膜から、過剰酸素を酸化物半導体膜に供給するためには、
酸化窒化シリコン膜に２２０℃を例とする、３５０℃以下の低い基板温度にて酸素プラズ
マ処理をすること、放電電力を高くすること、放電時のチャンバー内圧力を小さくするこ
と、酸素プラズマ処理時間を長くすること、および酸化窒化シリコン膜の成膜温度を低く
することが有効である。また、酸化窒化シリコン膜が過剰酸素の供給源となるように形成
されれば、酸化窒化シリコン膜の膜厚を厚くすることも有効である。

【0112】

一方、酸化物半導体膜上に酸化窒化シリコン膜をプラズマＣＶＤ法で成膜するとき、成膜
条件によっては酸化物半導体膜の電気抵抗が下がる可能性がある。図４３は、石英ガラス
基板上にＩＧＺＯ膜を５０ｎｍの厚さで成膜し、その上に酸化窒化シリコン膜を成膜した
試料の、ＩＧＺＯ膜の電気抵抗値を示す。各試料は基板一辺が１ｃｍの正方形とし、その
四隅の２ｍｍ角にて酸化窒化シリコン膜を除去し、ＩＧＺＯ膜と電気的に接触する２ｍｍ
角の電極を形成した。この電極を端子として、隣り合う電極同士間の電気抵抗値を測定し
た。単位はΩである。

【0113】

酸化窒化シリコン膜はプラズマＣＶＤ法でＳｉＨ_４ガス、およびＮ_２Ｏガスを用いて成膜
した。酸化窒化シリコン膜の膜厚は、０ｎｍすなわち成膜処理しない条件から、６０ｎｍ
まで条件振りを行った。図４３（Ａ）の結果の各試料は酸化窒化シリコン膜の成膜時基板
温度は３５０℃にて成膜し、図４３（Ｂ）の結果の各試料は酸化窒化シリコン膜の成膜時
基板温度は２２０℃にて成膜した。図４３中の破線２３５は、酸化窒化シリコン膜成膜前
のＩＧＺＯ膜の電気抵抗値である。

【0114】

プラズマＣＶＤ法により酸化窒化シリコン膜を成膜するとき、チャンバー内の水素プラズ
マ雰囲気によりＩＧＺＯ膜中に水素が拡散し、酸素欠損と水素等とが結合し、酸化窒化シ
リコン膜の電気抵抗が下がる可能性が考えられる。酸化窒化シリコン膜の電気抵抗が下が
る傾向は、図４３（Ａ）で示される基板温度３５０℃の条件の方が、図４３（Ｂ）で示さ
れる基板温度２２０℃の条件より顕著である。これは、基板温度が高くなるにつれ、ＩＧ
ＺＯ膜中への水素の拡散、および酸素欠損と水素等との結合が促進されたため、と考えら
れる。この見地から考えると、プラズマＣＶＤ法により酸化窒化シリコン膜を成膜すると
きの基板温度は低い方が望ましい。

【0115】

本発明者らは、酸素プラズマ処理の効果を確認するため、酸化物半導体膜と、酸素プラズ
マ処理を行った酸化窒化シリコン膜を構造中に有する表示装置を作製した。この表示装置
を分解し、該表示装置から画素電極を除去することで得られたトランジスタをＴＤＳ分析
したときの酸素分子に相当する質量電荷比Ｍ／ｚ＝３２での放出量の結果を図４４に示す
。いずれの測定した試料も、有機樹脂は除去してある。酸化窒化シリコン膜成膜後にて、
試料２４１は酸素プラズマ処理は無しとした。また試料２４２は酸素プラズマ処理１２０
ｓｅｃ、試料２４３は酸素プラズマ処理６００ｓｅｃ、の処理をおこなった。また表示装
置の構造は本発明の一態様の構造とは異なるものの、ＩＧＺＯ膜上に酸化窒化シリコン膜
を有しており、酸化窒化シリコン膜成膜後あるいは酸素プラズマ処理後のプロセス温度上
限は２５０℃である。

【0116】

一方、酸化物半導体膜と、ゲート絶縁膜に酸化窒化シリコン膜を有する、本発明の一態様
とは別の市販の表示装置を分解し、画素電極を除去した状態の試料２４４を用意した。こ
の試料２４４をＴＤＳ分析したときの酸素分子に相当する質量電荷比Ｍ／ｚ＝３２での放
出量を図４４中に表す。

【0117】

酸化窒化シリコン膜に酸素プラズマ処理を行わない条件の試料２４１は１５０℃以下にＴ
ＤＳ分析の測定温度範囲内で最大のピークが表れるのに対して、同酸素プラズマ処理を行
った条件の試料２４２、試料２４３は１５０℃から３５０℃の間に測定温度範囲内で最大
のピークが表れた。一方、本発明の一態様とは別の市販の表示装置の試料条件では、３５
０℃から４５０℃の間に測定温度範囲内で最大のピークが表れた。このように、市販の表
示装置の試料は、酸化窒化シリコン膜に酸素プラズマ処理を行った条件で作製された試料
と、最大ピークが表れるときの試料温度にて区別することができる。

【0118】

酸素プラズマ処理を行った酸化窒化シリコン膜は十分に過剰酸素を含んでいることから、
その後の工程にて熱処理を行い酸化物半導体膜に酸素を供給し、半導体装置や表示装置が
完成した後でも、本発明の特徴である酸素プラズマ処理を行った酸化窒化シリコン膜をＴ
ＤＳ分析すると、酸素分子に相当する質量電荷比Ｍ／ｚ＝３２での放出量にて１５０℃か
ら３５０℃の間に測定温度範囲内で最大のピークが表れる。完成した半導体装置や表示装
置が有するトランジスタ中の酸化物半導体膜においても、この温度範囲で熱処理すると、
導電率が下がることがわかる。

【0119】

トランジスタの作製工程においては、酸化窒化シリコン膜に酸素プラズマ処理を行った後
、１５０℃以上、好ましくは２００℃以上、さらに好ましくは２５０℃以上、にて熱処理
することで、酸化物半導体膜に酸素を供給することができる。但し熱処理温度が４５０℃
を超えると、熱処理ガス雰囲気によっては酸化物半導体膜中の酸素が水素と結合し水とな
って放出するので、４５０℃以下が好ましい。また金属材料を含む膜が形成されている場
合、同様に酸化物半導体膜中の酸素を吸収するので、この場合も適宜熱処理温度上限を決
定する。

【0120】

絶縁膜１１０は、上記酸化窒化シリコン膜の単層ではなく、プラズマ化学気相堆積法、ス
パッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、
窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジ
ルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜
、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を用い、２層の積層構造、
または３層以上の積層構造としてもよい。

【0121】

また、トランジスタ１００のチャネル領域として機能する酸化物半導体膜１０８と接する
絶縁膜１１０は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素
を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、絶縁膜１１
０は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１１０に過剰酸素領域を
設けるには、例えば、酸素雰囲気下にて絶縁膜１１０を形成する、もしくは成膜後の絶縁
膜１１０を酸素雰囲気下で熱処理すればよい。

【0122】

また、絶縁膜１１０として、酸化ハフニウムを積層構造中の一つの膜として用いる場合、
以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘
電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜１１０の膜厚を大
きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、
オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化
ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。した
がって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウ
ムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられ
る。ただし、本発明の一態様は、これらに限定されない。

【0123】

また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法（
ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが少
ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察されるＥ
’センターに起因するシグナルが挙げられる。なお、Ｅ’センターは、シリコンのダング
リングボンドに起因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３
×１０^１７ｓｐｉｎｓ／ｃｍ^３以下、好ましくは５×１０^１６ｓｐｉｎｓ／ｃｍ^３以下で
ある酸化シリコン膜、または酸化窒化シリコン膜を用いればよい。

【0124】

また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ_２）に起因するシグナ
ルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分裂
しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）、
ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６４
以上１．９６６以下（第３のシグナルとする）に観察される。

【0125】

例えば、絶縁膜１１０として、二酸化窒素（ＮＯ_２）に起因するシグナルのスピン密度が
、１×１０^１７ｓｐｉｎｓ／ｃｍ^３以上１×１０^１８ｓｐｉｎｓ／ｃｍ^３未満である絶縁
膜を用いると好適である。

【0126】

なお、二酸化窒素（ＮＯ_２）を含む窒素酸化物（ＮＯ_ｘ）は、絶縁膜１１０中に準位を形
成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。そのた
め、窒素酸化物（ＮＯ_ｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散する
と、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、トラ
ップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、トラ
ンジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１０
としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシ
フトを低減することができる。

【0127】

窒素酸化物（ＮＯ_ｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜を
用いることができる。当該酸化窒化シリコン膜は、ＴＤＳ分析において、窒素酸化物（Ｎ
Ｏ_ｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量
が１×１０^１８分子／ｃｍ^３以上５×１０^１９分子／ｃｍ^３以下である。なお、上記のア
ンモニアの放出量は、ＴＤＳ分析の測定における加熱処理の温度が５０℃以上６５０℃以
下、または５０℃以上５５０℃以下の範囲での総量である。

【0128】

窒素酸化物（ＮＯ_ｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アンモ
ニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯ_ｘ）が低減される。

【0129】

なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０^２０ａｔｏｍ
ｓ／ｃｍ^３以下であると好ましい。

【0130】

［酸化物半導体膜］
酸化物半導体膜１０８としては、先に示す材料を用いることができる。

【0131】

酸化物半導体膜１０８がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ＞Ｍを満たすこと
が好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：
Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１
等が挙げられる。

【0132】

また、酸化物半導体膜１０８が、Ｉｎ－Ｍ－Ｚｎ酸化物の場合、スパッタリングターゲッ
トとしては、多結晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いると好ましい。多結
晶のＩｎ－Ｍ－Ｚｎ酸化物を含むターゲットを用いることで、結晶性を有する酸化物半導
体膜１０８を形成しやすくなる。なお、成膜される酸化物半導体膜１０８の原子数比は、
上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％
の変動を含む。例えば、酸化物半導体膜１０８に用いるスパッタリングターゲットの組成
がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される酸化物半導体膜１
０８の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。

【0133】

また、酸化物半導体膜１０８は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、ト
ランジスタ１００のオフ電流を低減することができる。

【0134】

また、酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以
上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。

【0135】

また、酸化物半導体膜１０８は、非単結晶構造でもよい。非単結晶構造は、例えば、後述
するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉ
ｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含
む。

【0136】

［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６としては、例えば、窒化物絶縁
膜が挙げられる。該窒化物絶縁膜としては、具体的には、窒化シリコン、窒化酸化シリコ
ン、酸化窒化シリコン等を含む膜が挙げられる。絶縁膜１１６に含まれる水素濃度は、１
×１０^２２ａｔｏｍｓ／ｃｍ^３以上であると好ましい。また、絶縁膜１１６は、酸化物半
導体膜１０８の第２の領域１０８ｎと接する。したがって、絶縁膜１１６と接する第２の
領域１０８ｎ中の不純物（窒素または水素）濃度が高くなり、第２の領域１０８ｎのキャ
リア密度を高めることができる。

【0137】

［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８として
は、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８とし
て、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸
化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ酸化物などを用いればよい。

【0138】

また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜である
ことが好ましい。

【0139】

絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ
以下とすることができる。

【0140】

＜１－３．トランジスタの構成例２＞
次に、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタと異なる構成について、図２（Ａ）（
Ｂ）（Ｃ）を用いて説明する。

【0141】

図２（Ａ）は、トランジスタ１００Ａの上面図であり、図２（Ｂ）は図２（Ａ）の一点鎖
線Ｘ１－Ｘ２間の断面図であり、図２（Ｃ）は図２（Ａ）の一点鎖線Ｙ１－Ｙ２間の断面
図である。

【0142】

図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０６と
、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物
半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、
酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。

【0143】

トランジスタ１００Ａは、先に示すトランジスタ１００の構成に加え、導電膜１０６と、
開口部１４３と、を有する。

【0144】

なお、開口部１４３は、絶縁膜１０４、１１０に設けられる。また、導電膜１０６は、開
口部１４３を介して、導電膜１１２と、電気的に接続される。よって、導電膜１０６と導
電膜１１２には、同じ電位が与えられる。なお、開口部１４３を設けずに、導電膜１０６
と、導電膜１１２と、に異なる電位を与えてもよい。または、開口部１４３を設けずに、
導電膜１０６を遮光膜として用いてもよい。例えば、導電膜１０６を遮光性の材料により
形成することで、第１の領域１０８ｉに照射される下方からの光を抑制することができる
。

【0145】

また、トランジスタ１００Ａの構成とする場合、導電膜１０６は、第１のゲート電極（ボ
トムゲート電極ともいう）としての機能を有し、導電膜１１２は、第２のゲート電極（ト
ップゲート電極ともいう）としての機能を有する。また、絶縁膜１０４は、第１のゲート
絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する
。

【0146】

導電膜１０６としては、先に記載の導電膜１１２、１２０ａ、１２０ｂと同様の材料を用
いることができる。特に導電膜１０６として、銅を含む材料により形成することで電気抵
抗を低くすることができるため好適である。例えば、導電膜１０６を窒化チタン膜、窒化
タンタル膜、またはタングステン膜上に銅膜を設ける積層構造とし、導電膜１２０ａ、１
２０ｂを窒化チタン膜、窒化タンタル膜、またはタングステン膜上に銅膜を設ける積層構
造とすると好適である。この場合、トランジスタ１００Ａを表示装置の画素トランジスタ
及び駆動トランジスタのいずれか一方または双方に用いることで、導電膜１０６と導電膜
１２０ａとの間に生じる寄生容量、及び導電膜１０６と導電膜１２０ｂとの間に生じる寄
生容量を低くすることができる。したがって、導電膜１０６、導電膜１２０ａ、及び導電
膜１２０ｂを、トランジスタ１００Ａの第１のゲート電極、ソース電極、及びドレイン電
極として用いるのみならず、表示装置の電源供給用の配線、信号供給用の配線、または接
続用の配線等に用いる事も可能となる。

【0147】

このように、図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、先に説明したトラ
ンジスタ１００と異なり、酸化物半導体膜１０８の上下にゲート電極として機能する導電
膜を有する構造である。トランジスタ１００Ａに示すように、本発明の一態様の半導体装
置には、複数のゲート電極を設けてもよい。

【0148】

また、図２（Ｂ）（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極とし
て機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞれと
対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。

【0149】

また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向
の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を間に
挟んで導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜１
０４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半導
体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２と
対向している。

【0150】

別言すると、導電膜１０６及び導電膜１１２は、絶縁膜１０４、１１０に設けられる開口
部１４３において接続され、且つ酸化物半導体膜１０８の側端部よりも外側に位置する領
域を有する。

【0151】

このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体膜１０８
を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する
導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａのよ
うに、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成され
る酸化物半導体膜１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕ
ｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。

【0152】

トランジスタ１００Ａは、Ｓ－ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または導
電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に
印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン電
流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トラ
ンジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、酸化
物半導体膜１０８が導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有する
ため、トランジスタ１００Ａの機械的強度を高めることができる。

【0153】

なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体膜１０８の開口部
１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。

【0154】

また、トランジスタ１００Ａに示すように、トランジスタが、半導体膜を間に挟んで存在
する一対のゲート電極を有している場合、一方のゲート電極には信号Ａが、他方のゲート
電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方
のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａ
が、他方のゲート電極には固定電位Ｖｂが与えられてもよい。

【0155】

信号Ａは、例えば、導通状態または非導通状態を制御するための信号である。信号Ａは、
電位Ｖ１、または電位Ｖ２（Ｖ１＞Ｖ２とする）の２種類の電位をとるデジタル信号であ
ってもよい。例えば、電位Ｖ１を高電源電位とし、電位Ｖ２を低電源電位とすることがで
きる。信号Ａは、アナログ信号であってもよい。

【0156】

固定電位Ｖｂは、例えば、トランジスタのしきい値電圧ＶｔｈＡを制御するための電位で
ある。固定電位Ｖｂは、電位Ｖ１、または電位Ｖ２であってもよい。この場合、固定電位
Ｖｂを生成するための電位発生回路を、別途設ける必要がなく好ましい。固定電位Ｖｂは
、電位Ｖ１、または電位Ｖ２と異なる電位であってもよい。固定電位Ｖｂを低くすること
で、しきい値電圧ＶｔｈＡを高くできる場合がある。その結果、ゲートーソース間電圧Ｖ
ｇｓが０Ｖのときのドレイン電流を低減し、トランジスタを有する回路のリーク電流を低
減できる場合がある。例えば、固定電位Ｖｂを低電源電位よりも低くしてもよい。一方で
、固定電位Ｖｂを高くすることで、しきい値電圧ＶｔｈＡを低くできる場合がある。その
結果、ゲート－ソース間電圧Ｖｇｓが高電源電位のときのドレイン電流を向上させ、トラ
ンジスタを有する回路の動作速度を向上できる場合がある。例えば、固定電位Ｖｂを低電
源電位よりも高くしてもよい。

【0157】

信号Ｂは、例えば、導通状態または非導通状態を制御するための信号である。信号Ｂは、
電位Ｖ３、または電位Ｖ４（Ｖ３＞Ｖ４とする）の２種類の電位をとるデジタル信号であ
ってもよい。例えば、電位Ｖ３を高電源電位とし、電位Ｖ４を低電源電位とすることがで
きる。信号Ｂは、アナログ信号であってもよい。

【0158】

信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと同じデジタル値を持
つ信号であってもよい。この場合、トランジスタのオン電流を向上し、トランジスタを有
する回路の動作速度を向上できる場合がある。このとき、信号Ａにおける電位Ｖ１及び電
位Ｖ２は、信号Ｂにおける電位Ｖ３及び電位Ｖ４と、異なっていても良い。例えば、信号
Ｂが入力されるゲートに対応するゲート絶縁膜が、信号Ａが入力されるゲートに対応する
ゲート絶縁膜よりも厚い場合、信号Ｂの電位振幅（Ｖ３－Ｖ４）を、信号Ａの電位振幅（
Ｖ１－Ｖ２）より大きくしても良い。そうすることで、トランジスタの導通状態または非
導通状態に対して、信号Ａが与える影響と、信号Ｂが与える影響と、を同程度とすること
ができる場合がある。

【0159】

信号Ａと信号Ｂが共にデジタル信号である場合、信号Ｂは、信号Ａと異なるデジタル値を
持つ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂによって別々
に行うことができ、より高い機能を実現できる場合がある。例えば、トランジスタがｎチ
ャネル型である場合、信号Ａが電位Ｖ１であり、かつ、信号Ｂが電位Ｖ３である場合のみ
導通状態となる場合や、信号Ａが電位Ｖ２であり、かつ、信号Ｂが電位Ｖ４である場合の
み非導通状態となる場合には、一つのトランジスタでＮＡＮＤ回路やＮＯＲ回路等の機能
を実現できる場合がある。また、信号Ｂは、しきい値電圧ＶｔｈＡを制御するための信号
であってもよい。例えば、信号Ｂは、トランジスタを有する回路が動作している期間と、
当該回路が動作していない期間と、で電位が異なる信号であっても良い。信号Ｂは、回路
の動作モードに合わせて電位が異なる信号であってもよい。この場合、信号Ｂは信号Ａほ
ど頻繁には電位が切り替わらない場合がある。

【0160】

信号Ａと信号Ｂが共にアナログ信号である場合、信号Ｂは、信号Ａと同じ電位のアナログ
信号、信号Ａの電位を定数倍したアナログ信号、または、信号Ａの電位を定数だけ加算も
しくは減算したアナログ信号等であってもよい。この場合、トランジスタのオン電流が向
上し、トランジスタを有する回路の動作速度を向上できる場合がある。信号Ｂは、信号Ａ
と異なるアナログ信号であってもよい。この場合、トランジスタの制御を信号Ａと信号Ｂ
によって別々に行うことができ、より高い機能を実現できる場合がある。

【0161】

信号Ａがデジタル信号であり、信号Ｂがアナログ信号であってもよい。または信号Ａがア
ナログ信号であり、信号Ｂがデジタル信号であってもよい。

【0162】

トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と
同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネ
ル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジ
スタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位
Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得
られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。

【0163】

なお、トランジスタ１００Ａのその他の構成は、先に示すトランジスタ１００と同様であ
り、同様の効果を奏する。

【0164】

また、トランジスタ１００Ａ上にさらに、絶縁膜を形成してもよい。その場合の一例を図
３（Ａ）（Ｂ）に示す。図３（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図である。ト
ランジスタ１００Ｂの上面図としては、図２（Ａ）に示すトランジスタ１００Ａと同様で
あるため、ここでの説明は省略する。

【0165】

図３（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、導電膜１２０ａ、１２０ｂ、及び絶縁
膜１１８上に絶縁膜１２２を有する。それ以外の構成については、トランジスタ１００Ａ
と同様であり、同様の効果を奏する。

【0166】

絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜
１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該
無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シ
リコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材料として
は、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。

【0167】

＜１－４．トランジスタの構成例３＞
次に、図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａと異なる構成について、図４
を用いて説明する。

【0168】

図４（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図である。なお、トランジスタ１００
Ｃの上面図としては、図２（Ａ）に示すトランジスタ１００Ａと同様であるため、ここで
の説明は省略する。

【0169】

図４（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、導電膜１１２の積層構造、導電膜１１
２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。

【0170】

トランジスタ１００Ｃの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電膜
１１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸化
物導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記酸
化物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成すること
ができる。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化物
、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを有
する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有する
酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸化
物、インジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。

【0171】

また、図４（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電膜１
０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜を形
成した後、開口部１４３を形成することで、図４（Ｂ）に示す形状とすることができる。
導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１０６と
が接続される構成とすることで、導電膜１１２と導電膜１０６との接続抵抗を低くするこ
とができる。

【0172】

また、トランジスタ１００Ｃの導電膜１１２及び絶縁膜１１０は、テーパー形状である。
より具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成され
る。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。ま
た、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。

【0173】

トランジスタ１００Ｃの導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、ト
ランジスタ１００Ａの導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１１
６の被覆性を高めることができるため好適である。

【0174】

なお、トランジスタ１００Ｃのその他の構成は、先に示すトランジスタ１００Ａと同様で
あり、同様の効果を奏する。

【0175】

＜１－５．半導体装置の作製方法＞
次に、図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａの作製方法の一例について、
図５乃至図７を用いて説明する。なお、図５乃至図７は、トランジスタ１００Ａの作製方
法を説明するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。

【0176】

まず、基板１０２上に導電膜１０６を形成する。次に、基板１０２、及び導電膜１０６上
に絶縁膜１０４を形成し、絶縁膜１０４上に島状の酸化物半導体膜１０８ｉ＿０を形成す
る（図５（Ａ）参照）。

【0177】

導電膜１０６としては、先に記載の材料を選択することで形成できる。本実施の形態にお
いては、導電膜１０６として、スパッタリング装置を用い、厚さ５０ｎｍのタングステン
膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。

【0178】

なお、導電膜１０６となる導電膜の加工方法としては、ウエットエッチング法及びドライ
エッチング法のいずれか一方または双方を用いればよい。本実施の形態では、ウエットエ
ッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタングステン膜をエ
ッチングすることで導電膜を加工し、導電膜１０６を形成する。

【0179】

絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（Ｐ
ＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態において
は、絶縁膜１０４として、プラズマＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜
と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。

【0180】

また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０４
に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等
がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法
等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜
１０４に酸素を添加してもよい。

【0181】

上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム
、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、またはタングステ
ンの１以上を有する導電膜あるいは半導体膜を用いて形成することができる。

【0182】

また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素
プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる。

【0183】

島状の酸化物半導体膜１０８ｉ＿０は、例えば単層とすることができる。より好ましくは
第１の酸化物半導体膜と、第２の酸化物半導体膜と、を積層して形成することができる。
上記積層して形成するとき第１の酸化物半導体膜の形成条件としては、第２の酸化物半導
体膜よりも基板温度または酸素流量比のいずれか一方または双方を低くすると好ましい。

【0184】

具体的には、第１の酸化物半導体膜の形成条件としては、基板温度を室温以上１５０℃未
満、好ましくは１００℃以上１４０℃以下とし、酸素流量比を、０％を超えて３０％未満
とする。また、第２の酸化物半導体膜の形成条件としては、基板温度を１５０℃以上３５
０℃以下、好ましくは基板温度を１６０℃以上２００℃以下とし、酸素流量比を３０％以
上１００％以下とする。

【0185】

上記のような形成条件とすることで、キャリア密度の異なる酸化物半導体膜を積層して形
成することができる。なお、第１の酸化物半導体膜及び第２の酸化物半導体膜を真空中で
連続して形成することで、各界面に不純物が取り込まれないため、より好適である。

【0186】

なお、酸化物半導体膜１０８ｉ＿０を加熱して成膜することで、酸化物半導体膜１０８の
結晶性を高めることができる。一方で、基板１０２として、大型のガラス基板（例えば、
第６世代乃至第１０世代）を用いる場合、酸化物半導体膜１０８を成膜する際の基板温度
を２００℃以上３００℃以下とした場合、基板１０２が変形する（歪むまたは反る）場合
がある。よって、大型のガラス基板を用いる場合においては、酸化物半導体膜１０８の成
膜する際の基板温度を１００℃以上２００℃未満とすることで、ガラス基板の変形を抑制
することができる。

【0187】

また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして
用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、より
好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガスを用
いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

【0188】

また、スパッタリング法で酸化物半導体膜を成膜する場合、スパッタリング装置における
チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライ
オポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０^－７Ｐａから１×
１０^－４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時
における、チャンバー内のＨ_２Ｏに相当するガス分子（Ｍ／ｚ＝１８に相当するガス分子
）の分圧を１×１０^－４Ｐａ以下、好ましく５×１０^－５Ｐａ以下とすることが好ましい
。

【0189】

また、第１の酸化物半導体膜の形成条件としては、Ｉｎ－Ｇａ－Ｚｎ酸化物半導体ターゲ
ット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法に
より形成する。また、第１の酸化物半導体膜の形成時の基板温度を１３０℃とし、成膜ガ
スとして流量２０ｓｃｃｍの酸素ガスと、流量１８０ｓｃｃｍのアルゴンガスとを用いる
（酸素流量比１０％）。

【0190】

また、第２の酸化物半導体膜の形成条件としては、Ｉｎ－Ｇａ－Ｚｎ酸化物半導体ターゲ
ット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、スパッタリング法に
より形成する。また、第２の酸化物半導体膜の形成時の基板温度を１７０℃とし、成膜ガ
スとして流量６０ｓｃｃｍの酸素ガスと、流量１４０ｓｃｃｍのアルゴンガスとを用いる
（酸素流量比３０％）。

【0191】

なお、上記においては、第１の酸化物半導体膜と、第２の酸化物半導体膜とを、基板温度
及び酸素流量比を変えることによって、キャリア密度の異なる酸化物半導体膜を積層する
構成について例示したが、これに限定されない。例えば、第１の酸化物半導体膜の形成時
において、不純物元素を添加することで、第２の酸化物半導体膜とキャリア密度の異なる
酸化物半導体膜を形成してもよい。当該不純物元素としては、水素、ホウ素、炭素、窒素
、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。

【0192】

なお、第１の酸化物半導体膜中に添加する不純物元素としては、上述した元素の中でも、
窒素が特に好ましい。例えば、第１の酸化物半導体膜の形成時において、アルゴンガス及
び窒素ガスを成膜ガスとして用いる、あるいはアルゴンガス及び一酸化二窒素ガスを成膜
ガスとして用いることで、第１の酸化物半導体膜中に窒素を添加することができる。

【0193】

また、第１の酸化物半導体膜の形成時において、不純物元素を用いる場合、不純物元素を
添加したくない膜、例えば、第２の酸化物半導体膜に不純物元素の混入を避けるために、
第１の酸化物半導体膜を形成するチャンバーを、独立して設けると好適である。

【0194】

また、第１の酸化物半導体膜を形成後に、第１の酸化物半導体膜中に不純物元素を添加し
てもよい。第１の酸化物半導体膜形成後に不純物元素を添加する方法としては、例えば、
ドーピング処理またはプラズマ処理を用いることができる。

【0195】

また、第１の酸化物半導体膜及び第２の酸化物半導体膜を形成した後、加熱処理を行い、
第１の酸化物半導体膜及び第２の酸化物半導体膜の脱水素化または脱水化をしてもよい。
加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５
０℃以下、または３００℃以上４５０℃以下である。

【0196】

加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒
素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後
、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水など
が含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。

【0197】

該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで
、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処
理時間を短縮することができる。

【0198】

酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処理
を行うことで、酸化物半導体膜において、ＳＩＭＳにより得られる水素濃度を５×１０^１
９ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１９ａｔｏｍｓ／ｃｍ^３以下、５×１０^１８
ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、または５×１０
^１７ａｔｏｍｓ／ｃｍ^３以下、または１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることが
できる。

【0199】

次に、絶縁膜１０４及び酸化物半導体膜上に絶縁膜１１０＿０を形成する。（図５（Ｂ）
参照）。

【0200】

絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、プラズマ化学
気相堆積装置（ＰＥＣＶＤ装置、または単にプラズマＣＶＤ装置という）を用いて形成す
ることができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気
体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシ
ラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化
二窒素、二酸化窒素等がある。

【0201】

また、絶縁膜１１０＿０として、堆積性気体の流量に対する酸化性気体の流量を２０倍よ
り大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ
未満、または５０Ｐａ以下とするプラズマＣＶＤ装置を用いることで、欠陥量の少ない酸
化窒化シリコン膜を形成することができる。

【0202】

また、絶縁膜１１０＿０として、プラズマＣＶＤ装置の真空排気された処理室内に載置さ
れた基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内に
おける圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ
以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０
＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができ
る。

【0203】

また、絶縁膜１１０＿０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成してもよ
い。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波は、電
子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に
用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり
、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面
及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成するこ
とができる。

【0204】

また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することがで
きる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ_２Ｈ_５）_４）
、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ_３）_４）、テトラメチルシクロテトラ
シロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキ
サメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ_２Ｈ_５）_３）、ト
リスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ_３）_２）_３）などのシリコン含有化合物を
用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶
縁膜１１０＿０を形成することができる。

【0205】

本実施の形態では絶縁膜１１０＿０として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍ
の酸化窒化シリコン膜を形成する。

【0206】

次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶
縁膜１１０＿０、及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達す
る開口部１４３を形成する（図５（Ｃ）参照）。

【0207】

開口部１４３の形成方法としては、ウエットエッチング法及びドライエッチング法のいず
れか一方または双方を用いればよい。本実施の形態においては、ドライエッチング法を用
い、開口部１４３を形成する。

【0208】

次に、開口部１４３を覆うように、導電膜１０６及び絶縁膜１１０＿０上に導電膜１１２
＿０を形成する。また、導電膜１１２＿０として、例えば金属酸化膜を用いる場合、導電
膜１１２＿０の形成時に導電膜１１２＿０から絶縁膜１１０＿０中に酸素が添加される場
合がある（図５（Ｄ）参照）。

【0209】

なお、図５（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表し
ている。また、開口部１４３を覆うように、導電膜１１２＿０を形成することで、導電膜
１０６と、導電膜１１２＿０とが電気的に接続される。

【0210】

導電膜１１２＿０として、金属酸化膜を用いる場合、導電膜１１２＿０の形成方法として
は、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成することが好ましい
。形成時に酸素ガスを含む雰囲気で導電膜１１２＿０を形成することで、絶縁膜１１０＿
０中に酸素を好適に添加することができる。なお、導電膜１１２＿０の形成方法としては
、スパッタリング法に限定されず、その他の方法、例えばＡＬＤ（Ａｔｏｍｉｃ Ｌａｙ
ｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてもよい。

【0211】

本実施の形態においては、導電膜１１２＿０として、スパッタリング法を用いて、膜厚が
１００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物であるＩＧＺＯ膜（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４
．１（原子数比）を成膜する。また、導電膜１１２＿０の形成前、または導電膜１１２＿
０の形成後に、絶縁膜１１０＿０中に酸素添加処理を行ってもよい。当該酸素添加処理の
方法としては、絶縁膜１０４の形成後に行うことのできる酸素の添加と同様とすればよい
。

【0212】

次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成
する（図６（Ａ）参照）。

【0213】

次に、マスク１４０上から、エッチングを行い、導電膜１１２＿０、及び絶縁膜１１０＿
０を加工する。また、導電膜１１２＿０及び絶縁膜１１０＿０の加工後に、マスク１４０
を除去する。導電膜１１２＿０、及び絶縁膜１１０＿０を加工することで、島状の導電膜
１１２、及び島状の絶縁膜１１０が形成される（図６（Ｂ）参照）。

【0214】

本実施の形態においては、ドライエッチング法を用い、導電膜１１２＿０、及び絶縁膜１
１０＿０を加工する。

【0215】

なお、導電膜１１２、及び絶縁膜１１０の加工の際に、導電膜１１２が重畳しない領域の
酸化物半導体膜の膜厚が薄くなる場合がある。または、導電膜１１２、及び絶縁膜１１０
の加工の際に、酸化物半導体膜が重畳しない領域の絶縁膜１０４の膜厚が薄くなる場合が
ある。また、導電膜１１２＿０、及び絶縁膜１１０＿０の加工の際に、エッチャントまた
はエッチングガス（例えば、塩素など）が酸化物半導体膜中に添加される、あるいは導電
膜１１２＿０、または絶縁膜１１０＿０の構成元素が酸化物半導体膜中に添加される場合
がある。

【0216】

次に、絶縁膜１０４、酸化物半導体膜、及び導電膜１１２上に絶縁膜１１６を形成する。
なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜は、第２の
領域１０８ｎとなる。また、絶縁膜１１０と接する酸化物半導体膜は第１の領域１０８ｉ
となる。これにより、第１の領域１０８ｉ、及び第２の領域１０８ｎを有する酸化物半導
体膜１０８が形成される（図６（Ｃ）参照）。

【0217】

絶縁膜１１６としては、先に記載の材料を選択することで形成できる。本実施の形態にお
いては、絶縁膜１１６として、プラズマＣＶＤ装置を用い、厚さ１００ｎｍの窒化酸化シ
リコン膜を形成する。また、当該窒化酸化シリコン膜の形成時において、プラズマ処理と
、成膜処理との２つのステップを２２０℃の温度で行う。当該プラズマ処理としては、成
膜前に流量１００ｓｃｃｍのアルゴンガスを、チャンバー内に導入し、チャンバー内の圧
力を４０Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する。また
、成膜処理としては、流量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガ
スと、流量１００ｓｃｃｍのアンモニアガスとを、チャンバー内に導入し、チャンバー内
の圧力を１００Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給する
。

【0218】

絶縁膜１１６が、窒化酸化シリコン膜を含むことで、絶縁膜１１６に接する第２の領域１
０８ｎに窒化酸化シリコン膜中の窒素または水素を供給することができる。また、絶縁膜
１１６の形成時の温度を上述の温度とすることで、絶縁膜１１０に含まれる過剰酸素が外
部に放出されるのを抑制することができる。

【0219】

次に、絶縁膜１１６上に絶縁膜１１８を形成する（図７（Ａ）参照）。

【0220】

絶縁膜１１８としては、先に記載の材料を選択することで形成できる。本実施の形態にお
いては、絶縁膜１１８として、プラズマＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シ
リコン膜を形成する。

【0221】

次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１
１８及び絶縁膜１１６の一部をエッチングすることで、第２の領域１０８ｎに達する開口
部１４１ａ、１４１ｂを形成する（図７（Ｂ）参照）。

【0222】

絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法及
びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態において
は、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。

【0223】

次に、開口部１４１ａ、１４１ｂを覆うように、第２の領域１０８ｎ、及び絶縁膜１１８
上に導電膜を形成し、当該導電膜を所望の形状に加工することで導電膜１２０ａ、１２０
ｂを形成する（図７（Ｃ）参照）。

【0224】

導電膜１２０ａ、１２０ｂとしては、先に記載の材料を選択することで形成できる。本実
施の形態においては、導電膜１２０ａ、１２０ｂとして、スパッタリング装置を用い、厚
さ５０ｎｍのタングステン膜と、厚さ４００ｎｍの銅膜との積層膜を形成する。

【0225】

なお、導電膜１２０ａ、１２０ｂとなる導電膜の加工方法としては、ウエットエッチング
法及びドライエッチング法のいずれか一方または双方を用いればよい。本実施の形態では
、ウエットエッチング法にて銅膜をエッチングしたのち、ドライエッチング法にてタング
ステン膜をエッチングすることで導電膜を加工し、導電膜１２０ａ、１２０ｂを形成する
。

【0226】

以上の工程により、図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａを作製すること
ができる。

【0227】

なお、トランジスタ１００Ａを構成する膜（絶縁膜、金属酸化膜、酸化物半導体膜、導電
膜等）としては、上述の形成方法の他、スパッタリング法、化学気相堆積（ＣＶＤ）法、
真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ法を用いて形成することができる
。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリン
グ法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。
熱ＣＶＤ法の例として、有機金属化学気相堆積（ＭＯＣＶＤ）法が挙げられる。

【0228】

熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャ
ンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行
う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマ
ダメージにより欠陥が生成されることが無いという利点を有する。

【0229】

ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属酸
化膜などの膜を形成することができ、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ膜を成膜する場合に
は、トリメチルインジウム（Ｉｎ（ＣＨ_３）_３）、トリメチルガリウム（Ｇａ（ＣＨ_３）
_３）、及びジメチル亜鉛を用いる（Ｚｎ（ＣＨ_３）_２）。これらの組み合わせに限定され
ず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ_２Ｈ_５）_３）を用いるこ
ともでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ_２Ｈ_５）_２）を用いることもで
きる。

【0230】

また、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハ
フニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフ
ニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ_３）_２］_４）やテトラキス（エチルメチルアミド）
ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ
_３）の２種類のガスを用いる。

【0231】

また、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒と
アルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ_３）_３）
など）を気化させた原料ガスと、酸化剤としてＨ_２Ｏの２種類のガスを用いる。他の材料
としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アル
ミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）などが
ある。

【0232】

また、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロ
ロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ_２、一酸化二窒素）のラジカルを供給
して吸着物と反応させる。

【0233】

また、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ_６ガス
とＢ_２Ｈ_６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ_６ガスとＨ_２
ガスとを用いてタングステン膜を形成する。なお、Ｂ_２Ｈ_６ガスに代えてＳｉＨ_４ガスを
用いてもよい。

【0234】

また、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ膜
を成膜する場合には、Ｉｎ（ＣＨ_３）_３ガスとＯ_３ガスを用いてＩｎ－Ｏ層を形成し、そ
の後、Ｇａ（ＣＨ_３）_３ガスとＯ_３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（
ＣＨ_３）_２ガスとＯ_３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこ
の例に限らない。また、これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ－Ｏ層、Ｇ
ａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ_３ガスに代えてＡｒ等の
不活性ガスで水をバブリングして得られたＨ_２Ｏガスを用いても良いが、Ｈを含まないＯ
_３ガスを用いる方が好ましい。

【0235】

また、本実施の形態において、トランジスタが酸化物半導体膜を有する場合の例を示した
が、本発明の一態様は、これに限定されない。本発明の一態様では、トランジスタが酸化
物半導体膜を有さなくてもよい。一例としては、トランジスタのチャネル領域、チャネル
領域の近傍、ソース領域、またはドレイン領域において、Ｓｉ（シリコン）、Ｇｅ（ゲル
マニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有
する材料で形成してもよい。

【0236】

なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0237】

（実施の形態２）
本実施の形態においては、実施の形態１に示した本発明の一態様に用いることのできるト
ランジスタの変形例を示す。

【0238】

図４（Ａ）（Ｂ）に示すトランジスタ１００Ｃにて、導電膜１１２形成時に絶縁膜１１０
よりトランジスタのチャネル長方向に対して短く形成し、ドーピング処理またはプラズマ
処理により不純物元素を添加する、あるいは加熱処理をすることで、図４５で示すように
、第１の領域１０８ｉと第２の領域１０８ｎとの間に、領域１０８ｎ＿２を設けても良い
。このとき領域１０８ｎ＿２の導電率は、第１の領域１０８ｉより高く、第２の領域１０
８ｎより低い。このような領域１０８ｎ＿２を形成することにより、半導体装置あるいは
表示装置の動作時に、トランジスタにおけるドレイン端部の電界強度が局所的に大きくな
るのを防ぐことができる。

【0239】

なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合
わせて用いることができる。

【0240】

（実施の形態３）
本実施の形態においては、本発明の一態様に用いることのできる、酸化物半導体について
説明する。

【0241】

＜２－１．酸化物半導体の組成＞
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジウ
ムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、
イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、
チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム
、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれ
た一種、または複数種が含まれていてもよい。

【0242】

ここでは、酸化物半導体が、インジウム、元素Ｍおよび亜鉛を有するＩｎＭＺｎＯである
場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなど
とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、
ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、
ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして
、前述の元素を複数組み合わせても構わない場合がある。

【0243】

＜構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けら
れる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉ
ｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結
晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏ
ｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体
などがある。

【0244】

ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結
し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領
域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の
向きが変化している箇所を指す。

【0245】

ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合が
ある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。
なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウン
ダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界
の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向におい
て酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変
化することなどによって、歪みを許容することができるためと考えられる。

【0246】

また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素
Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構
造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換
可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）
層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ
）層と表すこともできる。

【0247】

ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ
結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体
と区別が付かない場合がある。

【0248】

ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ－ｌｉｋｅ
ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。

【0249】

酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の
酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ
－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。

【0250】

＜原子数比＞
次に、図８（Ａ）、図８（Ｂ）、および図８（Ｃ）を用いて、本発明に係る酸化物半導体
が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。な
お、図８（Ａ）、図８（Ｂ）、および図８（Ｃ）には、酸素の原子数比については記載し
ない。また、酸化物半導体が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞ
れの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。

【0251】

図８（Ａ）、図８（Ｂ）、および図８（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚ
ｎ］＝（１＋α）：（１－α）：１の原子数比（－１≦α≦１）となるライン、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：２の原子数比となるライン、［Ｉｎ］：
［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：３の原子数比となるライン、［Ｉｎ］：［
Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：４の原子数比となるライン、および［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝（１＋α）：（１－α）：５の原子数比となるラインを表す。

【0252】

また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）とな
るライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］
：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子
数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラ
インを表す。

【0253】

また、図８（Ａ）、図８（Ｂ）、および図８（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］
＝０：２：１の原子数比、およびその近傍値の酸化物半導体は、スピネル型の結晶構造を
とりやすい。

【0254】

また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。例
えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネ
ル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：
［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状
の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相が共存する場合、異なる
結晶構造の間において、結晶粒界が形成される場合がある。

【0255】

図８（Ａ）に示す領域Ａは、酸化物半導体が有する、インジウム、元素Ｍ、および亜鉛の
原子数比の好ましい範囲の一例について示している。

【0256】

酸化物半導体は、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度
（電子移動度）を高くすることができる。従って、インジウムの含有率が高い酸化物半導
体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度が高くなる。

【0257】

一方、酸化物半導体中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が
低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近
傍値である場合（例えば図８（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。

【0258】

従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、結晶粒界が少
ない層状構造となりやすい、図８（Ａ）の領域Ａで示される原子数比を有することが好ま
しい。

【0259】

特に、図８（Ｂ）に示す領域Ｂでは、領域Ａの中でも、ＣＡＡＣ－ＯＳとなりやすく、キ
ャリア移動度も高い優れた酸化物半導体が得られる。

【0260】

ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ－ＯＳは、明確な結
晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりに
くいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低
下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物
半導体ともいえる。従って、ＣＡＡＣ－ＯＳを有する酸化物半導体は、物理的性質が安定
する。そのため、ＣＡＡＣ－ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。

【0261】

なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍
値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。
また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。

【0262】

なお、酸化物半導体が有する性質は、原子数比によって一義的に定まらない。同じ原子数
比であっても、形成条件により、酸化物半導体の性質が異なる場合がある。例えば、酸化
物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子
数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］より
も、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、酸化物半導体が特
定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密
ではない。

【0263】

［酸化物半導体を有するトランジスタ］
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

【0264】

上記酸化物半導体をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を減
少させることができるため、高い電界効果移動度のトランジスタを実現することができる
。また、信頼性の高いトランジスタを実現することができる。

【0265】

また、トランジスタのチャネル領域には、キャリア密度の低い酸化物半導体を用いること
が好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜
中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物
濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。例
えば、酸化物半導体は、キャリア密度が８×１０^１１／ｃｍ^３未満、好ましくは１×１０
^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、１×１０^－９／
ｃｍ^３以上とすればよい。

【0266】

また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低
いため、トラップ準位密度も低くなる場合がある。

【0267】

また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い
酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合
がある。

【0268】

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を
低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近
接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アル
カリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

【0269】

＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。

【0270】

酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物
半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素
の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔ
ｏｍｓ／ｃｍ^３以下とする。

【0271】

また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形
成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が
含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。こ
のため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが
好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはア
ルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１
６ａｔｏｍｓ／ｃｍ^３以下にする。

【0272】

また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア
密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体におい
て、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃
度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１
８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さら
に好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

【0273】

また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため
、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子
が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャ
リアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素は
できる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭ
Ｓにより得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１
０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、
さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。

【0274】

不純物が十分に低減された酸化物半導体をトランジスタのチャネル領域に用いることで、
安定した電気特性を付与することができる。

【0275】

＜バンド図＞
続いて、該酸化物半導体を２層構造、または３層構造とした場合について述べる。酸化物
半導体Ｓ１、酸化物半導体Ｓ２、および酸化物半導体Ｓ３の積層構造、および積層構造に
接する絶縁体のバンド図と、酸化物半導体Ｓ２および酸化物半導体Ｓ３の積層構造、およ
び積層構造に接する絶縁体のバンド図と、酸化物半導体Ｓ１および酸化物半導体Ｓ２の積
層構造、および積層構造に接する絶縁体のバンド図と、について、図９を用いて説明する
。

【0276】

図９（Ａ）は、絶縁体Ｉ１、酸化物半導体Ｓ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、
および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図９（Ｂ
）は、絶縁体Ｉ１、酸化物半導体Ｓ２、酸化物半導体Ｓ３、および絶縁体Ｉ２を有する積
層構造の膜厚方向のバンド図の一例である。また、図９（Ｃ）は、絶縁体Ｉ１、酸化物半
導体Ｓ１、酸化物半導体Ｓ２、および絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図
の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物半導体Ｓ１
、酸化物半導体Ｓ２、酸化物半導体Ｓ３、および絶縁体Ｉ２の伝導帯下端のエネルギー準
位（Ｅｃ）を示す。

【0277】

酸化物半導体Ｓ１、酸化物半導体Ｓ３は、酸化物半導体Ｓ２よりも伝導帯下端のエネルギ
ー準位が真空準位に近く、代表的には、酸化物半導体Ｓ２の伝導帯下端のエネルギー準位
と、酸化物半導体Ｓ１、酸化物半導体Ｓ３の伝導帯下端のエネルギー準位との差が、０．
１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが
好ましい。すなわち、酸化物半導体Ｓ１、酸化物半導体Ｓ３の電子親和力と、酸化物半導
体Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以
下、または１ｅＶ以下であることが好ましい。

【0278】

図９（Ａ）、図９（Ｂ）、および図９（Ｃ）に示すように、酸化物半導体Ｓ１、酸化物半
導体Ｓ２、酸化物半導体Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化す
る。換言すると、連続的に変化または連続接合するともいうことができる。このようなバ
ンド図を有するためには、酸化物半導体Ｓ１と酸化物半導体Ｓ２との界面、または酸化物
半導体Ｓ２と酸化物半導体Ｓ３との界面において形成される混合層の欠陥準位密度を低く
するとよい。

【0279】

具体的には、酸化物半導体Ｓ１と酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導体Ｓ
３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合
層を形成することができる。例えば、酸化物半導体Ｓ２がＩｎ－Ｇａ－Ｚｎ酸化物半導体
の場合、酸化物半導体Ｓ１、酸化物半導体Ｓ３として、Ｉｎ－Ｇａ－Ｚｎ酸化物半導体、
Ｇａ－Ｚｎ酸化物半導体、酸化ガリウムなどを用いるとよい。

【0280】

このとき、キャリアの主たる経路は酸化物半導体Ｓ２となる。酸化物半導体Ｓ１と酸化物
半導体Ｓ２との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面における欠陥
準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、
高いオン電流が得られる。

【0281】

トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うた
め、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物半導体Ｓ１、
酸化物半導体Ｓ３を設けることにより、トラップ準位を酸化物半導体Ｓ２より遠ざけるこ
とができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフト
することを防止することができる。

【0282】

酸化物半導体Ｓ１、および酸化物半導体Ｓ３は、酸化物半導体Ｓ２と比較して、導電率が
十分に低い材料を用いる。このとき、酸化物半導体Ｓ２、酸化物半導体Ｓ２と酸化物半導
体Ｓ１との界面、および酸化物半導体Ｓ２と酸化物半導体Ｓ３との界面が、主にチャネル
領域として機能する。例えば、酸化物半導体Ｓ１、酸化物半導体Ｓ３には、図８（Ｃ）に
おいて、絶縁性が高くなる領域Ｃで示す原子数比の酸化物半導体を用いればよい。なお、
図８（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍
値、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：２およびその近傍値、および［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝１：３：４、およびその近傍値である原子数比を示している。

【0283】

特に、酸化物半導体Ｓ２に領域Ａで示される原子数比の酸化物半導体を用いる場合、酸化
物半導体Ｓ１および酸化物半導体Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以
上である酸化物半導体を用いることが好ましい。また、酸化物半導体Ｓ３として、十分に
高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物半
導体を用いることが好適である。

【0284】

＜２－２．酸化物半導体をトランジスタに用いる構成＞
続いて、酸化物半導体をトランジスタに用いる構成について説明する。

【0285】

なお、酸化物半導体をトランジスタに用いることで、結晶粒界におけるキャリア散乱等を
減少させることができるため、高い電界効果移動度のトランジスタを実現することができ
る。また、信頼性の高いトランジスタを実現することができる。

【0286】

また、トランジスタのチャネル領域には、キャリア密度の低い酸化物半導体を用いること
が好ましい。例えば、酸化物半導体は、キャリア密度が８×１０^１１／ｃｍ^３未満、好ま
しくは１×１０^１１／ｃｍ^３未満、さらに好ましくは１×１０^１０／ｃｍ^３未満であり、
１×１０^－９／ｃｍ^３以上とすればよい。

【0287】

なお、高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少
ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純
度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場
合がある。

【0288】

また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長
く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い
酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合
がある。

【0289】

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を
低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近
接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アル
カリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

【0290】

ここで、酸化物半導体中における各不純物の影響について説明する。

【0291】

酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物
半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素
の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔ
ｏｍｓ／ｃｍ^３以下とする。

【0292】

また、酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形
成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が
含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。こ
のため、酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を低減することが
好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはア
ルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１
６ａｔｏｍｓ／ｃｍ^３以下にする。

【0293】

また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア
密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に
用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体におい
て、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒素濃
度は、ＳＩＭＳにおいて、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１
８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さら
に好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

【0294】

また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため
、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子
が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャ
リアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素は
できる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭ
Ｓにより得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１
０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、
さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。

【0295】

不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いること
で、安定した電気特性を付与することができる。

【0296】

また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上、ま
たは３ｅＶ以上であると好ましい。

【0297】

また、酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１０
０ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。

【0298】

また、酸化物半導体膜がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜する
ために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝
１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ
：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：
１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚ
ｎ＝５：１：７等が好ましい。

【0299】

なお、成膜される酸化物半導体膜の金属元素の原子数比はそれぞれ、上記のスパッタリン
グターゲットに含まれる金属元素の原子数比のプラスマイナス４０％程度変動することが
ある。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２
：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４
：２：３近傍となる場合がある。また、スパッタリングターゲットとして、原子数比がＩ
ｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉ
ｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。

【0300】

＜２－３．酸化物半導体の構造＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ（Ｃｌ
ｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。

【0301】

ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以
下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構
成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が
偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ
以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状
ともいう。

【0302】

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムお
よび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イッ
トリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲ
ルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、
タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含
まれていてもよい。

【0303】

例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇ
ａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物
（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸
化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）
とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする
。）、またはガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、および
Ｚ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状とな
り、モザイク状のＩｎＯ_Ｘ１、またはＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した
構成（以下、クラウド状ともいう。）である。

【0304】

つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、
またはＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体
である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比
が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第
２の領域と比較して、Ｉｎの濃度が高いとする。

【0305】

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場
合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、またはＩｎ_{（
１＋ｘ０）}Ｇａ_{（１－ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表
される結晶性の化合物が挙げられる。

【0306】

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、
ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面において
は配向せずに連結した結晶構造である。

【0307】

一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇ
ａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観
察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれ
モザイク状にランダムに分散している構成をいう。従って、ＣＡＣ－ＯＳにおいて、結晶
構造は副次的な要素である。

【0308】

なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。
例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含ま
ない。

【0309】

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が
主成分である領域とは、明確な境界が観察できない場合がある。

【0310】

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム
、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン
、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネ
シウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部
に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とする
ナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成を
いう。

【0311】

ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成
することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスと
して、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたい
ずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガ
スの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好まし
くは０％以上１０％以下とすることが好ましい。

【0312】

ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひ
とつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに
、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域
のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。

【0313】

またＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照
射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リ
ング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ－ＯＳの
結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃ
ｒｙｓｔａｌ）構造を有することがわかる。

【0314】

また例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線
分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と
、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合し
ている構造を有することが確認できる。

【0315】

ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧ
ＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯ_Ｘ３などが主成分で
ある領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域と、に互い
に相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

【0316】

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３
などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ
２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化
物半導体としての導電性が発現する。従って、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ
１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果
移動度（μ）が実現できる。

【0317】

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ
１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが
主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なス
イッチング動作を実現できる。

【0318】

従って、ＣＡＣ－ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、
Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、またはＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用するこ
とにより、高いオン電流（Ｉ_ｏｎ）、および高い電界効果移動度（μ）を実現することが
できる。

【0319】

また、ＣＡＣ－ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ－ＯＳは、デ
ィスプレイをはじめとするさまざまな半導体装置に最適である。

【0320】

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み
合わせて実施することができる。

【0321】

（実施の形態４）
本発明の一態様のトランジスタ１００の有する、導電膜１１２に酸化物導電体を用いると
、絶縁膜１１０中に過剰酸素を添加することができ、さらにそれを酸化物半導体膜１０８
が有する第１の領域１０８ｉに拡散できるので、好適である。このとき、酸化窒化シリコ
ン膜を含む絶縁膜１１０の欠陥も減らすことができる可能性がある。本実施の形態では、
導電膜１１２に酸化物導電体を用いたときの、絶縁膜１１０の欠陥について説明する。

【0322】

酸化窒化シリコン膜中の欠陥は、酸化窒化シリコン膜の上下に電界をかけたときのリーク
電流に影響を与える。すなわち、酸化窒化シリコン膜の上に金属膜を形成する条件と、酸
化窒化シリコン膜の上に酸化物導電体を形成する条件と、にてそれぞれＭＯＳ（Ｍｅｔａ
ｌ－Ｏｘｉｄｅ－Ｓｉｌｉｃｏｎ）サンプルを形成し、これらＭＯＳの酸化窒化シリコン
膜のリーク電流の評価から、それぞれの酸化窒化シリコン膜中の欠陥の情報を得ることが
できる。

【0323】

導電膜１１２に酸化物導電体を用いたときの、絶縁膜１１０の欠陥について評価するため
、以下の２つのサンプルを準備する。第１のＭＯＳサンプル３１７は、Ｐ型を付与する不
純物が添加されたシリコン基板上に、酸化窒化シリコン膜が１０ｎｍの厚さで形成され、
その上に金属膜が形成される。

【0324】

第２のＭＯＳサンプル３１８は、Ｐ型を付与する不純物が添加されたシリコン基板上に、
酸化窒化シリコン膜が１０ｎｍの厚さで形成され、その上に酸化物導電膜が形成され、そ
の上に金属膜が形成される。

【0325】

金属膜は、３０ｎｍの膜厚の窒化チタンと、その上の１３５ｎｍの膜厚のタングステンと
、その上の２００ｎｍの膜厚のアルミニウムである。また酸化物導電膜は、Ｉｎ－Ｇａ－
Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、１
００％の酸素ガス雰囲気にて、スパッタリング法にて成膜する。

【0326】

高電界領域において、酸化窒化シリコン膜中を流れる電流はＦｏｗｌｅｒ－Ｎｏｒｄｈｅ
ｉｍ（Ｆ－Ｎ）電流が支配的である。Ｆ－Ｎ電流は、式１のＪ_ＦＮで表される。

【0327】

【数1】

【0328】

式１より、ｌｎ（Ｊ／Ｅ^２）と１／Ｅとをプロットすることで直線が得られるが、深い欠
陥準位があった場合、Ｆ－Ｎプロットの一部は直線から外れることになる。この直線から
外れた領域はｌｅｄｇｅ領域と言い、Ｆ－Ｎ電流の電子が深い欠陥準位にトラップされる
過程に起因する。つまり捕獲された電子は固定電荷を形成するため、Ｉ－Ｖカーブの平行
シフトを促し、ｌｅｄｇｅ領域が形成される。この平行シフト量から、トラップされた電
荷密度を見積もることができる。

【0329】

図１０（Ａ）には、ＭＯＳ構造において、ｍｅｔａｌ領域３１０と、ｏｘｉｄｅ領域３１
１と、ｓｉｌｉｃｏｎ領域３１２のエネルギーバンド図を示す。

【0330】

ｏｘｉｄｅ領域３１１に相当する膜は、第１のＭＯＳサンプル３１７と、第２のＭＯＳサ
ンプル３１８と、のそれぞれの場合、酸化窒化シリコン膜である。ｍｅｔａｌ領域３１０
に相当する膜は、第１のＭＯＳサンプル３１７の場合は金属膜であり、第２のＭＯＳサン
プル３１８の場合は酸化物導電膜と、その上の金属膜である。

【0331】

酸化窒化シリコン膜の上下に電圧を加えると、図１０（Ａ）のようにｍｅｔａｌ領域３１
０の電子の、ｏｘｉｄｅ領域３１１中のトラップ３１４への注入３１５が起きる。

【0332】

そこでトラップ準位にプラスの電荷がトラップされることを想定する式２と、トラップ準
位にマイナスの電荷がトラップされることを想定する式３と、電荷注入前後のＩ－Ｖカー
ブシフト量（ΔＶｇ）とから、トラップ電荷密度（Ｑｔ（ｔ））及びトラップ電荷重心位
置３１６（ｘ(＿)）を見積もることができる。式２においてｔ_ｏｘはｏｘｉｄｅ領域３１
１の厚さを意味する。

【0333】

【数2】

【数3】

【0334】

ここでトラップ電荷重心位置３１６は、ｏｘｉｄｅ領域３１１中の、ｓｉｌｉｃｏｎ領域
３１２との界面からの距離で表される。またトラップ電荷密度の電荷注入時間依存性から
ｏｘｉｄｅ領域３１１中の全トラップ電荷の面密度を算出することができる。

【0335】

こうして得られるｏｘｉｄｅ領域中の全トラップ電荷の面密度を図１０（Ｂ）に、トラッ
プ電荷重心位置を図１０（Ｃ）に示す。このように、第１のＭＯＳサンプル３１７に比べ
て、第２のＭＯＳサンプル３１８は、酸化窒化シリコン膜の全トラップ電荷の面密度が低
減されること、及びトラップ電荷重心位置３１６が電極の反対側に移動すること、がわか
る。

【0336】

このとき得られたＦ－Ｎプロット（図１１（Ａ）参照）において、第２のＭＯＳサンプル
３１８の測定結果では第１のＭＯＳサンプル３１７に見られるｌｅｄｇｅ領域３２１が消
失している。図１１（Ａ）の縦軸はｌｎ（Ｊ／Ｅ^２） ［Ａ／ＭＶ^２］であり、これは単
位面積あたりのリーク電流に相当する。図１０及び図１１より、第２のＭＯＳサンプル３
１８において、酸化物導電膜を酸化窒化シリコン膜上に形成していることにより、酸化窒
化シリコン膜中のトラップ電荷（深い欠陥準位に捕獲された電子）密度が低減しているこ
とがわかる。

【0337】

図１１（Ｂ）には、第１のＭＯＳサンプル３１７と、第２のＭＯＳサンプル３１８との構
造を模式的に示す。いずれもシリコン３１９と、酸化窒化シリコン膜３２６と、金属膜３
２５を有する。第２のＭＯＳサンプル３１８は、酸化物導電膜３１３を有する。金属膜３
２５を酸化窒化シリコン膜３２６上に形成した第１のＭＯＳサンプル３１７では、酸化窒
化シリコン膜３２６中のトラップ電荷３２７の重心位置３２８はほぼ中央に位置しており
、酸化窒化シリコン膜３２６中に欠陥が平均的に存在すると考えられる（図１１（Ｂ）参
照）。これに対して、酸化物導電膜３１３を用いた場合には、トラップ電荷３２７の重心
位置３２９はシリコン３１９と酸化窒化シリコン膜３２６との界面に近い位置にあり、ト
ラップ電荷密度も小さい。以上の結果より、酸化物導電膜３１３の成膜によって、酸化窒
化シリコン膜３２６中の欠陥密度は、酸化物導電膜３１３に近い領域では低減されている
と考えられる。

【0338】

このように、本発明の一態様のトランジスタ１００において、導電膜１１２に酸化物導電
体を用いたとき、絶縁膜１１０の欠陥密度を低減させる効果があることがわかる。

【0339】

（実施の形態５）
本実施の形態では、基板温度を３５０℃として酸化窒化シリコン膜を成膜して絶縁膜１１
０を形成するときの、トランジスタ１００の特性について示す。

【0340】

本発明の一態様のトランジスタ１００のゲート絶縁膜として機能する絶縁膜１１０として
、望ましい特徴は、欠陥の少なさ、酸化物半導体膜１０８へ与えるダメージの低さ、酸化
物半導体膜１０８への過剰酸素の供給、が挙げられる。

【0341】

実施の形態１では、本発明の一態様のトランジスタ１００のゲート絶縁膜として機能する
絶縁膜１１０として、プラズマ化学気相堆積法により形成される酸化窒化シリコン膜を用
いた。酸化窒化シリコン膜成膜時の温度が低い条件では、空隙が過剰酸素が添加される余
地となり、より多くの過剰酸素を吸収または酸化物半導体膜に供給することができること
を示した。

【0342】

酸化窒化シリコン膜成膜時の温度が高い条件では、膜密度が大きい、すなわち欠陥が少な
い膜を形成することができる。そこで酸化物半導体膜１０８が有する第１の領域１０８ｉ
上に、基板温度を３５０℃として酸化窒化シリコン膜を成膜し、次いで基板温度を２２０
℃として酸化窒化シリコン膜を成膜する、すなわち絶縁膜１１０を積層構造とする構造も
高信頼性を得る目的として有効である。

【0343】

この絶縁膜１１０を積層する場合の生産性を考慮すると、成膜温度は一定であることが望
ましい。

【0344】

図１２（Ａ）に、酸化窒化シリコン膜のｗｅｔエッチングレートを比較した結果を示す。
試料３５１、試料３５２とも、ガラス上に酸化窒化シリコン膜を形成した。成膜時基板温
度は、試料３５１は２２０℃であり、試料３５２は３５０℃である。

【0345】

試料３５１、試料３５２とも、酸化窒化シリコン膜はプラズマＣＶＤ法で成膜され、使用
したガスは、ＳｉＨ_４＝２０ｓｃｃｍ、Ｎ_２Ｏ＝３０００ｓｃｃｍである。成膜圧力は２
００Ｐａであり、成膜電力は１００Ｗである。ｗｅｔエッチングに使用した溶液はＨＦ（
０．５％）であり、温度は室温である。

【0346】

図１２（Ａ）に示されるように、試料３５２の方がエッチングレートが小さい。このこと
から、酸化窒化シリコン膜は、成膜時基板温度において３５０℃で成膜するときは、２２
０℃で成膜するときより緻密な膜が得られると言える。

【0347】

図１２（Ｂ）に、酸化窒化シリコン膜のＦＴ－ＩＲ測定を比較した結果を示す。試料３５
３、試料３５４とも、シリコンウエハ上に酸化窒化シリコン膜を形成した。成膜時基板温
度は、試料３５３は２２０℃であり、試料３５４は３５０℃である。図１２（Ｂ）中の波
数１０５０ｃｍ^－１において縦軸と平行に描かれた点線３５７は、Ｓｉ－Ｏ結合に起因す
る波数である。

【0348】

試料３５３、試料３５４とも、酸化窒化シリコン膜はプラズマＣＶＤ法で成膜され、使用
したガスは、ＳｉＨ_４＝２０ｓｃｃｍ、Ｎ_２Ｏ＝３０００ｓｃｃｍである。成膜圧力は２
００Ｐａであり、成膜電力は１００Ｗである。

【0349】

図１２（Ｂ）に示されるように、試料３５４の方がわずかではあるものの、Ｓｉ－Ｏの結
合密度が大きい結果が得られる。このことからも、酸化窒化シリコン膜は、成膜時基板温
度において３５０℃で成膜するときは、２２０℃で成膜するときより緻密な膜が得られる
と言える。

【0350】

図１２（Ｃ）は、酸化窒化シリコン膜の窒素酸化物（ＮＯ_ｘ）濃度について、ＥＳＲ法で
比較される結果を示す。縦軸はスピン密度である。試料３５５、試料３５６とも、ガラス
上に酸化物半導体膜を１０ｎｍの厚さで形成し、酸化窒化シリコン膜を２０ｎｍの厚さで
形成し、その上に酸化物導電膜を１００ｎｍの厚さで形成する。但し酸化物導電膜はＥＳ
Ｒ測定前に除去する。

【0351】

酸化窒化シリコン膜の成膜時基板温度は、試料３５５は２２０℃であり、試料３５６は３
５０℃である。また、試料３５５、試料３５６とも、酸化物半導体膜はＩｎ－Ｇａ－Ｚｎ
酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、９０％
のアルゴンガスと１０％の酸素ガスとの雰囲気にて、基板温度１３０℃にてスパッタリン
グ法にて成膜する。酸化窒化シリコン膜は、プラズマＣＶＤ法で成膜され、使用するガス
は、ＳｉＨ_４＝２０ｓｃｃｍ、Ｎ_２Ｏ＝３０００ｓｃｃｍである。成膜圧力は２００Ｐａ
であり、成膜電力は１００Ｗである。酸化物導電膜は、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲッ
ト（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いてスパッタリング法にて成
膜する。

【0352】

図１２（Ｃ）には酸化窒化シリコン膜成膜後と、上記酸化物導電膜除去後との、窒素酸化
物（ＮＯ_ｘ）由来のスピン密度［ｓｐｉｎｓ／ｃｍ^３］を示す。このように、酸化窒化シ
リコン膜は、成膜時基板温度において３５０℃で成膜するときは、２２０℃で成膜すると
きより窒素酸化物（ＮＯ_ｘ）濃度が小さい膜が得られると言える。

【0353】

これらの結果から、緻密で低欠陥で、窒素酸化物（ＮＯ_ｘ）濃度が小さい、成膜時基板温
度が３５０℃条件の酸化窒化シリコン膜を絶縁膜１１０に用いる事が好ましいと考えられ
る。しかしながら、図４３（Ａ）で示されるように、成膜時基板温度が３５０℃条件の酸
化窒化シリコン膜を絶縁膜１１０に用いると、酸化物半導体膜１０８が低抵抗化してしま
う。

【0354】

この酸化物半導体膜１０８の低抵抗化を避ける方法として、次の方法が挙げられる。１つ
は絶縁膜１１０成膜後のプラズマＣＶＤ装置での酸素プラズマ処理３６１である（図１３
（Ａ）参照）。もう１つは絶縁膜１１６を成膜後の熱処理である（図１３（Ｂ）参照）。
これらの処理により酸化物半導体膜１０８への過剰酸素３６２の供給を強化することがで
きる。特にこれらの処理を併用することが好ましい。

【0355】

絶縁膜１１０成膜後のプラズマＣＶＤ装置での酸素プラズマ処理３６１は、例えば実施例
１で示される方法で可能である。また、絶縁膜１１６を成膜後の熱処理は、例えば、窒素
雰囲気で３５０℃にて１ｈｒの条件にて、行うことができる。

【0356】

また、絶縁膜１１６を成膜後の熱処理が、酸化物半導体膜への酸素添加に有効であること
を示す目的で行った実験の結果を図１４（Ａ）及び（Ｂ）にて説明する。本実験で評価す
る試料は、ガラス基板上に酸化物半導体膜を１００ｎｍの厚さで形成し、その上に酸化窒
化シリコン膜を１００ｎｍの厚さで形成し、その上に酸化物導電膜を１００ｎｍの厚さで
形成し、その上に窒化シリコン膜を１００ｎｍの厚さで形成した。

【0357】

酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４
．１［原子数比］）を用いて、９０％のアルゴンガスと１０％の酸素ガスとの雰囲気にて
、基板温度１３０℃にてスパッタリング法にて成膜する。

【0358】

酸化窒化シリコン膜は基板温度を２２０℃としたプラズマＣＶＤ法で、成膜条件の異なる
２層を積層して成膜される。まず第１の成膜条件は、使用するガスとして、ＳｉＨ_４＝５
０ｓｃｃｍ、Ｎ_２Ｏ＝２０００ｓｃｃｍである。成膜圧力は２０Ｐａであり、成膜電力は
１００Ｗである。第１の成膜条件で３０ｎｍ成膜する。この酸化窒化シリコン膜中のＮＯ
_ｘの量は少ない。第２の成膜条件は、使用するガスとして、ＳｉＨ_４＝１６０ｓｃｃｍ、
Ｎ_２Ｏ＝４０００ｓｃｃｍである。成膜圧力は２００Ｐａであり、成膜電力は１５００Ｗ
である。第２の成膜条件で７０ｎｍ成膜する。

【0359】

酸化物導電膜は、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．
１［原子数比］）を用いて、成膜条件の異なる２層を積層して成膜される。まず第１の成
膜条件は、１００％の^１８Ｏガスの雰囲気にて、基板温度１７０℃にてスパッタリング法
にて成膜する。第１の成膜条件で１０ｎｍ成膜する。第２の成膜条件は、９０％のアルゴ
ンガスと１０％の^１８Ｏガスとの雰囲気にて、基板温度１７０℃にてスパッタリング法に
て成膜する。第２の成膜条件で９０ｎｍ成膜する。

【0360】

窒化シリコン膜の成膜は、基板温度を２２０℃とし、流量５０ｓｃｃｍのシランガスと、
流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスをチャンバー
内に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極
間に１０００ＷのＲＦ電力を供給して行う。

【0361】

その後、試料３６５は熱処理無しとし、試料３６６は２５０℃の温度にて窒素雰囲気で熱
処理を行い、試料３６７は３５０℃の温度にて窒素雰囲気で熱処理を行う。

【0362】

図１４（Ａ）及び（Ｂ）は、試料３６５、試料３６６、試料３６７、のＳＩＭＳ分析によ
る^１８Ｏ濃度分布評価結果である。^１８Ｏは、試料３６５、試料３６６、試料３６７、に
て酸化物導電膜形成時のみ使用しているため、他の膜中での^１８Ｏ濃度が高い場合、^１８
Ｏは酸化物導電膜から拡散したものと考えられる。ＳＩＭＳ分析は、基板側から膜表面側
に向かって掘削しながらプロファイル評価を行った。

【0363】

図１４（Ａ）及び（Ｂ）にて、横軸は試料の表面からの深さを示し、縦軸は酸化物導電膜
３６８と、酸化窒化シリコン膜３６９と、酸化物半導体膜３７０と、の中の^１８Ｏを検出
したＳＩＭＳのシグナルを示す。図１４（Ａ）では酸化窒化シリコン膜３６９中にて^１８
Ｏ濃度の定量をしている。また図１４（Ｂ）では、同様に酸化物半導体膜３７０中にて^１
８Ｏ濃度の定量をしている。

【0364】

図１４（Ａ）及び（Ｂ）の結果から判るように、窒化シリコン膜の成膜後に、熱処理を行
う事で、酸化窒化シリコン膜中の酸素をより多く酸化物半導体膜中に拡散させることがで
きる。

【0365】

また、熱処理をどの工程にて行えば、酸化物半導体膜への酸素添加に有効かを調査する目
的で行った実験の結果を図１４（Ｃ）に示す。

【0366】

本実験で評価する試料は、石英基板上に酸化物半導体膜が４０ｎｍの厚さで形成され、そ
の上に酸化窒化シリコン膜が１５０ｎｍの厚さで形成され、その上に酸化物導電膜が１０
０ｎｍの厚さで形成され、その上に窒化シリコン膜が１００ｎｍの厚さで形成されている
。図１４（Ｃ）は、横軸に作製工程を示し、縦軸に上記酸化物半導体膜の抵抗を示した。
以下に作製方法を示す。

【0367】

まず、基板上に酸化物半導体膜を成膜する（工程Ａ）。酸化物半導体膜の成膜条件は、試
料３６５乃至試料３６７の条件と同じである。この工程Ａ後に酸化物半導体膜の抵抗値を
測定する。

【0368】

次に、酸化物半導体膜上に酸化窒化シリコン膜を成膜する（工程Ｂ）。酸化窒化シリコン
膜の成膜は、プラズマＣＶＤ法で行い、基板温度を３５０℃とし、使用するガスとして、
ＳｉＨ_４＝２０ｓｃｃｍ、Ｎ_２Ｏ＝３０００ｓｃｃｍを用いる。成膜圧力は２００Ｐａで
あり、成膜電力は１００Ｗである。この工程Ｂ後に酸化物半導体膜の抵抗を測定する。

【0369】

次いで３５０℃の温度にて窒素雰囲気で熱処理を行う（工程Ｃ）。この工程Ｃ後に酸化物
半導体膜の抵抗を測定する。

【0370】

次いで基板温度を３５０℃にて、酸素プラズマ処理を行う（工程Ｄ）。酸素プラズマ処理
の条件は、流量３０００ｓｃｃｍの酸素をチャンバー内に導入し、圧力を４０Ｐａとし、
プラズマＣＶＤ装置内に設置された平行平板の電極間に３０００ＷのＲＦ電力を供給して
２５０ｓｅｃの時間にて行う。この工程Ｄ後に酸化物半導体膜の抵抗を測定する。

【0371】

次いで酸化物導電膜の成膜を行う（工程Ｅ）。酸化物導電膜の成膜条件は、試料３６５乃
至試料３６７の条件と同じである。この工程Ｅ後に酸化物半導体膜の抵抗を測定する。

【0372】

次いで窒化シリコン膜の成膜を行う（工程Ｆ）。窒化シリコン膜の成膜条件は、試料３６
５乃至試料３６７の条件と同じである。この工程Ｆ後に酸化物半導体膜の抵抗を測定する
。

【0373】

次いで２５０℃の温度にて窒素雰囲気で熱処理を行う（工程Ｇ１）。この工程Ｇ１後に酸
化物半導体膜の抵抗を測定する。また別の試料では、２５０℃ではなく３５０℃の温度に
て窒素雰囲気で熱処理を行った（工程Ｇ２）。この工程Ｇ２後に酸化物半導体膜の抵抗を
測定する。

【0374】

図１４（Ｃ）にて、工程Ａ乃至工程Ｇ１、工程Ｇ２、の後の各酸化物半導体膜の抵抗値で
示されるように、酸化窒化シリコン成膜工程で酸化物半導体膜の抵抗値は下がるものの、
窒化シリコン膜成膜後に３５０℃にてベークすることで、大幅に上がることがわかる。尚
、工程Ａと、工程Ｇ２と、の後において酸化物半導体膜の抵抗値は、抵抗測定装置の上限
である４．０×１０^７Ωより大きかった。

【0375】

このことから、窒化シリコン膜成膜後に３５０℃にて熱処理することでより過酸素化が促
進していることが分かる。この過酸素化の促進は図１４（Ａ）及び（Ｂ）で示される、Ｓ
ＩＭＳによる^１８Ｏの濃度でも説明されている。

【0376】

酸化窒化シリコン膜の成膜後の酸素プラズマ処理と、窒化シリコン膜成膜後の３５０℃の
温度での熱処理と、を併用したとき、３５０℃条件の酸化窒化シリコン膜を絶縁膜１１０
に用いて作製されたトランジスタ１００は、基板温度を３５０℃として酸化窒化シリコン
膜を成膜し、次いで基板温度を２２０℃として酸化窒化シリコン膜を成膜して絶縁膜１１
０に用いて作製されたトランジスタ１００と、同等の信頼性が得られた。尚、ここでいう
信頼性は、バイアス－熱ストレス試験で評価される信頼性であり、後述する実施例１に示
す。

【0377】

すなわち、酸化物半導体膜１０８に十分な過剰酸素の供給を行う処理をすることで、緻密
で欠陥密度の小さい、基板温度を３５０℃として酸化窒化シリコン膜を絶縁膜１１０に用
いることができる。これにより、生産性を改善することができる。

【0378】

なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。

【0379】

（実施の形態６）
本実施の形態においては、先の実施の形態で例示した半導体装置を有する表示装置の一例
について、図１５乃至図２０を用いて以下説明を行う。

【0380】

図１５は、表示装置の一例を示す上面図である。図１５に示す表示装置７００は、第１の
基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライ
バ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回路
部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と、
第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第
１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわ
ち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は、
第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、
図１５には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設け
られる。

【0381】

また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領
域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ
回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉ
ｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８に
は、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路
部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７
０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７
０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号
等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドラ
イバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。

【0382】

また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示装
置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を画
素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定さ
れない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良い
、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この場
合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結晶
半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成する
構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるもの
ではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法などを
用いることができる。

【0383】

また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲートド
ライバ回路部７０６は、複数のトランジスタを有している。

【0384】

また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例
えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機
ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光する
トランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロ
ウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エ
レクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ
（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッ
ター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子な
ど）、圧電セラミックディスプレイなどが挙げられる。

【0385】

また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放
出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ
）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ－ｃｏｎｄｕｃｔｉｏｎ
Ｅｌｅｃｔｒｏｎ－ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた
表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶デ
ィスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレ
イ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電
子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実
現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよう
にすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有
するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を
設けることも可能である。これにより、さらに、消費電力を低減することができる。

【0386】

なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等
を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧ
Ｂ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの画
素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配列
のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２色
を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上
追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい
。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表
示の表示装置に適用することもできる。

【0387】

また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（
Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう
。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）
、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、
着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を
有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領
域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置
することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割
から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光
素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有す
る素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合より
も、さらに消費電力を低減できる場合がある。

【0388】

また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通す
ことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色
の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑
色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。

【0389】

本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、
図１６乃至図１８を用いて説明する。なお、図１６及び図１７は、図１５に示す一点鎖線
Ｑ－Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図１
８は、図１５に示す一点鎖線Ｑ－Ｒにおける断面図であり、表示素子としてＥＬ素子を用
いた構成である。

【0390】

まず、図１６乃至図１８に示す共通部分について最初に説明し、次に異なる部分について
以下説明する。

【0391】

＜３－１．表示装置の共通部分に関する説明＞
図１６乃至図１８に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、
ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、シール材７１２と、を有する。
また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トラン
ジスタ７５０及び容量素子７９０を有する。また、ソースドライバ回路部７０４は、トラ
ンジスタ７５２を有する。

【0392】

トランジスタ７５０及びトランジスタ７５２は、図３（Ａ）（Ｂ）に示すトランジスタ１
００Ｂと同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成に
ついては、先の実施の形態に示す、その他のトランジスタを用いてもよい。

【0393】

本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半
導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信
号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く
設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力
を抑制する効果を奏する。

【0394】

また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため
、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示
装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドラ
イバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として
、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の
部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジ
スタを用いることで、高画質な画像を提供することができる。

【0395】

容量素子７９０は、トランジスタ７５０が有する第１のゲート電極として機能する導電膜
と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有す
るソース電極及びドレイン電極として機能する導電膜、または第２のゲート電極として機
能する導電膜、と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。
また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜
として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜、及びトラ
ンジスタ７５０上の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経
て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体
膜として機能する絶縁膜が挟持された積層型の構造である。

【0396】

また、図１６乃至図１８において、トランジスタ７５０、トランジスタ７５２、及び容量
素子７９０上に平坦化絶縁膜７７０が設けられている。

【0397】

また、図１６乃至図１８においては、画素部７０２が有するトランジスタ７５０と、ソー
スドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを用
いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソースド
ライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７０
２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲート
型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジスタ
を用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成など
が挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と読
み替えてもよい。

【0398】

また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極とし
て機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素を
含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能
となる。

【0399】

また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６
を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレ
イン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、
ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。

【0400】

また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いること
ができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を
用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる
。

【0401】

また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造
体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第
１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けら
れる。なお、構造体７７８として、球状のスペーサを用いていても良い。

【0402】

また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カ
ラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶
縁膜７３４が設けられる。

【0403】

＜３－２．液晶素子を用いる表示装置の構成例＞
図１６に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７
７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側
に設けられ、対向電極としての機能を有する。図１６に示す表示装置７００は、導電膜７
７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることに
よって光の透過、非透過が制御され画像を表示することができる。

【0404】

また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として
機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成さ
れ画素電極、すなわち表示素子の一方の電極として機能する。

【0405】

導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射
性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例
えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料
を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、
または銀を含む材料を用いるとよい。

【0406】

導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、反
射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜を
用いる場合、表示装置７００は、透過型の液晶表示装置となる。

【0407】

また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができる
。この場合の一例を図１７に示す。また、図１７に示す表示装置７００は、液晶素子の駆
動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図１７に
示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜７
７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）として
の機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電界
によって、液晶層７７６の配向状態を制御することができる。

【0408】

また、図１６及び図１７において図示しないが、導電膜７７２または導電膜７７４のいず
れか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成として
もよい。また、図１６及び図１７において図示しないが、偏光部材、位相差部材、反射防
止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相
差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなど
を用いてもよい。

【0409】

表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶
、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの
液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラ
ルネマチック相、等方相等を示す。

【0410】

また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい
。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリッ
ク相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現
しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成
物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度
が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよい
のでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防
止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。ま
た、ブルー相を示す液晶材料は、視野角依存性が小さい。

【0411】

また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）
モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇ
ｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔ
ｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃ
ｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌ
ｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏ
ｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。

【0412】

また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、
ＡＳＶモードなどを用いることができる。

【0413】

＜３－３．発光素子を用いる表示装置＞
図１８に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７
７２、ＥＬ層７８６、及び導電膜７８８を有する。図１８に示す表示装置７００は、発光
素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる
。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。

【0414】

有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙げ
られる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材
料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、な
どが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素
グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、亜
鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐｂ
）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子ド
ット材料を用いてもよい。

【0415】

また、上述の有機化合物、及び無機化合物としては、例えば、蒸着法（真空蒸着法を含む
）、液滴吐出法（インクジェット法ともいう）、塗布法、グラビア印刷法等の方法を用い
て形成することができる。また、ＥＬ層７８６としては、低分子材料、中分子材料（オリ
ゴマー、デンドリマーを含む）、または高分子材料を含んでも良い。

【0416】

ここで、液滴吐出法を用いてＥＬ層７８６を形成する方法について、図２１を用いて説明
する。図２１（Ａ）乃至図２１（Ｄ）は、ＥＬ層７８６の作製方法を説明する断面図であ
る。

【0417】

まず、平坦化絶縁膜７７０上に導電膜７７２が形成され、導電膜７７２の一部を覆うよう
に絶縁膜７３０が形成される（図２１（Ａ）参照）。

【0418】

次に、絶縁膜７３０の開口である導電膜７７２の露出部に、液滴吐出装置７８３より液滴
７８４を吐出し、組成物を含む層７８５を形成する。液滴７８４は、溶媒を含む組成物で
あり、導電膜７７２上に付着する（図２１（Ｂ）参照）。

【0419】

なお、液滴７８４を吐出する工程を減圧下で行ってもよい。

【0420】

次に、組成物を含む層７８５より溶媒を除去し、固化することによってＥＬ層７８６を形
成する（図２１（Ｃ）参照）。

【0421】

なお、溶媒の除去方法としては、乾燥工程または加熱工程を行えばよい。

【0422】

次に、ＥＬ層７８６上に導電膜７８８を形成し、発光素子７８２を形成する（図２１（Ｄ
）参照）。

【0423】

このようにＥＬ層７８６を液滴吐出法で行うと、選択的に組成物を吐出することができる
ため、材料のロスを削減することができる。また、形状を加工するためのリソグラフィ工
程なども必要ないために工程も簡略化することができ、低コスト化が達成できる。

【0424】

なお、上記説明した液滴吐出法とは、組成物の吐出口を有するノズル、あるいは１つ又は
複数のノズルを有するヘッド等の液滴を吐出する手段を有するものの総称とする。

【0425】

次に、液滴吐出法に用いる液滴吐出装置について、図２２を用いて説明する。図２２は、
液滴吐出装置１４００を説明する概念図である。

【0426】

液滴吐出装置１４００は、液滴吐出手段１４０３を有する。また、液滴吐出手段１４０３
は、ヘッド１４０５と、ヘッド１４１２とを有する。

【0427】

ヘッド１４０５、及びヘッド１４１２は制御手段１４０７に接続され、それがコンピュー
タ１４１０で制御することにより予めプログラミングされたパターンに描画することがで
きる。

【0428】

また、描画するタイミングとしては、例えば、基板１４０２上に形成されたマーカー１４
１１を基準に行えば良い。あるいは、基板１４０２の外縁を基準にして基準点を確定させ
ても良い。ここでは、マーカー１４１１を撮像手段１４０４で検出し、画像処理手段１４
０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発生
させて制御手段１４０７に送る。

【0429】

撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属－酸化物－半導体（Ｃ
ＭＯＳ）を利用したイメージセンサなどを用いることができる。なお、基板１４０２上に
形成されるべきパターンの情報は記憶媒体１４０８に格納されたものであり、この情報を
基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４
０５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４
１３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ
供給される。

【0430】

ヘッド１４０５の内部は、点線１４０６が示すように液状の材料を充填する空間と、吐出
口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１４
０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサイ
ズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで、
複数種の発光材料などをそれぞれ吐出し、描画することができ、広領域に描画する場合は
、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画すること
ができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、図２２
中に示すＸ、Ｙ、Ｚの矢印の方向に自在に走査し、描画する領域を自由に設定することが
でき、同じパターンを一枚の基板に複数描画することができる。

【0431】

また、組成物を吐出する工程は、減圧下で行ってもよい。吐出時に基板を加熱しておいて
もよい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は
、両工程とも加熱処理の工程であるが、その目的、温度と時間が異なるものである。乾燥
の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉
などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定され
ない。乾燥と焼成の工程を良好に行うためには、そのときの温度は、基板の材質及び組成
物の性質に依存する。

【0432】

以上のように、液滴吐出装置を用いてＥＬ層７８６を作製することができる。

【0433】

再び、図１８に示す表示装置７００の説明に戻る。

【0434】

図１８に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７３
０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２は
トップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８
６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造につ
いて、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボトム
エミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエミ
ッション構造にも適用することができる。

【0435】

また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる
位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設けら
れている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また
、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図１８に
示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに
限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜
７３６を設けない構成としてもよい。

【0436】

＜３－４．表示装置に入出力装置を設ける構成例＞
また、図１７及び図１８に示す表示装置７００に入出力装置を設けてもよい。当該入出力
装置としては、例えば、タッチパネル等が挙げられる。

【0437】

図１７に示す表示装置７００にタッチパネル７９１を設ける構成を図１９に、図１８に示
す表示装置７００にタッチパネル７９１を設ける構成を図２０に、それぞれ示す。

【0438】

図１９は図１７に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であり
、図２０は図１８に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であ
る。

【0439】

まず、図１９及び図２０に示すタッチパネル７９１について、以下説明を行う。

【0440】

図１９及び図２０に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設け
られる、所謂インセル型のタッチパネルである。タッチパネル７９１は着色膜７３６を形
成する前に、基板７０５側に形成すればよい。

【0441】

なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極７
９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やスタ
イラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変化
を検知することができる。

【0442】

また、図１９及び図２０に示すトランジスタ７５０の上方においては、電極７９３と、電
極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部を
介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図１９及
び図２０においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示し
たが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。

【0443】

電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図１９に
示すように、電極７９３は、発光素子７７５と重ならないように設けられると好ましい。
また、図２０に示すように、電極７９３は、液晶素子７８２と重ならないように設けられ
ると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重なる
領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構成
とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすることが
できる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とすること
ができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少
ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電極
７９４も同様の構成とすればよい。

【0444】

また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び電
極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７９
３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には、
可視光の透過率が低い金属材料を用いることができる。

【0445】

そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び電
極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させるこ
とができる。

【0446】

例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該ナ
ノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ
以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワ
イヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワ
イヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７９
４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における
光透過率を８９％以上、シート抵抗値を４０Ω／ｓｑｕａｒｅ以上１００Ω／ｓｑｕａｒ
ｅ以下とすることができる。

【0447】

また、図１９及び図２０においては、インセル型のタッチパネルの構成について例示した
が、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタッ
チパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネルと
してもよい。

【0448】

このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて用
いることができる。

【0449】

なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。

【0450】

（実施の形態７）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２３を用
いて説明を行う。

【0451】

＜４．表示装置の回路構成＞
図２３（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２とい
う）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以
下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６
という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成として
もよい。

【0452】

駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されているこ
とが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の
一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路
部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏ
ｎｄｉｎｇ）によって、実装することができる。

【0453】

画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された
複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路
部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５
０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための
回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。

【0454】

ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端
子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する
。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され
、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下
、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートド
ライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至
ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を
供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４
ａは、別の信号を供給することも可能である。

【0455】

ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端
子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる
信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５
０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、
スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号
の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えら
れる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する
。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する
。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可
能である。

【0456】

ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソ
ースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画
像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用
いてソースドライバ５０４ｂを構成してもよい。

【0457】

複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介
してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介して
データ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ５
０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目
の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５
０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎ
はＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。

【0458】

図２３（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０
１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライ
バ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護
回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することがで
きる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線
に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制
御信号、及び画像信号を入力するための端子が設けられた部分をいう。

【0459】

保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配
線と別の配線とを導通状態にする回路である。

【0460】

図２３（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６
を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静
電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。た
だし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保
護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続し
た構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成と
することもできる。

【0461】

また、図２３（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによ
って駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例え
ば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成さ
れた基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装
する構成としても良い。

【0462】

また、図２３（Ａ）に示す複数の画素回路５０１は、例えば、図２３（Ｂ）に示す構成と
することができる。

【0463】

図２３（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量
素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適
用することができる。

【0464】

液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定さ
れる。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数
の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（
コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電
極の一方に異なる電位を与えてもよい。

【0465】

例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモー
ド、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉ
ｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（
Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ま
た、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａ
ｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏ
ｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（
Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホス
トモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々
なものを用いることができる。

【0466】

ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン
電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電
極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ
＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になること
により、データ信号のデータの書き込みを制御する機能を有する。

【0467】

容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）
に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される
。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。
容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。

【0468】

例えば、図２３（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２３（Ａ）に
示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５
５０をオン状態にしてデータ信号のデータを書き込む。

【0469】

データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保
持状態になる。これを行毎に順次行うことにより、画像を表示できる。

【0470】

また、図２３（Ａ）に示す複数の画素回路５０１は、例えば、図２３（Ｃ）に示す構成と
することができる。

【0471】

また、図２３（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子
５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４の
いずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。

【0472】

トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配
線（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５
２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気
的に接続される。

【0473】

トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデータ
の書き込みを制御する機能を有する。

【0474】

容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿
ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン
電極の他方に電気的に接続される。

【0475】

容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。

【0476】

トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気
的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソ
ース電極及びドレイン電極の他方に電気的に接続される。

【0477】

発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続さ
れ、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続さ
れる。

【0478】

発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともい
う）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、
無機材料からなる無機ＥＬ素子を用いても良い。

【0479】

なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与え
られ、他方には、低電源電位ＶＳＳが与えられる。

【0480】

図２３（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２３（Ａ）に示すゲー
トドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオ
ン状態にしてデータ信号のデータを書き込む。

【0481】

データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保
持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソ
ース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流
量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。

【0482】

なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。

【0483】

（実施の形態８）
本実施の形態では、上述の実施の形態で説明したトランジスタの適用可能な回路構成の一
例について、図２４乃至図２７を用いて説明する。

【0484】

なお、本実施の形態においては、先の実施の形態で説明した酸化物半導体を有するトラン
ジスタを、ＯＳトランジスタと呼称して以下説明を行う。

【0485】

＜５．インバータ回路の構成例＞
図２４（Ａ）には、駆動回路が有するシフトレジスタやバッファ等に適用することができ
るインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を
反転した信号を出力端子ＯＵＴに出力する。インバータ８００は、複数のＯＳトランジス
タを有する。信号Ｓ_ＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号
である。

【0486】

図２４（Ｂ）は、インバータ８００の一例である。インバータ８００は、ＯＳトランジス
タ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型
トランジスタのみで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ
Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳイン
バータ）を作製する場合と比較して、低コストで作製することが可能である。

【0487】

なお、ＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣ
ＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置で
きるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。

【0488】

ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バッ
クゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１
端子と、ソースまたはドレインの他方として機能する第２端子とを有する。

【0489】

ＯＳトランジスタ８１０の第１ゲートは、ＯＳトランジスタ８１０の第２端子に接続され
る。ＯＳトランジスタ８１０の第２ゲートは、信号Ｓ_ＢＧを供給する配線に接続される。
ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトラ
ンジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。

【0490】

ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ
８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子
は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを
与える配線に接続される。

【0491】

図２４（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。
図２４（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信
号波形、信号Ｓ_ＢＧの信号波形、およびＯＳトランジスタ８１０のしきい値電圧の変化に
ついて示している。

【0492】

信号Ｓ_ＢＧをＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８
１０のしきい値電圧を制御することができる。

【0493】

信号Ｓ_ＢＧは、しきい値電圧をマイナスシフトさせるための電圧Ｖ_ＢＧ＿Ａ、しきい値電
圧をプラスシフトさせるための電圧Ｖ_ＢＧ＿Ｂを有する。第２ゲートに電圧Ｖ_ＢＧ＿Ａを
与えることで、ＯＳトランジスタ８１０はしきい値電圧Ｖ_ＴＨ＿Ａにマイナスシフトさせ
ることができる。また、第２ゲートに電圧Ｖ_ＢＧ＿Ｂを与えることで、ＯＳトランジスタ
８１０は、しきい値電圧Ｖ_ＴＨ＿Ｂにプラスシフトさせることができる。

【0494】

前述の説明を可視化するために、図２５（Ａ）には、トランジスタの電気特性の一つであ
る、Ｉｄ－Ｖｇカーブを示す。

【0495】

上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧Ｖ_ＢＧ＿Ａのよ
うに大きくすることで、図２５（Ａ）中の破線８４０で表される曲線にシフトさせること
ができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電
圧Ｖ_ＢＧ＿Ｂのように小さくすることで、図２５（Ａ）中の実線８４１で表される曲線に
シフトさせることができる。図２５（Ａ）に示すように、ＯＳトランジスタ８１０は、信
号Ｓ_ＢＧを電圧Ｖ_ＢＧ＿Ａあるいは電圧Ｖ_ＢＧ＿Ｂというように切り替えることで、しき
い値電圧をプラスシフトあるいはマイナスシフトさせることができる。

【0496】

しきい値電圧をしきい値電圧Ｖ_ＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ
８１０は電流が流れにくい状態とすることができる。図２５（Ｂ）には、この状態を可視
化して示す。

【0497】

図２５（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流Ｉ_Ｂを極めて小さ
くすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジ
スタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることが
できる。

【0498】

図２５（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状態
とすることができるため、図２４（Ｃ）に示すタイミングチャートにおける出力端子の信
号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳ
を与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動
作を行うことができる。

【0499】

また、しきい値電圧をしきい値電圧Ｖ_ＴＨ＿Ａにマイナスシフトさせることで、ＯＳトラ
ンジスタ８１０は電流が流れやすい状態とすることができる。図２５（Ｃ）には、この状
態を可視化して示す。図２５（Ｃ）に図示するように、このとき流れる電流Ｉ_Ａを少なく
とも電流Ｉ_Ｂよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がロ
ーレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧
を急峻に上昇させることができる。図２５（Ｃ）に図示したように、ＯＳトランジスタ８
１０に流れる電流が流れやすい状態とすることができるため、図２４（Ｃ）に示すタイミ
ングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。

【0500】

なお、信号Ｓ_ＢＧによるＯＳトランジスタ８１０のしきい値電圧の制御は、ＯＳトランジ
スタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ま
しい。例えば、図２４（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベル
に切り替わる時刻Ｔ１よりも前に、しきい値電圧Ｖ_ＴＨ＿Ａから、しきい値電圧Ｖ_{ＴＨ＿
Ｂ}にＯＳトランジスタ８１０のしきい値電圧を切り替えることが好ましい。また、図２４
（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２
よりも前に、しきい値電圧Ｖ_ＴＨ＿Ｂからしきい値電圧Ｖ_ＴＨ＿ＡにＯＳトランジスタ８
１０のしきい値電圧を切り替えることが好ましい。

【0501】

なお、図２４（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号
Ｓ_ＢＧを切り替える構成を示したが、別の構成としてもよい。例えば、しきい値電圧を制
御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに
保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図２６（
Ａ）に示す。

【0502】

図２６（Ａ）では、図２４（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を
有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに
接続される。またＯＳトランジスタ８５０の第２端子は、電圧Ｖ_ＢＧ＿Ｂ（あるいは電圧
Ｖ_ＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号
Ｓ_Ｆを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧Ｖ_{ＢＧ＿
Ｂ}（あるいは電圧Ｖ_ＢＧ＿Ａ）を与える配線に接続される。

【0503】

図２６（Ａ）の動作について、図２６（Ｂ）のタイミングチャートを用いて説明する。

【0504】

ＯＳトランジスタ８１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与える
信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲー
トに与える構成とする。信号Ｓ_ＦをハイレベルとしてＯＳトランジスタ８５０をオン状態
とし、ノードＮ_ＢＧにしきい値電圧を制御するための電圧Ｖ_ＢＧ＿Ｂを与える。

【0505】

ノードＮ_ＢＧが電圧Ｖ_ＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする
。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで
、一旦ノードＮ_ＢＧに保持させた電圧Ｖ_ＢＧ＿Ｂを保持することができる。そのため、Ｏ
Ｓトランジスタ８５０の第２ゲートに電圧Ｖ_ＢＧ＿Ｂを与える動作の回数が減るため、電
圧Ｖ_ＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。

【0506】

なお、図２４（Ｂ）及び図２６（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲ
ートに与える電圧を外部からの制御によって与える構成について示したが、別の構成とし
てもよい。例えば、しきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号を
基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成
を実現可能な回路構成の一例について、図２７（Ａ）に示す。

【0507】

図２７（Ａ）では、図２４（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトラン
ジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバ
ータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出力
端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。

【0508】

図２７（Ａ）の動作について、図２７（Ｂ）のタイミングチャートを用いて説明する。図
２７（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号
波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、及びＯＳトランジスタ８１０のし
きい値電圧の変化について示している。

【0509】

入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトラン
ジスタ８１０のしきい値電圧を制御する信号とすることができる。したがって、図２５（
Ａ）乃至図２５（Ｃ）で説明したように、ＯＳトランジスタ８１０のしきい値電圧を制御
できる。例えば、図２７（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号
がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂ
はローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とする
ことができ、出力端子ＯＵＴの電圧を急峻に下降させることができる。

【0510】

また、図２７（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベ
ルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベ
ルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ
、出力端子ＯＵＴの電圧を急峻に上昇させることができる。

【0511】

以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにお
ける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構
成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。入力端子Ｉ
Ｎに与える信号によってＯＳトランジスタのしきい値電圧を制御することで、出力端子Ｏ
ＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流
を小さくすることができる。そのため、低消費電力化を図ることができる。

【0512】

なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。

【0513】

（実施の形態９）
本実施の形態では、上述の実施の形態で説明した酸化物半導体を有するトランジスタ（Ｏ
Ｓトランジスタ）を、複数の回路に用いる半導体装置の一例について、図２８乃至図３１
を用いて説明する。

【0514】

＜６．半導体装置の回路構成例＞
図２８（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路
９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路
９０６を有する。

【0515】

電源回路９０１は、基準となる電圧Ｖ_ＯＲＧを生成する回路である。電圧Ｖ_ＯＲＧは、単
一の電圧ではなく、複数の電圧でもよい。電圧Ｖ_ＯＲＧは、半導体装置９００の外部から
与えられる電圧Ｖ_０を基に生成することができる。半導体装置９００は、外部から与えら
れる単一の電源電圧を基に電圧Ｖ_ＯＲＧを生成できる。そのため半導体装置９００は、外
部から電源電圧を複数与えることなく動作することができる。

【0516】

回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路
９０２の電源電圧は、電圧Ｖ_ＯＲＧと電圧Ｖ_ＳＳ（Ｖ_ＯＲＧ＞Ｖ_ＳＳ）とを基に印加され
る電圧である。また、例えば回路９０４の電源電圧は、電圧Ｖ_ＰＯＧと電圧Ｖ_ＳＳ（Ｖ_Ｐ
ＯＧ＞Ｖ_ＯＲＧ）とを基に印加される電圧である。また、例えば回路９０６の電源電圧は
、電圧Ｖ_ＯＲＧと電圧Ｖ_ＳＳと電圧Ｖ_ＮＥＧ（Ｖ_ＯＲＧ＞Ｖ_ＳＳ＞Ｖ_ＮＥＧ）とを基に印
加される電圧である。なお電圧Ｖ_ＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、
電源回路９０１で生成する電圧の種類を削減できる。

【0517】

電圧生成回路９０３は、電圧Ｖ_ＰＯＧを生成する回路である。電圧生成回路９０３は、電
源回路９０１から与えられる電圧Ｖ_ＯＲＧを基に電圧Ｖ_ＰＯＧを生成できる。そのため、
回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作
することができる。

【0518】

電圧生成回路９０５は、電圧Ｖ_ＮＥＧを生成する回路である。電圧生成回路９０５は、電
源回路９０１から与えられる電圧Ｖ_ＯＲＧを基に電圧Ｖ_ＮＥＧを生成できる。そのため、
回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作
することができる。

【0519】

図２８（Ｂ）は電圧Ｖ_ＰＯＧで動作する回路９０４の一例、図２８（Ｃ）は回路９０４を
動作させるための信号の波形の一例である。

【0520】

図２８（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与
える信号は、例えば、電圧Ｖ_ＰＯＧと電圧Ｖ_ＳＳを基に生成される。当該信号は、トラン
ジスタ９１１を導通状態とする動作時に電圧Ｖ_ＰＯＧ、非導通状態とする動作時に電圧Ｖ
_ＳＳとする。電圧Ｖ_ＰＯＧは、図２８（Ｃ）に図示するように、電圧Ｖ_ＯＲＧより大きい
。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間をより確実に
導通状態にできる。その結果、回路９０４は、誤動作が低減された回路とすることができ
る。

【0521】

図２８（Ｄ）は電圧Ｖ_ＮＥＧで動作する回路９０６の一例、図２８（Ｅ）は回路９０６を
動作させるための信号の波形の一例である。

【0522】

図２８（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジス
タ９１２のゲートに与える信号は、例えば、電圧Ｖ_ＯＲＧと電圧Ｖ_ＳＳを基にして生成さ
れる。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧Ｖ_ＯＲＧ、非導通
状態とする動作時に電圧Ｖ_ＳＳを基に生成される。また、トランジスタ９１２のバックゲ
ートに与える信号は、電圧Ｖ_ＮＥＧを基に生成される。電圧Ｖ_ＮＥＧは、図２８（Ｅ）に
図示するように、電圧Ｖ_ＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２のし
きい値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ
９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間
を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費
電力化が図られた回路とすることができる。

【0523】

なお、電圧Ｖ_ＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよ
い。あるいは、電圧Ｖ_ＯＲＧと電圧Ｖ_ＮＥＧを基に、トランジスタ９１２のゲートに与え
る信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよ
い。

【0524】

また図２９（Ａ）（Ｂ）には、図２８（Ｄ）（Ｅ）の変形例を示す。

【0525】

図２９（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路
９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は
、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号Ｓ_ＢＧは
、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトラン
ジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。

【0526】

図２９（Ｂ）のタイミングチャートには、制御信号Ｓ_ＢＧの電位の変化を示し、トランジ
スタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮ_ＢＧの電位の変化で示す
。制御信号Ｓ_ＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮ
_ＢＧが電圧Ｖ_ＮＥＧとなる。その後、制御信号Ｓ_ＢＧがローレベルのときにノードＮ_ＢＧ
が電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため
、オフ電流が小さい。そのため、ノードＮ_ＢＧが電気的にフローティングであっても、一
旦与えた電圧Ｖ_ＮＥＧを保持することができる。

【0527】

また、図３０（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示
す。図３０（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ
１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信
号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えら
れる。インバータＩＮＶの電源電圧を、電圧Ｖ_ＯＲＧと電圧Ｖ_ＳＳとを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、電圧Ｖ_ＯＲＧの５倍の正電圧に
昇圧された電圧Ｖ_ＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電
圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧Ｖ_ＰＯ
Ｇを得ることができる。

【0528】

また、図３０（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示
す。図３０（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ
１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信
号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えら
れる。インバータＩＮＶの電源電圧を、電圧Ｖ_ＯＲＧと電圧Ｖ_ＳＳとを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧Ｖ_Ｓ
Ｓから電圧Ｖ_ＯＲＧの４倍の負電圧に降圧された電圧Ｖ_ＮＥＧを得ることができる。なお
、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数
を変更することで、所望の電圧Ｖ_ＮＥＧを得ることができる。

【0529】

なお、上述した電圧生成回路９０３の回路構成は、図３０（Ａ）で示す回路図の構成に限
らない。例えば、電圧生成回路９０３の変形例を図３１（Ａ）乃至図３１（Ｃ）に示す。
なお、電圧生成回路９０３の変形例は、図３１（Ａ）乃至図３１（Ｃ）に示す電圧生成回
路９０３Ａ乃至９０３Ｃにおいて、各配線に与える電圧を変更すること、あるいは素子の
配置を変更することで実現可能である。

【0530】

図３１（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタ
Ｃ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トラン
ジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる
。クロック信号ＣＬＫを与えることによって、電圧Ｖ_ＯＲＧの４倍の正電圧に昇圧された
電圧Ｖ_ＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧Ｖ_ＰＯＧを
得ることができる。図３１（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至
Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ
１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧Ｖ_ＯＲＧから電圧Ｖ_Ｐ
ＯＧへの昇圧を図ることができる。

【0531】

また、図３１（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キ
ャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、
トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与
えられる。クロック信号ＣＬＫを与えることによって、電圧Ｖ_ＯＲＧの２倍の正電圧に昇
圧された電圧Ｖ_ＰＯＧを得ることができる。図３１（Ｂ）に示す電圧生成回路９０３Ｂは
、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき
、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電
圧Ｖ_ＯＲＧから電圧Ｖ_ＰＯＧへの昇圧を図ることができる。

【0532】

また、図３１（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩｎｄ１、トランジスタ
Ｍ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制
御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧Ｖ_ＯＲＧが昇
圧された電圧Ｖ_ＰＯＧを得ることができる。図３１（Ｃ）に示す電圧生成回路９０３Ｃは
、インダクタＩｎｄ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行う
ことができる。

【0533】

以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内
部で生成することができる。そのため半導体装置は、外部から与える電源電圧の数を削減
できる。

【0534】

なお、本実施の形態で示す構成等は、他の実施の形態で示す構成と適宜組み合わせて用い
ることができる。

【0535】

（実施の形態１０）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器に
ついて、図３２乃至図３５を用いて説明を行う。

【0536】

＜７－１．表示モジュール＞
図３２に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２との
間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続された
表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１０
、バッテリ７０１１を有する。

【0537】

本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。

【0538】

上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル７
００６のサイズに合わせて、形状や寸法を適宜変更することができる。

【0539】

タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル７
００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基板
）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７０
０６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。

【0540】

バックライト７００７は、光源７００８を有する。なお、図３２において、バックライト
７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例え
ば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構成
としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型
パネル等の場合においては、バックライト７００７を設けない構成としてもよい。

【0541】

フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動作
により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレー
ム７００９は、放熱板としての機能を有していてもよい。

【0542】

プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号
処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても
良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は、
商用電源を用いる場合には、省略可能である。

【0543】

また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。

【0544】

＜７－２．電子機器１＞
次に、図３３（Ａ）乃至図３３（Ｅ）に電子機器の一例を示す。

【0545】

図３３（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す
図である。

【0546】

カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボ
タン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付
けられている。

【0547】

ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換する
ことが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。

【0548】

カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる
。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチす
ることにより撮像することも可能である。

【0549】

カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００
のほか、ストロボ装置等を接続することができる。

【0550】

ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。

【0551】

筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファイン
ダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を
有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示させ
ることができる。

【0552】

ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８
１０２の表示のオン・オフを切り替えることができる。

【0553】

カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発
明の一態様の表示装置を適用することができる。

【0554】

なお、図３３（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし
、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備え
るファインダーが内蔵されていてもよい。

【0555】

図３３（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。

【0556】

ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０
３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッ
テリ８２０６が内蔵されている。

【0557】

ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０
３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示させ
ることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動き
を捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を入
力手段として用いることができる。

【0558】

また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。
本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使
用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知する
ことにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１
には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用
者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部
の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させても
よい。

【0559】

表示部８２０４に、本発明の一態様の表示装置を適用することができる。

【0560】

図３３（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図であ
る。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バン
ド状の固定具８３０４と、一対のレンズ８３０５と、を有する。

【0561】

使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。な
お、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置
することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては
、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表
示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示
部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる
。

【0562】

なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の
一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図３３（Ｅ）のよう
にレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より
現実感の高い映像を表示することができる。

【0563】

＜７－３．電子機器２＞
次に、図３３（Ａ）乃至図３３（Ｅ）に示す電子機器と、異なる電子機器の一例を図３４
（Ａ）乃至図３４（Ｇ）に示す。

【0564】

図３４（Ａ）乃至図３４（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピ
ーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子
９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光
、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流
量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン
９００８、等を有する。

【0565】

図３４（Ａ）乃至図３４（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な
情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、
カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）に
よって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネ
ットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う
機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する
機能、等を有することができる。なお、図３４（Ａ）乃至図３４（Ｇ）に示す電子機器が
有することのできる機能はこれらに限定されず、様々な機能を有することができる。また
、図３４（Ａ）乃至図３４（Ｇ）には図示していないが、電子機器には、複数の表示部を
有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、
動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機
能、撮影した画像を表示部に表示する機能、等を有していてもよい。

【0566】

図３４（Ａ）乃至図３４（Ｇ）に示す電子機器の詳細について、以下説明を行う。

【0567】

図３４（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１
００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上の
表示部９００１を組み込むことが可能である。

【0568】

図３４（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、
例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体
的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、ス
ピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報
端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つ
の操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の
一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１
の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳ
ＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電
子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテ
リの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置
に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。

【0569】

図３４（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、
表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情
報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯
情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態
で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した
電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置
に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を
確認し、電話を受けるか否かを判断できる。

【0570】

図３４（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９
２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、
コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示
部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことが
できる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行すること
が可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズ
フリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有
し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また
接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６
を介さずに無線給電により行ってもよい。

【0571】

図３４（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である
。また、図３４（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３４（
Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化
する途中の状態の斜視図であり、図３４（Ｇ）が携帯情報端末９２０１を折り畳んだ状態
の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した
状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０
１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に
支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより
、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させること
ができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げ
ることができる。

【0572】

次に、図３３（Ａ）乃至図３３（Ｅ）に示す電子機器、及び図３４（Ａ）乃至図３４（Ｇ
）に示す電子機器と異なる電子機器の一例を図３５（Ａ）（Ｂ）に示す。図３５（Ａ）（
Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図３５（Ａ）は、複
数の表示パネルが巻き取られた形態の斜視図であり、図３５（Ｂ）は、複数の表示パネル
が展開された状態の斜視図である。

【0573】

図３５（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９５
１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域９
５０２と、透光性を有する領域９５０３と、を有する。

【0574】

また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネル
９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの表
示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の表
示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用状
況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表示
装置とすることができる。

【0575】

また、図３５（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０１
で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９５
０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２とし
てもよい。

【0576】

本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器
にも適用することができる。

【0577】

なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。

【0578】

（実施の形態１１）
＜半導体回路＞
本明細書等に開示したトランジスタは、ＯＲ回路、ＡＮＤ回路、ＮＡＮＤ回路、およびＮ
ＯＲ回路などの論理回路や、インバータ回路、バッファ回路、シフトレジスタ回路、フリ
ップフロップ回路、エンコーダ回路、デコーダ回路、増幅回路、アナログスイッチ回路、
積分回路、微分回路、およびメモリ素子などの様々な半導体回路に用いることができる。

【0579】

本明細書等に開示したトランジスタを用いた半導体回路の一例を、図４６の回路図に示す
。なお、回路図において、酸化物半導体を用いたトランジスタであることを明示するため
に、酸化物半導体を用いたトランジスタの回路記号に「ＯＳ」を付している。

【0580】

図４６（Ａ）に示す半導体回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型の
トランジスタ２８２を直列に接続し、且つ、それぞれのゲートを接続した、インバータ回
路の構成例を示している。

【0581】

図４６（Ｂ）に示す半導体回路は、ｐチャネル型のトランジスタ２８１とｎチャネル型の
トランジスタ２８２を並列に接続した、アナログスイッチ回路の構成例を示している。

【0582】

図４６（Ｃ）に示す半導体回路は、トランジスタ２８１ａ、トランジスタ２８１ｂ、トラ
ンジスタ２８２ａ、およびトランジスタ２８２ｂを用いたＮＡＮＤ回路の構成例を示して
いる。ＮＡＮＤ回路は、入力端子ＩＮ＿Ａと入力端子ＩＮ＿Ｂに入力される電位の組み合
わせによって、出力される電位が変化する。

【0583】

＜記憶装置＞
図４７（Ａ）に示す半導体回路は、トランジスタ２８９のソースまたはドレインの一方を
、トランジスタ１２８１のゲートおよび容量素子２５７の一方の電極に接続した記憶装置
の構成例を示している。また、図４７（Ｂ）に示す回路は、トランジスタ２８９のソース
またはドレインの一方を、容量素子２５７の一方の電極に接続した記憶装置の構成例を示
している。

【0584】

図４７（Ａ）および図４７（Ｂ）に示す半導体回路は、トランジスタ２８９のソースまた
はドレインの他方から入力された電荷を、ノード２５６に保持することができる。トラン
ジスタ２８９に酸化物半導体を用いたトランジスタを用いることで、長期間に渡ってノー
ド２５６の電荷を保持することができる。

【0585】

図４７（Ａ）ではトランジスタ１２８１として、ｐチャネル型のトランジスタを示してい
るが、ｎチャネル型のトランジスタを用いてもよい。例えば、トランジスタ１２８１とし
て、トランジスタ２８１またはトランジスタ２８２を用いてもよい。また、トランジスタ
１２８１としてＯＳトランジスタを用いてもよい。

【0586】

ここで、図４７（Ａ）および図４７（Ｂ）に示した半導体装置（記憶装置）について、詳
細に説明しておく。

【0587】

図４７（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ１２８１と第２の
半導体を用いたトランジスタ２８９、および容量素子２５７を有している。

【0588】

トランジスタ２８９は、上記実施の形態に開示したＯＳトランジスタである。トランジス
タ２８９のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶
内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリ
フレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い記憶装
置となる。

【0589】

図４７（Ａ）において、配線２５１はトランジスタ１２８１のソースまたはドレインの一
方と電気的に接続され、配線２５２はトランジスタ１２８１のソースまたはドレインの他
方と電気的に接続される。また、配線２５３はトランジスタ２８９のソースまたはドレイ
ンの一方と電気的に接続され、配線２５４はトランジスタ２８９のゲートと電気的に接続
されている。そして、トランジスタ１２８１のゲート、トランジスタ２８９のソースまた
はドレインの他方、および容量素子２５７の電極の一方は、ノード２５６と電気的に接続
されている。また、配線２５５は容量素子２５７の電極の他方と電気的に接続されている
。

【0590】

図４７（Ａ）に示す記憶装置は、ノード２５６に与えられた電荷を保持可能という特性を
有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。

【0591】

〔書き込み動作、保持動作〕
情報の書き込みおよび保持について説明する。まず、配線２５４の電位を、トランジスタ
２８９がオン状態となる電位にする。これにより、配線２５３の電位が、ノード２５６に
与えられる。即ち、ノード２５６に所定の電荷が与えられる（書き込み）。ここでは、異
なる二つの電位レベルを与える電荷（以下、「Ｌｏｗレベル電荷」、「Ｈｉｇｈレベル電
荷」という。）のどちらかが与えられるものとする。その後、配線２５４の電位を、トラ
ンジスタ２８９がオフ状態となる電位とすることで、ノード２５６に電荷が保持される。

【0592】

なお、Ｈｉｇｈレベル電荷は、Ｌｏｗレベル電荷よりもノード２５６に高い電位を与える
電荷とする。また、トランジスタ１２８１にｐチャネル型のトランジスタを用いる場合、
Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらもトランジスタ１２８１のしきい
値電圧よりも高い電位を与える電荷とする。また、トランジスタ１２８１にｎチャネル型
のトランジスタを用いる場合、Ｈｉｇｈレベル電荷およびＬｏｗレベル電荷は、どちらも
トランジスタ１２８１のしきい値電圧よりも低い電位である。すなわち、Ｈｉｇｈレベル
電荷とＬｏｗレベル電荷は、どちらもトランジスタ１２８１がオフ状態となる電位を与え
る電荷である。

【0593】

トランジスタ２８９のオフ電流は極めて小さいため、ノード２５６の電荷は長期間にわた
って保持される。

【0594】

〔読み出し動作〕
次に情報の読み出しについて説明する。配線２５１に配線２５２の電位と異なる所定の電
位（定電位）を与えた状態で、配線２５５に読み出し電位Ｖ_Ｒを与えると、ノード２５６
に保持されている情報を読み出すことができる。

【0595】

Ｈｉｇｈレベル電荷により与えられる電位をＶ_Ｈ、Ｌｏｗレベル電荷により与えられる電
位をＶ_Ｌとすると、読み出し電位Ｖ_Ｒは、｛（Ｖｔｈ－Ｖ_Ｈ）＋（Ｖｔｈ＋Ｖ_Ｌ）｝／２
とすればよい。なお、情報の読み出しをしないときの配線２５５の電位は、トランジスタ
１２８１にｐチャネル型のトランジスタを用いる場合はＶ_Ｈより高い電位とし、トランジ
スタ１２８１にｎチャネル型のトランジスタを用いる場合はＶ_Ｌより低い電位とすればよ
い。

【0596】

例えば、トランジスタ１２８１にｐチャネル型のトランジスタを用いる場合、トランジス
タ１２８１のＶｔｈが－２Ｖであり、Ｖ_Ｈを１Ｖ、Ｖ_Ｌを－１Ｖとすると、Ｖ_Ｒを－２Ｖ
とすればよい。ノード２５６に書き込まれた電位がＶ_Ｈのとき、配線２５５にＶ_Ｒが与え
られると、トランジスタ１２８１のゲートにＶ_Ｒ＋Ｖ_Ｈ、すなわち－１Ｖが印加される。
－１ＶはＶｔｈよりも高いため、トランジスタ１２８１はオン状態にならない。よって、
配線２５２の電位は変化しない。また、ノード２５６に書き込まれた電位がＶ_Ｌのとき、
配線２５５にＶ_Ｒが与えられると、トランジスタ１２８１のゲートにＶ_Ｒ＋Ｖ_Ｌ、すなわ
ち－３Ｖが印加される。－３ＶはＶｔｈよりも低いため、トランジスタ１２８１がオン状
態になる。よって、配線２５２の電位が変化する。

【0597】

また、トランジスタ１２８１にｎチャネル型のトランジスタを用いる場合、トランジスタ
１２８１のＶｔｈが２Ｖであり、Ｖ_Ｈを１Ｖ、Ｖ_Ｌを－１Ｖとすると、Ｖ_Ｒを２Ｖとすれ
ばよい。ノード２５６に書き込まれた電位がＶ_Ｈのとき、配線２５５にＶ_Ｒが与えられる
と、トランジスタ１２８１のゲートにＶ_Ｒ＋Ｖ_Ｈ、すなわち３Ｖが印加される。３ＶはＶ
ｔｈよりも高いため、トランジスタ１２８１はオン状態になる。よって、配線２５２の電
位が変化する。また、ノード２５６に書き込まれた電位がＶ_Ｌのとき、配線２５５にＶ_Ｒ
が与えられると、トランジスタ１２８１のゲートにＶ_Ｒ＋Ｖ_Ｌ、すなわち１Ｖが印加され
る。１ＶはＶｔｈよりも低いため、トランジスタ１２８１はオン状態にならない。よって
、配線２５２の電位は変化しない。

【0598】

配線２５２の電位を判別することで、ノード２５６に保持されている情報を読み出すこと
ができる。

【0599】

図４７（Ｂ）に示す半導体装置は、トランジスタ１２８１を有さない点が図４７（Ａ）に
示した半導体装置と異なる。この場合も図４７（Ａ）に示した半導体装置と同様の動作に
より情報の書き込みおよび保持が可能である。

【0600】

図４７（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。配線２５４
にトランジスタ２８９がオン状態になる電位が与えられると、浮遊状態である配線２５３
と容量素子２５７とが導通し、配線２５３と容量素子２５７の間で電荷が再分配される。
その結果、配線２５３の電位が変化する。配線２５３の電位の変化量は、ノード２５６の
電位（またはノード２５６に蓄積された電荷）によって、異なる値をとる。

【0601】

例えば、ノード２５６の電位をＶ、容量素子２５７の容量をＣ、配線２５３が有する容量
成分をＣＢ、電荷が再分配される前の配線２５３の電位をＶＢ０とすると、電荷が再分配
された後の配線２５３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。した
がって、メモリセルの状態として、ノード２５６の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２
つの状態をとるとすると、電位Ｖ１を保持している場合の配線２５３の電位（＝（ＣＢ×
ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線２５３の電
位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

【0602】

そして、配線２５３の電位を所定の電位と比較することで、情報を読み出すことができる
。

【0603】

以上に示した記憶装置は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを
適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレ
ッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能
となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がな
い場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記
憶内容を保持することが可能である。

【0604】

また、該記憶装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こり
にくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入
や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった
問題が全く生じない。即ち、本発明の一態様に係る記憶装置は、従来の不揮発性メモリで
問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶装置で
ある。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われ
るため、高速な動作が可能となる。

【0605】

＜ＣＰＵ＞
次に、上述したトランジスタを用いたＣＰＵの一例について説明する。図４８は、上述し
たトランジスタを一部に用いたＣＰＵの構成例を示すブロック図である。

【0606】

図４８に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔ
ｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラク
ションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ
１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１
１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェ
ース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基
板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は
、別チップに設けてもよい。もちろん、図４８に示すＣＰＵは、その構成を簡略化して示
した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例え
ば、図４８に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含
み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算
回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４
ビットなどとすることができる。

【0607】

バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。

【0608】

ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。

【0609】

また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、および
レジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタ
イミングコントローラ１１９５は、基準クロック信号を元に、内部クロック信号を生成す
る内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。

【0610】

図４８に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ
１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができ
る。

【0611】

図４８に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの
指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジスタ１１
９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量
素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が
選択されている場合、レジスタ１１９６内の記憶素子への、電源電圧の供給が行われる。
容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが
行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。

【0612】

図４９は、レジスタ１１９６として用いることのできる記憶素子の回路図の一例である。
記憶素子１７３０は、電源遮断で記憶データが揮発する回路１７０１と、電源遮断で記憶
データが揮発しない回路１７０２と、スイッチ１７０３と、スイッチ１７０４と、論理素
子１７０６と、容量素子１７０７と、選択機能を有する回路１７２０と、を有する。回路
１７０２は、容量素子１７０８と、トランジスタ１７０９と、トランジスタ１７１０と、
を有する。なお、記憶素子１７３０は、必要に応じて、ダイオード、抵抗素子、インダク
タなどのその他の素子をさらに有していても良い。

【0613】

ここで、回路１７０２には、上述した記憶装置を用いることができる。記憶素子１７３０
への電源電圧の供給が停止した際、回路１７０２のトランジスタ１７０９のゲートには接
地電位（０Ｖ）、またはトランジスタ１７０９がオフする電位が入力され続ける構成とす
る。例えば、トランジスタ１７０９のゲートが抵抗等の負荷を介して接地される構成とす
る。

【0614】

スイッチ１７０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１７１３を用い
て構成され、スイッチ１７０４は、トランジスタ１７１３とは逆の導電型（例えば、ｐチ
ャネル型）のトランジスタ１７１４を用いて構成した例を示す。ここで、スイッチ１７０
３の第１の端子はトランジスタ１７１３のソースとドレインの一方に対応し、スイッチ１
７０３の第２の端子はトランジスタ１７１３のソースとドレインの他方に対応し、スイッ
チ１７０３はトランジスタ１７１３のゲートに入力される制御信号ＲＤによって、第１の
端子と第２の端子の間の導通または非導通（つまり、トランジスタ１７１３のオン状態ま
たはオフ状態）が選択される。スイッチ１７０４の第１の端子はトランジスタ１７１４の
ソースとドレインの一方に対応し、スイッチ１７０４の第２の端子はトランジスタ１７１
４のソースとドレインの他方に対応し、スイッチ１７０４はトランジスタ１７１４のゲー
トに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通
（つまり、トランジスタ１７１４のオン状態またはオフ状態）が選択される。

【0615】

トランジスタ１７０９のソースとドレインの一方は、容量素子１７０８の一対の電極のう
ちの一方、およびトランジスタ１７１０のゲートと電気的に接続される。ここで、接続部
分をノードＭ２とする。トランジスタ１７１０のソースとドレインの一方は、低電源電位
を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ
１７０３の第１の端子（トランジスタ１７１３のソースとドレインの一方）と電気的に接
続される。スイッチ１７０３の第２の端子（トランジスタ１７１３のソースとドレインの
他方）はスイッチ１７０４の第１の端子（トランジスタ１７１４のソースとドレインの一
方）と電気的に接続される。スイッチ１７０４の第２の端子（トランジスタ１７１４のソ
ースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続さ
れる。スイッチ１７０３の第２の端子（トランジスタ１７１３のソースとドレインの他方
）と、スイッチ１７０４の第１の端子（トランジスタ１７１４のソースとドレインの一方
）と、論理素子１７０６の入力端子と、容量素子１７０７の一対の電極のうちの一方と、
は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１７０７の一対
の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電
源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる
。容量素子１７０７の一対の電極のうちの他方は、低電源電位を供給することのできる配
線（例えばＧＮＤ線）と電気的に接続される。容量素子１７０８の一対の電極のうちの他
方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等
）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１７０
８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ
線）と電気的に接続される。

【0616】

なお、容量素子１７０７および容量素子１７０８は、トランジスタや配線の寄生容量等を
積極的に利用することによって省略することも可能である。

【0617】

トランジスタ１７０９のゲート電極には、制御信号ＷＥが入力される。スイッチ１７０３
およびスイッチ１７０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と
第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と
第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通
状態となる。

【0618】

トランジスタ１７０９のソースとドレインの他方には、回路１７０１に保持されたデータ
に対応する信号が入力される。図４９では、回路１７０１から出力された信号が、トラン
ジスタ１７０９のソースとドレインの他方に入力される例を示した。スイッチ１７０３の
第２の端子（トランジスタ１７１３のソースとドレインの他方）から出力される信号は、
論理素子１７０６によってその論理値が反転された反転信号となり、回路１７２０を介し
て回路１７０１に入力される。

【0619】

なお、図４９では、スイッチ１７０３の第２の端子（トランジスタ１７１３のソースとド
レインの他方）から出力される信号は、論理素子１７０６および回路１７２０を介して回
路１７０１に入力する例を示したがこれに限定されない。スイッチ１７０３の第２の端子
（トランジスタ１７１３のソースとドレインの他方）から出力される信号が、論理値を反
転させられることなく、回路１７０１に入力されてもよい。例えば、回路１７０１内に、
入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合
に、スイッチ１７０３の第２の端子（トランジスタ１７１３のソースとドレインの他方）
から出力される信号を当該ノードに入力することができる。

【0620】

図４９におけるトランジスタ１７０９は、上記実施の形態に例示したトランジスタ１００
を用いることができる。また、ゲート電極には制御信号ＷＥを入力し、バックゲート電極
には制御信号ＷＥ２を入力することができる。制御信号ＷＥ２は、一定の電位の信号とす
ればよい。当該一定の電位には、例えば、接地電位やトランジスタ１７０９のソース電位
よりも小さい電位などが選ばれる。制御信号ＷＥ２は、トランジスタ１７０９のしきい値
電圧を制御するための電位信号であり、トランジスタ１７０９の、ゲート電圧が０Ｖの時
のドレイン電流をより低減することができる。なお、トランジスタ１７０９としては、第
２ゲートを有さないトランジスタを用いることもできる。

【0621】

また、図４９において、記憶素子１７３０に用いられるトランジスタのうち、トランジス
タ１７０９以外のトランジスタは、酸化物半導体以外の半導体でなる層または基板１１９
０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン層または
シリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子
１７３０に用いられるトランジスタ全てを、チャネルが酸化物半導体層で形成されるトラ
ンジスタとすることもできる。または、記憶素子１７３０は、トランジスタ１７０９以外
のトランジスタを、チャネルが酸化物半導体層で形成されるトランジスタと、酸化物半導
体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとを組
み合わせて用いてもよい。

【0622】

図４９における回路１７０１には、例えばフリップフロップ回路を用いることができる。
また、論理素子１７０６としては、例えばインバータやクロックドインバータ等を用いる
ことができる。

【0623】

本発明の一態様における半導体装置では、記憶素子１７３０に電源電圧が供給されない間
は、回路１７０１に記憶されていたデータを、回路１７０２に設けられた容量素子１７０
８によってノードＭ２に保持することができる。

【0624】

また、前述した通り、ＯＳトランジスタはオフ電流が極めて小さい。例えば、ＯＳトラン
ジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオ
フ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１７０９として
用いることによって、記憶素子１７３０に電源電圧が供給されない間も容量素子１７０８
に保持された信号は長期間にわたり保たれる。こうして、記憶素子１７３０は電源電圧の
供給が停止した間も記憶内容（データ）を保持することが可能である。

【0625】

また、スイッチ１７０３およびスイッチ１７０４を設けることによって、電源電圧供給再
開後に、回路１７０１が元のデータを保持しなおすまでの時間を短くすることができる。

【0626】

また、回路１７０２において、ノードＭ２に保持された信号はトランジスタ１７１０のゲ
ートに入力される。そのため、記憶素子１７３０への電源電圧の供給が再開された後、ノ
ードＭ２に保持された信号に応じて、トランジスタ１７１０の状態（オン状態、またはオ
フ状態）が決まり、回路１７０２から読み出すことができる。それ故、ノードＭ２に保持
された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能
である。

【0627】

このような記憶素子１７３０を、ＣＰＵが有するレジスタやキャッシュメモリなどの記憶
装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことが
できる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰する
ことができる。よって、ＣＰＵ全体、もしくはＣＰＵを構成する一つ、または複数の論理
回路において、短期間の電源停止が可能になり、電源停止の頻度を高めることができるた
め、消費電力を抑えることができる。

【0628】

本実施の形態では、記憶素子１７３０をＣＰＵに用いる例として説明したが、記憶素子１
７３０は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬ
ＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、Ｒ
Ｆ－Ｉｄ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）にも応用
可能である。

【0629】

なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いる
ことができる。

【実施例0630】

本実施例においては、図２に示すトランジスタ１００Ａに相当するトランジスタを作製し
、該トランジスタの信頼性試験を行った。本実施例においては、以下に示す試料３８１及
び試料３８２を作製し評価を行った。なお、試料３８１及び試料３８２は本発明の一態様
のトランジスタを有する試料である。また、試料３８１及び試料３８２は、チャネル長Ｌ
＝３μｍ、チャネル幅Ｗ＝５０μｍのトランジスタが形成された試料である。試料３８１
と試料３８２とは、それぞれ絶縁膜１１０の作製方法が異なる。

【0631】

本実施例で作製した試料３８１及び試料３８２について、以下説明を行う。なお、以下の
説明において、図２に示すトランジスタ１００Ａに付記した符号を用いて説明する。

【0632】

まず、基板１０２上に導電膜１０６を形成した。基板１０２としては、ガラス基板を用い
た。また、導電膜１０６としては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜と
を、スパッタリング装置を用いて形成した。

【0633】

次に、基板１０２及び導電膜１０６上に絶縁膜１０４を形成した。絶縁膜１０４としては
、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを、プラズ
マＣＶＤ装置を用いて形成した。

【0634】

絶縁膜１０４の成膜条件としては、基板温度を３５０℃とし、流量２００ｓｃｃｍのシラ
ンガスと、流量２０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃｍのアンモニアガスを
チャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ装置内に設置された平行
平板の電極間に２０００ＷのＲＦ電力を供給して、厚さ５０ｎｍの窒化シリコン膜を成膜
し、次に、アンモニアガスの流量を２０００ｓｃｃｍに変更して、厚さ３００ｎｍの窒化
シリコン膜を成膜し、次に、アンモニアガスの流量を１００ｓｃｃｍに変更して、厚さ５
０ｎｍの窒化シリコン膜を成膜した。続いて、基板温度を３５０℃とし、流量２０ｓｃｃ
ｍのシランガスと、流量３０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、
圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１００Ｗの
ＲＦ電力を供給して、厚さ５０ｎｍの酸化窒化シリコン膜を成膜した。

【0635】

次に、絶縁膜１０４上に酸化物半導体膜１０８を形成した。酸化物半導体膜１０８として
は、スパッタリング装置を用いて形成した。

【0636】

酸化物半導体膜１０８としては、厚さ４０ｎｍのＩＧＺＯ膜を、基板温度を１３０℃とし
、アルゴンガスと酸素ガスと流量比において９：１としてチャンバー内に導入し、圧力を
０．６Ｐａとし、スパッタリング装置内に設置された酸化物半導体ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）に２５００ＷのＡＣ電力を投入して成膜した。

【0637】

次に、絶縁膜１０４及び酸化物半導体膜１０８上に絶縁膜１１０を形成した。

【0638】

試料３８１の絶縁膜１１０としては、膜厚が３０ｎｍの１層目の酸化窒化シリコン膜と、
膜厚が１００ｎｍの２層目の酸化窒化シリコン膜と、膜厚が２０ｎｍの３層目の酸化窒化
シリコン膜とをプラズマＣＶＤ装置を用いて形成した。１層目の酸化窒化シリコン膜の成
膜条件としては、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量３０
００ｓｃｃｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２００Ｐａとし、プ
ラズマＣＶＤ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜
した。また、２層目の酸化窒化シリコン膜の成膜条件としては、基板温度を２２０℃とし
、流量１６０ｓｃｃｍのシランガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスとをチ
ャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平
板の電極間に１５００ＷのＲＦ電力を供給して成膜した。また、３層目の酸化窒化シリコ
ン膜の成膜条件としては、１層目の酸化窒化シリコン膜の成膜条件と同じとした。

【0639】

一方、試料３８２の絶縁膜１１０としては、膜厚が１５０ｎｍの酸化窒化シリコン膜を、
単層にて、プラズマＣＶＤ装置を用いて形成した。酸化窒化シリコン膜の成膜条件として
は、基板温度を３５０℃とし、流量２０ｓｃｃｍのシランガスと、流量１８０００ｓｃｃ
ｍの一酸化二窒素ガスとをチャンバー内に導入し、圧力を２００Ｐａとし、プラズマＣＶ
Ｄ装置内に設置された平行平板の電極間に１００ＷのＲＦ電力を供給して成膜した。

【0640】

このように、試料３８１と試料３８２とは、それぞれ絶縁膜１１０の作製方法が異なるが
、その他の工程は同じである。

【0641】

次に、試料３８１と試料３８２とを、基板温度を３５０℃とし、窒素雰囲気下で１時間熱
処理した。

【0642】

次に、試料３８１と試料３８２とを、基板温度を３５０℃にて、酸素プラズマ処理を行っ
た。酸素プラズマ処理の条件は、流量３０００ｓｃｃｍの酸素をチャンバー内に導入し、
圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に３０００Ｗ
のＲＦ電力を供給して２５０ｓｅｃの時間にて行った。

【0643】

次に、絶縁膜１１０及び絶縁膜１０４の所望の領域を除去し、導電膜１０６に達する開口
部１４３を形成した。

【0644】

次に、開口部１４３を覆うように、絶縁膜１１０上に導電膜１１２を形成した。導電膜１
１２としては、膜厚が１０ｎｍの１層目のＩｎ－Ｇａ－Ｚｎ酸化物と、膜厚が９０ｎｍの
２層目のＩｎ－Ｇａ－Ｚｎ酸化物とを、スパッタリング装置を用いて形成した。１層目の
Ｉｎ－Ｇａ－Ｚｎ酸化物の成膜条件としては、基板温度を１７０℃とし、流量２００ｓｃ
ｃｍの酸素ガスをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリング装置内
に設置された酸化物半導体ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］
）に２５００ＷのＡＣ電力を供給して成膜した。２層目のＩｎ－Ｇａ－Ｚｎ酸化物の成膜
条件としては、基板温度を１７０℃とし、流量１８０ｓｃｃｍのアルゴンガスと、流量２
０ｓｃｃｍの酸素ガスとをチャンバー内に導入し、圧力を０．６Ｐａとし、スパッタリン
グ装置内に設置された酸化物半導体ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原
子数比］）に２５００ＷのＡＣ電力を供給して成膜した。

【0645】

その後、絶縁膜１１０及び導電膜１１２を、ドライエッチング装置を用いて島状に加工し
、酸化物半導体膜１０８の表面の一部を露出させた。

【0646】

次に、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上に絶縁膜１１６を形成
した。

【0647】

絶縁膜１１６は、プラズマ処理と、成膜処理との２つのステップにより形成された。プラ
ズマ処理としては、基板温度を２２０℃とし、流量１００ｓｃｃｍのアルゴンガスをチャ
ンバー内に導入し、圧力を４０Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の
電極間に１０００ＷのＲＦ電力を供給して行った。続けて、基板温度を２２０℃とし、流
量５０ｓｃｃｍのシランガスと、流量５０００ｓｃｃｍの窒素ガスと、流量１００ｓｃｃ
ｍのアンモニアガスとをチャンバー内に導入し、圧力を１００Ｐａとし、プラズマＣＶＤ
装置内に設置された平行平板の電極間に１０００ＷのＲＦ電力を供給して窒化シリコン膜
を１００ｎｍの膜厚にて成膜した。

【0648】

次に、絶縁膜１１６上に絶縁膜１１８を形成した。

【0649】

絶縁膜１１８の成膜条件としては、基板温度を２２０℃とし、流量１６０ｓｃｃｍのシラ
ンガスと、流量４０００ｓｃｃｍの一酸化二窒素ガスをチャンバー内に導入し、圧力を２
００Ｐａとし、プラズマＣＶＤ装置内に設置された平行平板の電極間に１５００ＷのＲＦ
電力を供給して酸化窒化シリコン膜を３００ｎｍの膜厚にて成膜した。

【0650】

次に、絶縁膜１１６、１１８の所望の領域を除去し、酸化物半導体膜１０８に達する開口
部１４１ａ、１４１ｂを形成した。

【0651】

開口部１４１ａ、１４１ｂの形成方法としては、ドライエッチング法を用いた。

【0652】

次に、開口部１４１ａ、１４１ｂを覆うように、絶縁膜１１８上に導電膜を形成し、当該
導電膜を島状に加工することで、ソース電極及びドレイン電極として機能する導電膜１２
０ａ、１２０ｂを形成した。

【0653】

導電膜１２０ａ、１２０ｂとしては、厚さ５０ｎｍのＴｉ膜と、厚さ４００ｎｍのＡｌ膜
と、厚さ１００ｎｍのＴｉ膜と、を、スパッタリング装置を用いて形成した。

【0654】

次いで、平坦化膜として、アクリルを１．５μｍの厚さにて形成した。

【0655】

次に、熱処理を行った。当該熱処理としては、基板温度を２５０℃とし、窒素雰囲気下で
１時間処理した。

【0656】

以上の工程により、本実施例の試料３８１及び試料３８２を作製した。なお、試料３８１
及び試料３８２の作製工程における最高温度は３５０℃であった。

【0657】

試料３８１のトランジスタのドレイン電流－ゲート電圧特性において、チャネル長が２μ
ｍのものを図５０（Ａ）、チャネル長が３μｍのものを図５０（Ｂ）、チャネル長が６μ
ｍのものを図５０（Ｃ）に示す。また試料３８２のトランジスタのドレイン電流－ゲート
電圧特性において、チャネル長が２μｍのものを図５０（Ｄ）、チャネル長が３μｍのも
のを図５０（Ｅ）、チャネル長が６μｍのものを図５０（Ｆ）に示す。チャネル幅はいず
れも５０μｍである。またソース電極とドレイン電極間の電圧（ドレイン電圧）は、０．
１Ｖと１０Ｖとの測定条件にて測定した。また、各グラフには同じ基板上のトランジスタ
２０個分の特性が重ね書きされている。

【0658】

図５０（Ａ）乃至（Ｆ）で示されるように、上記作製した試料３８１及び試料３８２のド
レイン電流－ゲート電圧特性（Ｉｄ－Ｖｇ特性）はいずれも正常であった。

【0659】

また上記トランジスタの信頼性評価を行った。本実施例での信頼性評価試験条件としては
、ゲート電圧（Ｖｇ）を±３０Ｖ、とし、ドレイン電圧（Ｖｄ）とソース電圧（Ｖｓ）を
０Ｖ（ｃｏｍｍ）とし、ストレス温度を６０℃とし、ストレス印加時間を１時間とし、測
定環境をダーク環境及び光照射環境（白色ＬＥＤにて約１００００ｌｘの光を照射）の２
つの環境で、それぞれ行った。すなわち、トランジスタのソース電極とドレイン電極を同
電位とし、ゲート電極にはソース電極及びドレイン電極とは異なる電位を一定時間（ここ
では１時間）印加した。これらをＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ
ｓｔｒｅｓｓ）試験とも言う。

【0660】

また、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも高い場合をプ
ラスストレスとし、ゲート電極に与える電位がソース電極及びドレイン電極の電位よりも
低い場合をマイナスストレスとした。したがって、測定環境と合わせて、プラスＧＢＴ（
ダーク）３７６、マイナスＧＢＴ（ダーク）３７７、プラスＧＢＴ（光照射）３７８、及
びマイナスＧＢＴ（光照射）３７９の合計４条件にて信頼性評価を実施した。

【0661】

なお、プラスＧＢＴ（ダーク）をＰＢＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒ
ａｔｕｒｅ Ｓｔｒｅｓｓ）とし、マイナスＧＢＴ（ダーク）を、ＮＢＴＳ（Ｎｅｇａｔ
ｉｖｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、プラスＧＢＴ（光照
射）をＰＢＩＴＳ（Ｐｏｓｉｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐ
ｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）とし、マイナスＧＢＴ（光照射）をＮＢＩＴＳ（Ｎｅｇ
ａｔｉｖｅ Ｂｉａｓ Ｉｌｌｕｍｉｎａｔｉｏｎ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅ
ｓｓ）とする。

【0662】

試料３８１及び試料３８２のＧＢＴ試験結果を図５１に示す。また、図５１において、縦
軸がトランジスタのしきい値電圧の変化量（ΔＶｔｈ）を示す。

【0663】

図５１に示す結果から、本実施例で作製した試料３８１及び試料３８２が有するトランジ
スタは、ＧＢＴ試験における、しきい値電圧の変化量（ΔＶｔｈ）が、いずれも表示装置
を駆動させるために用いる仕様範囲内であった。したがって、試料３８１及び試料３８２
が有するトランジスタは、それぞれ高い信頼性を有することが確認された。

【0664】

特に、ＰＢＴＳによるしきい値電圧の変化量は、試料３８２の方が試料３８１より小さい
。これは３５０℃で成膜された酸化窒化シリコン膜中には、窒素酸化物（ＮＯ_ｘ）の量が
小さいから、と考えることができる。

【0665】

試料３８１のトランジスタの、電流ストレス試験の前後にてＩｄ－Ｖｇカーブを重ね書き
して、図５２（Ａ）に示す。電流ストレス条件は、試料温度６０℃、ドレイン電圧１０Ｖ
、ソース電極とドレイン電極の間の電流（ドレイン電流）１００ｎＡ、ストレス時間３６
００ｓｅｃにて、試料を暗環境とした。電流ストレス試験を行ったトランジスタのチャネ
ル長は３μｍで、チャネル幅は３μｍである。このときのトランジスタのしきい値電圧Ｖ
ｔｈの変化は、０．０８Ｖであり、電界効果移動度の変化は－１．４５％であった。

【0666】

また試料３８２のトランジスタの同様の結果を、図５２（Ｂ）に示す。このときのトラン
ジスタのしきい値電圧Ｖｔｈの変化は、０．０１４Ｖであり、電界効果移動度の変化は－
０．０２％であった。

【0667】

試料３８１のトランジスタの電流ストレス試験中のドレイン電流の変化率を、図５２（Ｃ
）に示す。また試料３８２のトランジスタの同様の変化率を、図５２（Ｄ）に示す。この
ように、試料３８２のトランジスタは、試料３８１のトランジスタに比べて、電流ストレ
スによりドレイン電流の変化が小さい。すなわち、絶縁膜１１０に、基板温度を３５０℃
で成膜される、単層の酸化窒化シリコン膜を用いることで、電流ストレス試験による劣化
が抑制できていることがわかる。

【0668】

以上、本実施例に示す構成は、実施の形態と適宜組み合わせて用いることができる。

【符号の説明】

【0669】

１００ トランジスタ
１００Ａ トランジスタ
１００Ｂ トランジスタ
１００Ｃ トランジスタ
１０２ 基板
１０４ 絶縁膜
１０６ 導電膜
１０８ 酸化物半導体膜
１０８ｉ 領域
１０８ｉ＿０ 酸化物半導体膜
１０８ｎ 領域
１０８ｎ＿２ 領域
１１０ 絶縁膜
１１０＿０ 絶縁膜
１１２ 導電膜
１１２＿０ 導電膜
１１２＿１ 導電膜
１１２＿２ 導電膜
１１６ 絶縁膜
１１８ 絶縁膜
１２０ａ 導電膜
１２０ｂ 導電膜
１２２ 絶縁膜
１４０ マスク
１４１ａ 開口部
１４１ｂ 開口部
１４３ 開口部
２０１ トランジスタ
２０２ トランジスタ
２０３ トランジスタ
２１６ プロファイル
２１７ プロファイル
２１８ プロファイル
２２０ 矢印
２２１ 試料
２２２ 試料
２２３ 試料
２２５ 領域
２２６ 試料
２２７ 試料
２２８ 試料
２３１ 破線
２３２ 実線
２３５ 破線
２４１ 試料
２４２ 試料
２４３ 試料
２４４ 試料
２５１ 配線
２５２ 配線
２５３ 配線
２５４ 配線
２５５ 配線
２５６ ノード
２５７ 容量素子
２８１ トランジスタ
２８２ トランジスタ
２８９ トランジスタ
３１０ 領域
３１１ 領域
３１２ 領域
３１７ サンプル
３１８ サンプル
３１９ シリコン
３２１ 領域
３２５ 金属膜
３２９ 重心位置
３５１ 試料
３５２ 試料
３５３ 試料
３５４ 試料
３５５ 試料
３５６ 試料
３５７ 点線
３６５ 試料
３６６ 試料
３６７ 試料
３６８ 導電膜
３７０ 酸化物半導体膜
３７６ プラスＧＢＴ（ダーク）
３７７ マイナスＧＢＴ（ダーク）
３７８ プラスＧＢＴ（光照射）
３７９ マイナスＧＢＴ（光照射）
３８１ 試料
３８２ 試料
５０１ 画素回路
５０２ 画素部
５０４ 駆動回路部
５０４ａ ゲートドライバ
５０４ｂ ソースドライバ
５０６ 保護回路
５０７ 端子部
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１１ 配線部
７１２ シール材
７１６ ＦＰＣ
７３０ 絶縁膜
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７５０ トランジスタ
７５２ トランジスタ
７６０ 接続電極
７７０ 平坦化絶縁膜
７７２ 導電膜
７７３ 絶縁膜
７７４ 導電膜
７７５ 液晶素子
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電膜
７８２ 発光素子
７８３ 液滴吐出装置
７８４ 液滴
７８５ 層
７８６ ＥＬ層
７８８ 導電膜
７９０ 容量素子
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
１１８９ インターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ コントローラ
１１９３ デコーダ
１１９４ コントローラ
１１９５ コントローラ
１１９６ レジスタ
１１９７ コントローラ
１１９８ インターフェース
１１９９ ＲＯＭ
１２８１ トランジスタ
１４００ 液滴吐出装置
１４０２ 基板
１４０３ 液滴吐出手段
１４０４ 撮像手段
１４０５ ヘッド
１４０６ 点線
１４０７ 制御手段
１４０８ 記憶媒体
１４０９ 画像処理手段
１４１０ コンピュータ
１４１１ マーカー
１４１２ ヘッド
１４１３ 材料供給源
１４１４ 材料供給源
１７０１ 回路
１７０７ 容量素子
１７０８ 容量素子
１７０９ トランジスタ
１７１０ トランジスタ
１７１３ トランジスタ
１７１４ トランジスタ
１７２０ 回路
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】