特開 2023-174895 半導体素子および半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023174895

(43)【公開日】2023-12-08

(54)【発明の名称】半導体素子および半導体装置

(51)【国際特許分類】

   H01L 21/52 20060101AFI20231201BHJP

   H01L 21/301 20060101ALI20231201BHJP

【ＦＩ】

H01L21/52 A

H01L21/78 R

【審査請求】有

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2023180064

(22)【出願日】2023-10-19

(62)【分割の表示】P 2022162236の分割

【原出願日】2018-11-05

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100135389

【弁理士】

【氏名又は名称】臼井 尚

(74)【代理人】

【識別番号】100200609

【弁理士】

【氏名又は名称】齊藤 智和

(72)【発明者】

【氏名】芳我 基治

【テーマコード（参考）】

5F047

5F063

【Ｆターム（参考）】

5F047AA11

5F047BA21

5F047BA53

5F047BB11

5F047BB16

5F063AA15

5F063BB02

5F063CB02

5F063CB05

5F063CB22

5F063CB25

5F063DD04

(57)【要約】

【課題】 接合層の電極への到達を防止することが可能な半導体素子、およびそれが搭載された半導体装置を提供する。
【解決手段】 半導体素子Ａ１０は、厚さ方向ｚを向く表面１０Ａと、厚さ方向ｚに対して直交する方向を向き、かつ表面１０Ａにつながる側面１０Ｃと、を有する素子本体１０と、厚さ方向ｚに対して直交する方向に凹む切欠部２１を有するとともに、表面１０Ａの上に配置された表面保護膜２０と、素子本体１０に導通する電極（第１電極３１１）とを備える。前記電極は、厚さ方向ｚを面内方向に含む第１断面において表面１０Ａの上に配置され、かつ切欠部２１に囲まれている。素子本体１０には、側面１０Ｃから厚さ方向ｚに対して直交する方向に突出する堰部１１１が設けられている。厚さ方向ｚに視て、堰部１１１は、切欠部２１の開口の近隣に位置する。
【選択図】 図２

【特許請求の範囲】

【請求項1】

厚さ方向を向く表面と、前記厚さ方向に対して直交する方向を向き、かつ前記表面につながる側面と、を有する素子本体と、
前記厚さ方向に対して直交する方向に凹む切欠部を有するとともに、前記表面の上に配置された表面保護膜と、
前記厚さ方向を面内方向に含む第１断面において前記表面の上に配置され、かつ前記切欠部に囲まれるとともに、前記素子本体に導通する電極と、を備え、
前記素子本体には、前記側面から前記厚さ方向に対して直交する方向に突出する堰部が設けられ、
前記厚さ方向に視て、前記堰部は、前記切欠部の開口の近隣に位置する、半導体素子。

【請求項2】

前記表面保護膜は、ポリイミドを含む材料からなる、請求項１に記載の半導体素子。

【請求項3】

前記電極は、金を含む材料からなる、請求項２に記載の半導体素子。

【請求項4】

前記素子本体は、半導体基板と、前記表面を有し、かつ前記半導体基板に積層されるとともに、前記電極が導通する半導体層と、前記半導体層の上に配置されたパッシベーション膜と、を含み、
前記表面保護膜は、前記パッシベーション膜に接し、
前記堰部は、前記半導体基板に設けられている、請求項３に記載の半導体素子。

【請求項5】

前記半導体基板は、前記表面とは反対側を向く裏面を有し、
前記堰部は、前記厚さ方向のうち前記表面が向く側を向く頂面と、前記頂面とは反対側を向く底面と、を有し、
前記底面は、前記裏面と面一である、請求項４に記載の半導体素子。

【請求項6】

前記頂面は、凹状の曲面である、請求項５に記載の半導体素子。

【請求項7】

前記半導体基板は、前記表面とは反対側を向く裏面を有し、
前記堰部は、前記厚さ方向のうち前記表面が向く側を向く頂面と、前記頂面とは反対側を向く底面と、を有し、
前記厚さ方向において、前記底面は、前記裏面から前記表面に寄って離間している、請求項４に記載の半導体素子。

【請求項8】

前記頂面は、凹状の曲面である、請求項７に記載の半導体素子。

【請求項9】

前記底面は、凹状の曲面である、請求項８に記載の半導体素子。

【請求項10】

前記厚さ方向に視て、前記堰部は、前記厚さ方向に対して直交する一方向に沿っている、請求項５ないし９のいずれかに記載の半導体素子。

【請求項11】

前記厚さ方向に視て、前記堰部は、前記素子本体の全周に位置する、請求項１０に記載の半導体素子。

【請求項12】

前記素子本体は、前記半導体層および前記電極の双方に導通する配線層を含み、
前記配線層は、前記パッシベーション膜に接している、請求項１０または１１に記載の半導体素子。

【請求項13】

前記厚さ方向において前記配線層と前記電極との間に介在するバリア膜をさらに備え、
前記バリア膜の組成は、チタンを含む、請求項１２に記載の半導体素子。

【請求項14】

請求項５ないし１３のいずれかに記載の半導体素子と、
前記半導体素子が搭載されたダイパッドと、
前記ダイパッドと前記裏面との間に介在する部分を含む接合層と、を備え、
前記接合層には、銀粒子が含有されている、半導体装置。

【請求項15】

前記ダイパッドから離れて配置された端子と、
前記端子と前記電極とに接続されたワイヤと、をさらに備える、請求項１４に記載の半導体装置。

【請求項16】

前記半導体素子および前記ワイヤを覆う封止樹脂をさらに備える、請求項１５に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子と、当該半導体素子が搭載された半導体装置とに関する。

【背景技術】

【0002】

従来、耐熱性、機械強度、化学安定性および電気絶縁性に優れるポリイミドを表面保護膜の構成材料に用いた半導体素子が広く知られている。特許文献１には、そのような半導体素子の一例が開示されている。当該半導体素子は、複数の電極（特許文献１ではボンディングパッド）と、複数の電極を露出させる開口部が設けられた表面保護膜（特許文献１ではポリイミド膜）とを備える。

【0003】

当該半導体素子は、銀ペーストを構成材料とした接合層（特許文献１ではダイボンディング材）を介して、ダイパッドなどに接合されることが一般的である。当該半導体装置において、ポリイミドを構成材料とした表面保護膜には、微小な空隙が形成されている。この空隙に水分が浸入すると、イオンマイグレーションにより接合層に含まれる銀が当該空隙に取り込まれる。これにより、表面保護膜の電気絶縁性が低下し、複数の電極が短絡されるという課題がある。

【0004】

このような事情から、厚さ方向に視て半導体素子の周縁の近傍に位置する開口部において、当該開口部と半導体素子の周縁との間に位置する表面保護膜の一部を除去する対策が考えられる。このような対策を講じることで接合層に含まれる銀のイオンマイグレーションを抑制することが期待される。しかし、表面保護膜の一部が除去されると、毛細管現象により接合層が電極に到達し、当該電極におけるワイヤの接続不良が懸念される。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開２０１１－７１３８１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明は上記事情に鑑み、接合層の電極への到達を防止することが可能な半導体素子、およびそれが搭載された半導体装置を提供することをその課題とする。

【課題を解決するための手段】

【0007】

本発明の第１の側面によれば、厚さ方向を向く表面と、および前記厚さ方向に対して直交する方向を向き、かつ前記表面につながる側面と、を有する素子本体と、前記厚さ方向に視て周縁から内方に凹む切欠部を有し、かつ前記表面の上に配置された表面保護膜と、前記表面の上に配置され、かつ前記切欠部に囲まれるとともに、前記素子本体に導通する電極と、を備え、前記素子本体には、前記側面から前記厚さ方向に対して直交する方向に向けて突出する堰部が設けられ、前記厚さ方向に視て、前記堰部は、前記切欠部の開口の近隣に位置することを特徴とする半導体素子が提供される。

【0008】

本発明の実施において好ましくは、前記表面保護膜の構成材料は、ポリイミドを含む。

【0009】

本発明の実施において好ましくは、前記電極の構成材料は、金を含む。

【0010】

本発明の実施において好ましくは、前記素子本体は、半導体基板と、前記表面を有し、かつ前記半導体基板に積層されるとともに、前記電極が導通する半導体層と、前記半導体層の上に配置されたパッシベーション膜と、を含み、前記表面保護膜は、前記パッシベ
ーション膜に接し、前記堰部は、前記半導体基板に設けられている。

【0011】

本発明の実施において好ましくは、前記半導体基板は、前記表面とは反対側を向く裏面を有し、前記堰部は、前記厚さ方向のうち前記表面が向く側を向く頂面と、前記頂面とは反対側を向く底面と、を有し、前記底面は、前記裏面と面一である。

【0012】

本発明の実施において好ましくは、前記頂面は、凹状の曲面である。

【0013】

本発明の実施において好ましくは、前記半導体基板は、前記表面とは反対側を向く裏面を有し、前記堰部は、前記厚さ方向のうち前記表面が向く側を向く頂面と、前記頂面とは反対側を向く底面と、を有し、前記厚さ方向において、前記底面は、前記裏面から前記表面に寄って離間している。

【0014】

本発明の実施において好ましくは、前記頂面は、凹状の曲面である。

【0015】

本発明の実施において好ましくは、前記底面は、凹状の曲面である。

【0016】

本発明の実施において好ましくは、前記厚さ方向に視て、前記堰部は、前記厚さ方向に対して直交する一方向に沿っている。

【0017】

本発明の実施において好ましくは、前記厚さ方向に視て、前記堰部は、前記素子本体の全周に位置する。

【0018】

本発明の実施において好ましくは、前記素子本体は、前記半導体層および前記電極の双方に導通する配線層を含み、前記配線層は、前記パッシベーション膜に接している。

【0019】

本発明の実施において好ましくは、前記厚さ方向において前記配線層と前記電極との間に介在するバリア膜をさらに備え、前記バリア膜の組成は、チタンを含む。

【0020】

本発明の第２の側面によれば、裏面を有する半導体基板を含む前記半導体素子と、前記半導体素子が搭載されたダイパッドと、前記ダイパッドと前記裏面との間に介在する部分を含む接合層と、を備え、前記接合層には、銀粒子が含有されていることを特徴とする半導体装置が提供される。

【0021】

本発明の実施において好ましくは、前記ダイパッドから離れて配置された端子と、前記端子と前記電極とに接続されたワイヤと、をさらに備える。

【0022】

本発明の実施において好ましくは、前記半導体素子および前記ワイヤを覆う封止樹脂をさらに備える。

【発明の効果】

【0023】

本発明に係る半導体素子によれば、それが搭載された半導体装置において接合層の電極への到達を防止することが可能となる。

【0024】

本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

【図面の簡単な説明】

【0025】

【図1】本発明の第１実施形態に係る半導体素子の平面図である。

【図2】図１のＩＩ－ＩＩ線に沿う断面図である。

【図3】図１のＩＩＩ－ＩＩＩ線に沿う断面図である。

【図4】図１のＩＶ－ＩＶ線に沿う断面図である。

【図5】図２および図３の部分拡大図である。

【図6】図２および図３の部分拡大図である。

【図7】図１に示す半導体素子の製造工程を説明する断面図である。

【図8】図１に示す半導体素子の製造工程を説明する断面図である。

【図9】図１に示す半導体素子の製造工程を説明する断面図である。

【図10】本発明の第１実施形態の変形例に係る半導体素子の平面図である。

【図11】図１０のＸＩ－ＸＩ線に沿う断面図である。

【図12】図１０のＸＩＩ－ＸＩＩ線に沿う断面図である。

【図13】本発明の第１実施形態に係る半導体装置の斜視図である。

【図14】図１３に示す半導体装置の平面図（封止樹脂を透過）である。

【図15】図１３に示す半導体装置の正面図である。

【図16】図１３に示す半導体装置の右側面図である。

【図17】図１４のＸＶＩＩ－ＸＶＩＩ線に沿う断面図である。

【図18】図１４のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。

【図19】図１７の部分拡大図である。

【図20】本発明の第２実施形態に係る半導体素子の平面図である。

【図21】図２０のＸＸＩ－ＸＸＩ線に沿う断面図である。

【図22】図２０のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。

【図23】図２１の部分拡大図である。

【図24】図２０に示す半導体素子の製造工程を説明する断面図である。

【図25】図２０に示す半導体素子の製造工程を説明する断面図である。

【図26】図２０に示す半導体素子の製造工程を説明する断面図である。

【図27】本発明の第２実施形態に係る半導体装置の平面図（封止樹脂を透過）である。

【図28】図２７のＸＸＶＩＩＩ－ＸＸＶＩＩＩ線に沿う断面図である。

【図29】図２７のＸＸＩＸ－ＸＸＩＸ線に沿う断面図である。

【図30】図２８の部分拡大図である。

【発明を実施するための形態】

【0026】

本発明を実施するための形態について、添付図面に基づいて説明する。

【0027】

〔第１実施形態〕
図１～図１９に基づき、本発明の第１実施形態に係る半導体素子Ａ１０と、半導体素子Ａ１０を備える半導体装置Ｂ１０について説明する。

【0028】

＜半導体素子Ａ１０＞
図１～図６に基づき、半導体素子Ａ１０について説明する。これらの図に示す半導体素子Ａ１０は、素子本体１０、表面保護膜２０、複数の第１電極３１１、複数の第２電極３１２および複数のバリア膜３２を備える。

【0029】

半導体素子Ａ１０の説明においては、便宜上、後述する素子本体１０の表面１０Ａの法線方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。

【0030】

素子本体１０は、図１に示すように、厚さ方向ｚに視て矩形状である。素子本体１０は、表面１０Ａ、裏面１０Ｂおよび側面１０Ｃを有する。表面１０Ａは、厚さ方向ｚを向く。裏面１０Ｂは、表面１０Ａとは反対側を向く。側面１０Ｃは、厚さ方向ｚに対して直交する方向を向き、かつ表面１０Ａにつながっている。半導体素子Ａ１０では、側面１０Ｃは、第１方向ｘを向く一対の第１領域１０１Ｃと、第２方向ｙを向く一対の第２領域１０２Ｃとを含む。図２～図５に示すように、素子本体１０は、半導体基板１１、半導体層１２、層間絶縁膜１３、配線層１４およびパッシベーション膜１５を含む。

【0031】

図２～図４に示すように、半導体基板１１は、半導体層１２を支持している。半導体基板１１の構成材料は、たとえばノンドープのシリコン（Ｓｉ）である。半導体基板１１は、裏面１０Ｂを有する。

【0032】

図２～図４に示すように、半導体層１２は、半導体基板１１に積層されている。半導体層１２には、ｐ型半導体およびｎ型半導体により、複数のトランジスタなどからなる回路が構成されている。半導体層１２は、エピタキシャル成長により形成される。半導体層１２は、表面１０Ａを有する。

【0033】

図５に示すように、層間絶縁膜１３は、半導体層１２の表面１０Ａを覆っている。層間絶縁膜１３は、酸化ケイ素（ＳｉＯ₂）膜、および窒化ケイ素（Ｓｉ₃Ｎ₄）膜の少なくともいずれかから構成される。層間絶縁膜１３は、プラズマＣＶＤ（Chemical Vapor Deposition）などにより形成される。

【0034】

図５に示すように、配線層１４は、半導体層１２の表面１０Ａに接して配置されている。配線層１４は、半導体層１２に導通している。配線層１４の構成材料は、たとえばアルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タングステン（Ｗ）、およびタンタル（Ｔａ）を含む金属材料群から選択された１つ、または複数の金属である。配線層１４は、第１配線層１４１および第２配線層１４２を含む。第１配線層１４１は、表面１０Ａおよび層間絶縁膜１３の双方に接している。第２配線層１４２は、第１配線層１４１に積層されている。

【0035】

図５に示すように、パッシベーション膜１５は、層間絶縁膜１３に積層されている。このため、パッシベーション膜１５は、半導体層１２の上に配置されている。パッシベーション膜１５は、電気絶縁性を有する。パッシベーション膜１５は、第１膜１５１および第２膜１５２を含む。第１膜１５１および第２膜１５２の構成材料は、たとえば窒化ケイ素である。これらのうち、第１膜１５１の構成材料は、窒化ケイ素に替えて酸化ケイ素でもよい。第１膜１５１は、層間絶縁膜１３、および配線層１４の第２配線層１４２の双方に接している。第２膜１５２は、第１膜１５１に積層されている。第２膜１５２は、複数の第１電極３１１および複数の第２電極３１２の双方に接している。パッシベーション膜１５には、第１膜１５１および第２配線層１４２を厚さ方向ｚに貫通する複数の開口１５Ａが設けられている。複数の開口１５Ａの各々から、第１電極３１１および第２電極３１２のいずれかが露出している。

【0036】

表面保護膜２０は、図２～図５に示すように、パッシベーション膜１５に接して配置されている。このため、表面保護膜２０は、素子本体１０（半導体層１２）の表面１０Ａの上に配置されている。表面保護膜２０は、電気絶縁性を有する。表面保護膜２０の構成材料は、ポリイミドを含む。表面保護膜２０は、複数の切欠部２１および複数の開口部２２を有する。

【0037】

図１、図２および図４に示すように、複数の切欠部２１は、厚さ方向ｚに視て、表面保護膜２０の周縁から内方に凹む領域である。このため、厚さ方向ｚに視て、複数の切欠部２１の各々は、半導体素子Ａ１０の外側に向けて開口している。半導体素子Ａ１０では、複数の切欠部２１の少なくとも一部は、厚さ方向ｚに視て第１方向ｘ および第２方向ｙの双方に対して開口している。図１および図３に示すように、複数の開口部２２は、表面保護膜２０を厚さ方向ｚに貫通している。複数の開口部２２の各々は、全周にわたって表面保護膜２０に囲まれている。

【0038】

複数の第１電極３１１および複数の第２電極３１２は、図５に示すように、素子本体１０の配線層１４の上に配置されている。このため、複数の第１電極３１１および複数の第２電極３１２は、素子本体１０（半導体層１２）の表面１０Ａの上に配置されている。第１電極３１１および第２電極３１２の構成材料は、金（Ａｕ）を含む。複数の第１電極３１１および複数の第２電極３１２は、複数のバリア膜３２を介して配線層１４に導通している。したがって、複数の第１電極３１１および複数の第２電極３１２は、素子本体１０の半導体層１２に導通している。あわせて、配線層１４は、半導体層１２と、複数の第１電極３１１および複数の第２電極３１２との双方に導通している。

【0039】

図１、図２および図４に示すように、複数の第１電極３１１の各々は、表面保護膜２０の切欠部２１に囲まれている。図１および図３に示すように、厚さ方向ｚに視て、複数の２１１の各々は、表面保護膜２０の開口部２２に収容されている。このため、厚さ方向ｚに視て、複数の第１電極３１１の各々は、切欠部２１の開口から半導体素子Ａ１０の外部に通じている。なお、複数の第１電極３１１のいずれかが、本発明に係る特許請求の範囲に記載の「電極」に相当する。

【0040】

複数のバリア膜３２の各々は、図５に示すように、厚さ方向ｚにおいて素子本体１０の配線層１４と、複数の第１電極３１１および複数の第２電極３１２のいずれかとの間に介在している。複数のバリア膜３２は、配線層１４の第２配線層１４２と、素子本体１０のパッシベーション膜１５との双方に接している。バリア膜３２は、導電性を有する。バリア膜３２の構成材料は、窒化チタン（ＴｉＮ）である。このため、バリア膜３２の組成は、チタンを含む。

【0041】

図１～図６（図５を除く）に示すように、素子本体１０の半導体基板１１には、側面１０Ｃから厚さ方向ｚに対して直交する方向に向けて突出する堰部１１１が設けられている。厚さ方向ｚに視て、堰部１１１は、表面保護膜２０の切欠部２１の開口の近隣に位置する。半導体素子Ａ１０では、堰部１１１は、側面１０Ｃの一対の第１領域１０１Ｃと、側面１０Ｃの一対の第２領域１０２Ｃのいずれにも設けられている。このため、厚さ方向ｚに視て、堰部１１１は、素子本体１０の全周に位置する枠状である。

【0042】

図２～図６（図５を除く）に示すように、堰部１１１は、頂面１１１Ａおよび底面１１１Ｂを有する。頂面１１１Ａは、厚さ方向ｚのうち素子本体１０の表面１０Ａが向く側を向く。頂面１１１Ａは、凹状の曲面である。底面１１１Ｂは、頂面１１１Ａとは反対側を向く。半導体素子Ａ１０では、底面１１１Ｂは、素子本体１０（半導体基板１１）の裏面１０Ｂと面一である。底面１１１Ｂから頂面１１１Ａの外縁までの堰部１１１の最小高さｈ１（堰部１１１の厚さ方向ｚにおける最小寸法）は、５０μｍ以上であることが好ましい。

【0043】

次に、図７～図９に基づき、半導体素子Ａ１０の堰部１１１の形成方法について説明する。

【0044】

まず、図７に示すように、半導体基板１１に半導体層１２を積層させた後、半導体層１２の表面１０Ａの上に、パッシベーション膜１５、表面保護膜２０および複数の第１電極３１１などを配置させる。本工程において、複数の切欠部２１が表面保護膜２０に形成される。

【0045】

次いで、図８に示すように、幅ｂ１を有する第１ブレード８１により、半導体基板１１、半導体層１２およびパッシベーション膜１５のそれぞれ一部を除去することにより、複数の溝８３を形成する。複数の溝８３は、厚さ方向ｚのうち半導体層１２の表面１０Ａが向く側から半導体基板１１の裏面１０Ｂに向けて形成される。また、複数の溝８３は、第１方向ｘおよび第２方向ｙの双方向に沿った碁盤目状となるように形成される。

【0046】

最後に、図９に示すように、幅ｂ２を有する第２ブレード８２により、半導体基板１１を切断する。幅ｂ２は、第１ブレード８１の幅ｂ１よりも小である。切断にあたっては、複数の溝８３の各々に第２ブレード８２を通過させた上で、第２ブレード８２を厚さ方向ｚに移動させる。本工程により、堰部１１１が形成された半導体素子Ａ１０が得られる。

【0047】

＜半導体素子Ａ１０の変形例＞
図１０～図１２に基づき、半導体素子Ａ１０の変形例である半導体素子Ａ１１について説明する。半導体素子Ａ１１は、表面保護膜２０および堰部１１１の構成が、先述した半導体素子Ａ１０に対して異なる。

【0048】

図１０に示すように、表面保護膜２０の複数の切欠部２１はいずれも、厚さ方向ｚに視て第２方向ｙに対して開口している。

【0049】

図１０～図１２に示すように、半導体素子Ａ１１では、堰部１１１は、側面１０Ｃの一対の第２領域１０２Ｃに設けられている。このため、厚さ方向ｚに視て、堰部１１１は、第１方向ｘに沿っている。すなわち、厚さ方向ｚに視て、堰部１１１は、厚さ方向ｚに対して直交する一方向に沿っている。

【0050】

＜半導体装置Ｂ１０＞
図１３～図１９に基づき、半導体装置Ｂ１０について説明する。これらの図に示す半導体装置Ｂ１０は、ダイパッド４１、複数の端子４２、接合層５０、複数のワイヤ６０、および封止樹脂７０を備える。半導体装置Ｂ１０は、たとえばオペアンプである。半導体装置Ｂ１０は、増幅回路、コンパレータ、積分回路および発振回路など、様々な回路に用いられる。図１３に示すように、半導体装置Ｂ１０が示す例においては、当該装置の構造形式はＳＯＰ（Single Outline Package）である。なお、半導体装置Ｂ１０の構造形式は、ＳＯＰに限定されない。なお、図１３は、理解の便宜上、封止樹脂７０を透過している。図１３において透過した封止樹脂７０を、想像線（二点鎖線）で示している。

【0051】

ダイパッド４１は、図１４、図１７および図１８に示すように、半導体素子Ａ１０が搭載される導電部材である。ダイパッド４１は、複数の端子４２とともに、同一のリードフレームから構成される。当該リードフレームの構成材料は、たとえば銅、または銅合金である。図１４および図１８に示すように、ダイパッド４１は、本体部４１１および一対の吊り部４１２を有する。

【0052】

図１４に示すように、本体部４１１は、厚さ方向ｚに視て矩形状である。本体部４１１に半導体素子Ａ１０が搭載されている。本体部４１１の表面には、たとえば銀（Ａｇ）めっきが施されている。

【0053】

図１４および図１８に示すように、一対の吊り部４１２は、本体部４１１の第１方向ｘの両側につながっている。一対の吊り部４１２は、第１方向ｘに延びる帯状である。一対の吊り部４１２は、リードフレームに対する本体部４１１の支持部材である。図１６に示すように、一対の吊り部４１２の各々は、第１方向ｘを向く端面４１２Ａを有する。一対の端面４１２Ａは、封止樹脂７０から露出している。なお、ダイパッド４１は、一対の端面４１２Ａを除き封止樹脂７０に覆われている。

【0054】

複数の端子４２は、図１４に示すように、ダイパッド４１から離れて配置された導電部材である。半導体装置Ｂ１０が示す例においては、ダイパッド４１を挟んで第２方向ｙの一方側および他方側のそれぞれに、４つの端子４２が配置されている。これらの端子４２は、第１方向ｘに沿って配列されている。複数の端子４２の各々は、パッド部４２１および露出部４２２を有する。

【0055】

図１４および図１７に示すように、パッド部４２１は、封止樹脂７０に覆われている。パッド部４２１の表面には、たとえば銀めっきが施されている。図１４～図１７に示すように、露出部４２２は、封止樹脂７０から露出している。厚さ方向ｚに視て、露出部４２２は、パッド部４２１から第１方向ｘに延びている。図１６および図１７に示すように、露出部４２２は、第２方向ｙに視てクランク状に屈曲している。露出部４２２は、半導体装置Ｂ１０を配線基板に実装する際に用いられる。露出部４２２の表面には、たとえば錫（Ｓｎ）めっきが施されている。

【0056】

接合層５０は、図１７～図１９に示すように、ダイパッド４１の本体部４１１と、半導体素子Ａ１０の素子本体１０の裏面１０Ｂとの間に介在する部分を含む。接合層５０には、銀粒子が含有されている。接合層５０の構成材料は、たとえば、銀粒子が含有されたエポキシ樹脂である。接合層５０の一部は、半導体素子Ａ１０の堰部１１１に付着している。

【0057】

複数のワイヤ６０は、図１４および図１７に示すように、半導体素子Ａ１０の複数の第１電極３１１および複数の第２電極３１２と、複数の端子４２のパッド部４２１とに、個別に接続されている。これにより、複数の第１電極３１１および複数の第２電極３１２は、複数の端子４２に導通している。ワイヤ６０の構成材料は、たとえば金である。

【0058】

封止樹脂７０は、図１７および図１８に示すように、半導体素子Ａ１０、接合層５０および複数のワイヤ６０と、ダイパッド４１および複数の端子４２の各々の一部ずつとを覆っている。封止樹脂７０の構成材料は、たとえば黒色のエポキシ樹脂である。封止樹脂７０は、主面７１、裏面７２、一対の第１側面７３１および一対の第２側面７３２を有する。

【0059】

図１７および図１８に示すように、主面７１は、厚さ方向ｚのうち素子本体１０の表面１０Ａが向く側を向く。図１７および図１８に示すように、裏面７２は、主面７１とは反対側を向く。半導体装置Ｂ１０を配線基板に実装した際、裏面７２は、当該配線基板に対向する。

【0060】

図１４～図１７に示すように、一対の第１側面７３１は、第２方向ｙにおいて互いに離間している。一対の第１側面７３１の各々は、厚さ方向ｚの両側において主面７１および裏面７２につながっている。一対の第１側面７３１の各々から、複数の端子４２の露出部４２２が露出している。

【0061】

図１４～図１８（図１７を除く）に示すように、一対の第２側面７３２は、第１方向ｘにおいて互いに離間している。一対の第２側面７３２の各々は、厚さ方向ｚの両側において主面７１および裏面７２につながっている。また、一対の第２側面７３２の各々は、第２方向ｙの両側において一対の第１側面７３１につながっている。一対の第２側面７３２から、ダイパッド４１の一対の吊り部４１２の端面４１２Ａが露出している。

【0062】

次に、半導体素子Ａ１０および半導体装置Ｂ１０の作用効果について説明する。

【0063】

半導体素子Ａ１０は、表面１０Ａおよび側面１０Ｃを有する素子本体１０と、表面１０Ａの上に配置された表面保護膜２０とを備える。表面保護膜２０は、厚さ方向ｚに視て周縁から内方に凹む切欠部２１を有する。素子本体１０に導通する半導体素子Ａ１０の第１電極３１１は、切欠部２１に囲まれている。素子本体１０には、側面１０Ｃから厚さ方向ｚに対して直交する方向に向けて突出する堰部１１１が設けられている。厚さ方向ｚに視て、堰部１１１は、切欠部２１の開口の近隣に位置する。これにより、図１９に示すように、半導体装置Ｂ１０において毛細管現象により接合層５０が側面１０Ｃを這い上がることを、堰部１１１により抑制できる。したがって、半導体素子Ａ１０によれば、半導体装置Ｂ１０において接合層５０の第１電極３１１への到達を防止することが可能となる。

【0064】

素子本体１０に堰部１１１が設けられることにより、素子本体１０の表面積が拡大する。これにより、半導体装置Ｂ１０において素子本体１０に対する接合層５０の付着面積が増加するため、ダイパッド４１に対する半導体素子Ａ１０の接合強度の増加を図ることができる。

【0065】

表面保護膜２０の構成材料は、ポリイミドを含む。このような場合であっても、表面保護膜２０は切欠部２１を有することにより、半導体装置Ｂ１０において接合層５０に含まれる銀のイオンマイグレーションにより第１電極３１１の短絡を防止することができる。

【0066】

第１電極３１１の構成材料は、金を含む。これにより、半導体装置Ｂ１０において第１電極３１１に対するワイヤ６０の接合強度が増加する。したがって、半導体装置Ｂ１０の信頼性の向上を図ることができる。

【0067】

堰部１１１は、厚さ方向ｚのうち表面１０Ａが向く側を向く頂面１１１Ａを有する。頂面１１１Ａは、曲面である。これは、図８に示す半導体素子Ａ１０の製造工程において、第１ブレード８１により形成される溝８３の痕跡である。

【0068】

厚さ方向ｚに視て、堰部１１１は、素子本体１０の全周に位置する。これにより、半導体装置Ｂ１０において毛細管現象により接合層５０が側面１０Ｃを這い上がることを、より効果的に抑制できる。

【0069】

半導体素子Ａ１０は、厚さ方向ｚにおいて配線層１４と第１電極３１１との間に介在するバリア膜３２をさらに備える。バリア膜３２の組成は、チタンを含む。これにより、第１電極３１１は、配線層１４に対してオーミック接触を図ることができる。また、第１電極３１１に含まれる金属成分が素子本体１０に拡散することを防止できる。

【0070】

〔第２実施形態〕
図２０～図３０に基づき、本発明の第２実施形態に係る半導体素子Ａ２０と、半導体素子Ａ２０を備える半導体装置Ｂ２０について説明する。これらの図において、先述した半導体素子Ａ１０および半導体装置Ｂ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。

【0071】

＜半導体素子Ａ２０＞
図２０～図２３に基づき、半導体素子Ａ２０について説明する。半導体素子Ａ２０においては、堰部１１１の構成が、先述した半導体素子Ａ１０と異なる。

【0072】

図２１～図２３に示すように、厚さ方向ｚにおいて、堰部１１１の底面１１１Ｂは、素子本体１０（半導体基板１１）の裏面１０Ｂから素子本体１０（半導体層１２）の表面１０Ａに寄って離間している。なお、図２０に示すように、厚さ方向ｚに視た半導体素子Ａ２０の形状は、半導体素子Ａ１０の形状と同一である。底面１１１Ｂは、凹状の曲面である。底面１１１Ｂの内縁から頂面１１１Ａの外縁までの堰部１１１の最小高さｈ２（堰部１１１の厚さ方向ｚにおける最小寸法）は、５０μｍ以上であることが好ましい。

【0073】

半導体素子Ａ２０においても、先述した半導体素子Ａ１１と同様に、厚さ方向ｚに視て、堰部１１１が厚さ方向ｚに対して直交する一方向に沿った構成とすることができる。

【0074】

次に、図２４～図２６に示すように、半導体素子Ａ２０の堰部１１１の形成方法について説明する。

【0075】

まず、図２４に示すように、図７に示す半導体基板１１および半導体層１２などに対して、幅ｂ１を有する第１ブレード８１により、半導体基板１１、半導体層１２およびパッシベーション膜１５のそれぞれ一部を除去することにより、複数の第１溝８３１を形成する。複数の第１溝８３１は、厚さ方向ｚのうち半導体層１２の表面１０Ａが向く側から半導体基板１１の裏面１０Ｂに向けて形成される。また、複数の第１溝８３１は、第１方向ｘおよび第２方向ｙの双方向に沿った碁盤目状となるように形成される。

【0076】

次いで、図２５に示すように、第１ブレード８１により、半導体基板１１の一部を除去することにより複数の第２溝８３２を形成する。複数の第２溝８３２は、厚さ方向ｚのうち半導体基板１１の裏面１０Ｂが向く側から半導体層１２の表面１０Ａに向けて形成される。また、複数の第２溝８３２は、複数の第２溝８３２に対応した碁盤目状となるように形成される。

【0077】

最後に、図２６に示すように、幅ｂ２を有する第２ブレード８２により、半導体基板１１を切断する。幅ｂ２は、第１ブレード８１の幅ｂ１よりも小である。切断にあたっては、複数の第１溝８３１の各々に第２ブレード８２を通過させた上で、第２ブレード８２を厚さ方向ｚに移動させて第１溝８３１に対応する第２溝８３２に到達させる。本工程により、堰部１１１が形成された半導体素子Ａ２０が得られる。

【0078】

＜半導体装置Ｂ２０＞
図２７～図３０に基づき、半導体装置Ｂ２０について説明する。半導体装置Ｂ２０においては、半導体素子Ａ２０の構成が、先述した半導体装置Ｂ１０と異なる。なお、図２７に示すように、ダイパッド４１に対する半導体素子Ａ２０の搭載位置は、半導体装置Ｂ１０における半導体素子Ａ１０の搭載位置と同一である。

【0079】

図２８および図２９に示すように、接合層５０の一部は、半導体素子Ａ２０の堰部１１１に付着している。図３０に示すように、接合層５０は、堰部１１１の底面１１１Ｂの全体にわたって接している。

【0080】

次に、半導体素子Ａ２０および半導体装置Ｂ２０の作用効果について説明する。

【0081】

半導体素子Ａ２０は、表面１０Ａおよび側面１０Ｃを有する素子本体１０と、表面１０Ａの上に配置された表面保護膜２０とを備える。表面保護膜２０は、厚さ方向ｚに視て周縁から内方に凹む切欠部２１を有する。素子本体１０に導通する半導体素子Ａ２０の第１電極３１１は、切欠部２１に囲まれている。素子本体１０には、側面１０Ｃから厚さ方向ｚに対して直交する方向に向けて突出する堰部１１１が設けられている。厚さ方向ｚに視て、堰部１１１は、切欠部２１の開口の近隣に位置する。これにより、図３０に示すように、半導体装置Ｂ２０において毛細管現象により接合層５０が側面１０Ｃを這い上がることを、堰部１１１により抑制できる。したがって、半導体素子Ａ２０によっても、半導体装置Ｂ２０において接合層５０の第１電極３１１への到達を防止することが可能となる。

【0082】

半導体素子Ａ２０の堰部１１１の底面１１１Ｂは、素子本体１０（半導体基板１１）の裏面１０Ｂから素子本体１０（半導体層１２）の表面１０Ａに寄って離間している。これにより、半導体装置Ｂ２０において底面１１１Ｂに接する接合層５０の部分に投錨効果（アンカー効果）が得られるため、ダイパッド４１に対する半導体素子Ａ２０の接合強度の増加を図ることができる。

【0083】

堰部１１１の頂面１１１Ａは、曲面である。これは、図２４に示す半導体素子Ａ２０の製造工程において、第１ブレード８１により形成される第１溝８３１の痕跡である。堰部１１１の底面１１１Ｂは、曲面である。これは、図２５に示す半導体素子Ａ２０の製造工程において、第１ブレード８１により形成される第２溝８３２の痕跡である。

【0084】

本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。

【符号の説明】

【0085】

Ａ１０，Ａ１１，Ａ２０：半導体素子
Ｂ１０，Ｂ２０：半導体装置
１０：素子本体
１０Ａ：表面
１０Ｂ：裏面
１０Ｃ：側面
１０１Ｃ，１０２Ｃ：第１領域，第２領域
１１：半導体基板
１１１：堰部
１１１Ａ：頂面
１１１Ｂ：底面
１２：半導体層
１３：層間絶縁膜
１４：配線層
１４１，１４２：第１配線層，第２配線層
１５：パッシベーション膜
１５Ａ：開口
１５１，１５２：第１膜，第２膜
２０：表面保護膜
２１：切欠部
２２：開口部
３１１，３１２：第１電極，第２電極
３２：バリア膜
４１：ダイパッド
４１１：本体部
４１２：吊り部
４１２Ａ：端面
４２：端子
４２１：パッド部
４２２：露出部
５０：接合層
６０：ワイヤ
７０：封止樹脂
７１：主面
７２：裏面
７３１，７３２：第１側面，第２側面
８１，８２：第１ブレード，第２ブレード
８３：溝
８３１，８３２：第１溝，第２溝
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】