特開 2023-175096 増幅装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023175096

(43)【公開日】2023-12-12

(54)【発明の名称】増幅装置

(51)【国際特許分類】

   H03F 3/217 20060101AFI20231205BHJP

【ＦＩ】

H03F3/217

【審査請求】未請求

【請求項の数】4

【出願形態】ＯＬ

(21)【出願番号】P 2022087371

(22)【出願日】2022-05-30

(71)【出願人】

【識別番号】000227180

【氏名又は名称】日置電機株式会社

(74)【代理人】

【識別番号】100104787

【弁理士】

【氏名又は名称】酒井 伸司

(72)【発明者】

【氏名】西島 克俊

(72)【発明者】

【氏名】飯島 淳司

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA24

5J500AA66

5J500AC04

5J500AC57

5J500AC86

5J500AC87

5J500AF11

5J500AF16

5J500AH09

5J500AH25

5J500AH29

5J500AH39

5J500AK42

5J500AK65

5J500AK66

5J500AM09

5J500AQ04

5J500AT01

5J500PF03

5J500PF06

5J500PG07

5J500WU05

(57)【要約】

【課題】パンピング発生時の高電位ラインおよび低電位ラインにおける電圧変動を軽減しつつ製造コストを低減する。
【解決手段】Ｄ級増幅回路１０と、正電位ラインＬＰとグランドラインＬＧとの間に配置されたコンデンサＣ１と、グランドラインＬＧと負電位ラインＬＭとの間に配置されたコンデンサＣ２と、ラインＬＰ，ＬＭにおける電圧変動を軽減する電圧変動軽減回路２０とを備え、電圧変動軽減回路２０は、ラインＬＰ，ＬＭの電圧を監視して過電圧を検出する過電圧検出回路２２と、ラインＬＰにおける過電圧が検出されたときに作動してコンデンサＣ１の電荷を放電する半導体スイッチＳ３と、ラインＬＭにおける過電圧が検出されたときに作動してコンデンサＣ２の電荷を放電する半導体スイッチＳ４と、半導体スイッチＳ３，Ｓ４の作動時に双方を流れる電流Ｉ２，Ｉ４で駆動されるファンＦ１，Ｆ２とを備えている。
【選択図】図１

【特許請求の範囲】

【請求項1】

高電位に接続される高電位ラインおよび低電位に接続される低電位ラインの間に配置され、かつ交互にオン／オフ駆動される高電位側半導体スイッチおよび低電位側半導体スイッチを備えてハーフブリッジ型に構成されると共にＤ級で動作するＤ級増幅回路と、
前記高電位ラインと前記高電位および前記低電位の間の中間電位に接続される中間電位ラインとの間に配置された高電位側コンデンサと、
前記中間電位ラインと前記低電位ラインとの間に配置された低電位側コンデンサと、
前記高電位ラインおよび前記低電位ラインにおける電圧変動を軽減する電圧変動軽減回路とを備え、
前記電圧変動軽減回路は、前記高電位ラインおよび前記低電位ラインの電圧を監視して過電圧を検出する過電圧検出回路と、前記過電圧検出回路によって前記高電位ラインにおける過電圧が検出されたときに作動して前記高電位側コンデンサの電荷を放電する高電位側放電用半導体スイッチ回路と、前記過電圧検出回路によって前記低電位ラインにおける過電圧が検出されたときに作動して前記低電位側コンデンサの電荷を放電する低電位側放電用半導体スイッチ回路とを備えている増幅装置であって、
前記電圧変動軽減回路は、前記高電位側放電用半導体スイッチ回路および前記低電位側放電用半導体スイッチ回路のうちの少なくとも一方の作動時に当該少なくとも一方を流れる電流で駆動されるファン装置を備えている増幅装置。

【請求項2】

前記ファン装置は、前記高電位側放電用半導体スイッチ回路の作動時に当該高電位側放電用半導体スイッチ回路を流れる電流で駆動される第１ファン、および前記低電位側放電用半導体スイッチ回路の作動時に当該低電位側放電用半導体スイッチ回路を流れる電流で駆動される第２ファンを備えて構成されている請求項１記載の増幅装置。

【請求項3】

前記高電位側放電用半導体スイッチ回路および前記低電位側放電用半導体スイッチ回路は、フルブリッジ型に構成され、
前記ファン装置は、前記高電位側放電用半導体スイッチ回路の作動時に当該高電位側放電用半導体スイッチ回路を流れる電流、および前記低電位側放電用半導体スイッチ回路の作動時に当該低電位側放電用半導体スイッチ回路を流れる電流の双方で駆動される請求項１記載の増幅装置。

【請求項4】

前記ファン装置は、前記高電位側放電用半導体スイッチ回路および低電位側放電用半導体スイッチ回路の少なくとも一方に向けて送風可能な位置に配設されている請求項１から３のいずれかに記載の増幅装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、Ｄ級増幅回路と電圧変動軽減回路とを備えた増幅装置に関するものである。

【背景技術】

【0002】

この種の増幅装置として下記の非特許文献に開示されている増幅装置が知られている。図５に示すように、増幅装置１Ｘは、コンデンサＣ１，Ｃ２、Ｄ級増幅回路１０および電圧変動軽減回路２０Ｘを備えて構成されている。

【0003】

この場合、コンデンサＣ１は、正電位ＶDDに接続される正電位ラインＬＰとグランドに接続されるグランドラインＬＧとの間に配置され、コンデンサＣ２は、グランドラインＬＧと負電位ＶSSに接続される負電位ラインＬＭとの間に配置されている。

【0004】

Ｄ級増幅回路１０は、正弦波信号Ｓｓを生成する信号生成回路１１と、信号生成回路１１から出力された正弦波信号Ｓｓに基づいて後述する半導体スイッチＳ１，Ｓ２を駆動するためのパルス状の駆動信号ＶＨ，ＶＬを生成する駆動回路１２と、正電位ラインＬＰおよび負電位ラインＬＭの間に配置され、かつ交互にオン／オフ駆動される正電位側の半導体スイッチＳ１および負電位側の半導体スイッチＳ２を備えてハーフブリッジ型に構成されると共にＤ級で動作するスイッチ回路１３と、インダクターＬｆおよびコンデンサＣｆで構成されるローパスフィルター回路１４とを備えて構成されている。

【0005】

電圧変動軽減回路２０Ｘは、正電位ラインＬＰおよび負電位ラインＬＭの間に直列に配置された半導体スイッチＳ３，Ｓ４からなるスイッチ回路２１と、正電位ラインＬＰおよび負電位ラインＬＭの間に直列に配置された抵抗Ｒ１，Ｒ２からなり、両抵抗Ｒ１，Ｒ２の接続点が各半導体スイッチＳ３，Ｓ４のゲートに接続された過電圧検出回路２２とを備えて構成されている。

【0006】

この増幅装置１Ｘでは、Ｄ級増幅回路１０が駆動回路１２から出力された駆動信号ＶＨ，ＶＬに従い、交互にオン／オフ制御されてＤ級増幅して矩形波信号をローパスフィルター回路１４に出力する。この際に、ローパスフィルター回路１４は、低域周波数だけを通過させて正弦波の出力信号Ｓｏを負荷（同図では、抵抗Ｒｏ）に出力する。

【0007】

この場合、Ｄ級増幅回路１０がＤ級増幅を行うときに、パンピングが発生する。このパンピングとは、スイッチ回路１３の正負の電位（ＶDD，ＶSS）が一定電圧でなくなることをいい、スイッチ回路１３がハーフブリッジ構成であって、駆動信号ＶＨ，ＶＬ（つまり出力信号Ｓｏ）の周波数が低いときほど起こり易い。具体的には、半導体スイッチＳ１がオン制御された際に、負電位ラインＬＭに接続されているコンデンサＣ２に電流が流入して充電されることにより、コンデンサＣ２のマイナス端子の電位が負電位ＶSSの電圧よりもさらに負側に低下する。つまり、この際には、負電位ラインＬＭにマイナス電位の過電圧が発生する。一方、半導体スイッチＳ２がオン制御された際には、正電位ラインＬＰに接続されているコンデンサＣ１に電流が流入して充電されることにより、コンデンサＣ１のプラス端子の電位が正電位ＶDDの電圧よりもさらに正側に上昇する。つまり、この際には、正電位ラインＬＰにプラス電位の過電圧が発生する。

【0008】

したがって、パンピングが発生したときには、出力信号Ｓｏの信号レベルが本来出力すべき信号レベルから変動するだけでなく、正電位ラインＬＰおよび負電位ラインＬＭに接続されている電源回路や、半導体スイッチＳ１，Ｓ２が破損するという事態を招くことがある。このため、この増幅装置１Ｘでは、過電圧検出回路２２が、正電位ラインＬＰおよび負電位ラインＬＭに生じる過電圧を検出して半導体スイッチＳ３，Ｓ４のオン／オフを制御する。具体的には、正電位ラインＬＰに過電圧が生じたときには、過電圧検出回路２２によって検出される電圧が上昇して半導体スイッチＳ３のゲート電圧が上昇する。この結果、半導体スイッチＳ３が作動してコンデンサＣ１に蓄積されている電荷を放電させることにより、コンデンサＣ１のプラス端子の電位、つまり正電位ラインＬＰの電圧を正電位ＶDD近傍まで低下させる。一方、負電位ラインに過電圧が生じたときには、過電圧検出回路２２によって検出される電圧が低下して半導体スイッチＳ４のゲート電圧が低下する。この結果、半導体スイッチＳ４が作動してコンデンサＣ２に蓄積されている電荷を放電させることにより、コンデンサＣ２のマイナス端子の電位、つまり負電位ラインＬＭの電圧を負電位ＶSS近傍まで上昇させる。この結果、この増幅装置１Ｘでは、パンピング発生時の正電位ラインＬＰおよび負電位ラインＬＭにおける電圧変動を軽減することが可能となっている。

【先行技術文献】

【非特許文献】

【0009】

【非特許文献1】本田潤著 Ｄ級／ディジタルアンプの設計と製作 ＣＱ出版社 ２００４年１１月

【発明の概要】

【発明が解決しようとする課題】

【0010】

ところが、従来の増幅装置１Ｘでは、半導体スイッチＳ３，Ｓ４が飽和領域で動作しているため、半導体スイッチＳ３，Ｓ４が発熱する。特に、正電位ＶDDや負電位ＶSSが高電圧のときや、大きな電流を半導体スイッチＳ３，Ｓ４に流すときには、発熱量が膨大となり、さらに低周波数の出力信号Ｓｏを生成するときには、発熱量が一層膨大となる。したがって、半導体スイッチＳ３，Ｓ４として耐電力の大きなものを用いたり、放熱用のヒートシンクを大きなものとする必要があるため、電圧変動軽減回路２０Ｘの製造コスト、ひいては増幅装置１Ｘの製造コストが大幅に上昇しているという問題点がある。

【0011】

本発明は、かかる解決すべき課題に鑑みてなされたものであり、パンピング発生時の高電位ラインおよび低電位ラインにおける電圧変動を軽減しつつ、高電位側放電用半導体スイッチ回路や低電位側放電用半導体スイッチ回路の発熱を抑制することにより、製造コストを低減し得る増幅装置を提供することを主目的とする。

【課題を解決するための手段】

【0012】

本発明に係る増幅装置は、高電位に接続される高電位ラインおよび低電位に接続される低電位ラインの間に配置され、かつ交互にオン／オフ駆動される高電位側半導体スイッチおよび低電位側半導体スイッチを備えてハーフブリッジ型に構成されると共にＤ級で動作するＤ級増幅回路と、前記高電位ラインと前記高電位および前記低電位の間の中間電位に接続される中間電位ラインとの間に配置された高電位側コンデンサと、前記中間電位ラインと前記低電位ラインとの間に配置された低電位側コンデンサと、前記高電位ラインおよび前記低電位ラインにおける電圧変動を軽減する電圧変動軽減回路とを備え、前記電圧変動軽減回路は、前記高電位ラインおよび前記低電位ラインの電圧を監視して過電圧を検出する過電圧検出回路と、前記過電圧検出回路によって前記高電位ラインにおける過電圧が検出されたときに作動して前記高電位側コンデンサの電荷を放電する高電位側放電用半導体スイッチ回路と、前記過電圧検出回路によって前記低電位ラインにおける過電圧が検出されたときに作動して前記低電位側コンデンサの電荷を放電する低電位側放電用半導体スイッチ回路とを備えている増幅装置であって、前記電圧変動軽減回路は、前記高電位側放電用半導体スイッチ回路および前記低電位側放電用半導体スイッチ回路のうちの少なくとも一方の作動時に当該少なくとも一方を流れる電流で駆動されるファン装置を備えている。

【0013】

この増幅装置によれば、高電位側放電用半導体スイッチ回路や低電位側放電用半導体スイッチ回路の発熱を抑制することができるため、パンピング発生時の高電位ラインおよび低電位ラインにおける電圧変動を軽減しつつ、低耐電力タイプの半導体スイッチを高電位側放電用半導体スイッチ回路や低電位側放電用半導体スイッチ回路に使用したり、高電位側放電用半導体スイッチ回路や低電位側放電用半導体スイッチ回路用のヒートシンクを小型化することができる結果、電圧変動軽減回路の製造コスト、ひいては、増幅装置の製造コストを十分に低減することができる。

【0014】

また、本発明に係る増幅装置は、前記ファン装置は、前記高電位側放電用半導体スイッチ回路の作動時に当該高電位側放電用半導体スイッチ回路を流れる電流で駆動される第１ファン、および前記低電位側放電用半導体スイッチ回路の作動時に当該低電位側放電用半導体スイッチ回路を流れる電流で駆動される第２ファンを備えて構成されている。この増幅装置によれば、高電位側放電用半導体スイッチ回路および低電位側放電用半導体スイッチ回路の双方の発熱を分散することができる結果、高電位側放電用半導体スイッチ回路および低電位側放電用半導体スイッチ回路の発熱を確実に抑制することができる。

【0015】

また、本発明に係る増幅装置は、前記高電位側放電用半導体スイッチ回路および前記低電位側放電用半導体スイッチ回路は、フルブリッジ型に構成され、前記ファン装置は、前記高電位側放電用半導体スイッチ回路の作動時に当該高電位側放電用半導体スイッチ回路を流れる電流、および前記低電位側放電用半導体スイッチ回路の作動時に当該低電位側放電用半導体スイッチ回路を流れる電流の双方で駆動される。この増幅装置によれば、ファン装置を１つのファンで構成できるため、電圧変動軽減回路の製造コスト、ひいては、増幅装置の製造コストを十分に低減することができる。

【0016】

また、本発明に係る増幅装置は、前記ファン装置は、前記高電位側放電用半導体スイッチ回路および低電位側放電用半導体スイッチ回路の少なくとも一方に向けて送風可能な位置に配設されている。この増幅装置によれば、ファン装置が高電位側放電用半導体スイッチ回路および低電位側放電用半導体スイッチ回路の少なくとも一方に向けて送風可能な位置に配設されているため、半導体スイッチを十分に冷却することができる結果、発熱による半導体スイッチの故障を有効に回避することができる。

【発明の効果】

【0017】

本願発明に係る増幅装置によれば、パンピング発生時の高電位ラインおよび低電位ラインにおける電圧変動を軽減しつつ、高電位側放電用半導体スイッチ回路や低電位側放電用半導体スイッチ回路の発熱を抑制することができるため、電圧変動軽減回路の製造コストを低減することができる結果、増幅装置の製造コストを十分に低減することができる。

【図面の簡単な説明】

【0018】

【図1】増幅装置１の構成を示す構成図である。

【図2】増幅装置１の動作を説明するための波形図であって、（ａ）は駆動信号ＶＨ，ＶＬの波形図であり、（ｂ）は出力信号Ｓｏの波形図であり、（ｃ）は正電位ラインＬＰおよび負電位ラインＬＭの電圧波形図である。

【図3】増幅装置１における半導体スイッチＳ３，Ｓ４およびファンＦ１，Ｆ２などの配置状態を示す構成図である。

【図4】増幅装置１Ａの構成を示す構成図である。

【図5】従来の増幅装置１Ｘの構成を示す構成図である。

【発明を実施するための形態】

【0019】

以下、本発明に係る増幅装置の実施の形態について、添付図面を参照して説明する。なお、従来の増幅装置１Ｘにおける構成要素と同一の構成要素については、同一の符号を付して、重複した説明を省略する。

【0020】

最初に第１の実施例について説明する。

【0021】

図１に示す増幅装置１は、Ｄ級増幅回路１０、コンデンサＣ１，Ｃ２および電圧変動軽減回路２０を備えて構成されている。

【0022】

コンデンサＣ１は、高電位側コンデンサの一例であって、例えば、電解コンデンサで構成されて、正電位ＶDD（高電位の一例）に接続される高電位ラインとしての正電位ラインＬＰと、グランド（中間電位の一例）に接続される中間電位ラインとしてのグランドラインＬＧとの間に配置されている。また、コンデンサＣ１のプラス端子が正電位ラインＬＰに接続されると共にマイナス端子がグランドラインＬＧに接続されている。コンデンサＣ２は、低電位側コンデンサの一例であって、例えば、電解コンデンサで構成されて、グランドラインＬＧと負電位ＶSS（低電位の一例）に接続される低電位ラインとしての負電位ラインＬＭとの間に配置されている。また、コンデンサＣ２のプラス端子がグランドラインＬＧに接続されると共にマイナス端子が負電位ラインＬＭに接続されている。

【0023】

Ｄ級増幅回路１０は、信号生成回路１１、駆動回路１２、スイッチ回路１３およびローパスフィルター回路１４を備えて構成されている。

【0024】

信号生成回路１１は、発振回路で構成されて、例えば、正弦波信号Ｓｓを生成して駆動回路１２に出力する。駆動回路１２は、内部で発生させた三角波信号（のこぎり波信号）と入力した正弦波信号Ｓｓとに基づいて、スイッチ回路１３を駆動するＰＷＭ変調信号であるパルス状の駆動信号ＶＨ，ＶＬを生成する。

【0025】

スイッチ回路１３は、ＰチャネルＦＥＴである高電位側半導体スイッチ（ハイサイドスイッチ）としての半導体スイッチＳ１と、ＮチャネルＦＥＴである低電位側半導体スイッチ（ローサイドスイッチ）としての半導体スイッチＳ２とで構成されている。この場合、半導体スイッチＳ１のソースが正電位ラインＬＰに接続され、半導体スイッチＳ１，Ｓ２の各ドレインが互いに接続され、かつ半導体スイッチＳ２のソースが負電位ラインＬＭに接続されることにより、両半導体スイッチＳ１，Ｓ２が正電位ラインＬＰおよび負電位ラインＬＭの間に配置されてハーフブリッジ型に構成されている。また、各半導体スイッチＳ１，Ｓ２の各ゲートが駆動回路１２に接続されることにより、各半導体スイッチＳ１，Ｓ２は、駆動回路１２から出力される駆動信号ＶＨ，ＶＬに従って交互にオン／オフ駆動されることでＤ級で動作する。なお、ＮチャネルＦＥＴを半導体スイッチＳ１に用いる構成を採用することもできる。

【0026】

ローパスフィルター回路１４は、インダクターＬｆおよびコンデンサＣｆを備えて構成されている。このローパスフィルター回路１４は、スイッチ回路１３から出力される矩形波信号である出力信号を入力すると共に高域周波数の通過を遮断すると共に低域周波数を通過させることにより、正弦波の出力信号Ｓｏを負荷（抵抗Ｒｏ）に出力する。

【0027】

電圧変動軽減回路２０は、スイッチ回路２１、過電圧検出回路２２、抵抗器２３，２４およびファンＦ１，Ｆ２を備えて構成されている。

【0028】

スイッチ回路２１は、高電位側放電用半導体スイッチ回路を構成するＮチャネルＦＥＴである半導体スイッチＳ３と、低電位側放電用半導体スイッチ回路を構成するＰチャネルＦＥＴである半導体スイッチＳ４とで構成されている。この場合、半導体スイッチＳ３のドレインが正電位ラインＬＰ側に配置されたファンＦ１の電流出力側端子に接続され、ソースがグランドラインＬＧに接続され、かつゲートが後述する抵抗Ｒ１，Ｒ２の接続点に接続されている。また、半導体スイッチＳ４のドレインが負電位ラインＬＭ側に配置されたファンＦ２の電流入力側端子に接続され、ソースがグランドラインＬＧに接続され、かつゲートが抵抗Ｒ１，Ｒ２の接続点に接続されている。この場合、半導体スイッチＳ３が、過電圧検出回路２２によって正電位ラインＬＰにおける過電圧が検出されたときに作動してコンデンサＣ１の電荷を放電する。また、半導体スイッチＳ４が、過電圧検出回路２２によって負電位ラインＬＭにおける過電圧が検出されたときに作動してコンデンサＣ２の電荷を放電する。

【0029】

過電圧検出回路２２は、正電位ラインＬＰおよび負電位ラインＬＭの間に直列接続された抵抗Ｒ１，Ｒ２で構成されて、正電位ラインＬＰおよび負電位ラインＬＭの電圧を監視して過電圧を検出する。この場合、抵抗Ｒ１の一端が正電位ラインＬＰに接続され、抵抗Ｒ１の他端と抵抗Ｒ２の一端が接続され、かつ抵抗Ｒ２の他端が負電位ラインＬＭに接続されている。また、抵抗Ｒ１の他端と抵抗Ｒ２の一端との接続点は、半導体スイッチＳ３，Ｓ４のゲートに接続されている。

【0030】

ファンＦ１，Ｆ２は、ファン装置を構成する。この場合、ファンＦ１は、抵抗器２３と半導体スイッチＳ３のドレインとの間に接続されて、半導体スイッチＳ３の作動時に半導体スイッチＳ３を流れる電流で駆動される。また、その際に、ファンＦ１は、半導体スイッチＳ３で消費される電力の一部を消費することにより、半導体スイッチＳ３での発熱を軽減（分散）する。一方、ファンＦ２は、半導体スイッチＳ４のドレインと抵抗器２４との間に接続されて、半導体スイッチＳ４の作動時に半導体スイッチＳ４を流れる電流で駆動される。また、その際に、ファンＦ２は、半導体スイッチＳ４で消費される電力の一部を消費することにより、半導体スイッチＳ４での発熱を軽減（分散）する。

【0031】

また、図３に示すように、ファンＦ１は、増幅装置１のシャーシ２に取り付けられおり、シャーシ２内に設けられたプリント配線板３上に配置されてヒートシンク４に取り付けられた半導体スイッチＳ３とプリント配線板３に配置された抵抗器２３とに向けて送風可能な位置に配設されている。一方、ファンＦ２は、シャーシ２に取り付けられおり、同じくプリント配線板３上に配置されてヒートシンク４に取り付けられた半導体スイッチＳ４とプリント配線板３に配置された抵抗器２４とに向けて送風可能な位置に配設されている。この場合、本例では、ファン装置は、半導体スイッチＳ３（高電位側放電用半導体スイッチ回路の一例）および半導体スイッチＳ４（低電位側放電用半導体スイッチ回路の一例）の少なくとも一方の例としての双方に向けて送風可能な位置に配設されている。なお、同図は、シャーシ２を透視した状態で各構成要素を図示している。

【0032】

抵抗器２３は、正電位ラインＬＰとファンＦ１の電流入力端子との間に接続されて、半導体スイッチＳ３を電流が流れる際に、その電流を通過させて半導体スイッチＳ３で消費される電力の一部を消費することにより、半導体スイッチＳ３での発熱を軽減（分散）する。一方、抵抗器２４は、ファンＦ２の電流出力端子と負電位ラインＬＭとの間に接続されて、半導体スイッチＳ４を電流が流れる際に、その電流を通過させて半導体スイッチＳ４で消費される電力の一部を消費することにより、半導体スイッチＳ４での発熱を軽減（分散）する。

【0033】

次に、図１，２を参照して、増幅装置１の動作について説明する。

【0034】

最初に、図１に示す駆動回路１２が、信号生成回路１１から出力された正弦波信号Ｓｓを入力すると共に、図２（ａ）に示す負電圧の矩形波状の駆動信号ＶＬを半導体スイッチＳ１に出力する。この際に、半導体スイッチＳ２がオフ状態を維持しつつ、半導体スイッチＳ１は、オン状態となってＤ級動作を開始する。この場合、図１に実線で示すように、正電位ラインＬＰから、半導体スイッチＳ１のソースおよびドレイン、ローパスフィルター回路１４、抵抗Ｒｏ、グランド並びにコンデンサＣ２を介して負電位ラインＬＭに至る経路で電流Ｉ１が流れる。この結果、図２（ｂ）に示すように、正電圧で正弦波の出力信号Ｓｏが抵抗Ｒｏに出力される。同時に、電流Ｉ１が流入してコンデンサＣ２が充電されるため、負電位ラインＬＭの電位が負電位ＶSSの電位よりも徐々に低下する。したがって、同図（ｃ）に破線で示すように、電圧変動軽減回路２０による電圧変動軽減が行われないときには、負電位ラインＬＭの電位が負電位ＶSSの電位よりも大きく低下してパンピングが発生する。

【0035】

一方、図１に示す増幅装置１では、過電圧検出回路２２が、正電位ラインＬＰおよび負電位ラインＬＭの間の電圧を抵抗Ｒ１および抵抗Ｒ２によって分圧して負電位ラインＬＭの過電圧を検出する。この際に、抵抗Ｒ１および抵抗Ｒ２によって分圧された電圧が半導体スイッチＳ４の作動時のしきい値電圧よりも低下したときに、半導体スイッチＳ４が作動することにより、図１に破線で示すように、コンデンサＣ２のプラス端子、半導体スイッチＳ４のソースおよびドレイン、ファンＦ２並びに抵抗器２４を介してコンデンサＣ２のマイナス端子に至る経路で電流Ｉ２が流れて、コンデンサＣ２に蓄積されていた電荷が放電される。このため、図２（ｃ）に実線で示すように、負電位ラインＬＭの電位は、負電位ＶSSよりも若干低下した程度の電位となり、この結果、負電位ラインＬＭの電位に対する電圧変動が軽減される。つまり、電圧変動軽減回路２０による電圧変動軽減処理が実行される。

【0036】

この際に、電流Ｉ２が流れてファンＦ２が作動することにより、ファンＦ２において、電流Ｉ２によるエネルギーがファンＦ２の回転エネルギーに変換されてエネルギーが消費される。また、抵抗器２４に電流Ｉ２が流れることにより、抵抗器２４において、電流Ｉ２によるエネルギーが消費される。このため、ファンＦ２や抵抗器２４が設けられていない構成では、半導体スイッチＳ４を電流Ｉ２が流れる際に、電流Ｉ２によるエネルギーが半導体スイッチＳ４内部で全て消費されていたのに対して、この増幅装置１では、電流Ｉ２によるエネルギーがファンＦ２、抵抗器２４および半導体スイッチＳ４の３つで分散消費される。この結果、半導体スイッチＳ４の発熱が抑制されるため、半導体スイッチＳ４として、耐電力の小さなタイプを使用することができる。さらに、図３に示すように、ファンＦ２による送風で半導体スイッチＳ４および抵抗器２４が冷却されるため、半導体スイッチＳ４および抵抗器２４として、耐電力のより小さなタイプを使用することができる。したがって、従来の増幅装置１Ｘでは、電流Ｉ２によるエネルギーが半導体スイッチＳ４において無駄に消費されていたのに対して、この増幅装置１では、電流Ｉ２によるエネルギーが半導体スイッチＳ４の冷却用エネルギーとして有効に利用される。

【0037】

一方、図２（ａ）に示す正電圧の矩形波状の駆動信号ＶＨが半導体スイッチＳ２に出力された際には、図１に示す半導体スイッチＳ１がオフ状態を維持しつつ、半導体スイッチＳ２は、オン状態となってＤ級動作を開始する。この場合、図１に一点鎖線で示すように、正電位ラインＬＰから、コンデンサＣ１、グランド、ローパスフィルター回路１４、半導体スイッチＳ２のドレインおよびソースを介して負電位ラインＬＭに至る経路で電流Ｉ３が流れる。この結果、図２（ｂ）に示すように、負電圧で正弦波の出力信号Ｓｏが抵抗Ｒｏに出力される。同時に、電流Ｉ３が流入してコンデンサＣ１が充電されるため、正電位ラインＬＰの電位が正電位ＶDDの電位よりも徐々に上昇する。したがって、同図（ｃ）に破線で示すように、電圧変動軽減回路２０による電圧変動軽減が行われないときには、正電位ラインＬＰの電位が正電位ＶDDの電位よりも大きく上昇してパンピングが発生する。

【0038】

一方、この増幅装置１では、過電圧検出回路２２が、正電位ラインＬＰおよび負電位ラインＬＭの間の電圧を抵抗Ｒ１および抵抗Ｒ２によって分圧して正電位ラインＬＰの過電圧を検出する。この際に、抵抗Ｒ１および抵抗Ｒ２によって分圧された電圧が半導体スイッチＳ３の作動時のしきい値電圧よりも上昇したときに、半導体スイッチＳ３が作動することにより、図１に二点鎖線で示すように、コンデンサＣ１のプラス端子、抵抗器２３、ファンＦ１並びに半導体スイッチＳ３のドレインおよびソースを介してコンデンサＣ１のマイナス端子に至る経路で電流Ｉ４が流れて、コンデンサＣ１に蓄積されていた電荷が放電される。このため、図２（ｃ）に実線で示すように、正電位ラインＬＰの電位は、正電位ＶDDよりも若干上昇した程度の電位となり、この結果、正電位ラインＬＰの電位に対する電圧変動が軽減される。つまり、電圧変動軽減回路２０による電圧変動軽減処理が実行される。

【0039】

この際に、電流Ｉ４が流れてファンＦ１が作動することにより、ファンＦ１において、電流Ｉ４によるエネルギーがファンＦ１の回転エネルギーに変換されてエネルギーが消費される。また、抵抗器２３に電流Ｉ４が流れることにより、抵抗器２３において、電流Ｉ４によるエネルギーが消費される。このため、ファンＦ１や抵抗器２３が設けられていない構成では、半導体スイッチＳ３を電流Ｉ４が流れる際に、電流Ｉ４によるエネルギーが半導体スイッチＳ３内部で全て消費されていたのに対して、この増幅装置１では、電流Ｉ４によるエネルギーがファンＦ１、抵抗器２３および半導体スイッチＳ３の３つで分散消費される。この結果、半導体スイッチＳ３の発熱が抑制されるため、半導体スイッチＳ３として、耐電力の小さなタイプを使用することができる。さらに、図３に示すように、ファンＦ１による送風で半導体スイッチＳ２および抵抗器２３が冷却されるため、半導体スイッチＳ３および抵抗器２３として、耐電力のより小さなタイプを使用することができる。したがって、従来の増幅装置１Ｘでは、電流Ｉ４によるエネルギーが半導体スイッチＳ３において無駄に消費されていたのに対して、この増幅装置１では、電流Ｉ４によるエネルギーが半導体スイッチＳ３の冷却用エネルギーとして有効に利用される。

【0040】

このように、この増幅装置１によれば、高電位側放電用半導体スイッチ回路としての半導体スイッチＳ３および低電位側放電用半導体スイッチ回路としての半導体スイッチＳ４を流れる電流で駆動されるファンＦ１，Ｆ２の双方の作動時に、半導体スイッチＳ３を流れる電流Ｉ４で駆動されるファンＦ１および半導体スイッチＳ４を流れる電流Ｉ２で駆動されるファンＦ２を備えて電圧変動軽減回路２０を構成したことにより、半導体スイッチＳ３，Ｓ４の発熱を抑制することができるため、パンピング発生時の正電位ラインＬＰおよび負電位ラインＬＭにおける電圧変動を軽減しつつ、低耐電力タイプのＦＥＴを半導体スイッチＳ３，Ｓ４に使用したり、半導体スイッチＳ３，Ｓ４用のヒートシンク４を小型化することができる結果、電圧変動軽減回路２０の製造コスト、ひいては、増幅装置１の製造コストを十分に低減することができる。

【0041】

また、ファン装置は、半導体スイッチＳ３の作動時に半導体スイッチＳ３を流れる電流Ｉ４で駆動されるファンＦ１、および半導体スイッチＳ４の作動時に半導体スイッチＳ４を流れる電流Ｉ２で駆動される第２ファンを備えてファン装置を構成したことにより、ファンＦ１，Ｆ２のいずれか一方で構成したファン装置と比較して、半導体スイッチＳ３，Ｓ４の双方の発熱を分散することができる結果、半導体スイッチＳ３，Ｓ４の発熱を確実に抑制することができる。

【0042】

また、ファンＦ１，Ｆ２が半導体スイッチＳ３，Ｓ４の双方に向けて送風可能な位置に配設されているため、半導体スイッチＳ３，Ｓ４を十分に冷却することができる結果、発熱による半導体スイッチＳ３，Ｓ４の故障を有効に回避することができる。

【0043】

次に、図４を参照して、第２の実施例について説明する。

【0044】

図４に示す増幅装置１Ａは、Ｄ級増幅回路１０、コンデンサＣ１，Ｃ２および電圧変動軽減回路２０Ａを備えて構成されている。なお、以下の説明において、増幅装置１の構成要素と同一の機能を有する構成要素については、同一の符号を付して重複した説明を省略する。

【0045】

電圧変動軽減回路２０Ａは、スイッチ回路２５、過電圧検出回路２６，２７およびファンＦ３を備えて構成されている。

【0046】

スイッチ回路２１は、４つのＦＥＴＳ５～Ｓ８によりフルブリッジ型に構成されている。具体的には、正電位ラインＬＰとグランドラインＬＧとの間にＮチャネルＦＥＴである半導体スイッチＳ５とＰチャネルＦＥＴである半導体スイッチＳ６とが直列に接続されると共に、グランドラインＬＧと負電位ラインＬＭとの間にＮチャネルＦＥＴである半導体スイッチＳ７とＰチャネルＦＥＴである半導体スイッチＳ８とが直列に接続されている。より具体的には、半導体スイッチＳ５のドレインが正電位ラインＬＰに接続され、半導体スイッチＳ５のソースと半導体スイッチＳ６のドレインが互いに接続され、かつ半導体スイッチＳ６のソースがグランドラインＬＧに接続されている。また、半導体スイッチＳ７のソースがグランドラインＬＧに接続され、半導体スイッチＳ７のドレインと半導体スイッチＳ８のソースが互いに接続され、かつ半導体スイッチＳ８のドレインが負電位ラインＬＭに接続されている。また、半導体スイッチＳ５，Ｓ７のゲートが、過電圧検出回路２６に接続されると共に、半導体スイッチＳ６，Ｓ８のゲートが、過電圧検出回路２７に接続されている。なお、半導体スイッチＳ５，Ｓ７が高電位側放電用半導体スイッチ回路を構成し、半導体スイッチＳ６，Ｓ８が低電位側放電用半導体スイッチ回路を構成する。

【0047】

過電圧検出回路２６は、正電位ラインＬＰおよびグランドラインＬＧの間に接続されており、グランドラインＬＧの電位に対する正電位ラインＬＰの電位と予め規定されたしきい値電圧とを比較することにより、正電位ラインＬＰにおける過電圧の発生を検出すると共に検出時に半導体スイッチＳ５，Ｓ７のゲートに駆動信号を出力して半導体スイッチＳ５，Ｓ７を駆動する。過電圧検出回路２７は、グランドラインＬＧおよび負電位ラインＬＭの間に接続されており、グランドラインＬＧの電位に対する負電位ラインＬＭの電位と予め規定されたしきい値電圧とを比較することにより、負電位ラインＬＭにおける過電圧の発生を検出すると共に検出時に半導体スイッチＳ６，Ｓ８のゲートに駆動信号を出力して半導体スイッチＳ６，Ｓ８を駆動する。

【0048】

ファンＦ３は、ＤＣブラシレスモータで構成されてファン装置を構成する。また、ファンＦ３は、半導体スイッチＳ５のソースと半導体スイッチＳ７のドレインとの間（半導体スイッチＳ６のドレインと半導体スイッチＳ８のソースとの間）に接続されている。また、ファンＦ３は、図示はしないが、増幅装置１におけるファンＦ１，Ｆ２と同様にして、電圧変動軽減回路２０Ａにおけるスイッチ回路２５（半導体スイッチＳ５～Ｓ８）に向けて送風可能な位置に配設されている。また、ファンＦ３は、半導体スイッチＳ５，Ｓ７の作動時に半導体スイッチＳ５，Ｓ７を流れる後述する電流Ｉ６、および半導体スイッチＳ６，Ｓ８の作動時に半導体スイッチＳ６，Ｓ８を流れる後述する電流Ｉ５の双方で駆動される。

【0049】

次に、図４を参照して、増幅装置１Ａの動作について説明する。なお、Ｄ級増幅回路１０の動作については、増幅装置１におけるＤ級増幅回路１０の動作と同様のため、説明を省略する。また、コンデンサＣ１のプラス端子およびコンデンサＣ２のマイナス端子にパンピングが発生する事象についても、増幅装置１におけるパンピングが発生する事象と同じため、その説明を省略する。

【0050】

コンデンサＣ２のマイナス端子にパンピングが発生した際には、過電圧検出回路２７が、負電位ラインＬＭにおける過電圧を検出して駆動信号を出力する。次いで、半導体スイッチＳ６，Ｓ８は、駆動信号を入力してオン動作を開始する。この際に、図４に実線で示すように、コンデンサＣ２のプラス端子、半導体スイッチＳ６のソースおよびドレイン、ファンＦ３並びに半導体スイッチＳ８のソースおよびドレインを介してコンデンサＣ２のマイナス端子に至る経路で電流Ｉ５が流れる。このため、負電位ラインＬＭの電位は、負電位ＶSSよりも若干低下した程度の電位となり、この結果、負電位ラインＬＭの電位に対する電圧変動が軽減される。つまり、電圧変動軽減回路２０Ａによる電圧変動軽減処理が実行される。

【0051】

この際に、電流Ｉ５が流れてファンＦ３が作動することにより、ファンＦ３において、電流Ｉ５によるエネルギーがファンＦ３の回転エネルギーに変換されてエネルギーが消費される。このため、ファンＦ３が設けられていない構成では、半導体スイッチＳ６，Ｓ８を電流Ｉ５が流れる際に、電流Ｉ５によるエネルギーが半導体スイッチＳ６，Ｓ８内部で全て消費されていたのに対して、この増幅装置１Ａでは、電流Ｉ５によるエネルギーがファンＦ３および半導体スイッチＳ６，Ｓ８の３つで分散消費される。この結果、半導体スイッチＳ６，Ｓ８の発熱が抑制されるため、半導体スイッチＳ６，Ｓ８として、耐電力の小さなタイプを使用することができる。さらに、ファンＦ３による送風で半導体スイッチＳ６，Ｓ８が冷却されるため、半導体スイッチＳ６，Ｓ８として、耐電力のより小さなタイプを使用することができる。また、この増幅装置１Ａでは、電流Ｉ５によるエネルギーが半導体スイッチＳ６，Ｓ８の冷却用エネルギーとして有効に利用される。

【0052】

一方、コンデンサＣ１のプラス端子にパンピングが発生した際には、過電圧検出回路２６が、正電位ラインＬＰにおける過電圧を検出して駆動信号を出力する。次いで、半導体スイッチＳ５，Ｓ７は、駆動信号を入力してオン動作を開始する。この際に、図４に破線で示すように、コンデンサＣ１のプラス端子、半導体スイッチＳ５のドレインおよびソース、ファンＦ３並びに半導体スイッチＳ７のドレインおよびソースを介してコンデンサＣ１のマイナス端子に至る経路で電流Ｉ６が流れる。このため、正電位ラインＬＰの電位は、正電位ＶDDよりも若干上昇した程度の電位となり、この結果、正電位ラインＬＰの電位に対する電圧変動が軽減される。つまり、電圧変動軽減回路２０Ａによる電圧変動軽減処理が実行される。

【0053】

この際に、電流Ｉ６が流れてファンＦ３が作動することにより、ファンＦ３において、電流Ｉ６によるエネルギーがファンＦ３の回転エネルギーに変換されてエネルギーが消費される。このため、ファンＦ３が設けられていない構成では、半導体スイッチＳ５，Ｓ７を電流Ｉ６が流れる際に、電流Ｉ６によるエネルギーが半導体スイッチＳ５，Ｓ７内部で全て消費されていたのに対して、この増幅装置１Ａでは、電流Ｉ６によるエネルギーがファンＦ３および半導体スイッチＳ５，Ｓ７の３つで分散消費される。この結果、半導体スイッチＳ５，Ｓ７の発熱が抑制されるため、半導体スイッチＳ５，Ｓ７として、耐電力の小さなタイプを使用することができる。さらに、ファンＦ３による送風で半導体スイッチＳ５，Ｓ７が冷却されるため、半導体スイッチＳ５，Ｓ７として、耐電力のより小さなタイプを使用することができる。また、この増幅装置１Ａでは、電流Ｉ６によるエネルギーが半導体スイッチＳ５，Ｓ７の冷却用エネルギーとして有効に利用される。

【0054】

このように、この増幅装置１Ａによれば、半導体スイッチＳ５，Ｓ７の作動時に半導体スイッチＳ５，Ｓ７を流れる電流Ｉ６、および半導体スイッチＳ６，Ｓ８の作動時に半導体スイッチＳ６，Ｓ８を流れる電流Ｉ５の双方で駆動される１つのファンＦ３を用いてファン装置を構成したことにより、電圧変動軽減回路２０Ａの製造コスト、ひいては、増幅装置１の製造コストを十分に低減することができる。

【0055】

また、ファンＦ３が半導体スイッチＳ５～Ｓ８に向けて送風可能な位置に配設されているため、半導体スイッチＳ５～Ｓ８を十分に冷却することができる結果、発熱による半導体スイッチＳ５～Ｓ８の故障を有効に回避することができる。

【0056】

なお、「増幅装置」の構成は、上記の例に限定されない。例えば、ファンＦ１，Ｆ２で構成されるファン装置は、半導体スイッチＳ３（高電位側放電用半導体スイッチ回路の一例）および半導体スイッチＳ４（低電位側放電用半導体スイッチ回路の一例）の双方の作動時に半導体スイッチＳ３，Ｓ４の双方をそれぞれ流れる電流Ｉ３，Ｉ４で駆動される構成のため、「高電位側放電用半導体スイッチ回路および低電位側放電用半導体スイッチ回路のうちの少なくとも一方の作動時」が高電位側放電用半導体スイッチ回路および低電位側放電用半導体スイッチ回路の双方の作動時に駆動される構成となる。したがって、本発明におけるファン装置としては、ファンＦ１，Ｆ２のいずれか一方のみを配置して、半導体スイッチＳ３および半導体スイッチＳ４のいずれか一方の作動時にその一方（半導体スイッチＳ３または半導体スイッチＳ４）を流れる電流（電流Ｉ２または電流Ｉ４）で駆動される構成を採用することもできる。また、ファン装置は、高電位側放電用半導体スイッチ回路や低電位側放電用半導体スイッチ回路以外の方向に送風可能に配設しても良い。この構成であっても、増幅装置１，１Ａの内部において空気が対流するため、高電位側放電用半導体スイッチ回路や低電位側放電用半導体スイッチ回路を間接的に冷却することができる。

【0057】

また、増幅装置１において抵抗器２３，２４を用いた電圧変動軽減回路２０の構成について説明したが、抵抗器２３，２４を用いずに、ファンＦ１およびファンＦ２の少なくとも一方だけを用いて電圧変動軽減回路を構成することもできる。また、ファンＦ１，Ｆ２や抵抗器２３，２４の接続位置は、増幅装置１の構成に限定されない。電流Ｉ２，Ｉ４が流れる経路における任意の箇所に接続することができる。また、増幅装置１Ａにおいて、電流Ｉ５が流れる経路や電流Ｉ６が流れる経路における任意の箇所に抵抗器を設けることができる。この構成によれば、電流Ｉ５，Ｉ６によるエネルギーを、ファンＦ３、抵抗器および半導体スイッチＳ５～８で分散消費させることができる。

【産業上の利用可能性】

【0058】

本願発明によれば、パンピング発生時の高電位ラインおよび低電位ラインにおける電圧変動を軽減しつつ、低耐電力タイプの半導体スイッチを使用することができる結果、電圧変動軽減回路の製造コスト、ひいては、増幅装置の製造コストを十分に低減することができる。これにより、本願発明は、このような増幅装置に広く適用することができる。

【符号の説明】

【0059】

１，１Ａ 増幅装置
１０ Ｄ級増幅回路
１３，２１，２５ スイッチ回路
２０，２０Ａ 電圧変動軽減回路
２２～，２６，２７ 過電圧検出回路
Ｃ１，Ｃ２ コンデンサ
ＬＧ グランドライン
ＬＭ 負電位ライン
ＬＰ 正電位ライン
Ｒ１，Ｒ２ 抵抗
Ｓ１～Ｓ８ 半導体スイッチ
ＶDD 正電位
ＶSS 負電位

【図1】

【図2】

【図3】

【図4】

【図5】