特開 2023-175248 表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2023175248

(43)【公開日】2023-12-12

(54)【発明の名称】表示装置

(51)【国際特許分類】

   G09F 9/00 20060101AFI20231205BHJP

   G09F 9/30 20060101ALI20231205BHJP

   H05K 1/02 20060101ALI20231205BHJP

   G09F 9/33 20060101ALI20231205BHJP

【ＦＩ】

G09F9/00 346D

G09F9/30 330

H05K1/02 J

H05K1/02 N

H05K1/02 B

G09F9/33

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022087601

(22)【出願日】2022-05-30

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】青木 義典

(72)【発明者】

【氏名】小出 元

【テーマコード（参考）】

5C094

5E338

5G435

【Ｆターム（参考）】

5C094AA04

5C094BA03

5C094BA23

5C094CA19

5C094DA13

5C094DB01

5C094DB02

5C094EA05

5C094FA01

5C094FA02

5C094FB02

5C094FB12

5E338AA03

5E338AA12

5E338AA13

5E338AA16

5E338BB55

5E338BB75

5E338CC01

5E338CC04

5E338CD02

5E338CD15

5E338EE11

5G435AA01

5G435BB04

5G435CC09

5G435EE42

5G435HH12

(57)【要約】

【課題】 表示特性の低下を抑制することのできる表示装置を提供する。
【解決手段】 表示装置は、表示パネル２と、第１配線基板（Ｆ１）と、第１導電材と、を備える。表示パネル２は、基材２０と、複数の画素ＰＸと、複数のパッドｐと、第１接続面ＳＡ１を含む第１電源線ＳＬ１と、を有する。上記第１配線基板は、第１接続面ＳＡ１と対向している。上記第１導電材は、第１接続面ＳＡ１と上記第１配線基板との間に位置し、第１電源線ＳＬ１と上記第１配線基板とを接続している。
【選択図】図２

【特許請求の範囲】

【請求項1】

表示領域及び前記表示領域の外側の非表示領域に位置した基材と、
前記基材の上方に配置され前記表示領域に位置した複数の画素と、
前記基材の上方に配置され前記非表示領域に位置した複数のパッドと、
前記基材の上方に配置され前記非表示領域のうち前記表示領域と前記複数のパッドとの間に位置し第１接続面を含む第１電源線と、
を有する表示パネルと、
前記第１接続面と対向した第１配線基板と、
前記第１接続面と前記第１配線基板との間に位置し前記第１電源線と前記第１配線基板とを接続した第１導電材と、を備える、
表示装置。

【請求項2】

第２配線基板と、
他の第１導電材と、をさらに備え、
前記第１電源線は、前記第１接続面から離れた他の第１接続面をさらに含み、
前記第２配線基板は、前記他の第１接続面と対向し、
前記他の第１導電材は、前記他の第１接続面と前記第２配線基板との間に位置し前記第１電源線と前記第２配線基板とを接続している、
請求項１に記載の表示装置。

【請求項3】

前記表示パネルは、
前記基材の上方に配置され前記表示領域に位置し前記非表示領域にて前記第１電源線に電気的に接続された第１電極をさらに有し、
前記第１電極は、前記複数の画素に電気的に接続されている、
請求項１に記載の表示装置。

【請求項4】

前記第１電源線は、第１方向に延出し、
前記表示領域と前記複数のパッドとは、前記第１方向に交差する第２方向に前記第１電源線を挟んでいる、
請求項１に記載の表示装置。

【請求項5】

第２導電材をさらに備え、
前記表示パネルは、
前記基材の上方に配置され前記非表示領域のうち前記第１電源線と前記複数のパッドとの間に位置し第２接続面を含み前記第１電源線の電位と異なる電位に設定される第２電源線をさらに有し、
前記第１配線基板は、前記第２接続面とさらに対向し、
前記第２導電材は、前記第２接続面と前記第１配線基板との間に位置し前記第２電源線と前記第１配線基板とを接続している、
請求項１に記載の表示装置。

【請求項6】

前記表示パネルは、
前記基材の上方に配置され前記表示領域に位置し前記第１電源線と交差し前記非表示領域にて前記第２電源線に電気的に接続された第２電極をさらに有し、
前記第２電極は、前記複数の画素に電気的に接続されている、
請求項５に記載の表示装置。

【請求項7】

前記第１電源線及び前記第２電源線は、それぞれ第１方向に延出し、
前記表示領域と前記複数のパッドとは、前記第１方向に交差する第２方向に前記第１電源線及び前記第２電源線を挟んでいる、
請求項５に記載の表示装置。

【請求項8】

前記第１接続面及び前記第２接続面は、前記第２方向に並んでいる、
請求項７に記載の表示装置。

【請求項9】

前記第１接続面及び前記第２接続面は、前記第１方向に並んでいる、
請求項７に記載の表示装置。

【請求項10】

前記複数の画素は、互いに交差する第１方向及び第２方向にマトリクス状に配置され、
前記表示パネルは、
前記基材の上方に配置され前記表示領域を前記第１方向に延出する複数の走査線であって、各々の前記走査線は、前記複数の画素のうち前記第１方向に並んだ複数の画素に電気的に接続されている、前記複数の走査線と、
前記基材の上方に配置され前記表示領域を前記第２方向に延出する複数の信号線であって、各々の前記信号線は、前記複数の画素のうち前記第２方向に並んだ複数の画素に電気的に接続されている、前記複数の信号線と、
前記基材の上方に配置され前記非表示領域に位置した複数の周辺配線と、をさらに有し、
各々の前記周辺配線は、
前記基材と前記第１電源線との間に位置し前記第１電源線と交差した第１接続配線と、
一方で前記第１接続配線に電気的に接続され他方で前記複数のパッドのうち少なくとも一のパッドに電気的に接続された第２接続配線と、
一方で前記第１接続配線に電気的に接続され他方で前記複数の信号線のうち少なくとも一の信号線に電気的に接続された第３接続配線と、を有する、
請求項１に記載の表示装置。

【請求項11】

前記第１配線基板は、フレキシブルプリント回路基板である、
請求項１に記載の表示装置。

【請求項12】

前記第１電源線は、
第１金属線と、
前記第１金属線の上に積層された第２金属線と、
前記第２金属線の上に形成され前記第１接続面を含む透明導電層と、を有する、
請求項１に記載の表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、表示装置に関する。

【背景技術】

【0002】

表示パネルとして、自発光素子である発光ダイオード（ＬＥＤ：Light Emitting Diode）を用いたＬＥＤ表示パネルが知られている。近年では、より高精細な表示パネルとして、マイクロＬＥＤと称される微小な発光ダイオードをアレイ基板に実装した表示パネル（以下、マイクロＬＥＤ表示パネルと称する）が開発されている。

【0003】

マイクロＬＥＤディスプレイは、液晶ディスプレイや有機ＥＬディスプレイと異なり、表示領域に、チップ状の多数のマイクロＬＥＤが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代の表示パネルとして注目されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－８５９０４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本実施形態は、表示特性の低下を抑制することのできる表示装置を提供する。

【課題を解決するための手段】

【0006】

一実施形態に係る表示装置は、
表示領域及び前記表示領域の外側の非表示領域に位置した基材と、
前記基材の上方に配置され前記表示領域に位置した複数の画素と、
前記基材の上方に配置され前記非表示領域に位置した複数のパッドと、
前記基材の上方に配置され前記非表示領域のうち前記表示領域と前記複数のパッドとの間に位置し第１接続面を含む第１電源線と、
を有する表示パネルと、
前記第１接続面と対向した第１配線基板と、
前記第１接続面と前記第１配線基板との間に位置し前記第１電源線と前記第１配線基板とを接続した第１導電材と、を備える。

【図面の簡単な説明】

【0007】

【図1】図１は、一実施形態に係る表示装置の構成を示す斜視図である。

【図2】図２は、上記表示装置を示す回路図であり、複数本の走査線、複数本の信号線、第１電源線、第２電源線、複数本の延出線、複数本のリード線、複数本の周辺配線等を示す図である。

【図3】図３は、上記表示装置を示す他の回路図であり、第１電極等を示す図である。

【図4】図４は、上記表示装置を示す他の回路図であり、第２電極等を示す図である。

【図5】図５は、上記実施形態の表示パネルを示す回路図であり、副画素等を示す等価回路図である。

【図6】図６は、上記表示パネルの表示領域を示す部分断面図である。

【図7】図７は、上記表示パネルの非表示領域を示す平面図である。

【図8】図８は、図７に示した上記表示パネルを線ＶＩＩＩ－ＶＩＩＩに沿って示す断面図であり、配線基板及び導電材を併せて示す図である。

【図9】図９は、図８に示した上記表示パネルを示す部分断面図であり、第１電源線等を示す図である。

【図10】図１０は、図７に示した上記表示パネルを線Ｘ－Ｘに沿って示す断面図である。

【図11】図１１は、上記表示装置の一部を示す平面図であり、第１電源線、第２電源線、制御線、第２電極、配線基板、及び複数の導電材を示す図である。

【図12】図１２は、図１１の配線基板を示す平面図であり、複数の配線及び複数のパッドを示す図である。

【図13】図１３は、上記実施形態の変形例１に係る表示装置の一部を示す平面図であり、第１電源線、第２電源線、制御線、第２電極、配線基板、及び複数の導電材を示す図である。

【図14】図１４は、図１３の配線基板を示す平面図であり、複数の配線及び複数のパッドを示す図である。

【図15】図１５は、上記実施形態の変形例２に係る表示装置を示す回路図であり、第１電極等を示す図である。

【図16】図１６は、比較例１に係る表示装置を示す回路図であり、第１電極、第１電源線、第２電源線等を示す図である。

【図17】図１７は、比較例２に係る表示装置を示す回路図であり、第１電極、複数の第１電源線、複数の第２電源線等を示す図である。

【図18】図１８は、比較例３に係る表示装置を示す回路図であり、第１電極、第１電源線、第２電源線等を示す図である。

【発明を実施するための形態】

【0008】

以下に、本発明の実施形態及び変形例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【0009】

（一実施形態）
まず、一実施形態に係る表示装置について説明する。図１は、一実施形態に係る表示装置１の構成を示す斜視図である。図１は、第１方向Ｘと、第１方向Ｘに垂直な第２方向Ｙと、第１方向Ｘ及び第２方向Ｙに垂直な第３方向Ｚによって規定される三次元空間を示している。なお、第１方向Ｘ及び第２方向Ｙは、互いに直交しているが、９０°以外の角度で交差してもよい。また、本実施形態において、第３方向Ｚを上と定義し、第３方向Ｚと反対側の方向を下と定義する。「第１部材の上方の第２部材」及び「第１部材の下方の第２部材」とした場合、第２部材は、第１部材に接していてもよく、第１部材から離れて位置していてもよい。

【0010】

以下、本実施形態においては、表示装置１が自発光素子であるマイクロ発光ダイオード（以下、マイクロＬＥＤ（Light Emitting Diode）と称する）を用いたマイクロＬＥＤ表示装置である場合について主に説明する。

【0011】

図１に示すように、表示装置１は、表示パネル２、駆動ＩＣチップＩＣ１、配線基板Ｆ１、配線基板Ｆ２、配線基板Ｆ３、配線基板Ｆ４、配線基板Ｆａ、制御モジュールＣＭ等を備えている。
表示パネル２は、一例では矩形の形状を有している。図示した例では、表示パネル２の第１辺ＥＸは、第１方向Ｘと平行であり、表示パネル２の第２辺ＥＹは、第２方向Ｙと平行である。第３方向Ｚは、表示パネル２の厚さ方向に相当する。表示パネル２の主面は、第１方向Ｘと第２方向Ｙとにより規定されるＸ－Ｙ平面に平行である。表示パネル２は、表示領域ＤＡ、及び表示領域ＤＡ以外の非表示領域ＮＤＡを有している。図示した例では、非表示領域ＮＤＡは、表示領域ＤＡの外側の領域であり、表示領域ＤＡを囲んでいる。表示領域ＤＡは画像を表示する領域である。

【0012】

表示パネル２は、表示領域ＤＡに位置した複数の画素ＰＸを備えている。複数の画素ＰＸは、例えば第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。本実施形態において、表示領域ＤＡの形状は、四角形であるが、これに限らず、四角形以外の多角形、円形等であってもよい。また、表示領域ＤＡのサイズは非表示領域ＮＤＡのサイズより大きいが、これに限らず、表示領域ＤＡのサイズは非表示領域ＮＤＡのサイズより小さくともよい。

【0013】

表示パネル２のアレイ基板３は、非表示領域ＮＤＡに位置した第１電源線ＳＬ１及び第２電源線ＳＬ２を備えている。第１電源線ＳＬ１及び第２電源線ＳＬ２は、それぞれ複数の画素ＰＸに電気的に接続されている。
駆動ＩＣチップＩＣ１は、アレイ基板３の非表示領域ＮＤＡの上に実装されている。駆動ＩＣチップＩＣ１は、複数の画素ＰＸに電気的に接続され、複数の画素ＰＸを駆動するように構成されている。

【0014】

配線基板Ｆ１、配線基板Ｆ２、配線基板Ｆ３、配線基板Ｆ４、及び配線基板Ｆａは、それぞれ、一方でアレイ基板３に連結され、他方で制御モジュールＣＭに連結されている。配線基板Ｆ１、配線基板Ｆ２、配線基板Ｆ３、及び配線基板Ｆ４は、それぞれ第１電源線ＳＬ１及び第２電源線ＳＬ２に電気的に接続されている。そのため、制御モジュールＣＭは、配線基板Ｆ１、配線基板Ｆ２、配線基板Ｆ３、及び配線基板Ｆ４を介して第１電源線ＳＬ１の電位を第１電位に固定したり、第２電源線ＳＬ２の電位を第２電位に固定したり、することができる。これにより、第１電源線ＳＬ１は複数の画素ＰＸに第１定電圧を与えることができ、第２電源線ＳＬ２は複数の画素ＰＸに第２定電圧を与えることができる。

【0015】

配線基板Ｆａは、駆動ＩＣチップＩＣ１に電気的に接続されている。そのため、制御モジュールＣＭは、配線基板Ｆａを介して駆動ＩＣチップＩＣ１に各種の信号（例えば、映像信号）を与え駆動ＩＣチップＩＣ１の駆動を制御することができ、ひいては複数の画素ＰＸの駆動を制御することができる。

【0016】

配線基板Ｆ１、配線基板Ｆ２、配線基板Ｆ３、配線基板Ｆ４、及び配線基板Ｆａの各々は、フレキシブル配線基板である。例えば、配線基板Ｆ１、配線基板Ｆ２、配線基板Ｆ３、配線基板Ｆ４、及び配線基板Ｆａの各々は、フレキシブルプリント回路基板（ＦＰＣ：flexible printed circuit）で形成されている。配線基板Ｆ１、配線基板Ｆ２、配線基板Ｆ３、配線基板Ｆ４、及び配線基板Ｆａの各々は、複数の配線及び複数のパッドを有し、電子部品が取り付けられていない状態にある基板である。

【0017】

但し、配線基板Ｆ１、配線基板Ｆ２、配線基板Ｆ３、配線基板Ｆ４、及び配線基板Ｆａの各々は、ＰＷＢ（printed wiring board）、ＰＣＢ（printed circuit board）等のリジッド基板でもよく、フレキシブル基板とリジッド基板とを組み合わせたリジッドフレキシブル基板であってもよい。

【0018】

図２は、表示装置１を示す回路図であり、複数本の走査線Ｓｇｂ，Ｓｇｃ，Ｓｇｄ、複数本の信号線ＶＬ、第１電源線ＳＬ１、第２電源線ＳＬ２、複数本の延出線Ｓｇｒ、複数本のリード線ＬＥ１，ＬＥ２，ＬＥ３，ＬＥ４、複数本の周辺配線等を示す図である。なお、図２において、各種の配線の全てについて図示していない。

【0019】

図２に示すように、表示パネル２は、光透過性及び絶縁性を有する基材（基板）２０、複数の画素ＰＸ、各種配線、走査線駆動回路ＹＤＲ１，ＹＤＲ２、信号線駆動回路ＸＤＲ、及びＯＬＢ（outer lead bonding）の複数のパッドｐを備えている。複数の画素ＰＸは、基材２０の上方に配置され、表示領域ＤＡにて第１方向Ｘ及び第２方向Ｙにマトリクス状に配列されている。

【0020】

複数のパッドｐは、非表示領域ＮＤＡのうち第１辺ＥＸに近接して設けられ、第１方向Ｘに並べられている。複数のパッドｐは、基材２０の上方に配置されている。駆動ＩＣチップＩＣ１は、アレイ基板３の上に設けられ、第２方向Ｙにて表示領域ＤＡと複数のパッドｐとの間に位置している。駆動ＩＣチップＩＣ１は、複数のパッドｐに電気的に接続されている。

【0021】

走査線駆動回路ＹＤＲ１及び走査線駆動回路ＹＤＲ２は、非表示領域ＮＤＡに位置し、第１方向Ｘに表示領域ＤＡを挟んでいる。信号線駆動回路ＸＤＲは、非表示領域ＮＤＡに位置している。信号線駆動回路ＸＤＲは、第２方向Ｙにて、表示領域ＤＡと駆動ＩＣチップＩＣ１との間に位置し、表示領域ＤＡに隣り合っている。

【0022】

各種配線は、複数本の第１走査線Ｓｇｂと、複数本の第２走査線Ｓｇｃと、複数本の第３走査線Ｓｇｄと、複数本の信号線ＶＬと、複数本の延出線Ｓｇｒと、第１電源線ＳＬ１と、第２電源線ＳＬ２と、制御線ＳＬ３と、複数本のリード線ＬＥ１，ＬＥ２，ＬＥ３，ＬＥ４と、を有している。

【0023】

第１電源線ＳＬ１、第２電源線ＳＬ２、及び制御線ＳＬ３は、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて設けられている。第１電源線ＳＬ１、第２電源線ＳＬ２、及び制御線ＳＬ３は、第２方向Ｙにて、信号線駆動回路ＸＤＲと駆動ＩＣチップＩＣ１との間に位置している。第１電源線ＳＬ１、第２電源線ＳＬ２、及び制御線ＳＬ３のうち、第１電源線ＳＬ１は信号線駆動回路ＸＤＲに最も近接し、制御線ＳＬ３は駆動ＩＣチップＩＣ１に最も近接し、第２電源線ＳＬ２は第１電源線ＳＬ１と制御線ＳＬ３との間に位置している。

【0024】

第２走査線Ｓｇｃ、及び第３走査線Ｓｇｄは、それぞれ表示領域ＤＡにて第１方向Ｘに延出し、非表示領域ＮＤＡにて走査線駆動回路ＹＤＲ１に接続されている。第１走査線Ｓｇｂは、表示領域ＤＡにて第１方向Ｘに延出し、非表示領域ＮＤＡにて走査線駆動回路ＹＤＲ２に接続されている。第１走査線Ｓｇｂ、第２走査線Ｓｇｃ、及び第３走査線Ｓｇｄは、それぞれ基材２０の上方に配置されている。第１走査線Ｓｇｂ、第２走査線Ｓｇｃ、及び第３走査線Ｓｇｄは、それぞれ複数の画素ＰＸのうち第１方向Ｘに並んだ複数の画素ＰＸに電気的に接続されている。

【0025】

配線基板Ｆａは、複数のパッドｐに電気的に接続されている。走査線駆動回路ＹＤＲ１，ＹＤＲ２は、駆動ＩＣチップＩＣ１に電気的に接続されている。走査線駆動回路ＹＤＲ１，ＹＤＲ２には、駆動ＩＣチップＩＣ１よりスタートパルス信号ＳＴＶ、クロック信号ＣＫＶ等が与えられる。なお、上記制御モジュールＣＭは、駆動ＩＣチップＩＣ１を介すること無しにスタートパルス信号ＳＴＶ、クロック信号ＣＫＶ等を走査線駆動回路ＹＤＲ１，ＹＤＲ２に与えてもよい。スタートパルス信号ＳＴＶ、クロック信号ＣＫＶ等の信号に基づき、走査線駆動回路ＹＤＲ１は、第２走査線Ｓｇｃ、及び第３走査線Ｓｇｄを駆動するように構成されている。同様に、走査線駆動回路ＹＤＲ２は、第１走査線Ｓｇｂを駆動するように構成されている。

【0026】

信号線ＶＬは、表示領域ＤＡにて第２方向Ｙに延出し、非表示領域ＮＤＡにて信号線駆動回路ＸＤＲに接続されている。信号線駆動回路ＸＤＲは、選択回路で構成されている。走査線駆動回路ＹＤＲ１，ＹＤＲ２及び信号線駆動回路ＸＤＲは、非表示領域ＮＤＡにて基材２０の上方に形成され、駆動ＩＣチップＩＣ１とともに駆動部７を構成している。信号線ＶＬは、基材２０の上方に配置されている。各々の信号線ＶＬは、複数の画素ＰＸのうち第２方向Ｙに並んだ複数の画素ＰＸに電気的に接続されている。

【0027】

延出線Ｓｇｒは、表示領域ＤＡにて第２方向Ｙに延出し、非表示領域ＮＤＡにて信号線駆動回路ＸＤＲと交差している。リード線ＬＥ１は、制御線ＳＬ３と駆動ＩＣチップＩＣ１との間に位置し、一方で駆動ＩＣチップＩＣ１に電気的に接続されている。リード線ＬＥ２は、第２方向Ｙに延出し、第１電源線ＳＬ１、第２電源線ＳＬ２、及び制御線ＳＬ３と交差している。リード線ＬＥ２は、リード線ＬＥ１と信号線駆動回路ＸＤＲとを接続している。

【0028】

上記制御モジュールＣＭは、配線基板Ｆａ、パッドｐ、駆動ＩＣチップＩＣ１、リード線ＬＥ１、リード線ＬＥ２等を介して信号線駆動回路ＸＤＲに映像信号を与え、信号線駆動回路ＸＤＲは信号線ＶＬに映像信号を与える。

【0029】

リード線ＬＥ３は、制御線ＳＬ３と駆動ＩＣチップＩＣ１との間に位置し、一方で駆動ＩＣチップＩＣ１に電気的に接続され、他方で制御線ＳＬ３に電気的に接続されている。リード線ＬＥ４は、制御線ＳＬ３と信号線駆動回路ＸＤＲとの間に位置し、第２方向Ｙに延出し、第１電源線ＳＬ１及び第２電源線ＳＬ２と交差している。リード線ＬＥ４は、一方で制御線ＳＬ３に電気的に接続され、他方で延出線Ｓｇｒに電気的に接続されている。
上記制御モジュールＣＭは、配線基板Ｆａ、パッドｐ、駆動ＩＣチップＩＣ１、リード線ＬＥ３、制御線ＳＬ３、リード線ＬＥ４等を介して延出線Ｓｇｒを定電位Ｖｃに固定することができる。

【0030】

上記制御モジュールＣＭは、駆動ＩＣチップＩＣ１とともに、走査線駆動回路ＹＤＲ１，ＹＤＲ２及び信号線駆動回路ＸＤＲを制御する。制御モジュールＣＭは、外部から供給されるデジタル映像信号及び同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、及び水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生させる。

【0031】

そして、制御モジュールＣＭは、駆動ＩＣチップＩＣ１とともに、これら垂直走査制御信号及び水平走査制御信号をそれぞれ走査線駆動回路ＹＤＲ１、ＹＤＲ２及び信号線駆動回路ＸＤＲに供給し、水平及び垂直走査タイミングに同期してアナログ映像信号を信号線駆動回路ＸＤＲに供給する。

【0032】

信号線駆動回路ＸＤＲは、水平走査制御信号の制御により各水平走査期間において順次得られるアナログ映像信号（Ｖｓｉｇ）を複数の信号線ＶＬに選択的に供給する。制御モジュールＣＭは、第１電源線ＳＬ１を高電位（Ｐｖｄｄ）に固定し、第２電源線ＳＬ２を低電位（Ｐｖｓｓ）に固定し、制御線ＳＬ３を定電位（Ｖｃ）に固定する。

【0033】

図３は、表示装置１を示す他の回路図であり、第１電極ＥＬ１等を示す図である。
図３に示すように、アレイ基板３は、基材２０の上方に配置された複数本の延出線ＳＬａ及び延出線ＳＬ４を備えている。延出線ＳＬ４は、非表示領域ＮＤＡに位置し、第１方向Ｘに延出している。延出線ＳＬ４及び第１電源線ＳＬ１は、第２方向Ｙに表示領域ＤＡを挟んでいる。
複数本の延出線ＳＬａは、表示領域ＤＡにて、それぞれ第２方向Ｙに延出し、第１方向Ｘに間隔を置いて設けられている。各々の延出線ＳＬａは、一方で第１電源線ＳＬ１に電気的に接続され、他方で延出線ＳＬ４に電気的に接続されている。

【0034】

複数本の延出線ＳＬａ及び延出線ＳＬ４は第１電極ＥＬ１を構成している。上述したことから、第１電極ＥＬ１は、基材２０の上方に配置され、表示領域ＤＡに位置し、非表示領域ＮＤＡにて第１電源線ＳＬ１に電気的に接続されている。第１電極ＥＬ１は、上記複数の画素ＰＸに電気的に接続されている。

【0035】

本実施形態において、第１電源線ＳＬ１は、高電位Ｐｖｄｄに固定される高電位電源線である。上記制御モジュールＣＭの高電位電源は、配線基板Ｆ１乃至Ｆ４等を介して第１電源線ＳＬ１を高電位Ｐｖｄｄに固定することができる。そのため、第１電源線ＳＬ１に接続されている第１電極ＥＬ１（延出線ＳＬａ等）も高電位Ｐｖｄｄに固定される。第１電源線ＳＬ１は、非表示領域ＮＤＡのうち表示領域ＤＡと複数のパッドｐとの間に位置している。本実施形態において、第１電源線ＳＬ１は、信号線駆動回路ＸＤＲと第２電源線ＳＬ２との間に位置している。

【0036】

第１電極ＥＬ１は、基材２０の上方に配置され、非表示領域ＮＤＡにて第１電源線ＳＬ１に電気的に接続されている。表示領域ＤＡと複数のパッドｐとは、第２方向Ｙに第１電源線ＳＬ１を挟んでいる。

【0037】

図４は、表示装置１を示す他の回路図であり、第２電極ＥＬ２等を示す図である。
図４に示すように、アレイ基板３は、基材２０の上方に配置された複数本の延出線ＳＬｂ１及び複数本の延出線ＳＬｂ２を備えている。複数本の延出線ＳＬｂ１は、表示領域ＤＡにて、それぞれ第１方向Ｘに延出し、第２方向Ｙに間隔を置いて設けられている。複数本の延出線ＳＬｂ２は、表示領域ＤＡにて、それぞれ第２方向Ｙに延出し、複数本の延出線ＳＬｂ１と交差し、第１方向Ｘに間隔を置いて設けられている。

【0038】

複数本の延出線ＳＬｂ１及び複数本の延出線ＳＬｂ２は、一体に形成され、表示領域ＤＡにて格子状の形状を有している。各々の延出線ＳＬｂ２は、非表示領域ＮＤＡにて、第２方向Ｙに延出し、信号線駆動回路ＸＤＲ及び第１電源線ＳＬ１と交差し、第２電源線ＳＬ２に接続されている。

【0039】

複数本の延出線ＳＬｂ１及び複数本の延出線ＳＬｂ２は、第２電極ＥＬ２を構成している。上述したことから、第２電極ＥＬ２は、基材２０の上方に配置され、表示領域ＤＡに位置し、非表示領域ＮＤＡにて信号線駆動回路ＸＤＲ及び第１電源線ＳＬ１と交差し、非表示領域ＮＤＡにて第２電源線ＳＬ２に電気的に接続されている。第２電極ＥＬ２は、上記複数の画素ＰＸに電気的に接続されている。

【0040】

本実施形態において、第２電源線ＳＬ２は、低電位Ｐｖｓｓに固定される低電位電源線である。低電位Ｐｖｓｓは、高電位Ｐｖｄｄより低い。上記制御モジュールＣＭの低電位電源は、配線基板Ｆ１乃至Ｆ４等を介して第２電源線ＳＬ２を低電位Ｐｖｓｓに固定することができる。そのため、第２電源線ＳＬ２に接続されている第２電極ＥＬ２（延出線ＳＬｂ２等）も低電位Ｐｖｓｓに固定される。第２電源線ＳＬ２は、非表示領域ＮＤＡのうち第１電源線ＳＬ１と複数のパッドｐとの間に位置している。本実施形態において、第２電源線ＳＬ２は、第１電源線ＳＬ１と制御線ＳＬ３との間に位置している。第２電源線ＳＬ２は、第１電源線ＳＬ１の電位（高電位Ｐｖｄｄ）と異なる電位（低電位Ｐｖｓｓ）に設定される。

【0041】

第２電極ＥＬ２は、基材２０の上方に配置され、表示領域ＤＡに位置し、第１電源線ＳＬ１と交差し、非表示領域ＮＤＡにて第２電源線ＳＬ２に電気的に接続されている。表示領域ＤＡと複数のパッドｐとは、第２方向Ｙに第１電源線ＳＬ１、第２電源線ＳＬ２等を挟んでいる。

【0042】

図５は、本実施形態の表示パネル２を示す回路図であり、副画素ＳＰ等を示す等価回路図である。
図５に示すように、各々の画素ＰＸは、複数の副画素ＳＰを有している。各々の副画素ＳＰは、発光素子１０と、発光素子１０に駆動電流を与える画素回路と、を含んでいる。発光素子１０は、例えば自己発光素子であり、本実施形態では、マイクロ発光ダイオード（以下、マイクロＬＥＤ（Light Emitting Diode）と称する）である。本実施形態の表示装置１は、マイクロＬＥＤ表示装置である。

【0043】

各副画素ＳＰの画素回路は、電圧信号からなる映像信号Ｖｓｉｇに応じて発光素子１０の発光を制御する電圧信号方式の画素回路であり、リセットスイッチＲＳＴ、画素スイッチＳＳＴ、出力スイッチＢＣＴ、駆動トランジスタＤＲＴ、保持容量Ｃｓ、及び補助容量Ｃａｄを有している。保持容量Ｃｓ及び補助容量Ｃａｄは、キャパシタである。補助容量Ｃａｄは発光電流量を調整するために設けられる素子であり、場合によっては不要となり得る。

【0044】

第１電極ＥＬ１（第１電源線ＳＬ１）は、複数の画素ＰＸ（複数の副画素ＳＰ）に電気的に接続されている。第２電極ＥＬ２（第２電源線ＳＬ２）は、複数の画素ＰＸ（複数の副画素ＳＰ）に電気的に接続されている。

【0045】

リセットスイッチＲＳＴ、画素スイッチＳＳＴ、出力スイッチＢＣＴ、及び駆動トランジスタＤＲＴは、ＴＦＴ（薄膜トランジスタ）により構成されている。本実施形態において、リセットスイッチＲＳＴ、画素スイッチＳＳＴ、出力スイッチＢＣＴ、及び駆動トランジスタＤＲＴは、同一導電型、例えばＮチャネル型のＴＦＴにより構成されている。なお、リセットスイッチＲＳＴ、画素スイッチＳＳＴ、出力スイッチＢＣＴ、及び駆動トランジスタＤＲＴの一以上は、Ｐチャネル型のＴＦＴにより構成されていてもよい。その場合、Ｎチャネル型のＴＦＴとＰチャネル型のＴＦＴを同時に形成してもよい。リセットスイッチＲＳＴ、画素スイッチＳＳＴ、及び出力スイッチＢＣＴは、スイッチとして機能すればよく、ＴＦＴで構成されていなくともよい。

【0046】

本実施形態に係る表示装置１において、駆動トランジスタＤＲＴ及び各スイッチをそれぞれ構成したＴＦＴは全て同一工程、同一層構造で形成され、半導体層に多結晶シリコンを用いたトップゲート構造の薄膜トランジスタである。なお、半導体層は、非晶質シリコン、酸化物半導体等、多結晶シリコン以外の半導体を利用してもよい。

【0047】

リセットスイッチＲＳＴ、画素スイッチＳＳＴ、出力スイッチＢＣＴ、及び駆動トランジスタＤＲＴは、それぞれ、第１端子、第２端子、及び制御端子を有している。本実施形態では、第１端子をソース電極、第２端子をドレイン電極、制御端子をゲート電極としている。

【0048】

副画素ＳＰの画素回路において、駆動トランジスタＤＲＴ及び出力スイッチＢＣＴは、第１電源線ＳＬ１と第２電源線ＳＬ２との間で発光素子１０と直列に接続されている。第１電源線ＳＬ１（高電位Ｐｖｄｄ）は例えば１０Ｖの電位に設定され、第２電源線ＳＬ２（低電位Ｐｖｓｓ）は、例えば１．５Ｖの電位に設定されている。

【0049】

出力スイッチＢＣＴにおいて、ドレイン電極は第１電源線ＳＬ１に接続され、ソース電極は駆動トランジスタＤＲＴのドレイン電極に接続され、ゲート電極は第１走査線Ｓｇｂに接続されている。これにより、出力スイッチＢＣＴは、第１走査線Ｓｇｂに与えられる制御信号ＢＧによりオン（導通状態）、オフ（非導通状態）制御される。出力スイッチＢＣＴは、制御信号ＢＧに応答して、発光素子１０の発光時間を制御する。

【0050】

駆動トランジスタＤＲＴにおいて、ドレイン電極は出力スイッチＢＣＴのソース電極に接続され、ソース電極は発光素子１０の一方の電極（ここでは陽極）に接続されている。発光素子１０の他方の電極（ここでは陰極）は、第２電源線ＳＬ２に接続されている。駆動トランジスタＤＲＴは、映像信号Ｖｓｉｇに応じた電流量の駆動電流を発光素子１０に出力する。

【0051】

画素スイッチＳＳＴにおいて、ソース電極は信号線ＶＬに接続され、ドレイン電極は駆動トランジスタＤＲＴのゲート電極に接続され、ゲート電極は信号書き込み制御用ゲート配線として機能する第２走査線Ｓｇｃに接続されている。画素スイッチＳＳＴは、第２走査線Ｓｇｃから供給される制御信号ＳＧによりオン、オフ制御される。そして、画素スイッチＳＳＴは、制御信号ＳＧに応答して、画素回路と信号線ＶＬとの接続、非接続を制御し、信号線ＶＬから映像信号Ｖｓｉｇと初期化信号Ｖｉｎｉを画素回路に取り込む。

【0052】

リセットスイッチＲＳＴは、駆動トランジスタＤＲＴのソース電極と延出線Ｓｇｒとの間に接続されている。リセットスイッチＲＳＴのゲート電極はリセット制御用ゲート配線として機能する第３走査線Ｓｇｄに接続されている。上記のように、延出線Ｓｇｒは、制御線ＳＬ３（上記制御モジュールＣＭの定電位電源）に接続され、定電位Ｖｃ（リセット電位）に固定される。

【0053】

延出線Ｓｇｒには定電位Ｖｃのリセット信号Ｖｒｓｔが供給される。リセットスイッチＲＳＴは、第３走査線Ｓｇｄを通して与えられる制御信号ＲＧに応じて、導通状態（オン）又は非導通状態（オフ）に切替えられる。リセットスイッチＲＳＴがオン状態に切替えられることにより、駆動トランジスタＤＲＴのソース電極の電位を定電位Ｖｃにリセットすることができる。

【0054】

保持容量Ｃｓは、駆動トランジスタＤＲＴのゲート電極とソース電極との間に接続されている。補助容量Ｃａｄは、駆動トランジスタＤＲＴのソース電極と定電位の配線としての第１電源線ＳＬ１との間に接続されている。

【0055】

走査線駆動回路ＹＤＲ１，ＹＤＲ２は、図示しないシフトレジスタ、出力バッファ等を含み、上記スタートパルス信号ＳＴＶを順次次段のシフトレジスタに転送し、出力バッファを介して各行の副画素ＳＰに４種類の制御信号、すなわち、制御信号ＢＧ，ＳＧ，ＲＧを供給する。これにより、第１走査線Ｓｇｂ、第２走査線Ｓｇｃ、及び第３走査線Ｓｇｄは、それぞれ制御信号ＢＧ、ＳＧ、ＲＧにより駆動される。

【0056】

なお、図３において説明した副画素ＳＰの回路構成は一例であり、少なくとも駆動トランジスタＤＲＴ及び発光素子１０を含むものであれば、副画素ＳＰの回路構成は他の構成であっても構わない。例えば図５において説明した副画素ＳＰの回路構成のうちの一部の素子が省略されていてもよいし、他の素子が追加されてもよい。

【0057】

次に、図６を参照して、駆動トランジスタＤＲＴ、画素電極ＰＥ、発光素子１０、共通電極ＣＥ等の構造について説明する。図６は表示パネル２の表示領域ＤＡを示す部分断面図である。なお、図６では、表示パネル２を、表示面、すなわち光出射面が上方を向き、背面が下方を向くように描いている。

【0058】

図６に示すように、表示パネル２は、基材２０と、基材２０の上に設けられた絶縁層２１，２２，２３，２４，２５，２６と、複数の画素ＰＸと、を備えている。基材２０は、表示領域ＤＡ及び表示領域ＤＡの外側の非表示領域ＮＤＡに位置している。複数の画素ＰＸは、基材２０の上方に配置され、表示領域ＤＡに位置し、複数色の副画素ＳＰを含んでいる。

【0059】

基材２０としては、主に、石英、無アルカリガラス等のガラス基板、又はポリイミド等の樹脂基板を用いることができる。基材２０の材質は、ＴＦＴを製造する際の処理温度に耐える材質であればよい。基材２０が可撓性を有する樹脂基板である場合、表示装置１をシートディスプレイとして構成することができる。樹脂基板としては、ポリイミドに限らず、他の樹脂材料を用いてもよい。なお、基材２０にポリイミド等を用いる場合、基材２０を有機絶縁層又は樹脂層と称した方が適当な場合があり得る。

【0060】

絶縁層２１は、基材２０の上に設けられている。絶縁層２１の上に、各種のＴＦＴが形成されている。表示領域ＤＡにおいて、絶縁層２１の上に、駆動トランジスタＤＲＴ等が形成されている。駆動トランジスタＤＲＴ等のＴＦＴは、半導体層ＳＣと、ゲート電極ＧＥと、第１電極Ｅ１と、第２電極Ｅ２と、を備えている。

【0061】

半導体層ＳＣは、絶縁層２１の上に配置されている。絶縁層２２は、絶縁層２１及び半導体層ＳＣの上に設けられている。ゲート電極ＧＥは、絶縁層２２の上に配置され、半導体層ＳＣのチャネル領域と対向している。本実施形態において、駆動トランジスタＤＲＴは、ダブルゲート型ＴＦＴであり、２つのゲート電極ＧＥを備えている。絶縁層２３は、絶縁層２２及びゲート電極ＧＥの上に設けられている。第１電極Ｅ１及び第２電極Ｅ２は、絶縁層２３の上に配置されている。第１電極Ｅ１及び第２電極Ｅ２は、それぞれ絶縁層２２及び絶縁層２３に形成されたコンタクトホールを通り、対応する半導体層ＳＣに電気的に接続されている。本実施形態において、絶縁層２３の上に延出線ＳＬａがさらに設けられている。

【0062】

絶縁層２４は、絶縁層２３、第１電極Ｅ１、第２電極Ｅ２、及び延出線ＳＬａの上に設けられている。絶縁層２４は、複数の駆動トランジスタＤＲＴ等の複数のＴＦＴを覆っている。絶縁層２４には複数のコンタクトホールｈ１，ｈ２が形成されている。コンタクトホールｈ１は、第１電極Ｅ１の上面を露出させている。コンタクトホールｈ２は、延出線ＳＬａの上面を露出させている。

【0063】

絶縁層２４の上に、導電層ＣＬ１が設けられている。導電層ＣＬ１は、コンタクトホールｈ２を通って延出線ＳＬａに接し、延出線ＳＬａに電気的に接続されている。なお、導電層ＣＬ１は、コンタクトホールｈ１を囲んだ開口を有している。

【0064】

絶縁層２５は、絶縁層２４及び導電層ＣＬ１の上に設けられている。絶縁層２５はコンタクトホールｈ１で囲まれたコンタクトホールｈ３を有し、コンタクトホールｈ３はコンタクトホールｈ１とともに第１電極Ｅ１の上面を露出させている。導電層ＣＬ２は、絶縁層２５の上に配置されている。導電層ＣＬ２は、絶縁層２５に形成されたコンタクトホールｈ３を通り第１電極Ｅ１に接し、第１電極Ｅ１に電気的に接続されている。本実施形態において、導電層ＣＬ１及び導電層ＣＬ２は、絶縁層２５を挟んで対向し、絶縁層２５とともに上記補助容量Ｃａｄを形成している。

【0065】

本実施形態において、絶縁層２５の上に延出線ＳＬｂ２（第２電極ＥＬ２）がさらに設けられている。絶縁層２６は、絶縁層２５、導電層ＣＬ２、及び延出線ＳＬｂ２の上に設けられている。絶縁層２６にはコンタクトホールｈ４，ｈ５が形成され、コンタクトホールｈ４は導電層ＣＬ２の上面を露出させ、コンタクトホールｈ５は延出線ＳＬｂ２（第２電極ＥＬ２）の上面を露出させている。

【0066】

画素電極ＰＥは、絶縁層２６の上に配置されている。画素電極ＰＥは、絶縁層２６に形成されたコンタクトホールｈ４を通り導電層ＣＬ２に接し、導電層ＣＬ２に電気的に接続されている。画素電極ＰＥは、導電層ＣＬ２を介して駆動トランジスタＤＲＴの第１電極Ｅ１に電気的に接続されている。画素電極ＰＥには、駆動トランジスタＤＲＴから電流値が制御された信号が与えられる。

【0067】

本実施形態において、アレイ基板３は、コンタクト電極ＣＯＮを有している。コンタクト電極ＣＯＮは、絶縁層２６の上に設けられ、画素電極ＰＥに絶縁距離を置いて位置している。コンタクト電極ＣＯＮは、絶縁層２６に形成されたコンタクトホールｈ５を通り延出線ＳＬｂ２（第２電極ＥＬ２）に接し、延出線ＳＬｂ２に電気的に接続されている。

【0068】

ここで、絶縁層２１，２２，２３，２４，２５，２６は、無機絶縁材料又は有機絶縁材料で形成されている。本実施形態において、絶縁層２１，２２，２３，２５は、無機絶縁材料として、例えばシリコン酸化物（ＳｉＯ２）、又はシリコン窒化物（ＳｉＮ）で形成されている。
絶縁層２４，２６は、有機絶縁材料として、感光性アクリル樹脂等の樹脂材料で形成されている。絶縁層２４，２６は、それぞれ発光素子１０と対向する側に平坦面を有し、平坦化層として機能している。

【0069】

半導体層ＳＣは、ポリシリコンとして低温ポリシリコンで形成されている。但し、半導体層ＳＣは、アモルファスシリコン、酸化物半導体等、ポリシリコン以外の半導体で形成されていてもよい。ゲート電極ＧＥは、導電材料として金属で形成されている。例えば、ゲート電極ＧＥは、ＭｏＷ（モリブデン・タングステン）で形成されている。なお、ゲート電極ＧＥ等、絶縁層２２の上に形成される配線や電極を、１ｓｔメタルと称する場合がある。

【0070】

第１電極Ｅ１、第２電極Ｅ２、及び延出線ＳＬａは、同層に位置し、同一の導電材料として金属で形成さている。例えば、第１電極Ｅ１、第２電極Ｅ２、及び延出線ＳＬａは、それぞれ三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）が採用され、Ｔｉ（チタン）、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる第１層と、Ａｌ（アルミニウム）、Ａｌを含む合金等Ａｌを主成分とする金属材料からなる第２層と、Ｔｉ、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる第３層と、を有している。上記第２層は上記第１層の上に位置し、上記第３層は上記第２層の上に位置している。第１電極Ｅ１等は、いわゆるＴＡＴで形成されている。なお、延出線ＳＬａ等、絶縁層２３の上に形成される配線や電極を、２ｎｄメタルと称する場合がある。

【0071】

駆動トランジスタＤＲＴ等のスイッチは、基材２０の上方に設けられ、絶縁層２４で覆われている。ここではトップゲート型のＴＦＴを例として説明しているが、ＴＦＴはボトムゲート型のＴＦＴであってもよい。
導電層ＣＬ１は、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の透明導電材料で形成されている。

【0072】

導電層ＣＬ２及び延出線ＳＬｂ２（第２電極ＥＬ２）は、導電材料として金属で形成されている。例えば、導電層ＣＬ２及び延出線ＳＬｂ２（第２電極ＥＬ２）は、二層積層構造を有し、Ｔｉ、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる第１層と、Ａｌ、Ａｌを含む合金等Ａｌを主成分とする金属材料からなる第２層と、を有している。上記第２層は上記第１層の上に位置している。なお、延出線ＳＬｂ２等、絶縁層２５の上に形成される配線や電極を、３ｒｄメタルと称する場合がある。

【0073】

画素電極ＰＥ及びコンタクト電極ＣＯＮは、導電材料として金属で形成されている。例えば、画素電極ＰＥ及びコンタクト電極ＣＯＮは、二層積層構造を有し、Ｔｉ、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる第１層と、Ａｌ、Ａｌを含む合金等Ａｌを主成分とする金属材料からなる第２層と、を有している。画素電極ＰＥ及びコンタクト電極ＣＯＮにおいて、Ａｌ又はＡｌ合金で形成された第２層は最上層である。例えば、コンタクト電極ＣＯＮの最上層は、共通電極ＣＥと対向する側に位置している。画素電極ＰＥ及びコンタクト電極ＣＯＮは、同層に位置し、同一の導電材料として金属で形成さている方が望ましい。なお、画素電極ＰＥ及びコンタクト電極ＣＯＮが金属で形成さている場合、画素電極ＰＥ等、絶縁層２６の上に形成される電極を、４ｔｈメタルと称する場合がある。

【0074】

上述した導電層ＣＬ２、延出線ＳＬｂ２（第２電極ＥＬ２）、画素電極ＰＥ、及びコンタクト電極ＣＯＮは、それぞれ、単一の導電層、三層積層構造、又は二層積層構造を有していればよい。

【0075】

三層積層構造において、導電層ＣＬ２、延出線ＳＬｂ２（第２電極ＥＬ２）、画素電極ＰＥ、及びコンタクト電極ＣＯＮは、それぞれＴｉ系／Ａｌ系／Ｔｉ系に限らず、Ｍｏ系／Ａｌ系／Ｍｏ系であってもよい。Ｍｏ系／Ａｌ系／Ｍｏ系において、例えば、画素電極ＰＥは、Ｍｏ（モリブデン）、Ｍｏを含む合金等Ｍｏを主成分とする金属材料からなる第１層と、Ａｌ、Ａｌを含む合金等Ａｌを主成分とする金属材料からなる第２層と、Ｍｏ、Ｍｏを含む合金等Ｍｏを主成分とする金属材料からなる第３層と、を有している。その場合、画素電極ＰＥ等は、いわゆるＭＡＭで形成されている。

【0076】

二層積層構造において、例えば、画素電極ＰＥは、Ｍｏ、Ｍｏを含む合金等Ｍｏを主成分とする金属材料からなる第１層と、Ａｌ、Ａｌを含む合金等Ａｌを主成分とする金属材料からなる第２層と、を有してもよい。なお、導電層ＣＬ２及び画素電極ＰＥは、透明導電材料で形成されてもよい。
上記のように、表示パネル２のアレイ基板３は、基材２０から画素電極ＰＥ及びコンタクト電極ＣＯＮまでの積層構造を有している。

【0077】

表示パネル２は、接続層ＬＡ１及び接続層ＬＡ２を有している。接続層ＬＡ１は、画素電極ＰＥの上に配置され、画素電極ＰＥに電気的に接続されている。平面視において、接続層ＬＡ１は、コンタクトホールｈ４に重なっていない。接続層ＬＡ２は、コンタクト電極ＣＯＮの上に配置され、コンタクト電極ＣＯＮに電気的に接続されている。平面視において、接続層ＬＡ２は、コンタクトホールｈ５に重なっていない。接続層ＬＡ１は画素電極ＰＥの最上層に接し、接続層ＬＡ２はコンタクト電極ＣＯＮの最上層に接している。本実施形態において、接続層ＬＡ１，ＬＡ２は、それぞれ半田で形成されている。

【0078】

表示領域ＤＡにおいて、画素電極ＰＥの上方に発光素子１０が実装されている。詳しくは、発光素子１０は、接続層ＬＡ１の上に実装されている。発光素子１０は、第１極性電極としての陽極ＡＮと、第２極性電極としての陰極ＣＡと、光を放出する発光層ＬＩと、を有している。複数の発光素子１０は、第１色の発光色を有する発光素子、第２色の発光色を有する発光素子、及び第３色の発光色を有する発光素子を含んでいる。本実施形態において、第１色は赤色（Ｒ）であり、第２色は緑色（Ｇ）であり、第３色は青色（Ｂ）である。

【0079】

各々の発光素子１０において、陽極ＡＮは、複数の画素電極ＰＥのうち対応する一の画素電極ＰＥと対向する側の面に位置し、画素電極ＰＥに電気的に接続されている。本実施形態において、陽極ＡＮは、接続層ＬＡ１の上に位置し、接続層ＬＡ１に接している。各々の発光素子１０において、陰極ＣＡは、陽極ＡＮが位置する面とは反対側の面に位置している。各々の発光素子１０において、発光層ＬＩは、陽極ＡＮと陰極ＣＡとの間に位置している。

【0080】

表示パネル２は、樹脂層３１及び共通電極ＣＥを有している。絶縁層２６、画素電極ＰＥ、コンタクト電極ＣＯＮ、接続層ＬＡ１、接続層ＬＡ２、及び発光素子１０の上に、樹脂層３１が設けられている。樹脂層３１は、複数の発光素子１０の間の空隙部に充填されている。樹脂層３１は、絶縁層２６と対向する側とは反対側に平坦面を有している。そのため、樹脂層３１は、平坦化層である。樹脂層３１は、発光素子１０のうち陰極ＣＡの表面を露出させている。

【0081】

なお、樹脂層３１は、発光素子１０の陰極ＣＡまで達しないような厚みを有してもよい。共通電極ＣＥが形成される表面には発光素子１０の実装に伴う凹凸の一部が残存しているが、共通電極ＣＥを形成する材料が段切れすることなく連続的に覆うことができればよい。

【0082】

共通電極ＣＥは、少なくとも表示領域ＤＡに位置し、樹脂層３１及び複数の発光素子１０の上に配置され、複数の発光素子１０を覆っている。共通電極ＣＥは、複数の陰極ＣＡに接触し、複数の陰極ＣＡと電気的に接続されている。共通電極ＣＥは、複数の副画素ＳＰで共用されている。
共通電極ＣＥは、発光素子１０からの出射光を取り出すために、透明電極として形成する必要があり、透明な導電材料として例えばＩＴＯを用いて形成されている。

【0083】

共通電極ＣＥは、樹脂層３１に形成された複数のコンタクトホールｈ６を通り複数の画素ＰＸのコンタクト電極ＣＯＮに電気的に接続されている。本実施形態において、共通電極ＣＥは、複数のコンタクトホールｈ６を通り、複数の画素ＰＸの接続層ＬＡ２に接している。共通電極ＣＥはコンタクト電極ＣＯＮではなく接続層ＬＡ２に接しているため、共通電極ＣＥと接続層ＬＡ２との間にオーミック接触を作ることができる。

【0084】

上記のように、表示パネル２は、基材２０から共通電極ＣＥまでの構造を有している。本実施形態に係る発光素子１０を表示素子として用いる表示装置１は、例えば以上のように構成されている。なお、必要に応じて、共通電極ＣＥの上にカバーガラス等のカバー部材、偏光板等の光学層、タッチパネル基板等が設けられてもよい。

【0085】

図７は、表示パネル２のアレイ基板３の非表示領域ＮＤＡを示す平面図である。
図７に示すように、アレイ基板３は、基材２０の上方に配置され、非表示領域ＮＤＡに位置した複数の周辺配線を有している。複数の周辺配線は、第１電源線ＳＬ１、第２電源線ＳＬ２、制御線ＳＬ３、リード線ＬＥ１、リード線ＬＥ２、リード線ＬＥ３、リード線ＬＥ４、リード線ＬＥ５、延出線Ｓｇｒの端部、延出線ＳＬｂ２の端部、延出線ＳＬａの端部等を含んでいる。

【0086】

第１電源線ＳＬ１、第２電源線ＳＬ２、及び制御線ＳＬ３は、上述したように、それぞれ第１方向Ｘに延出している。本実施形態において、第１電源線ＳＬ１及び複数の延出線ＳＬａは、同一材料で一体に形成されている。各々の延出線ＳＬａは、第１電源線ＳＬ１から連続的に形成されている。

【0087】

第１接続配線としてのリード線ＬＥ２は、第１電源線ＳＬ１、第２電源線ＳＬ２、及び制御線ＳＬ３と交差している。
第２接続配線としてのリード線ＬＥ１は、平面視にてリード線ＬＥ２に重なっている。リード線ＬＥ１は、一方で、絶縁層２３に形成されたコンタクトホールＣＨ１を通り、リード線ＬＥ２に接し、リード線ＬＥ２に電気的に接続されている。リード線ＬＥ１は、他方で、駆動ＩＣチップＩＣ１に電気的に接続さている。
第３接続配線としてのリード線ＬＥ５は、平面視にてリード線ＬＥ２に重なっている。リード線ＬＥ５は、一方で、絶縁層２３に形成されたコンタクトホールＣＨ２を通り、リード線ＬＥ２に接し、リード線ＬＥ２に電気的に接続されている。リード線ＬＥ５は、他方で、信号線駆動回路ＸＤＲに電気的に接続され、信号線駆動回路ＸＤＲを介して複数の信号線ＶＬのうち少なくとも一の信号線ＶＬに電気的に接続されている。

【0088】

リード線ＬＥ４は、第２方向Ｙに延出し、第１電源線ＳＬ１及び第２電源線ＳＬ２と交差している。
制御線ＳＬ３は、平面視にて複数のリード線ＬＥ４に重なっている。制御線ＳＬ３と一のリード線ＬＥ４とに注目すると、制御線ＳＬ３は、絶縁層２３に形成されたコンタクトホールＣＨ３を通り、リード線ＬＥ４に接し、リード線ＬＥ４に電気的に接続されている。
延出線Ｓｇｒは、平面視にてリード線ＬＥ４に重なっている。延出線Ｓｇｒは、絶縁層２３に形成されたコンタクトホールＣＨ４を通り、リード線ＬＥ４に接し、リード線ＬＥ４に電気的に接続されている。

【0089】

第１電源線ＳＬ１は、金属線ＭＬ１及び第１透明導電層ＴＬ１を有している。金属線ＭＬ１は、第１方向Ｘに延出している。第１透明導電層ＴＬ１は、平面視にて金属線ＭＬ１に重なっている。本実施形態において、第１電源線ＳＬ１は、複数の第１透明導電層ＴＬ１を有している。複数の第１透明導電層ＴＬ１と、配線基板Ｆ１，Ｆ２，Ｆ３，Ｆ４とは、一対一で対応している。

【0090】

第２電源線ＳＬ２は、金属線ＭＬ２及び第２透明導電層ＴＬ２を有している。金属線ＭＬ２は、第１方向Ｘに延出している。第２透明導電層ＴＬ２は、平面視にて金属線ＭＬ２に重なっている。本実施形態において、第２電源線ＳＬ２は、複数の第２透明導電層ＴＬ２を有している。複数の第２透明導電層ＴＬ２と、配線基板Ｆ１，Ｆ２，Ｆ３，Ｆ４とは、一対一で対応している。

【0091】

絶縁層２４は、第１開口ＯＰ１、第２開口ＯＰ２、及び第３開口ＯＰ３を有している。本実施形態において、絶縁層２４は、複数の第１開口ＯＰ１、複数の第２開口ＯＰ２、及び複数の第３開口ＯＰ３を有している。
複数の第１開口ＯＰ１と、複数の第１透明導電層ＴＬ１とは、一対一で対応している。第１開口ＯＰ１は、平面視にて、対応する第１透明導電層ＴＬ１に重なった領域に形成され、対応する第１透明導電層ＴＬ１を表示パネル２の外側に露出させている。

【0092】

複数の第２開口ＯＰ２と、複数の第２透明導電層ＴＬ２とは、一対一で対応している。第２開口ＯＰ２は、平面視にて、対応する第２透明導電層ＴＬ２に重なった領域に形成され、対応する第２透明導電層ＴＬ２を表示パネル２の外側に露出させている。
第２開口ＯＰ２及び第３開口ＯＰ３は、第１方向Ｘに距離を置いて絶縁層２４に形成されている。各々の第３開口ＯＰ３は、平面視にて、第２電源線ＳＬ２に重なった領域に形成されている。絶縁層２４は、第３開口ＯＰ３にて第２電源線ＳＬ２の所定の領域を露出させている。

【0093】

延出線ＳＬｂ２は、平面視にて、第２電源線ＳＬ２及び第３開口ＯＰ３に重なっている。延出線ＳＬｂ２は、第３開口ＯＰ３を通って第２電源線ＳＬ２に接し、第２電源線ＳＬ２に電気的に接続されている。

【0094】

図８は、図７に示した表示パネル２を線ＶＩＩＩ－ＶＩＩＩに沿って示す断面図であり、配線基板Ｆ１及び導電材（ＣＮ１，ＣＮ２）を併せて示す図である。
図８に示すように、リード線ＬＥ２は、絶縁層２２の上に設けられている。リード線ＬＥ２は、１ｓｔメタルである。

【0095】

金属線ＭＬ１、金属線ＭＬ２、制御線ＳＬ３、リード線ＬＥ１、及びリード線ＬＥ５は、２ｎｄメタルであり、絶縁層２３の上に設けられている。なお、リード線ＬＥ２（第１接続配線）は、基材２０と第１電源線ＳＬ１との間に位置し、かつ、基材２０と第２電源線ＳＬ２との間に位置している。

【0096】

第１透明導電層ＴＬ１は、絶縁層２４の上に設けられ、第１開口ＯＰ１を通って金属線ＭＬ１に接している。第１電源線ＳＬ１は、基材２０の上方に配置され、第１接続面ＳＡ１を含んでいる。本実施形態において、第１透明導電層ＴＬ１が第１接続面ＳＡ１を含んでいる。

【0097】

第２透明導電層ＴＬ２は、絶縁層２４の上に設けられ、第２開口ＯＰ２を通って金属線ＭＬ２に接している。第２電源線ＳＬ２は、基材２０の上方に配置され、第２接続面ＳＡ２を含んでいる。本実施形態において、第２透明導電層ＴＬ２が第２接続面ＳＡ２を含んでいる。

【0098】

配線基板Ｆ１は、絶縁性を有する基材５０、絶縁層５１、絶縁層５２、配線ＷＬ１、配線ＷＬ２、導電層ＣＬ３、パッドＰＤ１、パッドＰＤ２等を備えている。配線ＷＬ１は、基材５０と絶縁層５１との間に設けられている。配線ＷＬ２及び導電層ＣＬ３は、絶縁層５１と絶縁層５２との間に設けられている。導電層ＣＬ３は、絶縁層５１に形成されたコンタクトホールを通って配線ＷＬ１に接し、配線ＷＬ１に電気的に接続されている。

【0099】

パッドＰＤ１は、絶縁層５２に形成されたコンタクトホールを通って導電層ＣＬ３に接し、導電層ＣＬ３に電気的に接続されている。パッドＰＤ２は、絶縁層５２に形成されたコンタクトホールを通って配線ＷＬ２に接し、配線ＷＬ２に電気的に接続されている。配線基板Ｆ１のうち、パッドＰＤ１は第１接続面ＳＡ１と対向し、パッドＰＤ２は第２接続面ＳＡ２と対向している。

【0100】

第１導電材ＣＮ１は、第１接続面ＳＡ１と配線基板Ｆ１のパッドＰＤ１との間に位置し、第１電源線ＳＬ１と配線基板Ｆ１とを接続している。第２導電材ＣＮ２は、第２接続面ＳＡ２と配線基板Ｆ１のパッドＰＤ２との間に位置し、第２電源線ＳＬ２と配線基板Ｆ１とを接続している。第１導電材ＣＮ１及び第２導電材ＣＮ２は、例えばＡＣＦ（異方性導電フィルム）である。

【0101】

配線基板Ｆ１と表示パネル２（アレイ基板３）との接続には、ＡＣＦを利用した熱圧着法が用いられる。この方法により、アレイ基板３の第１電源線ＳＬ１と配線基板Ｆ１のパッドＰＤ１との電気的接続が確保され、アレイ基板３の第２電源線ＳＬ２と配線基板Ｆ１のパッドＰＤ２との電気的接続が確保される。

【0102】

なお、配線基板Ｆ２と表示パネル２との接続関係、配線基板Ｆ３と表示パネル２との接続関係、配線基板Ｆ４と表示パネル２との接続関係は、図８を用いて説明した配線基板Ｆ１と表示パネル２（アレイ基板３）との接続関係と同様である。
例えば、配線基板Ｆ２と表示パネル２との接続関係に注目する。第１電源線ＳＬ１は、配線基板Ｆ１と対向した第１接続面ＳＡ１から第１方向Ｘに離れ配線基板Ｆ２と対向した他の第１接続面をさらに含んでいる。第２電源線ＳＬ２は、配線基板Ｆ１と対向した第２接続面ＳＡ２から第１方向Ｘに離れ配線基板Ｆ２と対向した他の第２接続面をさらに含んでいる。他の第１導電材は、上記他の第１接続面と配線基板Ｆ２との間に位置し第１電源線ＳＬ１と配線基板Ｆ２とを接続している。他の第２導電材は、上記他の第２接続面と配線基板Ｆ２との間に位置し第２電源線ＳＬ２と配線基板Ｆ２とを接続している。

【0103】

図９は、図８に示した表示パネル２を示す部分断面図であり、第１電源線ＳＬ１等を示す図である。
図９に示すように、金属線ＭＬ１は、２ｎｄメタルであり、金属線ＭＬ２、制御線ＳＬ３、リード線ＬＥ１、リード線ＬＥ５、延出線Ｓｇｒ、信号線ＶＬ、第１電極Ｅ１、第２電極Ｅ２、延出線ＳＬａ等とともに同層に位置し、同一の導電材料として金属で形成さている。

【0104】

金属線ＭＬ１は、第１金属線ＭＬ１ａと、第１金属線ＭＬ１ａの上に積層された第２金属線ＭＬ１ｂと、第２金属線ＭＬ１ｂの上に積層された第３金属線ＭＬ１ｃと、を有している。本実施形態において、第１金属線ＭＬ１ａはＴｉを主成分とする金属材料で形成され、第２金属線ＭＬ１ｂはＡｌを主成分とする金属材料で形成され、第３金属線ＭＬ１ｃはＴｉを主成分とする金属材料で形成されている。第１透明導電層ＴＬ１は、第３金属線ＭＬ１ｃの上に形成され、第１接続面ＳＡ１を含んでいる。
なお、金属線ＭＬ１等は、ＴＡＴに限らず、ＭＡＭで形成されてもよい。

【0105】

図１０は、図７に示した表示パネル２を線Ｘ－Ｘに沿って示す断面図である。図１０に示すように、リード線ＬＥ２及びリード線ＬＥ４は、それぞれ１ｓｔメタルであり、絶縁層２２の上に設けられている。金属線ＭＬ２は２ｎｄメタルであり、絶縁層２３の上に設けられている。第２透明導電層ＴＬ２は、金属線ＭＬ２及び絶縁層２４の上に設けられ、金属線ＭＬ２とともに第２電源線ＳＬ２を形成している。

【0106】

絶縁層２５は、第２透明導電層ＴＬ２の第２接続面ＳＡ２と対向する領域及び延出線ＳＬｂ２と対向する領域を覆っていない。延出線ＳＬｂ２は、３ｒｄメタルであり、第２電源線ＳＬ２の金属線ＭＬ２の上に設けられ、金属線ＭＬ２に接し、金属線ＭＬ２に電気的に接続されている。第２電源線ＳＬ２は、絶縁層２６で覆われている。

【0107】

図１１は、表示装置１の一部を示す平面図であり、第１電源線ＳＬ１、第２電源線ＳＬ２、制御線ＳＬ３、第２電極ＥＬ２、配線基板Ｆ２、及び複数の導電材（ＣＮ１，ＣＮ２）を示す図である。図１１に示すように、配線基板Ｆ２は、第１電源線ＳＬ１の第１接続面ＳＡ１及び第２電源線ＳＬ２の第２接続面ＳＡ２に重なっている。本実施形態において、第１接続面ＳＡ１及び第２接続面ＳＡ２は、第２方向Ｙに並んでいる。第１接続面ＳＡ１及び第２接続面ＳＡ２は、それぞれ第１方向Ｘに延出している。

【0108】

第１導電材ＣＮ１は、第１接続面ＳＡ１と配線基板Ｆ２との間に位置し、第１電源線ＳＬ１と配線基板Ｆ２とを接続している。第２導電材ＣＮ２は、第２接続面ＳＡ２と配線基板Ｆ２との間に位置し、第２電源線ＳＬ２と配線基板Ｆ２とを接続している。

【0109】

図１２は、図１１の配線基板Ｆ２を示す平面図であり、複数の配線ＷＬ１，ＷＬ２及び複数のパッドＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４を示す図である。図１２に示すように、配線基板Ｆ２は、複数の配線ＷＬ１、複数の配線ＷＬ２、複数のパッドＰＤ１、複数のパッドＰＤ２、複数のパッドＰＤ３、及び複数のパッドＰＤ４を備えている。配線ＷＬ１の一端にパッドＰＤ１が電気的に接続され、配線ＷＬ１の他端にパッドＰＤ３が電気的に接続されている。また、配線ＷＬ２の一端にパッドＰＤ２が電気的に接続され、配線ＷＬ２の他端にパッドＰＤ４が電気的に接続されている。

【0110】

配線基板Ｆ２の複数のパッドＰＤ１を第１接続面ＳＡ１に対向させるため、複数のパッドＰＤ１は第１方向Ｘに並べられている。配線基板Ｆ２の複数のパッドＰＤ２を第２接続面ＳＡ２に対向させるため、複数のパッドＰＤ２は第１方向Ｘに並べられている。配線基板Ｆ２の複数のパッドＰＤ３，ＰＤ４は制御モジュールＣＭに接続されている。

【0111】

上記のように構成された第１の実施形態に係る表示装置１によれば、表示装置１は、表示パネル２と、配線基板Ｆ１と、第１導電材ＣＮ１と、を備えている。表示パネル２は、基材２０、複数の画素ＰＸ、複数のパッドｐ、及び第１電源線ＳＬ１を有している。基材２０は、表示領域ＤＡ及び非表示領域ＮＤＡに位置している。複数の画素ＰＸは、基材２０の上方に配置され、表示領域ＤＡに位置している。複数のパッドｐは、基材２０の上方に配置され、非表示領域ＮＤＡに位置している。第１電源線ＳＬ１は、基材２０の上方に配置され、非表示領域ＮＤＡのうち表示領域ＤＡと複数のパッドｐとの間に位置し、第１接続面ＳＡ１を含んでいる。

【0112】

配線基板Ｆ１は第１接続面ＳＡ１と対向している。第１導電材ＣＮ１は、第１接続面ＳＡ１と配線基板Ｆ１との間に位置し、第１電源線ＳＬ１と配線基板Ｆ１とを接続している。表示パネル２のうち第１電源線ＳＬ１に、配線基板Ｆ１と電気的に接続するためのパッドの機能を持たせている。そのため、パッドｐを介すること無しに第１電源線ＳＬ１に給電することができ、第１電源線ＳＬ１の電位を固定することができる。

【0113】

第１電源線ＳＬ１は、それぞれパッドとして機能する複数の第１接続面ＳＡ１を有している。複数の配線基板Ｆ１，Ｆ２，Ｆ３，Ｆ４を用いることで、第１電源線ＳＬ１への多点給電化を図ることができる。
また、制御モジュールＣＭから第１電源線ＳＬ１に電流を流す際、電流は複数の配線基板Ｆ１，Ｆ２，Ｆ３，Ｆ４に分散される。そのため、オーミックドロップ（ＩＲドロップ）の改善を図ることができる。

【0114】

上記のことから、第１電源線ＳＬ１の電位は、高電位Ｐｖｄｄに良好に固定される。同様に、第２電源線ＳＬ２の電位は、低電位Ｐｖｓｓに良好に固定される。ひいては、第１電極ＥＬ１の電位及び第２電極ＥＬ２の電位をそれぞれ良好に固定することができる。上述したことから、表示特性の低下を抑制することのできる表示装置１を得ることができる。

【0115】

（上記実施形態の変形例１）
次に、上記実施形態の変形例１に係る表示装置１について説明する。表示装置１は、本変形例１で説明する構成以外、上記実施形態と同様に構成されている。図１３は、本変形例１に係る表示装置１の一部を示す平面図であり、第１電源線ＳＬ１、第２電源線ＳＬ２、制御線ＳＬ３、第２電極ＥＬ２、配線基板Ｆ２、及び複数の導電材（ＣＮ１，ＣＮ２）を示す図である。

【0116】

図１３に示すように、第１接続面ＳＡ１及び第２接続面ＳＡ２は、それぞれ第１方向Ｘに延出している。本実施形態において、第１接続面ＳＡ１及び第２接続面ＳＡ２は、第１方向Ｘに並んでいる。第１接続面ＳＡ１及び第２接続面ＳＡ２を第１方向Ｘに並べるため、金属線ＭＬ１及び金属線ＭＬ２のそれぞれの形状は上記実施形態と相違している。
金属線ＭＬ１のうち延出線ＳＬｂ２が重なった領域と比較した場合、金属線ＭＬ１のうち第１接続面ＳＡ１が重なった領域は金属線ＭＬ２側に突出し、金属線ＭＬ１のうち第２方向Ｙに第２接続面ＳＡ２と対向する領域は表示領域ＤＡ側に凹んでいる。金属線ＭＬ２のうち延出線ＳＬｂ２が重なった領域と比較した場合、金属線ＭＬ２のうち第２接続面ＳＡ２が重なった領域は金属線ＭＬ１側に突出し、金属線ＭＬ２のうち第２方向Ｙに第１接続面ＳＡ１と対向する領域は制御線ＳＬ３側に凹んでいる。

【0117】

図１４は、図１３の配線基板Ｆ２を示す平面図であり、複数の配線ＷＬ１，ＷＬ２及び複数のパッドＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４を示す図である。図１４に示すように、複数のパッドＰＤ１のグループと、複数のパッドＰＤ２のグループとは、第１方向Ｘに隣り合っている。同様に、複数のパッドＰＤ３のグループと、複数のパッドＰＤ４のグループとは、第１方向Ｘに隣り合っている。

【0118】

複数の配線ＷＬ１，ＷＬ２は、第１方向Ｘに並べられている。上記実施形態（図１２）と異なり、配線ＷＬ１と配線ＷＬ２とを第３方向Ｚに重ねる必要はない。配線ＷＬ１と配線ＷＬ２とを同層に形成することができるため、配線基板Ｆ２の積層数を減らすことができ、配線基板Ｆ２の構造の簡略化を図ることができる。
本変形例１においても、上記実施形態と同様の効果を得ることができる。配線基板Ｆ２の構造の簡略化を図る際、例えば、導電層ＣＬ３無しに配線基板Ｆ２を形成することができる。そのため、配線基板Ｆ２の内部抵抗の増大を抑制することができる。

【0119】

（上記実施形態の変形例２）
次に、上記実施形態の変形例２に係る表示装置１について説明する。表示装置１は、本変形例２で説明する構成以外、上記実施形態と同様に構成されている。図１５は、本変形例２に係る表示装置１を示す回路図であり、第１電極ＥＬ１等を示す図である。

【0120】

図１５に示すように、上記実施形態（図３）と比較し、表示パネル２は第１方向Ｘのサイズが大きく、表示装置１は駆動ＩＣチップＩＣ２、配線基板Ｆｂ、配線基板Ｆ５、配線基板Ｆ６、及び配線基板Ｆ７をさらに備えている。駆動ＩＣチップＩＣ２は駆動ＩＣチップＩＣ１と同様に構成され、配線基板Ｆｂは配線基板Ｆａと同様に構成されている。

【0121】

第１電源線ＳＬ１の電位及び第２電源線ＳＬ２の電位は、それぞれ７つの配線基板Ｆ１乃至Ｆ７を介して固定される。第１電源線ＳＬ１及び第２電源線ＳＬ２のそれぞれの第１方向Ｘのサイズが大きくなっても、給電点数を増やすことで、第１電源線ＳＬ１の電位及び第２電源線ＳＬ２の電位をそれぞれ良好に固定することができる。
本変形例２においても、上記実施形態と同様の効果を得ることができる。

【0122】

（比較例１）
次に、比較例１に係る表示装置１について説明する。表示装置１は、本比較例１で説明する構成以外、上記実施形態と同様に構成されている。図１６は、本比較例１に係る表示装置１を示す回路図であり、第１電極ＥＬ１、第１電源線ＳＬ１、第２電源線ＳＬ２等を示す図である。

【0123】

図１６に示すように、表示装置１は、配線基板Ｆ１乃至Ｆ４無しに形成されている。第１電源線ＳＬ１はパッドとして機能する第１接続面ＳＡ１無しに形成され、ＯＬＢのパッドｐに電気的に接続されている。同様に、第２電源線ＳＬ２はパッドとして機能する第２接続面ＳＡ２無しに形成され、ＯＬＢのパッドｐに電気的に接続されている。制御モジュールＣＭは、配線基板Ｆａ、パッドｐ等を介して第１電源線ＳＬ１に給電したり、第２電源線ＳＬ２に給電したりする。

【0124】

本比較例１によれば、パッドｐ等を介して第１電源線ＳＬ１及び第２電源線ＳＬ２のそれぞれの電位を固定することになる。そのため、パッドｐ等を介する分、給電抵抗が高くなることになる。

【0125】

また、単一の配線基板Ｆａに複数のパッドｐを対向させるため、複数のパッドｐは第１方向Ｘに集約して設けられている。そのため、第１電源線ＳＬ１及び第２電源線ＳＬ２は、それぞれ部分的に第１方向Ｘ及び第２方向Ｙから傾斜した方向に延出している。第１電源線ＳＬ１及び第２電源線ＳＬ２のそれぞれの長さが長くなる分、第１電源線ＳＬ１及び第２電源線ＳＬ２のそれぞれの抵抗が高くなることになる。
上述したことから、本比較例１において、表示特性の低下を抑制することのできる表示装置１を得ることは困難である。

【0126】

（比較例２）
次に、比較例２に係る表示装置１について説明する。表示装置１は、本比較例２で説明する構成以外、上記比較例１と同様に構成されている。図１７は、本比較例２に係る表示装置１を示す回路図であり、第１電極ＥＬ１、複数の第１電源線ＳＬ１，ＳＬ５、複数の第２電源線ＳＬ２，ＳＬ６，ＳＬ７等を示す図である。

【0127】

図１７に示すように、表示パネル２は延出線ＳＬ４無しに形成されている。表示装置１は、配線基板Ｆｂをさらに備えている。表示パネル２は、第１電源線ＳＬ５、複数の第２電源線ＳＬ６，ＳＬ７、及びＯＬＢの複数のパッドｄをさらに備えている。第１電源線ＳＬ５は、非表示領域ＮＤＡに設けられている。第１電源線ＳＬ５及び第１電源線ＳＬ１は、第２方向Ｙに表示領域ＤＡを挟んでいる。

【0128】

複数のパッドｄは、非表示領域ＮＤＡに設けられ、第１方向Ｘに並べられている。複数のパッドｄは、表示パネル２のうち第１辺ＥＸとは反対側の辺に近接して設けられている。複数の第２電源線ＳＬ６，ＳＬ７は、非表示領域ＮＤＡのうち第１電源線ＳＬ５と複数のパッドｄとの間に設けられている。第１電源線ＳＬ５、第２電源線ＳＬ６、及び第２電源線ＳＬ７は、それぞれ複数のパッドｄを介して配線基板Ｆｂに電気的に接続されている。

【0129】

本比較例２において、第１電源線ＳＬ１と第１電源線ＳＬ５の両側から第１電極ＥＬ１に給電を行うことができる。そのため、上記比較例１より第１電極ＥＬ１の電位良好に固定し易い。同様に、第２電源線ＳＬ２と第２電源線ＳＬ６，ＳＬ７の両側から第２電極ＥＬ２に給電を行うことができる。そのため、上記比較例１より第２電極ＥＬ２の電位良好に固定し易い。

【0130】

上述したことから、本比較例２において、表示特性の低下を抑制することのできる表示装置１を得ることができる。但し、表示領域ＤＡを第２方向Ｙに挟むように電源線、パッド、配線基板等を表示装置１に設ける必要がある。そのため、表示装置１の用途が限定されることに留意する必要がある。また、透明用途等の場合、図１７に示したように配線基板Ｆｂを配置することは、制約が大きいことに留意する必要がある。

【0131】

（比較例３）
次に、比較例３に係る表示装置１について説明する。表示装置１は、本比較例３で説明する構成以外、上記比較例１と同様に構成されている。図１８は、本比較例３に係る表示装置１を示す回路図であり、第１電極ＥＬ１、第１電源線ＳＬ１、第２電源線ＳＬ２等を示す図である。

【0132】

図１８に示すように、表示装置１は、配線基板Ｆｂ，Ｆｃをさらに備えている。複数のパッドｐは、３つの領域にそれぞれ集約されている。第１電源線ＳＬ１及び第２電源線ＳＬ２を、それぞれ第１方向Ｘ及び第２方向Ｙから傾斜した方向に延出させる必要が無い。第１電源線ＳＬ１及び第２電源線ＳＬ２のそれぞれの長さが不所望に長くなることは無いため、第１電源線ＳＬ１及び第２電源線ＳＬ２のそれぞれの抵抗は高くなり難い。

【0133】

但し、本比較例３において、パッドｐ等を介して第１電源線ＳＬ１及び第２電源線ＳＬ２のそれぞれの電位を固定することになる。本比較例３において、表示特性の低下を抑制することのできる表示装置１を得ることは困難である。

【0134】

本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記の新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記の実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0135】

１…表示装置、２…表示パネル、３…アレイ基板、１０…発光素子、２０…基材、
ＰＸ…画素、ＳＰ…副画素、ＰＥ…画素電極、ＣＥ…共通電極、ＶＬ…信号線、
Ｓｇｂ，Ｓｇｃ，Ｓｇｄ…走査線、Ｓｇｒ…延出線、ＳＬ１…第１電源線、
ＳＬ２…第２電源線、ＳＬ３…制御線、ＳＬ４，ＳＬａ，ＳＬｂ１，ＳＬｂ２…延出線、
ＥＬ１…第１電極、ＥＬ２…第２電極、ＬＥ…リード線、ＭＬ１，ＭＬ２…金属線、
ＭＬ１ａ…第１金属線、ＭＬ１ｂ…第２金属線、ＭＬ１ｃ…第３金属線、
ＴＬ１…第１透明導電層、ＴＬ２…第２透明導電層、ＳＡ１…第１接続面、
ＳＡ２…第２接続面、ｐ…パッドＦ…配線基板、ＣＮ１…第１導電材、
ＣＮ２…第２導電材、ＣＭ…制御モジュール、ＤＡ…表示領域、ＮＤＡ…非表示領域、
Ｐｖｄｄ…高電位、Ｐｖｓｓ…低電位、Ｘ…第１方向、Ｙ…第２方向、Ｚ…第３方向。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】