特開2023-175647半導体装置の製造方法、無線通信装置の製造方法およびセンサの製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023175647
(43)【公開日】2023-12-12
(54)【発明の名称】半導体装置の製造方法、無線通信装置の製造方法およびセンサの製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20231205BHJP
H01L 29/786 20060101ALI20231205BHJP
H10K 10/46 20230101ALI20231205BHJP
H01L 21/28 20060101ALI20231205BHJP
H01L 29/423 20060101ALI20231205BHJP
H01L 29/417 20060101ALI20231205BHJP
H10K 10/84 20230101ALI20231205BHJP
H01L 21/288 20060101ALI20231205BHJP
【ＦＩ】
H01L29/78 616N
H01L29/78 618A
H01L29/78 618B
H10K10/46
H01L21/28 301B
H01L21/28 D
H01L29/58 G
H01L29/50 M
H10K10/84
H01L21/288 Z
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023083628
(22)【出願日】2023-05-22
(31)【優先権主張番号】P 2022087398
(32)【優先日】2022-05-30
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000003159
【氏名又は名称】東レ株式会社
(72)【発明者】
【氏名】酒向 優佑
(72)【発明者】
【氏名】河井 翔太
(72)【発明者】
【氏名】清水 浩二
【テーマコード（参考）】
4M104
5F110
【Ｆターム（参考）】
4M104AA09
4M104AA10
4M104BB01
4M104BB02
4M104BB04
4M104BB05
4M104BB06
4M104BB07
4M104BB08
4M104BB09
4M104BB13
4M104BB14
4M104BB16
4M104BB18
4M104BB36
4M104CC01
4M104CC05
4M104DD02
4M104DD03
4M104DD34
4M104DD35
4M104DD36
4M104DD37
4M104DD43
4M104DD51
4M104DD52
4M104DD53
4M104DD62
4M104DD71
4M104DD78
4M104GG08
4M104GG14
4M104HH20
5F110BB01
5F110BB03
5F110BB09
5F110CC01
5F110CC07
5F110DD01
5F110DD02
5F110DD04
5F110DD05
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE07
5F110EE08
5F110EE09
5F110EE41
5F110EE42
5F110EE43
5F110EE44
5F110EE45
5F110FF01
5F110FF21
5F110FF36
5F110GG01
5F110GG05
5F110GG23
5F110GG41
5F110GG58
5F110HK02
5F110HK03
5F110HK04
5F110HK06
5F110HK31
5F110NN71
5F110QQ08
5F110QQ12
(57)【要約】 （修正有）
【課題】ゲート電極とソース電極及びドレイン電極が高精度に位置合わせされた半導体素子を、簡便なプロセスで緻密に形成する半導体装置の製造方法、無線通信装置の製造方法及びセンサの製造方法を提供する。
【解決手段】半導体装置は、基材００１の表面上に形成されたゲート電極０１１、０１２と、基材及びゲート電極上に形成されたゲート絶縁層０３１と、ゲート絶縁層上に形成されたソース電極０５１、０５２及びドレイン電極０６１、０６２と、ソース電極及びドレイン電極と接する半導体層０１７、０７２と、を含む。製造方法は、ダミーパターンとゲート電極とを同一平面上に形成する工程と、ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成した後、基材の裏面側から、フォトマスク、ゲート電極及びダミーパターンをマスクとして導電膜を露光し、現像することによりソース電極及びドレイン電極を形成する工程と、を有する。
【選択図】図１
【解決手段】半導体装置は、基材００１の表面上に形成されたゲート電極０１１、０１２と、基材及びゲート電極上に形成されたゲート絶縁層０３１と、ゲート絶縁層上に形成されたソース電極０５１、０５２及びドレイン電極０６１、０６２と、ソース電極及びドレイン電極と接する半導体層０１７、０７２と、を含む。製造方法は、ダミーパターンとゲート電極とを同一平面上に形成する工程と、ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成した後、基材の裏面側から、フォトマスク、ゲート電極及びダミーパターンをマスクとして導電膜を露光し、現像することによりソース電極及びドレイン電極を形成する工程と、を有する。
【選択図】図１
【特許請求の範囲】
【請求項1】
少なくとも、
基材と、複数の半導体素子と、ダミーパターンと、ソース電極配線およびドレイン電極配線と、を含む半導体装置の製造方法であって、
前記半導体素子が、
前記基材の表面上に形成されたゲート電極と、
前記基材および前記ゲート電極上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極と接する半導体層と、
を含み、
前記製造方法は、
前記ダミーパターンと前記ゲート電極とを同一平面上に形成する工程と、
前記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成した後、前記基材の裏面側から、フォトマスク、前記ゲート電極および前記ダミーパターンをマスクとして、前記導電膜を露光し、現像することにより前記ソース電極およびドレイン電極を形成する工程と、を有する
半導体装置の製造方法。
基材と、複数の半導体素子と、ダミーパターンと、ソース電極配線およびドレイン電極配線と、を含む半導体装置の製造方法であって、
前記半導体素子が、
前記基材の表面上に形成されたゲート電極と、
前記基材および前記ゲート電極上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極と接する半導体層と、
を含み、
前記製造方法は、
前記ダミーパターンと前記ゲート電極とを同一平面上に形成する工程と、
前記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成した後、前記基材の裏面側から、フォトマスク、前記ゲート電極および前記ダミーパターンをマスクとして、前記導電膜を露光し、現像することにより前記ソース電極およびドレイン電極を形成する工程と、を有する
半導体装置の製造方法。
【請求項2】
前記ダミーパターンが、前記基材への平面投影像において、互いに隣接する前記半導体素子の間、または、前記半導体素子と前記ソース電極配線およびドレイン電極配線との間に配置される、請求項１に記載の半導体装置の製造方法。
【請求項3】
前記ダミーパターンと前記ゲート電極とを互いに独立体として形成する、請求項１または２に記載の半導体装置の製造方法。
【請求項4】
前記ダミーパターンと前記ゲート電極とを同一工程で形成する、請求項１または２に記載の半導体装置の製造方法。
【請求項5】
前記ダミーパターンの幅が１μｍ以上である請求項１または２に記載の半導体装置の製造方法。
【請求項6】
前記導電膜を前記基材の裏面側から露光する工程において、前記露光光の強度Ｉｏと、前記基材、前記基材表面上に形成されたダミーパターンもしくはゲート電極および前記ゲート絶縁層を透過した光の強度Ｉとが下記式（ａ）を満たす請求項１または２に記載の半導体装置の製造方法。
－Ｌｏｇ１０（Ｉ/Ｉ０）≧２ （ａ）
－Ｌｏｇ１０（Ｉ/Ｉ０）≧２ （ａ）
【請求項7】
前記ソース電極およびドレイン電極の間に半導体層を塗布法により形成する、請求項１または２に記載の半導体装置の製造方法。
【請求項8】
前記半導体層がカーボンナノチューブを含む、請求項７に記載の半導体装置の製造方法。
【請求項9】
前記半導体層を形成する塗布法が、インクジェット法、ディスペンサー法およびスプレー法からなる群より選ばれるいずれか一つである、請求項７に記載の半導体装置の製造方法。
【請求項10】
さらに、前記基材の表面側から前記導電膜を露光する工程を含む、請求項１または２に記載の半導体装置の製造方法。
【請求項11】
前記半導体装置が薄膜トランジスタアレイである、請求項１または２に記載の半導体装置の製造方法。
【請求項12】
前記半導体装置がセンサである、請求項１または２に記載の半導体装置の製造方法。
【請求項13】
請求項１または２に記載に記載の半導体装置を形成する工程と、アンテナを形成する工程とを含む、無線通信装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法、無線通信装置の製造方法およびセンサの製造方法に関する。
【背景技術】
【0002】
近年、絶縁性基板上に形成された半導体層を用いて薄膜トランジスタなどの半導体素子を構成する技術の開発が進められている。半導体素子はＩＣや画像表示装置のスイッチング素子などの半導体装置に広く応用されている。半導体装置としては、例えば、ディスプレイやセンサ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ＩＤｅｎｔｉｆｉｃａｔｉｏｎ）技術を用いた無線通信装置などが挙げられ、それらの薄膜トランジスタアレイやＩＣチップ内の駆動回路などに上記半導体素子が使用される。
【0003】
ＲＦＩＤタグは半導体素子で構成された回路を有するＩＣチップと、リーダ／ライタとの無線通信するためのアンテナを有しており、タグ内に設置されたアンテナが、リーダ／ライタから送信される搬送波を受信し、ＩＣチップ内の駆動回路が動作する。
【0004】
ＲＦＩＤタグは、物流管理、商品管理、万引き防止などの様々な用途での利用が期待されており、交通カードなどのＩＣカード、商品タグなど一部で導入が始まっている。
【0005】
今後、あらゆる商品でＲＦＩＤタグが使用されるためには、製造コストの低減が必要である。そこで、真空や高温を使用する製造プロセスから脱却し、塗布・印刷技術を用いたフレキシブルで安価なものが検討されている。
【0006】
例えば、ＩＣチップ内の回路には、成形性に優れた有機半導体やカーボンナノチューブを半導体層として用いた半導体素子が提案されている。有機半導体やカーボンナノチューブをインクとして利用することで、インクジェット技術やスクリーニング技術等により、フレキシブル基板上に直接回路パターンを形成することが可能になる。
【0007】
半導体素子においては、ゲート電極とソース電極およびドレイン電極との合わせ位置がずれると、動作速度の低下や半導体素子性能の劣化の原因となるため、高精度な位置合わせが要求される。さらに生産性の観点から、位置合わせ時間の短縮化も求められている。そこでゲート電極を遮光マスクとした基板裏面側からの裏面露光と現像処理によりソース電極およびドレイン電極を形成する方法が検討されている（例えば、特許文献１参照）。
【0008】
また、複数の半導体素子を密に配置することで半導体装置の製造コスト削減が可能である。例えば、感光性自己組織化単分子膜で鋳型を形成し、撥水性を利用してソース電極およびドレイン電極を作成することにより半導体素子を稠密に形成する手法が提案されている。（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】国際公開第２０１８／５１８６０号
【特許文献2】特開２００９－２８３８６２号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
しかしながら、特許文献１に記載された方法では、基材裏面から露光することにより基材透過光が拡散し、形成する電極パターンが露光サイズ設計よりも肥大化することがあった。それにより、半導体素子を密に配置すると肥大化した電極同士が干渉し合って短絡するため、半導体装置を小型化できない問題があった。基材透過光の拡散を抑制するため、基材厚みを薄くする手法が考えられるが、現像工程を含むため、基材厚みを薄くするとシワや割れが発生するといった問題もある。
【0011】
特許文献２に記載された方法では、感光性自己組織化単分子膜に関する工程が必要である点、また感光性自己組織化単分子膜に適応可能なソース電極およびドレイン電極の材料制限がある点などの問題点があった。さらに、感光性自己組織化単分子膜による撥水性の鋳型をゲート電極のパターンに整合して作成するため、半導体層が塗れ広がる印刷法では、ダミーゲート電極上に塗れ広がった半導体層により短絡する問題があった。
【0012】
本発明は、上記課題に着目し、ゲート電極とソース電極およびドレイン電極が高精度に位置合わせされた半導体素子を、簡便なプロセスで緻密に形成することが可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0013】
上記課題を解決するため、本発明は以下の製造方法から成る。
（１）少なくとも、基材と、複数の半導体素子と、ダミーパターンと、ソース電極配線およびドレイン電極配線と、を含む半導体装置の製造方法であって、前記半導体素子が、前記基材の表面上に形成されたゲート電極と、前記基材および前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極と接する半導体層と、を含み、前記製造方法は、前記ダミーパターンと前記ゲート電極とを同一平面上に形成する工程と、前記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成した後、前記基材の裏面側から、フォトマスク、前記ゲート電極および前記ダミーパターンをマスクとして、前記導電膜を露光し、現像することにより前記ソース電極およびドレイン電極を形成する工程と、を有する半導体装置の製造方法。
（２）前記ダミーパターンが、前記基材への平面投影像において、互いに隣接する前記半導体素子の間、または、前記半導体素子と前記ソース電極配線およびドレイン電極配線との間に配置される、（１）に記載の半導体装置の製造方法。
（３）前記ダミーパターンと前記ゲート電極とを互いに独立体として形成する、（１）または（２）に記載の半導体装置の製造方法。
（４）前記ダミーパターンと前記ゲート電極とを同一工程で形成する、（１）～（３）のいずれかに記載の半導体装置の製造方法。
（５）前記ダミーパターンの幅が１μｍ以上である（１）～（４）のいずれかに記載の半導体装置の製造方法。
（６）前記導電膜を前記基材の裏面側から露光する工程において、前記露光光の強度Ｉｏと、前記基材、前記基材表面上に形成されたダミーパターンもしくはゲート電極および前記ゲート絶縁層を透過した光の強度Ｉとが下記式（ａ）を満たす（１）～（５）のいずれか記載の半導体装置の製造方法。
－Ｌｏｇ１０（Ｉ/Ｉ０）≧２ （ａ）
（７）前記ソース電極およびドレイン電極の間に半導体層を塗布法により形成する、（１）～（６）のいずれかに記載の半導体装置の製造方法。
（８）前記半導体層がカーボンナノチューブを含む、（７）に記載の半導体装置の製造方法。
（９）前記半導体層を形成する塗布法が、インクジェット法、ディスペンサー法およびスプレー法からなる群より選ばれるいずれか一つである、（７）または（８）に記載の半導体装置の製造方法。
（１０）さらに、前記基材の表面側から前記導電膜を露光する工程を含む、（１）～（９）のいずれかに記載の半導体装置の製造方法。
（１１）前記半導体装置が薄膜トランジスタアレイである、（１）～（１０）のいずれかに記載の半導体装置の製造方法。
（１２）前記半導体装置がセンサである、（１）～（１０）のいずれかに記載の半導体装置の製造方法。
（１３）（１）～（１２）のいずれかに記載に記載の半導体装置を形成する工程と、アンテナを形成する工程とを含む、無線通信装置の製造方法。
（１）少なくとも、基材と、複数の半導体素子と、ダミーパターンと、ソース電極配線およびドレイン電極配線と、を含む半導体装置の製造方法であって、前記半導体素子が、前記基材の表面上に形成されたゲート電極と、前記基材および前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極と接する半導体層と、を含み、前記製造方法は、前記ダミーパターンと前記ゲート電極とを同一平面上に形成する工程と、前記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成した後、前記基材の裏面側から、フォトマスク、前記ゲート電極および前記ダミーパターンをマスクとして、前記導電膜を露光し、現像することにより前記ソース電極およびドレイン電極を形成する工程と、を有する半導体装置の製造方法。
（２）前記ダミーパターンが、前記基材への平面投影像において、互いに隣接する前記半導体素子の間、または、前記半導体素子と前記ソース電極配線およびドレイン電極配線との間に配置される、（１）に記載の半導体装置の製造方法。
（３）前記ダミーパターンと前記ゲート電極とを互いに独立体として形成する、（１）または（２）に記載の半導体装置の製造方法。
（４）前記ダミーパターンと前記ゲート電極とを同一工程で形成する、（１）～（３）のいずれかに記載の半導体装置の製造方法。
（５）前記ダミーパターンの幅が１μｍ以上である（１）～（４）のいずれかに記載の半導体装置の製造方法。
（６）前記導電膜を前記基材の裏面側から露光する工程において、前記露光光の強度Ｉｏと、前記基材、前記基材表面上に形成されたダミーパターンもしくはゲート電極および前記ゲート絶縁層を透過した光の強度Ｉとが下記式（ａ）を満たす（１）～（５）のいずれか記載の半導体装置の製造方法。
－Ｌｏｇ１０（Ｉ/Ｉ０）≧２ （ａ）
（７）前記ソース電極およびドレイン電極の間に半導体層を塗布法により形成する、（１）～（６）のいずれかに記載の半導体装置の製造方法。
（８）前記半導体層がカーボンナノチューブを含む、（７）に記載の半導体装置の製造方法。
（９）前記半導体層を形成する塗布法が、インクジェット法、ディスペンサー法およびスプレー法からなる群より選ばれるいずれか一つである、（７）または（８）に記載の半導体装置の製造方法。
（１０）さらに、前記基材の表面側から前記導電膜を露光する工程を含む、（１）～（９）のいずれかに記載の半導体装置の製造方法。
（１１）前記半導体装置が薄膜トランジスタアレイである、（１）～（１０）のいずれかに記載の半導体装置の製造方法。
（１２）前記半導体装置がセンサである、（１）～（１０）のいずれかに記載の半導体装置の製造方法。
（１３）（１）～（１２）のいずれかに記載に記載の半導体装置を形成する工程と、アンテナを形成する工程とを含む、無線通信装置の製造方法。
【発明の効果】
【0014】
本発明により、ゲート電極とソース電極およびドレイン電極が高精度に位置合わせされた半導体素子を、簡便なプロセスで緻密に形成することができる。
【図面の簡単な説明】
【0015】
【図1】本発明の実施の形態１に係る半導体装置の製造方法を示す模式断面図
【図2】本発明の実施の形態１に係る半導体装置の製造方法における露光工程を従来技術と対比する説明図
【図3】本発明の実施の形態１に係る半導体装置の製造方法により得られる半導体装置の部分上面図
【図4】本発明の実施の形態２に係る半導体装置の製造方法を示す模式断面図
【図5】無線通信装置の一例を示すブロック図
【発明を実施するための形態】
【0016】
以下、本発明に係る半導体装置の製造方法、無線通信装置の製造方法およびセンサの製造方法に好適な実施の形態を詳細に説明する。ただし、本発明は以下の実施の形態に限定されるものではなく、目的や用途に応じて種々に変更して実施することができる。
【0017】
本発明の実施の形態に係る半導体装置の製造方法は、少なくとも、基材と、複数の半導体素子と、ダミーパターンと、ソース電極配線およびドレイン電極配線と、を含む半導体装置の製造方法であって、上記半導体素子が、上記基材の表面上に形成されたゲート電極と、上記基材および上記ゲート電極上に形成されたゲート絶縁層と、上記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、上記ソース電極およびドレイン電極と接する半導体層と、を含み、上記製造方法は、上記ダミーパターンと上記ゲート電極とを同一平面上に形成する工程と、上記ゲート絶縁層上に導電体と感光性有機成分とを含有する導電膜を塗布法により形成した後、上記基材の裏面側から、フォトマスク、上記ゲート電極および上記ダミーパターンをマスクとして、上記導電膜を露光し、現像することにより上記ソース電極およびドレイン電極を形成する工程と、を有する半導体装置の製造方法である。
【0018】
半導体素子としては、例えば、薄膜トランジスタ（ＴＦＴ）や、ダイオードが挙げられる。
【0019】
ＴＦＴとしては、基材上にゲート電極と、ゲート絶縁層と、ソース電極およびドレイン電極と、ソース電極およびドレイン電極に接する半導体層とを有する半導体素子が挙げられる。
【0020】
ダイオードとしては、基材上に、ゲート電極と、ゲート絶縁層と、ソース電極およびドレイン電極と、ソース電極およびドレイン電極に接する半導体層とを有して、ソース電極およびゲート電極が配線で電気的に接続されている素子が挙げられる。
【0021】
半導体素子をＴＦＴやダイオードなどのいずれに使用するかは回路設計によるものであり、その役割は回路による本明細書では、ＴＦＴやダイオードに共通して「ソース電極」および「ドレイン電極」と記載する。
【0022】
半導体装置は複数の半導体素子やコンデンサなどを含んで設計される回路を含んでもよく、本発明の効果を損なわない範囲で任意に回路設計可能である。
【0023】
（実施の形態１）
図１は、本発明の実施の形態１に係る半導体装置の製造方法を示す模式断面図である。本実施の形態１は、ボトムゲート構造を有する半導体素子を密に配置する場合の例であり、以下の（ａ）から（ｆ）の工程を含む。なお、図１では隣り合う２つの半導体素子を代表して図示する。
（ａ）基板の表面上に、ゲート電極、ダミーパターンおよびゲート電極配線を形成する工程、
（ｂ）ゲート電極、ダミーパターンおよびゲート電極配線の上にゲート絶縁層を形成する工程、
（ｃ）ゲート絶縁層上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（ｄ）基板の裏面側からゲート電極、ダミーパターンをマスクとして導電膜を露光する工程、
（ｅ）露光された導電膜を現像してソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とを形成する工程、
（ｆ）ソース電極とドレイン電極の間に半導体層を塗布法により形成する工程。
図１は、本発明の実施の形態１に係る半導体装置の製造方法を示す模式断面図である。本実施の形態１は、ボトムゲート構造を有する半導体素子を密に配置する場合の例であり、以下の（ａ）から（ｆ）の工程を含む。なお、図１では隣り合う２つの半導体素子を代表して図示する。
（ａ）基板の表面上に、ゲート電極、ダミーパターンおよびゲート電極配線を形成する工程、
（ｂ）ゲート電極、ダミーパターンおよびゲート電極配線の上にゲート絶縁層を形成する工程、
（ｃ）ゲート絶縁層上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（ｄ）基板の裏面側からゲート電極、ダミーパターンをマスクとして導電膜を露光する工程、
（ｅ）露光された導電膜を現像してソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とを形成する工程、
（ｆ）ソース電極とドレイン電極の間に半導体層を塗布法により形成する工程。
【0024】
まず、図１（ａ）に示すように、基材００１の表面上にゲート電極０１１、０１２、ダミーパターン０２１および図示しないゲート電極配線を形成する。
【0025】
基材００１に用いられる材料は、特に制限はないが、少なくとも電極が配置される面が絶縁性であるものが好ましい。また、露光に用いられる光を５０％以上透過する材料からなることが好ましく、８０％以上透過する材料がさらに好ましい。
【0026】
基材００１の具体例として、例えば、ガラス、サファイア、アルミナ焼結体、シリコンウエハ等、およびそれらの表面を酸化膜で被覆したもの等の無機材料；ポリイミド（ＰＩ）樹脂、ポリエステル樹脂、ポリアミド樹脂、エポキシ樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルケトン樹脂、ポリサルフォン樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、シクロオレフィン樹脂などの樹脂；を含む基材が好適に用いられるが、これらに限定されない。
【0027】
これらの中でも、基材００１は、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート、ＰＰＳ、ポリフェニレンサルフォン、シクロオレフィンポリマー、ポリアミドまたはＰＩの中から選択される少なくとも１種の樹脂を含むことが好ましく、低価格の観点からはＰＥＴが好ましい。
【0028】
ゲート電極０１１、０１２、ダミーパターン０２１およびゲート電極配線の形成方法としては、特に制限はなく、抵抗加熱蒸着、電子線ビーム、スパッタリング、メッキ、化学気相成長法（ＣＶＤ）、イオンプレーティングコーティング、インクジェット、印刷などの、公知技術を用いた方法が挙げられる。上記の方法でパターン形成しない導電薄膜を形成した場合は、導電薄膜上に形成したレジスト層をフォトリソグラフィ法により加工し、レジスト層をマスクとしてエッチングする方法などで所望の形状にパターン形成してもよいし、蒸着やスパッタリング時に所望の形状のマスクを介してパターン形成してもよい。また、有機成分および導電体を含むペーストを、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法などの、公知の技術で、基板上に塗布し、オーブン、ホットプレート、赤外線などを用いて乾燥を行い、形成する方法などが挙げられる。
【0029】
ダミーパターン０２１は、ゲート電極０１１、０１２とともに裏面露光時のマスクとして利用されることから、ゲート電極０１１、０１２と同一平面状に形成される。また、本実施の形態１におけるダミーパターン０２１は、基材００１への平面投影像（図１を上面側から見た際の像）において、互いに隣接する半導体素子の間にあたる領域に形成されている。これにより、互いに隣接する半導体素子間での露光マスク効果が得られ、互いに隣接する半導体素子間でのソース－ドレイン電極間の短絡を抑制できる。
【0030】
また、ダミーパターン０２１とゲート電極０１１、０１２とは互いに独立体として形成することが好ましい。両者が互いに独立体であることで電気的に一体とならないため、不要なゲート寄生容量を削減できる。また、半導体層の形成位置がダミーパターン上にズレたり拡がったりしたとしても、短絡を抑制できる。
【0031】
ゲート電極０１１、０１２とダミーパターン０２１とは、別々の工程で形成してもよいし、同一工程で形成してもよい。工程簡略化によるコスト削減および位置精度の観点からは、ゲート電極０１１、０１２とダミーパターン０２１とを同一工程で形成することが好ましい。
【0032】
ゲート電極０１１、０１２に用いられる材料とダミーパターン０２１に用いられる材料とは、同一であっても異なっていてもよい。これらを同一工程で形成する上では、ゲート電極０１１、０１２に用いられる材料とダミーパターン０２１に用いられる材料とが同一であることが好ましい。
【0033】
ゲート電極０１１、０１２、ダミーパターン０２１およびゲート電極配線に用いられる材料は、一般的に電極として使用されうる導電材料であれば、いかなるものでもよい。導電材料としては、例えば、酸化錫、酸化インジウム、酸化錫インジウム（ＩＴＯ）などの導電性金属酸化物；白金、金、銀、銅、鉄、錫、亜鉛、アルミニウム、インジウム、クロム、リチウム、ナトリウム、カリウム、セシウム、カルシウム、マグネシウム、パラジウム、モリブデン、アモルファスシリコン、ポリシリコンなどの金属やこれらの合金；ヨウ化銅、硫化銅などの無機導電性物質；ポリチオフェン、ポリピロール、ポリアニリン；ポリエチレンジオキシチオフェンとポリスチレンスルホン酸との錯体など；ヨウ素などのドーピングにより導電率を向上させた導電性ポリマーなど；炭素材料など；および有機成分と導電体とを含有する材料など、が挙げられるが、これらに限定されるものではない。
【0034】
ゲート電極０１１、０１２およびダミーパターン０２１の厚みは、基材裏面からの露光光を遮蔽する効果を保つ厚み以上に設定することが好ましい。具体的には、導電膜を基材の裏面側から露光する工程において、露光光の強度Ｉｏと、基材、基板表面上に形成されたダミーパターンもしくはゲート電極およびゲート絶縁層を透過した光の強度Ｉとが下記式（ａ）を満たす厚みが好ましい。
－Ｌｏｇ１０（Ｉ/Ｉ０）≧２ （ａ）。
－Ｌｏｇ１０（Ｉ/Ｉ０）≧２ （ａ）。
【0035】
ゲート電極０１１、０１２の幅および長さは、所望の回路特性を得る上で、本発明の効果を損なわない範囲で任意に設定可能である。
【0036】
ダミーパターン０２１の幅は、１μｍ以上であることが好ましい。この範囲に設定することで、互いに隣接する半導体素子の短絡を抑制できる効果を得られる。幅方向とは、ダミーパターンで短絡を防止する２つの半導体素子のソース電極およびドレイン電極の間隔に相当する方向である。
【0037】
ダミーパターン０２１の長さは、基材００１の裏面からのパターニングに用いるマスクのソースおよびドレイン電極の設計サイズより大きいことが好ましく、マスクにおける設計サイズにおいてソース電極およびドレイン電極の上記幅方向と直交する方向の長さと、基材厚みとを足し合わせた長さ以上とすることがより好ましい。例えば、マスクの長さ方向の設計サイズが３０μｍで基材厚みが３０μｍの時は、ダミーパターンの長さは６０μｍ以上とすることが好ましい。そして、ダミーパターンを互いに隣接する半導体素子のソース電極およびドレイン電極の長さ方向の中央に配置することが好ましい。このような設計にすることで、ダミーパターンにより裏面露光時に互いに隣接する半導体素子の短絡を抑制できるため、半導体素子を密に配置できる。
【0038】
また、ダミーパターンは配線を通してソース電極などと接続してもよく、ダミーパターンはダミーパターン用の配線を含んで設計してもよく、長さ方向の互いに隣接する半導体素子のソース電極およびドレイン電極の中央でなくても良い。ソース電極およびドレイン電極の上記長さ方向への基材裏側からの露光光の拡散によるパターンの肥大化を抑制する手法として、露光光の強度を上げる手法がある。
【0039】
また、基板の表面上の、ゲート電極、ダミーパターンおよびゲート電極配線の上に酸化防止層などの保護層などを形成してもよい。
【0040】
次に、図１（ｂ）に示すようにゲート電極０１１と０１２およびダミーパターン０２１を覆うようにゲート絶縁層０３１を形成する。ゲート絶縁層０３１の形成方法は、特に制限はないが、低コストで量産適性の高い塗布法が好ましい。例えば、ゲート絶縁層を形成する材料を含む組成物を基板に塗布し、乾燥することで得られたコーティング膜を、必要に応じ熱処理する方法が挙げられる。塗布方法としては、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコーター法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などの公知の塗布方法が挙げられる。ゲート絶縁層にパターン加工を施してもよい。
【0041】
ゲート絶縁層０３１に用いられる材料は、半導体素子が正常に機能する程度の絶縁性を示すものであれば特に制限はなく、例えば、ポリシロキサン、ポリアミド、ポリアミドイミド、ポリイミド、ポリベンズイミダゾール、ポリビニルアルコール、ポリビニルフェノール、ポリアセタール、ポリカーボネート、ポリアリレート、ポリフェニレンスルフィド、ポリエーテルスルホン、ポリエーテルケトン、ポリフタルアミド、ポリエーテルニトリル、ポリメチルメタクリレート、ポリメタクリルアミド、ポリフッ化ビニリデン、ポリテトラフルオロエチレン、ポリスチレン、ポリエステル、芳香族ポリエーテル、ノボラック樹脂、フェノール樹脂、アクリル樹脂、オレフィン樹脂、脂環式オレフィン樹脂、塩化ビニル樹脂、エポキシ樹脂、メラミン樹脂、尿素樹脂等のポリマーを用いることができる。また、これらのポリマーに他のポリマーを共重合もしくは混合したものを用いることもできる。
【0042】
これらの中でも、ポリシロキサンが特に好ましい。本発明において好適に利用することができるポリシロキサンの一例は、例えば国際公開第２０１８／０９７０４２号に詳細に説明されている。
【0043】
次に、図１（ｃ）に示すようにゲート絶縁層０３１上に導電体と感光性有機成分とを含有する導電膜０４１を塗布法により形成する。
【0044】
導電体としては、電極として使用されうる導電材料であればいかなるものでもよいが、具体的には、金、銀、銅、白金、鉛、錫、ニッケル、アルミニウム、タングステン、モリブデン、酸化ルテニウム、クロム、チタン、およびインジウムから選ばれる少なくとも１種の金属を含む金属粒子、およびカーボンが好ましい。これらを単独で用いても、混合して用いても、これらの複数の金属からなる合金を含む金属粒子を用いても良い。
【0045】
これらの中でも導電性の観点から、金、銀、銅または白金の粒子が好ましい。中でも、コストおよび安定性の観点から銀の粒子がより好ましい。また、塗布膜の低温キュア時の抵抗率低減の観点からは、金属粒子に加えてカーボンブラックを含むことがさらに好ましい。
【0046】
感光性有機成分としては、分子内に重合性不飽和基を有するモノマー、オリゴマーもしくはポリマーを含むものが好ましい。分子内に重合性不飽和基を有するモノマーとしては、活性な炭素－炭素不飽和二重結合を有する化合物を用いることができる。官能基として、ビニル基、アリル基、アクリレート基、メタクリレート基、アクリルアミド基を有する単官能および多官能化合物が応用できる。
【0047】
次に、図１（ｄ）に示すように基材００１の裏面側からゲート電極０１１、０１２およびダミーパターン０２１をマスクとして導電膜０４１を露光する。
【0048】
露光法としては、通常のフォトリソグラフィ法で行われる手法を用いることができる。図示しないフォトマスクを介して露光する方法がコストの観点から望ましい。露光装置としては、例えば、ステッパー露光機又はプロキシミティ露光機が挙げられる。この際使用される活性光源としては、例えば、近紫外線、紫外線、電子線、Ｘ線又はレーザー光等が挙げられるが、紫外線が好ましい。紫外線の光源としては、例えば、低圧水銀灯、高圧水銀灯、超高圧水銀灯、ハロゲンランプ又は殺菌灯が挙げられるが、超高圧水銀灯が好ましい。
【0049】
このとき、フォトマスク、ゲート電極０１１、０１２およびダミーパターン０２１をマスクとして、基材裏面から露光することで、ゲート電極とソース電極およびドレイン電極との位置を整合することができ、ダミーパターンを設置した箇所において互いに隣接する半導体素子の短絡を抑制できる。
【0050】
導電膜０４１において露光される箇所は、ソース電極およびドレイン電極となる箇所である。また、図示しないソース電極配線およびドレイン電極配線も同時に形成する場合は、それらとなる箇所も露光してもよい。
【0051】
基材裏面から露光した後、または基材裏面から露光する前に、さらに基材表面から適切なフォトマスクを用いて導電膜０４１を露光してもよい。基材表面からの露光は、図示しないソース電極配線およびドレイン電極配線が形成される箇所に対して行うことが好ましい。これにより、フォトマスク設計と同等の線幅でソース電極配線およびドレイン電極配線を形成することが可能である。
【0052】
なお、基材裏面から露光したパターンと、基材表面から露光したパターンの判別は、国際公開第２０２０／１７０９２５号に記載の手法を用いることが可能である。
【0053】
次に、図１（ｅ）に示すように露光された導電膜０４１を現像してソース電極０５１、０５２およびドレイン電極０６１、０６２ならびに図示しないソース電極配線およびドレイン電極配線を形成する。
【0054】
現像法としては、水酸化テトラメチルアンモニウム、水酸化カリウム、炭酸ナトリウムなどのアルカリ現像液を用いて、基板を静置または回転または流動させながら現像液をスプレーする方法、基板を現像液中に浸漬する方法などが挙げられる。現像により得られたパターンは、水やアルコール水溶液によるリンス処理を施しても構わない。
【0055】
さらに、必要に応じて、得られたパターンをキュアすることも好ましい。キュアする方法としては、例えば、オーブン、イナートオーブン、ホットプレート若しくは赤外線等による加熱乾燥又は真空乾燥が挙げられる。この形成方法により、微細な配線パターンを簡便に形成することができる。
【0056】
ソース電極０５１、０５２およびドレイン電極０６１、０６２の幅および長さは、所望の回路特性を得る上で、本発明の効果を損なわない範囲で任意に設定可能である。電極パターンの形成容易性の観点から、電極幅は１０μｍ以上１０ｍｍ以下が好ましく、厚みは０．０１μｍ以上１００μｍ以下が好ましいが、これに限らない。
【0057】
最後に、図１（ｆ）に示すように、ソース電極０５１とドレイン電極０６１の間に半導体層０７１を、ソース電極０５２とドレイン電極０６２の間に半導体層０７２を、それぞれ塗布法により形成する。
【0058】
半導体層０７２に用いられる半導体材料は、半導体性を有するものであれば特に制限はなく、ペンタセンやポリチオフェン誘導体等の有機半導体、カーボンナノチューブ（ＣＮＴ）やグラフェン等のカーボン半導体を用いることができる。これらの中でも、ＣＮＴは、キャリア移動度が高く、低コストで簡便な塗布プロセスが適用できる点で優れている。
【0059】
塗布法としては、スピンコート法、ブレードコート法、スリットダイコート法、スクリーン印刷法、バーコート法、鋳型法、印刷転写法、浸漬引き上げ法、インクジェット法などの公知の塗布方法が挙げられる。塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて塗布方法を選択できる。これらの方法を用いて、半導体層と、ソース電極およびドレイン電極となる導電性パターンとが、お互いに接するように半導体層を形成する。
【0060】
特に、ＣＮＴを含有する半導体層を形成する場合は、ＣＮＴを含む溶液を、ゲート絶縁膜上に塗布することが好ましい。この場合、塗布する方法に特に制限は無いが、インクジェット法、ディスペンサー法およびスプレー法からなる群より選ばれるいずれか一つであることが好ましい。特に、インクジェット法を用いることが、溶液の使用量を削減し、生産性を高めることができる点で優れている。ＣＮＴを含む溶液は、超音波ホモジナイザーなど公知の分散装置を用いた撹拌処理によって、ＣＮＴを溶媒中で撹拌することにより作製することができる。
【0061】
半導体層を塗布法にて形成する場合、形成した塗膜に対して、大気下、減圧下または不活性ガス（窒素やアルゴン）雰囲気下で乾燥処理を行う。乾燥温度は５０～１５０℃が好ましい。
【0062】
本実施の形態１に係る方法によれば、基材００１の裏面から導電膜０４１を露光してソース電極０５１、０５２およびドレイン電極０６１、０６２を形成する工程において、フォトマスクに加えて、ゲート電極０１１、０１２およびダミーパターン０２１をマスクとして使用することで、基材００１を透過することで拡散した光を遮蔽し、露光パターンの肥大化を抑制することができる。
【0063】
上記作用効果について、図２を用いてより詳細に説明する。図２（ａ）～（ｂ）は、従来技術に係る露光方法であり、ダミーパターンを設けずフォトマスク２０１のみを用いて互いに隣接する半導体素子の短絡を抑制しようとするものである。しかしながら、図２（ａ）に示すように、フォトマスク２０１の周辺から基材に入った光が拡散され、拡散光２１１がフォトマスク２０１の背後に回り込むため、フォトマスク２０１で設計されたパターン設計サイズよりも、基材裏面から露光した際のパターンが肥大化する。この場合、光が拡散される程度にもよるが、図２（ｂ）に示すように、ある半導体素子のソース電極とそれに隣接する半導体素子のドレイン電極とが、ソース電極設計位置２２１からドレイン電極設計位置２３２にかけて短絡してしまうことがある。したがって、隣り合う半導体素子間の距離を大きくする必要があり、半導体素子を緻密に配置することが困難である。
【0064】
一方、図２（ｃ）～（ｄ）は本実施の形態１に適用されている露光方法である。この方法では、図２（ｃ）に示すように、フォトマスク２０１の周辺から基材に入った光が拡散され、拡散光２１１がフォトマスク２０１の背後に回り込んでも、ダミーパターン０２１がその回り込んだ光を遮る。そのため、ソース電極０５１とドレイン電極０６２との短絡を抑制することができるため、互いに隣接する半導体素子を緻密に配置できる。
【0065】
こうして、本実施の形態１によれば、ゲート電極０１１とソース電極０５１およびドレイン電極０６１、また、ゲート電極０１２とソース電極０５２およびドレイン電極０６２とが、短い位置合わせ時間で、高精度に位置合わせされた半導体素子の作製が可能となる。
【0066】
さらに、ダミーパターン０２１を、基材表面への平面投影像において、互いに隣接する半導体素子の間に配置することで、隣接する半導体素子のソース電極０５１およびドレイン電極０６２との短絡を抑制可能であるため、互いに隣接する半導体素子を密に配置することが可能である。
【0067】
図３は、本実施の形態１に係る製造方法により得られる、互いに隣接する半導体素子を密に配置した半導体装置の一部分を示す模式上面図である。図３には、図１では図示されていないソース電極配線０８１、０８２およびドレイン電極配線０９１、０９２も示している。また、ゲート電極０１１、０１２、ダミーパターン０２１、０２２、０２３および図１では図示していないゲート電極配線０１３、０１４は、ゲート絶縁層０３１で覆われているが、破線により模式的に記している。
【0068】
（変形例１）
上記の実施の形態１では半導体層の形成を最後に実施しているが、その変形例として、半導体層の塗布を導電膜の形成前に実施してもよい。その場合は下記手順となるが、上記の実施の形態１と同様の効果が得られる。
（Ａ）基板の表面上に、ゲート電極およびダミーパターンを形成する工程、
（Ｂ）ゲート電極およびダミーパターンの上にゲート絶縁層を形成する工程、
（Ｃ）ゲート電極を目印に、ゲート絶縁層上に半導体層を塗布法により形成する工程、
（Ｄ）ゲート絶縁層および半導体層の上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（Ｅ）基板の裏面側からゲート電極、ダミーパターンをマスクとして導電膜を露光する工程、
（Ｆ）露光された導電膜を現像してソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とを形成する工程。
上記の実施の形態１では半導体層の形成を最後に実施しているが、その変形例として、半導体層の塗布を導電膜の形成前に実施してもよい。その場合は下記手順となるが、上記の実施の形態１と同様の効果が得られる。
（Ａ）基板の表面上に、ゲート電極およびダミーパターンを形成する工程、
（Ｂ）ゲート電極およびダミーパターンの上にゲート絶縁層を形成する工程、
（Ｃ）ゲート電極を目印に、ゲート絶縁層上に半導体層を塗布法により形成する工程、
（Ｄ）ゲート絶縁層および半導体層の上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（Ｅ）基板の裏面側からゲート電極、ダミーパターンをマスクとして導電膜を露光する工程、
（Ｆ）露光された導電膜を現像してソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とを形成する工程。
【0069】
（変形例２）
上記の実施の形態１では、ゲート電極が半導体層の下側に配置されるボトムゲート構造で実施しているが、その変形例として、ゲート電極が半導体層の上側に配置されるトップゲート構造で実施してもよい。その場合は下記手順となるが、上記の実施の形態１と同様の効果が得られる。
（ａ+）基板の表面上に、ソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とダミーパターンを形成する工程、
（ｂ+）ソース電極およびドレイン電極を目印に、半導体層を塗布法により形成する工程、
（ｃ+）ソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とダミーパターンおよび半導体層の上にゲート絶縁層を形成する工程、
（ｄ+）ゲート絶縁層の上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（ｅ+）基板の裏面側からソース電極およびドレイン電極、ダミーパターンをマスクとして導電膜を露光する工程、
（ｆ+）露光された導電膜を現像してゲート電極を形成する工程。
上記の実施の形態１では、ゲート電極が半導体層の下側に配置されるボトムゲート構造で実施しているが、その変形例として、ゲート電極が半導体層の上側に配置されるトップゲート構造で実施してもよい。その場合は下記手順となるが、上記の実施の形態１と同様の効果が得られる。
（ａ+）基板の表面上に、ソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とダミーパターンを形成する工程、
（ｂ+）ソース電極およびドレイン電極を目印に、半導体層を塗布法により形成する工程、
（ｃ+）ソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とダミーパターンおよび半導体層の上にゲート絶縁層を形成する工程、
（ｄ+）ゲート絶縁層の上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（ｅ+）基板の裏面側からソース電極およびドレイン電極、ダミーパターンをマスクとして導電膜を露光する工程、
（ｆ+）露光された導電膜を現像してゲート電極を形成する工程。
【0070】
（実施の形態２）
図４は、本発明の実施の形態２に係る半導体装置の製造方法を示す模式断面図である。本実施の形態２は、ボトムゲート構造を有する半導体素子と、配線を密に配置する場合の例であり、以下の（ｉ）から（ｖｉ）の工程を含む。なお、図４ではドレイン電極とソース電極配線との短絡を防止する場合の製造例を示す。
（ｉ）基板の表面上に、ゲート電極、ダミーパターンおよびゲート電極配線を形成する工程、
（ｉｉ）ゲート電極、ダミーパターンおよびゲート電極配線の上にゲート絶縁層を形成する工程、
（ｉｉｉ）ゲート絶縁層上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（ｉｖ）基板の裏面側からゲート電極、ダミーパターンをマスクとして導電膜を露光する工程および基材表面から導電膜を露光する工程、
（ｖ）露光された導電膜を現像してソース電極およびソース電極配線およびドレイン電極配線とを形成する工程、
（ｖｉ）ソース電極とドレイン電極の間に半導体層を塗布法により形成する工程。
図４は、本発明の実施の形態２に係る半導体装置の製造方法を示す模式断面図である。本実施の形態２は、ボトムゲート構造を有する半導体素子と、配線を密に配置する場合の例であり、以下の（ｉ）から（ｖｉ）の工程を含む。なお、図４ではドレイン電極とソース電極配線との短絡を防止する場合の製造例を示す。
（ｉ）基板の表面上に、ゲート電極、ダミーパターンおよびゲート電極配線を形成する工程、
（ｉｉ）ゲート電極、ダミーパターンおよびゲート電極配線の上にゲート絶縁層を形成する工程、
（ｉｉｉ）ゲート絶縁層上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（ｉｖ）基板の裏面側からゲート電極、ダミーパターンをマスクとして導電膜を露光する工程および基材表面から導電膜を露光する工程、
（ｖ）露光された導電膜を現像してソース電極およびソース電極配線およびドレイン電極配線とを形成する工程、
（ｖｉ）ソース電極とドレイン電極の間に半導体層を塗布法により形成する工程。
【0071】
まず、図４（ｉ）に示すように、基材１０１の表面上にゲート電極１１１、ダミーパターン１２１および図示しないゲート電極配線を形成する。本実施の形態２におけるダミーパターン１２１は、基材１０１への平面投影像（図４を上面側から見た際の像）において、半導体素子とソース電極配線との間にあたる領域に形成されている。これにより、半導体素子とソース電極配線との間での露光マスク効果が得られ、ある半導体素子のドレイン電極とその半導体素子とは別の構成体であるソース電極配線との短絡を抑制できる。
【0072】
次に、図４（ｉｉ）に示すように、ゲート電極１１１およびダミーパターン１２１を覆うようにゲート絶縁層１３１を形成する。次に、図４（ｉｉｉ）に示すように、ゲート絶縁層１３１上に導電体と感光性有機成分とを含有する導電膜１５１を塗布法により形成する。ここまでの工程は、実施の形態１と同様に実施することができる。
【0073】
次に、図４（ｉｖ）に示すように、基材１０１の裏面側からフォトマスク１４１およびゲート電極１１１およびダミーパターン１２１をマスクとして導電膜１５１を露光する。また、基材表面からもフォトマスク１４２をマスクとして導電膜１５１を露光する。
【0074】
導電膜１５１において基材裏面から露光される箇所は、ソース電極１６１およびドレイン電極１７１となる箇所である。また、基材表面から露光される箇所は、ソース電極配線１８１となる箇所である。基材表面からは、図示しないドレイン電極配線となる箇所も同時に露光してもよい。
【0075】
基材表面からの露光は、ソース電極配線および図示しないドレイン電極配線が形成される箇所に対して行うことが好ましい。これにより、フォトマスク設計と同等の線幅でソース電極配線およびドレイン電極配線を形成することが可能である。
【0076】
基材裏面からの露光と基材表面からの露光の順番は、いずれが先であってもよいし、同時であってもよい。
【0077】
次に、図４（ｖ）に示すように、露光された導電膜１５１を現像してソース電極１６１、ドレイン電極１７１およびソース電極配線１８１を形成する。最後に、図１（ｖｉ）に示すように、ソース電極１６１とドレイン電極１７１の間に半導体層１９１を塗布法により形成する。これらの工程は、実施の形態１と同様に実施することができる。
【0078】
本実施の形態２に係る方法によれば、基材１０１の裏面から導電膜１５１を露光してソース電極１６１およびドレイン電極１７１を形成する工程において、フォトマスク１４１に加えて、ゲート電極１１１およびダミーパターン１２１をマスクとして使用することで、基材１０１を透過することで拡散した光を遮蔽し、露光パターンの肥大化を抑制することができる。また、ゲート電極１１１とソース電極１６１およびドレイン電極１７１とが、短い位置合わせ時間で、高精度に位置合わせされた半導体素子の作製が可能となる。
【0079】
さらに、ダミーパターン１２１を、基材表面への平面投影像において、ドレイン電極１７１とソース電極配線１８１の間に配置することで、ドレイン電極１７１とソース電極配線１８１との短絡を抑制可能であるため、半導体素子と配線とを密に配置することが可能である。
【0080】
本実施の形態２ではドレイン電極１７１とソース電極配線１８１との短絡防止のためにダミーパターン１２１を用いたが、本発明は、回路における半導体素子と各種配線との短絡を防止するために必要な箇所に適用することができる。
【0081】
（変形例３）
上記の実施の形態２では半導体層の形成を最後に実施しているが、その変形例として、半導体層の塗布を導電膜の形成前に実施してもよい。その場合は下記手順となるが、上記の実施の形態２と同様の効果が得られる。
（Ｉ）基板の表面上に、ゲート電極、ダミーパターンおよびゲート電極配線を形成する工程、
（ＩＩ）ゲート電極、ダミーパターンおよびゲート電極配線の上にゲート絶縁層を形成する工程、
（ＩＩＩ）ゲート電極を目印に、ゲート絶縁層上に半導体層を塗布法により形成する工程、
（ＩＶ）ゲート絶縁層および半導体層の上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（Ｖ）基板の裏面側からゲート電極、ダミーパターンをマスクとして導電膜を露光する工程および基材表面から導電膜を露光する工程、
（ＶＩ）露光された導電膜を現像してソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とを形成する工程。
上記の実施の形態２では半導体層の形成を最後に実施しているが、その変形例として、半導体層の塗布を導電膜の形成前に実施してもよい。その場合は下記手順となるが、上記の実施の形態２と同様の効果が得られる。
（Ｉ）基板の表面上に、ゲート電極、ダミーパターンおよびゲート電極配線を形成する工程、
（ＩＩ）ゲート電極、ダミーパターンおよびゲート電極配線の上にゲート絶縁層を形成する工程、
（ＩＩＩ）ゲート電極を目印に、ゲート絶縁層上に半導体層を塗布法により形成する工程、
（ＩＶ）ゲート絶縁層および半導体層の上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（Ｖ）基板の裏面側からゲート電極、ダミーパターンをマスクとして導電膜を露光する工程および基材表面から導電膜を露光する工程、
（ＶＩ）露光された導電膜を現像してソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とを形成する工程。
【0082】
（変形例４）
上記の実施の形態２ではゲート電極が半導体層の下側に配置されるボトムゲート構造で実施しているが、その変形例として、ゲート電極が半導体層の上側に配置されるトップゲート構造で実施してもよい。その場合は下記手順となるが、上記の実施の形態２と同様の効果が得られる。
（ｉ+）基板の表面上に、ソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とダミーパターンを形成する工程、
（ｉｉ+）ソース電極およびドレイン電極を目印に、半導体層を塗布法により形成する工程、
（ｉｉｉ+）ソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とダミーパターンおよび半導体層の上にゲート絶縁層を形成する工程、
（ｉｖ+）ゲート絶縁層の上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（ｖ+）基板の裏面側からソース電極およびドレイン電極、ダミーパターンをマスクとして導電膜を露光する工程および基材表面から導電膜を露光する工程、
（ｖｉ+）露光された導電膜を現像してゲート電極およびゲート電極配線を形成する工程。
上記の実施の形態２ではゲート電極が半導体層の下側に配置されるボトムゲート構造で実施しているが、その変形例として、ゲート電極が半導体層の上側に配置されるトップゲート構造で実施してもよい。その場合は下記手順となるが、上記の実施の形態２と同様の効果が得られる。
（ｉ+）基板の表面上に、ソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とダミーパターンを形成する工程、
（ｉｉ+）ソース電極およびドレイン電極を目印に、半導体層を塗布法により形成する工程、
（ｉｉｉ+）ソース電極およびドレイン電極とソース電極配線およびドレイン電極配線とダミーパターンおよび半導体層の上にゲート絶縁層を形成する工程、
（ｉｖ+）ゲート絶縁層の上に、導電体と感光性有機成分とを含有する導電膜を塗布法により形成する工程、
（ｖ+）基板の裏面側からソース電極およびドレイン電極、ダミーパターンをマスクとして導電膜を露光する工程および基材表面から導電膜を露光する工程、
（ｖｉ+）露光された導電膜を現像してゲート電極およびゲート電極配線を形成する工程。
【0083】
＜回路＞
本発明に係る半導体素子の製造方法は各種回路へ適用することができる。例えば、整流回路などのアナログ回路や、ＮＯＴ回路、ＮＡＮＤ回路、ＮＯＲ回路、ＡＮＤ回路、ＯＲ回路などの論理回路、それらを用いた組み合わせ回路や順序回路、メモリやマイクロプロセッサ、ロジックＩＣなどの集積回路などにおいて、密に半導体素子や配線を形成する使用例が挙げられる。また、このような回路は各半導体装置に用いることができる。
本発明に係る半導体素子の製造方法は各種回路へ適用することができる。例えば、整流回路などのアナログ回路や、ＮＯＴ回路、ＮＡＮＤ回路、ＮＯＲ回路、ＡＮＤ回路、ＯＲ回路などの論理回路、それらを用いた組み合わせ回路や順序回路、メモリやマイクロプロセッサ、ロジックＩＣなどの集積回路などにおいて、密に半導体素子や配線を形成する使用例が挙げられる。また、このような回路は各半導体装置に用いることができる。
【0084】
＜薄膜トランジスタアレイ＞
本発明の実施の形態に係る半導体素子の製造方法を用いて、半導体素子や配線を密に配置した薄膜トランジスタアレイ（薄膜ＴＦＴアレイ）を得ることができる。薄膜ＴＦＴアレイとは、複数のＴＦＴを含み、各ＴＦＴを駆動するためのゲート電極配線と、信号を送るための信号配線が縦横に配置された構造を持つ。本発明を薄膜ＴＦＴアレイの製造に適用することで、ＴＦＴとＴＦＴとの短絡や、ＴＦＴと配線の短絡を防止することができる。ＴＦＴアレイは、例えば、アクティブマトリクス駆動の液晶ディスプレイや電子ペーパーなどに用いることができる。
本発明の実施の形態に係る半導体素子の製造方法を用いて、半導体素子や配線を密に配置した薄膜トランジスタアレイ（薄膜ＴＦＴアレイ）を得ることができる。薄膜ＴＦＴアレイとは、複数のＴＦＴを含み、各ＴＦＴを駆動するためのゲート電極配線と、信号を送るための信号配線が縦横に配置された構造を持つ。本発明を薄膜ＴＦＴアレイの製造に適用することで、ＴＦＴとＴＦＴとの短絡や、ＴＦＴと配線の短絡を防止することができる。ＴＦＴアレイは、例えば、アクティブマトリクス駆動の液晶ディスプレイや電子ペーパーなどに用いることができる。
【0085】
＜センサ＞
本発明の実施の形態に係る半導体装置の製造方法を用いて、各種センサを得ることができる。各種センサとは、例えば、温度、水分、ガス、光、電磁波、放射線、圧力などを検出するセンサが挙げられる。本発明は、上記センサが半導体センサであり、その半導体センサを製造する場合に好適に利用できる。
本発明の実施の形態に係る半導体装置の製造方法を用いて、各種センサを得ることができる。各種センサとは、例えば、温度、水分、ガス、光、電磁波、放射線、圧力などを検出するセンサが挙げられる。本発明は、上記センサが半導体センサであり、その半導体センサを製造する場合に好適に利用できる。
【0086】
＜無線通信装置＞
本発明を適用した半導体装置を有する、本発明の実施の形態に係る無線通信装置について説明する。この無線通信装置は、例えば商品タグ、万引き防止タグ、各種チケットやスマートカードのような、無線電波を用いて情報の通信を行う装置である。
本発明を適用した半導体装置を有する、本発明の実施の形態に係る無線通信装置について説明する。この無線通信装置は、例えば商品タグ、万引き防止タグ、各種チケットやスマートカードのような、無線電波を用いて情報の通信を行う装置である。
【0087】
無線通信装置は、上述の半導体装置と、アンテナと、を少なくとも有するものである。無線通信装置の具体的な構成としては、例えば、図５に示すようなものが挙げられる。これは、アンテナ３００で受信した外部からの変調波信号の整流を行い各部に電源を供給する電源生成部と、上記変調波信号を復調して制御回路へ送る復調回路と、制御回路から送られたデータを変調してアンテナに送り出す変調回路と、復調回路で復調されたデータの記憶回路への書込み、および記憶回路からデータを読み出して変調回路への送信を行う制御回路と、で構成され、各回路部が電気的に接続されている。上記電源生成部、復調回路、制御回路、変調回路、記憶回路の少なくともいずれか１つ以上は本発明の実施の形態にかかる素子を含み、さらに抵抗素子を含んでいても良い。なお、上記記憶回路は、さらに、製造時に情報が書き込まれる読み取り専用の記憶部や、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の、不揮発性の書換え可能な記憶部を有していてもよい。上記電源生成部は、本発明の実施の形態に係るコンデンサと、ダイオードとから構成される。
【0088】
アンテナ、抵抗素子、不揮発性の書き換え可能な記憶部は、一般的に使用されるものであればよく、用いられる材料、形状は特に限定はされない。また、上記の各構成要素を電気的に接続する材料も、一般的に使用されうる導電材料であればいかなるものでもよい。各構成要素の接続方法も、電気的に導通を取ることができれば、いかなる方法でもよい。各構成要素の接続部の幅や厚みは、任意である。
【0089】
このような無線通信装置の製造方法は、上記の半導体装置を形成する工程と、アンテナを形成する工程とを含む。
【0090】
アンテナの形成方法としては、抜き刃を用いて銅箔やアルミニウム箔などの金属箔をアンテナに加工して基材に転写する方法、フィルムなどの基材に形成した金属箔を、金属箔上に形成したレジスト層をマスクとしてエッチングする方法、フィルムなどの基材に導電性ペーストをアンテナに対応するパターンに印刷して熱や光によって硬化させる方法、蒸着により形成した金属膜を、金属膜上に形成したレジスト層をマスクとしてエッチングする方法などの公知の方法が挙げられる。これらの手法で得られたアンテナを半導体装置と組み合わせることで無線通信装置が得られる。半導体装置とアンテナの組み合わせ方法としては、例えば、国際公開第２０２０／１３７６１５号に記載されているような、半導体装置が形成された基板とアンテナが形成された基板とを貼り合わせる方法がある。
【0091】
また、アンテナは半導体装置と同一基材上に形成してもよく、半導体装置を形成したのちにアンテナを形成してもよく、アンテナを形成した基材上に半導体装置を形成してもよい。
【0092】
また、アンテナは半導体装置と一体形成してもよく、半導体装置のゲート電極と同一工程で形成することや、ソース電極やドレイン電極と同一工程で形成することができる。
【0093】
＜商品タグ＞
上記無線通信装置の用途は特に制限はないが、例えば商品タグへ適用することができる。商品タグとしては公知のものを用いることができ、例えば基体と、この基体によって被覆された上記無線通信装置とを有しているものが挙げられる。識別情報返信機能を備えた商品タグに適用すれば、商品の精算レジにおいて、非接触で多数の商品を同時に識別することが可能となる。それゆえ、バーコードでの識別と比較して、決済処理の容易化や迅速化を図ることができる。
上記無線通信装置の用途は特に制限はないが、例えば商品タグへ適用することができる。商品タグとしては公知のものを用いることができ、例えば基体と、この基体によって被覆された上記無線通信装置とを有しているものが挙げられる。識別情報返信機能を備えた商品タグに適用すれば、商品の精算レジにおいて、非接触で多数の商品を同時に識別することが可能となる。それゆえ、バーコードでの識別と比較して、決済処理の容易化や迅速化を図ることができる。
【0094】
また、例えば、商品の会計の際に、リーダ／ライタが、商品タグから読み取った商品情報をＰＯＳ（Ｐｏｉｎｔ ｏｆ ｓａｌｅ ｓｙｓｔｅｍ、販売時点情報管理）端末に送信することが可能である。この機能により、ＰＯＳ端末において、その商品情報によって特定される商品の販売登録をすることもできるため、在庫管理の容易化や迅速化を図ることができる。
【符号の説明】
【0095】
００１ 基材
０１１、０１２ ゲート電極
０１３、０１４ ゲート電極配線
０２１、０２２、０２３ ダミーパターン
０３１ ゲート絶縁層
０４１ 導電膜
０５１、０５２ ソース電極
０６１、０６２ ドレイン電極
０７１、０７２ 半導体層
０８１、０８２ ソース電極配線
０９１、０９２ ドレイン電極配線
１０１ 基材
１１１ ゲート電極
１２１ ダミーパターン
１３１ ゲート絶縁層
１４１、１４２ フォトマスク
１５１ 導電膜
１６１ ソース電極
１７１ ドレイン電極
１８１ ソース電極配線
１９１ 半導体層
２０１ フォトマスク
２１１ 拡散光
２２１ ソース電極設計位置
２２２ ソース電極
２３１ ドレイン電極
２３２ ドレイン電極設計位置
３００ アンテナ
０１１、０１２ ゲート電極
０１３、０１４ ゲート電極配線
０２１、０２２、０２３ ダミーパターン
０３１ ゲート絶縁層
０４１ 導電膜
０５１、０５２ ソース電極
０６１、０６２ ドレイン電極
０７１、０７２ 半導体層
０８１、０８２ ソース電極配線
０９１、０９２ ドレイン電極配線
１０１ 基材
１１１ ゲート電極
１２１ ダミーパターン
１３１ ゲート絶縁層
１４１、１４２ フォトマスク
１５１ 導電膜
１６１ ソース電極
１７１ ドレイン電極
１８１ ソース電極配線
１９１ 半導体層
２０１ フォトマスク
２１１ 拡散光
２２１ ソース電極設計位置
２２２ ソース電極
２３１ ドレイン電極
２３２ ドレイン電極設計位置
３００ アンテナ
【図1】
【図2】
【図3】
【図4】
【図5】