IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社半導体エネルギー研究所の特許一覧

<>
  • 特開-半導体装置 図1
  • 特開-半導体装置 図2
  • 特開-半導体装置 図3
  • 特開-半導体装置 図4
  • 特開-半導体装置 図5
  • 特開-半導体装置 図6
  • 特開-半導体装置 図7
  • 特開-半導体装置 図8
  • 特開-半導体装置 図9
  • 特開-半導体装置 図10
  • 特開-半導体装置 図11
  • 特開-半導体装置 図12
  • 特開-半導体装置 図13
  • 特開-半導体装置 図14
  • 特開-半導体装置 図15
  • 特開-半導体装置 図16
  • 特開-半導体装置 図17
  • 特開-半導体装置 図18
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2023175738
(43)【公開日】2023-12-12
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   G11C 11/54 20060101AFI20231205BHJP
   G11C 11/405 20060101ALI20231205BHJP
   G11C 11/4074 20060101ALI20231205BHJP
   G06N 3/063 20230101ALI20231205BHJP
   H01L 29/786 20060101ALI20231205BHJP
   H10B 12/00 20230101ALI20231205BHJP
   H10B 41/70 20230101ALI20231205BHJP
   H10B 99/00 20230101ALI20231205BHJP
   G06G 7/60 20060101ALI20231205BHJP
【FI】
G11C11/54
G11C11/405
G11C11/4074 250
G06N3/063
H01L29/78 613B
H01L29/78 613Z
H01L29/78 618B
H10B12/00 801
H10B41/70
H10B99/00 441
G06G7/60
【審査請求】有
【請求項の数】1
【出願形態】OL
(21)【出願番号】P 2023144149
(22)【出願日】2023-09-06
(62)【分割の表示】P 2020524939の分割
【原出願日】2019-05-31
(31)【優先権主張番号】P 2018114810
(32)【優先日】2018-06-15
(33)【優先権主張国・地域又は機関】JP
(31)【優先権主張番号】P 2018114813
(32)【優先日】2018-06-15
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】山崎 舜平
(72)【発明者】
【氏名】木村 肇
(72)【発明者】
【氏名】宮口 厚
(72)【発明者】
【氏名】及川 欣聡
(57)【要約】
【課題】低消費電力化が可能で、人間の脳を模倣したデータの記憶が可能な半導体装置を提供する。
【解決手段】制御部と、記憶部と、センサ部と、を有する。記憶部は、記憶回路と、切り替え回路と、を有する。記憶回路は、第1トランジスタおよび容量素子を有する。切り替え回路は、第2トランジスタおよび第3トランジスタを有する。第1トランジスタおよび第2トランジスタは、酸化物半導体を有するチャネル形成領域を含む半導体層と、バックゲート電極と、を有する。制御部は、センサ部で得られた信号に応じて、バックゲート電極に与える信号を切り替える機能を有する。
【選択図】図1
【特許請求の範囲】
【請求項1】
制御部と、記憶部と、センサ部と、を有し、
前記記憶部は、記憶回路と、切り替え回路と、を有し、
前記記憶回路は、第1のトランジスタおよび容量素子を有し、
前記切り替え回路は、第2のトランジスタおよび第3のトランジスタを有し、
前記第1のトランジスタおよび前記第2のトランジスタはそれぞれ、酸化物半導体を有するチャネル形成領域を含む半導体層と、バックゲート電極と、を有し、
前記制御部は、前記センサ部で得られた信号に応じて、前記バックゲート電極に与える信号を切り替える機能を有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、半導体装置に関する。特に本発明の一態様は、人間の脳における情報の記憶を模倣することが可能な半導体装置に関する。
【0002】
なお本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。
【背景技術】
【0003】
人工知能(AI:Artificial Intelligence)の開発に用いられている、ノイマン型コンピュータであるコンピュータは、計算速度の点で人間を圧倒している。
【0004】
これに対し人間の脳は、断片的な入力情報と記憶とを比較し、補完することで正しい判断を成すことが可能である。あるいは、広範囲な分野の記憶から連想することで、あるいは創造性や予見性を発揮することで、コンピュータでは難しい問題を解決することができる能力を持っている。
【0005】
近年、コンピュータの性能向上に伴い、ニューラルネットワークを用いた学習および推論といった大規模な計算が可能となってきている。また、機械学習の分野において、ディープラーニング(深層学習)による手法を用いることで、コンピュータによる認識精度の著しい向上が報告されている(例えば特許文献1を参照)。将棋や囲碁といった創造性や予見性が必要な分野においても、コンピュータでは難しかった問題の解決がなされるようになってきている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】米国特許公開第2016/0110642号明細書
【発明の概要】
【発明が解決しようとする課題】
【0007】
従来の人工知能デバイスの機能は、電力効率の面において、人間の脳に遠く及ばない。CPUやGPUといったハードウェアでは、SRAMやDRAMといったSiトランジスタで構成されるメモリ素子を用いてデータを記憶して演算処理を行う。Siトランジスタで構成されるメモリ素子は、微細化に伴い、リーク電流が増大するとともに、コンピュータの高性能化のため、回路規模の増大と相まって、消費電力が一層大きくなってしまう。
【0008】
また従来の人工知能デバイスのメモリ素子は、情報を記憶する機能が画一的である。例えば、SRAMやDRAMといったメモリ素子は0か1といった情報を書き込み/読み出しをするのが大多数である。これに対して人間の脳は、長期記憶や短期記憶といった情報の保存方法、大脳新皮質での記憶や海馬での記憶といった情報の保存場所の移動など、情報の記憶にも多様性がある。
【0009】
本発明の一態様は、新規な構成の半導体装置を提供することを課題の一とする。また、本発明の一態様は、低消費電力で動作することができる半導体装置を提供することを課題の一とする。また、本発明の一態様は、人間の脳における情報の記憶を模倣することが可能な半導体装置を提供することを課題の一とする。
【0010】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はない。また、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0011】
本発明の一態様は、制御部と、記憶部と、センサ部と、を有し、記憶部は、記憶回路と、切り替え回路と、を有し、記憶回路は、第1トランジスタおよび容量素子を有し、切り替え回路は、第2トランジスタおよび第3トランジスタを有し、第1トランジスタおよび第2トランジスタは、酸化物半導体を有するチャネル形成領域を含む半導体層を有し、制御部は、センサ部で得られた信号に応じて、第1トランジスタおよび第2トランジスタに与える信号を切り替える機能を有する半導体装置である。
【0012】
本発明の一態様は、制御部と、記憶部と、センサ部と、を有し、記憶部は、記憶回路と、切り替え回路と、を有し、記憶回路は、第1トランジスタおよび容量素子を有し、切り替え回路は、第2トランジスタおよび第3トランジスタを有し、第1トランジスタおよび第2トランジスタは、酸化物半導体を有するチャネル形成領域を含む半導体層と、バックゲート電極と、を有し、制御部は、センサ部で得られた信号に応じて、バックゲート電極に与える信号を切り替える機能を有する半導体装置である。
【0013】
本発明の一態様は、制御部と、記憶部と、センサ部と、を有し、記憶部は、記憶回路と、切り替え回路と、を有し、記憶回路は、第1トランジスタおよび容量素子を有し、第1トランジスタのソース又はドレインの一方は、容量素子の一方の電極に電気的に接続され、切り替え回路は、第2トランジスタおよび第3トランジスタを有し、第2トランジスタのソース又はドレインの一方は、第3トランジスタのゲートに電気的に接続され、第1トランジスタおよび第2トランジスタは、酸化物半導体を有するチャネル形成領域を含む半導体層と、バックゲート電極と、を有し、制御部は、センサ部で得られた信号に応じて、バックゲート電極に与える信号を切り替える機能を有する半導体装置である。
【0014】
本発明の一態様は、制御部と、記憶部と、センサ部と、を有し、記憶部は、記憶回路と、切り替え回路と、を有し、記憶回路は、第1トランジスタおよび容量素子を有し、切り替え回路は、第2トランジスタおよび第3トランジスタを有し、第1トランジスタおよび第2トランジスタは、酸化物半導体を有するチャネル形成領域を含む半導体層と、ゲート電極と、を有し、制御部は、センサ部で得られた信号に応じて、ゲート電極に与える信号を切り替える機能を有する半導体装置である。
【0015】
本発明の一態様は、制御部と、記憶部と、センサ部と、を有し、記憶部は、記憶回路と、切り替え回路と、を有し、記憶回路は、第1トランジスタおよび容量素子を有し、第1トランジスタのソース又はドレインの一方は、容量素子の一方の電極に電気的に接続され、切り替え回路は、第2トランジスタおよび第3トランジスタを有し、第2トランジスタのソース又はドレインの一方は、第3トランジスタのゲートに電気的に接続され、第1トランジスタおよび第2トランジスタは、酸化物半導体を有するチャネル形成領域を含む半導体層と、ゲート電極と、を有し、制御部は、センサ部で得られた信号に応じて、ゲート電極に与える信号を切り替える機能を有する半導体装置である。
【0016】
本発明の一態様において、記憶回路は第4トランジスタを有し、第2トランジスタのソース又はドレインの一方は、第4トランジスタのゲートに電気的に接続される半導体装置が好ましい。
【発明の効果】
【0017】
本発明の一態様は、新規な構成の半導体装置を提供することができる。また、本発明の一態様は、低消費電力で動作することができる半導体装置を提供するができる。また、本発明の一態様は、人間の脳における情報の記憶を模倣することが可能な半導体装置を提供することを課題の一とする。
【0018】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【0019】
図1】半導体装置の構成例を示すブロック図。
図2】半導体装置を説明するための概念図。
図3】(A)-(C) 半導体装置の構成例を示す回路図、グラフ、およびフローチャート。
図4】(A)-(C) 半導体装置の構成例を示す回路図、グラフ、およびフローチャート。
図5】(A)-(C) 半導体装置の構成例を示す回路図、グラフ、およびフローチャート。
図6】(A)-(D) 半導体装置の構成例を示す概念図。
図7】(A)、(B) 半導体装置の構成例を示すブロック図。
図8】半導体装置の構成例を示すブロック図。
図9】(A)-(D) 半導体装置の構成例を示す回路図、波形図、グラフ、およびフローチャート。
図10】(A)-(D) 半導体装置の構成例を示す回路図、波形図、グラフ、およびフローチャート。
図11】(A)-(C) 半導体装置の構成例を示す回路図、波形図、およびフローチャート。
図12】半導体装置の構成例を示す波形図。
図13】(A)-(D) 半導体装置の構成例を示す概念図。
図14】(A)、(B) 半導体装置の構成例を示すブロック図。
図15】(A)-(D) 半導体装置の応用例を示す図。
図16】半導体装置の構成例を示す断面図。
図17】半導体装置の構成例を示す断面図。
図18】(A)-(C) トランジスタの構造例を示す断面図。
【発明を実施するための形態】
【0020】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【0021】
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
【0022】
また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、1つの実施の形態の中に、複数の構成例が示される場合は構成例を適宜組み合わせることが可能である。
【0023】
以下本発明の一態様である半導体装置について説明を行う。本実施の形態では特に人間の脳に近い記憶能力を実現できる半導体装置について説明する。
【0024】
<半導体装置の構成例1>
図1は半導体装置の構成を説明するためのブロック図の一例である。図1に示す半導体装置は、センサ部60と、制御部50と、記憶部10と、を有する。記憶部10は、一例として、記憶回路20A,20B、切り替え回路30、および入出力回路40を有する。
【0025】
なお図1ではセンサ部60、制御部50、および記憶部10をいずれも1つずつ図示しているが、それぞれ複数有する構成としてもよい。また、記憶回路20A,20B、切り替え回路30、および入出力回路40についても、図1に示す構成に限らず、複数有する構成とすることができる。
【0026】
記憶回路20Aは、複数の記憶回路(図1では記憶回路21A乃至21Dを図示)を有する。記憶回路21A乃至21Dは、それぞれ複数の記憶素子を有する。記憶回路21A乃至21Dは、図示を省略するが、複数の記憶素子を駆動するための駆動回路を有する。駆動回路は、制御部50の制御に応じて、トランジスタのバックゲート電極に印加するバックゲート電圧を切り替え可能な機能を有する。記憶回路21A乃至21Dは、センサ部60で得られた信号Seに応じて、情報の記憶能力を変更可能な機能を有する。なお情報は、データと読み替える場合がある。なお記憶回路において情報は、データに応じた電圧値、あるいは電荷量として記憶される。
【0027】
例えば記憶回路21A乃至21Dは、情報の記憶能力をトランジスタに印加するバックゲート電圧に応じて変更可能な記憶素子を有する。例えば記憶回路21Aでは長期間の情報の記憶が可能な記憶素子とし、記憶回路21Bでは、短期間の情報の記憶が可能な記憶素子とするよう、制御部50で制御可能である。
【0028】
記憶回路20Bは、記憶回路20Aと同様に、複数の記憶回路(図1では記憶回路22A乃至22Dを図示)を有する。記憶回路22A乃至22Dは、それぞれ複数の記憶素子を有する。記憶回路22A乃至22Dは、図示を省略するが、複数の記憶素子を駆動するための駆動回路を有する。駆動回路は、制御部50の制御に応じて、トランジスタのバックゲート電極に印加するバックゲート電圧を切り替え可能な機能を有する。記憶回路22A乃至22Dは、センサ部60で得られた信号Seに応じて、情報の記憶能力を変更可能な機能を有する。
【0029】
例えば記憶回路21A乃至21Dは、情報の記憶能力をトランジスタに印加するバックゲート電圧に応じて変更可能な記憶素子を有する。例えば記憶回路21Aでは長期間の情報の記憶が可能な記憶素子とし、記憶回路21Bでは、短期間の情報の記憶が可能な記憶素子とするよう、制御部50で制御可能である。
【0030】
記憶回路20Aおよび20Bに適用可能な記憶回路としては、DOSRAMあるいはNOSRAMが好ましい。DOSRAM(登録商標)とは、「Dynamic Oxide Semiconductor Random Access Memory(RAM)」の略称であり、1T(トランジスタ)1C(容量)型のメモリセルを有するRAMを指す。また、NOSRAM(登録商標)とは「Nonvolatile Oxide Semiconductor RAM」の略称であり、ゲインセル型(2T型、3T型)のメモリセルを有するRAMを指す。DOSRAM、NOSRAMは、OSトランジスタ(チャネル形成領域に酸化物半導体を有するトランジスタ)のオフ電流が低いことを利用したメモリである。
【0031】
DOSRAMは、OSトランジスタを用いて形成されたDRAMであり、DOSRAMは、外部から送られてくる情報を一時的に格納するメモリである。DOSRAMは、OSトランジスタを含むメモリセルと、Siトランジスタ(チャネル形成領域にシリコンを有するトランジスタ)を含む読み出し回路部と、を有する。上記メモリセルと読み出し回路部は、積層された異なる層に設けることができるため、DOSRAMは、全体の回路面積を小さくすることができる。また、DOSRAMは、メモリセルアレイを細かく分けて、効率的に配置することができる。
【0032】
NOSRAMはOSトランジスタを用いた不揮発性メモリである。NOSRAMは、フラッシュメモリや、ReRAM(Resistive Random Access Memory)、MRAM(Magnetoresistive Random Access Memory)などの他の不揮発性メモリと比べて、データを書き込む際の消費電力が小さい。また、フラッシュメモリやReRAMのように、データを書き込む際に素子が劣化することもなく、データの書き込み可能回数に制限が無い。また、NOSRAMは、1ビットの2値データの他に、2ビット以上の多値データを記憶することができる。NOSRAMは多値データを記憶することで、1ビット当たりのメモリセル面積を小さくすることができる。
【0033】
また、NOSRAMは、デジタルデータの他にアナログデータを記憶することができる。そのため、記憶回路20Aおよび20Bは、アナログメモリとして用いることもできる。NOSRAMは、アナログデータのまま記憶することができるため、D/A変換回路やA/D変換回路が不要である。そのため、NOSRAMは周辺回路の面積を小さくすることができる。
【0034】
なお本発明の一態様において、NOSRAMまたはDOSRAMを記憶回路20A、20Bが有する各回路に適用する構成について説明するが、本発明の一態様はこれらに限定されない。例えば今後の技術革新に伴ってReRAM、MRAMといった不揮発性メモリを用いた際の消費電力が十分小さくなる場合など、場合によっては、記憶回路20A、20Bが有する各回路に適用する構成としてもよい。
【0035】
切り替え回路30は、制御部50の制御に応じて、記憶回路20A、20B間の電気的な接続を制御可能な機能を有する。例えば記憶回路21A乃至21Dと記憶回路22A乃至22Dとの間に流れる電流量を制御する機能を有する。つまり複数の記憶回路間の情報の伝達を切り替え可能な機能を有する。切り替え回路30は、センサ部60で得られた信号Seに応じて、記憶回路21A乃至21Dと記憶回路22A乃至22Dとの間を流れる電流量を、トランジスタに印加するバックゲート電圧に応じて変更可能な機能を有する。切り替え回路30は、再構成可能な回路(再構成回路)という場合がある。
【0036】
切り替え回路30は、記憶回路間を流れる電流量を制御する記憶素子、および記憶素子に記憶された情報に応じて電流を流すための半導体素子を有する。切り替え回路30では、制御部50が、トランジスタに印加するバックゲート電圧を制御することで記憶素子に記憶された情報を変更可能な機能を有する。なお図1において、記憶回路20A、20B間の矢印を一方方向を指し示すよう図示しているが、情報の流れによっては双方向の矢印として表すことも可能である。
【0037】
切り替え回路30は、記憶素子がOSトランジスタを有するプログラマブルデバイスである。なお、本明細書および図面において、OSトランジスタを有するプログラマブルデバイスをOS-FPGAと呼称する。またOS-FPGAの記憶素子で記憶する情報をコンフィギュレーションデータという。
【0038】
OS-FPGAは、記憶素子がSRAMで構成されるFPGAよりもメモリの面積を小さくすることができる。そのため、コンテキスト切り替え機能を追加しても面積増加が少ない。また、OS-FPGAはブースティングによりデータやパラメータを高速に伝えることができる。
【0039】
センサ部60は、一例としては、生体情報のように、脳波、脈拍、血圧、体温等といった情報を取得するための、脳波センサ、脈波センサ、血圧センサ、温度センサといった各種センサである。図1では、ひとつのセンサから信号Seが出力される様子を図示しているが、複数のセンサで得られた信号が制御部50に入力される構成としてもよい。
【0040】
制御部50は、CPU(Central Processing Unit)およびGPU(Graphics Processing Unit)等の演算回路、およびSRAM(Static Random Access Memory)等の記憶回路、を有する。制御部50は、センサ部60から出力される信号Seに応じて、電圧VBG_A乃至VBG_Cを出力する機能を有する。制御部50は例えば、人工ニューラルネットワークに基づく演算処理等を用いて入力に応じた出力を行うことができる。
【0041】
電圧VBG_A乃至VBG_Cは、記憶回路20A、20B、切り替え回路30のそれぞれが有するトランジスタのバックゲート電極に印加する電圧、あるいは当該バックゲートに印加する電圧を切り替え可能な信号である。図1では電圧VBG_Aが記憶回路20Aに出力される様子を図示している。図1では電圧VBG_Aは一つの値の電圧に限らず、記憶回路20Aが有する記憶回路21A乃至21Dを別々のバックゲート電極に印加する電圧として制御する構成とすることができる。記憶回路20Bおよび切り替え回路30についても同様に、異なる記憶回路に別々のバックゲート電極に印加する電圧として制御する構成とすることができる。
【0042】
なお制御部50がセンサ部60から出力される信号Seに応じて電圧VBG_A乃至VBG_Cの制御を切り替えることができる。例えば、同じ信号Seが繰り返し入力される場合と、強度の大きいあるいは小さい信号Seが入力される場合と、で電圧VBG_A乃至VBG_Cの制御を切り替えることができる。
【0043】
入出力回路40は、記憶回路20A、記憶回路20Bおよび切り替え回路30への情報の入出力を制御するための回路である。入出力回路40は、記憶部10の外部に設けられる構成としてもよい。
【0044】
図2は、OSトランジスタを有する記憶回路および切り替え回路を用いて、人間の脳(Brain)の機能を模倣することを模式的に表した図である。
【0045】
図2に示すように、本発明の一態様では、人間の脳(Brain)の機能を模倣する構成とするために、酸化物半導体を有するトランジスタ(OSトランジスタともいう)のテクノロジー(OS FET techonology)を用いる。OSトランジスタのテクノロジーとしては、例えばトランジスタ(FETともいう)、当該トランジスタに電気的に接続される容量素子(コンデンサ(condenser、Csともいう))などが挙げられる。また、上記FET、及びCsなどを用いて構成されたメモリ(Memory)を一または複数用いることで、演算装置、レジスタ、または周辺回路などを構成することでプロセッサとして機能させることが可能となる。
【0046】
また、本明細書等において、上記プロセッサを脳型プロセッサ(Brain-morphic processor、BM processor、またはBrain processorともいう)として用いることができる。なお、図2に示すDOSRAM、NOSRAM、及びOS-FPGAについては、後述する。なおOS-FPGAにおけるOSメモリ(OS Mem.ともいう)は、OSトランジスタを有するメモリであり、OS-FPGAのコンフィギュレーションデータ(Configuration data)を記憶する。
【0047】
なお図2に示すNOSRAMにおいて、破線で容量素子を図示している。当該容量素子としては、例えば、配線と当該配線と異なる層に形成される配線との間に形成されうる寄生容量を用いることができる。なお、図2に示すNOSRAMの容量素子は、意図的に形成した容量では無いため、破線で図示している。
【0048】
本発明の一態様の構成では、OSトランジスタを有する記憶回路および切り替え回路を用いる構成とすることで、オフ時にソースとドレイン間を流れるリーク電流(以下、オフ電流)が極めて低いことを利用して、情報(データ)を記憶する。情報の記憶は、保持容量、寄生容量を有するノードにデータに応じた電荷を保持することで実現可能である。
【0049】
OSトランジスタを用いた記憶回路では、電荷を充電又は放電することによって情報の書き換えが可能となるため、実質的に無制限回のデータの書き込みおよび読み出しが可能である。OSトランジスタを用いた記憶回路は、磁気メモリあるいは抵抗変化型メモリなどのように原子レベルでの構造変化を伴わないため、書き換え耐性に優れている。またOSトランジスタを用いた記憶回路は、フラッシュメモリのように繰り返し書き換え動作を行っても電子捕獲中心の増加による不安定性が認められない。
【0050】
またOSトランジスタを用いた記憶回路は、Siトランジスタを用いた回路上などに自由に配置可能であるため、集積化を容易に行うことができる。またOSトランジスタは、Siトランジスタと同様の製造装置を用いて作製することが可能であるため、低コストで作製可能である。
【0051】
またOSトランジスタは、ゲート電極、ソース電極およびドレイン電極に加えて、バックゲート電極を含むと、4端子の半導体素子とすることができる。ゲート電極またはバックゲート電極に与える電圧に応じて、ソースとドレインとの間を流れる信号の入出力が独立制御可能な電気回路網で構成することができる。そのため、LSIと同一思想で回路設計を行うことができる。加えてOSトランジスタは、高温環境下において、Siトランジスタよりも優れた電気特性を有する。具体的には、125℃以上150℃以下といった高温下においてもオン電流とオフ電流の比が大きいため、良好なスイッチング動作を行うことができる。
【0052】
本実施の形態で開示する半導体装置の構成とすることで、人間の脳における長期記憶の形成およびその過程、短期記憶の形成およびその過程をOSトランジスタを有する半導体装置で実現することができる。そのため、従来よりも人間の脳に近い機能でデータを記憶することができる。また、極めて小さい電力でデータの保持を実現することができる。すなわち、人間の脳と同様に極めて低い消費電力で脳型プロセッサを駆動させることが実現できる。
【0053】
<NOSRAM,DOSRAMの構成例1>
記憶回路21A乃至21Dまたは22A乃至22Dは、OSトランジスタを有する回路構成である。回路構成および動作の一例について、図3(A)乃至(C)および図4(A)乃至(C)を参照して説明する。
【0054】
図3(A)には、DOSRAMの回路構成を有する記憶素子の回路図を図示している。図3(A)では、トランジスタMT1、容量素子C1、ワード線WL、ビット線BL、バックゲート電位線BGL、を図示している。
【0055】
トランジスタMT1は、OSトランジスタであり、バックゲート電極を有する4端子素子である。バックゲート電極は、バックゲート電位線BGLに接続されることで、電位VBGが与えられる。トランジスタMT1のオフ電流は、Ioffとして図示している。図3(A)では、電荷を保持するノード、すなわちトランジスタMT1と容量素子C1とが接続される配線のノードをノードFNとして図示している。
【0056】
ビット線BLは、記憶素子に書き込む情報(データ、データ電位)を伝える機能を有する。またワード線WLは、トランジスタMT1のオンまたはオフを制御する信号を伝える機能を有する。バックゲート電位線BGLは、電位VBGをトランジスタMT1のバックゲート電極に伝える機能を有する。ビット線BL、ワード線WL、およびバックゲート電位線BGLはそれぞれ、単に配線と呼ぶ場合がある。
【0057】
電位VBGは、例えば記憶回路21A乃至21Dが有する記憶素子毎に異なる電位として、制御部50から制御される。例えば、記憶回路21Aに情報を記憶した際のバックゲート電位をV1、記憶回路21Bに情報を記憶した際のバックゲート電位をV0(<V1)、記憶回路21Cに情報を記憶した際のバックゲート電位をV2(>V1)とすると、トランジスタMT1のオフ電流Ioffは、図3(B)に示すグラフのようになる。つまり、バックゲート電位の大小関係に応じて、オフ電流もIoff_2が大きく、次いでIoff_1、Ioff_0となる。オフ電流が大きいほどノードFNに保持した電荷が変動しやすく、オフ電流が小さいほどノードFNに保持した電荷が変動しにくい。その結果、記憶回路毎に、情報の保持期間に差を生じさせることができる。
【0058】
当該構成とすることで、記憶回路21A乃至21Dまたは22A乃至22Dは、センサ部60で得られた信号Seに応じて、記憶能力の異なる情報の記憶を行う機能を実現する。
【0059】
図3(C)では、上記説明したDOSRAMの動作を説明するためのフローチャートを示す。
【0060】
ステップS01では、バックゲート電位として与える電位VBGをV1として、記憶回路に情報を記憶する。
【0061】
ステップS02では、センサ部60から出力される信号Seの変動の有無を判定する。センサ信号の有無の判定は、複数のしきい値を設定し、当該しきい値とセンサ出力の大小関係に応じて、バックゲート電位として与える電位VBGを制御する構成とすることが好ましい。
【0062】
ステップS02で変動があった場合は、ステップS03に進み、バックゲート電位として与える電位VBGをV1よりも小さいV0として、記憶回路に情報を記憶する。つまり、記憶回路における情報の保持時間が長くなるように電位VBGを切り替える。
【0063】
ステップS03で変動がない、あるいは小さい場合は、ステップS04に進み、バックゲート電位として与える電位VBGをV1よりも大きいV2として、記憶回路に情報を記憶する。つまり、記憶回路における情報の保持時間が短くなるように電位VBGを切り替える。
【0064】
当該構成とすることで、センサ部の出力に応じて記憶能力の異なる情報の記憶を行う機能を実現できる。例えばセンサ部が温度センサであれば、高温下、あるいは低温下での情報の記憶を長期間記憶し、室温下での情報の記憶は、一定期間で忘却するといった機能を実現することができる。
【0065】
図4(A)には、NOSRAMの回路構成を有する記憶素子の回路図を図示している。図4(A)では、トランジスタMT2、トランジスタMT3、ワード線WL、ビット線BL、バックゲート電位線BGL、を図示している。
【0066】
トランジスタMT2は、OSトランジスタであり、バックゲート電極を有する4端子素子である。バックゲート電極は、バックゲート電位線BGLに接続されることで、電位VBGが与えられる。トランジスタMT2のオフ電流は、Ioffとして図示している。図4(A)では、電荷を保持するノード、すなわちトランジスタMT2とトランジスタMT3のゲートとが接続される配線のノードをノードFNとして図示している。
【0067】
なお図4(A)において、トランジスタMT3はpチャネル型として図示しているが、nチャネル型でもよい。また図4(A)では、2つのトランジスタを備えた2T型を図示しているが、容量素子を加えた2T1C型、あるいは別のトランジスタと組み合わせた3T型とすることが可能である。なおノードFNに接続される容量素子は、トランジスタMT3のゲート容量などの寄生容量を大きくすることで省略することが可能である。または、図2に示すように、上記寄生容量を積極的に容量として用いても良い。
【0068】
電位VBGは、例えば記憶回路21A乃至21Dが有する記憶素子毎に異なる電位として、制御部50から制御される。例えば、記憶回路21Aに情報を記憶した際のバックゲート電位として与える電位VBGをV1、記憶回路21Bに情報を記憶した際のバックゲート電位として与える電位VBGをV0(<V1)、記憶回路21Cに情報を記憶した際のバックゲート電位として与える電位VBGをV2(>V1)とすると、トランジスタMT2のオフ電流Ioffは、図4(B)に示すグラフのようになる。つまり、電位VBGの大小関係に応じて、オフ電流もIoff_2が大きく、次いでIoff_1、Ioff_0となる。オフ電流が大きいほどノードFNに保持した電荷が変動しやすく、オフ電流が小さいほどノードFNに保持した電荷が変動しにくい。その結果、記憶回路毎に、情報の保持期間に差を生じさせることができる。
【0069】
当該構成とすることで、記憶回路21A乃至21Dまたは22A乃至22Dは、センサ部60で得られた信号Seに応じて、記憶能力の異なる情報の記憶を行う機能を実現する。
【0070】
図4(C)では、上記説明したNOSRAMの動作を説明するためのフローチャートを示す。
【0071】
ステップS11では、バックゲート電位として与える電位VBGをV1として、記憶回路に情報を記憶する。
【0072】
ステップS12では、センサ部60から出力される信号Seの変動の有無を判定する。センサ信号の有無の判定は、複数のしきい値を設定し、当該しきい値とセンサ出力の大小関係に応じて、バックゲート電位として与える電位VBGを制御する構成とすることが好ましい。
【0073】
ステップS12で変動があった場合は、ステップS13に進み、バックゲート電位として与える電位VBGをV1よりも小さいV0として、記憶回路に情報を記憶する。つまり、記憶回路における情報の保持時間が長くなるように電位VBGを切り替える。
【0074】
ステップS13で変動がない、あるいは小さい場合は、ステップS14に進み、バックゲート電位として与える電位VBGをV1よりも大きいV2として、記憶回路に情報を記憶する。つまり、記憶回路における情報の保持時間が短くなるように電位VBGを切り替える。
【0075】
当該構成とすることで、センサ部の出力に応じて記憶能力の異なる情報の記憶を行う機能を実現できる。例えばセンサ部が温度センサであれば、高温下、あるいは低温下での情報の記憶を長期間記憶し、室温下での情報の記憶は、一定期間で忘却するといった機能を実現することができる。
【0076】
<切り替え回路の構成例1>
切り替え回路30は、OSトランジスタを有する回路構成である。回路構成および動作の一例について、図5(A)乃至(C)および図6(A)乃至(D)を参照して説明する。
【0077】
図5(A)には、一対の記憶回路間に配置される切り替え回路30の回路構成を有する記憶素子の回路図を図示している。図5(A)では、トランジスタMT4、トランジスタMT5、ワード線WL、ビット線BL、バックゲート電位線BGL、入力端子IN、出力端子OUTを図示している。
【0078】
トランジスタMT4は、OSトランジスタであり、バックゲート電極を有する4端子素子である。バックゲート電極は、バックゲート電位線BGLに接続されることで、電位VBGが与えられる。トランジスタMT4のオフ電流は、Ioffとして図示している。図5(A)では、電荷を保持するノード、すなわちトランジスタMT4とトランジスタMT5のゲートとが接続される配線のノードをノードFNとして図示している。
【0079】
トランジスタMT5は、SiトランジスタあるいはOSトランジスタである。ノードFNの電位に応じてトランジスタMT5を流れる電流、つまり入力端子INと出力端子OUTの間を流れる電流は、Idataとして図示している。
【0080】
なお図5(A)において、トランジスタMT5はpチャネル型として図示しているが、nチャネル型でもよい。また図5(A)では、2つのトランジスタを備えた2T型を図示しているが、容量素子を加えた2T1C型、あるいは別のトランジスタと組み合わせた3T型とすることが可能である。なおノードFNに接続される容量素子は、トランジスタMT5のゲート容量などの寄生容量を大きくすることで省略することが可能である。
【0081】
電位VBGは、例えば記憶回路21A乃至21Dのいずれか一と記憶回路22A乃至22Dのいずれか一との間の配線間に設けられる切り替え回路毎に異なる電位として、制御部50から制御される。例えば、記憶回路21Aと記憶回路22Aとの間に設けられる切り替え回路が有するトランジスタMT4のバックゲート電位をV1、記憶回路21Bと記憶回路22Bとの間に設けられる切り替え回路が有するトランジスタM4のバックゲート電位をV0(<V1)、記憶回路21Cと記憶回路22Cとの間に設けられる切り替え回路が有するトランジスタM4のバックゲート電位をV2(>V1)とすると、トランジスタMT4のオフ電流Ioffは、オフ電流の大きさに差が生じる。このとき、ノードFNにHレベルの電位を保持しておくと、オフ電流の大きさに応じて、ノードFNの電位(VFN)に差が生じる。そのため、ノードFNの電位に応じて流れる電流Idataに差が生じる。つまり図5(B)に図示するように、バックゲート電位の大小関係に応じて、時間経過(t)につれて変動する電流Idataの大きさに差が生じる。その結果、記憶回路毎に、記憶回路間を流れる電流量に差を生じさせることができる。
【0082】
当該構成とすることで、記憶回路21A乃至21Dのいずれか一と記憶回路22A乃至22Dのいずれか一との間の配線間に設けられる切り替え回路は、センサ部60で得られた信号Seに応じて、記憶回路間を流れる電流量に差を生じさせる機能を実現する。
【0083】
図5(C)では、上記説明した切り替え回路の動作を説明するためのフローチャートを示す。
【0084】
ステップS21では、ノードFNとして与える電位VBGをHレベル、すなわち電流Idataが流れないデータとする。
【0085】
ステップS22では、バックゲート電位として与える電位VBGをV0として、トランジスタMT4のオフ電流Ioffを極めて低い状態とする。
【0086】
ステップS23では、センサ部60から出力される信号Seの変動の有無を判定する。センサ信号の有無の判定は、複数のしきい値を設定し、当該しきい値とセンサ出力の大小関係に応じて、電位VBGを制御する構成とすることが好ましい。
【0087】
ステップS23で変動があった場合は、ステップS24に進み、バックゲート電位として与える電位VBGをV0よりも大きいV1とする。つまり、トランジスタMT4のオフ電流Ioffが大きくなるように制御し、記憶回路間に流れる電流Idataが大きくなるように電位VBGを切り替える。ステップS23で変動がない、あるいは小さい場合は、ステップS22を継続する。
【0088】
ステップS25では、センサ部60から出力される信号Seの変動の有無を判定する。センサ信号の有無の判定は、複数のしきい値を設定し、当該しきい値とセンサ出力の大小関係に応じて、電位VBGを制御する構成とすることが好ましい。
【0089】
ステップS25で変動があった場合は、ステップS26に進み、バックゲート電位として与える電位VBGをV1よりも大きいV2とする。つまり、トランジスタMT4のオフ電流Ioffがさらに大きくなるように制御し、記憶回路間に流れる電流Idataが大きくなるように電位VBGを切り替える。ステップS25で変動がない、あるいは小さい場合は、ステップS24を継続する。
【0090】
当該構成とすることで、センサ部の出力に応じて記憶回路間を流れる電流量を異ならせる機能を実現できる。例えばセンサ部が温度センサであれば、高温下、あるいは低温下での情報の伝達が活性化し、室温下での情報の伝達が不活性となるといった機能を実現することができる。
【0091】
また図6(A)乃至(D)では、本発明の一態様の半導体装置における情報の記憶を人間の脳に模して説明するための図である。
【0092】
図6(A)では、初期状態として記憶回路21Aで情報を保持(実線で図示)し、切り替え回路30による情報の伝達が不活性(記憶回路間を流れる電流量が少ない状態;点線矢印で図示)で、且つ記憶回路22A乃至22Cで情報を保持していない(点線で図示)状態を図示している。
【0093】
本発明の一態様の半導体装置では、センサ部の信号Seに応じて、切り替え回路30による情報の伝達を活性化(記憶回路間を流れる電流量が大きい状態;実線矢印で図示)した状態に切り替えることができる。そのため図6(B)に図示するように、記憶回路22A乃至22Cで記憶回路21Aに保持されていた情報を保持(実線で図示)させることが可能である。
【0094】
また本発明の一態様の半導体装置では、センサ部の信号Seに応じて、記憶回路22A乃至22Cにおける情報を消失するよう(保持期間を短くするよう)切り替えることができる。そのため図6(C)に図示するように、切り替え回路31による記憶回路28Bおよび28Cへの情報の伝達を不活性化した状態に切り替え、記憶回路22Bおよび22Cでは保持されていた情報を短期の記憶(細線点線で図示)に切り替えるといったことが可能である。
【0095】
また本発明の一態様の半導体装置では、センサ部の信号Seに応じて、記憶回路22A乃至22Cにおける情報を消失すること(保持期間を短くすること)に加えて、強化するよう(保持期間を長くするよう)切り替えることができる。そのため図6(D)に図示するように、切り替え回路30による記憶回路22Bおよび22Cへの情報の伝達をより活性化した状態(記憶回路間を流れる電流量がより大きい状態;太線矢印で図示)、記憶回路22Bおよび22Cへの情報の伝達を不活性化した状態に切り替え、記憶回路22Aでは保持されていた情報を長期の記憶(太線実線で図示)に切り替え、あるいは記憶回路22Bおよび22Cでは保持されていた情報を短期の記憶に切り替えるといったことが可能である。
【0096】
<センサ部および外部回路との組み合わせ1>
上記説明した構成は、図7(A)に図示するように外部回路70との間で情報の送受信を行う構成とすることができる。また上記説明した構成は、図7(A)に図示するようにセンサ部60から情報が入力される構成とすることができる。外部回路70は、表示装置あるいはアクチュエータ等に出力する構成としてもよい。
【0097】
図7(A)の構成とすることで、外部のセンサ等で得られた信号(情報)を処理することができる。例えば、生体情報のように、脳波、脈拍、血圧、体温等といった情報を脳波センサ、脈波センサ、血圧センサ、温度センサといった各種センサで取得し、情報を記憶することができる。得られた情報から、複雑に変化する生体情報の変化を瞬時に統合的に把握することができるといったことが期待できる。
【0098】
図7(B)は、図7(A)で図示する半導体装置で実現可能な機能と、人間の脳周辺の機能と、を比較するための模式図である。
【0099】
センサ部60において、センサ素子(例えば光電変換素子)は人の眼に相当する。光電変換素子から出力される情報は、OSトランジスタを有する記憶部に入力される。記憶部は、OSトランジスタで形成される記憶回路、およびOSトランジスタで形成される切り替え回路を有する。
【0100】
記憶部10は記憶要素であり、大脳新皮質や海馬といった記憶を司る部位に相当する。切り替え回路は視神経や軸索といった情報の伝達を行う部位に相当する。入出力回路40は、記憶部10に記憶した情報をもとに外部回路との情報の入出力を行う構成とすることができる。
【0101】
<半導体装置の構成例2>
図8は半導体装置の構成を説明するためのブロック図の一例である。図8に示す半導体装置は、センサ部60と、制御部50Aと、記憶部10Aと、を有する。記憶部10Aは、一例として、記憶回路26A,26B、切り替え回路31、および入出力回路40を有する。
【0102】
なお図8ではセンサ部60、制御部50A、および記憶部10Aをいずれも1つずつ図示しているが、それぞれ複数有する構成としてもよい。また、記憶回路26A,26B、切り替え回路31、および入出力回路40についても、図8に示す構成に限らず、複数有する構成とすることができる。
【0103】
記憶回路26Aは、複数の記憶回路(図8では記憶回路27A乃至27Dを図示)を有する。記憶回路27A乃至27Dは、それぞれ複数の記憶素子を有する。記憶回路27A乃至27Dは、図示を省略するが、複数の記憶素子を駆動するための駆動回路を有する。駆動回路は、制御部50Aの制御に応じて、ワード信号の信号波形を切り替え可能な機能を有する。記憶回路27A乃至27Dは、センサ部60で得られた信号Seに応じて、情報の記憶能力を変更可能な機能を有する。なお情報は、データと読み替える場合がある。なお記憶回路において情報は、データに応じた電圧値、あるいは電荷量として記憶される。
【0104】
例えば記憶回路27A乃至27Dは、情報の記憶能力をワード信号の信号波形に応じて変更可能な記憶素子を有する。例えば記憶回路27Aでは長期間の情報の記憶が可能な記憶素子とし、記憶回路27Bでは、短期間の情報の記憶が可能な記憶素子とするよう、制御部50Aで制御可能である。
【0105】
記憶回路26Bは、記憶回路26Aと同様に、複数の記憶回路(図8では記憶回路28A乃至28Dを図示)を有する。記憶回路28A乃至28Dは、それぞれ複数の記憶素子を有する。記憶回路28A乃至28Dは、図示を省略するが、複数の記憶素子を駆動するための駆動回路を有する。駆動回路は、制御部50Aの制御に応じて、ワード信号の信号波形を切り替え可能な機能を有する。記憶回路28A乃至28Dは、センサ部60で得られた信号Seに応じて、情報の記憶能力を変更可能な機能を有する。
【0106】
例えば記憶回路28A乃至28Dは、情報の記憶能力をワード信号の信号波形に応じて変更可能な記憶素子を有する。例えば記憶回路28Aでは長期間の情報の記憶が可能な記憶素子とし、記憶回路28Bでは、短期間の情報の記憶が可能な記憶素子とするよう、制御部50Aで制御可能である。
【0107】
記憶回路26Aおよび26Bに適用可能な記憶回路としては、DOSRAMあるいはNOSRAMが好ましい。
【0108】
なお本発明の一態様において、NOSRAMまたはDOSRAMを記憶回路26A、26Bが有する各回路に適用する構成について説明するが、本発明の一態様はこれらに限定されない。例えば今後の技術革新に伴ってReRAM、MRAMといった不揮発性メモリを用いた際の消費電力が十分小さくなる場合など、場合によっては、記憶回路26A、26Bが有する各回路に適用する構成としてもよい。
【0109】
切り替え回路31は、制御部50Aの制御に応じて、記憶回路26A、26B間の電気的な接続を制御可能な機能を有する。例えば記憶回路27A乃至27Dと記憶回路28A乃至28Dとの間に流れる電流量を制御する機能を有する。つまり複数の記憶回路間の情報の伝達を切り替え可能な機能を有する。切り替え回路31は、センサ部60で得られた信号Seに応じて、記憶回路27A乃至27Dと記憶回路28A乃至28Dとの間を流れる電流量をワード信号の信号波形に応じて変更可能な機能を有する。切り替え回路31は、再構成可能な回路(再構成回路)という場合がある。
【0110】
切り替え回路31は、記憶回路間を流れる電流量を制御する記憶素子、および記憶素子に記憶された情報に応じて電流を流すための半導体素子を有する。切り替え回路31では、制御部50Aがワード信号の信号波形を制御することで記憶素子に記憶された情報を変更可能な機能を有する。なお図8において、記憶回路26A、26B間の矢印を一方方向を指し示すよう図示しているが、情報の流れによっては双方向の矢印として表すことも可能である。
【0111】
切り替え回路31は、OSトランジスタを有するプログラマブルデバイスである。なお、本明細書および図面において、OSトランジスタを有するプログラマブルデバイスをOS-FPGAと呼称する。またOS-FPGAの記憶素子で記憶する情報をコンフィギュレーションデータという。
【0112】
OS-FPGAは、記憶素子がSRAMで構成されるFPGAよりもメモリの面積を小さくすることができる。そのため、コンテキスト切り替え機能を追加しても面積増加が少ない。また、OS-FPGAはブースティングによりデータやパラメータを高速に伝えることができる。
【0113】
センサ部60は、一例としては、生体情報のように、脳波、脈拍、血圧、体温等といった情報を取得するための、脳波センサ、脈波センサ、血圧センサ、温度センサといった各種センサである。図8では、ひとつのセンサから信号Seが出力される様子を図示しているが、複数のセンサで得られた信号が制御部50Aに入力される構成としてもよい。
【0114】
制御部50Aは、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)等の演算回路、およびSRAM(Static Random Access Memory)等の記憶回路、を有する。制御部50Aは、センサ部60から出力される信号Seに応じて、信号WL_A乃至WL_Cを出力する機能を有する。制御部50Aは例えば、人工ニューラルネットワークに基づく演算処理等で入力に応じた出力を行うことができる。
【0115】
信号WL_A乃至WL_Cは、記憶回路26A、26B、切り替え回路31のそれぞれが有するトランジスタのゲート電極に与えられる信号(ワード信号)、あるいは当該ワード信号を切り替え可能な信号である。なお図8では信号WL_Aが記憶回路26Aに出力される様子を図示しているが、信号WL_Aは記憶回路26Aが有する記憶回路27A乃至27Dあるいは記憶素子を別々のワード信号で制御する構成である。記憶回路26Bおよび切り替え回路31についても同様に、異なる記憶回路に別々のワード信号で制御する構成とすることができる。
【0116】
なお制御部50Aがセンサ部60から出力される信号Seに応じて信号WL_A乃至WL_Cの制御を切り替えることができる。例えば、同じ信号Seが繰り返し入力される場合と、強度の大きいあるいは小さい信号Seが入力される場合と、で信号WL_A乃至WL_Cの制御を切り替えることができる。
【0117】
入出力回路40は、記憶回路26A、記憶回路26Bおよび切り替え回路31への情報の入出力を制御するための回路である。入出力回路40は、記憶部10Aの外部に設けられる構成としてもよい。
【0118】
本実施の形態で開示する半導体装置の構成とすることで、人間の脳における長期記憶の形成およびその過程、短期記憶の形成およびその過程をOSトランジスタを有する半導体装置で実現することができる。そのため、従来よりも人間の脳に近い機能でデータを記憶することができる。また、極めて小さい電力でデータの保持を実現することができる。すなわち、人間の脳と同様に極めて低い消費電力で脳型プロセッサを駆動させることが実現できる。
【0119】
<NOSRAM,DOSRAMの構成例2>
記憶回路27A乃至27Dまたは28A乃至28Dは、OSトランジスタを有する回路構成である。回路構成および動作の一例について、図9(A)乃至(D)および図10(A)乃至(D)を参照して説明する。
【0120】
図9(A)には、DOSRAMの回路構成を有する記憶素子の回路図を図示している。図9(A)では、トランジスタMT6、容量素子C1、ワード線WL、ビット線BLを図示している。
【0121】
トランジスタMT6は、OSトランジスタであり、ゲート電極を有する3端子素子である。トランジスタMT6は、バックゲート電極を含む4端子素子としてもよい。トランジスタMT6のオフ電流は、Ioffとして図示している。図9(A)では、電荷を保持するノード、すなわちトランジスタMT6と容量素子C1とが接続される配線のノードをノードFNとして図示している。
【0122】
ビット線BLは、記憶素子に書き込む情報(データ、データ電位)を伝える機能を有する。またワード線WLは、制御部50Aの制御に応じて、トランジスタMT6のオン/オフ比(オン時間の長さに相当)を制御するための信号(ワード信号)を伝える機能を有する。ビット線BLおよびワード線WLはそれぞれ、単に配線と呼ぶ場合がある。
【0123】
ワード線WLに与えるワード信号は、例えば記憶回路27A乃至27Dが有する記憶素子毎に異なる電位として、制御部50Aから制御される。例えば、記憶回路27Aに情報を記憶した際のワード信号をWL_0、記憶回路26Bに情報を記憶した際のワード信号をWL_1、記憶回路27Cに情報を記憶した際のワード信号をWL_2とする。信号WL_0乃至WL_2は、図9(B)に示すようにオン時間T0乃至T2が異なる信号として表すことができる。
【0124】
図9(B)に図示するオン時間T0乃至T2に応じて、ノートFNに保持される電位が変化する。例えばオン時間T0の場合、ノードFNの電位が電位VFN_0、オン時間T1の場合、ノードFNの電位が電位VFN_1、オン時間T2の場合、ノードFNの電位が電位VFN_2とすると、図9(C)に示すグラフの大小関係となる。ノートFNの電位は時間の経過とともに変化し、任意の電位(V0)に達するまでの時間に差が生じる(図9(C)の時刻t0乃至t2参照)。つまりオン時間が短いほどノードFNに保持した電位が短い期間で変動しやすく、オン時間が長いほどノードFNに保持した電位が変動しにくい。その結果、記憶回路毎に、情報の保持期間に差を生じさせることができる。
【0125】
当該構成とすることで、記憶回路27A乃至27Dまたは28A乃至28Dは、センサ部60で得られた信号Seに応じて、記憶能力の異なる情報の記憶を行う機能を実現する。
【0126】
図9(D)では、上記説明したDOSRAMの動作を説明するためのフローチャートを示す。
【0127】
ステップS31では、ワード線WLに与えるワード信号をWL_1として、記憶回路に情報を記憶する。
【0128】
ステップS32では、ワード線WLに与えるワード信号をWL_1として、定期的に情報をリフレッシュ(data refresh)する。なおオフ電流が十分低い場合は、情報のリフレッシュを省略してもよい。
【0129】
ステップS33では、センサ部60から出力される信号Seの変動の有無を判定する。センサ信号の有無の判定は、複数のしきい値を設定し、当該しきい値とセンサ出力の大小関係に応じて、ワード信号のオン時間を制御する構成とすることが好ましい。
【0130】
ステップS33で変動があった場合は、ステップS34に進み、オン時間のより長いワード信号であるWL_2として、記憶回路に情報を記憶する。つまり、記憶回路における情報の保持時間が長くなるようにワード信号を切り替える。
【0131】
ステップS33で変動がない、あるいは小さい場合は、ステップS35に進み、ワード線WLに与えるワード信号をオン時間の短いWL_0として、記憶回路に情報を記憶する。つまり、記憶回路における情報の保持時間が短くなるようにワード信号を切り替える。
【0132】
当該構成とすることで、センサ部の出力に応じて記憶能力の異なる情報の記憶を行う機能を実現できる。例えばセンサ部が温度センサであれば、高温下、あるいは低温下での情報の記憶を長期間記憶し、室温下での情報の記憶は、一定期間で忘却するといった機能を実現することができる。
【0133】
図10(A)には、NOSRAMの回路構成を有する記憶素子の回路図を図示している。図10(A)では、トランジスタMT7、トランジスタMT8、ワード線WL、ビット線BL、を図示している。
【0134】
トランジスタMT7は、OSトランジスタであり、ゲート電極を有する3端子素子である。トランジスタMT7は、バックゲート電極を含む4端子素子としてもよい。トランジスタMT7のオフ電流は、Ioffとして図示している。図10(A)では、電荷を保持するノード、すなわちトランジスタMT7とトランジスタMT8のゲートとが接続される配線のノードをノードFNとして図示している。
【0135】
なお図10(A)において、トランジスタMT8はpチャネル型として図示しているが、nチャネル型でもよい。また図10(A)では、2つのトランジスタを備えた2T型を図示しているが、容量素子を加えた2T1C型、あるいは別のトランジスタと組み合わせた3T型とすることが可能である。なおノードFNに接続される容量素子は、トランジスタMT3のゲート容量などの寄生容量を大きくすることで省略することが可能である。
【0136】
ワード線WLに与えるワード信号は、例えば記憶回路27A乃至27Dが有する記憶素子毎に異なる電位として、制御部50Aから制御される。例えば、記憶回路27Aに情報を記憶した際のワード信号をWL_0、記憶回路27Bに情報を記憶した際のワード信号をWL_1、記憶回路27Cに情報を記憶した際のワード信号をWL_2とする。信号WL_0乃至WL_2は、図10(B)に示すようにオン時間T0乃至T2が異なる信号として表すことができる。
【0137】
図10(B)に図示するオン時間T0乃至T2に応じて、ノートFNに保持される電位が変化する。例えばオン時間T0の場合、ノードFNの電位が電位VFN_0、オン時間T1の場合、ノードFNの電位が電位VFN_1、オン時間T2の場合、ノードFNの電位が電位VFN_2とすると、図10(C)に示すグラフの大小関係となる。ノートFNの電位は時間の経過とともに変化し、任意の電位(V0)に達するまでの時間に差が生じる(図10(C)の時刻t0乃至t2参照)。つまりオン時間が短いほどノードFNに保持した電位が短い期間で変動しやすく、オン時間が長いほどノードFNに保持した電位が変動しにくい。その結果、記憶回路毎に、情報の保持期間に差を生じさせることができる。
【0138】
当該構成とすることで、記憶回路27A乃至27Dまたは28A乃至28Dは、センサ部60で得られた信号Seに応じて、記憶能力の異なる情報の記憶を行う機能を実現する。
【0139】
図10(D)では、上記説明したNOSRAMの動作を説明するためのフローチャートを示す。
【0140】
ステップS41では、ワード線WLに与えるワード信号をWL_1として、記憶回路に情報を記憶する。
【0141】
ステップS42では、ワード線WLに与えるワード信号をWL_1として、定期的に情報をリフレッシュ(data refresh)する。なおオフ電流が十分低い場合は、情報のリフレッシュを省略してもよい。
【0142】
ステップS43では、センサ部60から出力される信号Seの変動の有無を判定する。センサ信号の有無の判定は、複数のしきい値を設定し、当該しきい値とセンサ出力の大小関係に応じて、ワード信号のオン時間を制御する構成とすることが好ましい。
【0143】
ステップS43で変動があった場合は、ステップS44に進み、ワード線WLに与えるワード信号をオン時間のより長いWL_2として、記憶回路に情報を記憶する。つまり、記憶回路における情報の保持時間が長くなるようにワード信号を切り替える。
【0144】
ステップS43で変動がない、あるいは小さい場合は、ステップS45に進み、、ワード線WLに与えるワード信号をオン時間の短いWL_0として、記憶回路に情報を記憶する。つまり、記憶回路における情報の保持時間が短くなるようにワード信号を切り替える。
【0145】
当該構成とすることで、センサ部の出力に応じて記憶能力の異なる情報の記憶を行う機能を実現できる。例えばセンサ部が温度センサであれば、高温下、あるいは低温下での情報の記憶を長期間記憶し、室温下での情報の記憶は、一定期間で忘却するといった機能を実現することができる。
【0146】
<切り替え回路の構成例2>
切り替え回路31は、OSトランジスタを有する回路構成である。回路構成および動作の一例について、図11(A)乃至(C)、図12および図13(A)乃至(D)を参照して説明する。
【0147】
図11(A)には、一対の記憶回路間に配置される切り替え回路31の回路構成を有する記憶素子の回路図を図示している。図11(A)では、トランジスタMT9、トランジスタMT10、ワード線WL、ビット線BL、入力端子IN、出力端子OUTを図示している。
【0148】
トランジスタMT9は、OSトランジスタであり、ゲート電極を有する3端子素子である。トランジスタMT9は、バックゲート電極を含む4端子素子としてもよい。トランジスタMT9のオフ電流は、Ioffとして図示している。図11(A)では、電荷を保持するノード、すなわちトランジスタMT9とトランジスタMT10のゲートとが接続される配線のノードをノードFNとして図示している。
【0149】
トランジスタMT10は、SiトランジスタあるいはOSトランジスタである。ノードFNの電位に応じてトランジスタMT10を流れる電流、つまり入力端子INと出力端子OUTの間を流れる電流は、Idataとして図示している。
【0150】
なお図11(A)において、トランジスタMT10はpチャネル型であっても、nチャネル型でもよい。また図11(A)では、2つのトランジスタを備えた2T型を図示しているが、容量素子を加えた2T1C型、あるいは別のトランジスタと組み合わせた3T型とすることが可能である。なおノードFNに接続される容量素子は、トランジスタMT10のゲート容量などの寄生容量を大きくすることで省略することが可能である。
【0151】
ワード線WLに与えるワード信号は、例えば記憶回路27A乃至27Dのいずれか一と記憶回路28A乃至28Dのいずれか一との間の配線間に設けられる切り替え回路毎に異なる電位として、制御部50Aから制御される。例えば、記憶回路27Aと記憶回路28Aとの間に設けられる切り替え回路が有するトランジスタMT9のワード信号をWL_0、記憶回路27Bと記憶回路28Bとの間に設けられる切り替え回路が有するトランジスタMT9のワード信号をWL_1、記憶回路27Cと記憶回路28Cとの間に設けられる切り替え回路が有するトランジスタMT9のワード信号をWL_2とする。信号WL_0乃至WL_2は、図11(B)に示すようにオン時間T0乃至T2が異なる信号として表すことができる。
【0152】
図11(B)に図示するオン時間T0乃至T2に応じて、ノートFNに保持される電位が変化する。オン時間が長いほどノードFNに保持した電位が変動しやすく、オン時間が短いほどノードFNに保持した電位が変動しにくい。このとき、ノードFNにLレベルの電位を保持しておくと、オン時間の大きさに応じて、ノードFNの電位(VFN)に差が生じる。そのため、ノードFNの電位に応じて流れる電流Idataに差が生じる。その結果、記憶回路毎に、記憶回路間を流れる電流量に差を生じさせることができる。
【0153】
当該構成とすることで、記憶回路27A乃至27Dのいずれか一と記憶回路28A乃至28Dのいずれか一との間の配線間に設けられる切り替え回路は、センサ部60で得られた信号Seに応じて、記憶回路間を流れる電流量に差を生じさせる機能を実現する。
【0154】
図11(C)では、上記説明した切り替え回路の動作を説明するためのフローチャートを示す。
【0155】
ステップS51では、ノードFNをLレベル、すなわち電流Idataが流れないデータとする。なおビット線BLはHレベルとしておく。
【0156】
ステップ52では、ワード線WLに与えるワード信号をWL_0として、ノードFNに保持した電位の変動を小さくする。
【0157】
ステップS53では、センサ部60から出力される信号Seの変動の有無を判定する。センサ信号の有無の判定は、複数のしきい値を設定し、当該しきい値とセンサ出力の大小関係に応じて、ワード信号のオン時間を制御する構成とすることが好ましい。
【0158】
ステップS53で変動があった場合は、ステップS54に進み、ワード線WLに与えるワード信号をWL_1とする。つまり、ノードFNに保持した電位の変動を大きくなるように制御し、記憶回路間に流れる電流Idataが大きくなるようにワード信号のオン時間を制御する。ステップS53で変動がない、あるいは小さい場合は、ステップS52を継続する。
【0159】
ステップS55では、センサ部60から出力される信号Seの変動の有無を判定する。センサ信号の有無の判定は、複数のしきい値を設定し、当該しきい値とセンサ出力の大小関係に応じて、ワード信号のオン時間を制御する構成とすることが好ましい。
【0160】
ステップS55で変動があった場合は、ステップS56に進み、ワード信号をWL_2とする。つまり、ノードFNに保持した電位の変動をさらに大きくなるように制御し、記憶回路間に流れる電流Idataがさらに大きくなるようにワード信号のオン時間を制御する。ステップS55で変動がない、あるいは小さい場合は、ステップS54を継続する。
【0161】
なお図11(A)乃至(C)では、ワード信号のオン時間を制御する構成を一例として示したが他の構成としてもよい。例えば、図12に図示するようにワード信号のリフレッシュレートを変化させる構成としてもよい。図12に示す例で説明すると、電流Idataを小さくする場合には、ワード信号として与える信号の周波数を小さくする。つまり図12の信号WL_0のように期間T11ごとにHレベルとする構成にする。また、電流Idataを大きくする場合には、ワード信号として与える信号の周波数を大きくする。つまり図12の信号WL_1のように期間T12ごとにHレベルとする構成にする。また、電流Idataをさらに大きくする場合には、ワード信号として与える信号の周波数をさらに大きくする。つまり図12の信号WL_2のように期間T13ごとにHレベルとする構成にする。
【0162】
当該構成とすることで、センサ部の出力に応じて記憶回路間を流れる電流量を異ならせる機能を実現できる。例えばセンサ部が温度センサであれば、高温下、あるいは低温下での情報の伝達が活性化し、室温下での情報の伝達が不活性となるといった機能を実現することができる。
【0163】
また図13(A)乃至(D)では、本発明の一態様の半導体装置における情報の記憶を人間の脳に模して説明するための図である。
【0164】
図13(A)では、初期状態として記憶回路27Aで情報を保持(実線で図示)し、切り替え回路31による情報の伝達が不活性(記憶回路間を流れる電流量が少ない状態;点線矢印で図示)で、且つ記憶回路28A乃至28Cで情報を保持していない(点線で図示)状態を図示している。
【0165】
本発明の一態様の半導体装置では、センサ部の信号Seに応じて、切り替え回路31による情報の伝達を活性化(記憶回路間を流れる電流量が大きい状態;実線矢印で図示)した状態に切り替えることができる。そのため図13(B)に図示するように、記憶回路28A乃至28Cで記憶回路27Aに保持されていた情報を保持(実線で図示)させることが可能である。
【0166】
また本発明の一態様の半導体装置では、センサ部の信号Seに応じて、記憶回路28A乃至28Cにおける情報を消失するよう(保持期間を短くするよう)切り替えることができる。そのため図13(C)に図示するように、切り替え回路31による記憶回路28Bおよび28Cへの情報の伝達を不活性化した状態に切り替え、記憶回路28Bおよび28Cでは保持されていた情報を短期の記憶(細線点線で図示)に切り替えるといったことが可能である。
【0167】
また本発明の一態様の半導体装置では、センサ部の信号Seに応じて、記憶回路28A乃至28Cにおける情報を消失すること(保持期間を短くすること)に加えて、強化するよう(保持期間を長くするよう)切り替えることができる。そのため図13(D)に図示するように、切り替え回路31による記憶回路28Bおよび28Cへの情報の伝達をより活性化した状態(記憶回路間を流れる電流量がより大きい状態;太線矢印で図示)、記憶回路28Bおよび28Cへの情報の伝達を不活性化した状態に切り替え、記憶回路28Aでは保持されていた情報を長期の記憶(太線実線で図示)に切り替え、あるいは記憶回路28Bおよび28Cでは保持されていた情報を短期の記憶に切り替えるといったことが可能である。
【0168】
<センサ部および外部回路との組み合わせ2>
上記説明した構成は、図14(A)に図示するように外部回路70との間で情報の送受信を行う構成とすることができる。また上記説明した構成は、図14(A)に図示するようにセンサ部60から情報が入力される構成とすることができる。外部回路70は、表示装置あるいはアクチュエータ等に出力する構成としてもよい。
【0169】
図14(A)の構成とすることで、外部のセンサ等で得られた信号(情報)を処理することができる。例えば、生体情報のように、脳波、脈拍、血圧、体温等といった情報を脳波センサ、脈波センサ、血圧センサ、温度センサといった各種センサで取得し、情報を記憶することができる。得られた情報から、複雑に変化する生体情報の変化を瞬時に統合的に把握することができるといったことが期待できる。
【0170】
図14(B)は、図14(A)で図示する半導体装置で実現可能な機能と、人間の脳周辺の機能と、を比較するための模式図である。
【0171】
センサ部60において、センサ素子(例えば光電変換素子)は人の眼に相当する。光電変換素子から出力される情報は、OSトランジスタを有する記憶部に入力される。記憶部は、OSトランジスタで形成される記憶回路、およびOSトランジスタで形成される切り替え回路を有する。
【0172】
記憶部10は記憶要素であり、大脳新皮質や海馬といった記憶を司る部位に相当する。切り替え回路は視神経や軸索といった情報の伝達を行う部位に相当する。入出力回路40は、記憶部10に記憶した情報をもとに外部回路との情報の入出力を行う構成とすることができる。
【0173】
<半導体装置の応用例>
上記の実施の形態で説明した半導体装置を適用可能な電子装置の応用例について図15(A)乃至(D)を用いて説明を行う。本発明の一態様は携帯型の電子機器、例えばスマートフォン等の情報端末、ノート型パーソナルコンピュータに適用可能である。
【0174】
図15(A)に示す携帯型の情報端末2910は、筐体2911、表示部2912、マイク2917、スピーカ部2914、カメラ2913、外部接続部2916、および操作スイッチ2915等を有する。表示部2912には、可撓性基板が用いられた表示パネルおよびタッチスクリーンを備える。また、情報端末2910は、筐体2911の内側にアンテナ、バッテリーなどを備える。情報端末2910は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。
【0175】
なお本発明の一態様は携帯情報端末に適用可能であるが、自動車やロボット等の自律型の移動体にも適用可能である。
【0176】
図15(B)に示す掃除ロボット2920は、筐体2921、表示部2922、操作ボタン2923、側面に配置された複数のカメラ2924、およびブラシ2925等を有する。また図示されていないが、掃除ロボット2920の下面には、タイヤ、吸い込み口等が備えられている。掃除ロボット2920は、その他に赤外線センサ、超音波センサ、加速度センサ、ピエゾセンサ、光センサ、ジャイロセンサなどの各種センサを備えている。また、掃除ロボット2920は、無線による通信手段を備えている。
【0177】
また、掃除ロボット2920はカメラ2924が撮影した画像を解析し、壁、家具または段差などの障害物の有無を判断することができる。また、画像解析により、配線などブラシ2925に絡まりそうな物体を検知した場合は、ブラシ5103の回転を止めることができる。
【0178】
ディスプレイ5101には、バッテリーの残量や、吸引したゴミの量などを表示することができる。掃除ロボット2920が走行した経路を表示部2922に表示させてもよい。
【0179】
図15(C)に示すロボット2100は、演算装置2110、照度センサ2101、マイクロフォン2102、上部カメラ2103、スピーカ2104、ディスプレイ2105、下部カメラ2106および障害物センサ2107、移動機構2108を備える。
【0180】
ロボット2100において、演算装置2110、照度センサ2101、上部カメラ2103、ディスプレイ2105、下部カメラ2106および障害物センサ2107等に、上記半導体装置を使用することができる。
【0181】
マイクロフォン2102は、使用者の話し声及び環境音等を検知する機能を有する。また、スピーカ2104は、音声を発する機能を有する。ロボット2100は、マイクロフォン2102およびスピーカ2104を用いて、使用者とコミュニケーションをとることが可能である。
【0182】
ディスプレイ2105は、種々の情報の表示を行う機能を有する。ロボット2100は、使用者の望みの情報をディスプレイ2105に表示することが可能である。ディスプレイ2105は、タッチパネルを搭載していてもよい。
【0183】
上部カメラ2103および下部カメラ2106は、ロボット2100の周囲を撮像する機能を有する。また、障害物センサ2107は、移動機構2108を用いてロボット2100が前進する際の進行方向における障害物の有無を察知することができる。ロボット2100は、上部カメラ2103、下部カメラ2106および障害物センサ2107を用いて、周囲の環境を認識し、安全に移動することが可能である。
【0184】
図15(D)に示す飛行体2120は、演算装置2121と、プロペラ2123と、カメラ2122と、を有し、自律して飛行する機能を有する。
【0185】
飛行体2120において、演算装置2121およびカメラ2122に上記半導体装置を用いることができる。
【0186】
図15(D)は、自動車の一例を示す外観図である。自動車2980は、カメラ2981等を有する。また、自動車2980は、赤外線レーダー、ミリ波レーダー、レーザーレーダーなど各種センサなどを備える。自動車2980は、カメラ2981が撮影した画像を解析し、ガードレール1201や歩行者の有無など、周囲の交通状況を判断し、自動運転を行うことができる。
【0187】
<OSトランジスタの構成例>
図16に示す半導体装置は、トランジスタ300と、トランジスタ500と、容量素子600と、を有している。図18(A)はトランジスタ500のチャネル長方向の断面図であり、図18(B)はトランジスタ500のチャネル幅方向の断面図であり、図18(C)はトランジスタ300のチャネル幅方向の断面図である。
【0188】
トランジスタ500は、チャネル形成領域に金属酸化物を有するトランジスタ(OSトランジスタ)である。トランジスタ500は、オフ電流が小さいため、これを半導体装置が有するOSトランジスタに用いることにより、長期にわたり書き込んだデータを保持することが可能である。つまり、リフレッシュ動作の頻度が少ない、あるいは、リフレッシュ動作を必要としないため、半導体装置の消費電力を低減することができる。
【0189】
本実施の形態で説明する半導体装置は、図16に示すようにトランジスタ300、トランジスタ500、容量素子600を有する。トランジスタ500はトランジスタ300の上方に設けられ、容量素子600はトランジスタ300、及びトランジスタ500の上方に設けられている。
【0190】
トランジスタ300は、基板311上に設けられ、導電体316、絶縁体315、基板311の一部からなる半導体領域313、ソース領域又はドレイン領域として機能する低抵抗領域314a、及び低抵抗領域314bを有する。なお、トランジスタ300は、例えば、上記実施の形態におけるトランジスタに適用することができる。
【0191】
トランジスタ300は、図18(C)に示すように、半導体領域313の上面及びチャネル幅方向の側面が絶縁体315を介して導電体316に覆われている。このように、トランジスタ300をFin型とすることにより、実効上のチャネル幅が増大することによりトランジスタ300のオン特性を向上させることができる。また、ゲート電極の電界の寄与を高くすることができるため、トランジスタ300のオフ特性を向上させることができる。
【0192】
なお、トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
【0193】
半導体領域313のチャネルが形成される領域、その近傍の領域、ソース領域、又はドレイン領域となる低抵抗領域314a、及び低抵抗領域314bなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。又は、Ge(ゲルマニウム)、SiGe(シリコンゲルマニウム)、GaAs(ガリウムヒ素)、GaAlAs(ガリウムアルミニウムヒ素)などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。又はGaAsとGaAlAs等を用いることで、トランジスタ300をHEMT(High Electron Mobility Transistor)としてもよい。
【0194】
低抵抗領域314a、及び低抵抗領域314bは、半導体領域313に適用される半導体材料に加え、ヒ素、リンなどのn型の導電性を付与する元素、又はホウ素などのp型の導電性を付与する元素を含む。
【0195】
ゲート電極として機能する導電体316は、ヒ素、リンなどのn型の導電性を付与する元素、もしくはホウ素などのp型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。
【0196】
なお、導電体の材料によって仕事関数が決まるため、当該導電体の材料を選択することで、トランジスタのしきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
【0197】
なお、図16に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、半導体装置をOSトランジスタのみの単極性回路とする場合、図17に示すとおり、トランジスタ300の構成を、酸化物半導体を用いているトランジスタ500と同様の構成にすればよい。なお、トランジスタ500の詳細については後述する。
【0198】
トランジスタ300を覆って、絶縁体320、絶縁体322、絶縁体324、及び絶縁体326が順に積層して設けられている。
【0199】
絶縁体320、絶縁体322、絶縁体324、及び絶縁体326として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
【0200】
なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。また、本明細書中において、酸化窒化アルミニウムとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化アルミニウムとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【0201】
絶縁体322は、その下方に設けられるトランジスタ300などによって生じる段差を平坦化する平坦化膜としての機能を有していてもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
【0202】
また、絶縁体324には、基板311、又はトランジスタ300などから、トランジスタ500が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
【0203】
水素に対するバリア性を有する膜の一例として、例えば、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【0204】
水素の脱離量は、例えば、昇温脱離ガス分析法(TDS)などを用いて分析することができる。例えば、絶縁体324の水素の脱離量は、TDS分析において、膜の表面温度が50℃から500℃の範囲において、水素原子に換算した脱離量が、絶縁体324の面積当たりに換算して、10×1015atoms/cm以下、好ましくは5×1015atoms/cm以下であればよい。
【0205】
なお、絶縁体326は、絶縁体324よりも誘電率が低いことが好ましい。例えば、絶縁体326の比誘電率は4未満が好ましく、3未満がより好ましい。また例えば、絶縁体326の比誘電率は、絶縁体324の比誘電率の0.7倍以下が好ましく、0.6倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
【0206】
また、絶縁体320、絶縁体322、絶縁体324、及び絶縁体326には容量素子600、又はトランジスタ500と接続する導電体328、及び導電体330等が埋め込まれている。なお、導電体328、及び導電体330は、プラグ又は配線としての機能を有する。また、プラグ又は配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、及び導電体の一部がプラグとして機能する場合もある。
【0207】
各プラグ、及び配線(導電体328、導電体330等)の材料としては、金属材料、合金材料、金属窒化物材料、又は金属酸化物材料などの導電性材料を、単層又は積層で用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。又は、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
【0208】
絶縁体326、及び導電体330上に、配線層を設けてもよい。例えば、図16において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、トランジスタ300と接続するプラグ、又は配線としての機能を有する。なお導電体356は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0209】
なお、例えば、絶縁体350は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体356は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体350が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0210】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ300からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体350と接する構造であることが好ましい。
【0211】
絶縁体354、及び導電体356上に、配線層を設けてもよい。例えば、図16において、絶縁体360、絶縁体362、及び絶縁体364が順に積層して設けられている。また、絶縁体360、絶縁体362、及び絶縁体364には、導電体366が形成されている。導電体366は、プラグ又は配線としての機能を有する。なお導電体366は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0212】
なお、例えば、絶縁体360は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体366は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体360が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0213】
絶縁体364、及び導電体366上に、配線層を設けてもよい。例えば、図16において、絶縁体370、絶縁体372、及び絶縁体374が順に積層して設けられている。また、絶縁体370、絶縁体372、及び絶縁体374には、導電体376が形成されている。導電体376は、プラグ又は配線としての機能を有する。なお導電体376は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0214】
なお、例えば、絶縁体370は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体376は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体370が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0215】
絶縁体374、及び導電体376上に、配線層を設けてもよい。例えば、図16において、絶縁体380、絶縁体382、及び絶縁体384が順に積層して設けられている。また、絶縁体380、絶縁体382、及び絶縁体384には、導電体386が形成されている。導電体386は、プラグ又は配線としての機能を有する。なお導電体386は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0216】
なお、例えば、絶縁体380は、絶縁体324と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体386は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体380が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ300とトランジスタ500とは、バリア層により分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0217】
上記において、導電体356を含む配線層、導電体366を含む配線層、導電体376を含む配線層、及び導電体386を含む配線層、について説明したが、本実施の形態に係る半導体装置はこれに限られるものではない。導電体356を含む配線層と同様の配線層を3層以下にしてもよいし、導電体356を含む配線層と同様の配線層を5層以上にしてもよい。
【0218】
絶縁体384上には絶縁体510、絶縁体512、絶縁体514、及び絶縁体516が、順に積層して設けられている。絶縁体510、絶縁体512、絶縁体514、及び絶縁体516のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
【0219】
例えば、絶縁体510、及び絶縁体514には、例えば、基板311、又はトランジスタ300を設ける領域などから、トランジスタ500を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。したがって、絶縁体324と同様の材料を用いることができる。
【0220】
水素に対するバリア性を有する膜の一例として、CVD法で形成した窒化シリコンを用いることができる。ここで、トランジスタ500等の酸化物半導体を有する半導体素子に、水素が拡散することで、当該半導体素子の特性が低下する場合がある。したがって、トランジスタ500と、トランジスタ300との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
【0221】
また、水素に対するバリア性を有する膜として、例えば、絶縁体510、及び絶縁体514には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【0222】
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。
【0223】
また、例えば、絶縁体512、及び絶縁体516には、絶縁体320と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体512、及び絶縁体516として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【0224】
また、絶縁体510、絶縁体512、絶縁体514、及び絶縁体516には、導電体518、及びトランジスタ500を構成する導電体(例えば、導電体503)等が埋め込まれている。なお、導電体518は、容量素子600、又はトランジスタ300と接続するプラグ、又は配線としての機能を有する。導電体518は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0225】
特に、絶縁体510、及び絶縁体514と接する領域の導電体518は、酸素、水素、及び水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ300とトランジスタ500とは、酸素、水素、及び水に対するバリア性を有する層で、分離することができ、トランジスタ300からトランジスタ500への水素の拡散を抑制することができる。
【0226】
絶縁体516の上方には、トランジスタ500が設けられている。
【0227】
図18(A)、図18(B)に示すように、トランジスタ500は、絶縁体514及び絶縁体516に埋め込まれるように配置された導電体503と、絶縁体516及び導電体503の上に配置された絶縁体520と、絶縁体520の上に配置された絶縁体522と、絶縁体522の上に配置された絶縁体524と、絶縁体524の上に配置された酸化物530aと、酸化物530aの上に配置された酸化物530bと、酸化物530b上に互いに離れて配置された導電体542a及び導電体542bと、導電体542a及び導電体542b上に配置され、導電体542aと導電体542bの間に重畳して開口が形成された絶縁体580と、開口の底面及び側面に配置された酸化物530cと、酸化物530cの形成面に配置された絶縁体550と、絶縁体550の形成面に配置された導電体560と、を有する。
【0228】
また、図18(A)、図18(B)に示すように、酸化物530a、酸化物530b、導電体542a、及び導電体542bと、絶縁体580との間に絶縁体544が配置されることが好ましい。また、図18(A)、図18(B)に示すように、導電体560は、絶縁体550の内側に設けられた導電体560aと、導電体560aの内側に埋め込まれるように設けられた導電体560bと、を有することが好ましい。また、図18(A)、図18(B)に示すように、絶縁体580、導電体560、及び絶縁体550の上に絶縁体574が配置されることが好ましい。
【0229】
なお、以下において、酸化物530a、酸化物530b、及び酸化物530cをまとめて酸化物530という場合がある。
【0230】
なお、トランジスタ500では、チャネルが形成される領域と、その近傍において、酸化物530a、酸化物530b、及び酸化物530cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物530bの単層、酸化物530bと酸化物530aの2層構造、酸化物530bと酸化物530cの2層構造、又は4層以上の積層構造を設ける構成にしてもよい。また、トランジスタ500では、導電体560を2層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体560が、単層構造であってもよいし、3層以上の積層構造であってもよい。また、図16図18(A)に示すトランジスタ500は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
【0231】
ここで、導電体560は、トランジスタのゲート電極として機能し、導電体542a及び導電体542bは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体560は、絶縁体580の開口、及び導電体542aと導電体542bに挟まれた領域に埋め込まれるように形成される。導電体560、導電体542a及び導電体542bの配置は、絶縁体580の開口に対して、自己整合的に選択される。つまり、トランジスタ500において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体560を位置合わせのマージンを設けることなく形成することができるので、トランジスタ500の占有面積の縮小を図ることができる。これにより、半導体装置の微細化、高集積化を図ることができる。
【0232】
さらに、導電体560が、導電体542aと導電体542bの間の領域に自己整合的に形成されるので、導電体560は、導電体542a又は導電体542bと重畳する領域を有さない。これにより、導電体560と導電体542a及び導電体542bとの間に形成される寄生容量を低減することができる。よって、トランジスタ500のスイッチング速度を向上させ、高い周波数特性を有せしめることができる。
【0233】
導電体560は、第1ゲート(トップゲートともいう)電極として機能する場合がある。また、導電体503は、第2ゲート(ボトムゲートともいう)電極として機能する場合がある。その場合、導電体503に印加する電位を、導電体560に印加する電位と、連動させず、独立して変化させることで、トランジスタ500のしきい値電圧を制御することができる。特に、導電体503に負の電位を印加することにより、トランジスタ500のしきい値電圧を0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電体503に負の電位を印加したほうが、印加しない場合よりも、導電体560に印加する電位が0Vのときのドレイン電流を小さくすることができる。
【0234】
導電体503は、酸化物530、及び導電体560と、重なるように配置する。これにより、導電体560、及び導電体503に電位を印加した場合、導電体560から生じる電界と、導電体503から生じる電界と、がつながり、酸化物530に形成されるチャネル形成領域を覆うことができる。本明細書等において、第1ゲート電極、及び第2ゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S-channel)構造とよぶ。
【0235】
また、導電体503は、導電体518と同様の構成であり、絶縁体514及び絶縁体516の開口の内壁に接して導電体503aが形成され、さらに内側に導電体503bが形成されている。なお、トランジスタ500では、導電体503a及び導電体503bを積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体503は、単層、又は3層以上の積層構造として設ける構成にしてもよい。
【0236】
ここで、導電体503aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい)導電性材料を用いることが好ましい。又は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい)導電性材料を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又は、すべての拡散を抑制する機能とする。
【0237】
例えば、導電体503aが酸素の拡散を抑制する機能を持つことにより、導電体503bが酸化して導電率が低下することを抑制することができる。
【0238】
また、導電体503が配線の機能を兼ねる場合、導電体503bは、タングステン、銅、又はアルミニウムを主成分とする、導電性が高い導電性材料を用いることが好ましい。その場合、導電体505は、必ずしも設けなくともよい。なお、導電体503bを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
【0239】
絶縁体520、絶縁体522、絶縁体524、及び絶縁体550は、第2ゲート絶縁膜としての機能を有する。
【0240】
ここで、酸化物530と接する絶縁体524は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体524には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を酸化物530に接して設けることにより、酸化物530中の酸素欠損を低減し、トランジスタ500の信頼性を向上させることができる。
【0241】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS(Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは1.0×1019atoms/cm以上、さらに好ましくは2.0×1019atoms/cm以上、又は3.0×1020atoms/cm以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、又は100℃以上400℃以下の範囲が好ましい。
【0242】
また、絶縁体524が、過剰酸素領域を有する場合、絶縁体522は、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能を有する(上記酸素が透過しにくい)ことが好ましい。
【0243】
絶縁体522が、酸素や不純物の拡散を抑制する機能を有することで、酸化物530が有する酸素は、絶縁体520側へ拡散することがなく、好ましい。また、導電体503が、絶縁体524や、酸化物530が有する酸素と反応することを抑制することができる。
【0244】
絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物(ハフニウムアルミネート)、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO)、又は(Ba,Sr)TiO(BST)などのいわゆるhigh-k材料を含む絶縁体を単層又は積層で用いることが好ましい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁膜として機能する絶縁体にhigh-k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
【0245】
特に、不純物、及び酸素などの拡散を抑制する機能を有する(上記酸素が透過しにくい)絶縁性材料であるアルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム、ハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用いて絶縁体522を形成した場合、絶縁体522は、酸化物530からの酸素の放出や、トランジスタ500の周辺部から酸化物530への水素等の不純物の混入を抑制する層として機能する。
【0246】
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
【0247】
また、絶縁体520は、熱的に安定していることが好ましい。例えば、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため、好適である。またhigh-k材料の絶縁体を酸化シリコン、または酸化窒化シリコンと組み合わせることで、熱的に安定かつ比誘電率の高い積層構造の絶縁体520を得ることができる。
【0248】
なお、図18(A)(B)のトランジスタ500では、3層の積層構造からなる第2ゲート絶縁膜として、絶縁体520、絶縁体522、及び絶縁体524が図示されているが、第2ゲート絶縁膜は、単層、2層、又は4層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
【0249】
トランジスタ500は、チャネル形成領域を含む酸化物530に、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、酸化物530として、In-M-Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種)等の金属酸化物を用いるとよい。特に、酸化物530として適用できるIn-M-Zn酸化物は、CAAC-OS、CAC-OSであることが好ましい。また、酸化物530として、In-Ga酸化物、In-Zn酸化物を用いてもよい。
【0250】
酸化物530においてチャネル形成領域として機能する金属酸化物は、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
【0251】
酸化物530は、酸化物530b下に酸化物530aを有することで、酸化物530aよりも下方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。また、酸化物530b上に酸化物530cを有することで、酸化物530cよりも上方に形成された構造物から、酸化物530bへの不純物の拡散を抑制することができる。
【0252】
なお、酸化物530は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物530aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物530bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、酸化物530aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物530bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物530bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物530aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸化物530cは、酸化物530a又は酸化物530bに用いることができる金属酸化物を、用いることができる。
【0253】
また、酸化物530a及び酸化物530cの伝導帯下端のエネルギーが、酸化物530bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物530a及び酸化物530cの電子親和力が、酸化物530bの電子親和力より小さいことが好ましい。
【0254】
ここで、酸化物530a、酸化物530b、及び酸化物530cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物530a、酸化物530b、及び酸化物530cの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、酸化物530aと酸化物530bとの界面、及び酸化物530bと酸化物530cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
【0255】
具体的には、酸化物530aと酸化物530b、酸化物530bと酸化物530cが、酸素以外に共通の元素を有する(主成分とする)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物530bがIn-Ga-Zn酸化物の場合、酸化物530a及び酸化物530cとして、In-Ga-Zn酸化物、Ga-Zn酸化物、酸化ガリウムなどを用いるとよい。
【0256】
このとき、キャリアの主たる経路は酸化物530bとなる。酸化物530a、酸化物530cを上述の構成とすることで、酸化物530aと酸化物530bとの界面、及び酸化物530bと酸化物530cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ500は高いオン電流を得られる。
【0257】
酸化物530b上には、ソース電極、及びドレイン電極として機能する導電体542a、及び導電体542bが設けられる。導電体542a、及び導電体542bとしては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。更に、窒化タンタルなどの金属窒化物膜は、水素又は酸素に対するバリア性があるため好ましい。
【0258】
また、図18(A)、図18(B)では、導電体542a、及び導電体542bを単層構造として示したが、2層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層してもよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
【0259】
また、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。
【0260】
また、図18(A)に示すように、酸化物530の、導電体542a(導電体542b)との界面とその近傍には、低抵抗領域として、領域543a、及び領域543bが形成される場合がある。このとき、領域543aはソース領域又はドレイン領域の一方として機能し、領域543bはソース領域又はドレイン領域の他方として機能する。また、領域543aと領域543bに挟まれる領域にチャネル形成領域が形成される。
【0261】
酸化物530と接するように上記導電体542a(導電体542b)を設けることで、領域543a(領域543b)の酸素濃度が低減する場合がある。また、領域543a(領域543b)に導電体542a(導電体542b)に含まれる金属と、酸化物530の成分とを含む金属化合物層が形成される場合がある。このような場合、領域543a(領域543b)のキャリア密度が増加し、領域543a(領域543b)は、低抵抗領域となる。
【0262】
絶縁体544は、導電体542a、及び導電体542bを覆うように設けられ、導電体542a、及び導電体542bの酸化を抑制する。このとき、絶縁体544は、酸化物530の側面を覆い、絶縁体524と接するように設けられてもよい。
【0263】
絶縁体544として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、ネオジム、ランタン又は、マグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。また、絶縁体544として、窒化酸化シリコン又は窒化シリコンなども用いることができる。
【0264】
特に、絶縁体544として、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム、及びハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、導電体542a、及び導電体542bが耐酸化性を有する材料、又は、酸素を吸収しても著しく導電性が低下しない場合、絶縁体544は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
【0265】
絶縁体544を有することで、絶縁体580に含まれる水、及び水素などの不純物が酸化物530c、絶縁体550を介して、酸化物530bに拡散することを抑制することができる。また、絶縁体580が有する過剰酸素により、導電体560が酸化するのを抑制することができる。
【0266】
絶縁体550は、第1ゲート絶縁膜として機能する。絶縁体550は、酸化物530cの内側(上面、及び側面)に接して配置することが好ましい。絶縁体550は、上述した絶縁体524と同様に、過剰に酸素を含み、かつ加熱により酸素が放出される絶縁体を用いて形成することが好ましい。
【0267】
具体的には、過剰酸素を有する酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
【0268】
加熱により酸素が放出される絶縁体を、絶縁体550として、酸化物530cの上面に接して設けることにより、絶縁体550から、酸化物530cを通じて、酸化物530bのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体524と同様に、絶縁体550中の水又は水素などの不純物濃度が低減されていることが好ましい。絶縁体550の膜厚は、1nm以上20nm以下とするのが好ましい。
【0269】
また、絶縁体550が有する過剰酸素を、効率的に酸化物530へ供給するために、絶縁体550と導電体560との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体550から導電体560への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体550から導電体560への過剰酸素の拡散が抑制される。つまり、酸化物530へ供給する過剰酸素量の減少を抑制することができる。また、過剰酸素による導電体560の酸化を抑制することができる。当該金属酸化物としては、絶縁体544に用いることができる材料を用いればよい。
【0270】
なお、絶縁体550は、第2ゲート絶縁膜と同様に、積層構造としてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁膜の薄膜化により、リーク電流などの問題が生じる場合があるため、ゲート絶縁膜として機能する絶縁体を、high-k材料と、熱的に安定している材料との積層構造とすることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。また、熱的に安定かつ比誘電率の高い積層構造とすることができる。
【0271】
第1ゲート電極として機能する導電体560は、図18(A)、図18(B)では2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。
【0272】
導電体560aは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、NOなど)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。導電体560aが酸素の拡散を抑制する機能を持つことにより、絶縁体550に含まれる酸素により、導電体560bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウムなどを用いることが好ましい。また、導電体560aとして、酸化物530に適用できる酸化物半導体を用いることができる。その場合、導電体560bをスパッタリング法で成膜することで、導電体560aの電気抵抗値を低下させて導電体にすることができる。これをOC(Oxide Conductor)電極と呼ぶことができる。
【0273】
また、導電体560bは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560bは、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
【0274】
絶縁体580は、絶縁体544を介して、導電体542a、及び導電体542b上に設けられる。絶縁体580は、過剰酸素領域を有することが好ましい。例えば、絶縁体580として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素、及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂などを有することが好ましい。特に、酸化シリコン、及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、空孔を有する酸化シリコンは、後の工程で、容易に過剰酸素領域を形成することができるため好ましい。
【0275】
絶縁体580は、過剰酸素領域を有することが好ましい。加熱により酸素が放出される絶縁体580を、酸化物530cと接して設けることで、絶縁体580中の酸素を、酸化物530cを通じて、酸化物530へと効率良く供給することができる。なお、絶縁体580中の水又は水素などの不純物濃度が低減されていることが好ましい。
【0276】
絶縁体580の開口は、導電体542aと導電体542bの間の領域に重畳して形成される。これにより、導電体560は、絶縁体580の開口、及び導電体542aと導電体542bに挟まれた領域に、埋め込まれるように形成される。
【0277】
半導体装置を微細化するに当たり、ゲート長を短くすることが求められるが、導電体560の導電性が下がらないようにする必要がある。そのために導電体560の膜厚を大きくすると、導電体560はアスペクト比が高い形状となりうる。本実施の形態では、導電体560を絶縁体580の開口に埋め込むように設けるため、導電体560をアスペクト比の高い形状にしても、工程中に導電体560を倒壊させることなく、形成することができる。
【0278】
絶縁体574は、絶縁体580の上面、導電体560の上面、及び絶縁体550の上面に接して設けられることが好ましい。絶縁体574をスパッタリング法で成膜することで、絶縁体550、及び絶縁体580へ過剰酸素領域を設けることができる。これにより、当該過剰酸素領域から、酸化物530中に酸素を供給することができる。
【0279】
例えば、絶縁体574として、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウムなどから選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
【0280】
特に、酸化アルミニウムはバリア性が高く、0.5nm以上3.0nm以下の薄膜であっても、水素、及び窒素の拡散を抑制することができる。したがって、スパッタリング法で成膜した酸化アルミニウムは、酸素供給源であるとともに、水素などの不純物のバリア膜としての機能も有することができる。
【0281】
また、絶縁体574の上に、層間膜として機能する絶縁体581を設けることが好ましい。絶縁体581は、絶縁体524などと同様に、膜中の水又は水素などの不純物濃度が低減されていることが好ましい。
【0282】
また、絶縁体581、絶縁体574、絶縁体580、及び絶縁体544に形成された開口に、導電体540a、及び導電体540bを配置する。導電体540a及び導電体540bは、導電体560を挟んで対向して設ける。導電体540a及び導電体540bは、後述する導電体546、及び導電体548と同様の構成である。
【0283】
絶縁体581上には、絶縁体582が設けられている。絶縁体582は、酸素や水素に対してバリア性のある物質を用いることが好ましい。したがって、絶縁体582には、絶縁体514と同様の材料を用いることができる。例えば、絶縁体582には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
【0284】
特に、酸化アルミニウムは、酸素、及びトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中及び作製後において、水素、水分などの不純物のトランジスタ500への混入を防止することができる。また、トランジスタ500を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ500に対する保護膜として用いることに適している。
【0285】
また、絶縁体582上には、絶縁体586が設けられている。絶縁体586は、絶縁体320と同様の材料を用いることができる。また、これらの絶縁体に、比較的誘電率が低い材料を適用することで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体586として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【0286】
また、絶縁体520、絶縁体522、絶縁体524、絶縁体544、絶縁体580、絶縁体574、絶縁体581、絶縁体582、及び絶縁体586には、導電体546、及び導電体548等が埋め込まれている。
【0287】
導電体546、及び導電体548は、容量素子600、トランジスタ500、又はトランジスタ300と接続するプラグ、又は配線としての機能を有する。導電体546、及び導電体548は、導電体328、及び導電体330と同様の材料を用いて設けることができる。
【0288】
続いて、トランジスタ500の上方には、容量素子600が設けられている。容量素子600は、導電体610と、導電体620と、絶縁体630と、を有する。
【0289】
また、導電体546、及び導電体548上に、導電体612を設けてもよい。導電体612は、トランジスタ500と接続するプラグ、又は配線としての機能を有する。導電体610は、容量素子600の電極としての機能を有する。なお、導電体612、及び導電体610は、同時に形成することができる。
【0290】
導電体612、及び導電体610には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜(窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜)等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
【0291】
図16では、導電体612、及び導電体610は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、及び導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
【0292】
絶縁体630を介して、導電体610と重畳するように、導電体620を設ける。なお、導電体620は、金属材料、合金材料、又は金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるCu(銅)やAl(アルミニウム)等を用いればよい。
【0293】
導電体620、及び絶縁体630上には、絶縁体650が設けられている。絶縁体650は、絶縁体320と同様の材料を用いて設けることができる。また、絶縁体650は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
【0294】
本構造を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制するとともに、信頼性を向上させることができる。又は、酸化物半導体を有するトランジスタを用いた半導体装置において、微細化又は高集積化を図ることができる。
【0295】
<本明細書等の記載に関する付記>
以上の実施の形態、及び実施の形態における各構成の説明について、以下に付記する。
【0296】
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、1つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
【0297】
なお、ある一つの実施の形態の中で述べる内容(一部の内容でもよい)は、その実施の形態で述べる別の内容(一部の内容でもよい)、及び/又は、一つ若しくは複数の別の実施の形態で述べる内容(一部の内容でもよい)に対して、適用、組み合わせ、又は置き換えなどを行うことが出来る。
【0298】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【0299】
なお、ある一つの実施の形態において述べる図(一部でもよい)は、その図の別の部分、その実施の形態において述べる別の図(一部でもよい)、及び/又は、一つ若しくは複数の別の実施の形態において述べる図(一部でもよい)に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
【0300】
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
【0301】
また、図面において、大きさ、層の厚さ、又は領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
【0302】
本明細書等において、トランジスタの接続関係を説明する際、「ソース又はドレインの一方」(又は第1電極、又は第1端子)、「ソース又はドレインの他方」(又は第2電極、又は第2端子)という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース(ドレイン)端子や、ソース(ドレイン)電極等、状況に応じて適切に言い換えることができる。
【0303】
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
【0304】
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧(接地電圧)とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも0Vを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
【0305】
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
【0306】
本明細書等において、スイッチとは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
【0307】
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
【0308】
本明細書等において、チャネル幅とは、例えば、半導体(またはトランジスタがオン状態のときに半導体の中で電流の流れる部分)とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。
【0309】
本明細書等において、AとBとが接続されている、とは、AとBとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的に接続されているとは、AとBとの間で、何らかの電気的作用を有する対象物が存在するとき、AとBとの電気信号の授受を可能とするものをいう。
【符号の説明】
【0310】
10:記憶部、10A:記憶部、20A:記憶回路、20B:記憶回路、21A:記憶回路、21B:記憶回路、21C:記憶回路、21D:記憶回路、22A:記憶回路、22B:記憶回路、22C:記憶回路、22D:記憶回路、26A:記憶回路、26B:記憶回路、27A:記憶回路、27B:記憶回路、27C:記憶回路、27D:記憶回路、28A:記憶回路、28B:記憶回路、28C:記憶回路、28D:記憶回路、30:回路、31:回路、40:入出力回路、50:制御部、50A:制御部、60:センサ部、70:外部回路、300:トランジスタ、311:基板、313:半導体領域、314a:低抵抗領域、314b:低抵抗領域、315:絶縁体、316:導電体、320:絶縁体、322:絶縁体、324:絶縁体、326:絶縁体、328:導電体、330:導電体、350:絶縁体、352:絶縁体、354:絶縁体、356:導電体、360:絶縁体、362:絶縁体、364:絶縁体、366:導電体、370:絶縁体、372:絶縁体、374:絶縁体、376:導電体、380:絶縁体、382:絶縁体、384:絶縁体、386:導電体、500:トランジスタ、503:導電体、503a:導電体、503b:導電体、505:導電体、510:絶縁体、512:絶縁体、514:絶縁体、516:絶縁体、518:導電体、520:絶縁体、522:絶縁体、524:絶縁体、530:酸化物、530a:酸化物、530b:酸化物、530c:酸化物、540a:導電体、540b:導電体、542a:導電体、542b:導電体、543a:領域、543b:領域、544:絶縁体、546:導電体、548:導電体、550:絶縁体、560:導電体、560a:導電体、560b:導電体、574:絶縁体、580:絶縁体、581:絶縁体、582:絶縁体、586:絶縁体、600:容量素子、610:導電体、612:導電体、620:導電体、630:絶縁体、650:絶縁体、1201:ガードレール、2100:ロボット、2101:照度センサ、2102:マイクロフォン、2103:上部カメラ、2104:スピーカ、2105:ディスプレイ、2106:下部カメラ、2107:障害物センサ、2108:移動機構、2110:演算装置、2120:飛行体、2121:演算装置、2122:カメラ、2123:プロペラ、2910:情報端末、2911:筐体、2912:表示部、2913:カメラ、2914:スピーカ部、2915:操作スイッチ、2916:外部接続部、2917:マイク、2920:掃除ロボット、2921:筐体、2922:表示部、2923:操作ボタン、2924:カメラ、2925:ブラシ、2980:自動車、2981:カメラ、5101:ディスプレイ、5103:ブラシ
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18